JP2002241191A - 半導体の結晶成長方法 - Google Patents

半導体の結晶成長方法

Info

Publication number
JP2002241191A
JP2002241191A JP2001036568A JP2001036568A JP2002241191A JP 2002241191 A JP2002241191 A JP 2002241191A JP 2001036568 A JP2001036568 A JP 2001036568A JP 2001036568 A JP2001036568 A JP 2001036568A JP 2002241191 A JP2002241191 A JP 2002241191A
Authority
JP
Japan
Prior art keywords
semiconductor
crystal
substrate
crystal growth
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001036568A
Other languages
English (en)
Other versions
JP4127463B2 (ja
Inventor
Seiji Nagai
誠二 永井
Kazuyoshi Tomita
一義 冨田
Yoshihiro Irokawa
芳宏 色川
Toru Kachi
徹 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Original Assignee
Toyoda Gosei Co Ltd
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd, Toyota Central R&D Labs Inc filed Critical Toyoda Gosei Co Ltd
Priority to JP2001036568A priority Critical patent/JP4127463B2/ja
Priority to CNA028046277A priority patent/CN1491299A/zh
Priority to EP02711482A priority patent/EP1361298A4/en
Priority to PCT/JP2002/001168 priority patent/WO2002064865A1/ja
Priority to US10/467,413 priority patent/US20040077166A1/en
Priority to KR1020037010637A priority patent/KR100575177B1/ko
Publication of JP2002241191A publication Critical patent/JP2002241191A/ja
Application granted granted Critical
Publication of JP4127463B2 publication Critical patent/JP4127463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 クラックが無く転位の密度が低い高品質の半
導体結晶を得る。 【解決手段】 Ｓi(111)基板（下地基板）１０に、略常
温で水素イオン（Ｈ+ ）を１×１０16／cm2 のドーズ量
で、加速電圧１０ｋｅＶのエネルギーで注入する。これ
により、イオン注入面からｈ≒１００ｎｍ前後の深さの
一帯に、イオン濃度が局所的に高いイオン注入層が形成
される。上記のＳｉ基板１０のイオン注入面上に、Ａｌ
ＧａＮより成るバッファ層２０を約３００ｎｍ成長し、
更にその上に、目的の半導体結晶である窒化ガリウム
（ＧａＮ）層３０を約２００μｍ成長する。この結晶成
長過程において、上記のＳｉ基板１０は、イオン注入層
を境に徐々に破断し、最終的には膜厚約１００ｎｍの薄
膜部１１とＳｉ基板１０の主要部とに分離される。以上
の半導体結晶の製造方法により、従来よりも結晶性に優
れた、クラックのない窒化ガリウムの単結晶を得ること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、下地基板上にその
下地基板とは相異なる半導体物質を結晶成長させて半導
体結晶を得る「半導体の結晶成長方法」に関する。
【０００２】
【従来の技術】図４に例示する様に、シリコン基板上に
窒化ガリウム（ＧａＮ）を結晶成長させ、その後常温ま
で冷却すると、ＧａＮ成長層に転位やクラックが多数入
ることが一般に知られている。この様に、成長層に転位
やクラックが多数入ると、その上にデバイスを作製した
場合に、デバイス中に格子欠陥や転位、変形、クラック
等が多数生じる結果となり、デバイス特性の劣化を引き
起こす原因となる。また、シリコン（Ｓｉ）基板を除去
し、成長層のみを残して、独立した基板を得ようとする
場合、上記の転位やクラック等の作用により、大面積
（１cm2 以上）のものが得られ難い。
【０００３】そこで、従来より、例えばこの様な所謂ヘ
テロエピタキシャル成長によって良質の半導体結晶を得
る手段としては、次の様な施策が取られてきた。 （従来手段１）低温堆積緩衝層を基板上に成膜する。例
えばＡｌＧａＮ，ＡｌＮ，ＧａＮ、或いは、ＡｌＧａＩ
ｎＮ等の III族窒化物半導体を低温で堆積させて、格子
定数差に基づく内部応力を緩和する所謂バッファ層を成
膜する方法である。
【０００４】（従来手段２）目的とする半導体結晶に格
子定数が近い材料を結晶成長基板の材料として選択す
る。例えば、単結晶の窒化ガリウム（ＧａＮ）を目的の
半導体結晶とする場合等には、炭化シリコン（ＳｉＣ）
を結晶成長基板の材料として選択する。
【０００５】
【発明が解決しようとする課題】
【０００６】しかしながら、バッファ層を用いても、目
的の半導体結晶と基板との間に生じる応力は十分には緩
和できない。即ち、上記の様なバッファ層は応力の一部
しか緩和できず、例えば、サファイヤ基板上に窒化ガリ
ウム（ＧａＮ）を結晶成長させる際等には、ＧａＮ低温
堆積緩衝層を用いたとしても、かなりの数の欠陥が目的
の半導体結晶（窒化ガリウム層）に発生する。
【０００７】また、目的の半導体結晶に近い格子定数を
有する基板を用いる場合、格子定数差に起因する応力を
緩和することはできても、熱膨張係数差に基づく応力を
緩和することは難しく、結晶成長後の降温時等にかなり
の数の欠陥が目的の半導体結晶（窒化ガリウム層）に発
生することになる。また、クラックも発生し、自立した
大面積の半導体結晶が得られ難い。
【０００８】本発明は、上記の課題を解決するために成
されたものであり、その目的は、クラックが無く、転位
の密度が低い高品質の半導体結晶を得ることである。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めには、以下の手段が有効である。即ち、第１の手段
は、下地基板上にその下地基板とは相異なる半導体物質
を結晶成長させる半導体の結晶成長手順において、結晶
成長を開始する前に下地基板の結晶成長面よりイオンを
注入することである。
【００１０】また、第２の手段は、上記の第１の手段に
おいて、上記の結晶成長後に下地基板を昇温又は降温す
ることにより下地基板の一部又は全部を破断させること
である。
【００１１】また、第３の手段は、上記の第１又は第２
の手段において、結晶成長面から２０μｍ以内の深さに
イオンを注入することである。
【００１２】また、第４の手段は、上記の第１乃至第３
の何れか１つの手段において、注入するイオンとして、
水素イオン（Ｈ+ ）、又はヘリウムイオン（Ｈｅ+ ）を
用いることである。
【００１３】また、第５の手段は、上記の第１乃至第４
の何れか１つの手段において、イオンの結晶成長面に対
する単位面積当りの注入量を「１×１０15〔／cm2 〕〜
１×１０20〔／cm2 〕」にすることである。
【００１４】また、第６の手段は、上記の第１乃至第５
の何れか１つの手段において、上記の下地基板の材料と
して、シリコン（Ｓｉ），サファイア（Ａｌ2 Ｏ3 ）、
炭化シリコン（ＳｉＣ），砒化ガリウム（ＧａＡｓ），
酸化亜鉛（ＺｎＯ），酸化ガリウムネオジム（ＮｄＧａ
Ｏ3 ），酸化ガリウムリチウム（ＬｉＧａＯ2 ）又は、
酸化アルミニウムマグネシウム（ＭｇＡｌ2 Ｏ4 ）を選
択することである。
【００１５】また、第７の手段は、上記の第１乃至第６
の何れか１つの手段において、上記の半導体物質を III
族窒化物系化合物半導体とすることである。
【００１６】ただし、ここで言う「 III族窒化物系化合
物半導体」一般には、２元、３元、又は４元の「Ａｌx
Ｇａy Ｉｎ(1-x-y) Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦
ｘ＋ｙ≦１）」成る一般式で表される任意の混晶比の半
導体が含まれ、更に、これらの組成比ｘ，ｙ等を殆ど左
右しない程度の微量若しくは少量のｐ型或いはｎ型の不
純物が添加された半導体も、本明細書の「 III族窒化物
系化合物半導体」の範疇とする。従って、例えば２元系
や或いは３元系の「 III族窒化物系化合物半導体」の場
合、ＡｌＮ、ＧａＮ、ＩｎＮや、或いは、任意又は適当
な混晶比のＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ等は言
うまでもなく、これらの各種半導体の組成比を殆ど左右
しない程度の微量若しくは少量のｐ型或いはｎ型の不純
物が添加された半導体も、本明細書の「 III族窒化物系
化合物半導体」に含まれる。
【００１７】また、更に、上記の III族元素（Ａｌ，Ｇ
ａ，Ｉｎ）の内の一部をボロン（Ｂ）やタリウム（Ｔ
ｌ）等で置換したり、或いは、窒素（Ｎ）の一部をリン
（Ｐ）や砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス
（Ｂｉ）等で置換したりした半導体等もまた、本明細書
の「 III族窒化物系化合物半導体」の範疇とする。ま
た、上記のｐ型の不純物としては、例えば、マグネシウ
ム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加する
ことができる。また、上記のｎ型の不純物としては、例
えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓ
ｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等
を添加することができる。また、これらの不純物は、同
時に２元素以上を添加しても良いし、同時に両型（ｐ型
とｎ型）を添加しても良い。
【００１８】また、第８の手段は、上記の第１乃至第７
の何れか１つの手段において、イオンの注入後、結晶成
長の開始前に、下地基板を熱処理することである。
【００１９】また、第９の手段は、半導体発光素子にお
いて、上記の第１乃至第８の何れか１つの手段によって
製造された半導体結晶を少なくとも結晶成長基板として
備えることである。
【００２０】また、第１０の手段は、上記の第１乃至第
８の何れか１つの手段によって製造された半導体結晶を
少なくとも結晶成長基板として利用した結晶成長によ
り、目的の半導体発光素子を製造することである。以上
の手段により、前記の課題を解決することができる。
【００２１】
【作用及び発明の効果】イオンが注入される下地基板の
表面（イオン注入面）の全面に渡って、イオンの加速電
圧を同一レベルとし、その加速電圧を一定時間保てば、
イオンが注入される下地基板の表面（イオン注入面）か
らの深さも略一定に維持される。即ち、この様なイオン
注入によれば、イオン密度が最も高くなる深さ（最大密
度の深さｈ）は上記の加速電圧に略比例し、このイオン
注入面の全面にわたって略一様となる。以下、「最大密
度の深さｈ」近傍の、イオン密度が局所的に高くなって
いる層を「イオン注入層」と言う。また、下地基板中に
注入されたイオンは、例えば昇温過程において膨張した
り気化したりする等の、主に物理的な状態変化を起こ
す。そして、これらの状態変化は、下地基板の熱膨張等
の状態変化よりも格段に大きな状態変化として発現す
る。
【００２２】このため、イオン注入した上記の下地基板
を結晶成長基板として用いた場合、結晶成長温度や昇降
温過程等において、上記のイオン注入層を境に下地基板
の部分的な破断が起きる。これらの下地基板は、最終的
にはイオン注入面側の薄膜部と元来の主要部とに分離す
る。したがって、この薄膜部上に成長した目的の半導体
結晶には、基板（薄膜部）が非常に薄く部分的に分離さ
れているために、格子定数差に基づく応力が殆ど作用し
ない。このため、目的の半導体結晶は、従来よりも結晶
性に優れた良好なものとなる。
【００２３】更に、結晶成長後の降温過程においても、
基板（薄膜部）が非常に薄く部分的に分離されているた
めに、この薄膜部上に成長した目的の半導体結晶と下地
基板との熱膨張係数差に基づく応力により、降温過程の
比較的初期に、イオン注入層を境にイオン注入面側の薄
膜部と元来の主要部とに分離する。このため、それ以
降、薄膜部とこの薄膜部上に成長した目的の半導体結晶
には、熱膨張係数差に基づく応力が殆ど作用しない。こ
れらの作用により、本発明の手段を用いれば、クラック
が無く、転位の密度が低い高品質の半導体結晶を得るこ
とができる。
【００２４】尚、注入するイオンの深さ（最大密度の深
さｈ）は、目的の半導体結晶の厚さよりも薄い方が望ま
しく、一般的な絶対的目安としては、２０μｍ以内が望
ましい。この厚さが厚過ぎると、上記の応力が十分には
緩和されない。
【００２５】また、上記の下地基板の材料としては、公
知の結晶成長基板の材料が有効であり、例えば、シリコ
ン（Ｓｉ）、サファイア（Ａｌ2 Ｏ3 ），炭化シリコン
（ＳｉＣ），砒化ガリウム（ＧａＡｓ），酸化亜鉛（Ｚ
ｎＯ），酸化ガリウムネオジム（ＮｄＧａＯ3 ），酸化
ガリウムリチウム（ＬｉＧａＯ2 ）又は、酸化アルミニ
ウムマグネシウム（ＭｇＡｌ2 Ｏ4 ）等を結晶成長基板
（上記の下地基板）として用いた結晶成長に関して、上
記の作用・効果を得ることができる。
【００２６】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。ただし、本発明は以下に示す実施例
に限定されるものではない。 （１）イオン注入基板（下地基板）の作製 Ｓi(111)基板（下地基板）に、略常温で水素イオン（Ｈ
+ ）を１×１０16／cm 2 のドーズ量で、加速電圧１０ｋ
ｅＶのエネルギーで注入する（図１（ａ））。
【００２７】図２は、この時のイオンが注入される深さ
に対する注入イオン数（密度）を例示したグラフであ
る。本図２からも判る様に、このイオン注入により、表
面（イオン注入面）からの深さが１００ｎｍ前後の所
に、イオン密度が局所的に高いイオン注入層が形成され
る。
【００２８】（２）ＧａＮ／Ｓｉ結晶成長 その後、有機金属化合物気相成長法（ＭＯＶＰＥ法）に
て、以下の結晶成長を実施する。即ち、まず、上記のＳ
ｉ基板（下地基板）１０のイオン注入面上に、約１１０
０℃でＡｌＧａＮより成るバッファ層２０を約３００ｎ
ｍ成長し、更にその上に、１０５０℃で目的の半導体結
晶である窒化ガリウム（ＧａＮ）層３０を約２００μｍ
成長する（図１（ｂ））。この結晶成長前の昇温過程に
おいて、上記のＳｉ基板１０は、その表面（イオン注入
面）からｈ＝１００ｎｍ前後に位置する上記のイオン注
入層を境に部分的に破断し、最終的には、成長後の降温
過程において膜厚約１００ｎｍの薄膜部１１とＳｉ基板
１０の主要部とに分離される。
【００２９】以上の半導体結晶の製造方法により、従来
よりも結晶性に優れた、クラックのない窒化ガリウム
（ＧａＮ）の単結晶を得ることができる。従って、この
様な良質の単結晶を、例えば結晶成長基板等の半導体発
光素子の一部として用いれば、発光効率が高いか、或い
は駆動電圧が従来よりも抑制された、高品質の半導体発
光素子や半導体受光素子等の半導体製品を製造すること
が可能又は容易となる。また、この様な良質の単結晶を
用いれば、光素子のみならず、耐圧性の高い半導体パワ
ー素子や高い周波数まで動作する半導体高周波素子等の
所謂半導体電子素子の製造も、可能又は容易にすること
ができる。
【００３０】以下、上記の実施例とは独立に、本発明の
実施形態の変形可能な範囲に付いて例示する。ただし、
これらの変形は、上記の実施例に対してもそれぞれ適用
可能なものである。
【００３１】例えば、上記の実施例においては、有機金
属化合物気相成長法（ＭＯＶＰＥ法）を用いたが、本発
明の結晶成長は、ハイドライド気相成長法（ＨＶＰＥ
法）等によっても実施可能である。また、水素イオン
（Ｈ+ ）の代わりに（Ｈｅ+ ）を用いても、上記の実施
例と略同様の作用・効果を得ることができる。
【００３２】また、水素イオンのドーズ量は、下地基板
の材質等にも依存するが、概ね１×１０15〔／cm2 〕〜
１×１０20〔／cm2 〕の範囲において有効で、この条件
下において上記と略同様の作用・効果を得ることができ
る。より望ましくは、水素イオンのドーズ量は、３×１
０15〜１×１０17〔／cm2 〕程度が良く、更に望ましく
は、８×１０15〜２×１０16〔／cm2 〕程度が良い。ド
ーズ量を適当な量に選べば、下地基板の薄膜部と主要部
とを、結晶成長過程において分離することも可能であ
る。
【００３３】また、この値が小さ過ぎると、下地基板か
ら薄膜部を確実に分離させることが困難となる。また、
この値が大き過ぎると、薄膜部へのダメージが大きくな
り、下地基板から薄膜部を略一様な厚さで綺麗につなが
った形状に分離させることが困難となる。
【００３４】また、入射エネルギーを可変として、下地
基板から分離する薄膜部の厚さを制御することも可能で
ある。図３に、イオンの注入エネルギーに対するイオン
が注入される深さ（最大密度の深さｈ）の測定結果を例
示する。例えば、この様に、イオンが注入される深さ
（最大密度の深さｈ）は、イオンの注入エネルギーに略
比例するので、入射エネルギー（加速電圧）を調整する
ことにより、薄膜部の厚さを適当に制御することができ
る。
【００３５】また、イオン注入後の結晶成長開始前に熱
処理を行うことにより、予めイオン注入層における部分
的な破断部（ボイド）を形成すると同時に、イオン照射
によってダメージを受けた下地基板のイオン注入部の結
晶性を回復させることができる。また、これにより、そ
の上に成長する半導体の結晶性を向上させることができ
る。
【００３６】また、薄膜部の厚さは、２０μｍ以下が望
ましい。この厚さが薄い程、目的の半導体結晶に対する
引っ張り応力が緩和されて、転位やクラックの発生密度
が減少する。従って、より望ましくは、薄膜部の厚さは
２μｍ以下が良く、更に望ましくは２００ｎｍ以下が良
い。これらの値を実現するためには、前述の図３などに
従って、注入イオン数のピークがこの程度の深さになる
様にイオンの注入エネルギー（加速電圧）を調整すれば
良い。ただし、イオン注入層が厚くなってしまうと、薄
膜部の厚さを制御し難くなるため、イオン注入層の厚さ
等にも注意を要する。
【００３７】イオン注入層の厚さは、厳密には定義でき
ないが、例えば図２の注入イオン数のピーク値に対する
半値幅等が１つの目安になり得る。上記の薄膜部の厚さ
は、このイオン注入層の厚さを薄くする程制御し易くな
る。従って、イオンの注入エネルギー（加速電圧）を極
力一定値に保つ等の手段が、薄膜部の厚さを正確に制御
する上で有効となる。
【００３８】また、相対的には、結晶成長させる目的の
半導体結晶の厚さは、薄膜部の厚さと略同等以上とする
ことが望ましい。この様な設定により、所望の半導体結
晶に対する応力が緩和され易くなり、転位やクラックの
発生を従来よりも大幅に抑制することが可能となる。こ
の応力緩和効果は、目的の半導体結晶を相対的に厚くす
る程大きくなる。また、この応力緩和効果は、薄膜部の
厚さ等にも依存するが、薄膜部の厚さが２０μｍ以下の
場合には、約５０〜２００μｍ程度で略飽和する。
【００３９】尚、本発明は、下地基板や目的の半導体結
晶の種類（材質）に特段の制限が無く、前述の下地基板
及び半導体結晶の各材料同士の任意の組み合わせを含
め、公知或いは任意の種類のヘテロエピタキシャル成長
に適用することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係わる半導体の模式的な断面
図。
【図２】イオンが注入される深さに対する注入イオン数
（密度）を例示するグラフ。
【図３】イオンの注入エネルギーに対するイオンが注入
される深さ（最大密度の深さｈ）を例示するグラフ。
【図４】従来の半導体結晶の結晶成長状態を例示する模
式的な断面図。
【符号の説明】
１０ … 下地基板 １１ … 下地基板より分離する薄膜部 ２０ … バッファ層 ３０ … 目的の半導体結晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨田 一義 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 色川 芳宏 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 加地 徹 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 Ｆターム(参考） 4G077 AA03 BE11 BE13 BE15 DB01 ED06 EE08 TK08 5F045 AA04 AB14 AB40 AC01 AC02 AC07 AF03 AF07 BB11 BB12 BB13 CA09 CA13 HA05 HA06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 下地基板上に前記下地基板とは相異なる
    半導体物質を結晶成長させる、半導体の結晶成長方法で
    あって、 前記結晶成長を開始する前に、前記下地基板の結晶成長
    面よりイオンを注入することを特徴とする半導体の結晶
    成長方法。
  2. 【請求項２】 前記結晶成長後、前記下地基板を昇温又
    は降温することにより、前記下地基板の一部又は全部を
    破断させることを特徴とする請求項１に記載の半導体の
    結晶成長方法。
  3. 【請求項３】 前記結晶成長面から２０μｍ以内の深さ
    に、 前記イオンを注入することを特徴とする請求項１または
    請求項２に記載の半導体の結晶成長方法。
  4. 【請求項４】 前記イオンが、 水素イオン（Ｈ+ ）、又は、ヘリウムイオン（Ｈｅ+ ）
    であることを特徴とする請求項１乃至請求項３の何れか
    １項に記載の半導体の結晶成長方法。
  5. 【請求項５】 前記イオンの前記結晶成長面に対する単
    位面積当りの注入量を１×１０15〔／cm2 〕以上、１×
    １０20〔／cm2 〕以下としたことを特徴とする請求項１
    乃至請求項４の何れか１項に記載の半導体の結晶成長方
    法。
  6. 【請求項６】 前記下地基板をシリコン（Ｓｉ），サフ
    ァイア（Ａｌ2 Ｏ3 ）、炭化シリコン（ＳｉＣ），砒化
    ガリウム（ＧａＡｓ），酸化亜鉛（ＺｎＯ），酸化ガリ
    ウムネオジム（ＮｄＧａＯ3 ），酸化ガリウムリチウム
    （ＬｉＧａＯ2 ）又は、酸化アルミニウムマグネシウム
    （ＭｇＡｌ2 Ｏ4 ）としたことを特徴とする請求項１乃
    至請求項５の何れか１項に記載の半導体の結晶成長方
    法。
  7. 【請求項７】 前記半導体物質を III族窒化物系化合物
    半導体としたことを特徴とする請求項１乃至請求項６の
    何れか１項に記載の半導体の結晶成長方法。
  8. 【請求項８】 前記イオンの注入後、前記結晶成長の開
    始前に、 前記下地基板の前記結晶成長面を熱処理することを特徴
    とする請求項１乃至請求項７の何れか１項に記載の半導
    体の結晶成長方法。
  9. 【請求項９】 請求項１乃至請求項８の何れか１項に記
    載の製造方法を用いて製造された前記半導体結晶を少な
    くとも結晶成長基板として有することを特徴とする半導
    体発光素子。
  10. 【請求項１０】 請求項１乃至請求項８の何れか１項に
    記載の製造方法を用いて製造された前記半導体結晶を少
    なくとも結晶成長基板として利用した結晶成長により製
    造されたことを特徴とする半導体発光素子。
JP2001036568A 2001-02-14 2001-02-14 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法 Expired - Fee Related JP4127463B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001036568A JP4127463B2 (ja) 2001-02-14 2001-02-14 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
CNA028046277A CN1491299A (zh) 2001-02-14 2002-02-12 半导体晶体成长方法和半导体发光元件
EP02711482A EP1361298A4 (en) 2001-02-14 2002-02-12 SEMICONDUCTOR CRYSTAL GROWTH PROCESS AND SEMICONDUCTOR ELECTROLUMINESCENT DEVICE
PCT/JP2002/001168 WO2002064865A1 (fr) 2001-02-14 2002-02-12 Procede de croissance de cristaux de semi-conducteurs et dispositif electroluminescent a semi-conducteurs
US10/467,413 US20040077166A1 (en) 2001-02-14 2002-02-12 Semiconductor crystal growing method and semiconductor light-emitting device
KR1020037010637A KR100575177B1 (ko) 2001-02-14 2002-02-12 반도체의 결정 성장 방법 및 반도체 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001036568A JP4127463B2 (ja) 2001-02-14 2001-02-14 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002241191A true JP2002241191A (ja) 2002-08-28
JP4127463B2 JP4127463B2 (ja) 2008-07-30

Family

ID=18899830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001036568A Expired - Fee Related JP4127463B2 (ja) 2001-02-14 2001-02-14 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US20040077166A1 (ja)
EP (1) EP1361298A4 (ja)
JP (1) JP4127463B2 (ja)
KR (1) KR100575177B1 (ja)
CN (1) CN1491299A (ja)
WO (1) WO2002064865A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
US6964705B2 (en) 2002-07-19 2005-11-15 Toyoda Gosei Co., Ltd. Method for producing semiconductor crystal
JP2006528593A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2006528592A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2007524222A (ja) * 2003-06-06 2007-08-23 エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス．アー． エピタキシャル基板の製造方法
JP2007324573A (ja) * 2006-05-30 2007-12-13 Sharp Corp 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ
JP2009224430A (ja) * 2008-03-14 2009-10-01 Shin Etsu Handotai Co Ltd 薄膜半導体基板の製造方法
KR100936869B1 (ko) 2007-12-10 2010-01-14 고려대학교 산학협력단 질화물 반도체소자 및 그 제조방법
KR100988126B1 (ko) * 2008-09-18 2010-10-18 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2012148944A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7261777B2 (en) 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
EP1571241A1 (en) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer
KR100616543B1 (ko) * 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
KR101119019B1 (ko) * 2004-12-14 2012-03-12 주식회사 엘지실트론 질화갈륨 반도체 및 이의 제조 방법
KR100616656B1 (ko) * 2005-01-03 2006-08-28 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법 및 제조장치
JP2007180142A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20090272975A1 (en) * 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
US9224904B1 (en) * 2011-07-24 2015-12-29 Ananda Kumar Composite substrates of silicon and ceramic
GB201114365D0 (en) * 2011-08-22 2011-10-05 Univ Surrey Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method
KR102533334B1 (ko) * 2021-07-02 2023-05-17 웨이브로드 주식회사 알루미늄질화물 층을 제조하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952446A (en) * 1986-02-10 1990-08-28 Cornell Research Foundation, Inc. Ultra-thin semiconductor membranes
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3456143B2 (ja) * 1998-05-01 2003-10-14 信越半導体株式会社 積層材料および光機能素子
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964705B2 (en) 2002-07-19 2005-11-15 Toyoda Gosei Co., Ltd. Method for producing semiconductor crystal
JP4733633B2 (ja) * 2003-06-06 2011-07-27 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ エピタキシャル基板の製造方法
JP2007524222A (ja) * 2003-06-06 2007-08-23 エス オー アイ テック シリコン オン インシュレータ テクノロジーズ エス．アー． エピタキシャル基板の製造方法
JP2006528593A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2006528592A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
US8216368B2 (en) 2003-07-24 2012-07-10 Soitec Method of fabricating an epitaxially grown layer
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
JP2007324573A (ja) * 2006-05-30 2007-12-13 Sharp Corp 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ
KR100936869B1 (ko) 2007-12-10 2010-01-14 고려대학교 산학협력단 질화물 반도체소자 및 그 제조방법
JP2009224430A (ja) * 2008-03-14 2009-10-01 Shin Etsu Handotai Co Ltd 薄膜半導体基板の製造方法
KR100988126B1 (ko) * 2008-09-18 2010-10-18 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
JP5468609B2 (ja) * 2009-07-14 2014-04-09 ルネサスエレクトロニクス株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JPWO2011007483A1 (ja) * 2009-07-14 2012-12-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
WO2011007483A1 (ja) * 2009-07-14 2011-01-20 日本電気株式会社 縦型トランジスタ及びその製造方法、並びに半導体装置
JP2012148944A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP2018530925A (ja) * 2015-09-18 2018-10-18 胡 兵HU, Bing 半導体基板本体及びその上の機能層を分離する方法
US10734274B2 (en) 2015-09-18 2020-08-04 Bing Hu Method of separating the main part of a semiconductor substrate from the functional layer built on it
KR102313428B1 (ko) * 2015-09-18 2021-10-15 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
KR20210034376A (ko) * 2019-09-20 2021-03-30 재단법인대구경북과학기술원 전자장치 제조방법
KR102271268B1 (ko) 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
US11367647B2 (en) 2019-09-20 2022-06-21 Daegu Gyeongbuk Institute Of Science And Technology Method of manufacturing electronic device

Also Published As

Publication number Publication date
KR100575177B1 (ko) 2006-05-03
EP1361298A4 (en) 2008-05-28
CN1491299A (zh) 2004-04-21
JP4127463B2 (ja) 2008-07-30
US20040077166A1 (en) 2004-04-22
WO2002064865A1 (fr) 2002-08-22
KR20030074825A (ko) 2003-09-19
EP1361298A1 (en) 2003-11-12

Similar Documents

Publication Publication Date Title
JP4127463B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
KR100551517B1 (ko) 실리콘 기판 상에 Ｓｉ₁-ｘＧｅｘ 막을 제조하는 방법
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
US8822315B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP2010502023A (ja) 多層半導体ウエハ及びその製造方法
JPH10294281A (ja) 転位低減方法
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
US8008181B2 (en) Propagation of misfit dislocations from buffer/Si interface into Si
KR100741540B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼와 에피텍셜 웨이퍼, 및 그제조방법
JP2010118672A (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
US6946370B2 (en) Semiconductor crystal producing method
JP4981079B2 (ja) 窒化物半導体層付き基板の製造方法
JP4749584B2 (ja) 半導体基板の製造方法
JP2006019648A (ja) 鉄シリサイド発光素子及びその製造方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
KR100576850B1 (ko) 질화물 반도체 발광소자 제조방법
JP2018078322A (ja) 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
JP2002261024A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法
CN113658853A (zh) 基于Al离子注入的GaN异质外延缓冲层的制作方法
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
JP2011134983A (ja) シリコン半導体基板の製造方法
JP2009239315A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
KR20070096265A (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4127463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees