JP2006528592A - エピタキシャル成長層の形成方法 - Google Patents

エピタキシャル成長層の形成方法 Download PDF

Info

Publication number
JP2006528592A
JP2006528592A JP2006520718A JP2006520718A JP2006528592A JP 2006528592 A JP2006528592 A JP 2006528592A JP 2006520718 A JP2006520718 A JP 2006520718A JP 2006520718 A JP2006520718 A JP 2006520718A JP 2006528592 A JP2006528592 A JP 2006528592A
Authority
JP
Japan
Prior art keywords
layer
substrate
thin
support substrate
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006520718A
Other languages
English (en)
Other versions
JP5031364B2 (ja
Inventor
フォール、ブルース
ショッショ、レア ディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006528592A publication Critical patent/JP2006528592A/ja
Application granted granted Critical
Publication of JP5031364B2 publication Critical patent/JP5031364B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本発明はエピタキシャル成長層(6)の形成法に関する。この方法は、a)支持基板(1)内に原子種を注入して基板内に薄肉支持層(13)と基板残余部分(11)との境界を画定する脆弱ゾーン(12)を形成する工程、b)薄肉支持層(13)の表面に直接又はその上に移載された中間層(5, 23, 31, 31)を介してエピタキシーを行うことによりエピタキシャル成長層(6)を成長させる工程、及びc)外部エネルギーの意図的な印加により脆弱ゾーン(12)に沿って基板残余部分(11)を薄肉支持層(13)から分離する工程を備えたことを特徴とする。光学、光電子工学又は電子工学分野で利用される。

Description

本発明は、特に光学や光電子工学或いは電子工学の分野で利用されるエピタキシャル成長層、即ちエピタキシー法によって得られる層を形成する方法に関するものである。
上述の利用分野で特に注目される材質の例えばシリコンなどの材料は、当業者に良く知られたインゴット引上げ法を用いて良質のものを大量に得ることができる。
このようにして得られたインゴットは直ちにスライスされてウエハとされ、このウエハは多くの工程を経て例えば集積回路などを製造するために使用される基板となる。
ガリウム砒素、窒化ガリウム、リン化インジウム、ゲルマニウム或いは炭化シリコンなど、他の材料も注目されている。しかしながら、これらの材料は、必ずしも全てが高品質の結晶インゴットの引き上げで得られるものではない。更に、コストが高すぎたり、プロセスの実施が困難であったりなどの理由から、係るインゴットから基板を製作することが常に可能であるとは限らない。
例えば、窒化ガリウム(GaN)の結晶インゴットを産業規模で製造する方法は現存していない。
非特許文献1には、12〜20kbar(12〜20×108Pa)の圧力及び1400〜1700℃の温度範囲内の液相中で単結晶GaNインゴットを成長させる方法が記載されている。しかしながら、このような条件は大量生産条件下において実施することが困難である。更に、この文献による方法では最大直径18mmの結晶しか製造できていない。
エス・ポロウスキー(Porowski-S)著「バルク及びホモエピタキシャルGaN成長と特性(Bulk and homoepitaxial GaN growth and characterization)」、ジャーナル・オブ・クリスタル・グロース(Journal of Crystal Growth)、第189-190巻、1998年6月、第153-158頁
他の研究チームも、温度1000℃の減圧下(2bar(2×105Pa)未満)における液相中でインゴットを成長させる方法について研究している。得られる結晶の直径はほぼ50mmと大きくなるが、その結晶品質は上述の非特許文献の方法に比べて劣る。
更に、非特許文献2には昇華(凝華)による単結晶GaNの成長法が開示されている。ここで採用されている製造条件は、圧力が1bar(105Pa)未満、温度が1000〜1200℃である。得られる結晶の品質は非常に高いが、結晶サイズは3mmであり、これでは想定する用途には明らかに不足である。
バルカ他(Balka et al)著「GaN単結晶の成長及び特性(Growth and characterization of GaN single crystals)」、ジャーナル・オブ・クリスタル・グロース(Journal of Crystal Growth)、第208巻、2000年1月、第100-106頁
このように、現在の市場は、高品質で充分な直径を持ち、且つ廉価なバルク形状の単結晶窒化ガリウムを提供するに至っていない。
従来より、特定の材料を得る際の諸問題を解消するためにエピタキシー法又はヘテロエピタキシー法によって基板を製造する多くの試みが開示されている。
エピタキシー法によれば、異なる材質の複数の材料を薄膜として合成することができ、各材料の特性を併せ持たせて、高電子移動度トランジスタ(HEMT)、ダイオード又はレーザーなど、各種の能動部品を製造することができる。
ヘテロエピタキシー法は、エピタキシーによって所望の材料を結晶学的特性の異なる支持体上に堆積し、後のプロセスで必要且つ可能であれば支持体を除去するものである。
この方法における主な欠点は、支持体を構成する材料とエピタキシーで堆積される材料とが一般に異なる格子定数や熱膨張係数を持つことである。
支持体とエピタキシャル層との間で格子定数が異なると、エピタキシャル成長した材料層に例えば転位や積層欠陥などの多くの結晶欠陥が発生する。
更に、例えば窒化ガリウムを有機金属化学気相蒸着法(MOCVD)によってエピタキシャル成長させる場合、一般にエピタキシャル成長は600℃を超える高温、好ましくは1000〜1100℃に達する高温で実施されるという事実がある。このため、形成された構造体を室温まで冷却する際に、得られたエピタキシャル層に支持体との熱膨張の差に起因する多くの残留応力及び歪が生じる。
この欠点を克服するため、支持体として選択すべき材料は、エピタキシャル成長材料に極めて近い結晶構造及び熱膨張係数を有することが好ましい。例えばガリウムとインジウム砒素の合成薄膜やガリウムとアルミニウム砒素の合成薄膜は、部品製造に充分な結晶学的材質を持つガリウム砒素支持体上にエピタキシャル成長させることができる。
しかしながら、その他の材料については基板として適合する支持体が必ずしも存在するわけではない。特に窒化ガリウムや立方晶炭化シリコンのような材料の場合がこれに該当する。
現在まで、これら二つの材料のうちの一つを活性層として有する能動部品はヘテロエピタキシー法による成長で作成されてきた。
例えば窒化ガリウムについては、青色光、紫色光、及び紫外光を発光する発光ダイオード(LED)やレーザーダイオード、並びに高周波電力素子などがサファイアや六方晶炭化シリコン或いはシリコンを支持体に用いて製造されている。
炭化シリコンについては、その立方晶構造を持つ基板形態のものを得ることができず、従ってシリコン基板上に炭化シリコン層をエピタキシーによって堆積させた基板を使用してマイクロエレクトロメカニカルシステム(MRMS)部品やパワートランジスタが製造されている。
しかしながら、得られる能動電子部品の品質を更に向上させるためには、その上に堆積されるべきエピタキシャル成長層と同じ性状品質のバルク状の窒化ガリウム又は立方晶炭化シリコン基板を製作することが望ましい。
過去に行われてきた試みによって製造された基板は、いずれも以下に述べるように少なからぬ短所を有していた。
例えば、或る一つの中間的解決策では、高速成長エピタキシーと称する方法を利用して支持基板と同じ厚さのエピタキシャル成長膜を製造する。その後、支持基板を除去して厚いエピタキシャル成長膜のみを残し、このエピタキシャル成長膜を今度は従来のエピタキシー用基板として使用する。この形式の方法は、窒化ガリウムと炭化シリコンのエピタキシャル成長層を製造するためのものであるが、得られる基板の品質は一般にそれほど高くはなく、これは結晶学的特性の異なる最初の支持基板の影響を受けるためである。
従って、一般的にシリコン上に立方晶炭化シリコンをエピタキシャル成長させる場合は大きな残留応力が観察される。この残留応力は、最初のシリコン支持基板を除去した後にエピタキシャル成長炭化シリコン膜を大きく湾曲させる原因となる。この湾曲が現れた炭化シリコン膜は、以降の全ての形成プロセスにおいて使用不可能となる。
同様にして窒化ガリウム膜を得る場合についても、特にエピタキシャル成長膜が或る臨界的な厚さを超えた場合、最初の支持基板の影響が多数の転位の出現や温度降下時のエピタキシャル成長膜の亀裂となって現れる。
特許文献1には、厚いエピタキシャル成長層から初期の支持基板を除去するための力としてエピタキシー後の温度降下時に現れる応力を利用する方法が記載されている。この方法では、支持基板と厚いエピタキシャル成長層との間に脆弱層を介在させることにより、積層構造体の系内の応力が増加(冷却時に起こる)したときに脆弱層が自然に破断を起こすようにし、これにより厚いエピタキシャル層からの支持基板の分離制御を確実にしている。しかしながら、この分離技法は、大形の基板の場合は制御が困難である。更にエピタキシャル成長を開始しようとする際に、或いはエピタキシャル成長プロセス中に、脆弱層という特別な層を内部に形成する必要があり、これがエピタキシャル成長層の結晶学的特性に有害な影響を与える虞もある。
米国特許第6146457号明細書
更に、非特許文献3には、ハイドライド気相成長法(HVPE)により単結晶炭化シリコン(SiC)支持基板上に窒化ガリウム(GaN)単結晶を成長させ、反応性イオンエッチング法(RIE)を用いて支持基板を除去する方法が記載されている。しかしながら、このようなSiC支持基板は化学的に非常に安定(不活性)であるため、除去に長時間を有する。
メリンク他(Melnik et al)著「HVPE成長バルクGaN結晶の物理特性(Physical property of bulk GaN crystals grown by HVPE)」MRS窒化系半導体インターネット論文誌(MRS Internet Journal of Nitride Semiconductor Research)、第2巻、文献No.39
更に非特許文献4には、ハイドライド気相成長法(HVPE)によりサファイア支持基板上にGaNを成長させ、レーザーリフトオフ法(laser-induced lift off)によって支持基板を除去する方法が記載されている。この方法は、窒化ガリウムには吸収されるがサファイアには吸収されない波長のレーザー光を使用することに基づいている。得られた構造体をレーザービームで走査するとレーザー通過後のGaNの材質が局所的に変化して二つの材料が分離する。
ケリー他(Kelly et al)著「ハイドライド気相エピタキシャル成長とレーザーリフトオフによる大形自立GaN基板(Large free-standing GaN substrates by hydride vapor phase epitaxy and laser induced lift-off)」Jpn J Appl Phys誌、第38巻、1999年
しかしながら、係るリフトオフ技法はレーザー走査に長時間を要するため、大面積を処理する場合は実施が困難である。サファイア支持基板を機械的研磨で除去することも可能であるが、その場合も長時間を要するだけでなく、支持基板をリフトオフする際には支持基板内の応力の開放によって窒化ガリウム層の破損を招く可能性がある。
本発明の目的は、上述のような従来技術の諸欠点を克服し、エピタキシー用支持基板から容易に分離可能で優れた結晶品質を有するエピタキシャル成長層の形成方法を提供することである。
本発明の更に特別な目的は、従来はヘテロエピタキシーによってのみ得ることのできたあらゆる材料に適用可能であり、特に広幅バンドギャップ材料に適用可能な上記方法を提供することである。
本発明はまた、エピタキシー用支持基板及びその製造方法を提供することも目的としている。
上述の目的を達成するため、本発明は光学や光電子工学又は電子工学分野で利用されるエピタキシャル成長層の形成方法を提供するものであり、該方法は以下の工程、即ち、
a)支持基板となる第1基板の内部に原子種を注入することにより支持基板内で薄肉支持層となる薄層と支持基板の残余部分との境界を画定する脆弱ゾーンを形成する工程、
b)薄肉支持層の表面に直接にエピタキシーを実行することによりエピタキシャル成長層を成長させる工程、
c)外部エネルギーの意図的な印加により支持基板内の脆弱ゾーンに沿って支持基板の残余部分を薄肉支持層から分離する工程、及び
d)薄肉支持層を除去してエピタキシャル成長層を得る工程、
を備えたことを特徴とする。
この場合、支持基板は後工程のエピタキシャル成長層の成長に適した性状特性の結晶核核形成基板であることが好ましい。
本発明による方法の別の実施形態によれば、工程b)においては薄肉支持層上に移載又は堆積された中間層の表面にエピタキシーを実行することによりエピタキシャル成長層を成長させる。
このような方法により、前述の従来技術の説明で述べたような実施困難な工程であった支持基板の除去に関する諸問題が克服される。例えば、サファイアや炭化シリコンなどの硬質材料の除去は従来のラッピングや化学エッチング又はイオンエッチングでは時間がかかり困難であったが、本発明によればこれが克服される。
この場合も、中間層は後工程のエピタキシャル成長層の成長に適した性状特性の結晶核形成薄層であることが好ましい。
本発明の第1の実施形態によれば、結晶核形成薄層を、
結晶核形成基板となる第2基板の内部に原子種を注入することにより結晶核形成基板内で結晶核形成薄層と結晶核形成基板の残余部分との境界を画定する脆弱ゾーンを形成する工程と、
支持基板と結晶核形成基板との二つの基板をそれぞれの薄層が互いに向き合うように直接重ね合わせるか或いは少なくとも一層の中間結合層を介して結合する工程と、
結晶核形成基板の残余部分を該結晶核形成基板の脆弱ゾーンに沿って分離する工程、
とによって移載し、
支持基板及び結晶核形成基板への原子種注入のパラメータを、これら二つの基板の構成材料の材質にあわせて、それぞれ脆弱ゾーンに沿って残余部分を分離する間に印加するエネルギー量が分離前の全工程で印加される累積エネルギー量よりも大きくなるように選択する。
支持基板及び結晶核形成基板への原子種注入のパラメータは、これら二つの基板の構成材料の材質にあわせて、それぞれ脆弱ゾーンに沿って残余部分を分離する間に印加する熱量が分離前の全工程で印加される累積熱量よりも大きくなるように選択し、残余部分と残余部分を分離する工程を加熱により行うことが好ましい。
尚、この実施形態による方法では、後工程のエピタキシーに適した値の格子定数や熱膨張係数を有する結晶核形成薄層を使用することによって特に優れた結晶品質のエピタキシャル成長層を形成することができる。
また、この方法では、エピタキシャル成長層と同等又は近接した熱膨張係数の支持基板と、エピタキシャル成長層と同等又は近接した結晶構造の結晶核形成薄層とを組み合わせることができる。これは、本発明のようなハイブリッド基板の代わりに単層基板を使用し場合には不可能である。このようなハイブリッド基板はエピタキシャル成長層の結晶品質を向上させると共にエピタキシャル成長層内の残留応力を制限することが可能である。
本発明による方法は、以下に挙げる様々な好適且つ非限定的な特徴を単独又は組み合わせて備えていてもよい。
即ち、結晶核形成基板の残余部分又は支持基板の残余部分は、機械的、光学的及び/又は化学的起源の付加エネルギーの印加によって分離することが好ましい。
本発明の第2の実施形態によれば、結晶核形成薄層は、
結晶核形成基板となる第2基板を薄肉支持層に直接又は少なくとも一層の中間結合層を介して結合する工程と、
ラッピング及び/又は化学エッチング及び/又はイオンエッチングにより結晶核形成基板の厚さをその背面側から減少させて結晶核形成薄層とする工程、
とによって移載される。
この場合、中間結合層は誘電体材料で形成することが好ましく、例えば酸化シリコン、窒化シリコン及び酸窒化シリコンなどからなる層とするとよい。
また、薄肉支持層と結晶核形成薄層との二つの薄層を互いに直接重ね合わせるか、或いは少なくとも一層の中間結合層を介して結合する工程は、分子結合により行うことが好ましい。
尚、前記中間層は、薄肉支持層又は結晶核形成薄層の上に形成された緻密な微細結晶核形成層とすることができる。
エピタキシャル成長層は広幅バンドギャップ半導体材料で形成することが望ましい。
エピタキシャル成長層は、自立膜となるに充分な厚さとすることが好ましいが、自立するに不充分な厚さの薄肉層であってもよい。後者の場合、本発明の更に別の実施形態によれば工程b)と工程c)との間に以下の追加工程、即ち、
工程b)の終了時点で得られるエピタキシャル成長層が自立膜となるに不充分な薄肉層である場合に、工程b)に続いて係る薄肉エピタキシャル成長層の表面に第1の金属層を設け、受容基板となる第3基板の表面に第2の金属層を設ける工程、及び
次いでこれら二つの金属層を互いに接面配置して一体に結合させる工程、
を実行し、これにより受容基板上に移載した形態の薄肉エピタキシャル成長層を得るものである。
本発明の更に別の実施形態によれば、支持基板が上部テンプレート層を有し、原子種の注入を上部テンプレート層を通して支持基板内に行うか上部テンプレート層内に行い、支持基板又はテンプレート層に対する原子種の注入のパラメータをこれら支持基板及び上部テンプレート層の構成材料の材質にあわせて、それぞれ脆弱ゾーンに沿って残余部分を分離する間に印加するエネルギー量が分離前の全工程中に印加される累積エネルギー量よりも大きくなるように選択する。
本発明は更にエピタキシー用の支持基板も提供し、このエピタキシー用支持基板は、支持体としての支持基板となる第1基板と、後工程のエピタキシャル成長層の成長に適した結晶核形成薄層とを備え、支持基板内には薄肉支持層となる薄層と該支持基板の残余部分との境界を画定する脆弱ゾーンが形成され、結晶核形成薄層が薄肉支持層に直接又は誘電体材料からなる少なくとも一層の中間結合層を介して結合されていることを特徴とする。
また本発明は係るエピタキシー用支持基板の形成方法も提供し、この形成方法は、
i)支持基板となる第1基板(1、1’)の内部に原子種を注入することにより第1基板内で薄肉支持層となる薄層(13、13’)と該支持基板の残余部分(11、11’)との境界を画定する脆弱ゾーン(12、12’)を形成する工程、
ii)別の支持基板となる第2基板(2)の内部に原子種を注入することにより第2基板内で結晶核形成薄層(23)と第2基板の残余部分(21)との境界を画定する脆弱ゾーン(22)を形成する工程、
iii)上記二つの基板(1、2)をそれぞれの薄層(13、23)が互いに対面するように直接重ね合わせるか或いは少なくとも一層の中間結合層(31、32)を介して結合する工程、及び
iv)結晶核形成基板(2)の残余部分(21)を該基板(2)の脆弱ゾーン(22)に沿って分離する工程、
とを備え、
第1基板(1)及び第2基板(2)への原子種注入のパラメータを、これら二つの基板の構成材料の材質にあわせて、それぞれ脆弱ゾーン(12、12’、22)に沿って残余部分(11、11’、21)を分離するために後から印加するエネルギー量が分離前の全工程で印加される累積エネルギー量よりも大きくなるように選択することを特徴とする。
本発明の他の特徴及び利点を明らかにするため、添付の図面と共に幾つかの好適な実施形態を説明すれば以下の通りである。尚、図示の各実施形態は本発明の技術的範囲を限定するためのものではなく、また各図中示した各層は説明を容易にする目的で簡略化されており、特にそれらの相対的な厚さについて実寸比で描かれているわけではない。
本発明の第1の実施形態による方法では、支持基板と称する第1基板1と、結晶核形成基板と称する第2基板2とを使用する。
支持基板1は前面と称する面130を有し、この前面130は後で結晶核形成基板2と接合されるか、或いは後工程のエピタキシーに際して結晶核形成層として直接機能することになるが、これについては別の実施形態において後述する。また支持基板1は、前面の反対側に背面と称する面110を有している。
同様に、結晶核形成基板2も前面230とその反対側の背面210とを有している。
支持基板1を構成する材料は、例えば1300〜1400℃に達する高温環境においても良好な機械的強度を保持するように選択される。また、後述するように結晶核形成基板2を構成する材料の特性の関数としても選択される。好ましくは、現在の市場で入手可能なバルク基板が使用される。
純粋に例示の目的で挙げると、支持基板1の材料としては、シリコン、サファイア、多結晶炭化シリコン、6H若しくは4H単結晶炭化シリコン、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、及び酸化亜鉛(ZnO)を挙げることができる。
結晶核形成基板2の材質及び格子パラメータは、符号6又は6’(図7〜図9と図10〜図14参照)で示すエピタキシャル成長層を得るための後工程のエピタキシャル成長プロセスが可能となるよう選択される。
例えば結晶核形成基板2は、窒化ガリウム(GaN)、シリコン(Si)、炭化シリコン(SiC)、サファイア、ダイアモンド、ガリウム砒素(AsGa)又は窒化アルミニウム(AlN)などの半導体材料とすることができるが、これらに限定されるものではない。
窒化ガリウムのエピタキシャル成長層を形成する場合、結晶核形成基板2は(111)単結晶シリコン、炭化シリコン(SiC)、サファイア又は窒化ガリウム(GaN)から選択することが好ましい。またエピタキシャル成長層を立方晶炭化シリコンで形成する場合は、結晶核形成基板2は(001)単結晶シリコン(Si)又は炭化シリコンであることが好ましい。
これら二つの基板1及び2は同一材質でもよいし、異なる材質のものでもよい。
支持基板1及び結晶核形成基板2に原子種を注入する操作は、好ましくは各基板の前面130及び230側に実行される。
ここで、原子種の注入という用語は、被衝撃面(この場合は前面130と230)から予め定められた深さ位置で注入原子種が最大濃度の層を形成するように注入原子種を材料中へ導入できる原子、分子又はイオンのあらゆる衝撃操作を意味する。分子又はイオンは最大値近傍に分布するエネルギーによっても材料中へ導入される。
原子種の注入は、例えばイオンビーム注入装置又はプラズマイオン注入装置を使用して実行可能である。
好ましくは原子種の注入はイオン衝撃法によって実行される。注入イオン種は水素であることが好ましい。希ガス(例えばヘリウム)のような他のイオン種を単独又は水素と組み合わせて使用することも有利である。
この点については、スマート・カット法(Smart Cut:登録商標)として知られている方法に関する文献を参照されたい。
このような原子種の注入により、素材支持基板1内の平均イオン侵入深度位置に脆弱ゾーン12が形成される。この脆弱ゾーンにより支持基板1は二つの部分に区画される。即ち、薄肉支持層と称する薄層13と、支持基板1の残余部分11である。
薄層13は脆弱ゾーン12と前面130との間に層状に拡がっている。
同様に、原子種注入後の結晶核形成基板2にも脆弱ゾーン22が形成され、結晶結晶核形成薄層23と残余部分21とに区画される。
状況に応じて、図1には示していないが、支持基板1の前面130及び/又は結晶核形成基板2の前面230を保護層で被覆してもよい。
保護層が存在する場合、原子種の注入は保護層を介して実行することができ、具体的には保護層の露呈した最上面越しに原子種を注入することができる。保護層はマスクとして機能し、注入プロセスの間に支持基板1及び結晶核形成2を保護する犠牲層であってもよい。このような保護層は原子種の注入後に除去してもよい。
これら二つの基板に対する原子種の注入におけるパラメータ、即ち、照射線量と注入エネルギーは、以下に述べる詳細な条件の関数として選択される。
図2に示すように、支持基板1は、結晶核形成基板2の上に夫々の薄層13と23同士が互いに向き合うように結合される。
この結合は好ましくは分子結合により実行される。そのようなボンディング法は当業者に知られており、例えばゲーゼレ(Goesele)による「半導体ウエハボンディング(Semiconductor wafer bonding)」サイエンス・アンド・テクノロジー(Sciences and Technology)、キュー・ワイ・トン(Q.Y.Tong)/ウー・ゲーゼレ(U.Goesele)共著、ウィリー・インターサイエンス・パブリケーションズ(Wily Interscience publications)に記載されている。
支持基板1の前面130と結晶核形成基板2の前面230との間の接合界面は符号4で示されている。
但し、薄層13と23との間の結合は、基板1の前面130及び/又は基板2の前面230上に形成された少なくとも一層の中間結合層を利用して実行することも可能である。これらの中間結合層は、例えば注入時における前述の保護層であってもよいし、符号31及び32で示す結合強化層として形成された特別な層であってもよい。この場合の接合界面4は、結合強化層31の最上面310と結合強化層32の最上面320との間の界面となる。
これらの材料層31及び32は、例えばアモルファスシリコンや多結晶シリコン、或いはアルミナ(Al2O3)で形成することができる。
結合強化層31及び32は、例えば酸化シリコン(SiO2)、窒化シリコン(Si3N4)又は酸窒化シリコン(SixOyN)のうちから選択された誘電体材料からなる層とすることが好ましい。これら結合強化層31及び32は同一材質でも異なる材質でもよく、厚さは数十nmから約1μmの範囲である。
結合強化層31及び32は、例えばプラズマ励起化学気相蒸着法(PECVD)によって得ることができ、或いは基板母材がシリコン又は単結晶炭化シリコンからなる場合は基板の酸化膜で形成してもよい。
接合界面を構成する二つの接触面は、好適な表面処理、例えば当業者によく知られたものとして、一方又は両方の接触面を公知のSC1又はSC2タイプの化学洗浄剤による洗浄、化学−機械的研磨、或いはプラズマ又は紫外オゾン活性化処理などの表面処理を施した後に互いに結合される。紫外オゾン活性化処理は、ガス雰囲気中で紫外線に曝露することによって紫外線が雰囲気と相互作用して生成されるオゾンにより表面を活性化させる処理である。これら様々な方法を組み合わせることも可能である。
尚、洗浄剤に関して使用されている略語"SC"は「Standard Clean」を意味する。SC1タイプの洗浄剤は液体アンモニアと過酸化水素及び水を基本成分とし、SC"タイプの洗浄剤は塩酸と過酸化水素及び水を基本成分とする。
結合は熱アニーリングによって強化することもできる。このアニーリングは、脆弱ゾーン12及び22に影響を与えないように、またアニーリングの段階で脆弱ゾーンに沿った分離を起こさないように条件が調整される。
この熱処理の目的は接合界面4において強力な結合を得ることであり、脆弱ゾーン12及び22で形成された欠陥の成長を接合界面4と平行な平面内に維持する補強効果を付与することにある。
図3に示す結晶核形成基板2の残余部分21は、機械的、熱的、光学的、及び/又は化学的に生じるエネルギーを印加することにより分離することができる。
この点に関して、支持基板1及び結晶核形成基板2を構成する材料の材質とその組み合わせを考慮に入れて、脆弱ゾーン12に沿って残余部分11の分離を実行するために印加するエネルギー量が分離前の全工程を通して印加される累積エネルギー量よりも大きくなるように選択されたパラメータに基づく照射線量及び注入エネルギーで両基板に対する原子種の注入操作が実行されることに注目すべきである。
この場合、残余部分11及び21の分離工程は好ましくは加熱によって実行され、その際の注入パラメータは、脆弱ゾーン12に沿って残余部分11を分離する間に印加される熱量が分離前の全工程を通して印加される累積熱量よりも大きくなるように選択される。
一方、接合界面4の強度は、これら両基板の残余部分に対する分離操作においても接合が解離することなく充分に耐えうるものであることに注意すべきである。
熱起源のエネルギーは、例えば図2に示す積層体を所定時間加熱するなどして、適正な熱量を付与することにより印加することができる。
機械的起源のエネルギーは、例えば結晶核形成基板2の残余部分21に曲げ応力及び/又は引張応力を加えたり、脆弱ゾーン22に流体(液体又は気体)ブレード又は流体(液体又は気体)ジェットを当てたりすることによって印加することができる。勿論、剪断力又は超音波を印加してもよい。
機械的応力は、電気的起源のエネルギー(静電場又は電磁場)を印加することによっても得ることができる。同様に、電磁場、電子ビーム、熱電加熱、低温流体、過冷却液体等を適用することによって生じる熱エネルギーから得ることもできる。更には、脆弱ゾーンへのレーザービームの照射と、該脆弱ゾーン沿いに分離を生じさせるに充分なエネルギーを供給する材料による光吸収とからなる光起源のものとすることもできる。
化学的起源のエネルギーは化学薬品中でのエッチングにより印加することができる。
図4に示すように、残余部分21を分離する工程の後に観察される表面粗さを抑えるように層23の露出面231の表面性状を改善する処理を付加的に実行することは好ましいことである。これは、その後の工程、特にエピタキシャル成長による層形成の成功を確実にするためである。
表面粗さの軽減のための処理は、化学−機械的研磨、熱酸化後の脱酸(例えばフッ化水素酸中)、プラズマエッチング、或いはイオンビーム又はイオンクラスターによるスムーシング等、様々な方法によって達成することができる。
結晶核形成層23がシリコンからなり、その上に立方晶炭化シリコンをエピタキシーで堆積しようとするような特別な場合、欧州特許公開第1288346号明細書に記載された方法を利用して露出面231の表面処理を行うことも可能である。
薄層13及び23の厚さは10nm〜約10μm程度であり、好ましくは数十nm〜1.5μmの範囲である。
かくして得られた積層体は、図4に示すようにエピタキシー用支持基板9を構成する。
図5に示す工程は選択的なものであって必須工程ではない。この工程は、結晶核形成薄層23の上にエピタキシーによって緻密な微細結晶核形成層5を形成することからなり、以て変形実施形態に係るエピタキシー用支持基板9’を得るためのものである。
以上のようにして得られた二種類のエピタキシー用支持基板9及び9’は、基板1内への原子種の注入が結晶核形成薄層23の移載前に果たされ、それにも拘わらず原子種の注入を移載後に行う場合と同様に薄肉支持層13の厚肉化が可能である点で優れている。
微細結晶核形成層5は、後続のエピタキシャル成長層の形成に用いられる材料と同じ材料で形成することができる。従ってこの微細結晶核形成層は、ホモエピタキシーのシード(種結晶)として機能し、エピタキシャル成長層の結晶品質の向上に寄与する。
また、微細結晶核形成層5は、結晶核形成薄層23と、後続のエピタキシーで形成される成長層6との間の膨張係数及び格子パラメータの差を補償する層として利用することもできる。
微細結晶核形成層5の厚さは、約200nm〜100μmの範囲内である。
例えば、特にGaNの場合、微細結晶核形成層5は有機金属化学気相蒸着法(MOCVD)又は分子線エピタキシー(MBE)によってエピタキシャル成長させることができる。
微細結晶核形成層5は、ハイドライド気相エピタキシー(HVPE)又は陰極スパッタリング堆積法によって得ることも可能である。
また、微細結晶核形成層の形成には、横方向エピタキシャル成長法(ELOG)、或いは形成前に材料をエッチングして結晶核形成薄層23とするペンデオ(PENDEO)エピタキシー法を使用することも可能である。これらの方法については、モルガン他(Morgan et al)著「GaN成長改良技術の評価(Evaluation of GaN growth improvement techniques)」、マテリアルス・サイエンス・アンド・エンジニアリング(Materials Science and Engineering) B90、2002年、201〜205頁を参照されたい。
尚、以上に挙げた各方法は本発明の技術的範囲を限定するものではない。
微細結晶核形成層5の形成に用いる材料は、結晶核形成薄層23に用いられる材料や後続のエピタキシャル成長層6の形成に用いられるものと異なる材料でもよい。
上述の二種類のエピタキシー用支持基板のいずれも、即ち支持基板に微細結晶核形成層5が形成されているか否かによらず、後工程で所望のエピタキシャル成長層6を形成するための材料は結晶核形成薄層23の露出表面231又は微細結晶核形成層5の最上露出表面50上にエピタキシーで堆積される。この工程を図6に示す。
エピタキシャル成長層6は、エピタキシーで堆積可能なあらゆる材料によって構成することができ、例えば広幅バンドギャップ半導体、特に窒化ガリウムや立方晶炭化シリコンによって構成することが好ましい。
エピタキシーは、成長層6が少なくとも100μmの厚さに達し、それ自体が自立膜で例えばエピタキシー用基板として使用可能な強度になるまで堆積が続けられる。
従って、エピタキシャル成長層6は高速エピタキシャル成長法によって形成することが好ましい。
窒化ガリウムの場合、特に好ましい成長法はハイドライド気相エピタキシー(HVPE)である。この場合の層の堆積は700〜1100℃の範囲内の温度条件下で行われる。
立方晶炭化シリコンの場合の特に好ましい成長法はコールドウォールCVDリアクター内で行われる化学気相蒸着法(CVD)である。
説明のため、総括的な参照符号7’で多層構造部分を示すが、この多層構造部分は、薄肉支持層13、結晶核形成薄薄層23、微細結晶核形成層5、そして場合により設けられる結合強化層31及び32からなる。
尚、微細結晶核形成層5を設けない場合の多層構造部分は総括的な参照符号7で示す部分である。
図7に示す積層体には、図中の矢印で示すように或るエネルギーによって力が印加されるが、この力の大きさは、脆弱ゾーン12に沿って結晶核形成薄層13から基板1の残余部分11を分離させるに充分な大きさである。
この場合の印加エネルギーは、結晶核形成基板2の脆弱ゾーン22に沿って分離を引き起こすために供給されたエネルギーよりも大きくする。
特に結晶核形成層5を備えた積層体におけるこの段階での印加エネルギーは、脆弱ゾーン22に沿った分離工程中に印加されるエネルギー量、微細結晶核形成層5のエピタキシャル成長中に印加されるエネルギー量、並びにエピタキシャル層6又は6’のエピタキシャル成長中に印加されるエネルギー量からなる累積エネルギー量よりも大きくすることが好ましい。
また、微細結晶核形成層5を備えていない積層体におけるこの段階での印加エネルギーは、結晶核形成基板の脆弱ゾーン22に沿った分離のために印加されるエネルギー量とエピタキシャル成長層6又は6’のエピタキシーを行うために印加されるエネルギー量との累計エネルギー量よりも大きければ充分である。
脆弱ゾーン12に沿った分離は、脆弱ゾーン22に沿った分離について説明したのと同様の技法を利用して行われる。
最終的には、例えば化学エッチングや反応性イオンエッチング(RIE)又は化学−機械的研磨或いはそれらの組み合わせによって図8に示すように多層構造部分7又は7’をエピタキシャル成長層6から除去することが好ましい。この結果、エピタキシャル成長層6が単独で、或いは微細結晶核形成層5と共に自立膜として得られることになる。
尚、上述の実施形態では原子種の注入によって結晶核形成基板2内に脆弱ゾーンを形成することにより結晶核形成薄層23を得ているが、図示しない別の変形実施形態においては、例えば脆弱ゾーンを持たない結晶核形成基板2を支持基板1上に直接又は結合力を強化する中間結合層31及び32を介してボンディングした後、結晶核形成基板2の背面210側を浸食処理するなど、異なる方法で結晶核形成薄層23を得ることもできる。この場合の浸食処理は、化学エッチング単独、又は研削後の化学的浸食処理及び/又はイオンエッチングによって行うことができる。この方法は当業者にはBESOI(bond and etch back silicon on insulator)として知られている。
本発明による方法の第2の実施形態を図9〜図13を参照して以下に説明する。
この実施形態における第1工程は、第1の実施形態において図1〜図4で説明したものと同一であるので、ここでは説明を繰り返さない。
符号6’で示す材料層は、図4に示す積層体9の結晶核形成薄層23上にエピタキシーによって堆積されたエピタキシャル成長層である。
エピタキシャル成長層6’は、既にエピタキシャル成長層6について説明したのと同様の方法で堆積されるが、厚さ約100μm未満の薄肉層であって自立膜とはならない。
この薄肉堆積層の形成は、第1の実施形態において説明した方法のうちの一つ、即ち、有機金属化学気相蒸着法(MOCVD)や分子線エピタキシー(MBE)によって行えばよい。
このように形成された薄肉エピタキシャル成長層は、電子部品の能動要素形成部分とすることができ、受容基板、即ち最終的に電子部品における機械的支持体となる第3の基板上へ移載される。
薄肉エピタキシャル成長層6’を移載する方法の一例を図10に示す。
これはメタルボンディング法である。この方法の詳細については、例えば米国特許第3665263号明細書を参照されたい。
この移載方法は、金属からなる第1の層81を薄肉エピタキシャル成長層6’上に堆積させ、同様に金属からなる第2の層82を受容基板8上に堆積させるものである。
これらの金属層81及び82は、金属及び/又は合金からなる複数の中間層に代えてもよい。
これらの金属層の材質は、良好なボンディング性能及び/又は電気伝導性を得るべく選択し、或いはまた光反射特性を得るべく選択する。
次いで、これら金属層81と82は図11に示すように互いに接面状態に配置され、その接触界面が好適な温度及び圧力条件で加圧処理されて相互にボンディングされる。
その後、第1の実施形態において既に説明したのと同様の分離法によって支持基板1の残余部分11が薄肉支持層13から分離される(図12参照)。
最終的には多層構造部分7が除去され、図13に示すように受容基板8に移載された状態で導電性構造体を構成可能なエピタキシャル成長層6’が得られる。
変形実施形態として、図9〜図13には示さないが、第1の実施形態について既に説明した技法を用いて結晶核形成薄層23上に堆積した微細結晶核形成層5の上に薄肉エピタキシャル成長層6’を形成してもよい。
第3の実施形態を図14〜図17に示す。この場合、符号1’で示す支持基板は機械的支持体として機能するだけでなく、後工程におけるエピタキシャル成長層6’の成長に最適な材質特性を有する結晶核形成基板としても機能し、従ってこれ以外の付加的な結晶核形成基板2は使用されない。
支持体基板1’内への原子種の注入が実行されて脆弱ゾーン12’が形成される。前述の支持基板1の場合と同様の層には同じ符号にダッシュ(’)を付して示してある。
原子種注入のパラメータは、支持基板1’の材質にあわせて脆弱ゾーン12’に沿って残余部分11’を分離する間に印加するエネルギー量が分離前の全工程、特にエピタキシャル成長層6又は6’(場合によっては更に微細結晶核形成層5も)のエピタキシャル成長工程で印加される累積エネルギー量よりも大きくなるように選択することが好ましい。
図15では、このようにして得られたエピタキシー用支持基板部分を符号90で示し、また微細結晶核形成層5を設けた場合のエピタキシー用支持基板部分を符号90’で示してある。
次いで、薄肉支持層13’の上に直接、又はその上に形成された微細結晶核形成層5の上に厚肉エピタキシャル成長層6が堆積される(図15参照)。
尚、これに代えて、図9〜図13に係る第2の実施形態で既に説明したように薄肉エピタキシャル成長層6’を形成することも可能である。
これらの層5、6及び6’は前述の第2の実施形態と同様であるので説明は繰り返さない。
その後、支持基板1’の残余部分11’が脆弱ゾーン12’に沿って分離され、更に残っている薄肉支持層13’も既に説明したように除去される(図16及び17参照)。
この第3の実施形態による方法も、エピタキシャル成長層6又は6’からそのエピタキシャル成長のための支持体を容易に分離することができる。
本発明の第4の実施形態を図18〜図22に示す。この場合、支持基板1’は上部テンプレート層10’で被覆されている。このテンプレート層は、MOCVD、MBE、HVPEなど、結晶核形成層5の形成に関連して既に説明した種々の方法によって得ることができる。
原子種の注入は上部テンプレート層10’内に行われ、形成された脆弱ゾーンは符号103’で示してある。図示しないが、原子種の注入はテンプレート層10’を介して支持基板1’内に対して行ってもよい。
次いで、テンプレート層の上にエピタキシャル成長が行われて厚肉エピタキシャル成長層6又は薄肉エピタキシャル成長層6’が堆積される(図20参照)。
分離工程は、図21に示すように脆弱ゾーン103’に沿ってテンプレート層10’内で行われ、この分離によって二つの層101’及び102’が形成される。この場合の残余部分(層102’と支持基板1’)は符号104’で示す部分である。
勿論、原子種注入のパラメータは、脆弱ゾーン103’に沿って残余部分104’を分離する間に印加されるエネルギー量が分離前の全工程中、特にエピタキシャル成長層6又は6’のエピタキシャル成長工程中に印加される累積エネルギー量よりも大きくなるように選択される。
最後に、図22は残留する層101’を除去する工程を示している。これについては、図8及び図13に関連して述べた仕上工程の場合と同様である。
本発明による方法の三つの実施例を以下に示す。
実施例1:窒化ガリウム厚肉エピタキシャル成長層の製作
[111]シリコン結晶核形成基板2に熱酸化で得た酸化シリコン層32を介して水素を注入した。
また、多結晶炭化シリコン(SiC)からなる支持基板1に堆積法で得た酸化シリコン層31を介して水素を注入した。
シリコン結晶核形成基板2に対する注入条件は、エネルギー強度を120keV、照射線量を5×1016H+/cm2とした。またSiC支持基板1に対する注入条件は、エネルギー強度を95keV、照射線量を1×1016H+/cm2〜4.5×1016H+/cm2、好ましくは3×1016H+/cm2とした。
酸化シリコン層31及び32を化学−機械的研磨(CMP)で活性化して重ね合わせ、分子結合による結合を助長した。
次いで、[111]シリコン層の残余部分21を500℃で2時間アニーリングすることにより分離した。この際、特に支持基板1側で脆弱ゾーン12に沿った分離が起きないように、シリコン基板2内での分離を確実にするために付与する熱量を炭化シリコン基板1内での分離を引き起こすために必要とされる熱量よりも小さくした。
この分離の後、得られたエピタキシー用支持基板をHVPEリアクター内に置き、結晶核形成薄層23上に窒化ガリウム(GaN)からなる厚肉エピタキシャル成長層6を堆積させた。この際、特にエピタキシーのために付与する熱量(この場合、700〜1100℃で数時間)を支持基板1内で脆弱ゾーン12に沿った分離を確実にするために必要なエネルギー量よりも小さくした。
得られたGaN厚肉エピタキシャル成長層の厚さは数百μmであった。
次いで、そのまま同じエピタキシー用リアクター内において1300℃で2時間の熱アニーリングを行うことによって残余部分11を分離した。この分離は本来のエピタキシーの完了後で且つ冷却前に生起させ、それにより応力の発生による問題を解消した。
最後に多層構造部分7を化学エッチングによって除去した。
得られたGaN厚肉エピタキシャル成長層は極めて良好な結晶品質を有し、また元の基板から分離されているという利点を有していた。この分離は完全に制御され、エピタキシーの完了後に始めて生じた。
実施例2:単結晶立方晶炭化シリコン厚肉エピタキシャル成長層の製作
[001]シリコン単結晶からなる結晶核形成基板2に熱酸化で得た酸化シリコン層32を介して水素を注入した。
また、多結晶炭化シリコン(SiC)からなる支持基板1上に堆積法で得た酸化シリコン層31を介して水素を注入した。
シリコン結晶核形成基板2に対する注入条件は、エネルギー強度を120keVとし、照射線量を5×1016H+/cm2とした。またSiC支持基板1に対する注入条件は、エネルギー強度を95keV、照射線量を1×1016H+/cm2〜4.5×1016H+/cm2、好ましくは2×1016H+/cm2とした。
酸化シリコン層31及び32を化学−機械的研磨(CMP)で活性化して重ね合わせ、分子結合による結合を助長した。
次いで、[001]シリコン層の残余部分21を500℃で2時間アニーリングすることにより分離した。この際、特に支持基板1側で脆弱ゾーン12に沿った分離が起きないように、シリコン基板2内での分離を確実にするために付与する熱量を炭化シリコン基板1内での分離を引き起こすために必要とされる熱量よりも小さくした。
その後、化学−機械的研磨と犠牲酸化型熱処理、即ち欧州特許公開第1288346号明細書に記載されたモチーフ(motifs)の形成法により[001]シリコンの最上面231を準備した。
得られた構造体をコールドウォールCVDリアクター内に置き、前記最上面の上に立方晶炭化シリコンの層をエピタキシャル成長させた。このようにして厚さ数百μmの立方晶炭化シリコン厚肉エピタキシャル成長層6を堆積させた。この際、特にエピタキシーのために付与する熱量は、支持基板1内で脆弱ゾーン12に沿った分離を確実にするために必要なエネルギー量よりも小さくした。
エピタキシー及び冷却の後に得られた構造体に機械エネルギーを付与することによって残余部分11をSiC支持基板1から分離した。この目的で構造体の側面から脆弱ゾーン12にブレードを挿入し、或いは構造体を撓ませ、或いはこれら二つの手法の組み合わせを採用した。
最後に多層構造部分7を化学エッチングによって除去した。
得られた単結晶立方晶SiC厚肉エピタキシャル成長層は極めて良好な結晶品質を有し、また元の基板から分離されているという利点も有していた。この分離は完全に制御され、エピタキシーの完了後に始めて生じた。更に、多結晶SiC支持基板がエピタキシャル成長させた立方晶SiCと同じ熱膨張特性を有していることから、このSiC厚肉エピタキシャル成長層には目立つような残留応力は認められなかった。
実施例3:窒化ガリウム厚肉エピタキシャル成長層の製作
単結晶ポリタイプ6H(六方晶系)炭化シリコン支持基板1’に犠牲酸化シリコン層を介して水素を注入し、その後に犠牲酸化シリコン層を除去した。
注入条件は、エネルギー強度を50〜200keV、好ましくは96keVとし、照射線量を1×1016H+/cm2〜4.5×1016H+/cm2、好ましくは3×1016H+/cm2とした。
次いで、発光ダイオード(LED)用の能動領域となる薄肉GaN層6’をMOCVDによってエピタキシャル成長させた。この際、特にエピタキシャル成長のための熱量(700〜1100℃で数時間のアニーリング)を後続の脆弱ゾーン12’に沿った分離に必要なエネルギー量よりも小さくした。
次いで、前述のメタルボンディング法を利用してエピタキシャル成長層6’をシリコン又は銅製の受容基板8上へ移載した。
ボンディング工程の後、外部から機械エネルギーを印加し(例えばブレードの挿入により)、支持基板1’内の脆弱ゾーン12’に沿って分離を行った。
分離後に残されていた薄肉支持層13’は化学エッチングにより除去した。
このLED能動要素向け窒化ガリウム厚肉層のエピタキシャル成長に使用したSiC基板部分は後工程で除去することが可能である。また、分離は完全に制御され、エピタキシー及びメタルボンディングの後に始めて生じた。
本発明による方法の第1の実施形態における連続工程のうちの一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第1の実施形態における連続工程のうちの更に別の一工程を示す模式図である。
本発明による方法の第2の実施形態における連続工程のうちの一工程を示す模式図である。 同じく第2の実施形態における連続工程のうちの別の一工程を示す模式図である。 同じく第2の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第2の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第2の実施形態における連続工程のうちの更に別の一工程を示す模式図である。
本発明による方法の第3の実施形態における連続工程のうちの一工程を示す模式図である。 同じく第3の実施形態における連続工程のうちの別の一工程を示す模式図である。 同じく第3の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第3の実施形態における連続工程のうちの更に別の一工程を示す模式図である。
本発明による方法の第4の実施形態における連続工程のうちの一工程を示す模式図である。 同じく第4の実施形態における連続工程のうちの別の一工程を示す模式図である。 同じく第4の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第4の実施形態における連続工程のうちの更に別の一工程を示す模式図である。 同じく第4の実施形態における連続工程のうちの更に別の一工程を示す模式図である。

Claims (26)

  1. 光学、光電子工学又は電子工学分野で利用されるエピタキシャル成長層(6、6’)を形成する方法であって、
    i)支持基板となる第1基板(1、1’)の内部に原子種を注入することにより支持基板内で薄肉支持層となる薄層(13、13’)と支持基板の残余部分(11、11’)との境界を画定する脆弱ゾーン(12、12’)を形成する工程、
    ii)薄肉支持層(13、13’)の表面に直接にエピタキシーを実行することによりエピタキシャル成長層(6,6’)を成長させる工程、
    iii)外部エネルギーの意図的な印加により支持基板内の脆弱ゾーン(12、12’)に沿って支持基板(1、1’)の残余部分(11、11’)を薄肉支持層(13、13’)から分離する工程、及び
    iv)薄肉支持層(13、13’)を除去してエピタキシャル成長層(6、6’)を得る工程、
    を備えたことを特徴とするエピタキシャル成長層の形成方法。
  2. 支持基板(1’)が、後工程のエピタキシャル成長層(6、6’)の成長に適した材質の結晶核形成基板であることを特徴とする請求項1に記載の方法。
  3. 光学、光電子工学又は電子工学分野で利用されるエピタキシャル成長層(6、6’)を形成する方法であって、
    a)支持基板となる第1基板(1、1’)の内部に原子種を注入することにより支持基板内で薄肉支持層となる薄層(13、13’)と支持基板の残余部分(11、11’)との境界を画定する脆弱ゾーン(12、12’)を形成する工程、
    b)薄肉支持層(13、13’)上に移載又は堆積された中間層(5、23、31、32、10’)の表面にエピタキシーを実行することによりエピタキシャル成長層(6,6’)を成長させる工程、及び
    c)外部エネルギーの意図的な印加により支持基板内の脆弱ゾーン(12、12’)に沿って支持基板(1、1’)の残余部分(11、11’)を薄肉支持層(13、13’)から分離する工程、
    を備えたことを特徴とするエピタキシャル成長層の形成方法。
  4. 中間層が、後工程のエピタキシャル成長層(6、6’)の成長に適した材質の結晶核形成薄層(23)であることを特徴とする請求項3に記載の方法。
  5. 結晶核形成薄層(23)を、
    結晶核形成基板となる第2基板(2)の内部に原子種を注入することにより結晶核形成基板内で結晶核形成薄層(23)と結晶核形成基板の残余部分(21)との境界を画定する脆弱ゾーン(22)を形成する工程と、
    支持基板と結晶核形成基板との二つの基板(1、2)をそれぞれの薄層(13、23)が互いに向き合うように直接重ね合わせるか或いは少なくとも一層の中間結合層(31、32)を介して結合する工程と、
    結晶核形成基板(2)の残余部分(21)を該基板(2)の脆弱ゾーン(22)に沿って分離する工程、
    とによって移載し、
    支持基板(1)及び結晶核形成基板(2)への原子種注入のパラメータを、これら二つの基板(1、2)の構成材料の材質にあわせて、それぞれ脆弱ゾーン(12、12’)に沿って残余部分(11、21)を分離する間に印加するエネルギー量が分離前の全工程で印加される累積エネルギー量よりも大きくなるように選択することを特徴とする請求項4に記載の方法。
  6. 支持基板(1)及び結晶核形成基板(2)への原子種注入のパラメータを、これら二つの基板(1、2)の構成材料の材質にあわせて、それぞれ脆弱ゾーン(12、12’)に沿って残余部分(11、21)を分離する間に印加する熱量が分離前の全工程で印加される累積熱量よりも大きくなるように選択し、残余部分(11)と残余部分(12)を分離する工程を加熱により行うことを特徴とする請求項5に記載の方法。
  7. 結晶核形成基板(2)の残余部分(21)又は支持基板(1)の残余部分(11)を、機械的、光学的及び/又は化学的起源の付加エネルギーの印加によって分離することを特徴とする請求項5に記載の方法。
  8. 結晶核形成薄層(23)を、
    結晶核形成基板となる第2基板(2)を薄肉支持層(13)に直接又は少なくとも一層の中間結合層(31、32)を介して結合する工程と、
    ラッピング及び/又は化学エッチング及び/又はイオンエッチングにより結晶核形成基板(2)の厚さをその背面(210)側から減少させて結晶核形成薄層(23)とする工程、
    とによって移載することを特徴とする請求項4に記載の方法。
  9. 中間結合層(31、32)が誘電体材料からなることを特徴とする請求項5〜8のいずれか1項に記載の方法。
  10. 誘電体材料(31、32)を、酸化シリコン、窒化シリコン及び酸窒化シリコンのうちちから選択することを特徴とする請求項9に記載の方法。
  11. 薄肉支持層と結晶核形成薄層との二つの薄層(13、23)を互いに直接重ね合わせるか或いは少なくとも一層の中間結合層(31、32)介して結合する工程を分子結合により行うことを特徴とする請求項5〜10のいずれか1項に記載の方法。
  12. 中間層が薄肉支持層(13’)又は結晶核形成薄層(23)の上に形成された微細結晶核核形成層(5)であることを特徴とする請求項3〜11のいずれか1項に記載の方法。
  13. 微細結晶核形成層(5)を、有機金属化学気相蒸着法(MOCVD)、ハイドライド気相エピタキシー法(HVPE)、分子線エピタキシー法(MBE)、陰極スパッタリング堆積法、横方向エピタキシャル成長法(ELOG)、又はペンデオ(PENDEO)エピタキシー法により形成することを特徴とする請求項12に記載の方法。
  14. エピタキシャル成長層(6、6’)と一体となって残っている薄肉支持層(13、13’)と結晶核形成薄層(23)、そして存在する場合は微細結晶核形成層(5)や一層以上の中間結合層(31、32)を除去する工程を更に備えたことを特徴とする請求項3〜13のいずれか1項に記載の方法。
  15. エピタキシャル成長層(6、6’)を広幅バンドギャップ半導体材料で形成することを特徴とする請求項1〜14のいずれか1項に記載の方法。
  16. エピタキシャル成長層(6,6’)を窒化ガリウムで形成することを特徴とする請求項15に記載の方法。
  17. エピタキシャル成長層(6,6’)を立方晶炭化シリコンで形成することを特徴とする請求項15に記載の方法。
  18. エピタキシャル成長層(6,6’)を自立膜となるに充分な厚さのものとすることを特徴とする請求項1〜17のいずれか1項に記載の方法。
  19. 工程b)の終了時点で得られるエピタキシャル成長層(6’)が自立膜となるに不充分な薄肉エピタキシャル成長層であることと、工程b)と工程c)の間に実行される以下の追加工程、即ち、
    上記薄肉エピタキシャル成長層(6’)の表面に第1の金属層(81)を設け、受容基板となる第3基板(8)の表面に第2の金属層(82)を設ける工程、及び
    これら二つの金属層(81、82)を互いに接面配置して一体に結合させる工程、
    を更に備え、受容基板(8)上に移載した形態の薄肉エピタキシャル成長層(6’)を得ることを特徴とする請求項1〜17のいずれか1項に記載の方法。
  20. 支持基板(1’)が上部テンプレート層(10’)を有し、原子種の注入を上部テンプレート層(10’)を通して支持基板(1')内に行うか上部テンプレート層(10’)内に行い、支持基板(1’)又はテンプレート層(10’)に対する原子種の注入のパラメータをこれら支持基板及び上部テンプレート層の構成材料の材質にあわせて、それぞれ脆弱ゾーン(12’、103’)に沿って残余部分(11’、104’)を分離する間に印加するエネルギー量が分離前の全工程中に印加される累積エネルギー量よりも大きくなるように選択することを特徴とする請求項1〜19のいずれか1項に記載の方法。
  21. 光学、光電子工学又は電子工学分野で利用されるエピタキシャル成長層(6、6’)の形成に供するためのエピタキシー用支持基板(9,9’)であって、
    支持基板となる第1基板(1)と、後工程のエピタキシャル成長層(6,6’)の成長に適した材質の結晶核形成薄層(23)とを備え、
    支持基板内には薄肉支持層となる薄層(13)と該支持基板(1)の残余部分(11)との境界を画定する脆弱ゾーン(12)が形成され、
    結晶核形成薄層(23)が薄肉支持層(13)に直接又は誘電体材料からなる少なくとも一層の中間結合層(31、32)を介して結合されていることを特徴とするエピタキシー用支持基板。
  22. 結晶核形成薄層(23)が微細結晶核形成層(5)で覆われていることを特徴とする請求項21に記載のエピタキシー用支持基板。
  23. 支持基板(1)が、シリコン、サファイア、多結晶炭化シリコン、6H又は4H単結晶炭化シリコン、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、及び酸化亜鉛(ZnO)のうちから選択された材料で形成されていることを特徴とする請求項21又は22に記載のエピタキシー用支持基板。
  24. 結晶核形成薄層(23)が、窒化ガリウム(GaN)、シリコン(Si)、炭化シリコン(SiC)、サファイア、ダイアモンド、ガリウム砒素(AsGa)、及び窒化アルミニウム(AlN)のうちから選択された材料で形成されていることを特徴とする請求項21〜23のいずれか1項に記載のエピタキシー用支持基板。
  25. 光学、光電子工学又は電子工学分野で利用されるエピタキシャル成長層(6、6’)の形成に供するためのエピタキシー用支持基板(90,90’)であって、支持基板となる第1基板(1’)を備え、該支持基板には薄肉支持層となる薄層(13’)と該支持基板(1)の残余部分(11)との境界を画定する脆弱ゾーン(12’)が形成され、支持基板(1’)が後工程のエピタキシャル成長層(6,6’)の成長に適した材質を有し、薄肉支持層(13’)が微細結晶核形成層(5)によって覆われていることを特徴とするエピタキシー用支持基板。
  26. 請求項21〜24のいずれか1項に記載のエピタキシー用支持基板(9,9’)を形成する方法であって、
    i)支持基板となる第1基板(1、1’)の内部に原子種を注入することにより第1基板内で薄肉支持層となる薄層(13、13’)と該支持基板の残余部分(11、11’)との境界を画定する脆弱ゾーン(12、12’)を形成する工程、
    ii)別の支持基板となる第2基板(2)の内部に原子種を注入することにより第2基板内で結晶核形成薄層(23)と第2基板の残余部分(21)との境界を画定する脆弱ゾーン(22)を形成する工程、
    iii)上記二つの基板(1、2)をそれぞれの薄層(13、23)が互いに対面するように直接重ね合わせるか或いは少なくとも一層の中間結合層(31、32)を介して結合する工程、及び
    iv)結晶核形成基板(2)の残余部分(21)を該基板(2)の脆弱ゾーン(22)に沿って分離する工程、
    とを備え、
    第1基板(1)及び第2基板(2)への原子種注入のパラメータを、これら二つの基板の構成材料の材質にあわせて、それぞれ脆弱ゾーン(12、12’、22)に沿って残余部分(11、11’、21)を分離するために後から印加するエネルギー量が分離前の全工程で印加される累積エネルギー量よりも大きくなるように選択することを特徴とするエピタキシー用支持基板の形成方法。
JP2006520718A 2003-07-24 2004-07-07 エピタキシャル成長層の形成方法 Expired - Lifetime JP5031364B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR03/09076 2003-07-24
FR0309076A FR2857982B1 (fr) 2003-07-24 2003-07-24 Procede de fabrication d'une couche epitaxiee
PCT/EP2004/007577 WO2005014895A1 (en) 2003-07-24 2004-07-07 A method of fabricating an epitaxially grown layer

Publications (2)

Publication Number Publication Date
JP2006528592A true JP2006528592A (ja) 2006-12-21
JP5031364B2 JP5031364B2 (ja) 2012-09-19

Family

ID=33561068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520718A Expired - Lifetime JP5031364B2 (ja) 2003-07-24 2004-07-07 エピタキシャル成長層の形成方法

Country Status (8)

Country Link
EP (1) EP1664396B1 (ja)
JP (1) JP5031364B2 (ja)
KR (1) KR100798976B1 (ja)
CN (1) CN100415947C (ja)
AT (1) ATE524577T1 (ja)
FR (1) FR2857982B1 (ja)
TW (1) TWI278540B (ja)
WO (1) WO2005014895A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2008303137A (ja) * 2007-06-06 2008-12-18 Soitec Silicon On Insulator Technologies エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
JP2011510503A (ja) * 2008-01-21 2011-03-31 エス オー イ テク シリコン オン インシュレータ テクノロジース 安定した酸化物結合層を有する複合構造の製造方法
JP2012195504A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法および脆質部材用支持体
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
KR101568890B1 (ko) 2008-01-21 2015-11-12 소이텍 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
KR20150133908A (ko) * 2014-05-20 2015-12-01 주식회사 루미스탈 질화갈륨 웨이퍼를 제조하는 방법
WO2021014834A1 (ja) * 2019-07-25 2021-01-28 信越化学工業株式会社 Iii族化合物基板の製造方法及びその製造方法により製造した基板
JP2021020839A (ja) * 2019-07-25 2021-02-18 信越化学工業株式会社 Iii族化合物基板の製造方法及びその製造方法により製造した基板
JP2021518324A (ja) * 2018-03-28 2021-08-02 ソイテックSoitec AlN材料の単結晶膜を生成するための方法、及びAlN材料の単結晶膜をエピタキシャル成長させるための基板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
FR2888402B1 (fr) * 2005-07-06 2007-12-21 Commissariat Energie Atomique Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
EP1835533B1 (en) 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
TWI496189B (zh) * 2008-12-23 2015-08-11 Siltectra Gmbh 製造具結構表面之固態材料之薄獨立層的方法
NL2003250C2 (en) * 2009-07-20 2011-01-24 Metal Membranes Com B V Method for producing a membrane and such membrane.
FR2967813B1 (fr) 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
TWI449224B (zh) * 2011-02-25 2014-08-11 Univ Nat Chiao Tung 半導體發光元件
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
TWI474381B (zh) * 2012-08-17 2015-02-21 Nat Univ Chung Hsing Preparation method of epitaxial substrate
CN103074672A (zh) * 2013-01-06 2013-05-01 向勇 一种单晶硅的气相外延生长方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103545239B (zh) * 2013-09-17 2017-01-11 新磊半导体科技(苏州)有限公司 一种基于薄膜型的外延片剥离工艺
FR3036224B1 (fr) 2015-05-13 2017-06-02 Commissariat Energie Atomique Procede de collage direct
EP3311422A4 (en) * 2015-06-19 2019-06-12 Qmat, Inc. PROCESS FOR LAYER AND SEPARATION TRANSFER
EP3451203A1 (en) * 2017-08-30 2019-03-06 Dassault Systèmes Computer-implemented method for computing an envelope for a building complying with shadow duration requirements
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108775B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
CN113555277A (zh) * 2020-04-23 2021-10-26 无锡华润上华科技有限公司 碳化硅器件及其制备方法
CN117690943B (zh) * 2024-01-31 2024-06-04 合肥晶合集成电路股份有限公司 一种图像传感器的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JP2002053399A (ja) * 2001-05-18 2002-02-19 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JP2002175985A (ja) * 2000-12-05 2002-06-21 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2002241191A (ja) * 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2003068654A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
KR101072433B1 (ko) * 2005-03-21 2011-10-11 삼성코닝정밀소재 주식회사 질화물계 반도체 단결정 기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JP2002175985A (ja) * 2000-12-05 2002-06-21 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2002241191A (ja) * 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法
JP2002053399A (ja) * 2001-05-18 2002-02-19 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2008303137A (ja) * 2007-06-06 2008-12-18 Soitec Silicon On Insulator Technologies エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
US8154022B2 (en) 2007-06-06 2012-04-10 Soitec Process for fabricating a structure for epitaxy without an exclusion zone
US9242444B2 (en) 2008-01-21 2016-01-26 Soitec Method of fabricating a composite structure with a stable bonding layer of oxide
JP2011510503A (ja) * 2008-01-21 2011-03-31 エス オー イ テク シリコン オン インシュレータ テクノロジース 安定した酸化物結合層を有する複合構造の製造方法
KR101534364B1 (ko) * 2008-01-21 2015-07-06 소이텍 안정한 산화물 접착층을 가지는 합성구조를 제작하는 방법
KR101568890B1 (ko) 2008-01-21 2015-11-12 소이텍 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
JP2012195504A (ja) * 2011-03-17 2012-10-11 Lintec Corp 薄型半導体装置の製造方法および脆質部材用支持体
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法
KR20150133908A (ko) * 2014-05-20 2015-12-01 주식회사 루미스탈 질화갈륨 웨이퍼를 제조하는 방법
KR101578717B1 (ko) 2014-05-20 2015-12-22 주식회사 루미스탈 질화갈륨 웨이퍼를 제조하는 방법
JP2021518324A (ja) * 2018-03-28 2021-08-02 ソイテックSoitec AlN材料の単結晶膜を生成するための方法、及びAlN材料の単結晶膜をエピタキシャル成長させるための基板
JP7451846B2 (ja) 2018-03-28 2024-03-19 ソイテック AlN材料の単結晶膜を生成するための方法、及びAlN材料の単結晶膜をエピタキシャル成長させるための基板
US12071706B2 (en) 2018-03-28 2024-08-27 Soitec Process for producing a monoocrystalline layer of AlN material by transferring a SiC-6H seed to a Si carrier substrate and epitaxially growing the monocrystalline layer of AlN material and substrate for the epitaxial growth of a monocrystalline layer of AlN material
WO2021014834A1 (ja) * 2019-07-25 2021-01-28 信越化学工業株式会社 Iii族化合物基板の製造方法及びその製造方法により製造した基板
JP2021020839A (ja) * 2019-07-25 2021-02-18 信越化学工業株式会社 Iii族化合物基板の製造方法及びその製造方法により製造した基板
JP7204625B2 (ja) 2019-07-25 2023-01-16 信越化学工業株式会社 Iii族化合物基板の製造方法及びその製造方法により製造した基板
US11932936B2 (en) 2019-07-25 2024-03-19 Shin-Etsu Chemical Co., Ltd. Method for producing a group III compound crystal by hydride vapor phase epitaxy on a seed substrate formed on a group III nitride base substrate

Also Published As

Publication number Publication date
EP1664396A1 (en) 2006-06-07
ATE524577T1 (de) 2011-09-15
JP5031364B2 (ja) 2012-09-19
TWI278540B (en) 2007-04-11
CN100415947C (zh) 2008-09-03
CN1826434A (zh) 2006-08-30
WO2005014895A1 (en) 2005-02-17
KR20060036472A (ko) 2006-04-28
FR2857982A1 (fr) 2005-01-28
TW200517532A (en) 2005-06-01
FR2857982B1 (fr) 2007-05-18
EP1664396B1 (en) 2011-09-14
KR100798976B1 (ko) 2008-01-28

Similar Documents

Publication Publication Date Title
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP5031365B2 (ja) エピタキシャル成長層の形成方法
US8093138B2 (en) Method of fabricating an epitaxially grown layer
US6964914B2 (en) Method of manufacturing a free-standing substrate made of monocrystalline semi-conductor material
US7407869B2 (en) Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN101355013B (zh) 制备无排除区的外延用结构的工艺
JP4975513B2 (ja) シリコン(Si)ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ
JP5458362B2 (ja) 基板をへき開する方法
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
KR20060052446A (ko) 합성재료 웨이퍼의 제조 방법
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
WO2006082467A1 (en) Substrate for crystal growing a nitride semiconductor
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100810

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110711

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120627

R150 Certificate of patent or registration of utility model

Ref document number: 5031364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term