KR101072433B1 - 질화물계 반도체 단결정 기판의 제조방법 - Google Patents

질화물계 반도체 단결정 기판의 제조방법 Download PDF

Info

Publication number
KR101072433B1
KR101072433B1 KR1020050023041A KR20050023041A KR101072433B1 KR 101072433 B1 KR101072433 B1 KR 101072433B1 KR 1020050023041 A KR1020050023041 A KR 1020050023041A KR 20050023041 A KR20050023041 A KR 20050023041A KR 101072433 B1 KR101072433 B1 KR 101072433B1
Authority
KR
South Korea
Prior art keywords
nitride
single crystal
based semiconductor
crystal substrate
substrate
Prior art date
Application number
KR1020050023041A
Other languages
English (en)
Other versions
KR20060101585A (ko
Inventor
김정돈
신현민
공선환
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020050023041A priority Critical patent/KR101072433B1/ko
Publication of KR20060101585A publication Critical patent/KR20060101585A/ko
Application granted granted Critical
Publication of KR101072433B1 publication Critical patent/KR101072433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질화물계 반도체 단결정 기판의 제조방법에 관한 것으로서, 수소화물 기상증착법(HVPE)에 의해 질소원과 3족 원소원을 공급하여 기재 상에 질화물계 반도체 단결정 기판을 성장시킴에 있어서, 1) 상기 단결정 기판의 성장 두께가 0.1∼30㎛에 도달할 때까지 [N/3족 원소 비](R)를 15<R<25 로 조절하는 제 1 성장단계; 2) 상기 제 1 성장단계에 이어, 성장 두께가 100∼160㎛에 도달할 때까지 상기 R을 4<R≤15 또는 25≤R<50 으로 조절하는 제 2 성장단계; 및 3) 상기 제 2 성장단계에 이어, 상기 R을 1≤R≤4 또는 50≤R≤60 으로 조절하는 제 3 성장단계를 순차적으로 수행하는 것을 포함하며, 이러한 본 발명 방법에 의하면, 결함, 휨 및 균열의 발생을 최소화하면서 양질의 질화물계 반도체 단결정 기판을 제조할 수 있다.

Description

질화물계 반도체 단결정 기판의 제조방법{PROCESS FOR THE PREPARATION OF SINGLE CRYSTALLINE NITRIDE-BASED SEMICONDUCTOR PLATE}
도 1 및 도 2는 사파이어 기판 위에 질화갈륨(GaN) 단결정 성장시 성장 두께 변화에 따른 GaN c-축 격자 상수의 변화를 보여주는 그래프이고,
도 3은 사파이어 기판 위에 질화갈륨(GaN) 단결정 성장시 N/Ga 비의 변화에 따른 GaN c-축 격자 상수의 변화를 보여주는 그래프이고,
도 4는 본 발명의 하나의 실시양태에 따라 질화처리된 단결정 기판 위에 형성된 질화물계 반도체 후막의 층 구조를 보여주는 개략도이다.
본 발명은 수소화물 기상증착법(HVPE: hydride vapor phase epitaxy)을 이용하여 결함, 휨 및 균열(crack)이 최소화된 균일한 질화물계 반도체 단결정 기판을 제조하는 방법에 관한 것이다.
일반식 AlxGayIn1-x-yN (여기서 0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표시되는 질화물계 반도체 단결정 기판(후막)은 일반적으로 사파이어 기판과 같은 이종 단결정 기판 위에 성장하게 되는데 (heteroepitaxial growth), 이때 이종 단결정 기판과 질화물 층 간의 격자 상수의 차이로 인하여 질화물 층에 내부 응력(strain)이 발생하고 이종 단결정 기판으로부터 전위(dislocation) 현상이 도입되는 문제점이 있었다.
이러한 전위는 결정의 성장 방향으로 전파하게 되며 관통전위는 성장 표면까지 전파하여 질화물계 반도체 기판의 결정성을 감소시킴으로써 전기 특성을 저하시킨다. 또한, 이러한 내부 응력의 발생으로 인해 기판의 휨 현상이 발생하는데, 특히 이종 기판에서 성장할 경우 이러한 내부 응력의 존재는 성장 후 냉각공정에서 휨을 발생하게 되며, 이러한 휨은 이종 기판이 제거된 자립 기판(freestanding plate)에서도 여전히 존재하게 되어, 휘어져 있는 기판을 연마하여 디바이스용 층 구조를 성장할 경우 균일한 조성의 분포를 얻기 어려우며, 리소그래피 또한 균일하게 수행하기 어렵기 때문에 디바이스용 층 구조를 성장하였을 때 공정 수율이 크게 낮아진다.
이러한 문제점을 해결하기 위하여, 단결정 기판 위에 900℃ 이하에서 질화갈륨계 화합물로 이루어진 완충층을 성장시킨 후 질화갈륨계 반도체 기판을 성장시킴으로써 결정 결함이나 전위 발생을 억제하는 방법이 보고되었다 (문헌[Appl. Phys. Lett. 48, 353 (1986)] 참조). 그러나, 이 방법은 완충층 성장온도 보다 높은 온 도에서 질화갈륨계 반도체 층을 성장시키고 있어, 완충층 위에 성장된 질화갈륨계 반도체 층에서 성장핵과 섬(island) 현상이 발생하고 이들이 결합하여 결국 전위를 발생시키게 된다 (문헌[J. Cryst. Growth, 19, 158 (1971)] 참조).
따라서, 결정 결함 및 전위 결함을 최소화시키기 위해, 선택적 측면 과성장 (ELOG: epitaxial selective lateral overgrowth) 기술 (미국 특허 제6,051,849호) 및 이와 유사한 펜데오 성장 (PENDEO epitaxy) 기술 (미국 특허 제6,265,289호), 및 질화갈륨을 횡방향으로 성장시키는 FIELO (facet-initiated epitaxial lateral overgrowth) 기술 (문헌 [Jpn. J. Appl. Phys. 36, L899 (1997)] 참조) 등에 대한 연구가 계속 진행되고 있다. 상기 방법들은 기판 위에 GaN 박막을 1차 성장시킨 후(GaN 코팅층 또는 보호막) 마스크 재료를 사용하여 패터닝한 다음 노광 및 식각 공정을 거쳐서 다시 GaN을 2차 성장시킨다.
그러나, 상술한 방법들은 보호막 위에 횡방향으로 성장된 영역에서는 저결함 질화갈륨을 성장할 수 있으나, 보호막이 없는 영역에는 결함이 많이 잔존하기 때문에 균일한 특성을 갖는 전면의 기판을 얻기가 어렵다. 또한, 이 방법들은 횡방향으로 성장을 촉진하기 때문에 기판과 보호막, 그리고 성장되는 질화갈륨 반도체 간에 응력이 작용하여 질화갈륨 반도체 층 성장 후 냉각과정에서 휘어짐이나 균열을 발생시킨다.
한편, 질화갈륨 반도체 웨이퍼를 얻기 위하여 이종 기판 위에 질화물 반도체 단결정을 성장할 경우, 성장 두께가 변화함에 따라 응력의 변화가 야기되며 이러한 응력의 변화는 성장되는 결정의 격자 상수의 변화를 야기하는 것이 공지되어 있다. 도 1 및 도 2는 사파이어 기판 위에 질화갈륨 단결정 성장시 성장 두께 변화에 따른 GaN c-축 격자 상수의 변화를 나타내고 있다. 도 1은 히라마쯔(Hiramatsu) 등의 문헌[Jpn. J. Appl. Phys. 32, 1528 (1993)]를 참고한 것이고, 도 2는 나니웨(Naniwae) 등의 문헌[J. Cryst. Growth. 99, 391 (1990)]를 참고한 것으로서, 이들 그래프를 보면 성장 두께 대략 30㎛ 까지는 GaN의 c-축 격자 상수의 변화가 나타나지 않으나 그 이상의 두께에서는 점점 감소하는 경향을 보여주며, 대략 150㎛ 이상에서는 큰 격자 상수 변화를 나타내지 않음을 보여주고 있는데 이는 내부 응력이 완화되기 때문인 것으로 알려져 있다.
이에, 본 발명자들은 예의 연구한 결과, 기판 위에 질화물계 반도체 단결정 후막을 성장시킬 경우 성장 두께 변화에 따른 내부 응력(격자 상수)의 변화에 상응하여 질소 대 3족 원소의 비를 다단계로 변화시킴으로써 냉각시 응력으로 야기될 수 있는 기판의 휨이나 균열을 최소화하는 방법을 개발하기에 이르렀다.
따라서, 본 발명의 목적은 결함, 휨 및 균열의 발생을 최소화하면서 양질의 질화물계 반도체 단결정 기판을 이종 단결정 기판 위에 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는,
수소화물 기상증착(HVPE) 반응조 내에 기재를 장착하고 질소원과 3족 원소원을 공급하여 기재 상에 질화물계 반도체 단결정 기판을 성장시킴에 있어서, 1) 상기 단결정 기판의 성장 두께가 0.1∼30㎛에 도달할 때까지 [N/3족 원소 비](R)를 15<R<25 로 조절하는 제 1 성장단계; 2) 상기 제 1 성장단계에 이어, 성장 두께가 100∼160㎛에 도달할 때까지 상기 R을 4<R≤15 또는 25≤R<50 으로 조절하는 제 2 성장단계; 및 3) 상기 제 2 성장단계에 이어, 상기 R을 1≤R≤4 또는 50≤R≤60 으로 조절하는 제 3 성장단계를 순차적으로 수행하는 것을 포함하는, 질화물계 반도체 단결정 기판의 제조방법을 제공한다.
이하 본 발명에 대하여 보다 상세히 설명한다.
본 발명에 따른 질화물계 반도체 단결정 기판 제조를 위한 수소화물 기상증착법(HVPE)은, 기판 위에 성장되는 질화물계 반도체 단결정 후막의 두께를 누적치로서 3단계(① 0.1∼30㎛, ② 100∼160㎛ 및 ③ 그 이상)로 나누어 성장단계별로 질소에 대한 3족 원소의 비(R)를 특정 범위(① 15<R<25, ② 4<R≤15 또는 25≤R<50 및 ③ 1≤R≤4 또는 50≤R≤60)로 조절하는 것을 특징으로 한다.
이러한 본 발명 기술은 기판 위에 질화물계 단결정 성장시 N/3족 원소 비(R)의 변화에 따른 응력 변화로 야기되는 c-축 격자 상수의 변화에 근거하여 고안된 것으로서, 사파이어 기판 위에 질화갈륨(GaN) 단결정을 성장시키는 경우 N/Ga 비의 변화에 따른 GaN c-축 격자 상수의 변화를 도 3에 나타내었다. 도 3에서, GaN의 c-축 결정 격자 상수는 N/Ga 비가 약 20인 경우 가장 높고, N/Ga 비가 20 보다 작아지거나 커짐에 따라 점차적으로 감소하는 경향을 보여준다.
본 발명에서 성장시키고자 하는 질화물계 반도체는 AlxGayIn1-x-yN (여기서 0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표시되는 조성을 갖는, 갈륨(Ga), 알루미늄(Al) 및 인듐(In)으로 이루어진 군으로부터 선택된 하나 이상의 3족 원소의 질화물로서, 이들은 모두 동일한 결정 구조를 가지므로 도 3의 결과는 3족 원소의 질화물 성장시 동일하게 적용될 수 있다.
본 발명에 따르면, 950 내지 1100℃로 가열된 기재 위에 질소원(예: 암모니아(NH3)) 및 3족 원소원(예: 염화갈륨(GaCl), 염화인듐(InCl), 염화알루미늄(AlCl))을 공급하는 수소화물 기상증착법(HVPE)에 의해 질화물계 반도체 단결정 후막을 성장시킬 수 있다. 구체적으로는, 수소화물 기상증착반응조 내에 하나 이상의 3족 원소를 위치시키고 온도를 700 내지 900℃로 유지하면서 여기에 염화수소(HCl) 기체를 흘려주어 3족 원소의 염화물 기체를 생성하고, 또다른 주입구를 통해 암모니아(NH3) 기체를 공급함으로써 앞서 생성된 3족 원소의 염화물 기체와 암모니아 기체와의 반응을 통해 목적하는 3족 원소의 질화물을 생성할 수 있다. 이때, 염화수소 기체 및 암모니아 기체의 주입량을 통해 질소 대 3족 원소의 비(R)를 특정 범위로 조절하는데, 염화수소 기체 및 암모니아 기체는 각각 0.1 내지 1ℓ/분 및 1 내지 15ℓ/분, 바람직하게는 각각 0.18 내지 0.55ℓ/분 및 1.4 내지 11ℓ/분의 양으로 주입할 수 있으며, 3족 원소는 과량으로 위치시킨다.
본 발명에 따른 제 1 성장단계에서는, 질소에 대한 3족 원소 몰비(R)를 15<R<25 로 유지하면서 0.1∼30㎛, 바람직하게는 17∼22㎛의 두께까지 질화물계 반 도체 단결정의 성장을 진행시킨다. 0.1∼30㎛ 성장 두께는 히라마쯔 등의 보고(도 1 참조)에 의하면 거대균열(macrocrack)이 발생하기 시작하는 영역이며, 나니웨 등의 보고(도 2 참조)에 의하면 격자 상수가 일정하게 유지되다가 감소하기 시작하는 영역에 해당한다.
제 1 성장단계에 이어, 제 2 성장단계에서는 상기 R를 4<R≤15 또는 25≤R<50 으로 유지하면서 100∼160㎛의 두께까지 질화물계 반도체 단결정의 성장을 진행시킨다. 제 1 성장단계에서 달성한 0.1∼30㎛ 두께로부터 100∼160㎛ 두께까지는 격자 상수가 감소하는 영역으로 약 150㎛ 부근에서 내부 응력은 변곡점을 형성한다.
제 2 성장단계에 이어, 제 3 성장단계에서는 상기 R를 1≤R≤4 또는 50≤R≤60 으로 유지하면서 원하는 두께에 도달할 때까지 질화물계 반도체 단결정의 성장을 진행시킨다. 바람직하게는, 제 2 성장단계에서 R을 4<R≤15 로 한 경우에는 제 3 성장단계에서의 R을 1≤R≤4 로 조절하고, 제 2 성장단계에서 R을 25≤R<50 으로 한 경우에는 제 3 성장단계에서의 R을 50≤R≤60 으로 조절한다. 제 2 성장단계에서 달성한 100∼160㎛ 범위를 넘어서는 성장 두께에서는 격자 상수가 가장 작은 값을 일정하게 유지한다.
이때, 제 1, 2 및 3 성장단계 각각에서 설정된 R을 범위값 이내에서 일정하게 유지시킬 수도 있고 점진적으로 감소하거나 증가하도록 변화시킬 수도 있다.
본 발명에 사용가능한 기재로는 사파이어 기판을 비롯하여, 실리콘 탄화물(silicon carbide), 실리콘(silicon), 아연 산화물(zinc oxide), 리튬 알루미네이 트(lithium aluminate), 리튬 갈라이트(lithium gallite) 또는 갈륨 비소화물(gallium arsenide) 기판을 사용할 수 있다.
또한, 보다 양질의 질화물계 반도체 단결정 후막을 성장하기 위해서는, 기재를 질화처리한 후 사용하는 것이 바람직하다. 본 발명에서 사용하는 질화처리방법은 미국 특허 제6,528,394호에 개시된 바 있는 방법으로서, 구체적으로는, 기재에 대해 암모니아 기체(제1차 질화처리), 암모니아와 염화수소의 혼합기체, 및 다시 암모니아 기체(제2차 질화처리)를 순서대로 공급함으로써 수행할 수 있다.
이와 같이 질화처리된 단결정 기판 위에 본 발명의 방법에 의해 형성된 질화물계 반도체 후막의 층 구조를 도 4에 개략적으로 나타내었다.
추가로, 본 발명에서는, C, O2, Si, H, Cl, Ge, Sn, Zn 및 Mg로 이루어진 군으로부터 선택된 화합물의 전구체 기체를 혼입시켜 상기한 화합물로의 도핑을 수행할 수 있다. 예를 들어, 실란(SiH4) 또는 다이클로로실란(SiH2Cl2) 등과 같은 Si 전구체 기체를 0.1 내지 100ℓ/분의 양으로 혼입하여 1×1018 내지 3×1018 /cm3의 농도로 Si를 도핑할 수 있다.
본 발명의 방법에 의하면, 기판 위에 두께 300㎛ 이상 및 직경 50.8mm(2 inch) 이상의 질화물계 반도체 단결정 후막을 성장하여도 질화물 막에 결함, 휨 및 균열이 발생하지 않으며, 두께 측면에서 이 질화물계 반도체 막은 무한대로 성장 가능하다. 본 발명에 따라 성장된 질화물계 반도체 막을 기판으로부터 예를 들어 레이저를 사용하여 분리하고, 통상적인 방법으로 한면 또는 양면 표면을 연마처리 하여 양질의 질화물계 반도체 단결정 자립 기판을 얻는다.
이와 같은 본 발명의 방법에 의해 제조된 질화물계 반도체 단결정의 자립 기판은 1.5m 이상의 곡률 반경(curvature), 5.6×106 이하의 결함 밀도 및 125 arcsec 이하의 DXRD(double x-ray diffraction) 회절 패턴에 따른 FWHM(full width at half maximum) 값을 갖는 등 최소화된 결함, 휨 및 균열을 가짐으로써 다양한 전기 또는 전자소자용 기판으로서 유용하게 사용될 수 있다.
예컨대, 본 발명에 따른 질화물계 반도체 단결정 기판 위에 n-형 질화물 반도체층, 활성층 및 p-형 질화물 반도체층을 차례로 형성하여 질화물 반도체 소자를 제조할 수 있다. 또한, 본 발명에 따른 질화물계 반도체 단결정 기판 위에 HVPE법, 승화(sublimation)법, 수열(hydrothermal)법, 플럭스(flux)법 또는 고온 고압법을 이용하여 질화물계 반도체 단결정을 성장시킨 후 분리 및 연마처리함으로써 질화물계 반도체 단결정 기판을 복수 개로 얻을 수 있다.
이하, 본 발명을 하기 실시예에 의거하여 좀더 상세하게 설명하고자 한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들만으로 제한되는 것은 아니다.
실시예 1
먼저, 사파이어 단결정 기판을 수소화물 기상증착(HVPE) 반응조에 장입한 후, 950℃의 온도에서 암모니아 기체를 흘려주면서 제1차 질화처리하고, 암모니아와 염화수소의 혼합기체를 사용하여 열처리를 하고, 다시 암모니아 기체를 흘려주면서 제2차 질화처리하였다. 이어, 수소화물 기상증착반응조의 갈륨 용기(boat)에 갈륨을 과량 적재하여 위치시키고 이의 온도를 850℃로 유지하면서 여기에 염화수소(HCl) 기체를 흘려주어 염화갈륨(GaCl) 기체를 생성하였다. 또다른 주입구를 통해 N2 운반 기체와 함께 암모니아(NH3) 기체를 공급하여 N2 운반 기체와 함께 공급된 염화갈륨 기체와 반응시킴으로써 질화갈륨(GaN) 단결정 막을 질화처리된 사파이어 단결정 기판 위에 성장시켰다. 이때, 성장온도를 1040℃로 설정하였으며, 또다른 주입구를 통해 0.5％의 SiH2Cl2를 N2 운반 기체와 함께 2∼2.5ℓ/분의 양으로 혼입시켰다.
상기 염화수소 기체 및 암모니아 기체의 주입량을 각각 0.2 내지 0.55ℓ/분 및 1.4 내지 4.5ℓ/분의 범위에서 조절하여 N/Ga 비를 성장 두께에 따라 변화시켰는데, N/Ga 비를 20으로 하여 두께 20㎛까지 1차 성장시킨 후(제 1 성장단계), 그 위에 N/Ga 비를 15로 하여 두께 148㎛까지 2차 성장시킨 다음(제 2 성장단계), 그 위에 N/Ga 비를 2.5로 하여 두께 493㎛까지 3차 성장시켜(제 3 성장단계), 두께 493㎛의 질화갈륨 단결정 후막을 제조하였다.
실시예 2 내지 8
상기 실시예 1과 동일한 방법으로 수소화물 기상증착법(HVPE)을 수행함에 있어서, 하기 표 1에 나타낸 바와 같이 염화수소 기체 및 암모니아 기체의 주입량을 변화시켜 각 단계의 N/Ga 비를 성장 두께에 따라 변화시킴으로써 질화갈륨 단결정 후막을 제조하였다.
레이저를 이용하여 상기 실시예 1 내지 8에서 제조된 질화갈륨 단결정 후막을 사파이어 기판과 분리한 다음, 식[곡률반경=(D2/8△H)](D: 직경, △H: 휨 높이)를 이용하여 질화갈륨 단결정 후막의 곡률 반경(m)을 측정하였다. 또한, 기판과 분리된 질화갈륨 자립 기판을 통상적인 방법으로 연마한 다음, DXRD(double crystal x-ray diffraction) 회절 패턴을 이용하여 GaN (0002)면의 FWHM(full width at half-maximum)과 PL(photo-luminescence)을 측정하고 이로부터 전위결함 밀도(dislocation density)(개/cm2)를 산출하였다. 측정 결과를 하기 표 1에 나타내었다.
Figure 112005014566663-pat00001
상기 표 1의 결과로부터, 본 발명 실시예에 의해 제조된 질화갈륨 단결정 기판은 1.5m 이상의 곡률반경, 5.6×106 이하의 결함 밀도 및 125 arcsec 이하의 DXRD 회절 패턴에 따른 FWHM 값을 갖는 등 우수한 물성을 가짐을 확인할 수 있다.
본 발명의 방법에 의하면, 결함, 휨 및 균열의 발생을 최소화하면서 양질의 질화물계 반도체 단결정 기판을 제조할 수 있으며, 이와 같이 제조된 질화물계 반도체 단결정 기판은 전기 또는 전자소자용 기판으로서 유용하게 사용될 수 있다.

Claims (19)

  1. 수소화물 기상증착(HVPE) 반응조 내에 기재를 장착하고 질소원과 3족 원소원을 공급하여 기재 상에 질화물계 반도체 단결정 기판을 성장시킴에 있어서, 1) 상기 단결정 기판의 성장 두께가 0.1∼30㎛에 도달할 때까지 [N/3족 원소 비](R)를 15<R<25 로 조절하는 제 1 성장단계; 2) 상기 제 1 성장단계에 이어, 성장 두께가 100∼160㎛에 도달할 때까지 상기 R을 4<R≤15 또는 25≤R<50 으로 조절하는 제 2 성장단계; 및 3) 상기 제 2 성장단계에 이어, 상기 R을 1≤R≤4 또는 50≤R≤60 으로 조절하는 제 3 성장단계를 순차적으로 수행하는 것을 포함하는, 질화물계 반도체 단결정 기판의 제조방법.
  2. 제 1 항에 있어서,
    제 2 성장단계의 R이 4<R≤15 인 경우 제 3 성장단계의 R은 1≤R≤4 이고, 제 2 성장단계의 R이 25≤R<50 인 경우에는 제 3 성장단계의 R이 50≤R≤60 인 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  3. 제 1 항에 있어서,
    질화물계 반도체 단결정 기판이 성장되는 기재의 온도가 950 내지 1100℃인 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  4. 제 1 항에 있어서,
    질소원이 암모니아(NH3)이고, 3족 원소원이 갈륨(Ga), 알루미늄(Al) 및 인듐(In)으로 이루어진 군으로부터 선택된 하나 이상의 3족 원소의 염화물인 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  5. 제 4 항에 있어서,
    수소화물 기상증착(HVPE) 반응조의 온도를 700 내지 900℃로 유지하면서, 3족 원소원과 염화수소(HCl)를 반응시켜 3족 원소의 염화물 기체를 생성한 후 암모니아(NH3) 기체를 공급하여 3족 원소의 염화물 기체와 암모니아 기체를 반응시키는 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  6. 제 5 항에 있어서,
    염화수소 기체 및 암모니아 기체를 각각 0.1 내지 1ℓ/분 및 1 내지 15ℓ/분의 양으로 주입하여 반응시키는 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  7. 제 1 항에 있어서,
    제 1, 2 및 3 성장단계 각각에서 설정된 R을 범위값 이내에서 일정하게 유지시키거나 또는 점진적으로 변화시키는 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  8. 제 1 항에 있어서,
    기재가 질화처리된 것임을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  9. 제 1 항에 있어서,
    기재가 사파이어, 실리콘 탄화물, 실리콘, 아연 산화물, 리튬 알루미네이트, 리튬 갈라이트 또는 갈륨 비소화물 기판임을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  10. 제 1 항에 있어서,
    질소원과 3족 원소원 공급시, C, O2, Si, H, Cl, Ge, Sn, Zn 및 Mg로 이루어진 군으로부터 선택된 화합물의 전구체 기체를 혼입시켜 도핑을 수행하는 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  11. 제 1 항에 있어서,
    기재 위에 성장된 단결정 기판을 기재와 분리하여 한면 또는 양면 표면 연마처리하는 것을 특징으로 하는 질화물계 반도체 단결정 기판의 제조방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 따른 질화물계 반도체 단결정 기판의 제조방법으로부터 제조된 질화물계 반도체 단결정 기판.
  13. 제 12 항에 있어서,
    두께가 300㎛ 이상 및 직경이 50.8mm 이상이고, 곡률 반경(curvature)이 1.5m 이상인 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
  14. 제 12 항에 있어서,
    두께가 300㎛ 이상 및 직경이 50.8mm 이상이고, 결함 밀도가 5.6×106 이하인 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
  15. 제 12 항에 있어서,
    두께가 300㎛ 이상 및 직경이 50.8mm 이상이고, DXRD(double x-ray diffraction) 회절 패턴에 따른 FWHM(full width at half maximum) 값이 125 arcsec 이하인 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
  16. 제 12 항에 있어서,
    전기 또는 전자소자의 자립(freestanding) 기판으로서 사용되는 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
  17. 제 12 항에 있어서,
    1×1018 내지 3×1018 /cm3의 농도로 Si 도핑된 것임을 특징으로 하는, 질화물계 반도 체 단결정 기판.
  18. 제 12 항에 있어서,
    n-형 질화물 반도체층, 활성층 및 p-형 질화물 반도체층을 차례로 포함하는 질화물 반도체 소자용 기재로서 사용되는 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
  19. 제 12 항에 있어서,
    다른 질화물계 반도체 단결정 기판을 제조하는 데에 기재로서 사용되는 것을 특징으로 하는, 질화물계 반도체 단결정 기판.
KR1020050023041A 2005-03-21 2005-03-21 질화물계 반도체 단결정 기판의 제조방법 KR101072433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050023041A KR101072433B1 (ko) 2005-03-21 2005-03-21 질화물계 반도체 단결정 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023041A KR101072433B1 (ko) 2005-03-21 2005-03-21 질화물계 반도체 단결정 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060101585A KR20060101585A (ko) 2006-09-26
KR101072433B1 true KR101072433B1 (ko) 2011-10-11

Family

ID=37632614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023041A KR101072433B1 (ko) 2005-03-21 2005-03-21 질화물계 반도체 단결정 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101072433B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505119B1 (ko) * 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체층을 제조하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296640A (ja) 2003-03-26 2004-10-21 Furukawa Co Ltd ＧａＮ系半導体層の成長方法およびそれを用いた半導体基板の製造方法、半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296640A (ja) 2003-03-26 2004-10-21 Furukawa Co Ltd ＧａＮ系半導体層の成長方法およびそれを用いた半導体基板の製造方法、半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505119B1 (ko) * 2013-06-21 2015-03-23 비비에스에이 리미티드 3족 질화물 반도체층을 제조하는 방법

Also Published As

Publication number Publication date
KR20060101585A (ko) 2006-09-26

Similar Documents

Publication Publication Date Title
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
EP2064730B1 (en) Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
EP1885918B1 (en) Methods of preparing controlled polarity group iii-nitride films
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
KR100728533B1 (ko) 질화갈륨 단결정 후막 및 이의 제조방법
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
EP1211715A2 (en) A method for fabricating a IIIV nitride film
EP1593760A1 (en) Non-polar single crystalline A-plane nitride semiconductor wafer and preparation thereof
JP4150527B2 (ja) 結晶の製造方法
JP2005210084A (ja) エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
KR101220826B1 (ko) 질화갈륨 단결정 후막의 제조방법
KR101072433B1 (ko) 질화물계 반도체 단결정 기판의 제조방법
US7696533B2 (en) Indium nitride layer production
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP2005072409A (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2004235646A (ja) 窒化物半導体及びその結晶成長方法
KR20070025081A (ko) 질화갈륨 기판 제조방법
KR101155061B1 (ko) 질화물 반도체 기판 및 이의 제조방법
Arslan et al. The effect of SixNy interlayer on the quality of GaN epitaxial layers grown on Si (1 1 1) substrates by MOCVD
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
WO2024004576A1 (ja) Ｉｉｉ族窒化物基板およびその製造方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee