KR101505119B1 - 3족 질화물 반도체층을 제조하는 방법 - Google Patents

3족 질화물 반도체층을 제조하는 방법 Download PDF

Info

Publication number
KR101505119B1
KR101505119B1 KR1020130071839A KR20130071839A KR101505119B1 KR 101505119 B1 KR101505119 B1 KR 101505119B1 KR 1020130071839 A KR1020130071839 A KR 1020130071839A KR 20130071839 A KR20130071839 A KR 20130071839A KR 101505119 B1 KR101505119 B1 KR 101505119B1
Authority
KR
South Korea
Prior art keywords
layer
nitride layer
metal
nitride semiconductor
metal nitride
Prior art date
Application number
KR1020130071839A
Other languages
English (en)
Other versions
KR20140148200A (ko
Inventor
조명환
이석우
Original Assignee
비비에스에이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비비에스에이 리미티드 filed Critical 비비에스에이 리미티드
Priority to KR1020130071839A priority Critical patent/KR101505119B1/ko
Publication of KR20140148200A publication Critical patent/KR20140148200A/ko
Application granted granted Critical
Publication of KR101505119B1 publication Critical patent/KR101505119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 개시는 3족 질화물 반도체층을 제조하는 방법에 있어서, 기판에 제1 금속 질화물층 및 제1 금속 질화물층과 다른 제2 금속 질화물층을 형성하는 단계; 제1 금속 질화물층 및 제2 금속 질화물층 위에 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 3족 질화물 반도체층을 형성하는 단계; 그리고, 적어도 제2 금속 질화물층을 제거하여 기판을 3족 질화물 반도체층으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법에 관한 것이다.

Description

3족 질화물 반도체층을 제조하는 방법{METHOD OF MANUFACTURING III-NITRIDE SEMICONDUCTOR LAYER}
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체층을 제조하는 방법에 관한 것으로, 특히 기판과 3족 질화물 반도체층을 쉽게 분리할 수 있는 3족 질화물 반도체층을 제조하는 방법에 관한 것이다.
여기서, 3족 질화물 반도체는 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 화합물 반도체를 말한다. 본 개시에 따른 3족 질화물 반도체 적층체는 반도체의 성장용 기판으로 사용될 수 있으며, pn 접합 구조(PIN 구조를 포함)를 가짐으로써, 반도체 소자로 사용될 수도 있다. 이러한 3족 질화물 반도체층을 포함하는 소자로서, 수광소자(photo diode) 및 발광소자(예: LED, LD)와 같은 광소자(optical device), 트랜지스터와 같은 전자소자를 예로 들 수 있으며, 3족 질화물 반도체층을 구비하는 pn접합 다이오드라면 어떠한 것이라도 좋다. 이러한 소자에 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제5,290,393호에 제시된 3족 질화물 반도체층을 성장시키는 방법을 나타내는 도면으로서, 이종 기판(100; 예: 사파이어 기판) 위에, AlxGax -1N(0≤x<1)으로 된 버퍼층(200)을 형성한 다음, 버퍼층(200) 위에 3족 질화물 반도체층(300; 예: GaN)을 성장시키는 방법이 제시되어 있다. 여기서, 버퍼층(200)은 3족 질화물 반도체층(300)의 성장 온도(예: 900~1150℃, MOCVD법 기준)보다 낮은 온도(예: 200~900℃)에서 성장된 층을 의미한다. 버퍼층(200)을 도입하여 3족 질화물 반도체층(300) 성장의 씨앗 내지는 씨앗층(Seed or Seed layer)으로 활용함으로써, 이종 기판(100)의 사용에 기인하는 격자상수 및 열팽창계수의 차이에 따른 3족 질화물 반도체층의 결정성 저하를 방지할 수 있게 된다. 미국 등록특허공보 제5,385,862호에는 MBE법을 이용하여, 버퍼층(200; 예: GaN)을 형성하고, 버퍼층(200) 위에 3족 질화물 반도체층(300; 예: GaN)을 성장시키는 기술이 제시되어 있다. 미국 등록특허공보 제7,964,483호에는 InN로 된 버퍼층을 이용한 3족 질화물 반도체층의 성장 방법이 제시되어 있으며, 나아가 이 InN로 된 버퍼층을 습식 식각을 통해 제거함으로써, 성장에 이용되는 기판을 제거하는 기술이 제시되어 있다.
도 2는 미국 등록특허공보 제5,733,796호에 제시된 3족 질화물 반도체 소자의 일 예를 나타내는 방법을 나타내는 도면으로서, 3족 질화물 반도체 소자는 기판(100), AlN로 된 버퍼층(200) 그리고, 복수의 3족 질화물 반도체층(300a,300b,300c)을 구비한다. 700, 800은 전극이다.
도 3은 미국 등록특허공보 제7,829,435호에 제시된 3족 질화물 반도체층을 성장시키는 방법을 나타내는 도면으로서, 3족 질화물 반도체 소자는 기판(100), 금속층(200a; 예: Cr,Cu), 질화된 금속층(200b; 예: CrN, CuN), 그리고, 복수의 3족 질화물 반도체층(300a,300b)을 구비한다. 사파이어(0001)면 상에 Cr을 증착하면 면심입방구조의 Cr은 (11O)배향을 나타낸다. Cr은 질화에 의해 암염구조의 CrN을 형성하고, (111)배향을 나타낸다. 이러한 CrN(111)면 상에 GaN을 성장하면, CrN(111)면의 격자상수는 GaN(0001)면의 격자상수와 30˚ 회전한 사파이어(0001)면의 격자상수의 중간값을 가진다. 즉, c면 사파이어로 된 기판(100) 상에 제작한 이상적인 CrN(111)면 상에 GaN을 성장한 경우, 격자 부정합은 CrN(111)면/c면 사파이어 사이에서 6.6%, GaN(0001)면/CrN(111)면 사이에서 8.9%가 되고, c면 사파이어 상에 직접 GaN을 성장한 경우(동 16.1%)에 비해 격자 부정합을 단계적으로 저감할 수 있기 때문에, GaN을 직접 성장하는 경우에 비해 결정결함의 형성이 억제된다. 또한, CrN은 6.00×10-6[/K]의 열팽창계수를 가지고, 이러한 값도 GaN과 사파이어의 중간값이다. 사파이어로 된 기판(100)상의 GaN 후막에서는 온도 감소시에서의 GaN(/완충층)/기판 계면의 열팽창 차이에 의한 크랙의 발생이 문제가 되는데, CrN 완충층(200b)을 이용함으로써 열팽창계수의 차이를 단계적으로 감소시킬 수 있기 때문에 크랙의 감소를 기대할 수 있다. 참고로, 여러 금속 질화물의 열팽창계수의 대소관계는 AlN(0001)<GaN(0001)<CrN(111)<Al2O3(0001)<TiN(111) 순이다.
또한, 미국 등록특허공보 제7,829,435호에는, 질화된 금속층(200b)을 HCl, HNO3, HClO4, Cr-7, CAN(Ceric Ammonium Nitrate) 또는 이들의 혼합 용액으로 습식 식각하여, 기판(100)과 3족 질화물 반도체층(300a,300b)을 분리하는 기술이 제시되어 있다. 이러한 기술을 통해 상용 가능한 3족 질화물 반도체 소자를 구현할 수 있지만, CrN의 식각 속도가 100um/h 정도로 개선의 여지가 있으며, 수직 구조 LED를 제조할 때 지지 기판으로 이용되는 Cu 등을 손상시킬 수 있으므로, 공정에 제약이 되므로 개선의 여지가 있다.
도 17은 미국특허 제5,008,718호에 제시된 수직 구조 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(301), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(302), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(303), 성장 기판이 제거된 측에 형성된 전극(800), 반도체층(301)에 웨이퍼 본딩되어 반도체층(301)에 전류를 공급하는 한편 반도체층(301,302,303)을 지지하는 기판(900), 그리고 기판(900)에 형성된 전극(700)을 포함한다. 반도체층(301)으로 전류를 원활하게 공급하기 위해, 기판(900)으로 도전성이 좋은 반도체층 또는 반도체 합급(예: Si, Ge, GaAs, Si-Al)이 이용되거나, 금속(예: Cu, Mo)이 이용된다(이 경우 전극(600)은 생략될 수 있다.).
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체층을 제조하는 방법에 있어서, 기판에 제1 금속 질화물층 및 제1 금속 질화물층과 다른 제2 금속 질화물층을 형성하는 단계; 제1 금속 질화물층 및 제2 금속 질화물층 위에 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 3족 질화물 반도체층을 형성하는 단계; 그리고, 적어도 제2 금속 질화물층을 제거하여 기판을 3족 질화물 반도체층으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제5,290,393호에 제시된 3족 질화물 반도체층을 성장시키는 방법을 나타내는 도면,
도 2는 미국 등록특허공보 제5,733,796호에 제시된 3족 질화물 반도체 소자의 일 예를 나타내는 방법을 나타내는 도면,
도 3은 미국 등록특허공보 제7,829,435호에 제시된 3족 질화물 반도체층을 성장시키는 방법을 나타내는 도면,
도 4는 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면,
도 5는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 7은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따라 요철이 형성된 기판 위에 성장된 3족 질화물 반도체층의 일 예를 나타내는 사진,
도 9는 본 개시에 따라 기판에 형성된 영역 패턴의 일 예를 나타내는 사진,
도 10은 본 개시에 따라 3족 질화물 반도체 적층체를 형성하는 방법의 일 예를 설명하는 도면,
도 11은 질화 처리 온도에 따른 질화물층의 형성 사진 및 그 개념도를 나타내는 도면,
도 12는 도 11의 양태에 대한 XRD 측정 결과를 나타내는 도면,
도 13은 질화 처리 온도에 따른 3족 질화물 반도체층 막질에 대한 영향을 나타내는 도면,
도 14는 본 개시에 따라 3족 질화물 반도체층을 제조하는 방법의 일 예를 나타내는 도면,
도 15는 본 개시에 따른 3족 질화물 반도체 적층체의 에천트에 따른 식각 속도를 나타내는 도면,
도 16은 본 개시에 따른 3족 질화물 반도체층 또는 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면,
도 17은 미국특허 제5,008,718호에 제시된 수직 구조 반도체 발광소자의 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4는 본 개시에 따른 3족 질화물 반도체 적층체의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체는 기판(10), 금속 질화물층(21), 질화물층(22) 그리고 3족 질화물 반도체층(30)을 포함한다. 3족 질화물 반도체는 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 화합물 반도체이다.
기판(10)은 금속을 함유하며, 이 금속이 질화물층(22)의 형성에 제공될 수 있다. 바람직하게는 이 금속은 3족 질화물 반도체를 구성하는 금속 중의 적어도 하나로 구성되어 질화물층(22)의 열팽창계수 및 격자상수가 3족 질화물 반도체층(30)의 열팽창계수 및 격자상수와 크게 다르지 않게 되며, 질화물층(22)이 3족 질화물 반도체층(30)의 성장에 있어 씨앗(seed)으로 활용될 수 있도록 한다. 기판(10)은 평평한 기판이어도 좋고, 돌기 또는 오목부를 가지는 기판(예: PSS(Patterned Sapphire Substrate)이어도 좋다. 예를 들어, 기판(10)으로 사파이어(Al2O3) 기판이 사용될 수 있으며, 이러한 조건을 만족하는 기판이라면 어떠한 기판(예: AlN)이어도 좋다.
금속 질화물층(21)은 AxNy(A는 금속임)으로 표현될 수 있으며, A는 3족 질화물 반도체를 구성하는 금속(Al,Ga,In)과 다른 금속으로서 이론적으로 질화가능한 금속이라면 어떠한 하나의 금속 또는 복수의 금속이어도 좋다. Nb, V, Ta, Zr, Hf, Ti, Cr, Mo, W, Cu를 예로 들 수 있다. 금속 질화물층(21)은 질화물층(22)의 형성을 돕는 역할 및 3족 질화물 반도체층(30)의 성장에 있어서 씨앗층으로 기능하는 질화물층(22)에 대해 상대적으로 성장 마스크로서의 역할을 모두 갖는 것이 바람직하다. 미국 등록특허공보 제7,829,435호에 제시된 이유(질화 과정에서 수소기의 흡수가 적음 등)로 Cr, Cu가 특히 적합하며, 열팽창계수가 사파이어와 GaN, AlN 사이에 위치하는 Cr이 더욱 적합하다. 열팽창계수의 관점에서 볼 때, 금속 질화물층(21)이 3족 질화물 반도체층(30; 예: GaN)의 열팽창계수와 기판(10; 예: Al2O3)의 열팽창계수 사이의 물질(예: CrN)로 이루어지는 것이 바람직하다. 여기서, 층은 반드시 연속적인 막을 의미하는 것은 아니다.
질화물층(22)은 금속 질화물층(21)의 아래에 위치하며, 기판으로부터 공급된 금속을 함유한다. 바람직하게는, 질화물층(22)은 3족 질화물 반도체층(30) 성장의 씨앗으로 기능하므로, 3족 질화물 반도체층(30)을 구성하는 금속인 Al, In, Ga 중의 적어도 하나를 함유한다. 예를 들어, 기판(10)이 Al2O3, AlN으로 이루어진 경우에, AlN로 이루어질 수 있으며, 질화의 과정을 통해 형성될 수 있다. 질화의 과정에서, Ga, In과 같은 금속이 추가될 수 있으며, MOCVD 장비를 이용할 경우에 TMGa, TMIn과 같은 소스를 공급함으로써 가능하다. 기판(10)에 질화물층(22)의 일부를 먼저 형성한 다음, 금속 질화물층(21)을 형성하고, 다시 질화 처리를 통해 질화물층(22)을 형성하는 것도 가능하다.
3족 질화물 반도체층(30)은 금속 질화물층(21)을 통해 질화물층(22)이 노출된 상태에서 성장된다. 바람직하게는 금속 질화물층(21)이 성장 마스크로 기능하여, 성장 방지막(SiO2)을 이용할 때와 같은, ELO(Epitaxial Lateral Overgrowth) 성장에 따른 막질 개선의 효과를 가질 수 있다. 3족 질화물 반도체층(30)을 단층으로 구성하여, 이를 다른 3족 질화물 반도체층 성장용 기판으로 이용하여도 좋고, 불순물(예: Si, Sn, Mg, Zn)을 주입하여 다층으로 구성하여, 다양한 반도체 소자로 이용하여도 좋다. 기판(10)은 3족 질화물 반도체층(30)으로부터 습식 식각 또는 레이저 리프트-오프법을 이용하여 분리될 수 있다.
도 5는 본 개시에 따른 3족 질화물 반도체 적층체의 다른 예를 나타내는 도면으로서, 도 4에 도시된 적층체와 달리, 기판(10)에 요철(11)이 형성되어 있다. 요철(11)은 금속 질화물층(21)과 질화물층(22)을 형성한 다음, 식각을 통해 금속 질화물층(21), 질화물층(22) 및 기판(10)의 일부를 제거함으로써 형성될 수 있다. 금속 질화물층(21)만을 형성하고, 요철(11)을 형성한 다음, 질화물층(22)을 형성하는 것도 가능하다. 요철(11)을 먼저 형성한 다음, 금속 질화물층(21)과 질화물층(22)을 형성하는 것도 가능하다. 요철(11)은 주로 건식 식각(예: ICP 에칭)을 통해 형성될 수 있으며, 건식 식각은 당업자에게 주지의 기술이다. 이러한 요철(11)은 기판(10)과 3족 질화물 반도체층(30)의 분리를 보다 용이하게 한다. 또한 요철(11)의 상면에서만 3족 질화물 반도체층(30)의 성장이 시작되어 결정이 형성되므로, 결함이 감소되어, 전체적인 결정성이 향상된다. 요철(11)은 스트라이프 형상이어도 좋고, 독립적인 섬 형태여도 좋다. 요철(11)의 종단면은 사각형, 사다리꼴, 원추대 등 다양한 형상을 가질 수 있으며, 요철(11)의 횡단면은 원형, 삼각형, 사각형, 육각형 등 다양한 형상을 가질 수 있다. 또한 요철(11)은 모두가 같은 형상을 가져도 좋지만, 그렇지 않아도 좋고, 또한 규칙적 또는 불규칙적 형상을 가질 수 있다. 도 8에 요철(11)이 형성된 기판(10) 위에 성장된 3족 질화물 반도체층(30)의 일 예를 나타내었다. 대략 2㎛ 정도의 높이와 간격을 가지는 요철(11)가 도시되어 있다.
도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 도 4에 도시된 적층체와 달리, 금속 질화물층(21)과 질화물층(22)의 일부가 제거되어 노출된 영역(12)을 가진다. 영역(12)에서는 3족 질화물 반도체층(30)의 성장이 잘 이루어지는 않는 것이 일반적이다. 일부가 제거되고 남은 금속 질화물층(21) 및 질화물층(22)의 형상을 요철(11; 도 5)과 마찬가지로 다양한 형상으로 형성할 수 있다. 금속 질화물층(21)과 질화물층(22)을 형성한 다음, 영역(12)을 형성하여도 좋고, 금속 질화물층(21)을 형성한 다음 영역(12)을 형성하고 질화물층(22)을 형성하여도 좋다. 도 5에 도시된 적층체에서 요철(11) 상면 이외의 오목부도 영역(12)의 하나로 볼 수 있다. 영역(12)을 형성함으로써, 3족 질화물 반도체층(30)의 결정성을 향상시키는 한편, 기판(10)과 3족 질화물 반도체층(30)의 분리를 용이하게 할 수 있다. 도 9에 영역(12)이 구비된 기판(10)의 일 예를 나타내었다. 육각 패턴 위에만 3족 질화물 반도체층(30)이 형성되어 있다. 충분한 크기의 영역(12)을 구비함으로써, 영역(12)에 의해 3족 질화물 반도체층(30)이 분리되어 패턴별로 독립적으로 3족 질화물 반도체층(30)을 형성하는 것도 가능하다.
도 7은 본 개시에 따른 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 3족 질화물 반도체 적층체의 예로서 반도체 발광소자가 제시되어 있다. 반도체 발광소자는 기판(10), 금속 질화물층(21), 질화물층(22), n형 3족 질화물 반도체층(31; 예: Si-도핑된 GaN), 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(32; 예: InGaN/(In)GaN 다중양자우물층), p형 3족 질화물 반도체층(33; 예: Mg-도핑된 GaN), 전류 확산을 위한 투광성 전류 확산 전극(60; 예: ITO), p측 전극(70) 그리고 n측 전극(80)을 포함한다. 전류 확산 전극(60) 및 전극(70)을 반사막으로 구성하여 플립 칩을 만들 수 있다(예: Ag/Ni/Au). n형 3족 질화물 반도체층(31) 및 p형 3족 질화물 반도체층(33) 각각을 다층으로 구성할 수 있음은 물론이다. 예를 들어, n형 3족 질화물 반도체층(31)을 저온 버퍼층(낮은 온도에서 성장된 GaN, AlN, AlGaN, InN 등의 청), 도핑되지 않은 GaN층 그리고 Si-도핑된 GaN층으로 적층 구조로 형성할 수 있다.
도 10은 본 개시에 따라 3족 질화물 반도체 적층체를 형성하는 방법의 일 예를 설명하는 도면이다.
먼저, (a)에 도시된 바와 같이, 먼저 기판(10) 위에 금속층(21a)을 형성한다. 예를 들어, Sputter 장치를 이용하여 N2 또는 Ar 가스를 분위기 가스로 하여, 300 ~ 1,000W, 1 ~ 5mTorr, 상온 ~ 900℃의 조건에서 증착할 수 있다. 이외에도, 금속층(21a)은 Thermal evaporator, E-beam evaporator, Sputter, MBE(Molecular beam epitaxy), PVD(Physical vapor depositon) 방법, 화학 기상법(Chemical vapor deposition) 등으로 증착할 수 있다. 또한 MOCVD(Metal-organic Chemical vapor deposition) 방법을 이용하여 CrN를 직접 증착하는 것도 가능하다.
다음으로, (b)에 도시된 바와 같이, 금속층(21a)을 금속 질화물층(21)으로 전환한다.
다음으로, (c)에 도시된 바와 같이, 금속 질화물층(21)의 아래에 질화 처리를 통해 금속 질화물층(21)의 아래에 질화물층(22)을 형성한다.
금속 질화물층(21)과 질화물층(22)을 형성하는 과정은 별도로 이루어질 수도 있지만(미국 등록특허공보 제7,829,435호에서와 같이, 균일한 CrN층을 형성한 다음, 온도를 더 상승시켜 금속 질화물층(21)과 질화물층(22)을 형성할 수도 있지만), 동일한 질화의 과정이므로, 한 번의 공정으로 행해질 수 있다. 즉, 목표 온도가 1300℃인 경우에, 이 온도를 높여가는 과정 및 이 온도가 유지되는 과정에서 금속층(21a)의 일부가 금속 질화물층(21)으로 되는 한편, 질화물층(22)이 형성될 수 있다(도 5 및 도 6의 경우에도 마찬가지다.). 예를 들어, RTA, Furnace, MOCVD, HVPE 등을 이용하여 NH3 분위기에서 금속층(21a)을 금속 질화물층(21) 및 질화물층(22)으로 전환할 수 있다. 질화 과정은 기판 온도를 400 ~ 1500℃ 범위 내에서 암모니아 가스 혹은 암모니아 가스를 포함한 질소, 수소, Ar 가스를 이용한다. 이외에도, N2 Plasma, N2 + Ar Plasma, NH3 plasma 등을 이용하여 질화하는 것이 가능하다. 후술하는 바와 같이, 온도를 1000℃이상의 높은 온도까지 높이는 것이 바람직하지만, 400℃와 같이 상대적으로 낮은 온도에서도 에너지를 충분히 공급하면 질화가 전혀 불가능한 것은 아니다. MOCVD 법을 이용하여 하는 경우에, 900℃이상 온도에서 질화물층(22)을 형성하는 것이 바람직하다.
마지막으로, (d)에 도시된 바와 같이, 3족 질화물 반도체층(30)을 형성한다. 3족 질화물 반도체층(30)을 높은 온도에서 직접 성장해도 좋지만, 도 1 및 도 2에서 설명된 것과, 저온 성장된 AlGaN, GaN, AlN과 같은 버퍼층을 추가로 형성한 다음, 3족 질화물 반도체층(30)을 형성하여도 좋다. 예를 들어, MOCVD 장치를 이용하여 GaN을 성장하는 경우에, 고온에서 단일층을 성장시키거나, 상대적으로 낮은 저온 성장 후 고온에서 성장시키는 방법을 사용할 수 있다. 고온 단일 층을 성장할 경우 1000 ~ 1100℃의 온도에서 TMGa 250cc, NH3 24L, H2 carrier 혹은 N2 carrier를 이용하여 GaN을 성장할 수 있다. 저온 성장 후 고온에서 성장하는 방법에서는 700 ~ 1000℃정도의 온도에서 TMGa 250cc, NH3 24L, H2 carrier 혹은 N2 carrier를 이용하여, 동일한 고온 조건에서 GaN을 성장할 수 있다.
도 11은 질화 처리 온도에 따른 질화물층의 형성 사진 및 그 개념도를 나타내는 도면이며, 도 12는 이에 대한 XRD 측정 결과를 나타내는 도면이다. 여기서, MOCVD 장비를 이용하여 온도별, NH3 분위기에서 한번 공정으로 질화 처리를 하였다.
주어진 조건하에서, 1120℃에서 질화 처리된 경우에, 여전히 금속 질화물층(21)으로 존재하며, 1280℃에서 질화 처리된 경우에, 질화물층(22)이 존재하지만, 여전히 금속 질화물층(22)이 지배적이다. 1280℃까지 온도가 상승하는 동안에 그리고 1280℃로 유지되는 과정에서 금속 질화물층(21)이 뭉쳐서 기판 면이 노출되고, 여기에 질화물층(22)이 형성된다. 1310℃에서 질화 처리된 경우에, 금속 질화물층(21)과 질화물층(22)이 비슷한 비율로 존재하게 되며, 질화물층(22)을 씨앗으로 3족 질화물 반도체층(30)이 성장되는 한편, 금속 질화물층(21)이 3족 질화물 반도체층(30)의 성장에 마스크로 기능하여, 막질의 향상을 가져온다. 1340℃에서 질화 처리된 경우에, 질화물층(22)이 지배적인 양상을 나타내게 된다. 1380℃에서 질화 처리된 경우에, 금속 질화물층(21) 내의 금속이 모두 증발되어 질화물층(22) 만이 남게 된다. 미국 등록특허공보 제7,829,435호에 제시된 3족 질화물 반도체층을 성장시키는 방법에서는 1000℃ 이상에서 질화 처리를 하는 경우에, Cr의 증발이 일어나고, 그 위에 성장되는 GaN층은 비정상적인 성장과 거대한 피트(pit)가 형성되기 때문에, 그 위에 성장한 GaN막의 결정성이 열화된다고 지적하고 있다. 이와 달리, 도 11 및 도 12에 제시된 본 개시에 따른 3족 질화물 반도체 적층체의 형성에서는, 금속 질화물층(21) 내의 금속이 증발되는 온도에서 질화 처리를 이용하여 질화물층(22)을 형성하는 것에 의해 양질의 막을 가지는 3족 질화물 반도체 적층체를 구현할 수 있었다. 도 13에 질화 처리 온도에 따른 3족 질화물 반도체층 막질에 대한 영향을 나타내었다. 도 13의 세로 축은 XRD로 GaN의 (0002)면을 측정한 peak의 반치폭(FWHM)을 나타내고 있으며, 낮은 값일수록 이상적인 결정을 의미하므로, 1300 ~ 1320℃ 정도의 온도에서 질화후 성장된 GaN 결정의 품질이 특히 우수한 것을 보여주고 있다.
도 14는 본 개시에 따라 3족 질화물 반도체층을 제조하는 방법의 일 예를 나타내는 도면으로서, 금속 질화물층(21)과 질화물층(22)의 적어도 하나를 제거함으로써, 기판(10)과 3족 질화물 반도체층(30)을 분리하는 과정을 나타내고 있다. 본 예에서, 금속 질화물층(21)을 제1 금속 질화물층으로, 질화물층(22)을 제2 금속 질화물층으로 칭할 수 있다. 앞에서 지적한 바와 같이, 미국 등록특허공보 제7,829,435호에는, 질화된 금속층(200b)을 HCl, HNO3, HClO4, Cr-7, CAN(Ceric Ammonium Nitrate) 또는 이들의 혼합 용액으로 습식 식각하여, 기판(100)과 3족 질화물 반도체층(300a,300b)을 분리하는 기술이 제시되어 있다. 그러나 이러한 기술을 이용하는 경우에, 식각의 속도가 느리며, 수직 구조 발광소자를 제조할 때 지지 기판으로 이용되는 Cu 등을 손상시킬 수 있는 문제점이 있다. 본 개시자들은 제1 금속 질화물층(21)을 제거하는 것이 아니라, 제2 금속 질화물층(22)을 제거함으로써 이러한 문제점을 개선할 수 있음을 알게 되었다. 예를 들어, 제1 금속 질화물층(21)이 CrN로 이루어지고, 제2 금속 질화물층(22)이 AlN로 이루어지는 경우에, CrN는 주로 산 용액(HCl, HNO3, HClO4, Cr-7, CAN(Ceric Ammonium Nitrate) 또는 이들의 혼합 용액)에 의해 제거되지만, AlN와 같은 3족 질화물 반도체는 염기성 용액(Ba(OH)2, Ca(OH)2, NH4OH, NaOH, KOH 또는 이들의 혼합 용액)에 의해 제거될 수 있다. AlN, GaN의 식각 속도는 500~1000㎛/h에 이른다.
도 15는 본 개시에 따른 3족 질화물 반도체 적층체의 에천트에 따른 식각 속도를 나타내는 도면으로서, 산성 용액이 사용되는 경우에, 도 11에 제시된 샘플 각각에 대하여 100㎛/h 이하의 식각 속도를 나타내는 것을 알 수 있으며, 다만 이 경우에도 CrN와 AlN가 공존하는 1320℃ 부근에서 식각 속도가 향상됨을 알 수 있었다. 염기성 용액이 사용되는 경우에도, AlN의 존재로 식각 속도가 급격히 향상됨을 볼 수 있었다. 여기서, 비이커에 산성 용액과 샘플을 위치시키고 항온조를 75℃로 온도를 유지하고, 1시간 간격으로 에칭 rate을 측정하였다. 염기성 용액의 경우도 같은 조건에서 진행되었다. 1320℃ 이상의 온도에서 염기성 용액을 이용할 때, 식각 속도가 감소하는 이유는 AlN의 형상이 섬(island)상에서 판상으로 바뀌면서 에천트 유입이 늦어진 것으로 판단된다.
도 14에서, 본 개시가 3족 질화물 반도체를 구성하는 금속(Al,Ga,In)과 다른 금속(예: Nb, V, Ta, Zr, Hf, Ti, Cr, Mo, W, Cu)을 함유하는 제1 금속 질화물층(21)과 기판(10)으로부터 공급되는 금속을 함유하는 제2 금속 질화물층(22)에 대해 설명되었지만, 본 개시는 기판(10)과 3족 질화물 반도체층(30)을 분리함에 있어서, 한 개의 금속 질화물층을 사용할 때 제기되는 문제점(예: 식각 속도, 소자의 다른 부분의 손상)을 해소하기 위해 추가의 금속 질화물층을 사용하는 개념 전체로 확장될 수 있다.
(1) 예를 들어, 첫 번째 금속 질화물층이 산 용액에 의해 식각되고, 이 산 용액이 소자의 다른 부분을 손상시키는 문제점을 야기할 수 있다면, 염기성 용액에 의해 식각되는 두 번째 금속 질화물층을 도입할 수 있으며, 두 번째 금속 질화물층이 반드시 기판으로부터 공급되는 금속을 함유할 필요는 없다. 즉, 첫 번째 금속 질화물층을 형성한 다음, 두 번째 금속 질화물층을 증착하여 이를 질화함으로써, 두 번째 금속 질화물층을 형성하는 것이 가능하며, 두 번째 금속 질화물층을 형성한 다음, 첫 번째 금속 질화물층을 형성하는 것도 가능하다.
(2) 예를 들어, 두 개의 금속 질화물층이 모두 산 용액에 의해 식각되는 경우라도, 두 개의 금속 질화물층의 식각 속도가 다르다면, 두 개의 금속 질화물층을 구비함으로써 전체 식각 속도를 향상시킬 수 있으며, 식각 속도가 향상되는 만큼 소자의 타 부분에 대한 손상을 방지할 수 있게 된다.
(3) 도 4 및 도 14에서, 제2 금속 질화물층(22)이 하나의 연속적인 층으로 표시되어 있지만, 도 11에 도시된 바와 같이, 제2 금속 질화물층(22)은 불연속적으로 구성될 수 있으며, 그리고 불연속적으로 구성된 제2 금속 질화물층(22)만을 제거함으로써 기판(10)과 3족 질화물 반도체층(30)의 분리가 가능하다. 따라서 구조적인 측면에서, 첫 번째 금속 질화물층과 두 번째 금속 질화물층을 불연속적으로 형성한 다음, 요구되는 개선점에 따라 이들 중의 적어도 하나를 제거함으로써, 문제점을 개선할 수 있게 된다.
(4) 위에서 습식 식각을 통해 제1 금속 질화물층(21) 및 제2 금속 질화물층(22)을 제거하는 것에 대해 설명하였지만, 레이저 리프트-오프(Laser Lift-off)법을 이용하여 제1 금속 질화물층(21) 및/또는 제2 금속 질화물층(22)을 제거하는 것도 가능하다.
(5) 또한 제1 금속 질화물층(21) 및 제2 금속 질화물층(22) 중의 하나를 먼저 제거한 다음, 나머지 하나를 제거하는 것도 가능하다. 제1 금속 질화물층(21) 및 제2 금속 질화물층(22) 모두를 한번에 제거하는 것도 가능하다.
도 16은 본 개시에 따른 3족 질화물 반도체층 또는 3족 질화물 반도체 적층체의 또 다른 예를 나타내는 도면으로서, 도 7에서와 같이 기판(10)에 제1 금속 질화물층(21), 제2 금속 질화물층(22), n형 3족 질화물 반도체층(31; 예: Si-도핑된 GaN), 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(32; 예: InGaN/(In)GaN 다중양자우물층), p형 3족 질화물 반도체층(33; 예: Mg-도핑된 GaN), 그리고 전류 확산을 위한 투광성 전류 확산 전극(60; 예: ITO)을 형성한 다음, 전극(70)과 전극(80)을 형성하는 것이 아니라, 웨이퍼 본딩층(61)을 이용하여 지지 기판(90)과 전극(70)을 형성한다. 다음으로, 제2 금속 질화물층(22)을 제거하고, 노출된 n형 3족 질화물 반도체층(31)에 광 산란을 위한 거친 표면(31a)을 형성한다. 거친 표면(31a)을 형성하는 과정에서 잔류하는 제1 금속 질화물층(21)이 제거될 수 있다. 지지 기판(90)을 형성하는 다양한 방법 및 거친 표면(31a)을 형성하는 방법은 당업자에게 주지의 기술이다. 마지막으로 거친 표면(31a)에 전극(80)을 형성한다. 여기서, 하나의 3족 질화물 반도체층이라 칭할 때, 이것은 단일 조성과 단일 도핑 농도를 가지는 반도체층일 수도 있지만, 다른 조성, 다른 도핑 농도 및/또는 다른 도전성을 가지는 복수의 층일 수도 있다. 예를 들어, 실제로 LED로 구성할 때, n형 3족 질화물 반도체층(31)은 도핑되지 않은 GaN-Si 도핑된 GaN-InGaN/GaN 초격자층의 조합으로 이루어지는 경우가 많다. 같은 논리로, 하나의 3족 질화물 반도체층은 n형 3족 질화물 반도체층(31), 활성층(32), 그리고 p형 3족 질화물 반도체층(33)을 모두 포괄하는 의미로 사용될 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 3족 질화물 반도체 적층체에 있어서, 3족 질화물 반도체는 AlxGayIn1 -x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 화합물 반도체이며, 금속을 함유하는 기판; 기판 위에 형성되며, 3족 질화물 반도체를 구성하는 금속(Al,Ga,In)과 다른 금속을 함유하는 금속 질화물층; 금속 질화물층 아래에서, 기판으로부터 공급된 금속을 함유하는 질화물층; 그리고, 금속 질화물층을 마스크로 하고, 질화물층을 씨앗으로 하여, 형성되는 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 도 3에 제시된 기술과 관련하여 알 수 있는 바와 같이, 금속 질화물층에서도 3족 질화물 반도체층의 형성은 가능하다. 따라서 금속 질화물층이 마스크로 기능한다는 것은 질화물층과의 관계에서 상대적인 개념으로 이해되어야 하며, 질화물층에서 3족 질화물층의 형성이 상대적으로 더 잘 이루어진다 것으로 이해되어야 한다. '금속 질화물층의 아래에서'의 의미는 질화물층이 금속 질화물층이 형성된 후 기판으로부터 형성된다는 것을 의미하며, 이렇게 형성된 질화물층의 높이가 반드시 금속 질화물층보다 낮아야 한다는 것을 의미하는 것은 아니다. 금속 질화물층은 기판에 금속층을 형성한 다음, 이를 질화하여 형성할 수 있으며, 이 경우에, 금속 질화물층의 하부에 금속층이 일부 잔존하는 것을 본 개시는 배제하지 않는다. 현재까지 알려진 범위에서, 3족 질화물 반도체층의 형성이 가능하고(조건 1), 질화물층을 구성하는 원소를 공급할 수 있는(조건 2) 기판의 가장 적합한 구성 물질은 사파이어(Al2O3)이지만, 이러한 조건(조건 1, 조건 2)을 만족할 수 있는 기판이라면, 기판이 사파이어로 제한될 필요는 없다.
(2) 금속 질화물층은 Nb, V, Ta, Zr, Hf, Ti, Cr, Mo, W, Cu 중의 적어도 하나를 함유하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 금속 질화물층을 구성하는 것은 이론적으로 질화가능한 금속이라면 어떠한 하나의 금속 또는 복수의 금속이어도 좋으며, 미국 등록특허공보 제7,829,435호에 제시된 이유(질화 과정에서 수소기의 흡수가 적음 등)로 Cr, Cu가 바람직하다. 특히, 열팽창계수가 사파이어와 GaN, AlN 사이에 위치하는 Cr이 적합하다.
(3) 질화물층은 Al을 함유하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 바람직하게는 질화물층은 AlN로 이루어지지만, 질화의 과정에서, Ga, In과 같은 금속이 함유되는 것을 배제하는 것은 아니다. 이는 질화 과정에서, TMGa, TMIn와 같은 소스를 공급함으로써 가능하다.
(4) 3족 질화물 반도체 적층체에 있어서, 3족 질화물 반도체는 AlxGayIn1 -x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 화합물 반도체이며, 금속을 함유하는 기판; 기판 위에 형성되며, 3족 질화물 반도체를 구성하는 금속(Al,Ga,In)과 다른 금속을 함유하는 금속 질화물층; 금속 질화물층 아래에서, 기판으로부터 공급된 금속을 함유하는 질화물층; 그리고, 금속 질화물층 및 질화물층으로부터 형성되는 3족 질화물 반도체층;으로서, 금속 질화물층의 열팽창계수가 3족 질화물 반도체층의 열팽창계수와 기판의 열팽창계수 사이인 3족 질화물 반도체층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 미국 등록특허공보 제7,829,435호에 제시된 기술의 경우에, CrN가 거의 연속적인 질화막을 형성하여야만, 바람직한 결과를 가져올 수 있다고 지적하고 있으나, 본 개시는 미국 등록특허공보 제7,829,435호에 개시된 범위를 넘어, CrN를 뚫고 AlN를 충분히 노출시킴으로써, CrN와 AlN 양자에서 형성된 3족 질화물 반도체층이 더욱 양호한 막질을 보여준다는 점을 제시하고 있다. 바람직하게는 AlN에서 3족 질화물 반도체층의 형성이 활발하게 이루어지도록 함으로써, CrN가 상대적인 마스크로 기능하게 하여, 3족 질화물 반도체층의 형성에 있어, 성장 방지막(SiO2)을 이용할 때와 같은, ELO(Epitaxial Lateral Overgrowth) 성장에 따른 막질 개선의 효과를 추가할 있게 된다. 본 개시에 따르면, 씨앗층으로 AlN와 같은 3족 질화물 반도체를 사용하면서도, AlN 사용에 따른 열팽창계수의 차이를 금속 질화물(CrN)을 이용하여 보완할 수 있게 된다.
(5) 기판은 Al을 함유하는 것을 특징으로 하는 3족 질화물 반도체 적층체. 사파이어 기판을 예로 들 수 있으며, 주면 c면 사파이어 기판이 사용되지만, 이로부터 일정 각도 off된 기판이 사용될 수 있으며, a면, r면, m면 사파이어 기판에도 본 개시의 적용이 가능하다.
(6) 3족 질화물 반도체층을 제조하는 방법에 있어서, 기판에 제1 금속 질화물층 및 제1 금속 질화물층과 다른 제2 금속 질화물층을 형성하는 단계; 제1 금속 질화물층 및 제2 금속 질화물층 위에 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 3족 질화물 반도체층을 형성하는 단계; 그리고, 적어도 제2 금속 질화물층을 제거하여 기판을 3족 질화물 반도체층으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(7) 분리하는 단계는 제2 금속 질화물층을 습식 식각함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(8) 분리하는 단계는 습식 식각을 통해 제2 금속 질화물층을 선택적으로 제거함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(9) 분리하는 단계는 염기성 식각액을 이용하여 제2 금속 질화물층을 습식 식각함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(10) 분리된 3족 질화물 반도체층 측에 거친 표면을 형성하는 단계;를 더 포함하며, 제1 금속 질화물층은 거친 표면을 형성하는 단계에서 제거되는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(11) 3족 질화물 반도체층을 형성하는 단계에 앞서, 적어도 제1 금속 질화물층과 제2 금속 질화물층의 일부를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(12) 적어도 제1 금속 질화물층과 제2 금속 질화물층의 일부를 제거하는 단계에서, 기판의 일부까지 제거되는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
(13) 도 4 내지 도 16에 제시된 3족 질화물 반도체층 내지 3족 질화물 반도체 적층체 및 이를 구현하는 방법의 다양한 조합.
본 개시에 따른 하나의 3족 질화물 반도체층을 제조하는 방법에 의하면, 새로운 형태의 버퍼층 내지 씨앗층을 이용하여 3족 질화물 반도체층을 성장할 수 있게 된다.
또한 본 개시에 따른 다른 3족 질화물 반도체층을 제조하는 방법에 의하면, 성장 기판과 3족 질화물 반도체층의 분리를 빠르게 할 수 있게 된다.
또한 본 개시에 따른 또다른 3족 질화물 반도체층을 제조하는 방법에 의하면, 새로운 형태의 GaN계 반도체를 씨앗층으로 하는 3족 질화물 반도체층 형성할 수 있게 된다.
100: 이종 기판,, 200: 버퍼층, 300: 3족 질화물 반도체층

Claims (26)

  1. 3족 질화물 반도체층을 제조하는 방법에 있어서,
    기판에 제1 금속 질화물층 및 제1 금속 질화물층과 다른 제2 금속 질화물층을 형성하는 단계;로서, 제2 금속 질화물층이 기판으로부터 공급된 금속을 함유하며, 제1 금속 질화물층은 3족 질화물 반도체를 구성하는 금속(Al, Ga, In)과 다른 금속으로 된 금속 질화물인 단계;
    제1 금속 질화물층 및 제2 금속 질화물층 위에 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)로 된 3족 질화물 반도체층을 형성하는 단계; 그리고,
    적어도 제2 금속 질화물층을 제거하여 기판을 3족 질화물 반도체층으로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  2. 청구항 1에 있어서,
    분리하는 단계는 제2 금속 질화물층을 습식 식각함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  3. 청구항 1에 있어서,
    분리하는 단계는 습식 식각을 통해 제2 금속 질화물층을 제거함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  4. 청구항 1에 있어서,
    분리하는 단계는 염기성 식각액을 이용하여 제2 금속 질화물층을 습식 식각함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  5. 청구항 1에 있어서,
    분리하는 단계는 Ba(OH)2, Ca(OH)2, NH4OH, NaOH, KOH 중의 적어도 하나를 이용하여 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  6. 청구항 1에 있어서,
    분리된 3족 질화물 반도체층 측에 거친 표면을 형성하는 단계;를 더 포함하며,
    제1 금속 질화물층은 거친 표면을 형성하는 단계에서 제거되는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  7. 삭제
  8. 청구항 1에 있어서,
    제2 금속 질화물층은 3족 질화물 반도체를 구성하는 금속(Al, Ga, In) 중의 적어도 하나를 함유하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  9. 청구항 1에 있어서,
    기판은 금속을 함유하며,
    제2 금속 질화물층은 기판의 금속을 질화 처리하여 형성되는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  10. 청구항 1에 있어서,
    제1 금속 질화물층은 Nb, V, Ta, Zr, Hf, Ti, Cr, Mo, W, Cu 중의 적어도 하나를 함유하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  11. 청구항 1에 있어서,
    제1 금속 질화물층은 Cr, Cu 중의 적어도 하나를 함유하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  12. 청구항 1에 있어서,
    제1 금속 질화물층은 Cr을 함유하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  13. 청구항 1에 있어서,
    제1 금속 질화물층은 CrN로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  14. 청구항 1에 있어서,
    기판은 사파이어(Al2O3) 기판인 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  15. 청구항 1에 있어서,
    제2 금속 질화물층은 Al을 함유하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  16. 청구항 1에 있어서,
    제2 금속 질화물층은 AlN로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  17. 청구항 1에 있어서,
    3족 질화물 반도체층은 GaN으로 된 3족 질화물 반도체층을 구비하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  18. 청구항 1에 있어서,
    제1 금속 질화물층은 3족 질화물 반도체를 구성하는 금속(Al, Ga, In)과 다른 금속을 함유하며,
    제2 금속 질화물층은 3족 질화물 반도체를 구성하는 금속(Al, Ga, In) 중의 적어도 하나를 함유하고,
    분리하는 단계는 제2 금속 질화물층을 습식 식각을 통해 제거함으로써 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  19. 청구항 18에 있어서,
    습식 식각은 염기성 식각액을 이용하여 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  20. 청구항 18에 있어서,
    분리하는 단계는 Ba(OH)2, Ca(OH)2, NH4OH, NaOH, KOH 중의 적어도 하나를 이용하여 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  21. 청구항 18에 있어서,
    제1 금속 질화물층은 CrN로 이루어지며,
    제2 금속 질화물층은 AlN로 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  22. 청구항 21에 있어서,
    기판은 사파이어(Al2O3) 기판인 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  23. 청구항 21에 있어서,
    3족 질화물 반도체층은 GaN으로 된 3족 질화물 반도체층을 구비하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  24. 청구항 1에 있어서,
    분리하는 단계는 레이저 리프트-오프 공정에 의해 이루어지는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  25. 청구항 1에 있어서,
    3족 질화물 반도체층을 형성하는 단계에 앞서, 적어도 제1 금속 질화물층과 제2 금속 질화물층의 일부를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
  26. 청구항 25에 있어서,
    적어도 제1 금속 질화물층과 제2 금속 질화물층의 일부를 제거하는 단계에서, 기판의 일부까지 제거되는 것을 특징으로 하는 3족 질화물 반도체층을 제조하는 방법.
KR1020130071839A 2013-06-21 2013-06-21 3족 질화물 반도체층을 제조하는 방법 KR101505119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130071839A KR101505119B1 (ko) 2013-06-21 2013-06-21 3족 질화물 반도체층을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071839A KR101505119B1 (ko) 2013-06-21 2013-06-21 3족 질화물 반도체층을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20140148200A KR20140148200A (ko) 2014-12-31
KR101505119B1 true KR101505119B1 (ko) 2015-03-23

Family

ID=52676642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071839A KR101505119B1 (ko) 2013-06-21 2013-06-21 3족 질화물 반도체층을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101505119B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
KR102591147B1 (ko) * 2021-07-08 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070110743A (ko) * 2006-05-15 2007-11-20 주식회사 에피밸리 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법
KR101028345B1 (ko) * 2006-06-30 2011-04-11 주식회사 에피밸리 3족 질화물 반도체 발광소자의 제조 방법
KR101072433B1 (ko) * 2005-03-21 2011-10-11 삼성코닝정밀소재 주식회사 질화물계 반도체 단결정 기판의 제조방법
KR20120120583A (ko) * 2011-04-25 2012-11-02 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101072433B1 (ko) * 2005-03-21 2011-10-11 삼성코닝정밀소재 주식회사 질화물계 반도체 단결정 기판의 제조방법
KR20070110743A (ko) * 2006-05-15 2007-11-20 주식회사 에피밸리 질화물 반도체 기판을 제조하는 방법 및 이를 이용한 3족질화물 반도체 발광소자를 제조하는 방법
KR101028345B1 (ko) * 2006-06-30 2011-04-11 주식회사 에피밸리 3족 질화물 반도체 발광소자의 제조 방법
KR20120120583A (ko) * 2011-04-25 2012-11-02 주식회사 세미콘라이트 3족 질화물 반도체 증착용 기판의 재생 방법

Also Published As

Publication number Publication date
KR20140148200A (ko) 2014-12-31

Similar Documents

Publication Publication Date Title
JP3815335B2 (ja) 半導体発光素子及びその製造方法
TWI232596B (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor element, and process for producing group III nitride compound semiconductor substrate
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US20110198560A1 (en) SUBSTRATE FOR EPITAXIAL GROWTH, PROCESS FOR MANUFACTURING GaN-BASED SEMICONDUCTOR FILM, GaN-BASED SEMICONDUCTOR FILM, PROCESS FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
TWI289941B (en) Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
JP2003218389A (ja) 半導体発光素子及びその製造方法
JP2003218393A (ja) 選択成長方法、半導体発光素子及びその製造方法
JP6375890B2 (ja) 窒化物半導体素子及びその製造方法
JP2008270689A (ja) ＧａＮ系発光ダイオード素子及びその製造方法
WO2010143895A2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP2007335484A (ja) 窒化物半導体ウェハ
US9899564B2 (en) Group III nitride semiconductor and method for producing same
KR101505119B1 (ko) 3족 질화물 반도체층을 제조하는 방법
JP3925341B2 (ja) 結晶成長基板及び半導体発光素子の製造方法
KR101505121B1 (ko) 3족 질화물 반도체층을 제조하는 방법
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
KR102070209B1 (ko) 성장기판 및 그를 포함하는 발광소자
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
US10995403B2 (en) Method of forming aluminum nitride film and method of manufacturing semiconductor light-emitting element
KR101505117B1 (ko) 3족 질화물 반도체 적층체
US9252323B2 (en) Method for manufacturing nitride semiconductor element
KR101154321B1 (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee