JP2003218393A - 選択成長方法、半導体発光素子及びその製造方法 - Google Patents

選択成長方法、半導体発光素子及びその製造方法

Info

Publication number
JP2003218393A
JP2003218393A JP2002009285A JP2002009285A JP2003218393A JP 2003218393 A JP2003218393 A JP 2003218393A JP 2002009285 A JP2002009285 A JP 2002009285A JP 2002009285 A JP2002009285 A JP 2002009285A JP 2003218393 A JP2003218393 A JP 2003218393A
Authority
JP
Japan
Prior art keywords
layer
active layer
growth
crystal
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002009285A
Other languages
English (en)
Other versions
JP3912117B2 (ja
Inventor
Tsuyoshi Biwa
剛志 琵琶
Hiroyuki Okuyama
浩之 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002009285A priority Critical patent/JP3912117B2/ja
Priority to US10/341,827 priority patent/US6969670B2/en
Publication of JP2003218393A publication Critical patent/JP2003218393A/ja
Priority to US11/144,565 priority patent/US7067339B2/en
Application granted granted Critical
Publication of JP3912117B2 publication Critical patent/JP3912117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/93Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 活性層の成長速度の変動による特性の劣化を
解消する。 【解決手段】 基板上に活性層を選択的に成長するに際
し、活性層の非成長領域に予め結晶を成長しておき、そ
の後、活性層を成長する。これにより、成長の初期から
非成長領域の原料がデポジションに取り込まれ、選択成
長領域への原料供給量は活性層が成長する間、ほぼ一定
に保たれる。特に、選択成長されたクラッド層、ガイド
層及び活性層を有し、活性層が多重量子井戸とされた半
導体発光素子の製造において有効である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、選択成長方法に関
するものであり、さらには、これを応用した半導体発光
素子及びその製造方法に関するものである。
【0002】
【従来の技術】GaN系化合物半導体は、半導体発光素
子用の半導体材料として注目を集めており、様々な観点
からデバイス設計、試作が進められている。GaN系半
導体発光素子の発光波長は、青、緑などの短波長領域で
あり、例えば赤色に発光するGaAs系半導体発光素子
と組み合わせることにより、カラー画像表示が可能な画
像表示装置の構築が可能となる。
【0003】
【発明が解決しようとする課題】上記GaN系半導体発
光素子は、例えば、開口部を有するマスクをサファイア
基板上に配し、前記開口部に選択的に窒化物を成長させ
て、その傾斜成長面上にクラッド層やガイド層、活性層
を順次選択成長させることにより作製することができ、
これにより発光効率に優れた発光素子を得ることができ
る。
【0004】ところで、上記活性層の選択成長に際して
は、活性層を低温成長させる必要があるが、膜厚の増加
に伴って成長速度が下がり、再現性も悪くなるという問
題がある。例えば、活性層を多層構造とし多重量子井戸
とする場合、次第に活性層の成長速度が低下し、量子井
戸の厚さが次第に薄くなるという現象が見られる。多重
量子井戸においては、各量子井戸の厚さは同じであるこ
とが好ましく、これによってはじめて良好な発光特性が
得られる。上記のように量子井戸の厚さが次第に薄くな
ると、例えば発光波長ピークにおいて半値幅が大きくな
る等、特性の劣化は避けられず、再現性も低下する。
【0005】本発明は、かかる従来の実情に鑑みて提案
されたものである。すなわち、本発明は、活性層の成長
速度の変動による特性の劣化を解消し得る選択成長方法
を提供することを目的とする。また、本発明は、例えば
発光波長ピークにおける半値幅を減少する等、特性の向
上を実現し得る半導体発光素子及びその製造方法を提供
することを目的とする。
【0006】
【課題を解決するための手段】本発明者らは、上述の目
的を達成するべく様々な検討を重ねてきた。その結果、
次のような事実を知見するに至った。
【0007】選択成長において、低温成長で活性層を成
長させる場合、低温層である活性層の膜厚を増加させる
に伴って、活性層の非成長領域であるマスク上へのデポ
ジションが増加する。このマスク上へのデポジションが
増加するに伴って、デバイス成長領域(すなわち活性層
の選択成長領域)への原料供給量が減少する。したがっ
て、マスク上に全くデポジションの無い状態で活性層の
成長をはじめると次第に成長速度が下がり、その結果、
量子井戸の厚さは次第に薄くなる。また、再現性も低く
なる。
【0008】本発明は、このような知見を基に案出され
たものである。すなわち、本発明の選択成長方法は、基
板上に活性層を選択的に成長する選択成長方法におい
て、上記活性層の非成長領域に予め結晶を形成してお
き、その後、活性層を成長することを特徴とするもので
ある。
【0009】上記の通り、非成長領域上(マスク上)に
デポジション(結晶)が存在すると、この領域に供給さ
れた原料が結晶に取り込まれ、活性層の選択成長領域へ
の原料供給量が減少する。したがって、非成長領域にデ
ポジションが無い状態で活性層の成長をはじめると、初
期にはほとんど全ての原料が活性層の選択成長領域に供
給されるために原料供給量が多く、時間の経過と共に非
成長領域にデポジションが形成されて原料が取り込ま
れ、選択成長領域への原料供給量が減少する。これに対
して、はじめから非成長領域上にデポジションを形成し
ておけば、成長の初期から非成長領域の原料がデポジシ
ョンに取り込まれ、上記選択成長領域への原料供給量は
ほぼ一定に保たれる。その結果、活性層の成長速度が一
定に保たれ、活性層の膜厚変動が解消される。
【0010】また、本発明の半導体発光素子は、少なく
とも選択成長されたクラッド層、ガイド層及び活性層を
有するとともに、活性層が多重量子井戸からなり、上記
多重量子井戸を構成する各量子井戸の厚さがほぼ等しい
ことを特徴とするものである。さらに、本発明の半導体
発光素子の製造方法は、少なくともクラッド層、ガイド
層及び活性層を順次選択成長する半導体発光素子の製造
方法において、上記活性層の非成長領域に予め結晶を形
成しておき、その後、活性層を成長することを特徴とす
るものである。
【0011】本発明の半導体発光素子は、選択成長され
た活性層が多重量子井戸からなり、多重量子井戸を構成
する各量子井戸の厚さがほぼ等しいことから、優れた発
光特性、例えば発光波長ピークの半値幅の減少等が実現
される。また、本発明の半導体発光素子の製造方法によ
れば、前記のような発光特性に優れた半導体発光素子が
製造される。
【0012】
【発明の実施の形態】以下、本発明を適用した選択成長
方法、半導体発光素子及びその製造方法について、図面
を参照しながら詳細に説明する。
【0013】活性層を選択成長する例としては、例えば
図1に示すような構造の半導体発光素子の製造プロセス
を挙げることができる。図1は本製造プロセスが適用さ
れる素子の一例としての半導体発光素子の構造を示すも
のであり、図1の(a)が素子断面図であり、図1の
(b)が平面図である。この発光素子はGaN系の発光
ダイオードであり、たとえばサファイア基板上に結晶成
長される素子である。このようなGaN系の発光ダイオ
ードでは、基板を透過するレーザ照射によってレーザア
ブレーションが生じ、GaNの窒素が気化する現象にと
もなってサファイア基板とGaN系の成長層の間の界面
で膜剥がれが生じ、素子分離を容易なものにできる特徴
を有している。
【0014】先ず、その構造については、GaN系半導
体層からなる下地成長層1上に選択成長された六角錐形
状のGaN層2が形成されている。なお、下地成長層1
上には図示しない絶縁膜が存在し、六角錐形状のGaN
層2は当該絶縁膜をマスクとしてその開口した部分にM
OCVD法等によって形成される。このGaN層2は、
成長時に使用されるサファイア基板の主面をC面とした
場合にS面(1−101面)で覆われたピラミッド型の
成長層であり、シリコンをドープさせた領域である。こ
のGaN層2の傾斜したS面の部分はダブルへテロ構造
のクラッドとして機能する。GaN層2の傾斜したS面
を覆うようにInGaNからなる活性層3が形成されて
いる。この活性層3は、単層であってもよいし、多重量
子井戸(MQW)構造とすることも可能であるが、後者
である場合に本製造プロセスを適用することの意義が大
きい。多重量子井戸構造とする場合には、活性層3は、
例えばInGaN層を量子井戸とし、Inを含まないG
aN層をバリアとし、これらを繰り返し積層することに
より構成することができる。このときの各量子井戸、バ
リアの厚さは任意(通常は数nm程度)であり、繰り返
し数も任意である。
【0015】さらに、その外側にマグネシウムドープの
GaN層4が形成される。このマグネシウムドープのG
aN層4もクラッドとして機能する。
【0016】このような発光ダイオードには、p電極5
とn電極6が形成されている。p電極5はマグネシウム
ドープのGaN層4上にNi/Pt/AuまたはNi
(Pd)/Pt/Au等の金属材料を蒸着して形成され
る。n電極6は前述の図示しない絶縁膜を開口した部分
でTi/Al/Pt/Au等の金属材料を蒸着して形成
される。なお、下地成長層1の裏面側からn電極取り出
しを行う場合は、n電極6の形成は下地成長層1の表面
側には不要となる。
【0017】上記の半導体発光素子を作製するには、図
2(a)に示すように、サファイヤ基板などの成長基板
10上に、n型GaN層11を下地成長層として例えば
MOCVD法などにより形成する。このとき、n型Ga
N層11は最初からn型である必要はなく、最上面がn
型であれば良い。一例として、シリコンをドープするこ
とでn型のGaN層11を形成することができる。
【0018】次に図2(b)に示すように、CVDなど
によりシリコン酸化膜、シリコン窒化膜、あるいはタン
グステン膜などからなる成長阻害膜としてのマスク層1
2をn型のGaN層11上の全面に形成し、さらに素子
を形成する領域に対応してマスク層12を除去して六角
形状の窓領域13を複数形成する。
【0019】続いて、図2(c)に示すように、選択成
長を行い、窓領域13から結晶成長により結晶成長層で
あるn型GaN層14を形成する。このn型GaN層1
4はクラッド層としても機能し、略六角錐形状を呈して
いる。傾斜した側面はS面である。
【0020】この傾斜した側面に対してさらに活性層
(InGaN層)とp型GaN層を積層形成するが、本
製造プロセスでは、活性層の成膜に先立って、図2
(d)に示すように、n型GaN層14が結晶成長され
ていないマスク層12の表面に予め多結晶状の結晶15
を結晶成長しておく。
【0021】上記結晶15の成長は、例えば先のGaN
層14と同様の原料ガスを用い、マスク層12上に結晶
成長するような条件に変更して行えばよい。マスク層1
2上に結晶成長するような条件としては、例えば、Ga
NをMOCVD法により成長させる際にキャリアガスを
窒素ガスに変更する方法、MOCVD法の際の成長温度
を下げる方法等を挙げることができる。
【0022】この結晶15のマスク層12上への結晶成
長の後、図2(e)に示すように、活性層16やp型G
aN層17をn型GaN層14のS面上に結晶成長す
る。その結果、活性層(InGaN層)16は結晶成長
層であるGaN層14のS面に沿って成長基板10の主
面に平行でなく傾斜して延在され、その活性層16の面
積Sは、窓領域13の面積や結晶成長層の写像面積より
は大きくなり、十分な広がりを以って形成される。
【0023】上記の製造プロセスにおいては、活性層1
6の結晶成長に先立って予めマスク層12上に結晶15
を成長しておくことが重要であり、これによって結晶成
長の初期と後期の膜厚差を解消することができる。図3
は、結晶15の有無によってどのように原料ガスの供給
の様子が相違するかを模式的に示したものである。
【0024】結晶15を形成しない場合、活性層16の
結晶成長の初期には、図3(a)に示すように、非成長
領域であるマスク層12上に供給された原料ガスは、矢
印方向にそのまま流れ、S面上の活性層16の結晶成長
に寄与する。したがって、活性層16の結晶成長の初期
には、活性層16の結晶成長に寄与する原料ガスの量が
多い。一方、活性層16の結晶成長が進行すると、マス
ク層12上にも結晶15が成長する。その結果、非成長
領域であるマスク層12上に供給された顔料ガスは、図
3(b)に示すように、この結晶15の結晶成長に寄与
したり、あるいは結晶15に吸着され、S面上には供給
されなくなる。したがって、活性層16の結晶成長の後
期には、活性層16の結晶成長に寄与する原料ガスの量
は少なくなる。この結晶成長初期と後期の原料ガスの供
給量の相違が、活性層16の膜厚差につながる。
【0025】これに対して、本製造プロセスのように、
活性層16の結晶成長に先立って結晶15を結晶成長し
ておけば、結晶成長の初期から後期まで図3(b)に示
す状態となり、S面上への原料ガスの供給量は、ほぼ一
定に保たれる。したがって、活性層16の膜厚差が解消
される。
【0026】本発明者らは、上記の効果を実験により確
認している。確認実験においては、活性層16を多重量
子井戸構造(MQW)とし、InGaNからなる各量子
井戸(QW)やバリア(GaN)の膜厚分布を測定し
た。なお、上記多重量子井戸構造は、量子井戸5層及び
バリア5層を交互に積層することにより形成することと
した。
【0027】先ず、下記の表1は、マスク層12上に予
め結晶15を結晶成長させずに活性層16を構成する各
量子井戸、バリアを成膜した場合(従来例に相当す
る。)の膜厚分布を示すデータである。このときの原料
ガス[トリメチルGa(TMGa)及びトリメチルIn
(TMIn)]は、図4に示すようなタイミングで供給
し、各量子井戸QWは、750℃で結晶成長させた。こ
の場合には、量子井戸やバリアの膜厚が次第に減少して
おり、1番目の量子井戸と5番目の量子井戸とでは、
0.5nmもの膜厚差が生じてしまっている。
【0028】
【表1】 一方、下記の表2は、マスク層12上に予め結晶15を
結晶成長させて活性層16を構成する各量子井戸、バリ
アを成膜した場合(従来例に相当する。)の膜厚分布を
示すデータである。このときの原料ガス[トリメチルG
a(TMGa)及びトリメチルIn(TMIn)]は、
図5に示すようなタイミングで供給し、最初の400秒
間でマスク層12上に結晶15を成長させた。なお、各
量子井戸QWは、先の例と同様、750℃で結晶成長さ
せた。この場合には、量子井戸やバリアの膜厚の減少は
ほとんど見られず、膜厚の減少が確実に抑制されたこと
がわかる。
【0029】
【表2】 次に、本発明を適用することが可能な半導体発光素子の
例について説明する。これらの半導体発光素子の活性層
の結晶成長の際に、本発明の選択成長方法を適用するこ
とが可能である。勿論、本発明を適用することが可能な
半導体発光素子が、これらの例に限定されるものでない
ことは言うまでもない。
【0030】本発明を適用することが可能な半導体発光
素子の代表例としては、基板上に該基板の主面に対して
傾斜した傾斜結晶面(例えばS面)を有する結晶層を形
成し、前記傾斜結晶面に平行な面内に延在する第1導電
型層、活性層、及び第2導電型層を前記結晶層に形成し
てなる半導体発光素子を挙げることができる。
【0031】ここで、用いられる基板は、基板の主面に
対して傾斜した傾斜結晶面を有する結晶層を形成し得る
ものであれば特に限定されず、種々のものを使用でき
る。例示すると、基板として用いることができるのは、
サファイア(Al、A面、R面、C面を含む。)
SiC(6H、4H、3Cを含む。)GaN、Si、Z
nS、ZnO、AlN、LiMgO、GaAs、MgA
、InAlGaNなどからなる基板であり、好
ましくはこれらの材料からなる六方晶系基板または立方
晶系基板であり、より好ましくは六方晶系基板である。
例えば、サファイヤ基板を用いる場合では、窒化ガリウ
ム(GaN)系化合物半導体の材料を成長させる場合に
多く利用されているC面を主面としたサファイヤ基板を
用いることができる。この場合の基板主面としてのC面
は、5乃至6度の範囲で傾いた面方位を含むものであ
る。基板自体は製品としての発光素子には含まれない構
造も可能であり、製造の途中で素子部分を保持させるた
めに使用され、完成前に取り外しされる構造であっても
良い。
【0032】この基板上に形成される結晶層は基板の主
面に対して傾斜した傾斜結晶面を有している。この結晶
層は後述の基板の主面に対して傾斜した傾斜結晶面に平
行な面に第1導電型層、活性層、及び第2導電型層から
なる発光領域を形成可能な材料層であれば良く、特に限
定されるものではないが、その中でもウルツ鉱型の結晶
構造を有することが好ましい。このような結晶層として
は、例えばIII族系化合物半導体やBeMgZnCd
S系化合物半導体、BeMgZnCdO系化合物半導体
を用いることができ、更には窒化ガリウム(GaN)系
化合物半導体、窒化アルミニウム(AlN)系化合物半
導体、窒化インジウム(InN)系化合物半導体、窒化
インジウムガリウム(InGaN)系化合物半導体、窒
化アルミニウムガリウム(AlGaN)系化合物半導体
を好ましくは形成することができ、特に窒化ガリウム系
化合物半導体などの窒化物半導体が好ましい。なお、本
発明において、InGaN、AlGaN、GaNなど
は、必ずしも、3元混晶のみ、2元混晶のみの窒化物半
導体を指すのではなく、例えばInGaNでは、InG
aNの作用を変化させない範囲での微量のAl、その他
の不純物を含んでいても本発明の範囲であることはいう
までもない。また、S面や(11−22)面に実質的に
等価な面とは、S面や(11−22)面に対してそれぞ
れ5乃至6度の範囲で傾いた面方位を含むものである。
【0033】この結晶層の成長方法としては、種々の気
相成長法を挙げることができ、例えば有機金属化合物気
相成長法(MOCVD(MOVPE)法)や分子線エピ
タキシー法(MBE法)などの気相成長法や、ハイドラ
イド気相成長法(HVPE法)などを用いることができ
る。その中でもMOCVD法によると、迅速に結晶性の
良いものが得られる。MOCVD法では、Gaソースと
してTMG(トリメチルガリウム)、TEG(トリエチ
ルガリウム)、AlソースとしてはTMA(トリメチル
アルミニウム)、TEA(トリエチルアルミニウム)、
Inソースとしては、TMI(トリメチルインジウ
ム)、TEI(トリエチルインジウム)などのアルキル
金属化合物が多く使用され、窒素源としてはアンモニ
ア、ヒドラジンなどのガスが使用される。また、不純物
ソースとしてはSiであればシランガス、Geであれば
ゲルマンガス、MgであればCp2Mg(シクロペンタ
ジエニルマグネシウム)、ZnであればDEZ(ジエチ
ルジンク)などのガスが使用される。一般的なMOVP
E法では、これらのガスを例えば600°C以上に加熱
された基板の表面に供給して、ガスを分解することによ
り、InAlGaN系化合物半導体をエピタキシャル成
長させることができる。
【0034】結晶層を形成する前に、下地成長層を基板
上に形成することが好ましい。この下地成長層は例えば
窒化ガリウム層や窒化アルミニウム層からなり、下地成
長層は低温バッファ層と高温バッファ層との組合せ或い
はバッファ層と結晶種として機能する結晶種層との組合
せからなる構造であっても良い。この下地成長層も結晶
層と同様に、種々の気相成長法で形成することができ、
例えば有機金属化合物気相成長法(MOVPE法)や分
子線エピタキシー法(MBE法)、ハイドライド気相成
長法(HVPE法)などの気相成長法を用いることがで
きる。結晶層の成長を低温バッファ層から始めるとマス
ク上にポリ結晶が析出しやすくなって、それが問題とな
る。そこで、結晶種層を含んでからその上に基板と異な
る面を成長することで、さらに結晶性のよい結晶が成長
できる。また、選択成長を用いて結晶成長を行うには結
晶種層がないとバッファ層から形成する必要があるが、
もしバッファ層から選択成長を行うと成長の阻害された
成長しなくても良い部分に成長が起こりやすくなる。従
って、結晶種層を用いることで、成長が必要な領域に選
択性良く結晶を成長させることができることになる。バ
ッファ層は基板と窒化物半導体の格子不整合を緩和する
という目的もある。したがって、窒化物半導体と格子定
数の近い基板、格子定数が一致した基板を用いる場合に
はバッファ層が形成されない場合もある。たとえば、S
iC上にはAlNを低温にしないでバッファ層をつける
こともあり、Si基板上にはAlN、GaNをやはり低
温にしないでバッファ層として成長することもあり、そ
れでも良質のGaNを形成できる。また、バッファ層を
特に設けない構造であっても良く、GaN基板を使用し
ても良い。
【0035】そして、本例の半導体発光素子において
は、基板の主面に対して傾斜した傾斜結晶面を形成する
ために、選択成長法を用いることができる。基板の主面
に対して傾斜した傾斜結晶面は、その基板主面の選択に
も依存するが、ウルツ鉱型の(0001)面[C面]を基
板主面とした場合では、(1−100)面[M面]、(1
−101)面[S面]、(11−20)面[A面]、(1−
102)面[R面]、(1−123)面[N面]、(11−
22)面およびこれらに等価な結晶面のうちから選ばれ
た傾斜結晶面を挙げることができ、特にS面や(11−
22)面およびでこれらに等価な結晶面で用いることが
好ましい。これらに等価な結晶面とは前述のように、5
乃至6度の範囲で傾いた面方位を含むものである。特に
S面はC+面の上に選択成長した際に見られる安定面で
あり、比較的得やすい面であって六方晶系の面指数では
(1−101)である。C面にC+面とC−面が存在す
るのと同様に、S面についてはS+面とS−面が存在す
るが、本明細書においては、特に断らない場合は、C+
面GaN上にS+面を成長しており、これをS面として
説明している。なお、S面についてはS+面が安定面で
ある。またC+面の面指数は(0001)である。この
S面については、前述のように窒化ガリウム系化合物半
導体で結晶層を構成した場合には、S面上、GaからN
へのボンド数が2または3とC面の次に多くなる。ここ
でC−面はC+面の上には事実上得ることができないの
で、S面でのボンド数は最も多いものとなる。例えば、
C面を主面に有するサファイア基板に窒化物を成長した
場合、一般にウルツ鉱型の窒化物の表面はC+面になる
が、選択成長を利用することでS面を形成することがで
き、C面に平行な面では脱離しやすい傾向をもつNのボ
ンドがGaから一本のボンドで結合しているのに対し、
傾いたS面では少なくとも一本以上のポンドで結合する
ことになる。従って、実効的にV/III 比が上昇するこ
とになり、積層構造の結晶性の向上に有利である。ま
た、基板と異なる方位に成長すると基板から上に伸びた
転位が曲がることもあり、欠陥の低減にも有利となる。
【0036】上記半導体発光素子においては、結晶層は
基板の主面に対して傾斜した傾斜結晶面を有する構造を
有しているが、特に、結晶層はS面または該S面に実質
的に等価な面が略六角錐形状の斜面をそれぞれ構成する
構造であっても良く、或いは、S面または該S面に実質
的に等価な面が略六角錐台形状の斜面をそれぞれ構成す
る共にC面または該C面に実質的に等価な面が前記略六
角錐台形状の上平面部を構成する構造、所謂略六角錐台
形状であっても良い。これら略六角錐形状や略六角錐台
形状は、正確に六角錐であることを必要とせず、その中
の幾つかの面が消失したようなものも含む。好適な一例
においては傾斜結晶面は六面でほぼ対称となるように配
設される。ほぼ対称とは、完全に対称形状になっている
場合の他、多少対称形状よりずれている場合も含む。ま
た、結晶層の結晶面間の稜線は必ずしも直線でなくとも
良い。また、略六角錐形状や略六角錐台形状は直線状に
延在された形状であっても良い。
【0037】具体的な選択成長法としては、そのような
選択成長は下地成長層の一部を選択的に除去することを
利用して行われたり、あるいは、選択的に前記下地成長
層上にまたは前記下地成長層形成前に形成されたマスク
層の開口された部分を利用して行われる。例えば、前記
下地成長層がバッファ層と結晶種層とからなる場合、バ
ッファ層上の結晶種層を点在する10μm径程度の小領
域に細分化し、それぞれの部分からの結晶成長によって
S面等を有する結晶層を形成することが可能である。例
えば、細分化された結晶種層は、発光素子として分離す
るためのマージンを見込んで離間するように配列するこ
とができ、個々の小領域としては、帯状、格子状、円形
状、正方形状、六角形状、三角形状、矩形状、菱形およ
びこれらの変形形状などの形状にすることができる。下
地成長層の上にマスク層を形成し、そのマスク層を選択
的に開口して窓領域を形成することでも、選択成長が可
能である。マスク層は例えば酸化シリコン層或いは窒化
シリコン層によって構成することができる。前述のよう
な略六角錐台形状や略六角錐形状が直線状に延在された
形状である場合、一方向を長手方向とするような角錐台
や角錐形状はマスク層の窓領域を帯状にしたり、結晶種
層を帯状にすることで可能である。
【0038】選択成長を用いマスク層の窓領域を10μ
m程度の円形(或いは辺が1−100方向の六角形、ま
たは辺が11−20方向の六角形など)にすることでそ
の約2倍程度の選択成長領域まで簡単に作製できる。ま
たS面が基板と異なる方向であれば転位を曲げる効果、
および転位を遮蔽する効果があるために、転位密度の低
減にも役立つ。
【0039】本発明者らの行った実験において、カソー
ドルミネッセンスを用いて成長した六角錐台形状を観測
してみると、S面の結晶は良質でありC+面に比較して
発光効率が高くなっていることが示されている。特にI
nGaN活性層の成長温度は700〜800°Cである
ため、アンモニアの分解効率が低く、よりN種が必要と
される。またAFMで表面を見たところステップが揃っ
てInGaN取り込みに適した面が観測された。さらに
その上、Mgドープ層の成長表面は一般にAFMレベル
での表面状態が悪いが、S面の成長によりこのMgドー
プ層も良い表面状態で成長し、しかもドーピング条件が
かなり異なることがわかっている。また、顕微フォトル
ミネッセンスマッピングを行うと、0. 5〜1μm程度
の分解能で測定することができるが、C+面の上に成長
した通常の方法では、1μmピッチ程度のむらが存在
し、選択成長でS面を得た試料については均一な結果が
得られた。また、SEMで見た斜面の平坦性もC+面よ
り滑らかに成っている。
【0040】また、選択成長マスクを用いて選択成長す
る場合であって、選択マスク開口部の上だけに成長する
際には横方向成長が存在しないため、マイクロチャネル
エピタキシーを用いて横方向成長させ窓領域より拡大し
た形状にすることが可能である。このようなマイクロチ
ャネルエピタキシーを用いて横方向成長をした方が貫通
転位を避けやすくなり、転位が減ることがわかってい
る。またこのような横方向成長により発光領域も増大
し、さらに電流の均一化、電流集中の回避、および電流
密度の低減を図ることができる。
【0041】本例の半導体発光素子においては、基板の
主面に対して傾斜した傾斜結晶面に平行な面内に延在す
る第1導電型層、活性層、及び第2導電型層を結晶層に
形成する。第1導電型はp型又はn型のクラッド層であ
り、第2導電型はその反対の導電型である。例えばS面
を構成する結晶層をシリコンドープの窒化ガリウム系化
合物半導体層によって構成した場合では、n型クラッド
層をシリコンドープの窒化ガリウム系化合物半導体層に
よって構成し、その上にInGaN層を活性層として形
成し、さらにその上にp型クラッド層としてマグネシウ
ムドープの窒化ガリウム系化合物半導体層を形成してダ
ブルヘテロ構造をとることができる。活性層であるIn
GaN層をAlGaN層で挟む構造とすることも可能で
ある。また、活性層は単一のバルク活性層で構成するこ
とも可能であるが、単一量子井戸(SQW)構造、二重
量子井戸(DQW)構造、多重量子井戸(MQW)構造
などの量子井戸構造を形成したものであっても良い。量
子井戸構造には必要に応じて量子井戸の分離のために障
壁層が併用される。活性層をInGaN層とした場合に
は、特に製造工程上も製造し易い構造となり、素子の発
光特性を良くすることができる。さらにこのInGaN
層は、窒素原子の脱離しにくい構造であるS面の上での
成長では特に結晶化しやすくしかも結晶性も良くなり、
発光効率を上げることが出来る。なお、窒化物半導体は
ノンドープでも結晶中にできる窒素空孔のためにn型と
なる性質があるが、通常Si、Ge、Seなどのドナー
不純物を結晶成長中にドープすることで、キャリア濃度
の好ましいn型とすることができる。また、窒化物半導
体をp型とするには、結晶中にMg、Zn、C、Be、
Ca、Baなどのアクセプター不純物をドープすること
によって得られるが、高キャリア濃度のp層を得るため
には、アクセプター不純物のドープ後、窒素、アルゴン
などの不活性ガス雰囲気で400℃以上でアニーリング
を行うことが好ましく、電子線照射などにより活性化す
る方法もあり、マイクロ波照射、光照射などで活性化す
る方法もある。
【0042】これら第1導電型層、活性層、及び第2導
電型層は基板の主面に対して傾斜した傾斜結晶面に平行
な面内に延在されるが、このような面内への延在は傾斜
結晶面が形成されているところで続けて結晶成長させれ
ば容易に行うことができる。結晶層が略六角錐形状や略
六角錐台形状となり、各傾斜結晶面がS面等とされる場
合では、第1導電型層、活性層、及び第2導電型層から
なる発光領域を全部又は一部のS面上に形成することが
できる。略六角錐台形状の場合には、基板主面に平行な
上面上にも第1導電型層、活性層、及び第2導電型層を
形成できる。傾斜したS面を利用して発光させること
で、平行平板では多重反射により光が減衰していくが、
傾いた面があると光は多重反射の影響を免れて半導体の
外にでることができるという利点がある。第1導電型層
すなわちクラッド層はS面を構成する結晶層と同じ材料
で同じ導電型とすることができ、S面を構成する結晶層
を形成した後、連続的に濃度を調整しながら形成するこ
ともでき、また他の例として、S面の構成する結晶層の
一部が第1導電型層として機能する構造であっても良
い。また、基板に対して面が垂直でない方が光取出しが
改善されることになる。
【0043】本例の半導体発光素子では、傾斜した傾斜
結晶面の結晶性の良さを利用して、発光効率を高めるこ
とができる。特に、結晶性が良いS面にのみ電流を注入
すると、S面はInの取り込みもよく結晶性も良いので
発光効率を高くすることができる。また、活性層の実質
的なS面に平行な面内に延在する面積は該活性層を基板
又は前記下地成長層の主面に投影した場合の面積より大
きいものとすることができる。このように活性層の面積
を大きなものとすることで、素子の発光する面積が大き
くなり、それだけで電流密度を低減することが出来る。
また、活性層の面積を大きくとることで、輝度飽和の低
減に役立ち、これにより発光効率を上げることが出来
る。
【0044】六角錐形状の結晶層を考えた場合、S面の
特に頂点近く部分がステップの状態が悪くなり、頂点部
は発光効率が低くなっている。これは六角錐形状の素子
では、それぞれの面のほぼ中心部分を中心に頂点側、側
辺左側、側辺右側、底面側に4 箇所に区分され、特に頂
点側部分は最もステップの状態が波打っていて、頂上付
近になると異常成長が起こりやすくなっているためであ
る。これに対して、側辺側の二箇所はどちらもステップ
がほぼ直線状でしかもステップが密集しており極めて良
好な成長状態になっており、また、底面に近い部分はや
や波打つステップであるが、頂点側ほどの異常成長は起
こっていない。そこで本発明の半導体発光素子では、活
性層への電流注入は頂点近傍側で周囲側よりも低密度と
なるように制御することが可能である。このような頂点
近傍側で低密度の電流を流すためには、電極を斜面の側
部には形成するが、頂点部分では電極を形成しないよう
な構造としたり、或いは頂点部分に電極形成前に電流ブ
ロック領域を形成する構造とすることができる。
【0045】結晶層と第2導電型層には、それぞれ電極
が形成される。接触抵抗を下げるために、コンタクト層
を形成し、その後で電極をコンタクト層上に形成しても
良い。これらの電極を蒸着法により形成する場合、p電
極、n電極が結晶層とマスクの下に形成された結晶種層
との双方に付着してしまうと短絡してしまうことがあ
り、それぞれ精度よく蒸着することが必要となる。
【0046】上記半導体発光素子は、複数個を並べて画
像表示装置や照明装置を構成することが可能である。例
えば、各素子を3原色分揃え、走査可能に配列すること
で、S面を利用して電極面積を抑えることができるた
め、少ない面積でディスプレイとして利用できる。
【0047】次に、上記半導体発光素子の代表的な形状
例について説明する。先ず、第1番目の例は、ストライ
プ状の結晶成長層24を成長基板20上に形成する例で
あり、図6に示すように、成長基板20上形成された下
地成長層21上のマスク層22の窓領域からストライプ
状の結晶成長層24が形成されている。ストライプ状の
結晶成長層24はその側面26がS面とされ、傾斜した
側面26にも活性層25が延在されていることから、活
性層25の面積は結晶成長層24の写像面積よりも大き
なサイズとなる。従って、有効に輝度飽和を緩和するこ
とができ、素子の信頼性を改善できる。
【0048】2番目の例は、長方台形状の結晶成長層3
4を成長基板30上に形成する例であり、図7に示すよ
うに、成長基板30上形成された下地成長層31上のマ
スク層32の窓領域からストライプ状で且つ長方台形状
の結晶成長層34が形成されている。長方台形状の結晶
成長層34はその側面33SがS面とされ、長手方向の
端部の面は(11−22)面とされる。結晶成長層34
の上面33Cは基板主面と同じC面とされる。活性層は
図示を省略しているが、傾斜した側面33S、面34、
上面33Cにも延在され、活性層の面積は結晶成長層3
4の写像面積よりも大きなサイズとなる。従って、有効
に輝度飽和を緩和することができ、素子の信頼性を改善
できる。
【0049】3番目の例は、図8に示すように、四角台
形状の結晶成長層44を成長基板40上に形成する例で
あり、成長基板40上形成された下地成長層41上のマ
スク層42の窓領域からマトリクス状に配列されたパタ
ーンで四角錐台形状の結晶成長層43が形成されてい
る。四角錐台形状の結晶成長層43はその傾斜した一側
面43SがS面とされ、他の傾斜した一側面44は(1
1−22)面とされる。結晶成長層43の上面43Cは
基板主面と同じC面とされる。活性層は図示を省略して
いるが、傾斜した側面43S、面44、上面43Cにも
延在され、活性層の面積は結晶成長層43の写像面積よ
りも大きなサイズとなる。従って、有効に輝度飽和を緩
和することができ、素子の信頼性を改善できる。
【0050】4番目の例は、図9に示すように、六角錐
形状の結晶成長層53を成長基板50上に形成する例で
あり、成長基板50上形成された下地成長層51上のマ
スク層52の窓領域からマトリクス状に配列されたパタ
ーンで六角錐形状の結晶成長層53が形成されている。
六角錐形状の結晶成長層53はその傾斜した各側面がS
面とされ、活性層は図示を省略しているが、傾斜した各
S面に沿って延在され、活性層の面積は結晶成長層53
の写像面積よりも大きなサイズとなる。従って、有効に
輝度飽和を緩和することができ、素子の信頼性を改善で
きる。
【0051】5番目の例は、図10に示すように、六角
錐台形状の結晶成長層63を成長基板60上に形成する
例であり、成長基板60上形成された下地成長層61上
のマスク層62の窓領域からマトリクス状に配列された
パターンで六角錐台形状の結晶成長層63が形成されて
いる。六角錐形状の結晶成長層63はその傾斜した各側
面63SがS面とされ、上面63Cが基板主面と同じC
面とされている。また、六角錐形状の結晶成長層63の
底面側にはM面(1−100)面も低い高さで形成され
る。活性層は図示を省略しているが、傾斜した各S面お
よびC面に沿って延在され、活性層の面積は結晶成長層
63の写像面積よりも大きなサイズとなる。従って、有
効に輝度飽和を緩和することができ、素子の信頼性を改
善できる。
【0052】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、活性層の成長速度をほぼ一定に保つことが
でき、活性層の膜厚変動を解消し特性の劣化を解消する
ことが可能である。また、本発明によれば、例えば多重
量子井戸を構成する各量子井戸の厚さがほぼ等しく、優
れた発光特性(例えば発光波長ピークの半値幅の減少
等)を有する半導体発光素子を実現することが可能であ
る。
【図面の簡単な説明】
【図1】半導体発光素子の一例を示す図面であり、
(a)は概略断面図、(b)は概略平面図である。
【図2】半導体発光素子の製造プロセスの一例を示す図
面であり、(a)は下地成長層形成工程を示す概略断面
図、(b)はマスク層形成工程を示す概略断面図、
(c)は結晶成長層の選択成長工程を示す概略断面図、
(d)はマスク層上への結晶成長工程を示す概略断面
図、(e)は活性層及びp型GaN層の選択成長工程を
示す概略断面図である。
【図3】活性層を選択成長する際の原料ガスの供給の様
子を模式的に示すものであり、(a)はマスク上に結晶
が成長されていない場合の原料ガス供給の様子を示す模
式図、(b)はマスク上に結晶が成長されている場合の
原料ガス供給の様子を示す模式図である。
【図4】比較例における原料ガス供給のタイミングチャ
ートである。
【図5】実施例における原料ガス供給のタイミングチャ
ートである。
【図6】半導体発光素子の一形状例を示す概略斜視図で
ある。
【図7】半導体発光素子の他の形状例を示す概略斜視図
である。
【図8】半導体発光素子のさらに他の形状例を示す概略
斜視図である。
【図9】半導体発光素子のさらに他の形状例を示す概略
斜視図である。
【図10】半導体発光素子のさらに他の形状例を示す概
略斜視図である。
【符号の説明】
1,11 下地成長層、2 GaN層、3,16 活性
層、12 マスク層、13 窓領域、15 結晶
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA03 CA05 CA23 CA34 CA40 CA46 CA65 CA67 5F045 AA04 AB14 AC08 AC09 AD10 BB01 BB07 CA09 DA55 DB00 DB01 DB06

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 基板上に活性層を選択的に成長する選択
    成長方法において、 上記活性層の非成長領域に予め結晶を形成しておき、そ
    の後、活性層を成長することを特徴とする選択成長方
    法。
  2. 【請求項2】 上記活性層を多層構造とすることを特徴
    とする請求項1記載の選択成長方法。
  3. 【請求項3】 上記活性層を多重量子井戸とすることを
    特徴とする請求項2記載の選択成長方法。
  4. 【請求項4】 上記活性層は、MOCVD法により成長
    させることを特徴とする請求項1記載の選択成長方法。
  5. 【請求項5】 上記結晶は、上記MOCVD法における
    キャリアガスを窒素ガスにすることにより上記非成長領
    域に成長させることを特徴とする請求項4記載の選択成
    長方法。
  6. 【請求項6】 上記結晶は、上記MOCVD法における
    成長温度を下げることにより上記非成長領域に成長させ
    ることを特徴とする請求項4記載の選択成長方法。
  7. 【請求項7】 上記基板上に開口部を有するマスクを配
    し、当該マスクの開口部に対応して上記活性層を選択的
    に成長させることを特徴とする請求項1記載の選択成長
    方法。
  8. 【請求項8】 上記マスク上に上記結晶を成長しておく
    ことを特徴とする請求項7記載の選択成長方法。
  9. 【請求項9】 上記結晶は、多結晶状の結晶であること
    を特徴とする請求項1記載の選択成長方法。
  10. 【請求項10】 上記結晶は、窒化ガリウム系化合物半
    導体であることを特徴とする請求項1記載の選択成長方
    法。
  11. 【請求項11】 少なくとも選択成長されたクラッド
    層、ガイド層及び活性層を有するとともに、活性層が多
    重量子井戸からなり、 上記多重量子井戸を構成する各量子井戸の厚さがほぼ等
    しいことを特徴とする半導体発光素子。
  12. 【請求項12】 上記活性層は、マスクの開口部に対応
    して選択的に成長されていることを特徴とする請求項1
    1記載の半導体発光素子。
  13. 【請求項13】 上記活性層は、窒化ガリウム系化合物
    半導体からなることを特徴とする請求項11記載の半導
    体発光素子。
  14. 【請求項14】 少なくともクラッド層、ガイド層及び
    活性層を順次選択成長する半導体発光素子の製造方法に
    おいて、 上記活性層の非成長領域に予め結晶を形成しておき、そ
    の後、活性層を成長することを特徴とする半導体発光素
    子の製造方法。
  15. 【請求項15】 サファイア基板上に開口部を有するマ
    スクを介して成長した窒化物の傾斜成長面上に上記クラ
    ッド層、ガイド層及び活性層を順次成長させることを特
    徴とする請求項14記載の半導体発光素子の製造方法。
  16. 【請求項16】 上記活性層を多層構造とすることを特
    徴とする請求項14記載の半導体発光素子の製造方法。
  17. 【請求項17】 上記活性層を多重量子井戸とすること
    を特徴とする請求項16記載の半導体発光素子の製造方
    法。
  18. 【請求項18】 上記活性層は、MOCVD法により成
    長させることを特徴とする請求項14記載の半導体発光
    素子の製造方法。
  19. 【請求項19】 上記結晶は、上記MOCVD法におけ
    るキャリアガスを窒素ガスにすることにより上記非成長
    領域に成長させることを特徴とする請求項18記載の半
    導体発光素子の製造方法。
  20. 【請求項20】 上記結晶は、上記MOCVD法におけ
    る成長温度を下げることにより上記非成長領域に成長さ
    せることを特徴とする請求項18記載の半導体発光素子
    の製造方法。
JP2002009285A 2002-01-17 2002-01-17 結晶成長方法、半導体発光素子及びその製造方法 Expired - Fee Related JP3912117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002009285A JP3912117B2 (ja) 2002-01-17 2002-01-17 結晶成長方法、半導体発光素子及びその製造方法
US10/341,827 US6969670B2 (en) 2002-01-17 2003-01-14 Selective growth method, and semiconductor light emitting device and fabrication method thereof
US11/144,565 US7067339B2 (en) 2002-01-17 2005-06-03 Selective growth method, and semiconductor light emitting device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002009285A JP3912117B2 (ja) 2002-01-17 2002-01-17 結晶成長方法、半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218393A true JP2003218393A (ja) 2003-07-31
JP3912117B2 JP3912117B2 (ja) 2007-05-09

Family

ID=19191503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002009285A Expired - Fee Related JP3912117B2 (ja) 2002-01-17 2002-01-17 結晶成長方法、半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (2) US6969670B2 (ja)
JP (1) JP3912117B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067339B2 (en) * 2002-01-17 2006-06-27 Sony Corporation Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP2009543372A (ja) * 2006-07-10 2009-12-03 アルカテル−ルーセント ユーエスエー インコーポレーテッド 発光結晶構造体
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
JP2014060198A (ja) * 2012-09-14 2014-04-03 Oki Electric Ind Co Ltd 窒化物半導体発光ダイオードの製造方法、及び窒化物半導体発光ダイオード
JP2014525682A (ja) * 2011-09-07 2014-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
US8890184B2 (en) 2011-07-12 2014-11-18 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドPlessey Semiconductors Limited モノリシックledアレイおよびその前駆体

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226138B (en) * 2003-01-03 2005-01-01 Super Nova Optoelectronics Cor GaN-based LED vertical device structure and the manufacturing method thereof
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP4661088B2 (ja) * 2004-06-01 2011-03-30 住友化学株式会社 pn接合を有する化合物半導体基板の製造方法
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
KR100682873B1 (ko) 2004-12-28 2007-02-15 삼성전기주식회사 반도체 발광 소자 및 그 제조 방법
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp GaN系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JPWO2007119433A1 (ja) * 2006-03-20 2009-08-27 財団法人神奈川科学技術アカデミー Iii−v族窒化物層およびその製造方法
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
KR20080032882A (ko) * 2006-10-11 2008-04-16 삼성전기주식회사 발광 다이오드 패키지
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
KR101122020B1 (ko) * 2010-03-17 2012-03-09 한국광기술원 다중발광소자 및 이를 제조하는 방법
US8372671B2 (en) 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
KR101636915B1 (ko) * 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
TW201240145A (en) * 2011-03-21 2012-10-01 Walsin Lihwa Corp Light emitting diode and method of manufacturing the same
CN108987423B (zh) * 2017-06-05 2023-09-12 三星电子株式会社 显示装置
US11271143B2 (en) * 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
DE112020000567A5 (de) * 2019-01-29 2021-12-02 Osram Opto Semiconductors Gmbh μ-LED, μ-LED ANORDNUNG, DISPLAY UND VERFAHREN ZU SELBEN
CN116093216A (zh) * 2023-02-20 2023-05-09 江苏第三代半导体研究院有限公司 一种外延结构及其制备方法和双色led器件

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4526624A (en) 1982-07-02 1985-07-02 California Institute Of Technology Enhanced adhesion of films to semiconductors or metals by high energy bombardment
DE69115596T2 (de) * 1990-08-24 1996-09-19 Nec Corp Verfahren zur Herstellung einer optischen Halbleitervorrichtung
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP2746065B2 (ja) * 1993-07-29 1998-04-28 日本電気株式会社 光半導体素子の製造方法
JP2842292B2 (ja) * 1994-09-16 1998-12-24 日本電気株式会社 半導体光集積装置および製造方法
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
KR100229676B1 (ko) 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10178232A (ja) * 1996-12-17 1998-06-30 Nec Corp 半導体レーザおよびその製造方法
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
TW427039B (en) * 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
US6316357B1 (en) 1997-10-08 2001-11-13 Industrial Technology Research Institute Method for forming metal silicide by laser irradiation
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3925753B2 (ja) 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP3116350B2 (ja) * 1998-06-16 2000-12-11 日本電気株式会社 半導体レーザの製造方法
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2000058461A (ja) 1998-08-12 2000-02-25 Nec Corp 窒化物半導体層の選択成長方法
JP3206555B2 (ja) * 1998-08-13 2001-09-10 日本電気株式会社 窒化ガリウム系半導体発光素子及びその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3275858B2 (ja) 1998-12-08 2002-04-22 日本電気株式会社 化合物半導体素子の製造方法
JP4196498B2 (ja) 1999-07-28 2008-12-17 ソニー株式会社 エピタキシャル層の形成方法
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP3339488B2 (ja) * 2000-02-25 2002-10-28 日本電気株式会社 光半導体装置およびその製造方法
US6583445B1 (en) 2000-06-16 2003-06-24 Peregrine Semiconductor Corporation Integrated electronic-optoelectronic devices and method of making the same
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3906654B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
JP4356208B2 (ja) * 2000-08-01 2009-11-04 ソニー株式会社 窒化物半導体の気相成長方法
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US6277711B1 (en) 2001-01-08 2001-08-21 Jiahn-Chang Wu Semiconductor matrix formation
JP2002270893A (ja) * 2001-03-06 2002-09-20 Sony Corp 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067339B2 (en) * 2002-01-17 2006-06-27 Sony Corporation Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP2009543372A (ja) * 2006-07-10 2009-12-03 アルカテル−ルーセント ユーエスエー インコーポレーテッド 発光結晶構造体
US8890184B2 (en) 2011-07-12 2014-11-18 Samsung Electronics Co., Ltd. Nanostructured light-emitting device
JP2014525682A (ja) * 2011-09-07 2014-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス部品
US9059353B2 (en) 2011-09-07 2015-06-16 Osram Opto Semiconductors Gmbh Optoelectronic component
KR101909961B1 (ko) * 2011-09-07 2018-10-19 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트
JP2014060198A (ja) * 2012-09-14 2014-04-03 Oki Electric Ind Co Ltd 窒化物半導体発光ダイオードの製造方法、及び窒化物半導体発光ダイオード
JP2013093601A (ja) * 2012-12-26 2013-05-16 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオード
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドPlessey Semiconductors Limited モノリシックledアレイおよびその前駆体
JP2020057640A (ja) * 2018-09-28 2020-04-09 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7320770B2 (ja) 2018-09-28 2023-08-04 セイコーエプソン株式会社 発光装置およびプロジェクター

Also Published As

Publication number Publication date
US6969670B2 (en) 2005-11-29
US20030138983A1 (en) 2003-07-24
US7067339B2 (en) 2006-06-27
JP3912117B2 (ja) 2007-05-09
US20050221593A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP3912117B2 (ja) 結晶成長方法、半導体発光素子及びその製造方法
JP2003218034A (ja) 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP3906654B2 (ja) 半導体発光素子及び半導体発光装置
JP3899936B2 (ja) 半導体発光素子及びその製造方法
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2003218395A (ja) 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP4345776B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP2002270893A (ja) 半導体発光素子、表示装置、半導体発光素子の製造方法及び半導体レーザーの製造方法
JP2003031844A (ja) 半導体発光素子の製造方法
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JP3948236B2 (ja) 半導体発光素子及びその製造方法
JP3985488B2 (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050525

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees