JP3275858B2

JP3275858B2 - 化合物半導体素子の製造方法

Info

Publication number: JP3275858B2
Application number: JP34883098A
Authority: JP
Inventors: 正芳辻
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-08
Filing date: 1998-12-08
Publication date: 2002-04-22
Anticipated expiration: 2018-12-08
Also published as: JP2000174391A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、化合物半導体素子
の製造方法に関し、特に、マスクを用いて選択的に成長
を行う化合物半導体素子の製造方法に関する。

【０００２】

【従来の技術】光ファイバ通信システムは近年目覚まし
い発展を遂げ、400Mb/s、1.2Gb/s等の大容量光通信シス
テムが日本国内をはじめ、海底ケーブルを通じて諸外国
との間にも導入されている。

【０００３】この光通信システム用の主たるデバイスと
しては、III-Ｖ族化合物半導体により形成された半導体
レーザ、光アンプ、光変調器、受光素子等があげられ
る。これらのデバイスは、将来の10Gb/s、40Gb/s等の超
高速・大容量光通信システムの実現のため、より高性能
化、低消費電力化の研究開発が進められている。また、
近年、マルチメディア社会の到来を控え、光ファイバを
家庭まで、あるいは、そのごく近くまで敷設する光加入
者通信システムが導入されはじめている。

【０００４】上記の背景を基に、各種光デバイスに対し
ては、高性能化、集積化、そして低コスト化が求められ
ている。近年、これらデバイスの製造方法に関し、画期
的な製造方法が開発された。半導体基板上にストライプ
状に開口部を持つ誘電体マスクを形成し、そのストライ
プ方向のマスク幅を変化させることにより、面内で半導
体組成の異なる、あるいは、層厚の異なる半導体層を含
む、光半導体集積素子を形成する技術である。この技術
は、特公平7-50815号公報に記載されており、その説明
図を図６に示す。

【０００５】まず、半導体基板上全面に、SiO₂等の誘電
体マスクを形成する（図6(a)）。次に、フォトレジスト
工程と誘電体マスクのエッチング工程を経て、図6(b)の
ようなマスクパターンニング基板を完成する。上記、マ
スク形状は、[011]方向に相対する一対のストライプ形
状であり、マスク幅はWm、開口幅Woである。そして、有
機金属気相成長法(MOVPE)等により、該開口部Woに、ク
ラッド層、活性層等を含むダブルへテロ(DH)構造を選択
成長する（図6(c)）。ここで、ストライプ方向でマスク
幅Wmや開口幅Woを変化させることにより、選択成長層の
組成や層厚を任意に変化させることができる。

【０００６】この選択成長技術は、面内で組成や層厚の
異なる層を一括形成できる点で画期的であり、この技術
を使えば、半導体レーザの活性層と、光変調器のガイド
層の組成を変化させることも容易であり、光素子や光集
積素子を製造する基幹技術となっている。

【０００７】次に、選択成長により形成されたDH構造を
素子化するためには、そのメサ形状を埋め込む工程が必
要である。この工程では、メサ頂上部に誘電体マスクを
形成し、選択的に埋め込み(BH)成長を行う方法がとられ
ており、この例は、アイ・イー・イー・イーフォトニ
スステクノロジーレターズ(IEEE Photonics Tec
h. Lett.) 8巻、p.179、(1996)に記載されている。そ
の説明図を図7に示す。

【０００８】選択成長により形成されたDH構造（図7
(a)）全面に、SiO₂を堆積させ（図7(b)）、バッファー
ドHFによりSiO₂層をエッチングする。このとき、SiO₂層
の膜厚は、DH構造のメサ側面のほうが平坦部に比べて薄
いので、エッチング時間を調整すれば、メサ底部とメサ
頂上のSiO₂のみが残るようにすることができる(図7
(c)）。そして、メサ部をレジストで覆い(図7(d))、再
びバッファードHFでエッチングし、メサ頂上部のみにSi
O₂が残るようにする(図7(e))。そして、埋め込み(BH)成
長を行う(図7(f)）。その後、メサ頂上部のSiO₂を除去
し、再度埋め込み成長を行い、メサ全体を埋め込み、電
極を形成して素子化を完成する。

【０００９】

【発明が解決しようとする課題】従来の製造方法では、
まず図6に示したダブルへテロ(DH)構造を作製する工程
において、SiO₂等の誘電体層を熱CVD等で堆積する工程
が必須となる。また、図7に示した埋め込み(BH)成長の
工程においても、SiO₂等の誘電体膜の堆積が必須であ
り、且つ、メサ頂上部のみに誘電体マスクを残すため
に、目合わせ工程とエッチング工程を厳密に制御する必
要性がある。

【００１０】ここで、後者は、光集積素子等の複数の素
子を面内に形成する場合にさらにプロセスを困難にし、
歩留まりを低下させる問題点がある。つまり、面内に素
子を集積する場合は、組成や層厚の異なる化合物半導体
層を選択成長により積層することになるが、このとき必
然的にDH構造等のメサ形状の高さはおのおの異なること
になる。次の埋め込み工程のために、メサの頂上部にの
み誘電体マスクを形成する必要性があるわけであるが、
上記のように、目合わせ工程とエッチング工程の厳密制
御により行うので、各メサ形状の高さが異なると、これ
らの工程のトレランスが極めて小さくなり、大面積にわ
たって制御性良く、メサ頂上に誘電体マスクを形成する
ことが困難になる。

【００１１】これらの工程を簡便に代替できる、あるい
は、削除できる製造工程を確立できれば、化合物半導体
素子の製造コストを大幅に低減することができる。

【００１２】本発明の目的は、化合物半導体素子の製造
工程を簡略化して、低コストの素子を歩留まり良く提供
することにある。

【００１３】

【課題を解決するための手段】本発明の化合物半導体素
子は、基板上に、複数の化合物半導体層を積層して半導
体素子を形成する製造方法において、該化合物半導体層
の一部を酸化し、その酸化化合物半導体層をマスクとし
て選択的に成長を行う工程を含むことを特徴とする。本
発明は、従来、選択的に成長する際のマスクとして用い
ていたSiO₂等の代わりに酸化化合物半導体層をマスクと
して用いることで製造工程の削減、低コスト化が実現で
きる。

【００１４】より具体的には、本発明の化合物半導体素
子の製造方法では、前記酸化化合物半導体層のマスクに
空隙部を形成し、空隙部に化合物半導体層の選択成長を
行うことで、選択成長の際に用いるマスク作成工程が削
減可能となる。

【００１５】また、前記化合物半導体の一部の酸化が、
選択成長により形成された化合物半導体層の上面を酸化
である場合は、この酸化化合物半導体層をマスクとして
選択埋め込み成長することができ、SiO₂等の代わりに酸
化化合物半導体層をマスクとして用いることで製造工程
の削減、低コスト化が実現できる。

【００１６】さらに、本発明の化合物半導体素子の製造
方法では、基板上に空隙部を有する酸化化合物半導体マ
スクを形成し、該空隙部に選択成長を行う工程と、前記
選択成長により得られた化合物半導体層の上面を酸化し
てマスクを形成し、選択埋め込み成長を行うことを特徴
とする。化合物半導体素子は、少なくとも２つの光機能
素子が集積された光集積素子でもよい。

【００１７】また、基板上に、第一導電型クラッド層、
活性層あるいはガイド層、第二導電型クラッド層を含む
ダブルへテロ(DH)構造を選択成長させる化合物半導体素
子の製造方法において、該選択成長のマスク層として酸
化させた化合物半導体層を用いることを特徴とする。

【００１８】さらに、基板上に、第一導電型クラッド
層、活性層あるいはガイド層、第二導電型クラッド層を
含むダブルへテロ(DH)構造を選択成長させ、次に該DH構
造を埋め込む化合物半導体素子の製造方法において、そ
の埋め込み工程が、該DH構造の最上部に形成された化合
物半導体層を酸化させる工程と、その酸化させた化合物
半導体層をマスクとして選択的な埋め込み成長を行う工
程と、を含むことを特徴とする。

【００１９】また、基板上に、ストライプ状の開口部を
有する選択成長用のマスクを形成し、ストライプ方向の
マスク幅を変化させることにより、面内で組成や成長層
厚の異なる半導体層を含む複数個の光半導体素子を一括
形成する光集積素子の製造方法において、上記選択成長
により形成されたメサ構造の最上部の化合物半導体層を
酸化させる工程と、その酸化させた化合物半導体層をマ
スクとして選択的な埋め込み成長を行う工程と、を含む
ことを特徴とする。

【００２０】なお、基板は積層する化合物半導体層によ
って種々の基板を用いることができ、ＧａＡｓ、Ｉｎ
Ｐ、ＧａＮ等の化合物半導体基板でもよく、Ａｌ₂Ｏ₃や
ＳｉＣ等の基板でもよい。

【００２１】また化合物半導体素子の一例としては、光
導波路、半導体レーザ、受光素子、光変調器、光増幅
器、光スイッチ等の光半導体素子や化合物電子デバイス
にも適用可能である。さらに光集積素子としては、上述
の化合物半導体素子のうち少なくとも２つを組み合わせ
たものに適用可能である。

【００２２】

【発明の実施の形態】本発明の第１の実施の形態につい
て、図面を用いて詳細に説明する。図１は、本発明の第
１の実施の形態である化合物半導体素子の製造方法を適
用した埋め込み型半導体レーザのDH構造の製造工程図で
ある。

【００２３】第１の実施の形態の化合物半導体素子の製
造方法では、選択成長法によりマスクの空隙部に選択成
長層を形成する際に、従来のSiO₂マスクの代わりに酸化
化合物半導体マスクを用いている。

【００２４】まずGaAs(100)基板1上に、有機金属気相成
長法(MOVPE)で、n-AlGaAsクラッド層2、n-GaInP酸化ス
トップ層3、AlGaAs層4を順次積層する(図1(a))。上記、
AlGaAs層4をフォトレジスト工程とエッチング工程によ
り、一対のストライプ状のマスク形状とし、その層を酸
化させる(図1(b))。次に、この酸化AlGaAs層5を選択成
長用のマスクとして用い、ダブルへテロ(DH)構造を選択
成長する。DH構造としては、n-AlGaAsクラッド層6、InG
aAs-SCH(Separate Confinement heterostructure:
分離光閉じ込めヘテロ構造)活性層7、p-AlGaAsクラッド
層8 を積層した(図1(c))。

【００２５】上記製造方法では、酸化AlGaAs層を選択成
長用のマスクとして用いることで、従来のSiO₂マスクの
形成が不要となり、SiO₂の堆積工程を削除できる。その
代替として、AlGaAs層4の酸化工程が導入されるが、AlG
aAs層4の成長は、n-AlGaAsクラッド層2等の成長に引き
続き、一回の結晶成長で形成できるので工数の増加には
ならない。また、AlGaAs層をマスクとして機能させるた
めの酸化工程は、水蒸気を導入した恒温炉に数分間程度
入れるだけ（水蒸気酸化法）、あるいは、硝酸系溶液に
浸すだけでよく、従来の製造方法より簡略化を図ること
ができる。

【００２６】本発明の第２の実施の形態について、図面
を用いて詳細に説明する。図2は、本発明の第２の実施
の形態である化合物半導体素子の製造方法を適用した埋
め込み型半導体レーザの埋め込み(BH)工程を説明するた
めの製造工程図である。

【００２７】第２の実施の形態の化合物半導体素子の製
造方法では、マスク形成部以外を選択的に埋め込む際
に、従来のSiO₂マスクの代わりに酸化化合物半導体マス
クを用いている。

【００２８】まず、選択成長で形成されたDH構造を図2
(a)に示す。次に、DH選択成長に用いた酸化AlGaAs層5を
除去し、メサ頂上部のp-AlGaAsクラッド層8の一部を酸
化させる(図2(b))。このAlGaAs酸化層9を用いて、埋め
込み成長を行う(図2(c))。

【００２９】上記製造方法により、従来のBH成長工程
(図7)における、SiO₂堆積工程、及び、フォトレジスト
工程での目合わせ及びエッチング等を省略することがで
き、プロセス工程の大幅な短縮が可能となる。

【００３０】なお、第２の実施の形態では、DH選択成長
に酸化AlGaAsのマスクを用いた例で説明したが、メサ頂
上部にマスクを形成する困難性のみに着目するのであれ
ば、ＤＨ選択成長にSiO₂マスクを用いたものでもよいこ
とは明かである。

【００３１】本発明の第３の実施の形態について、図面
を用いて詳細に説明する。図3は、本発明の第３の実施
の形態を適用した半導体レーザと光変調器を集積化した
DFB-LDのプロセスを説明するための断面図である。

【００３２】まず、半導体基板上11に酸化化合物半導体
層12を形成する。形成手法としては、Alを含む化合物半
導体層を成長し、フォトレジスト工程とエッチングによ
り任意の形状を作製し、最後に水蒸気酸化や硝酸系溶液
による酸化を行えばよい。あるいは半導体基板11の表面
層を酸化させ、次にフォトレジスト工程とエッチング工
程により、酸化マスクを形成しても良い。

【００３３】ここで、形成した酸化マスク層の形状は、
図3(a)に示すように、領域Iのマスク幅の方が領域IIの
それより狭いとする。次に、選択成長DH構造13をMOVPE
法等により形成する（図3(b)）。ここで、同図(b)で
は、簡略化のため、一対の酸化層マスクに挟まれた部分
のみ選択成長層を記載しており、マスク両端の選択成長
層は記載していない。図3(b)において、特徴的なこと
は、選択成長層13の高さが、領域Iではh_I、領域IIではh
_II（h_I＜ h_II）と異なる点である。次に、該選択成長
層13を埋め込むために、その頂上部に選択埋め込み成長
用のマスク層を形成する必要がある。

【００３４】ここで、従来の方法では、上記のようにメ
サの高さが異なるので、メサ頂上部のみにマスクを形成
することが比較的困難であったが、本特許の手法では酸
化法を用いるので極めて簡単に可能となる。すなわち、
酸化化合物半導体層12を除去した後、選択成長DH構造層
13の頂上部のみを酸化させることにより、図3(c)の構造
を得ることができる。よって、この酸化層14を選択埋め
込み用のマスクとして、埋め込み成長が可能となる。

【００３５】上記製造方法により、光集積素子の製造に
おいて問題となっていた歩留まりを大幅に改善すること
ができる。この効果は、上記のように、酸化層を選択成
長のマスクとして用いたことにより、製造工程の簡略
化、簡便化が達成されたことに起因する。

【００３６】

【実施例】本発明を適用した選択成長DH構造の製造工程
と、選択埋め込みBH構造の製造工程を用いて作製した0.
98μm帯のAlGaAs-LDを、実施例として図４に示し、その
製造工程を説明する。

【００３７】まず、GaAs(100)just基板1上に、有機金属
気相成長(MOVPE)法を用いて下記の層を全面に成長す
る。n-Al_0.4Ga_0.6Asクラッド層2（Si-dope：1×10¹⁷cm
^-3）を1μm、n-Ga_0.5In_0.5P酸化ストップ層3（Si-dop
e：1×10¹⁷cm^-3）を10nm、そしてAl_0.7Ga_0.3As層を30nm
である。次に、Al_0.7Ga_0.3As層にフォトレジスト工程と
エッチング工程により、選択DH成長用のマスク形状に加
工し、このウエハを水蒸気酸化炉に導入してAlGaAs層を
酸化させる。水蒸気酸化は、N₂流量1Lを水温80℃の通し
て恒温炉（470℃）に導入する条件において、サンプル
をその高温炉に5分間入れることにより行った。その
後、酸化AlGaAs層を選択成長のマスクとして用いて、DH
構造を選択成長した。DH構造は、n-Al_0.4Ga_0.6Asクラッ
ド層6（Si-dope：1×10¹⁷cm^-3）を0.1μm、In_0.2Ga_0.8A
s-SCH活性層7、p-Al_0.4Ga_0.6Asクラッド層8（Zn-dope：
1×10¹⁸cm^-3）を0.1μmからなる。次に、マスクとして
用いたAlGaAs酸化層を除去した後、ウエハを再び水蒸気
酸化炉に導入して、メサ頂上部のp-Al_0.4Ga_0.6Asクラッ
ド層8の一部（10nm程度）を酸化させる。この層を埋め
込み選択成長のマスクとして用いて、p-Al_0.4Ga_0.6As
（Zn-dope：1×10¹⁸cm^-3）0.5μmとn-Al_0.4Ga_0.6As（Si
-dope：1×10¹⁸cm^-3）0.5μmからなるpn埋め込み層10を
成長する。次に、メサ頂上部のAlGaAs酸化層を除去し、
全面にp-Al_0.4Ga_0.6As（Zn-dope：1×10¹⁸cm^-3）0.5μm
とp-GaAs（Zn-dope：1×10¹⁹cm^-3）0.2μmからなるキャ
ップ層15を成長する。その後、ｐ電極16とn電極17をス
パッタ法により形成して、図４の素子を完成する。

【００３８】上記製造方法により、製造工程が20%削減
され、製造コストを低減することができた。作製した素
子は、一例として、AlGaAs-LDについて述べたが、InP基
板上に作製されるInP/InGaAs材料系の半導体LD、光変調
器、光アンプ、受光素子等についても同様に製造するこ
とができる。

【００３９】本発明を適用して作製したDFB-LDを、実施
例として図５に示し、その工程を説明する。

【００４０】まず、InP(100)just基板21上に、熱CVD法
によりSiO₂膜を0.2μm積層し、その後、フォトレジスト
工程とエッチング工程により、選択DH成長用のマスク形
状に加工する。次に、該マスクを用いて、n-InPクラッ
ド層（Si-dope：5×10¹⁷cm^-3）を0.2μm、InP/InGaAsP
(1.3Q)歪MQW活性層、p-InPクラッド層（Zn-dope：5×10
¹⁷cm^-3）を0.2μm、InGaAsトップ層からなるDH構造22を
選択成長する。その後、SiO₂マスクを除去した後、ウエ
ハを硝酸系溶液に浸し、InGaAsトップ層のみ酸化させ
る。次に、DHメサ構造の頂上部に形成された、その酸化
InGaAs層を用いて埋め込み成長を行った。埋め込み成長
層は、Fe-InP層23を1μm、n⁺-InP埋め込み層24（Si-dop
e：6×10¹⁷cm^-3）を0.2μm、p-InPキャップ層25(Zn-dop
e：5×10¹⁷cm^-3）を0.5μm、p-InGaAsコンタクト層26(Z
n-dope：2×10¹⁸cm^-3）を0.2μmである。その後、素子
分離の後、p電極16とn電極17をスパッタ法により形成し
て、図５の集積素子を完成する。

【００４１】上記DH構造22では、InGaAs層をトップ層と
し、溶液酸化により酸化層を形成した例を示したが、該
トップ層をInAlAs層やAlAsSb層として水蒸気酸化により
酸化層を形成する手法も有用である。

【００４２】上記製造方法により、製造工程が25%削減
され、製造コストを低減することができた。作製した素
子は、半導体レーザと光変調器を集積した２素子からな
る集積素子であるが、本特許の製造工程の長所は集積す
る素子が増えても、あるいは、大面積になっても、歩留
まりが低下しない点にある。この効果は、選択成長のマ
スク層として、化合物半導体層を酸化させた層を用いて
いる点に起因する。

【００４３】作製した素子は、一例として、DFB-LDにつ
いて述べたが、半導体基板上に作製される半導体LD、光
変調器、光アンプ、受光素子等のあらゆる集積素子につ
いても同様に製造することができる。

【００４４】

【発明の効果】本発明によれば、化合物半導体素子及び
それらの集積素子の製造工程を簡略化、簡便化すること
が可能であり、それらの製造コストを大幅に低減するこ
とができる。また、多数の素子を集積化した場合、ある
いは、大面積に素子を形成する場合にも、制御性良く任
意の場所に、選択成長用の酸化化合物半導体層（マス
ク）を形成することができるので、製造の歩留まりを大
幅に改善することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の製造工程を説明す
るための図である。

【図２】本発明の第２の実施の形態の製造工程を説明す
るための図である。

【図３】本発明の第３の実施の形態の製造工程を説明す
るための図である。

【図４】本発明の製造方法を用いて一実施例である半導
体レーザの断面図である。

【図5】本発明を用いた一実施例であるDFB-LDの斜視図
と断面図である。

【図6】従来の選択成長DH構造の製造方法を説明するた
めの図である。

【図7】従来の選択BH埋め込み成長の製造方法を説明す
るための図である。

【符号の説明】

１ GaAs(100)基板２ n-AlGaAsクラッド層３ GaInP酸化ストップ層４ AlGaAs層５酸化AlGaAs層６ n-AlGaAsクラッド層７ InGaAs-SCH活性層８ p-AlGaAsクラッド層９酸化AlGaAs層 10 pn-AlGaAs埋め込み層 11 半導体基板 12 酸化化合物半導体層 13 選択成長DH構造層 14 酸化層 15 p-AlGaAs/GaAsキャップ層 16 ｐ電極 17 ｎ電極 18 SiO₂マスク 19 レジスト 20 選択埋め込み成長層 21 InP(100)基板 22 DH構造 23 Fe-InP埋め込み層 24 n⁺-InP埋め込み層 25 p-InPキャップ層 26 p-InGaAsコンタクト層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01S 5/00 - 5/50 H01L 21/205 H01L 33/00

Claims

(57)【特許請求の範囲】

【請求項１】基板上に、選択成長により形成された第一
導電型クラッド層、活性層あるいはガイド層、第二導電
型クラッド層を含むダブルへテロ(DH)構造を有し、該DH
構造が埋め込まれた光半導体素子を含む化合物半導体素
子の製造方法において、その埋め込み工程が、該DH構造
の最上部に形成された化合物半導体層を酸化させる工程
と、その酸化させた化合物半導体層をマスクとして選択
的な埋め込み成長を行う工程と、を含むことを特徴とす
る化合物半導体素子の製造方法。
【請求項２】基板上に、ストライプ状の開口部を有する
選択成長用のマスクを形成し、ストライプ方向のマスク
幅を変化させることにより、面内で組成や成長層厚の異
なる半導体層を含む複数個の光半導体素子を一括形成し
た光集積素子の製造方法において、前記選択成長により
形成されたメサ構造の最上部の化合物半導体層を酸化さ
せる工程と、その酸化させた化合物半導体層をマスクと
して選択的な埋め込み成長を行う工程と、を含むことを
特徴とする光集積素子の製造方法。