KR101122020B1 - 다중발광소자 및 이를 제조하는 방법 - Google Patents

다중발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101122020B1
KR101122020B1 KR1020100023611A KR20100023611A KR101122020B1 KR 101122020 B1 KR101122020 B1 KR 101122020B1 KR 1020100023611 A KR1020100023611 A KR 1020100023611A KR 20100023611 A KR20100023611 A KR 20100023611A KR 101122020 B1 KR101122020 B1 KR 101122020B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
active
type semiconductor
patterned
Prior art date
Application number
KR1020100023611A
Other languages
English (en)
Other versions
KR20110104627A (ko
Inventor
전성란
김재범
이승재
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020100023611A priority Critical patent/KR101122020B1/ko
Priority to US13/581,399 priority patent/US8765505B2/en
Priority to PCT/KR2011/001813 priority patent/WO2011115414A2/ko
Publication of KR20110104627A publication Critical patent/KR20110104627A/ko
Application granted granted Critical
Publication of KR101122020B1 publication Critical patent/KR101122020B1/ko
Priority to US14/277,905 priority patent/US9508897B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은 다중발광소자 및 이를 제조하는 방법에 관한 것이다. 본 발명에 의하면, 기판 상에 위치한 버퍼층; 상기 버퍼층 상에 위치한 제1형 반도체층; 상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층; 상기 제1활성층에 의해 노출된 제1형 반도체층 상에 위치한 제2활성층; 및 상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 것을 특징으로 하는 다중발광소자가 제공된다.

Description

다중발광소자 및 이를 제조하는 방법{Multiple light emitting device and method for fabricating the same}
본 발명은 다중발광소자 및 이를 제조하는 방법에 관한 것이다.
LED(Light Emitting Diode)는 전류를 빛으로 변환시키는 반도체 소자로서, 조명, 표시 장치 또는 디스플레이 소자의 광원으로 이용되고 있다. 이러한 LED는 기존의 조명 또는 광원 등에 비해 극소형이며, 소비전력이 적고, 수명이 길며, 반응속도가 빠른 등 매우 우수한 특성을 나타낸다. 이와 더불어서, 수은 및 기타 방전용 가스를 사용하지 않으므로 환경 친화적이다.
한편 LED를 백색의 광원으로 이용할 때에는, 적색, 녹색 및 청색 LED의 세 종류의 광원을 조합하거나, 청색 LED 및 황색 인광체(yellow phospher)의 조합 또는 UV LED 및 RGB 인광체의 조합으로 백색을 형성을 형성할 수 있다.
그러나 상기 종래의 LED를 백색 광원으로 이용할 경우 그 구조가 복잡하거나, 제조 공정이 복잡하거나, 발광 효율이 나빠지는 등의 문제점이 있다.
본 발명의 목적은 발광 효율 손실이 적은 다중발광소자 및 이를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 제1파장을 방출하는 제1활성층과 제2파장을 방출하는 제2활성층이 수평적으로 반복하여 배치된 다중발광소자 및 이를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 기판 상에 위치한 버퍼층; 상기 버퍼층 상에 위치한 제1형 반도체층; 상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층; 상기 제1활성층에 의해 노출된 제1형 반도체층 상에 위치한 제2활성층; 및 상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 것을 특징으로 하는 다중발광소자이 제공된다.
상기 버퍼층과 제1형 반도체층 사이에는 씨드층을 더 포함할 수 있다.
상기 버퍼층은 AlN 또는 GaN를 포함할 수 있다.
상기 제1형 반도체층은 n형 GaN 오믹 접촉층일 수 있다.
상기 제1활성층을 사이에 두고 이웃하는 적어도 두 개의 제2활성층을 구비하며, 상기 이웃하는 적어도 두 개의 제2활성층은 상기 제1활성층에 의해 분리되어 있을 수 있다.
상기 제1활성층 또는 제2활성층은 다중 양자 우물 구조(Multiple Quantum Wells)일 수 있다.
상기 제1활성층은 적어도 한 층의 베리어(barrier)층 및 적어도 한 층의 웰(well)층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 베리어층은 Alx1Ga1-x1-y1Iny1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하며, 상기 웰층은 Alx2Ga1-x2-y2Iny2N (0＜x2＜1, 0＜y2＜1, x2+y2＜1 x2＜x1, y2＜y1)을 포함할 수 있다.
상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 베리어층은 Alx3Ga1-x3-y3Iny3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하며, 상기 웰층은 Alx4Ga1-x4-y4Iny4N (0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함할 수 있다.
상기 제1활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있고, 상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 제1활성층 또는 제2활성층의 상기 베리어층과 웰층은 교대로 적층되어 있으며, 상기 베리어층은 5 내지 15nm의 두께이고, 상기 웰층은 1 내지 3nm의 두께일 수 있다.
상기 제1활성층은 평면상에서 일정 폭을 갖는 직선 형태의 패턴, 일정 폭을 갖는 원 형태의 패턴 및 일정 폭을 갖는 사각 형태를 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태로 상기 제1형 반도체층의 일부가 노출되도록 패턴화되어 있을 수 있다.
상기 제1활성층과 제2형 반도체층 사이에는 마스크 패턴을 더 포함할 수 잇다.
상기 마스크 패턴은 SiO2를 포함할 수 있다.
상기 제1활성층에서 방출되는 제1파장의 광과 상기 제2활성층에서 방출되는 제2파장의 광이 서로 결합하여 생성된 제3파장의 광을 방출할 수 있다.
상기 제1활성층의 폭, 너비 또는 직경은 λ1/4n1(이때, 상기 λ1은 제1활성층에서 방출되는 광의 제1파장, 상기 n1은 제1활성층의 굴절률)의 조건에 만족하고, 상기 제2활성층의 폭, 너비 또는 직경은 λ2/4n2(이때, 상기 λ2은 제2활성층에서 방출되는 광의 제2파장, 상기 n2은 제2활성층의 굴절률)의 조건에 만족하도록 구비될 수 있다.
상기 제2형 반도체층은 P형 GaN 오믹 접촉층일 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 기판 상에 버퍼층, 제1형 반도체층, 제1활성층 및 마스크층을 순차적으로 적층하는 단계; 상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 이용하여 상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계; 상기 패턴화된 제1활성층이 형성된 기판 상에 제2활성층을 형성하는 단계; 및 상기 패턴화된 제1활성층 및 제2활성층 상에 제2형 반도체층을 형성하는 단계;를 포함하며, 상기 제2활성층은 상기 패턴화된 제1활성층에 의해 노출된 상기 제1형 반도체층의 일부 상에 형성되어, 상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되어 형성되는 것을 특징으로 하는 다중발광소자 제조 방법이 제공된다.
상기 버퍼층은 450 내지 600℃의 온도에서 형성하고, 상기 제1형 반도체층 또는 제2형 반도체층은 1000 내지 1100℃의 온도에서 형성하고, 상기 제1활성층 또는 제2활성층은 700 내지 850℃의 온도에서 형성할 수 있다.
상기 버퍼층과 제1형 반도체층 사이에 씨드층을 형성하는 단계를 더 포함할 수 있다.
상기 제2활성층을 형성하는 단계와 상기 제2형 반도체층을 형성하는 단계 사이에, 상기 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.
본 발명의 구성을 따르면 앞서서 기재한 본 발명의 목적을 모두 달성할 수 있다. 구체적으로는 본 발명에 의하면, 발광 효율 손실이 적은 다중발광소자 및 이를 제조하는 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 평면상에서 수평으로 주기적으로 배치된 다중발광소자 및 이를 제조하는 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 다중발광소자의 구조를 보여주는 개념도이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 순서를 보여주는 개념도들이다.
도 3a 내지 도 3c는 패턴화된 제1활성층을 형태를 보여주는 개념도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시 예에 따른 다중발광소자의 구조를 보여주는 개념도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 다중발광소자(100)는 기판(110), 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 패턴화된 제1활성층(152), 마스크 패턴(162), 제2활성층(170) 및 제2형 반도체층(180)을 포함할 수 있다.
이때, 본 발명의 일 실시 예에 따른 다중발광소자(100)는 필요에 따라 씨드층(130) 또는 마스크 패턴(162)을 구비하지 않을 수 있다.
상기 기판(110)은 Al2O3 기판, Si 기판, SiC 기판, GaAs 기판 또는 사파이어 기판일 수 있으며, 바람직하게는 사파이어 기판일 수 있다.
상기 버퍼층(120)은 상기 기판(110)과 상기 기판(110) 상에 위치되는 상기 씨드층(130) 또는 제1형 반도체층(140) 사이에 위치할 수 있으며, 상부에 위치하는 층과의 격자 상수 또는 열팽창 계수 차이를 완화시키기 위해 포함될 수 있다. 그러므로 상기 버퍼층(120)은 격자 상수 또는 열팽창 계수 차이를 완화시킬 수 있는 어떤 물질을 포함하여 이루어질 수 있으나, 바람직하게는 AlN 또는 GaN을 포함하여 이루어질 수 있다.
상기 씨드층(130)은 상기 버퍼층(120) 상에 위치할 수 있다. 상기 씨드층(130)은 μ-GaN층일 수 있다. 상기 μ-GaN는 도핑되지 않은 GaN으로 이루질 수 있다.
상기 제1형 반도체층(140)은 상기 버퍼층(120) 또는 씨드층(130) 상에 위치할 수 있다. 상기 제1형 반도체층(140)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1 -xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1 -(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 N형 불순물이 도핑된 N형 GaN, 특히, Si이 도핑된 N형 GaN 오믹 접촉층일 수 있다.
상기 패턴화된 제1활성층(152)은 양자 우물 구조, 바람직하게는 다중 양자 우물 구조(MQWs ; Multiple Quantum Wells)일 수 있다. 즉, 상기 패턴화된 제1활성층(152)은 적어도 한 층의 베리어(barrier)층(미도시)과 적어도 한 층의 웰(well)층(미도시)을 포함하고 있으며, 상기 베리어층과 웰층은 서로 교대로 적층되어 있을 수 있다. 상기 패턴화된 제1활성층(152)은 상기 제1형 반도체층(140)의 일부가 노출되도록 구비되어 있다. 이때, 상기 패턴화된 제1활성층(152)의 베리어층은 Alx1Ga1-x1-y1Iny1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함할 수 있으며, 상기 패턴화된 제1활성층(152)의 웰층은 Alx2Ga1-x2-y2Iny2N(0＜x2＜1, 0＜y2＜1, x2+y2＜1, x2＜x1, y2＜y1)을 포함할 수 있다. 상기 패턴화된 제1활성층(152)의 베어리층은 5 내지 15nm의 두께로 구비될 수 있고, 상기 패턴화된 제1활성층(152)의 웰층은 1 내지 3nm의 두께로 구비될 수 있다.
상기 마스크 패턴(162)은 상기 패턴화된 제1활성층(152) 상에 위치할 수 있다. 상기 마스크 패턴(162)은 패턴을 형성할 수 있는 어떤 물질이여도 무방하나, 바람직하게는 SiO2일 수 있으며, 50 내지 200nm의 두께, 바람직하게는 100nm의 두께로 구비될 수 있다. 상기 마스크 패턴(162)은 상기 패턴화된 제1활성층(152)을 형성하는 마스크로써 이용되며, 상기 마스크 패턴(162)에 따라 상기 패턴화된 제1활성층(142)의 형상이 결정될 수 있다. 상기 마스크 패턴(162)은 이후 설명될 도 3a 내지 도 3c에 도시된 바와 같이 평면적으로 일정 폭을 갖는 직선 형태의 패턴(162a), 평면적으로 일정 직경을 갖는 원 형태의 패턴(162b) 및 평면적으로 일정 너비를 갖는 사각 형태의 패턴(162c)을 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태의 패턴으로 형성될 수 있다. 그로 인해, 상기 패턴화된 제1활성층(152)은 평면상에서 하부의 제1활성층(152)의 일부를 일정 폭을 갖는 직선 형태, 평면상에서 하부의 제1활성층(152)의 일부를 일정 직경을 갖는 원 형태 및 평면상에서 하부의 제1활성층(152)의 일부를 일정 너비를 갖는 사각 형태를 포함하는 다각 형태 중 어느 한 형태로 노출되도록 패턴화되어 있을 수 있다.
이때, 상기 패턴화된 제1활성층(152)은 그 패턴의 폭, 너비 또는 직경은 10nm 내지 10㎛으로 형성될 수 있는데, 이는 상기 제1활성층(152)에서 방출되는 광의 제1파장에 따라 적절히 결정될 수 있다. 상기 패턴화된 제1활성층(152)의 패턴의 폭, 너비 또는 직경은 λ1/4n1의 조건을 만족하도록 구비될 수 있다. 이때, 상기 λ1은 상기 패턴화된 제1활성층(152)에서 방출되는 광의 제1파장이고, 상기 n1은 상기 패턴화된 제1활성층(152)의 굴절률을 의미한다. 예컨대, 상기 패턴화된 제1활성층(152)에서 방출되는 광의 제1파장이 500nm이고, 상기 패턴화된 제1활성층(152)의 굴절률이 2.5라고 가정한다면, 상기 패턴화된 제1활성층(152)의 폭, 너비 또는 직경은 500nm/(4×2.5), 즉, 50nm로 구비될 수 있다.
상기 제2활성층(170)은 상기 제1형 반도체층(140) 상에 위치할 수 있다. 정확하게는 상기 패턴화된 제1활성층(152)에 의해 노출된 제1형 반도체층(140) 상, 즉 평면상으로 상기 패턴화된 제1활성층(152)과는 수평적인 위치할 수 있으며, 수평으로 주기적으로 반복하여 배치되도록 구비될 수 있다. 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 적어도 두 개의 제2활성층(170)으로 구비될 수 있다. 즉, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 적어도 두 개의 제2활성층(170)으로 이루어지고, 상기 제2활성층(170)들 중 이웃하는 두 개의 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 분리된 형태로 구비될 수 있다. 바꾸어 말하면, 상기 패턴화된 제1활성층(152) 역시 상기 제2활성층(170)에 의해 분리된 적어도 두 개의 패턴화된 제1활성층(152)으로 구비되고, 이웃하는 두 개의 패턴화된 제1활성층(152)은 상기 제2활성층(170)에 의해 분리된 형태로 구비될 수 있다.
상기 제2활성층(170)은 양자 우물 구조, 바람직하게는 다중 양자 우물 구조일 수 있다. 즉, 상기 제2활성층(170)은 적어도 한 층의 베리어층(미도시)과 적어도 한 층의 웰층(미도시)을 포함할 수 있으며, 상기 베리어층과 웰층은 서로 교대로 적층되어 있을 수 있다. 이때, 상기 제2활성층(170)의 베리어층은 Alx3Ga1-x3-y3Iny3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함할 수 있으며, 상기 제2활성층(170)의 웰층은 Alx4Ga1-x4-y4Iny4N(0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함할 수 있다. 상기 제2활성층(170)의 베어리층은 5 내지 15nm의 두께로 구비될 수 있고, 상기 제2활성층(170)의 웰층은 1 내지 3nm의 두께로 구비될 수 있다.
이때, 상기 제2활성층(170)은 그 패턴의 폭, 너비 또는 직경은 10nm 내지 10㎛으로 형성될 수 있는데, 이는 상기 제2활성층(170)에서 방출되는 광의 제2파장에 따라 적절히 결정될 수 있다. 상기 제2활성층(170)의 패턴의 폭, 너비 또는 직경은 λ2/4n2의 조건을 만족하도록 구비될 수 있다. 이때, 상기 λ2은 상기 제2활성층(170)에서 방출되는 광의 제2파장이고, 상기 n2은 상기 제2활성층(170)의 굴절률을 의미한다. 예컨대, 상기 제2활성층(170)에서 방출되는 광의 제2파장이 300nm이고, 상기 제2활성층(170)의 굴절률이 2.5라고 가정한다면, 상기 제2활성층(170)의 폭, 너비 또는 직경은 300nm/(4×2.5), 즉, 30nm로 구비될 수 있다.
상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)과는 다른 파장을 가진 제2파장을 갖는 광을 방출할 수 있다. 상기 패턴화된 제1활성층(152)과 제2활성층(170)은 서로 동일한 구성 성분을 가지되, 그 조성비에 있어, Al의 조성비가 In 또는 Ga의 조성비에 대해 서로 다른 조성비를 갖도록 구성됨으로써 상기 패턴화된 제1활성층(152)과 제2활성층(170)이 각각 제1파장을 갖는 광 및 제2파장을 갖는 광을 방출할 수 있다. 이때, 상기 Al의 조성비가 In 또는 Ga의 조성비에 비해 높은 조성비를 갖는 경우 짧은 파장을 갖는 광이 방출된다. 따라서, 상기 패턴화된 제1활성층(152)이 제2활성층(170)에 비해 긴 파장을 갖는 광을 방출하기 위해서는 상기 제2활성층(170)에 비해 상기 Al의 조성비에 대한 In 또는 Ga의 조성비가 낮은 조성비를 갖도록 구성함으로써 이루어질 수 있다.
상기 제2형 반도체층(180)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1 -xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1 -(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 P형 불순물이 도핑된 P형 GaN 오믹 접촉층일 수 있다. 상기 제2형 반도체층(180)은 상기 패턴화된 제1활성층(152) 또는 제2활성층(170) 상에 위치할 수 있다. 이때, 상기 제2형 반도체층(180)은 상기 제2활성층(170)과는 직접적으로 접촉하는 위치에 구비될 수 있으나, 상기 패턴화된 제1활성층(152)과는 상기 마스크 패턴(162)을 사이에 두는 위치에 구비될 수 있다. 한편, 상기 마스크 패턴(162)이 구비되지 않은 경우에는 상기 제2형 반도체층(180)은 상기 패턴화된 제1활성층(152)과 제2활성층(170) 둘 다와 직접적으로 접촉하는 위치에 구비될 수 있다.
상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2형 반도체층(180)의 전기적 연결, 즉, 전류 흐름은 상기 마스크 패턴(162)의 구비 유무에 따라 달라질 수 있다. 즉, 상기 마스크 패턴(162)이 존재하지 않은 경우, 상기 제1형 반도체층(140), 패턴화된 제1활성층(152) 및 제2반도체층(180)이 연결되는 경로, 상기 제1형 반도체층(140), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로 및 상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로와 같이 세 개의 경로로 연결될 수 있다. 이에 반해, 상기 마스크 패턴(162)이 존재하는 경우, 상기 마스크 패턴(162)이 절연층 역할을 하여 상기 제1형 반도체층(140), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로 및 상기 제1형 반도체층(140), 패턴화된 제1활성층(152), 제2활성층(170) 및 제2반도체층(180)이 연결되는 경로와 같이 두 개의 경로로 연결될 수 있다.
따라서 본 발명의 일 실시 예에 따른 다중발광소자(100)는 서로 다른 파장을 방출하는 상기 패턴화된 제1활성층(152) 및 제2활성층(170)이 수평으로 주기적으로 반복하여 배치된 구조로 이루어져 발광 효율 손실 없이 다중 파장을 발광할 수 있는 장점이 있다. 이때, 다중발광소자(100)는 상기 패턴화된 제1활성층(152) 및 제2활성층(170)이 각각 양자 우물구조로 이루어질 수 있다.
이때, 상기 패턴화된 제1활성층(152)에서 방출된 광 중, 상기 패턴화된 제1활성층(152)에 수직하는 방향으로 방출되는 광인 경우에는 상기 다중발광소자(100)의 상부 또는 하부 방향으로 방출되나, 상기 패턴화된 제1활성층(152)에 수평하는 방향, 즉, 측면으로 방출되는 광인 경우에는 다른 형태로 방출된다. 즉, 상기 패턴화된 제1활성층(152)의 측면 방향으로 방출되는 광의 경우, 상기 광의 진행 경로 상에 상기 제2활성층(170)과의 계면을 만나게 되는데, 상기 패턴화된 제1활성층(152)과 상기 제2활성층(170)은 서로 조성비가 달라 서로 다른 굴절률을 가지게 되고, 이로 인해, 상기 패턴화된 제1활성층(152)에서 방출된 광은 상기 제2활성층(170)과의 계면에서 회절하게 되거나, 상기 제2활성층(170)과의 계면이 반사면으로 작용하여 반사하게 된다. 이때, 상기 패턴화된 제1활성층(152)의 패턴의 폭, 너비 또는 직경은 λ1/4n1의 조건에 대응되도록 이루어져 있으므로 상기 패턴화된 제1활성층(152)에서 방출된 광 중, 측면 방향으로 진행하는 광은 증폭하게 되고, 이로 인해 상기 패턴화된 제1활성층(152)의 광 추출 효율은 높아지게 된다.
또한, 상기 제2활성층(170)에서 방출된 광 역시, 상기 패턴화된 제1활성층(152)과 유사한 방식으로 광을 방출할 수 있다. 즉, 상기 제2활성층(170)에 수직하는 방향으로 방출되는 광은 상기 다중발광소자(100)의 상부 또는 하부 방향으로 방출되고, 측면으로 방출되는 광은 상기 패턴화된 제1활성층(152)과의 계면과 만나 회절하게 되거나, 상기 패턴화된 제1활성층(152)과의 계면이 반사면으로 작용하여 반사하게 된다. 이때, 상기 제2활성층(170)의 패턴의 폭, 너비 또는 직경 역시 λ2/4n2의 조건에 대응되도록 이루어져 있으므로 상기 제2활성층(170)에서 방출된 광 중, 측면 방향으로 진행하는 광은 증폭하게 되고, 이로 인해 상기 제2활성층(170)의 광 추출 효율 역시 높아지게 된다.
이때, 상기 패턴화된 제1활성층(152)에서 방출된 광과 상기 제2활성층(170)에서 방출된 광이 서로 결합하여 상기 패턴화된 제1활성층(152)에서 방출된 광의 제1파장과 상기 제2활성층(170)에서 방출된 광의 제2파장이 결합된 제3파장의 광이 추출될 수도 있다.
또한, 본 발명의 일 실시 예에 따른 상기 다중발광소자(100)는 다양한 색상의 광을 추출할 수 있다. 즉, 상기 패턴화된 제1활성층(152)에서 방출된 광의 제1파장과 상기 제2활성층(170)에서 방출된 광이 제2파장에 따라 상기 다중발광소자(100)는 청색, 노색 또는 적색 등과 같은 다양한 색상을 갖는 광뿐만 아니라 백색의 광 또는 자외선 또는 적외선 영역의 광을 추출할 수 있고, 이러한 다양한 파장을 갖는 광을 추출함으로 인해 다양한 영역에서 적용될 수 있다.
예컨대, 상기 다중발광소자(100)를 식물을 성장시키는 광원으로 사용하는 경우, 상기 패턴화된 제1활성층(152)에서 청색(청색 광은 식물 잎의 형태 형성을 촉진시키는 것으로 알려짐)에 해당하는 파장을 갖는 광을 추출하고, 상기 제2활성층(170)에서 적색(적색 광은 광합성을 촉진시키는 것으로 알려짐)에 해당하는 파장을 갖는 광 또는 자외선(자외선 광은 식물의 잎을 두껍게 하는 작용 또는 색소의 발색 촉진하는 것으로 알려짐)에 해당하는 광을 추출하여 식물의 성장시키는 광원으로 사용할 수도 있다. 이때, 상기 패턴화된 제1활성층(152)은 청색에 해당하는 460nm 파장의 광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 2%, 76% 및 22%를 포함하고, 상기 제2활성층(170)은 650nm 파장의 적색 광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 0.5%, 49.5% 및 50%를 포함하거나 380nm 파장의 자외선광을 추출하기 위해 우물층의 Al, Ga 및 In이 각각 6%, 86% 및 8%를 포함할 수 있다.
또한, 상기 다중발광소자(100)을 백색의 광원으로 사용하기 위해, 상기 패턴화된 제1활성층(152)은 노란색 광을 추출하고, 상기 제2활성층(170)은 청색 광을 추출할 수 있다. 이때, 상기 패턴화된 제1활성층(152)은 노란색의 광을 추출하기 위해 Al, Ga 및 In이 각각 0.8%, 59.2% 및 40%를 포함하고, 상기 제2활성층활성층활성층 광을 추출하기 위해 Al, Ga 및 In이 각각 2%, 76% 및 22%를 포함할 수 있다.
한편, 본 발명의 일 실시 예에서는 상기 다중발광소자(100)가 상기 패턴화된 제1활성층(152) 및 제2활성층(170)의 두 개의 활성층으로만 이루어진 것을 도시하고, 이를 중심으로 설명하였으나, 셋 이상의 활성층을 구비하고, 각각 다른 길이의 파장을 갖는 광을 방출할 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 순서를 보여주는 개념도들이다.
도 3a 내지 도 3c는 패턴화된 제1활성층을 형태를 보여주는 개념도들이다.
도 2a 내지 도 3c를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 다중발광소자를 제조하는 방법은 우선 기판(110)을 준비한다.
상기 기판(110)은 Al2O3 기판, Si 기판, SiC 기판, GaAs 기판 또는 사파이어 기판일 수 있으며, 바람직하게는 사파이어 기판(Al2O3 기판)일 수 있다.
이어서, 상기 기판(110) 상에 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 제1활성층(150) 및 마스크층(160)을 순차적으로 적층한다.
상기 버퍼층(120), 씨드층(130), 제1형 반도체층(140), 제1활성층(150) 및 마스크층(160)은 각각 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition), MOCVD(Metal Organic Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 및 MBE(Molecular Beam Epitaxy), HVPE(Hybride Vapor Phase Epitaxy) 등과 같은 물리적 기상 증착법 또는 화학적 기상 증착법 등을 이용하여 형성할 수 있다.
이때, 상기 버퍼층(120)은 AlN 또는 GaN을 포함하여 질화물질계로 형성할 수 있고, 상기 씨드층(130)은 상기 도핑되지 않은 μ-GaN으로 이루질 수 있다.
또한, 상기 제1형 반도체층(140)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1-xN(0＜x＜1), InxGa1-xN(0＜x＜1) 또는 InxAlyGa1-(x+y)N(0＜x＜1, 0＜y＜1, 0＜x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 N형 불순물이 도핑된 N형 GaN이며, 특히, Si이 도핑된 N형 GaN 오믹 접촉층일 수 있다. 또한, 상기 제1활성층(150)은 Alx1Ga1-x1-y1Iny1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하여 이루어진 베리어층과 Alx2Ga1-x2-y2Iny2N(0＜x2＜1, 0＜y2＜1, x2+y2＜1, x2＜x1, y2＜y1)을 포함하여 이루어진 웰층을 각각 5 내지 15nm의 두께 및 1 내지 3nm의 두께로 적어도 한 층씩 적층하여 형성할 수 있다.
또한, 상기 마스크층(160)은 패턴을 형성할 수 있는 어떤 물질이여도 무방하나, 바람직하게는 SiO2일 수 있으며, 50 내지 200nm의 두께, 바람직하게는 100nm의 두께로 구비될 수 있다.
이때, 상기 버퍼층(120)은 450 내지 600℃의 온도 분위기, 상기 제1형 반도체층(140)은 1000 내지 1100℃의 온도 분위기, 상기 제1활성층(150)은 700 내지 850℃의 온도 분위기에서 형성하는 것이 바람직하다.
이어서 상기 마스크층(160)을 패터닝 공정을 이용하여 상기 마스크 패턴층(162)으로 형성한다. 이때, 상기 마스크 패턴(162)은 도 3a 내지 도 3c에 도시된 바와 같이 하부의 층, 예컨대, 제1형 반도체층(140)의 일부가 노출되도록 평면적으로 일정 폭을 갖는 직선 형태의 패턴(162a), 평면적으로 일정 직경을 갖는 원 형태의 패턴(162b) 및 평면적으로 일정 너비를 갖는 사각 형태의 패턴(162c)을 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태의 패턴으로 형성될 수 있다. 이때, 상기 마스크 패턴(162)은 그 패턴의 폭, 너비 또는 직경이 10nm 내지 10㎛이 되도록 형성한다.
이어서, 상기 마스크 패턴(162)을 이용하여 상기 제1활성층(150)을 식각하여 상기 패턴화된 제1활성층(152)을 형성한다. 이때, 상기 제1활성층(150)을 상기 제1형 반도체층(140)의 일부가 노출되도록 식각하여 상기 패턴화된 제2활성층(152)을 형성한다. 상기 식각은 이방성 식각인 건식 식각이 바람직하다.
이어서, 상기 패턴화된 제1활성층(150)이 형성된 기판(110) 상에 제2활성층(170)을 형성한다. 상기 제2활성층(170)은 Alx3Ga1-x3-y3Iny3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하여 이루어진 베리어층과 Alx4Ga1-x4-y4Iny4N(0＜x4＜1, 0＜y4＜1, x4+y4＜1, x4＜x3, y4＜y3)을 포함하여 이루어진 웰층을 각각 5 내지 15nm의 두께 및 1 내지 3nm의 두께로 적어도 한 층씩 적층하여 형성할 수 있다.
이때, 상기 제2활성층(170)은 상기 제1활성층(150)의 형성 방법과 유사하게 700 내지 850℃의 온도 분위기에서 형성될 수 있다. 예컨대, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)에 의해 노출된 상기 제1형 반도체층(140)의 일부 상에서 엑피텍셜(epitaxial) 성장법 등을 이용하여 성장시켜 형성할 수 있다. 이때는 상기 마스크 패턴(162) 상에는 상기 제2활성층(170)이 형성되지 않는데, 이는 상기 제2활성층(170)이 성장될 때, 상기 마스크 패턴(162) 상에는 성장되지 않기 때문이다.
한편, 상기 제2활성층(170)은 상기 패턴화된 제1활성층(152)이 형성된 기판(110) 상에 MOCVD 등과 같은 유기금속을 이용한 기상 증착법에 의한 증착에 의해 형성할 수 있는데, 이 경우에는 상기 패턴화된 제1활성층(152)에 의해 노출된 상기 제1형 반도체층(140)의 일부의 상부뿐만 아니라 상기 마스크 패턴(162) 상에도 형성될 수 있으나, BOE(buffer oxide etchant)과 HF 용액을 이용한 습식에칭 또는 CMP(Chemical Mechanical Planarization) 등과 같은 평탄화 장비 등을 이용하여 상기 마스크 패턴(162) 상에 형성된 제2활성층의 물질은 제거하여 상기 제2활성층(170)을 형성할 수도 있다.
상기 제2활성층(170)을 형성한 후, 필요하다면, 상기 마스크 패턴(162)을 제거하는 공정을 진행할 수도 있다.
이때, 상기에서는 상기 마스크 패턴(162)을 이용하여 상기 패턴화된 제1활성층(152) 및 제2활성층(170)을 형성하는 공정을 설명하였으나, 필요하다면, 다수의 마스크 패턴을 이용하여 셋 이상의 활성층을 형성하는 공정을 진행할 수도 있다.
이어서, 상기 패턴화된 제1활성층(152) 및 제2활성층(170)을 형성된 기판(110) 상에 상기 제2형 반도체층(180)을 형성하여 본 발명의 일 실시 예에 따른 다중발광소자를 형성할 수 있다.
이때, 상기 제2형 반도체층(170)은 1000 내지 1100℃의 온도 분위기에서 형성될 수 있다. 상기 제2형 반도체층(180)은 질화물계를 포함하는 반도체층일 수 있으며, 구체적으로는 질화물계를 포함하는 반도체층, 예컨대, GaN, AlxGa1 -xN(0＜x＜1), InxGa1 -xN(0＜x＜1) 또는 InxAlyGa1 -(x+y)N(0＜x＜1, 0＜y＜1, x+y＜1)을 포함하는 반도체층일 수 있으며, 바람직하게는 GaN을 포함하는 반도체층일 수 있다. 이때, 상기 GaN는 P형 불순물이 도핑된 P형 GaN 오믹 접촉층일 수 있다.
이상 본 발명을 상기 실시예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 다중발광소자 110 : 기판
120 : 버퍼층 130 : 씨드층
140: 제1형 반도체층 152 : 패턴화된 제1활성층
162 : 마스크 패턴(162) 170 : 제2활성층
180 : 제2형 반도체층

Claims (16)

  1. 기판 상에 위치한 버퍼층;
    상기 버퍼층 상에 위치한 제1형 반도체층;
    상기 제1형 반도체층 상에 위치하되, 상기 제1형 반도체층의 일부가 노출되도록 패턴화된 제1활성층;
    상기 패턴화된 제1활성층에 의해 노출된 제1형 반도체층 상에 위치하며, 상기 제1활성층과 동일한 구성 성분을 가지되, 상기 구성 성분의 조성비가 다른 제2활성층; 및
    상기 제1활성층 및 제2활성층 상에 위치하는 제2형 반도체층;을 포함하며,
    상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되는 것을 특징으로 하는 다중발광소자.
  2. 제 1 항에 있어서,
    상기 버퍼층과 제1형 반도체층 사이에는 씨드층을 더 포함하는 것을 특징으로 하는 다중발광소자
  3. 제 1 항에 있어서,
    상기 제1활성층을 사이에 두고 이웃하는 적어도 두 개의 제2활성층을 구비하며, 상기 이웃하는 적어도 두 개의 제2활성층은 상기 제1활성층에 의해 분리되어 있는 것을 특징으로 하는 다중발광소자.
  4. 제 1 항에 있어서,
    상기 제1활성층 또는 제2활성층은 다중 양자 우물 구조(Multiple Quantum Wells)인 것을 특징으로 하는 다중발광소자.
  5. 제 4 항에 있어서,
    상기 제1활성층은 적어도 한 층의 베리어(barrier)층 및 적어도 한 층의 웰(well)층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 베리어층은 Alx1Ga1-x1-y1Iny1N(0＜x1＜1, 0＜y1＜1, x1+y1＜1)을 포함하며, 상기 웰층은 Alx2Ga1-x2-y2Iny2N (0＜x2＜1, 0＜y2＜1, x2+y2＜1 x2＜x1, y2＜y1)을 포함하는 것을 특징으로 하는 다중발광소자.
  6. 제 4 항에 있어서,
    상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 상기 베리어층은 Alx3Ga1-x3-y3Iny3N(0＜x3＜1, 0＜y3＜1, x3+y3＜1)을 포함하며, 상기 웰층은 Alx4Ga1-x4-y4Iny4N (0＜x4＜1, 0＜y4＜1, x4+y4＜1 x4＜x3, y4＜y3)을 포함하는 것을 특징으로 하는 다중발광소자.
  7. 제 1 항에 있어서,
    상기 제1활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있고, 상기 제2활성층은 적어도 한 층의 베리어층 및 적어도 한 층의 웰층을 구비하고 있되, 상기 제1활성층 또는 제2활성층의 상기 베리어층과 웰층은 교대로 적층되어 있으며,
    상기 베리어층은 5 내지 15nm의 두께이고, 상기 웰층은 1 내지 3nm의 두께인 것을 특징으로 하는 다중발광소자.
  8. 제 1 항에 있어서,
    상기 제1활성층은 평면상에서 일정 폭을 갖는 직선 형태의 패턴, 일정 폭을 갖는 원 형태의 패턴 및 일정 폭을 갖는 사각 형태를 포함하는 다각 형태의 패턴 중 어느 하나 이상의 형태로 상기 제1형 반도체층의 일부가 노출되도록 패턴화되어 있는 것을 특징으로 하는 다중발광소자.
  9. 제 1 항에 있어서,
    상기 제1활성층과 제2형 반도체층 사이에는 마스크 패턴을 더 포함하는 것을 특징으로 하는 다중발광소자.
  10. 제 1 항에 있어서,
    상기 제1활성층에서 방출되는 제1파장의 광과 상기 제2활성층에서 방출되는 제2파장의 광이 서로 결합하여 생성된 제3파장의 광을 방출하는 것을 특징으로 하는 다중발광소자.
  11. 제 1 항에 있어서,
    상기 제1활성층의 폭, 너비 또는 직경은 λ1/4n1(이때, 상기 λ1은 제1활성층에서 방출되는 광의 제1파장, 상기 n1은 제1활성층의 굴절률)의 조건에 만족하고,
    상기 제2활성층의 폭, 너비 또는 직경은 λ2/4n2(이때, 상기 λ2은 제2활성층에서 방출되는 광의 제2파장, 상기 n2은 제2활성층의 굴절률)의 조건에 만족하는 것을 특징으로 하는 다중발광소자.
  12. 기판 상에 버퍼층, 제1형 반도체층 및 제1활성층을 순차적으로 적층하는 단계;
    상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계;
    상기 패턴화된 제1활성층에 의해 노출된 상기 제1형 반도체층 상에, 상기 제1활성층과 동일한 구성 성분을 가지되, 상기 구성 성분의 조성비가 다른 제2활성층을 형성하는 단계; 및
    상기 패턴화된 제1활성층 및 제2활성층 상에 제2형 반도체층을 형성하는 단계;를 포함하며,
    상기 제1활성층과 제2활성층은 수평적으로 반복하여 배치되어 형성되는 것을 특징으로 하는 다중발광소자 제조 방법.
  13. 제 12 항에 있어서, 상기 패턴화된 제1활성층을 형성하는 단계는,
    상기 제1활성층 위에 마스크층을 적층하는 단계;
    상기 마스크층을 패터닝하여 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 이용하여 상기 제1형 반도체층의 일부를 노출시키도록 상기 제1활성층을 식각하여 패턴화된 제1활성층을 형성하는 단계;를 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
  14. 제 12 항에 있어서,
    상기 버퍼층은 450 내지 600℃의 온도에서 형성하고, 상기 제1형 반도체층 또는 제2형 반도체층은 1000 내지 1100℃의 온도에서 형성하고, 상기 제1활성층 또는 제2활성층은 700 내지 850℃의 온도에서 형성하는 것을 특징으로 하는 다중발광소자 제조 방법.
  15. 제 12 항에 있어서, 상기 순차적으로 적층하는 단계에서,
    상기 버퍼층과 제1형 반도체층 사이에 씨드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
  16. 제 13 항에 있어서,
    상기 제2활성층을 형성하는 단계와 상기 제2형 반도체층을 형성하는 단계 사이에,
    상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다중발광소자 제조 방법.
KR1020100023611A 2010-03-17 2010-03-17 다중발광소자 및 이를 제조하는 방법 KR101122020B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100023611A KR101122020B1 (ko) 2010-03-17 2010-03-17 다중발광소자 및 이를 제조하는 방법
US13/581,399 US8765505B2 (en) 2010-03-17 2011-03-15 Multi-luminous element and method for manufacturing same
PCT/KR2011/001813 WO2011115414A2 (ko) 2010-03-17 2011-03-15 다중발광소자 및 이를 제조하는 방법
US14/277,905 US9508897B2 (en) 2010-03-17 2014-05-15 Multi-luminous element and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023611A KR101122020B1 (ko) 2010-03-17 2010-03-17 다중발광소자 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20110104627A KR20110104627A (ko) 2011-09-23
KR101122020B1 true KR101122020B1 (ko) 2012-03-09

Family

ID=44649716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023611A KR101122020B1 (ko) 2010-03-17 2010-03-17 다중발광소자 및 이를 제조하는 방법

Country Status (3)

Country Link
US (2) US8765505B2 (ko)
KR (1) KR101122020B1 (ko)
WO (1) WO2011115414A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101981119B1 (ko) * 2011-11-25 2019-05-22 엘지이노텍 주식회사 자외선 반도체 발광 소자
DE102013112490A1 (de) * 2013-11-13 2015-05-13 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zu deren Herstellung
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072323A (ja) 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
KR100699147B1 (ko) 2005-12-15 2007-03-21 엘지전자 주식회사 다파장 발광소자 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255538A (ja) 1988-08-20 1990-02-23 Fujitsu Ltd 直流給電方法
JPH0955538A (ja) * 1995-08-10 1997-02-25 Furukawa Electric Co Ltd:The 多波長発光素子
JPH11233816A (ja) * 1998-02-13 1999-08-27 Oki Electric Ind Co Ltd 半導体発光装置およびその製造方法
JPH11261105A (ja) * 1998-03-11 1999-09-24 Toshiba Corp 半導体発光素子
KR20010081005A (ko) * 1998-11-16 2001-08-25 로벤 에프. 리차드 쥬니어 인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
US7102158B2 (en) * 2000-10-23 2006-09-05 General Electric Company Light-based system for detecting analytes
JP2002222989A (ja) * 2001-01-26 2002-08-09 Toshiba Corp 半導体発光素子
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
TW586246B (en) * 2002-10-28 2004-05-01 Super Nova Optoelectronics Cor Manufacturing method of white light LED and the light-emitting device thereof
KR100631832B1 (ko) * 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
BRPI0618866A2 (pt) * 2005-11-24 2016-09-06 Koninkl Philips Electronics Nv construção de diodo emissor de luz (led), método para ajuste do valor de saída de temperatura de cor de uma construção de led, e, meio para ajuste de uma temperatura de cor resultante de uma construção de led
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
TWI323047B (en) * 2006-11-28 2010-04-01 Univ Nat Taiwan The method for forming electronic devices by using protection layers
WO2008075797A1 (en) * 2006-12-18 2008-06-26 Seoul Opto Device Co., Ltd. Light emitting device having isolating insulative layer for isolating light emitting cells from each other and method of fabricating the same
US7687812B2 (en) * 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
US20100148147A1 (en) * 2008-12-17 2010-06-17 Palo Alto Research Center Incorporated Monolithic white and full-color light emitting diodes using selective area growth
US7888152B2 (en) * 2009-02-05 2011-02-15 Chun-Yen Chang Method of forming laterally distributed LEDs
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072323A (ja) 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
KR100699147B1 (ko) 2005-12-15 2007-03-21 엘지전자 주식회사 다파장 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2011115414A2 (ko) 2011-09-22
US20120319081A1 (en) 2012-12-20
WO2011115414A3 (ko) 2011-12-29
US20140246649A1 (en) 2014-09-04
US8765505B2 (en) 2014-07-01
KR20110104627A (ko) 2011-09-23
US9508897B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
JP5638514B2 (ja) 発光素子及びその製造方法
JP4359263B2 (ja) 半導体発光装置
JP5391469B2 (ja) 窒化物半導体発光素子およびその製造方法
US9166105B2 (en) Light emitting device
KR101125395B1 (ko) 발광소자 및 그 제조방법
JP2007311784A (ja) 多重パターン構造を有する半導体発光素子
WO2008069482A1 (en) Manufacturing method of light emitting diode including current spreading layer
JP2009147140A (ja) 発光素子および発光素子の製造方法
WO2006085514A1 (ja) 半導体発光素子およびその製法
US20100187558A1 (en) Semiconductor light emitting device and method of fabricating the same
KR102513082B1 (ko) 반도체 발광소자
KR101122020B1 (ko) 다중발광소자 및 이를 제조하는 방법
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR20130093088A (ko) 자외선 발광 다이오드 및 그 제조방법
KR101028314B1 (ko) 발광 소자 및 그 제조방법
KR20110043282A (ko) 발광소자 및 그 제조방법
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR100604562B1 (ko) 발광 다이오드 및 그 제조방법
JP4995432B2 (ja) 半導体発光装置
KR101978485B1 (ko) 발광 소자 및 발광 소자 패키지
US20120241754A1 (en) Light emitting diode and method of manufacturing thereof
TWI786276B (zh) 發光元件之製造方法
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법
KR20180004457A (ko) 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR101650722B1 (ko) 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 9