KR20010081005A - 인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법 - Google Patents

인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법 Download PDF

Info

Publication number
KR20010081005A
KR20010081005A KR1020017006064A KR20017006064A KR20010081005A KR 20010081005 A KR20010081005 A KR 20010081005A KR 1020017006064 A KR1020017006064 A KR 1020017006064A KR 20017006064 A KR20017006064 A KR 20017006064A KR 20010081005 A KR20010081005 A KR 20010081005A
Authority
KR
South Korea
Prior art keywords
state
indium
layer
well layer
flux
Prior art date
Application number
KR1020017006064A
Other languages
English (en)
Inventor
칼리섹로버트에프쥬니어
트란청
Original Assignee
로벤 에프. 리차드 쥬니어
엠코어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로벤 에프. 리차드 쥬니어, 엠코어 코포레이션 filed Critical 로벤 에프. 리차드 쥬니어
Publication of KR20010081005A publication Critical patent/KR20010081005A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드용 양자 웰 구조(18)의 침적에 있어서, 각 웰층(34)은 두-상태의 과정에 의해 형성된다. 제1 상태에 있어서, 감륨 및 인듐의 상대적으로 높은 플럭스 속도가 적용된다. 제2 상태에 있어서, 감륨 및 인듐의 낮은 플럭스 속도가 사용된다. 웰층(34)은 웰층(34)의 수평 범위를 가로질러 변하는 조성을 갖도록 형성되며 통상적으로 인듐-부족 물질(38)의 영역으로 둘러싼 인듐-풍부 물질(36)의 클러스터를 포함한다. 결과적인 구조는 강화된 휘도 및 얇고, 윤곽이 뚜렷한 방사 스펙트럼을 나타낸다.

Description

인듐-풍부 클러스터를 갖는 Ⅲ-질화물 양자 웰 구조 및 이의 제조 방법{III-NITRIDE QUANTUM WELL STRUCTURES WITH INDIUM-RICH CLUSTERS AND METHODS OF MAKING THE SAME}
발광 다이오드 구조는 특히 n-형 반도체층 및 n-형 반도체와 접합부를 형성하는 p-형 반도체층을 구비한다. 반도체층은 외부 바이어스 전압이 인가될 수 있도록 한 쌍의 전극 사이에 접속된다. 적절한 바이어스 전압이 인가된 때, 전류는 다이오드를 통해 흐른다. 전류는 n-형 반도체 내의 전자 및 p-형 반도체 내의 전공 또는 "홀"에 의해 운반된다. 전자 및 홀은 대향 측으로부터 접합부를 향하여 흐르고 접합부 근처에서 만난다. 전자와 홀이 만날 때, 이것들은 다른 하나와 재결합하여, 전자는 홀을 채운다. 이러한 재결합은 적외선, 가시광 또는 자외선 광과 같은 전자기 방사 형태의 에너지를 발생시킨다. 전자기 방사의 파장은 재결합이 발생하는 영역에서의 물질 내에서 전자가 나타낼 수 있는 밴드갭 또는 일정한 상태들 사이의 에너지 차이와 같은 반도체의 특성에 의존한다. 다이오드 구조의 방사 특성은p-n 접합부 근처에 소위 양자 웰(quantum well) 구조를 형성함으로써 강화될 수 있다. 양자 웰 구조는, 높은 밴드갭을 갖는 물질의 층들 사이에 배치된 상대적으로 낮은 밴드갭을 갖는 물질로부터 형성되는, 통상적으로 소수의 원자 또는 수십 개의 원자 두께인 적어도 하나의 매우 얇은 층을 포함한다. 낮은 밴드갭 층은 "웰"층으로 지칭되며, 높은 밴드갭 층은 "장벽"층으로 지칭된다. 전자는 웰층 또는 층들의 상대적으로 작은 두께 치수에 관련된 양자 효과에 의해 웰층에 감금되는 경향이 있다. 양자 웰 구조는 통상적으로 강화된 방사 효율 및 방사 파장의 개선된 제어를 제공한다. 단일 양자 웰 구조 또는 "SQW"에 있어서, 두 개의 장벽층은 p-형 및 n-형 반도체층으로 완전하게 될 수 있다. 다수의 양자 웰 또는 "MQW" 구조에 있어서, 웰층 및 장벽층은 교대로 쌓여 형성된다. 웰층 및 장벽층은 최고의 가능한 수정질 및 각층 구석구석까지 가장 균일한 가능한 조성을 제공할 목적으로 종래 제작 기술로 성장되었다.
통상적으로 전술한 기본적인 발광다이오드 구조는 부수적인 구조를 갖도록 형성된다. 예컨대, p-형 및/또는 n-형 층은 다이오드에서 생성된 빛을 외부환경으로 전송하기 위한 빛을 반사하기 위한 반사 구조인 투명층을 포함할 수 있다. p-형 및/또는 n-형 층은 양자 웰 구조 내에 케리어를 가두기 위해 웰층보다 큰 밴드갭 및 통상적으로 장벽층보다 큰 밴드갭을 갖는 양자 웰 구조의 근처에 배치된 클래딩(cladding) 층을 또한 포함할 수 있다. 또한 기본적인 발광 다이오드 구조는 레이저로서 사용하기 적합한 구성으로 제작될 수 있다. 레이저로서 동작할 수 있는 발광 다이오드는 "레이저 다이오드"로 지칭된다. 예컨대, 레이저 다이오드는 p-형및 n-형 구조 사이의 연장된 스트립으로 확장된 양자 웰 구조를 가질 수 있으며, 상기 디바이스는 스트립 내에 전류를 집중하도록 스트립과 나란히 배치된 전류를 가두는 구조를 가질 수 있다. 레이저 다이오드는 또한 양자 웰 구조의 위 또는 아래에 배치된 광-감금층과 같은 부가적인 원소를 포함할 수 있다.
발광 다이오드는 소위 Ⅲ-Ⅴ 합성 반도체 즉, 갈륨(Ga), 알루미늄(Al), 인듐(In)과 같은 주기율표 그룹 Ⅲ 내의 하나 이상의 원소와, 질소(N), 인(P), 비소(As)와 같은 주기율표 그룹 Ⅴ 내의 하나 이상의 원소의 합성으로부터 지금까지 제조되어왔다. 본 발표에서 사용되는 바와 같이, 용어 "질화물 반도체"는 As, P 또는 둘 모두의 소수의 양을 포함 또는 포함하지 않고 그룹 Ⅴ 원소 또는 원소들이 압도적으로 N 으로 구성되는 Ⅲ-Ⅴ 합성 반도체를 칭한다. 가장 통상적으로, 그룹 Ⅴ의 원소는 전적으로 N 으로 구성된다. "갈륨 질화물 기반 반도체"라는 용어는 내부에 Ga, In 및 Al의 하나 이상의 그룹 Ⅲ 원소가 있는 질화물 반도체를 지칭한다. 바람직하게, 갈률 질화물 기반 반도체는 ALaInbGacN 의 일정한 분자식에 따르며, 여기서 a+b+c=1 이고 각각의 a,b 및 c는 0 으로부터 1을 포함하는 범위에 있다. 갈륨 질화물 기반 반도체로부터 형성된 발광 다이오드는 가시광 및 자외선 영역의 여러 파장에서 빛을 방출할 수 있다. 갈륨 질화물 기반 반도체의 밴드갭은 물질 내의 In의 양에 반비례한다. 그러므로, 갈륨 질화물 기반 반도체로부터 형성되는 발광 다이오드는 y > 0 인 InyGa1-yN 의 일정한 분자식에 따르는 웰층과 통합된 양자웰 구조를 갖으며, x < y 일 때 x=0 을 포함한 InxGa1-xN 의 일정한 분자식에 따르는 장벽층과 통합된 양자웰 구조를 갖는다. 여기서 다시, 층의 구석구석까지 균일한 조성을 제공할 목적으로 화학증착법과 같은 종래 공정에 의해 웰 및 장벽층이 형성된다.
지금까지의 종래 기술의 모든 효과에도 불구하고, 계속적인 개선이 바람직하다.
본 명세서의 청구항은 1998년 11원 16일 출원한 미국 임시 특허 출원 제60/108,593호를 위한 것이며, 상세한 설명은 본 명세서에서 참조 문헌으로 포함한다.
도 1은 본 발명의 하나의 실시예에 따르는 발광 다이오드의 개략적인 입면도.
도 2는 도 1에 표시된 영역을 확대한 부분 상세도.
도 3은 도 1 내지 2 의 다이오드 내에 포함된 웰층의 이상적인 부분 평면도.
도 4는 본 발명의 다른 실시예에 따르는 방법을 사용한 처리 조건을 도시한 그래프.
도 5는 본 발명의 하나의 실시예에 따르는 다이오드의 방사 스펙트럼을 도시한 도면.
도 6은 종래 다이오드의 방사 스펙트럼을 도시한 도면.
본 발명의 한 형태는 발광 디바이스를 위한 양자 웰 구조를 제공한다. 본 발명의 한 형태에 따르는 양자 웰 구조는 하나 이상의 웰층과 두 개 이상의 장벽층을 포함한다. 이러한 각각의 층은 수평 방향으로 넓어지며, 층들은 다른 하나의 층위에 교대로 겹쳐져서 각 웰층은 두 개의 장벽층 사이에 배치된다. 장벽층은 웰층보다 더 넓은 밴드갭을 갖는다. 대개 바람직하게는, 웰층은 y > 0 인 균일한 InyGa1-yN 에 따르는 평균 조성을 갖는다. 대개 바람직하게는, 각 웰층은 이러한 웰층의 수평범위를 가로질러 다른 하나를 사이에 산재(散在)시킨 인듐-풍부 클러스터 및 인듐-부족 영역을 포함한다. 공인된 다른 방법은 개별적인 웰층의 조성이 층의 구석구석까지 균일하지 않다. 여기서 "클러스터"로도 또한 지칭되는 인듐-풍부 영역은, 층의 평균 인듐 함유량보다 더 적은 인듐 함유량을 갖는 인듐 부족 영역에 반하여, 웰층의 평균 인듐 함유량보다 더 많은 인듐 함유량을 갖는다. 인듐-풍부 영역은 바람직하게 약 10Å 이상의 작은 수평 치수를 가지며, 대개 바람직하게 약 30∼50Å 이다. 통상적으로 인듐-풍부 클러스터는 인듐-부족 영역으로 둘러쌓여 있다.
비록 본 발명이 어떤 동작 이론에 의해서도 제한되지 않지만, 인듐-풍부 영역은 수평 방향에 있어서 전자의 약간의 부가적인 양자 감금을 제공하는 것으로 생각된다. 동작의 매카니즘에 관계없이, 본 발명의 본 형태에 따르는 균일하지 않은 웰층을 갖는 바람직한 양자 웰 구조는 강화된 빛 출력 및 종래 웰층과 비교되는 구조보다 더 정확한 파장 제어를 제공할 수 있다.
대개 통상적으로, 장벽층은 x > y 와 x=0 을 포함한 InxGa1-xN 의 일정한 분자식에 따르는 평균 조성을 갖는다. 바람직하게 x=0 이고, 그러므로 장벽층은 GaN 이다. 장벽층은 바람직하게 30과 300Å 사이의 두께이며, 웰층은 바람직하게 10과 100Å 사이의 두께이다. 더욱 바람직하게는, 장벽층은 50과 150Å 사이의 두께이며 웰층은 10과 40Å 사이의 두께이다.
본 발명의 다른 형태는 p-형 Ⅲ-Ⅴ 반도체, n-형 Ⅲ-Ⅴ 반도체 및 상기 p-형 및 n-형 반도체 사이에 배치된 전술한 바와 같은 양자 웰 구조 발광 디바이스를 제공한다. 바람직하게, 양자 웰 구조 근처의 p-형 및 n-형 반도체의 영역은 질화물 반도체이며, 대개 바람직하게 이것들은 a=0, b=0 및 c=0 을 포함한 ALaInbGacN 의 분자식에 따르며, 여기서 a+b+c=1 이다.
본 발명의 다른 측면은 발광 디바이스용 양자 웰 구조를 만드는 방법을 제공한다. 바람직하게 본 발명의 이 형태에 따르는 방법은 y > x 인 분자식 InyGa1-yN 에 따르는 평균 조성을 갖는 웰층을 제1 상태 동안 제1 상태 가스 혼합물로부터 x=0 을 포함한 분자식 InxGa1-xN 의 제1 장벽층 상으로 침적시키는 단계를 포함한다.
제1 상태 후 발생되는 제2 상태에 있어서, 웰층은 약 550 내지 900℃의 온도에서 제2 상태 가스 혼합물과의 접촉을 유지한다. 가스 혼합물 및 가스 혼합물의 흐름 속도는 제1 상태 동안의 인듐 플럭스 보다 작은 제2 상태 동안의 인듐 플럭스를 제공하도록 선택된다. 제2 상태는 웰층의 수평 범위 전체에 분배되는 인듐-풍부 클러스터 및 인듐-부족 영역을 상기 웰층이 형성하기에 충분한 시간 동안 수행된다. 대개 바람직하게, 과정은 제2 상태 후 상기 웰층 전체에 y=x 인 x=0 을 포함한 분자식 InxGa1-xN 의 제2 장벽층을 침적하는 단계를 더 포함한다. 바람직하게, 전술한 단계는 한 사이클 내에서 침적된 제2 장벽층을 다음 사이클 내에서 제1 장벽층으로서 제공하기 위해 복수의 사이클 내에서 반복된다.
대개 바람직하게, 제2 상태 가스 혼합물은 상기 제1 상태 가스 혼합물 내의 갈륨에 대한 인듐의 비율보다 적은 갈륨에 대한 인듐 비율을 가지며, 웰층은 제2 상태 동안 인듐의 잔류손실(net loss)을 경험하게 된다. 제1 상태 가스 혼합물은 바람직하게 낮은 알킬 갈륨 합성물 대개 바람직하게는 테트라메틸(tetramethyl) 갈륨("TMG")과 같은 유기 갈륨 합성물, 유기 인듐 합성물 대개 바람직하게 테트라메틸 인듐("TMI")과 같은 낮은 알킬 인듐 합성물 및 암모니아(NH3)를 포함한다.
본 발명이 다른 형태에 따르는 발광 디바이스용 양자 웰 구조를 만드는 방법은 바람직하게 제1 상태에서 웰층을 침적하는 단계를 포함한다. 이 웰층은 y > 0 인 분자식 InyGa1-yN 에 따르는 평균 조성을 갖는 이 제1 상태 동안 침적된다. 이층은 유기 갈륨 합성물, 유기 인듐 합성물 및 NH3를 성분으로서 포함하는 제1 상태 가스 혼합물을 약 550∼900℃ 에서 제1 장벽층을 유지하는 동안 y > x 인 x=0 을포함한 분자식 InxGa1-xN 의 제1 장벽층 위에 통과시킴으로써 침적된다. 가스 혼합물 내의 각 성분은 제1 상태 동안 제1 상태 플럭스를 갖는다.
본 발명의 이러한 형태에 따르는 방법은 제2 상태를 또한 포함한다. 제2 상태 동안, 상기 유기 인듐 합성물의 제1 상태 플럭스보다 낮은 상기 유기 인듐 합성물의 제2 상태 플럭스 및 상기 유기 갈륨 합성물의 제1 상태 플럭스보다 낮은 상기 유기 갈륨 합성물의 제2 상태 플럭스를 제공하도록 상기 표면 전체면에 전술한 성분을 포함하는 제2 상태 가스 혼합물을 통과시키는 동안 상기 반응 장치 내에서 약 550 내지 900℃의 온도로 상기 웰층이 유지된다. 비록 본 발명이 어떠한 동작 이론에 의해서도 제한되지는 않지만, 제1 상태 동안, 상대적으로 인듐-풍부 영역은 침적된 층 내의 여러 위치에 뿌려지며, 이러한 영역은 제2 상태동안 성장한다. 그러므로, 제1 상태는 "뿌림(seeding)" 또는 침적 상태로 간주될 수 있으며, 이에 반하여 제2 상태는 "성장" 상태로 간주될 수 있다.
여기서 다시, 이 방법은 제2 상태 후 웰층 전체에 y=x 인 x=0 을 포함한 분자식 InxGa1-xN 의 제2 장벽층을 침적시키는 단계를 더 포함한다. 이러한 단계는 한 사이클 내에서 침적된 제2 장벽층을 다음 사이클 내에서 제1 장벽층으로서 제공하기 위해 복수의 사이클 내에서 반복될 수 있다.
여기서 다시, 유기 인듐 및 유기 갈륨 합성물은 바람직하게 낮은 알킬 인듐 및 갈륨 합성물이다. 전술한 성분에 부가하여 제1 상태 가스 혼합물 및 제2 상태 가스 혼합물은 N2를 포함한다. 유기 인듐 합성물의 제1 상태 플럭스는 바람직하게분(minute)당 ㎠ 에 대하여 약 0.3 내지 약 0.4 마이크로몰인 반면, 유기 갈륨 합성물의 제1 상태 플럭스는 바람직하게 분당 ㎠ 에 대하여 약 0.4 내지 약 0.6 마이크로몰이다. 유기 인듐 합성물의 제2 상태 플럭스는 바람직하게 분당 ㎠ 에 대하여 약 0.15 내지 약 0.3 마이크로몰이고, 유기 갈륨 합성물의 제2 상태 플럭스는 바람직하게 분당 ㎠ 에 대하여 약 0.3 내지 약 0.4 마이크로몰이다. 바람직하게, 제2 상태 유기 갈륨 플럭스 대 제2 상태 유기 인듐 플럭스의 비율은 제1 상태 유기 갈륨 플럭스 대 제1 상태 유기 인듐 플럭스의 비율보다 낮다.
제1 상태는 바람직하게 약 0.05분과 약 0.5분 사이의 시간 동안 계속되며, 제2 상태는 바람직하게 약 0.1분 내지 약 1.0분 동안 계속된다.
본 발명의 하나의 실시예에 따르는 다이오드를 도 1에 도시한다. 이 실시예의 다이오드는 n-형 Ⅲ-Ⅴ 반도체의 층(10), p-형 Ⅲ-Ⅴ 반도체의 층(12) 및 n 및 p 층에 전기적으로 접속된 옴 접촉(ohmic contact) 전극(14, 16)을 구비한다. 양자 웰 구조(18)는 n-형 및 p-형 층 사이에 배치된다. 바람직하게, 양자 웰 구조(18)에 인접한 n-형 및 p-형 층의 적어도 이러한 부분은 질화물 반도체이며, 대개 바람직하게 이것들은 a = 0, b = 0 및 c = 0 을 포함한 ALaInbGacN 의 분자식에 따르며, 여기서 a+b+c=1 이다. n-형 및 p-형 층은 균일한 조성이 될 필요는 없으며, 본 기술분야의 잘 알려진 상투적인 수단에 따라서 형성될 수 있다. 단지 예로써, p-형 층은 GaN(a = 0, b = 0, c = 1 인 ALaInbGacN )과 같은 Mg 가 도핑된 질화물 반도체의 층(22) 및 높게 첨가된 GaN 접촉 층(24)의 MQW 구조를 쒸우는 Mg가 도핑된 AlGaN, 즉, a > 0, b = 0 및 c > 0 인 ALaInbGacN과 같은 상대적으로 높은 밴드갭 질화물 반도체의 클래딩층(20)을 구비한다. n-형 층은 사파이어 또는 다른 종래 성장 기판(도시하지 않음)과 같은 기판에 제공될 수 있으며, MQW 구조와 멀리 떨어진 밑면에 도핑되지 않은 GaN 또는 AlGaN의 완충 영역(26) 및 MQW 구조와 인접한 상부에 GaN 또는 AlGaN과 같은 Si가 도핑된 질화물 반도체의 주 영역(28)을 통합할 수 있다.
옴 접촉(14, 16)은 또한 종래의 것일 수 있다. 예컨대, n-형 층 상의 접촉부(14)는 티타늄층의 위에 알루미늄층을 포함할 수 있으며, 이에 반하여, p-형 층 상의 옴 접촉(16)은 니켈 및 금을 포함할 수 있다. 투명한 전도층(30)은 이 투명한 전도층이 접촉부(16)에 접속되도록 다이오드 표면 위에 예컨대, p-형 층의 상부 표면 위에 제공될 수 있다. 투명한 전도층은 디바이스의 수평 범위에 걸쳐 전류를 뿌리는 것을 돕는다.
양자 웰 구조(18)는 도 2에 도시한 바와 같이 다른 하나의 위에 교대로 수직으로 겹쳐진 장벽층(32) 및 웰층(34)을 포함한다. 그러므로, 각 웰층은 웰층의 한쪽면 상의 제1 장벽층과 웰층의 다른쪽면 상의 제2 장벽층의 사이에 놓인다. 통상적으로, 약 1 내지 30 개의 웰층이 양자 웰 구조에 제공된다. 장벽층(32)은 웰층 (34)보다 넓은 밴드갭을 갖는다. 통상적으로 장벽층은 대개 통상적으로는 순수한 GaN, 즉 x = 0인, x = 0 을 포함하는 InxGa1-xN 의 분자식에 따르는 물질로부터 형성된다. 웰층은 y 는 x 보다 크고 그래서 y 는 0 보다 큰 바와 같은 InyGa1-yN 의 분자식에 따르는 평균 또는 종합적인 조성을 갖는다. 대개 통상적으로는 약 0.05와 약0.9 사이의 값을 갖는다.
이러한 디바이스의 방사 휘도는 양자 웰을 형성하는데 사용되는 조건, 특히 웰층을 형성하는데 사용되는 조건을 제어함으로써 크게 강화될 수 있다는 것을 본 발명에 의하여 발견할 수 있다. 바람직하게 장벽 층 및 벽 층은 대개 바람직하게는 낮은 알킬 인듐 및 갈륨 합성물을 포함하는, 대개 통상적으로는 NH3및 바람직하게는 질소의 감소에 대하여 층을 안정시키기 위해 N2및 H2와 같은 운반가스를 포함하는 가스 혼합물을 사용하는 유기 금속 증착법에 의해 배치된다. 바람직하게 장벽층의 침적은 약 850∼1000℃에서 일어나며, 이에 반하여 웰층의 형성은 약 500∼950℃에서, 예컨대 700∼850℃에서 일어난다.
본 발명에 따르는 바람직한 과정에 있어서, 각 웰층의 형성은 두 개의 구별되는 상태에서 일어난다. 제1 상태에 있어서, 유기금속 및 유기금속 합성물의 상대적으로 높은 흐름 속도는 제1 상태 가스 혼합물에 제공된다. 이것은 이 상태에 제공되는 유기 금속 플럭스(flux)에 의존하여 약 0.05 내지 약 0.5분 동안 계속된다. 제1 상태를 뒤따라, 유기금속 및 유기금속 혼합물의 흐름 속도, 그러므로 단위 시간 동안 성장층의 단위 면적당의 이러한 합성물의 플럭스는 감소된다. 성장 절차의 제2 상태에 있어서, 형성되는 웰층은 제1 상태 가스 혼합물과 다른 조성을 갖는 제2 상태 가스 혼합물을 갖는 접촉부에 유지된다. 바람직하게 이 제2 상태는 약 0.1 내지 약 1.0 분 동안 계속된다. 제2 상태를 뒤따라, 장벽층은 형성된 웰층 위에 성장되고, 직전에 형성된 장벽층에 침적되는 새로운 웰층으로 동작 시퀀스는 반복된다. 과정의 한 싸이클을 도 4에 도시한다.
본 발명의 하나의 실시예에 따르는 과정에 대한 플럭스 값의 대표적인 셋트를 아래의 표 I에 발표한다. 플럭스 값은 분당 성장되는 층의 면적의 ㎠ 당의 마이크로몰(micromoles)로 설명된다.
웰층
반응물 제1 상태 제2 상태 장벽층 성장
TMG 0.5 0.035 0.035
TMI 0.36 0.022 0
NH3 8500 8500 8500
N2 4250 4250 4250
제2 상태 동안, 형성되는 웰층은 통상적으로 제2 상태 가스 혼합물 안으로 증발에 의해 약간의 인듐을 잃는다.
결과적인 웰층(34)의 조성은 층의 수평 범위 구석구석까지 균일하지 않다. 도 3에 개략적으로 도시한 바와 같이, 각 웰층(34)은 전체층의 평균 인듐 함유량보다 높은 인듐 함유량을 갖는 물질의 클러스터를 포함하는 평면의 균질하지 않은 구조를 나타내며, 여기서 "인듐-풍부" 클러스터 또는 영역(36)로서 지칭되고, 층 구석구석까지 분배되며, 여기서 인듐-부족 물질로서 지칭되는 인듐 함유량이 낮은 물질 영역(38)에 의해 둘러쌓여 진다. 이 효과는 일부 3원 합금에서 관찰되는 초격자(superlattice)의 형상과 명백히 구별된다. 초격자에 있어서 조성 변화는 수정 격자의 다소의 단위 셀의 반복 거리로 패턴을 반복하는 정상 상태로 되돌아간다. 본 발명에 따르는 균질하지 않은 층에 있어서, 통상적으로 클러스터는 여기서 약 10Å 이상의 작은 치수로서 지칭되는 가장 작은 수평 치수(d; 도 3에 도시함)를 갖는다. 인듐-풍부 클러스터는 통상적으로 무작위로 분배된다, 비록 본 발명이 어떤 동작 이론에 의해서도 제한되지는 않지만, 이러한 클러스터는 제1 상태 동안 인듐-풍부 물질을 표면에 침적 또는 "뿌림"으로써 발생되며, 제2 상태 동안 인듐-풍부 클러스터를 성장시켜 발생된다.
장벽층은 통상적으로 그 수평 면적 전체가 균일한 조정을 갖는다.
결과적인 양자 웰 구조는 높은 방사 휘도를 갖는다. 통상적으로 방사 파장은 약 370∼600 nm 이며, 층의 조성에 의존한다. 예컨대, 본 발명의 하나의 실시예에 따라 만들어진 디바이스로부터 얻어지는 도 5의 방사 스펙트럼은 바라는 청색-녹색 파장(약 470 mm)에서의 방사를 도시한다. 대조적으로 유사한 양자 웰 구조는 웰층 형성이 전술한 균일하지 않은 조성을 나타내지 않는 동안 유기 인듐 및 유기 갈륨의 합성물의 균일한 흐름 속도를 갖는 과정을 사용하여 만들어진다. 이러한 양자층 구조를 통합하는 LED는 (도 6에 도시한) 바람직하지 않은 피크가 두 개인 방사 스팩트럼을 갖는 낮은 강도 방사를 방출한다.
다수의 변화 및 전술된 특징의 조합들이 활용될 수 있다. 예컨대, 약간의 알루미늄이 웰층 및 장벽층에, 장벽층에 또는 양쪽 모두에 혼합될 수 있다. 또한, 본 발명은 N 대신 As 및/또는 P 를 제공할 수 있다. 공인된 다른 방법에 있어서, 웰층은 AldIneGafNjAskPl조성을 가질 수 있으며, 여기서 a+b+c=1;0 d 1;0 < e < 1;0 f 1; 및 j+K+l=1..이다. 각 장벽층은 AlgInhGaiNmAsnPo조성을 가질 수 있으며, 여기서 g+h+i=1;0 g 1;0 h < 1;0 i 1; 및 m+n+o=1 이다. 바람직하게는, 웰층의 알루미늄 함유량(d)은 장벽층의 알루미늄 함유량(g)과 같거나 작으며, 대개 바람직하게 d 및 g 는 모두 약 0.2 이하이다. 또한, 바람직하게 웰층 및 장벽층의 AS 및 P 함유량의 총계는 약 20% 보다 작다, 즉, (k+1)0.2 및 (n+o) 0.2이다.
전술한 양자 웰 구조 및 제작 방법은 여러 형태의 발광 다이오드를 제조하는데 사용될 수 있다. 그러므로, 레이저 다이오드를 포함한 종래의 발광 다이오드에 포함되는 종래의 모든 소자에 적용될 수 있다.
아래에 설명되는 바와 같이 상기 및 다른 변화 및 특징의 조합은 본 발명을 벗어나지 않는 범위에서 활용될 수 있으며, 전술한 바람직한 실시예는 본 발명을 제한하기 위한 것이 아니라 본 발명을 예시하기 위한 방법으로 사용되었다.

Claims (34)

  1. 한 개 이상의 웰층과 두 개 이상의 장벽층을 구비하는 발광 디바이스용 양자 웰 구조에 있어서,
    상기 각층은 수평 방향으로 연장되고, 상기 층은 교대로 다른 층 위에 겹쳐져서 각 웰층은 두 개의 장벽층 사이에 배치되며, 상기 장벽층은 상기 웰층보다 더 넓은 밴드갭을 갖고, 상기 웰층은 y > 0 인 분자식(InyGa1-yN)에 따르는 평균 조성을 갖으며, 상기 각 웰층은 웰층의 수평 범위에 걸쳐 산재된 인듐-풍부 클러스터 및 인듐-부족 영역을 포함하는 것인 발광 디바이스용 양자 웰 구조.
  2. 제1항에 있어서, 상기 장벽층은 x=0 을 포함한 분자식(InxGa1-xN)에 따르는 평균 조성을 갖는 것인 양자 웰 구조.
  3. 제3항에 있어서, 상기 장벽층은 30Å 내지 300Å 의 두께를 가지며, 상기 웰층은 10Å 내지 100Å 의 두께를 가지는 것인 양자 웰 구조.
  4. 제3항에 있어서, 상기 웰층은 50Å 내지 150Å 의 두께를 가지며, 상기 웰층은 10Å 내지 40Å 의 두께를 가지는 것인 양자 웰 구조.
  5. 제2항에 있어서, 상기 장벽층은 x=0 인 것인 양자 웰 구조.
  6. 제3항에 있어서, 3개 이상의 상기 웰층을 포함하는 것인 양자 웰 구조.
  7. 제3항에 있어서, 상기 클러스터는 약 10Å 이상의 작은 수평 치수를 갖는 것인 양자 웰 구조.
  8. 제8항에 있어서, 상기 인듐-풍부 영역은 약 30 내지 50Å 의 작은 수평 치수를 갖는 것인 양자 웰 구조.
  9. 제1항에 있어서, 상기 인듐-풍부 클러스터는 인듐-부족 영역에 의해 둘려쌓여진 것인 양자 웰 구조.
  10. p-형 Ⅲ-Ⅴ 반도체와,
    n-형 Ⅲ-Ⅴ 반도체와,
    상기 p-형과 n-형 반도체 사이에 배치된 제1항 내지 제9항의 양자 웰 구조를 포함하는 발광 디바이스.
  11. 제10항에 있어서, 상기 반도체는 a+b+c=1 이며, a=0, b=0, c=0 을 포함한 분자식 ALaInbGacN을 따르는 것인 발광 디바이스.
  12. 발광 디바이스용 양자 웰 구조를 만드는 방법에 있어서,
    a) 제1 상태에 있어서, 분자식 InyGa1-yN 에 따르는 평균 조성을 갖는 웰층을 제1 상태 가스 혼합물로부터 y > x 인, x=0을 포함한 분자식 InxGa1-xN 의 제1 장벽층 상으로 침적시키는 단계와,
    b) 제2 상태에 있어서, 약 550 내지 900℃의 온도에서 상기 베이스층 상에 제2 상태 가스 혼합물을 접촉시키는 것을 유지하는 단계를 포함하고,
    상기 가스 혼합물 및 상기 가스 혼합물의 흐름 속도는 상기 제1 상태 동안의 인듐 플럭스 보다 작은 상기 제2 상태 동안의 인듐 플럭스를 제공하도록 선택되며, 상기 제2 상태는 상기 웰층의 수평 범위 전체에 분배되는 인듐-풍부 클러스터 및 인듐-부족 영역을 상기 웰층이 형성하기에 충분한 시간 동안 수행되는 것인 발광 디바이스용 양자 웰 구조를 만드는 방법.
  13. 제12항에 있어서, 상기 제2 상태 후 상기 웰층 전체에 y=x 인 x=0을 포함한 분자식 InxGa1-xN 의 제2 장벽층을 침적시키는 단계를 더 포함하는 방법.
  14. 제13항에 있어서, 한 사이클 내에서 침적된 상기 제2 장벽층을 다음 사이클 내에서 제1 장벽층으로서 제공하기 위해 복수의 사이클 내에서 전술한 단계를 반복하는 단계를 더 포함하는 방법.
  15. 제12항에 있어서, 상기 제2 상태 가스 혼합물은 상기 제1 상태 가스 혼합물 내의 갈륨에 대한 인듐의 비율보다 적은 갈륨에 대한 인듐 비율을 갖는 것인 방법.
  16. 제15항에 있어서, 상기 웰층은 상기 제2 상태 동안 인듐의 잔류손실(net loss)을 경험하게 되는 것인 방법.
  17. 제12항에 있어서, 상기 제1 상태 가스 혼합물은 유기 갈륨 합성물, 유기 인듐 합성물 및 NH3를 포함하는 것인 방법.
  18. 발광 디바이스용 양자 웰 구조를 만드는 방법에 있어서,
    a) 제1 상태에 있어서, 약 550 내지 900℃의 온도에서 상기 제1 장벽층을 유지하는 동안 y > x 인, x=0을 포함한 분자식 InxGa1-xN 의 제1 장벽층 위에 상기 온도를 유지함으로써 상기 제1 상태 동안 제1 상태 플럭스를 갖는 유기 갈륨 혼합물, 유기 인듐 혼합물 및 NH3를 성분으로서 포함하는 제1 상태 가스 혼합물을 통과시킴으로써 분자식 InyGa1-yN 에 따르는 평균 조성을 갖는 웰층을 침적하는 단계와,
    b) 제2 상태에 있어서, 상기 유기 인듐 합성물의 제1 상태 플럭스보다 낮은 상기 유기 인듐 합성물의 제2 상태 플럭스 및 상기 유기 갈륨 합성물의 제1 상태플럭스보다 낮은 상기 유기 갈륨 합성물의 제2 상태 플럭스를 제공하도록 상기 표면 위에 상기 성분을 포함하는 제2 상태 가스 혼합물을 통과시키는 동안 상기 반응 장치 내에서 약 550 내지 900℃의 온도로 상기 웰층을 유지하는 단계를 포함하는 발광 디바이스용 양자 웰 구조를 만드는 방법.
  19. 제18항에 있어서, 상기 제2 상태 후 상기 웰층 전체에 y=x 인 x=0을 포함한 분자식 InxGa1-xN 의 제2 장벽층을 침적시키는 단계를 더 포함하는 방법.
  20. 제19항에 있어서, 한 사이클 내에서 침적된 상기 제2 장벽층을 다음 사이클 내에서 제1 장벽층으로서 제공하기 위해 복수의 사이클 내에서 전술한 단계를 반복하는 단계를 더 포함하는 방법.
  21. 제19항에 있어서, 상기 유기 인듐 및 유기 갈륨 합성물은 낮은 알킬 인듐 및 갈륨 합성물인 것인 방법.
  22. 제19항에 있어서, 상기 제1 상태 가스 혼합물 및 제2 상태 가스 혼합물은 N2를 포함하는 것인 방법.
  23. 제19항에 있어서, 상기 유기 인듐 합성물의 상기 제1 상태 플럭스는분(minute)당 ㎠ 에 대하여 약 0.3 내지 약 0.4 마이크로몰이고, 상기 유기 갈륨 합성물의 상기 제1 상태 플럭스는 분당 ㎠ 에 대하여 약 0.4 내지 약 0.6 마이크로몰인 것인 방법.
  24. 제21항에 있어서, 상기 유기 인듐 합성물의 상기 제2 상태 플럭스는 분당 ㎠ 에 대하여 약 0.15 내지 약 0.3 마이크로몰이고, 상기 유기 갈륨 합성물의 상기 제2 상태 플럭스는 분당 ㎠ 에 대하여 약 0.3 내지 약 0.4 마이크로몰인 것인 방법.
  25. 제19항에 있어서, 상기 제1 상태는 약 0.05분과 약 0.5분 사이의 시간 동안 계속되며 상기 제2 상태는 약 0.1분 내지 약 1.0분 동안 계속되는 것인 방법.
  26. 제19항에 있어서, 상기 제2 상태 유기 갈륨 플럭스 대 상기 제2 상태 유기 인듐 플럭스의 비율은 상기 제1 상태 유기 갈륨 플럭스 대 상기 제1 상태 유기 인듐 플럭스의 비율보다 낮은 것인 방법.
  27. 한 개 이상의 웰층과 두 개 이상의 장벽층을 구비하는 발광 디바이스용 양자 웰 구조에 있어서,
    상기 각층은 수평 방향으로 연장되고, 상기 층은 교대로 다른 층 위에 겹쳐져서 각 웰층은 두 개의 장벽층 사이에 배치되며, 상기 장벽층은 상기 웰층보다 더넓은 밴드갭을 갖고, 상기 웰층은 a+b+c=1;0 d 1;0 < e < 1;0 f 1; 및 j+K+l=1 인 분자식 AldIneGafNjAskPl에 따르는 평균 조성을 갖으며, 상기 각 웰층은 웰층의 수평 범위에 걸쳐 산재된 인듐-풍부 클러스터 및 인듐-부족 영역을 포함하는 것인 발광 디바이스용 양자 웰 구조.
  28. 제27항에 있어서, 상기 장벽층은 g+h+i=1;0 g 1;0 h < 1;0 i 1; 및 m+n+o=1 인 분자식 AlgInhGaiNmAsnPo에 따르는 평균 조성을 갖는 것인 양자 웰 구조.
  29. 제28항에 있어서, 웰층의 알루미늄 함유량(d)은 장벽층의 알루미늄 함유량(g)과 같거나 작은 것인 방법.
  30. 제29항에 있어서, d 및 g 는 모두 약 0.2 이하인 것인 방법.
  31. 제30항에 있어서, (k+1)0.2 및 (n+o) 0.2 인 것인 방법.
  32. 발광 디바이스용 양자 웰 구조를 만드는 방법에 있어서,
    a) 제1 상태에 있어서, a+b+c=1;0 d 1;0 < e < 1;0 f 1; 및 j+K+l=1 인 분자식 AldIneGafNjAskPl에 따르는 평균 조성을 갖는 웰층을 제1 상태 가스 혼합물로부터 g+h+i=1;0 g 1;0 h < 1;0 i 1; 및 m+n+o=1 인 분자식 AlgInhGaiNmAsnPo의 제1 장벽층상으로 침적시키는 단계와,
    b) 제2 상태에 있어서, 약 550 내지 900℃의 온도에서 상기 베이스층 상에 제2 상태 가스 혼합물을 접촉시키는 것을 유지하는 단계를 포함하고,
    상기 가스 혼합물 및 상기 가스 혼합물의 흐름 속도는 상기 제1 상태 동안의 인듐 플럭스 보다 작은 상기 제2 상태 동안의 인듐 플럭스를 제공하도록 선택되며, 상기 제2 상태는 상기 웰층의 수평 범위 전체에 분배되는 인듐-풍부 클러스터 및 인듐-부족 영역을 상기 웰층이 형성하기에 충분한 시간 동안 수행되는 것인 발광 디바이스용 양자 웰 구조를 만드는 방법.
  33. 제32항에 있어서, 상기 제2 상태 후 상기 웰층 전체에 전술한 바와 같은 제2 장벽층을 침적시키는 단계를 더 포함하는 방법.
  34. 제33항에 있어서, 한 사이클 내에서 침적된 상기 제2 장벽층을 다음 사이클 내에서 제1 장벽층으로서 제공하기 위해 복수의 사이클 내에서 전술한 단계를 반복하는 단계를 더 포함하는 방법.
KR1020017006064A 1998-11-16 1999-11-16 인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법 KR20010081005A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10859398P 1998-11-16 1998-11-16
US60/108,593 1998-11-16
US43753899A 1999-11-10 1999-11-10
US09/437,538 1999-11-10
PCT/US1999/027121 WO2000030178A1 (en) 1998-11-16 1999-11-16 Iii-nitride quantum well structures with indium-rich clusters and methods of making the same

Publications (1)

Publication Number Publication Date
KR20010081005A true KR20010081005A (ko) 2001-08-25

Family

ID=26806057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017006064A KR20010081005A (ko) 1998-11-16 1999-11-16 인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법

Country Status (6)

Country Link
US (1) US20020182765A1 (ko)
EP (1) EP1142024A4 (ko)
JP (1) JP2003535453A (ko)
KR (1) KR20010081005A (ko)
AU (1) AU1626400A (ko)
WO (1) WO2000030178A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587042A1 (en) 2004-04-16 2005-10-19 HK E-CAR Co., Ltd. Method and device for sensing whether occupant sleeps inside vehicle
KR101158072B1 (ko) * 2009-03-06 2012-06-22 이정훈 발광소자
US8399948B2 (en) 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
US6660928B1 (en) 2002-04-02 2003-12-09 Essential Research, Inc. Multi-junction photovoltaic cell
US20030222263A1 (en) * 2002-06-04 2003-12-04 Kopin Corporation High-efficiency light-emitting diodes
US20040000672A1 (en) * 2002-06-28 2004-01-01 Kopin Corporation High-power light-emitting diode structures
WO2003107442A2 (en) 2002-06-17 2003-12-24 Kopin Corporation Electrode for p-type gallium nitride-based semiconductors
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
US6955985B2 (en) * 2002-06-28 2005-10-18 Kopin Corporation Domain epitaxy for thin film growth
KR101181182B1 (ko) * 2004-11-11 2012-09-18 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7666696B2 (en) * 2005-11-10 2010-02-23 Stc.Unm Process for controlling indium clustering in ingan leds using strain arrays
KR100920915B1 (ko) 2006-12-28 2009-10-12 서울옵토디바이스주식회사 초격자 구조의 장벽층을 갖는 발광 다이오드
EP1976031A3 (en) 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
KR100877774B1 (ko) 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
KR101122020B1 (ko) * 2010-03-17 2012-03-09 한국광기술원 다중발광소자 및 이를 제조하는 방법
US9331252B2 (en) * 2011-08-23 2016-05-03 Micron Technology, Inc. Wavelength converters, including polarization-enhanced carrier capture converters, for solid state lighting devices, and associated systems and methods
KR20140019635A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP2014175426A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
KR20240048077A (ko) * 2022-10-05 2024-04-15 삼성디스플레이 주식회사 발광 소자 및 발광 소자의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679354B2 (ja) * 1990-04-13 1997-11-19 松下電器産業株式会社 非線形光学材料およびその製造方法
US5103284A (en) * 1991-02-08 1992-04-07 Energy Conversion Devices, Inc. Semiconductor with ordered clusters
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
JP3658112B2 (ja) * 1995-11-06 2005-06-08 日亜化学工業株式会社 窒化物半導体レーザダイオード
KR100267839B1 (ko) * 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
JP3090057B2 (ja) * 1996-08-07 2000-09-18 昭和電工株式会社 短波長発光素子
JP3660446B2 (ja) * 1996-11-07 2005-06-15 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP3282174B2 (ja) * 1997-01-29 2002-05-13 日亜化学工業株式会社 窒化物半導体発光素子
JP3394678B2 (ja) * 1997-02-14 2003-04-07 シャープ株式会社 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587042A1 (en) 2004-04-16 2005-10-19 HK E-CAR Co., Ltd. Method and device for sensing whether occupant sleeps inside vehicle
KR101158072B1 (ko) * 2009-03-06 2012-06-22 이정훈 발광소자
US8399948B2 (en) 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system

Also Published As

Publication number Publication date
JP2003535453A (ja) 2003-11-25
EP1142024A4 (en) 2007-08-08
US20020182765A1 (en) 2002-12-05
AU1626400A (en) 2000-06-05
EP1142024A1 (en) 2001-10-10
WO2000030178A1 (en) 2000-05-25

Similar Documents

Publication Publication Date Title
US5945689A (en) Light-emitting semiconductor device using group III nitride compound
US6040588A (en) Semiconductor light-emitting device
KR20010081005A (ko) 인듐-풍부 클러스터를 갖는 ⅲ-질화물 양자 웰 구조 및이의 제조 방법
KR101466674B1 (ko) 방사선을 방출하는 반도체 몸체
US8334157B2 (en) Semiconductor device and a method of manufacture thereof
KR100406201B1 (ko) 이중 헤테로 구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치
KR100267839B1 (ko) 질화물 반도체 장치
KR100660152B1 (ko) 질화물반도체소자
JP2002158374A (ja) 半導体発光素子及びその製造方法
US20080258131A1 (en) Light Emitting Diode
KR100545999B1 (ko) 질화물반도체소자
KR20080029977A (ko) 발광 다이오드를 포함하는 장치 및 제조 방법
JP4229625B2 (ja) 窒化物半導体層とそれを含む窒化物半導体素子
US8026525B2 (en) Boron phosphide-based semiconductor light-emitting device
KR20070071905A (ko) 질화갈륨계 발광 소자의 제조 방법
EP1602157A1 (en) Light-emitting semiconductor device and a method of manufacturing it
JP2004119405A (ja) ＧａＮＰ結晶の成長方法及びＧａＮＰ結晶を備えた半導体装置
KR19980014650A (ko) 3족 니트라이드 화합물 반도체 발광 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid