KR20080029977A

KR20080029977A - 발광 다이오드를 포함하는 장치 및 제조 방법

Info

Publication number: KR20080029977A
Application number: KR1020077030815A
Authority: KR
Inventors: 후크 엔지
Original assignee: 루센트 테크놀러지스 인크
Priority date: 2005-08-11
Filing date: 2006-08-02
Publication date: 2008-04-03
Also published as: WO2007021549A2; WO2007021549A3; JP2009505399A; US20070034858A1; EP1913647A2

Abstract

장치는 발광 다이오드를 포함한다. 발광 다이오드는 하나 이상의 3족-질화물 합금의 반도체 매트릭스와 그 매트릭스 내부에 분산된 양자 도트들을 구비한다. 양자 도트들은 상기 매트릭스의 상기 하나 이상의 3족-질화물 합금과는 다른 3족-질화물 함금을 포함한다.

발광 다이오드, 양자 도트, 매트릭스, 전원.

Description

발광 다이오드를 포함하는 장치 및 제조 방법{LIGHT-EMITTING DIODES WITH QUANTUM DOTS}

본 발명은 발광 다이오드 및 발광 다이오드를 제조 및 이용하는 방법에 관한 것이다.

몇몇 종래의 반도체 디바이스들은 적외 파장들의 빛을 발출하는 2차원 광자 우물을 포함한다. 2차원 양자 우물은, 전기 펌핑(pumping)이 전하 캐리어들을 2차원 양자 우물의 여기 상태로 공급할 p-n 반도체 접합부내에 위치할 수 있다. 이어서, 이들 전하 캐리어들의 반대 전하의 캐리어들과의 재결합을 통한 탈여기가 발광을 일으킨다. 방출된 광은 어느 정도는 2차원 우물의 대역 구조에 결정되는 파장을 갖는다.

종래의 광통신 시스템들은 약 1.55 마이크로미터의 좁은 파장 범위의 빛을 전파한다. 이 범위에서, 실리카 글래스 광섬유는 작은 광 흡수율을 갖는다. 이러한 이유 때문에, 이 파장 범위는 손실이 적은 영역이기 때문에 광 통신에 상당히 유리하다. 통신 범위에서, 몇몇 레이저 소스들은 광 투과기들에서 사용하기에 유용하다. 그럼에도 불구하고, 통신 범위를 위한 보다 저렴한 레이저 소스를 구비하는 것이 바람직하다.

다양한 실시예들은 양자 도트를 갖는 발광 다이오드(LED)를 제공한다. 일부 LED들은 통신 범위 내의, 예를 들어, 약 1280 nm 와 약 1600 nm 사이의 파장을 갖는 빛을 만든다. 이러한 이유 때문에, 새로운 LED들은 통신 애플리케이션을 위한 저렴한 광 소스일 수 있다.

하나의 관점에서, 장치는 발광 다이오드를 포함한다. 발광 다이오드는 하나 이상의 3족-질화물 합금의 반도체 매트릭스와 그 매트릭스 내에 분산된 양자 도트들을 포함한다. 양자 도트들은, 매트릭스를 구성하는 하나 이상의 3족-질화물 합금과는 다른 3족-질화물 합금을 함유한다.

다른 관점에서, 제조 방법은, 결정기판 전면에 제1 3족-질화물 합금으로 복수의 양자 도트들을 성장시키는 단계를 포함한다. 상기 방법은 또한, 상기 양자 도트들을 덮도록 다른 제2의 3족-질화물 함금으로 캡핑(capping) 층을 성장시키는 단계를 포함한다. 상기 층 중 일부는 양자 도트들 간에 횡방향으로 놓인다.

또 다른 관점에서, 장치는 반도체 스택(stack)을 갖는 발광 다이오드를 포함한다. 상기 스택은 3족-질화물 합금의 n형 층과, 3족-질화물 합금의 p형 층과, 3족-질화물 합금으로 이루어진 복수의 양자 도트들을 구비한다. 양자 도트들은 상기 층들 사이에 위치하며 상기 층들을 구성하는 3족-질화물 합금들과는 다른 인듐 합금을 함유한다.

다양한 실시예들이 예시적인 실시예들의 도면들과 상세한 설명에 기술된다. 그러나 본 발명은 다양한 형태로 구현될 수 있으며 예시적인 실시예들의 도면들과 상세한 설명에 기술된 실시예들에 한정되지는 않는다.

도 1은 발광 다이오드(LED)의 일 실시예의 단면도다.

도 2는 LED, 예를 들어, 도 1 또는 도 7의 LED를 포함하는 예시적인 광원의 사시도다

도 3은 도 1의 LED를 위한 예시적인 액티브 발광 스택의 단면도다.

도 4는 도 1 내지 도 3의 액티브 발광 스택을 위한 예시적인 양자 도트의 사시도다.

도 5는 갈륨 니트라이드(GaN) 층/인듐 니트라이드(InN) 층/갈륨 니트라이드(GaN) 층의 대역 구조를 나타낸다.

도 6은 도 1 및 도 2의 장치를 위한 액티브 발광 스택의 다른 실시예의 단면도다.

도 7은 전파되는 인덱스-가이딩(index-guiding) 광을 제공하는 도2의 광원의 다른 실시예의 단면도다.

도 8a는 액티브 발광 스택, 예를 들어, 도 3의 액티브 발광 스택을 제조하는 방법을 나타내는 흐름도다.

도 8b는 액티브 발광 스택, 예를 들어, 도 7의 액티브 발광 스택을 제조하는 다른 방법을 나타내는 흐름도다.

도 9는, LED, 예를 들어, 도 8a 또는 도 8b의 방법에 따라 제조된 LED를 구비한 광원을 제조하는 방법을 나타내는 흐름도다.

도 10은 도 9의 방법에 따라 광원을 제조할 때 만들어지는 중간 구조들을 나타낸다.

도면 및 본문에서, 유사한 참조 번호는 유사한 기능을 갖는 요소들을 나타낸다.

일부 도면에서, 하나 이상의 특징들의 상대적 치수는 실시예를 보다 잘 나타내기 위해 과장될 수도 있다.

도 1은 인코히어런트(incoherent) 또는 코히어런트(coherent) 광을 방출할 수 있는 발광 다이오드(LED)(10)의 일 실시예를 나타낸다. LED(10)는, 결정 기판(12)의 평평한 상면(16) 상에 그대로 성장한 결정 3족-질화물 버퍼 층(14) 상에 성장된다. 예시적인 결정 기판(12)은 사파이어, 실리콘 및 실리콘 카바이드 기판을 포함한다. LED(10)는 결정 3족-질화물 버퍼 층(14)의 표면 상에 성장된 액티브 발광 스택(18)을 포함한다. 액티브 발광 스택(18)은 또한 결정 3족-질화물 반도체로 제조된다. 결정 3족-질화물 버퍼 층(14)은 격자 스트레인(strain)이 부분적으로 혹은 완전하게 풀리는 영역이다. 격자 스트레인은 상면(16)에 따른 결정 기판(12)의 기본 격자 길이와 액티브 발광 스택(18)의 기본 격자 길이 간의 불일치로 인한 것이다. 격차 매칭된 결정 기판(12)이 사용가능하면, 결정 3족-질화물 버퍼 층(14)이 없을 수 있다.

LED(10)는 또한 제1 및 제2 도전성 전극(20, 22)을 포함한다. 제1 도전성 전극(20)은 액티브 발광 스택(18)의 p형 층과 접촉한다. p형 층은, 예를 들어, 마 그네슘(Mg)으로 반도체를 도핑하여 만들 수 있다. 제2 도전성 전극(22)은 액티브 발광 스택(18)의 n형 층과 접촉한다. n형 층은, 예를 들어, 실리콘(Si)으로 반도체를 도핑하여 만들 수 있다. 도전성 전극들(20, 22)은 금속 또는 금속 다층으로 제조될 수 있다. 예시적인 금속 층 및 다층은 금(Au), 알루미늄(Al), 백금(Pt), 티타늄(Ti) 상의 A1, Ti 상의 Al 상의 Ti 상의 Au, Pt 상의 루테늄(Ru), 니켈(Ni) 또는 팔라듐(Pd) 상의 Au를 포함하지만, 다른 금속 층들 및 다층들이 사용될 수도 있다. 도전성 금속층들(20, 22)은 액티브 발광 스택(18)에/로부터의 전류를 운반하여 발광을 야기하기 위한 접촉부들이다. 액티브 발광 스택(18)은, 동작 시 전류를 제공하는 회로(도시 안 함)에서 p-n 또는 n-p 접합 디바이스, 즉, 다이오드로서 기능한다.

도 2는 예를 들어, 도 1의 LED(10)를 결합시키는 예시적인 광원(8)을 나타낸다. 광원(8)은 LED(10)의 일부로 형성된 광 이득 매체를 구비한다. 광 게인 매체는 패브리 페롯(Fabry-Perot) 광 공동(cavity) 내에 위치한다. 패브리 패롯 광 공동은 광 도파로(25)와, 그 광 도파로(25)의 각 단부에 있는 반사기들(26, 28)을 포함한다. 광 도파로(25)는 LED(10)의 일부의 3족-질화물로 형성된 광 코어(core)를 구비한다. 광 도파로(25)는 한편으로는 결정 기판(12)에 의해 다른 한편으로는 옵션의 투과성 유전층(24)에 의해 형성된 클래딩(cladding)을 구비한다. 투과성 유전층(24)은 예를 들어 실리카 글래스 또는 실리콘 니트라이드 또는 다른 투과성 유전체일 수 있다. 공동의 광 반사기들(26, 28)은, 광 도파로(25)의 단면, 예를 들어, 반도체 구조의 잘린 면 또는 연마된 면이다.

몇몇 실시예들에서, 광원(8)은 패브리 패롯 공동의 광 도파로(25) 내에서 전파하는 광의 게인-가이딩(gain-guiding) 또는 인덱스-가이딩을 제공한다. 몇몇 그러한 실시예들에서, 광원(8)은, 예를 들어, LED(10)의 전기적 펌핑에 응답하는 레이저일 수 있다.

도 3은 도 1의 액티브 발광 스택(18)의 일 실시예(18A)를 나타낸다. 하부에서 상부까지, 액티브 발광 스택(18A)은 하부 n형 3족-질화물 반도체 층(30A)과, 양자 도트들(34)의 중간 어레이(32A)와, 상부 p형 3족-질화물 반도체 층(36A)을 구비한다. 하부 n형 반도체 층(30A)은 결정 버퍼 층(14), 예를 들어, GaN 또는 AlN 층 바로 위에 위치한다. 상부 및 하부 3족-질화물 반도체 층(36A, 30A)은 Ga_xAl_(1-x)N 합금(여기서, 0<x<1) 또는 그러한 합금들의 다층이다. 두 3족-질화물 반도체 층(30A, 36A)은 동일한 합금 또는 합금 다층, 예를 들어, GaN 층일 수 있다. 중간 어레이(32A)의 양자 도트들(34)은 n형 및 p형 3족-질화물 반도체 층들(30A, 36A) 간의 경계를 따라 위치하거나 Ga_zAl_(1-z)N 합금(여기서, 0<z<1)의 개별 진성층(도시 안 함), 예를 들어, 도핑되지 않은 GaN 내에 위치할 수 있다. 액티브 발광 스택(18A)은 p-n 다이오드를 형성한다.

도 4는 도 3의 양자 도트들(34) 중 하나의 예시적인 형상을 나타낸다. 그러나 양자 도트들(34)은 다른 형상을 가질 수도 있다. 양자 도트들(34)은, 양자 도트들(34) 다음의 3족-질화물 반도체 매트릭스, 예를 들어, 층들(30A, 36A)의 합금과는 다른 진성 또는 도핑되지 않은 3족-질화물 합금이다. 양자 도트들(34)을 위하 여, 예시적인 3족-질화물 합금들은, 사방 1 센티미터의 입방 내에 10개 미만의 도펀트 원자를 갖는 In_vGa_(i-V)N(여기서, 0<v<1)을 포함한다. 각각의 양자 도트들(34)은 주변 매트릭스, 예를 들어, 3족-질화물 반도체 층(30A 및/또는 36A)의 개입하는 다른 합금(들)에 의해서 분리된다.

다른 실시예들에서, 하부 및 상부 3족-질화물 반도체 층들(30A, 36A)의 도전성 p 및 n형은 반대로 될 수 있다. 그 때, 하부 3족-질화물 반도체 층(30A)이 p형이고, 상부 3족-질화물 반도체 층(36A)이 n형이다.

광학적 발광 스택(18A)은 통상, 양자 도트들(34)의 어레이가 동일한 3족-질화물 합금의 연속적인 2차원 층으로 대체되는 종래의 다층 구조와는 다른 발광 스펙트럼을 갖는다. 특히, 주변 매트릭스의 다른 3족-질화물 합금(들)에 의한 양자 도트들(34)의 횡방향 분리는 양자 도트들(34)의 에너지 레벨들을 변경한다. 이러한 변경이 도 5에 예시적인 3족-질화물 다층에 대해 도시된다.

도 5는 상부 GaN 층, 중간 InN 층, 하부 GaN 층에 의해 형성된 다층의 대역 구조를 나타낸다. GaN 층들은 중간 InN 층의 전도대 에지보다 높은 에너지, 예를 들어, 대략 1.6 전자볼트(eV) 높은 에너지로 오프셋된 전도대 에지들을 갖는다. 중간 InN 층은 GaN 층의 가전자대 에지보다 높은 에너지, 예를 들면 약 1.05 eV 더 높은 에너지로 오프셋되는 가전자대 에지를 갖는다. GaN 층들에 있어서의 이러한 오프셋 및 적당한 도펀트 레벨을 위해, 페르미 에너지(E_F)는 중간 InN 층의 가전자대 및 전도대 사이에 놓인다. 따라서, 전자들은 중간 InN 층의 전도대로 여기될 수 있으며, 그 후, InN 층의 가전자대 내에 있는 홀들과의 재결합을 위한 중간 대역 점프(jump)에 의해서 탈여기된다.

InN은 다이렉트 밴드갭(direct bandgap) 물질이므로, 그러한 캐리어 재결합은, InN의 밴드갭과 대략 같은 에너지를 갖는 광자들의 방출을 야기한다. 불행히도, InN의 밴드갭은, 1.55 마이크론(㎛)의 통신 파장을 갖는 광자를 생성하는데 필요한 약 0.8 eV 보다 낮은 약 0.77 eV이다. 이러한 이유 때문에, GaN/InN/GaN 다층의 펌핑은 1.55 ㎛보다 긴 파장의 광의 방출을 야기한다.

대조적으로, 도 1 내지 도 3, 도 6 및 도 7의 액티브 발광 스택(18, 18A, 18B, 18C)은 동일한 3족-질화물의 공간적으로 분리된 양자 도트들(34)의 어레이로 연속적인 2차원 중간 3족-질화물 층을 대체한다. 특히, 양자 도트들(34) 각각은 다른 3족-질화물 합금의 매트릭스에 의해서 공간적으로 둘러싸인다. InN의 양자 도트(34)에 대하여, 인접 GaN 매트릭스는 InN 내에 전자와 홀을 가둠으로써 배리어(barrier)로서 기능한다. 양자 도트(34)에서, 그러한 감금은, 도 5에 나타낸 바와 같이, 전도대 에지를 보다 높은 레벨 E^cond _dot로 증가시키고 가전자대 에지를 보다 낮은 값 E^val _dot로 낮춘다. 따라서, 중간 InN이 양자 도트들(34)의 어레이인 GaN/InN-양자도트들/GaN의 다층은 GaN/InN/GaN의 다층의 연속적인 2차원 InN 층의 밴드 갭 E^BG _2D보다 큰 밴드 갭 E^BG _dot를 가질 것이다. 보다 큰 밴드 갭 E^BG _dot으로 인해, GaN/InN-양자도트들/GaN의 다층은 또한 전기적 펌핑에 응답해서 보다 높은 에 너지를 갖는 광자들을 방출할 것이다. 적당히 작고 충분히 넓게 분리된 InN 양자 도트들에 대하여, 그러한 구조는, 약 0.8 eV의 에너지를 갖는 광자, 예를 들어, 약 1.60 ㎛ 보다 짧은 파장들의 통신 범위에 있는 광자들을 방출할 수 있다.

도 6은 도 1의 LED 및/또는 도 2의 광원(8)을 위한 액티브 발광 스택(18)의 다른 실시예(18B)를 나타낸다. 하부에서 상부까지, 광 증폭 스택(18B)은 결정 n형 3족-질화물 반도체 층(30B), 중간 진성 반도체 층(32B), p형 3족-질화물 반도체 층(36B)을 포함한다. n형 및 p형 반도체 층들(30B, 36B)은, 예를 들어, 도 3의 각 하부 및 상부 3족-질화물 반도체 층들과 사실상 동일한 도핑된 3족-질화물 반도체 조성을 갖는다. 중간 반도체 층(32B)은 상기 반도체 층들(30B, 36B)과 동일하거나 혹은 다른 3족-질화물 합금의 결정 매트릭스와, 그 내부에 분산된 양자 도트들(34)을 포함한다. 액티브 발광 스택(18B)은 p-n 접합, 즉, 다이오드를 형성한다.

중간 반도체 층(32B)은 양자 도트들(34)의 2차원 어레이들의 수직 스택을 포함한다. 양자 도트들(34)은 상기 층(32B)의 주변 3족-질화물 반도체 매트릭스와 다른 3족-질화물 합금으로 형성된다. GaN 반도체 매트릭스는 보다 일반적으로 Ga_xAl_(1-x)N 매트릭스(0≤x≤1)이다. 양자 도트들(34)은 진성 In 함유 합금, 예를 들어, InN 또는 In_wGa_(1-w)N(0<w≤1)으로 형성된다. 양자 도트들(34)의 In 함유 합금은 1 센티미터 입방에 약 10¹⁸ 미만의 도펀트 원자들을 갖는다. 상기 층(32B)의 인접 반도체 매트릭스는 양자 도트들(34) 각각을 수직수평으로 고립시킨다. 적당한 높이와 폭에 대해서, 양자 도트들(34)은 상기 통신 파장 범위내의 광을 방출할 수 있 다. 또한, 양자 도트들(34)의 어레이들의 수직 적층은 액티브 발광 스택(18B)이 도 8의 액티브 발광 스택(18A)보다 더 많은 개수의 양자 도트들(34)을 보유할 수 있음을 의미한다. 따라서 광원(8)은 액티브 발광 스택(18A)을 액티브 발광 스택(18B)으로 대체하면 보다 강한 광을 제공할 수 있다.

도 7은 광원의 패브리 페롯 공동의 광 도파로(25) 내에서 전파해가고 있는 광의 수직 및 수평 인덱스 가이딩을 제공하는 도 2의 광원(8)의 실시예를 나타낸다. 특히, 상기 실시예는 결정 기판(12), 결정 버퍼 층(14), 도전성 전극들(20, 22), 유전층(24), 및 3족-질화물 액티브 발광 스택(18C)을 포함한다. 결정 기판(12)은, 예를 들어, 도 1의 LED(10)에 관해서 기술된 바와 같이, 적절하게 배향된 결정 사파이어, 실리콘, 또는 실리콘 카바이드일 수 있다. 결정 버퍼 층(14)은, 예를 들어, 약 20 nm 내지 약 50 nm의 범위 내에서 두께를 갖는 AlN 또는 GaN 층일 수 있다. 도전성 전극들(20, 22)은, 예를 들어, 도 1의 LED(10)에 관해서 이미 설명한 바와 같이, 단일 혹은 다수의 금속층일 수 있다. 옵션의 유전층(24)은 약 0.1 ㎛ 내지 약 0.3 ㎛의 두께를 갖는 공형 층(conformal layer) SiO₂ 또는 Si₃N₄일 수 있다.

액티브 발광 스택(18C)에서는, 광의 인덱스 가이딩을 위해 수직 다층 구조 및 수평 단면 형상이 모두 채택된다. 즉, 이들 특징들은 광원의 패브리 페롯 공동의 광 도파로(25) 내에서 전파하는 광에 인덱스 가이딩을 제공한다.

액티브 발광 스택(18C)의 수직 다층 구조는 하부 n형 Al_xGa_(1-x)N 층(30C), 중 간 진성 3족-질화물 층(32C), 및 상부 p형 Al_yGa_(1-y)N 층(36C)을 포함한다. 하부 n형 Al_xGa_(1-x)N 층(30C)은, 예를 들어, 약 1 ㎛ 이상의 두께와, 0 내지 0.25 범위 내의 합금 파라미터 "x", 예를 들어, x=0.15를 가질 수 있다. 상기 n형 층(30C)은, 예를 들어, 1 센티미터 입방 당 약 10¹⁷ 내지 10¹⁸개의 n형 Si 원자로 도핑될 수 있다. 중간 진성 3족-질화물 층(32C)은, 예를 들어, 약 0.1 ㎛ 내지 약 0.2 ㎛의 두께를 갖는 진성 GaN 반도체 매트릭스를 포함할 수 있다. 진성 GaN에서, 도펀트 원자들의 농도는 1 센티미터 입방 당 원자의 개수가 약 10¹⁵ 내지 10¹⁶ 이하다. 반도체 매트릭스는 그 내부에 분포된 양자 도트들(34)의 수직 어레이를 하나 이상 포함한다. 양자 도트들(34)은 인듐의 진성 3족-질화물 함금, 예를 들어, InN 또는 In_w+zGa_(1-w)Al_(1-z)N(여기서, w와 z는 0 이상 1 이하이며, w+z>0이다)으로 형성된다. 따라서, 양자 도트들(34)은 상기 층(32C)의 주변 반도체 매트릭스와는 다른 합금으로 형성된다. 진성 In 합금들에서, 도펀트의 농도는 1 센티미터 입방 당 도펀트 원자의 수가 약 10¹⁷ 내지 10¹⁸ 이하다. 상부 p형 Al_yGa_(1-y)N 층(36C)은, 예를 들어, 약 0.5 ㎛의 두께와, 0 내지 0.25 범위 내의 합금 파라미터 "y"를 가질 수 있다. 상기 p형 층(36C)은, 예를 들어, 1 센티미터 입방 당 약 10¹⁸ 내지 10²⁰개의 Mg 원자로 도핑될 수 있다. 다층 3족-질화물 합금 구조는, 빛이 중간 진성 3족-질화물 층(32C) 주변에 배치되도록 빛을 인덱스 가이딩하는 경향이 있는 수직 굴절률 프로 파일을 갖는다. 즉, 광은, 광원(8)의 광 이득 매체를 형성하는 주변 반도체 매트릭스 및 양자 도트들(34) 주변에 집중되도록 인덱스 가이딩된다.

액티브 발광 스택(18C)의 수평 단면 형상은 또한 상부 Al_yGa_(1-y)N 층(36C)의 상면을 따라 돌출부(ridge)(38)를 포함한다. 돌출부(38)는, 예를 들어, 약 0.25 ㎛의 높이와 약 2 ㎛ 내지 약 10 ㎛의 수평 폭을 가질 수 있다. 광 도파로(25)는, 예를 들어, 약 30 ㎛ 내지 약 50 ㎛의 총 수평 폭을 가질 수 있다. 그러한 단면 프로파일에 대해서, 돌출부(38)의 상대적으로 높은 굴절률은 도 2의 광 도파로(25)내에서 전파하는 광을 수평으로 인덱스 가이딩하는 것을 돕는다.

도 8A는 도 1 및 도 3의 액티브 발광 스택(18A)의 실시예들을 제조하기 위한 하나의 방법(50A)을 나타낸다.

상기 방법(50A)은, 평평한 성장면을 갖는 결정 성장 기판, 예를 들어, 결정 기판(12) 및 상면(16)을 제공하는 단계(단계 52)를 포함한다. 결정 성장 기판은 사파이어(즉, Al₂O₃), 실리콘, 또는 기타 기판, 예를 들어, 6H-SiC 또는 4H-SiC일 수 있다. 사파이어 및 SiC에 대하여, 평평한 성장면은 (0001) 격자면이다. 실리콘에 대하여, 평평한 성장면은 (111) 격자면이다.

상기 방법(50A)은 결정 성장 기판의 성장면에 AlN 또는 GaN의 결정 버퍼 층을 에픽텍셜하게 성장시키는 단계(단계 54)를 포함한다. 이 성장은 분자 빔 애픽택시(molecular beam epitaxy; MBE) 등의 종래의 애픽텍셜 처리를 실행하는 단계를 포함한다. 이 애픽텍셜 성장은 약 20 nm 내지 약 50 nm의 두께를 갖는 얇은 결정 버퍼 층을 만든다. 결정 버퍼 층 격자는 격자 부정합 결정 성장 기판상의 3족-질화물의 성장으로 인한 스트레인을 완화시킨다. 격자 부정합 결정 성장 기판이 사용가능하면, 결정 버퍼 층은 필요 없다.

다음으로, 상기 방법(50A)은 결정 버퍼 층상에 Ga_zAl_(1-z)N(여기서, 0≤z≤0.25, 예를 들어, z=0.15)의 n형 층, 예를 들어, 상기 층(30A)을 애픽텍셜하게 성장시키는 단계(단계 56)를 포함한다. 이 애픽텍셜 성장 단계는 약 0.5 ㎛ 내지 약 4.0 ㎛의 두께를 갖는 결정 층을 형성한다. 성장 시, 결정 성장 기판은 약 650 ℃ 내지 800 ℃의 온도에서 유지된다.

애픽텍셜 성장 단계 56에서, 몇몇 소스들은 성장하는 층에 재료들을 공급한다. 한 세트의 소스들은 Ga, Al, In 및 N을 공급한다. Ga를 위한 소오스는, 예를 들어, Riber사(133 boulevard National, BP 231, 92503 Rueil Malmaison Cedex, France (www.riber.com))의 모델 ABN-135 유출 셀일 수 있다. Ga 유출 셀은 약 980 내지 1030 ℃에서 작동된다. Al을 위한 소스는, 약 1020 내지 1120 ℃의 온도에서 동작하는 Riber사의 다른 모델 ABN-135 유출 셀일 수 있다. N을 위한 소스는, 약 250 내지 350 와트 및 약 0.5 내지 0.9 sccm의 가스 유속으로 동작하는 플라스마 소스일 수 있다. 예시적인 플라스마 소스는, ADDON사(19 rue des Entrepreneurs, 78420 Carrieres sur seine, France (contact@addon-mbe.com))의 모델 RFB-RB3, 시리얼 번호 001206, 플라스마 소스이다. 마지막 소스는 n형 도펀트 원자, 예를 들어, Si를 공급하여 센티미터 입방 당 약 1017 내지 1018개의 n형 원자들의 도펀트 농도를 동시에 제공한다. Si를 위한 소스는 약 200 내지 1100 ℃의 온도에서 동작하는 Riber사의 다른 모델 ABN-135 유출 셀일 수 있다.

다음으로, 상기 방법(50A)은 인듐-질화물 합금의 양자 도트들, 예를 들어, 양자 도트들(34)의 어레이를 성장시키는 단계(단계 58A)를 포함한다. 양자 도트들은 Ga_zAl_(1-z)N의 n형 층의 자유 표면 상에 성장된다. 성장 시, 기판의 온도는, 양자 도트들이 열화되지 않도록, 약 600 ℃ 이하, 예를 들어, 400 ℃ 내지 550 ℃에서 유지된다. 예를 들어, InN은 약 500 ℃ 내지 600 ℃의 보다 높은 온도에서 분해된다. In을 위한 소스는 약 700 내지 850 ℃의 온도에서 동작하는 Riber 사의 또 다른 모델 ABN-135 유출 셀이다.

단계 58A의 애픽텍셜 성장은, 인듐, 니트로겐 및 선택적으로는 갈륨 및/도는 알루미늄의 합금인 양자 도트들을 만든다. Ga 또는 Al을 함유하는 합금들은 통한 InN 보다 큰 밴드 갭을 가지므로 양자 도트들이 잠재적으로 보다 긴 발광 파장을 가지게 할 수 있다. 상기 성장 단계는 소정 파장의 혹은 소정 파장 범위 내의 광을 방출하기에 적당한 크기를 갖는 양자 도트들을 만든다. 예를 들어, 양자 도트들은 약 1280 nm 내지 약 1600 nm의 통신 범위내의 광을 방출하도록 설계될 수 있다. 양자 도트들은 약 1 nm 내지 5 nm의 높이까지 성장시킬 수 있으며, 약 10 nm 내지 50 nm의 직경으로 성장시킬 수 있다. 단계 58A에서, 성장 조건은 연속 층의 2차원 성장 보다는 아일랜드(island)의 3차원 성장을 야기한다.

InN 아일랜드의 3차원 성장을 이루는 한 가지 방법은, 예를 들어, Riber사의 MBE 챔버 모델 번호 32P에서, 제1 및 제2 성장 단계의 실행을 번갈아 하는 것을 포함한다. 제1 성장 단계에서, 성장면은 니트로겐 소스를 차단한 상태에서 30 내지 60 초 동안 In 증기를 쐰다. 이 단계에서, In 유출 셀은 약 670 ℃ 이상, 예를 들어, 약 740 ℃ 내지 약 790 ℃로 뜨겁다. 제2 성장 단계에서, 성장면은 In 유출 셀을 차단한 상태에서 약 30 내지 60 초 동안 니트로겐에 쐰다. 이 단계에서, 니트로겐 가스는 약 0.4 내지 0.6 sccm의 유속을 가지며 플라스마를 만드는 RF 파워의 약 200 내지 350 와트의 RF 배경 파워에 있다. 제1 및 제2 성장 단계의 실행은 InN 양자 도트들이 원하는 크기를 가질 때까지 반복된다.

InN 아일랜드의 3차원 성장을 이루기 위한 다른 방법은 Stranski-Krastanov 성장을 위한 조건들을 만드는 단계를 포함한다. Stranski-Krastanov 성장 시, 성장면은, InN이 증착된 후 2차원 모드에서 3차원 모드로 성장이 전환되도록 In 및 N 모두에 연속적으로 노출된다.

다음으로, 상기 방법(50A)은 Ga_zAl_(1-z)N(여기서, 0<z≤0.25), 예를 들어, GaN의 얇은 진성 혹은 p형 캡핑(capping) 층을 에픽텍셜하게 성장시키는 단계(단계 60A)를 포함한다. 바람직하게는, 캡핑 층은 약 20 nm 내지 약 50 nm의 두께를 갖는다. 이 성장 시, 결정 기판은 양자 도트들을 성장시키는데 이용된 온도, 예를 들어, InN 양자 도트들을 위한 약 450 ℃ 내지 550 ℃의 온도와 대략 동일한 온도에서 유지된다. 이러한 낮은 성장 온도로 인해, 양자 도트들은 캡핑 층 성장 시에 분해되지 않는다. 상기 성장 시, Ga_zAl_(1-z)N는 센티미터 입방 당 약 1ㅧ10¹⁸ 내지 1 ㅧ10²⁰의 불순물 이온 농도로 마그네슘(Mg) 등의 p형 불순물로 도핑될 수 있다. 250 ℃와 400 ℃ 사이에서 동작하는 Riber사의 모델 ABN-135 유출 셀은 p형 도핑을 위한 Mg 소스일 수 있다.

다음으로, 상기 방법(50A)은 기판 온도를 약 650 ℃ 내지 750 ℃로 올리고 이 높은 온도에서 동일 또는 다른 Ga_zAl_(1-z)N 합금의 p형 층, 예를 들어, 상기 층(36A)의 애픽텍셜 성장을 계속하는 단계(단계 62)를 포함한다. 이 애픽텍셜 성장은 상부 p형 Ga_zAl_(1-z)N가 약 0.2 ㎛ 내지 약 0.5 ㎛의 두께를 가지면 중단된다.

도 8B는 도 7의 액티브 발광 스택(18C)의 일 실시예를 제조하기 위한 예시적인 방법(50B)을 나타낸다.

상기 방법(50B)은 도 8A의 방법(50A)에 관하여 기술한 바와 같이 단계 52, 54, 56을 실행하는 것을 포함한다. 이들 단계는, 예를 들어, 도 7에 나타낸 바와 같이, 상기 층들(30C, 14) 및 결정 기판(12)을 구비한 다층 구조를 만든다.

다음으로, 상기 방법(50B)은 Ga_zAl_(1-z)N의 n형 층의 자유 표면에 진성 GaN의 층을 애픽텍셜하게 성장시키는 단계(단계 57B)를 포함한다. 진성 GaN의 층은, 예를 들어, 약 0.5 ㎛ 내지 약 0.1 ㎛의 두께를 가질 수 있으며, 센티미터 입방 당 약 10¹⁵ 내지 10¹⁶ 개의 도펀트 원자를 갖는 도펀트 레벨을 가질 수 있다. 만들어진 GaN 층의 예는 도 7의 양자 도트들(34)의 어레이 아래 위치한 상기 층 (32C)의 일부이다.

다음으로, 상기 방법(50B)은 진성 혹은 도핑되지 않은 GaN의 층의 자유 표면에 양자 도트들, 예를 들어, 양자 도트들(34)의 어레이를 성장시키는 단계(단계 58B)를 포함한다. 이 성장은 In의 도핑되지 않은 3족-질화물 합금들이며 상기 단계 60A에 관해 이미 설명한 성장 조건을 사용하는 양자 도트들을 만든다. 특히, 상기 성장은, In 함금을 분해시키지 않으며 2차원 층 성장보다는 3차원 아일랜드 성장을 이루기 위해 제어되는 온도에서 이루어진다. 상기 성장은, 예를 들어, 약 1 내지 5 nm, 예를 들어, 2 nm의 높이와 약 10 내지 50 nm의 직경을 갖는 양자 도트들 또는 원하는 방출 스펙트럼에 적당한 다른 크기를 갖는 양자 도트들을 만들 수 있다. 예를 들어, 양자 도트들은 상기 통신 범위 내의 광을 방출하기에 적당한 크기로 성장시킬 수 있다.

다음으로, 상기 방법(50B)은 양자 도트들의 어레이 상에 진성 또는 도핑되지 않은 GaN의 캡핑 층을 애픽텍셜하게 성장시키는 단계(단계 60B)를 포함한다. 진성 GaN의 캡핑 층은, 예를 들어, 약 0.5 ㎛ 내지 0.1 ㎛의 두께를 가질 수 있으며 센티미터 입방 당 약 10¹⁵ 내지 10¹⁶개의 도펀트 원자를 갖는 도펀트 레벨을 가질 수 있다. 캡핑 층은 GaN의 매트릭스로 각 양자 도트들을 둘러싸서 그 양자 도트들을 덮어씌운다. 캡핑 층의 예는, 예를 들어, 도 7의 상기 층(32C)의 상부이다.

제1의 20 nm 내지 50 nm의 캡핑 GaN 층의 성장 시, 결정 성장 기판은 양자 도트들을 성장시키는데 사용된 온도에서 유지된다. InN 양자 도트들에서, 온도는, 양자 도트들이 열화되지 않도록, 약 600 ℃ 이하, 예를 들어, 450 ℃ 내지 550 ℃ 에서 유지된다. 이러한 낮은 성장 온도는 GaN의 캡핑 층의 성장 시 양자 도트들의 분해를 감소시킨다.

다음으로, 상기 방법(50B)은 기판 온도를 약 650 ℃ 내지 750 ℃로 올리고 Ga_zAl_(1-z)N (여기서, 0<z≤0.25) 합금의 p형 층, 예를 들어, 도 7의 상기 층(36B)을 애픽텍셜하게 성장시키는 단계(단계 62)를 포함한다. 상기 성장은, 예를 들어, 약 0.2 ㎛ 내지 약 0.5 ㎛의 두께를 갖는 Ga_zAl_(1-z)N의 캡핑 층을 만들 수 있다. 상기 성장을 위한 조건은 상기 방법(50A)의 단계 62와 관련하여 이미 설명했다.

상기 제조 방법(50B)의 다른 실시예들은, 도 6의 상기 층(32B)에서와 같이, 진성 GaN의 매트릭스 내에 동일 InN 합금의 양자 도트들의 수직으로 적층된 어레이들을 만들기 위해 단계 58B 내지 60B를 반복하는 것을 포함한다. 수직 프로파일은 다음 형태:n형 Ga_zAl_(1-z)N/[도핑되지 않은 GaN/InN-합금 양자 도트들]/[도핑되지 않은 GaN/InN-합금 양자 도트들]/[도핑되지 않은 GaN/InN-합금 양자 도트들]/.../도핑되지 않은 GaN/p형 Ga_zAl_(1-z)N의 시퀀스다. 수직 시퀀스의 총 두께는, 예를 들어, 1 내지 2 ㎛일 수 있다. 수직 시퀀스에서, 진성 GaN 층들은 또한 양자 도트들의 InN-합금과는 다른 진성 3족-질화물 합금의 층들로 대체될 수 있다. 그러한 실시예들에서, 하부 n형 및 상부 p형 Ga_zAl_(1-z)N 층들은 상술한 도펀트 농도를 갖는다. InN 양자 도트들의 어레이들의 수직 적층은 통상 LED 광원의 강도를 증가시켜야 한다.

도 9는 광원, 예를 들어, 도 2 및 도 7의 광원(8)을 제조하는 방법(70)을 나타낸다. 광원은 광 도파로를 구비한 패브리 페롯 공동을 포함하며, 예를 들어, 레이저일 수 있다. 제조 방법(70)은 도 10에 나타낸 바와 같은 중간 구조들(82, 83, 84)을 만든다.

상기 방법(70)은 사각형 도파로 구조(96)와 LED의 액티브 발광 스택, 예를 들어, 액티브 발광 스택(18C) 상의 하부 도전성 전극을 위한 영역을 형성하기 위한 건식 에칭을 한 번 이상 실행하여 LED 구조(82)를 형성하는 단계(단계 72)를 포함한다. 각 건식 에칭은 종래의 리소그래픽 마스크에 의해 제어되며 종래의 공정, 예를 들어, Cl/Ar 가스 혼합물에 의거한 유전적으로 결합된 반응성 이온 에칭을 이용한다.

에칭 단계는 한 번 이상의 건식 에칭을 포함할 수 있다. 한 번의 건식 에칭은, 발광 스택의 n형 3족-질화물의 하부 층, 예를 들어, 상기 하부 층(30C)의 일부를 노출시켜 광 도파로 구조(96)를 형성한다. 옵션의 제2 건식 에칭은 광 도파로 구조(96)의 주임을 지나는 인덱스 가이딩 돌출부(38)를 정의할 수 있다. 돌출부(38)는, 예를 들어, 약 0.5 ㎛의 높이를 가질 수 있다. 돌출부를 규정하는 것은, p형 3족-질화물의 상부 층의 광 클래딩 부분, 예를 들어, 상기 상부 층(36C)의 일부를 에칭하는 것을 포함한다. 제2의 에칭은 광 도파로 구조(96) 내의 광을 수평으로 인덱스 가이딩하는 단면 형상을 만든다. 상기 단면 형상은, 예를 들어, 도 2 및 도 7에 나타낸 광원(8)의 광 도파로(25)에 적합하다.

다음으로, 상기 방법(70)은 LED 구조(82)의 상면(100) 상의 투과성 유전체의 공형 층(24)을 증착시켜 구조(83)를 만드는 단계(단계 74)를 포함한다. 상기 유전체는 광 반도체 도파로 구조(96)의 외측 광 클래딩에 적합한 굴절률을 갖는다. 유전체 층의 두께는 약 0.1 ㎛ 내지 0.3 ㎛일 수 있다. 상기 층(24)에 대하여, 예시적인 유전체들은 도핑된 혹은 도핑되지 않은 실리카 글래스 또는 도핑되지 않은 실리콘 니트라이드를 포함한다. 그러한 유전체들을 증착시키기 위한 방법들이 당업자들에게는 알려져 있다.

다음으로 상기 방법(70)은 광 도파로 구조(96)의 길이를 따라 유전층(24)을 통해 윈도우(104, 106)를 건식 에칭하는 단계(단계 76)를 포함한다. 하나의 윈도우(104)는 광 도파로 구조(96)의 중앙부의 돌출부(38)에 걸쳐 있고, 다른 윈도우(106)는 광 도파로 구조(96)에 인접한다.

다음으로, 상기 방법(70)은 윈도우들(104, 106)을 통해 노출된 LED 구조의 3족-질화물 반도체 상에 도전성 전극들(20, 22)을 형성하여 LED 구조(82)를 만드는 단계(단계 78)를 포함한다. 도전성 전극들(20, 22)을 형성하는 단계는, 예를 들어, 마스크 제어된 증착을 실행하는 것을 포함하며 단일 혹은 다수의 금속층을 증착시키는 것을 포함할 수 있다. 도전성 전극들(20, 22)의 예들은 도 1의 LED(10)와 관련하여 설명되며 Au, Al, Ti 상의 Al, 또는 Pt, Ni 상의 Au, 또는 Pt 상의 Ru 등의 금속 단일층 혹은 다층을 포함할 수 있다.

마지막으로, 상기 방법(70)은 광 도파로 구조(96) 상의 단면을 베거나 연마하여 패브리 페롯 공동의 대향하는 단부, 예를 들어, 도 2의 단면들(26, 28)에 반사기를 만드는 단계(단계 80)를 포함한다.

도 1의 LED 또는 도 2 또는 도 7의 광원(8)으로부터 광을 생성하기 위해, 전류를 도전성 전극들(20, 22) 사이에서 펌핑한다. 전류는 전자들을 양자 도트들(34) 내의 전도대의 레벨로 여기시킬 수 있다. 그러면, 전자들은 양자 도트들(34)의 가전자대으로부터의 홀들과 순차적으로 재결함하여 빛을 낸다.

다른 실시예들에서, n형 및 p형 도핑의 역할은 서로 바뀔 수 있다. 즉, 도 1 내지 도 3 및 도 6 내지 도 7의 발광 스택들(18, 18A 내지 18C)에서, 3족-질화물의 상부 층, 예를 들어, 상기 층들(36A 내지 36C)은 n형이고, 3족-질화물의 하부 층, 예를 들어, 상기 층들(30A 내지 30C)은 p형이다.

상기 설명, 도면, 및 청구범위로부터 본 발명의 다른 실시예들은 당업자들에게 명확해질 것이다.

Claims

하나 이상의 3족-질화물 합금의 반도체 매트릭스와, 상기 매트릭스 내에 분산되며 상기 매트릭스의 상기 하나 이상의 3족-질화물 합금과는 다른 3족-질화물 함금을 포함하는 양자 도트들을 구비한 발광 다이오드를 포함하는

장치.
제 1 항에 있어서,

상기 양자 도트들은 인듐을 포함하는

장치.
제 2 항에 있어서,

상기 매트릭스는 갈륨 합금 또는 알루미늄 합금을 포함하는

장치.
제 2 항에 있어서,

상기 양자 도트들은 상기 다이오드의 n형 및 p형 영역 사이에 분산되고,

상기 매트릭스는 상기 다이오드의 n형 및 p형 영역 사이에 위치하며 상기 n형 및 p형 영역들 보다 높은 굴절률의 반도체 합금을 포함하는

장치.
제 1 항에 있어서,

상기 양자 도트들은, 상기 다이오드의 n형 영역과 상기 다이오드의 p형 영역 사이의 방향을 따라 수직 스택을 형성하는 층들 내에 분포하는

장치.
제 1 항에 있어서,

패브리 페롯(Fabry-Perot) 공동과, 상기 공동 내부에 광 이득 매체를 구비하는 레이저를 추가로 포함하되, 상기 광 이득 매체는 상기 발광 다이오드의 상기 매트릭스와 상기 양자 도트들을 포함하는

장치.
결정 기판 상에 제1의 3족-질화물 합금으로 복수의 양자 도트를 성장시키는 단계와,

상기 양자 도트들을 덮도록 다른 제2의 3족-질화물 합금으로 캡핑(capping) 층을 성장시키는 단계 -상기 캡핑층의 일부는 상기 양자 도트들 사이에서 수평으로 삽입됨- 를 포함하는

제조 방법.
제 7 항에 있어서,

상기 양자 도트들은 인듐을 포함하는

방법.
제 8 항에 있어서,

상기 층의 성장 단계는 약 600 ℃ 이하의 온도에서 기판을 유지하는 단계를 포함하는

방법.
제 7 항에 있어서,

상기 층의 노출된 표면 상에 상기 제1의 3족-질화물 합금으로 또 다른 복수의 양자 도트들을 성장시키는 단계와,

상기 또 다른 복수의 양자 도트들 상에 상기 제1의 3족-질화물 합금과는 다른 3족-질화물 합금을 포함하는 다른 3족-질화물 합금층을 성장시키는 단계를 추가로 포함하는

방법.