KR101119019B1

KR101119019B1 - 질화갈륨 반도체 및 이의 제조 방법

Info

Publication number: KR101119019B1
Application number: KR1020040105371A
Authority: KR
Inventors: 김용진; 이동건
Original assignee: 주식회사 엘지실트론
Priority date: 2004-12-14
Filing date: 2004-12-14
Publication date: 2012-03-12
Also published as: KR20060066873A; US20060145187A1; JP2006179898A; US20080290347A1; US7615470B2

Abstract

본 발명은 기판의 블라스팅 공정을 통해 격자 상수 차이에서 오는 결함을 감소시키고 내부 잔류 응력을 최소화할 수 있는 GaN 반도체와 이의 제조 방법을 제공한다. 특히, 실리콘 기판을 사용하여 품질이 향상된 GaN 박막을 형성함으로써, 양질의 대구경 기판을 저가로 확보하여 제조 경비를 낮출 수 있으며, 다양한 소자 및 회로 응용성을 갖는 장점이 있다.

웨이퍼, 실리콘, 블라스팅, GaN, 반도체

Description

질화갈륨 반도체 및 이의 제조 방법 {GaN semiconductor and manufacturing methods for the same}

도 1은 일반적인 폴리시드 기판(polished wafer)의 제조 공정도.

도 2는 본 발명에 따른 블라스팅 처리된 기판(blasted wafer)의 제조 공정도.

도 3은 본 발명에 의해 제조된 블라스팅 처리된 기판(blasted wafer)의 결정 특성을 나타낸 그래프.

도 4는 본 발명에 의해 제조된 GaN 반도체의 단면도.

본 발명은 GaN 박막의 품질을 향상시키는 질화갈륨 반도체와 이의 제조 방법에 관한 것이다.

GaN은 상온에서 3.4 eV의 직접 천이형 밴드갭(direct bandgap)을 가지며 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 1.9eV (InN)에서 3.4eV (GaN), 6.2eV (AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장 영역 때문에 광소자의 응용 가능성이 매우 큰 물질이다. 이 처럼 파장 조절이 가능하여 넓은 가시광선 영역의 발광 소자를 제작할 수 있고, 적색, 녹색 및 청색 발광 소자에 의한 총천연색 전광판 영역 및 백색 발광 소자에 의한 조명 기구의 대체 시장이 매우 방대하기 때문에 이에 대한 많은 연구들이 진행되고 있다. 특히 단파장 영역에서의 청색 발광 다이오드(Light emitting diode; LED) 및 청색 레이저 다이오드(Laser Diode; LD) 등의 광소자 재료로서 크게 주목받고 있다.

그러나 이러한 GaN 반도체는 격자 정합이 되는 기판이 부재하고, 격자 상수 및 열팽창 계수의 차이가 커서 양질의 질화물 반도체 박막 성장이 매우 어려운 실정이다.

일반적으로 GaN 반도체 박막을 성장시키기 위해 사파이어(Al₂O₃)나 탄화규소(SiC)기판을 사용한다. 이론적으로 사파이어의 a축 격자 상수는 4.758Å이고, GaN의 격자 상수는 3.186Å으로 약 30% 이상의 격자 불일치를 가지고 있다. 따라서 사파이어 기판 위에 GaN이 성장하게 되면 장력 변형(tensile strain)이 야기되나, 실제 (0001) 사파이어 위에 GaN 성장이 이루어질 때는 사파이어의 유효 격자 상수가 GaN의 격자 상수보다 약 14% 정도 작아 압축 변형(compressive strain)을 야기시킨다. 또한, 열팽창 계수도 약 25% 정도 차이가 나기 때문에 사파이어와 GaN의 계면에서 응력을 발생시키며, 전위 결함(threading dislocation)의 밀도가 10¹⁴/㎠ 정도로 많은 격자 결함을 발생시켜서 고품위의 단결정 성장을 어렵게 하고 있다. 또한 두께가 10㎛이상의 경우 크랙(crack)이 존재할 가능성이 높아 고품질의 GaN 박막층 성장이 어려울 뿐만 아니라, 이를 사용하여 제작한 소자의 특성 효율 및 수명을 단축시킬 수 있다.

그러나 사파이어 기판 위에 AlN의 완충층(buffer layer)을 형성하여 사파이어 기판 위에 결정성과 전기 및 광학적 특성이 우수한 GaN 박막을 성공적으로 성장시킴으로써, 상술한 문제점을 어느 정도 개선하였다. 그 후 완충층으로 AlN 뿐만 아니라 GaN, AlGaN 등의 다양한 물질을 사용하는 것이 가능해지며, 이러한 완충층을 이용하여 GaN 박막을 성장시키는 이종 접합 성장법(heteroepitaxy)으로 큰 격자 상수 및 열팽창 계수의 부정합도를 완화시킬 수 있었다.

그럼에도 불구하고 이종 접합을 위한 완충층을 약 1 내지 500nm 정도 성장시키고, 그 완충층 위에 GaN 박막을 성장시킬 경우에 완충층은 기판과의 격자 상수 및 열팽창 계수의 부정합도로 인한 결정 결함을 갖고, 그 결정 결함은 그대로 GaN 박막에 전달되어 많은 양의 결정 결함으로 고품질의 GaN 박막을 형성하는데 여전히 어려움이 있다.

또한 사파이어 기판은 최대 4인치까지 제작이 가능하지만, 주로 2인치 기판이 사용되고 있어 대량 수요가 예상되는 LED 및 LD의 생산시 생산성에 한계를 줄 것이며, 사파이어를 대체할 대구경 양질의 기판이 필요하다.

게다가 사파이어는 산화물로써 절연 물질이므로, 사파이어 기판을 사용하여 제작된 소자의 경우에 후면 오믹 접속(back ohmic contact)을 전도성 기판을 사용하는 다른 소자에 비해 쉽게 형성할 수 없어 소자 구현시 전극 형성을 위한 추가적인 공정 및 후공정 등으로 소자 제작 공정이 복잡해진다. 그로 인해 생산 원가의 상승을 야기하고, 또한 소자의 직렬 저항이 커져 소자의 성능이 저하될 수 있는 문제점이 있다.

SiC는 양질의 2인치 기판이 상용화되고 있으며 GaN과 격자 상수의 차이가 3.3%로, 사파이어와 GaN의 격자 상수의 차이인 13.8%에 비해 작은 값을 가지므로 사파이어보다 격자 정합 면에서 유리하며, 고온 특성과 화학적 안정성이 우수하다는 면에서 각광을 받고 있는 물질이다. 그러나 사파이어에 비해 상대적으로 고가이며, SiC를 기판으로 사용한 GaN 소자의 성능이 사파이어를 이용한 것보다 좋지 못한 것으로 보고된다.

현재 상기 사파이어와 SiC의 대안으로 실리콘 기판을 이용한 GaN 박막 성장을 위해 많은 연구가 진행되고 있으나, 종래의 사파이어 및 SiC 기판에서 발생하는 격자 상수 및 열팽창 계수 차이에 따른 문제점을 여전히 안고 있다. 실리콘 기판은 양질의 대구경 기판을 저가로 확보하여 제조 경비를 낮출 수 있으며, 단일 광소자의 제작 외에 집적화를 통한 다양한 소자 및 회로 응용성을 갖는 장점이 있다. 그러나 아직 좀더 안정적이고, 재현성 있는 소자의 특성을 내기 위한 기판으로는 개선해야 할 문제들이 많다. 실제로 GaN 박막과 실리콘의 격자 상수의 차이는 약 18% 정도이며 실리콘 기판 위에 형성된 GaN 박막에는 약 10¹⁰/cm²의 결함밀도가 존재하는 것으로 보고된 바 있다. 그 중에서 무엇보다도 격자 상수 차이에서 오는 격자 결함의 감소를 통해 양질의 GaN 박막을 성장하는 것이 중요한 일이다.

본 발명은 기판 위에 성장되는 GaN 반도체 박막과 기판의 격자 상수 및 열팽창 계수의 차이에서 발생되는 결정 결함을 줄이고, 성능을 향상시키고 신뢰성을 확보할 수 있는 GaN 반도체 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

특히, 기존의 사파이어 및 SiC 기판은 물론, 대면적 성장이 가능하고 기존의 소자 제조 공정을 그대로 적용할 수 있는 실리콘 기판을 사용하여 양질의 GaN 반도체를 제조하는 것을 목적으로 한다.

상술한 목적을 달성하기 위하여 본 발명은 소정 입자가 기판 상부의 소정 영역에 침투된 기판 및 상기 기판 위에 형성된 GaN 박막을 포함하는 질화갈륨 반도체를 제공한다. 상기 소정 입자는 SiO₂인 것을 특징으로 하며, 상기 기판은 실리콘을 포함하는 것을 특징으로 한다.

또한 상기 기판과 상기 GaN 박막 사이에 형성된 완충층을 더 포함하는 것을 특징으로 한다. 상기 완충층은 AlN, GaN, ZnO 및 MgO 중 적어도 어느 하나를 사용하여 형성할 수 있다.

본 발명에 따른 질화갈륨 반도체의 제조 방법은 소정 입자가 기판 상부의 소정 영역에 침투된 기판을 마련하는 단계 및 상기 기판 위에 GaN 박막을 성장시키는 단계를 포함한다. 상기 소정 입자가 기판 상부의 소정 영역에 침투된 기판을 마련하는 단계는, 상기 기판에 소정 입자를 고압으로 분사하여 침투시키는 단계, 열처리 공정을 진행하는 단계 및 연마 및 세정하는 단계를 포함하는 것을 특징으로 한 다. 여기서 상기 소정 입자는 SiO₂를 사용하고, 기판 상부로부터 1 내지 4㎛ 정도의 영역에 침투되도록 분사하는 것을 특징으로 한다. 또한 상기 연마하는 단계는, 기판 상부의 1㎛ 미만을 연마하는 것을 특징으로 한다.

상기 GaN 박막은 1000 내지 1200℃에서 성장되며, 그 성장 속도는 시간당 1㎛인 것을 특징으로 한다.

또한 상기 기판을 마련하는 단계와 상기 GaN 박막을 성장시키는 단계 사이에, 상기 기판 위에 완충층을 성장시키는 단계를 더 포함할 수 있다. 상기 완충층은 500 내지 1100℃에서 성장되며, 그 성장 두께는 10 내지 1000㎚으로 성장되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 GaN 반도체와 이의 제조 방법에 대하여 상세히 설명하기로 한다.

본 발명은 실리콘의 [111] 면을 GaN 반도체의 성장 기판으로 한다. 이론적으로 실리콘의 a축 격자 상수는 5.42Å으로, [100] 면을 사용하는 경우에 화학적 특성이 안정하며 전기적 특성이 오랫동안 변하지 않는 장점이 있으나, 3.186Å의 격자 상수를 갖는 GaN에 비해 현저히 큰 격자 불일치를 갖는다. 그러나 [111] 면을 사용하는 경우에 3.83Å의 격자 상수로 GaN 반도체와의 격자 부정합도를 현저하게 줄일 수 있다.

도 1은 일반적인 폴리시드 기판(polished wafer)의 제조 공정도이다.

실리콘 기판의 준비는 먼저 모래나 자갈에 섞여 있는 산화 규소의 정제에서 부터 시작된다. 산화 규소를 SiCl₄로 정제하여 폴리실리콘을 제조한다. 도가니에 폴리실리콘을 장입 후 용융시킨 후 종결정(seed crystal)을 담근 다음 천천히 들어올리며 냉각시키면 단결정봉(ingot)이 제조된다. 원통형으로 만들기 위하여 들어올리는 동안 적절한 속도로 회전시키고, 원통의 직경은 들어올리는 속도와 회전 속도 및 온도에 따라 결정된다. 고순도의 실리콘 웨이퍼를 만들기 위하여 원통형 단결정봉에 지역 용융(zone melting)이라는 정제 방법을 사용한다. 이는 단결정봉의 한쪽 끝에서부터 시작하여 다른 쪽 끝까지 점차 부분만 녹였다가 식히는 과정을 반복하는 방법으로, 초크랄스키(Zochralski) 정제 방법이라고 한다.

이렇게 얻어진 실리콘의 순도는 99.9999999% 정도의 순도를 갖는 것이 보통이다. 정제된 실리콘에 약간의 원하는 불순물을 집어넣어 원하는 전기적 특성을 갖도록 한다. 즉, 원자가가 3가인 불순물을 넣으면 p-type 실리콘으로, 원자가가 5가인 불순물을 넣으면 n-type 실리콘으로 특성을 갖게 된다. 여기서 첨가되는 도판트(dopant) 및 비저항에 대한 상세 내용은 생략하도록 한다.

성장된 단결정봉은 실리콘 웨이퍼의 직경을 일정하게 유지하기 위하여 단결정봉을 약간 넉넉한 굵기로 만든 다음 그 외곽의 일부를 제거한다. 실리콘 웨이퍼의 직경은 공정 장비의 규격을 통일하는데 아주 중요한 변수이다. 웨이퍼가 공정 장비 안에서 아주 정밀하게 조절되어야 하기 때문에 웨이퍼의 직경의 크기가 일정하도록 하는 것이 중요한다. 다이아몬드 컵 휠(diamond cup wheel)을 써서 단결정봉을 갈아 직경을 맞추고 일정한 두께의 블록 단위로 절단한다. 이를 다시 얇은 원 판의 형태로 자르는데, 이를 슬라이싱(slicing)이라 한다. 슬라이싱 공정 중 발생된 웨이퍼 표면의 데미지(damage)를 제거하고, 웨이퍼의 두께와 평탄도를 균일하게 만들기 위해 랩핑 공정(lapping)을 한다. 이러한 기계적인 연마 공정을 거친 후, 화학 용액을 통하여 기판의 표면을 처리하는 화학적 연마 공정인 에칭 공정(etching)을 한다. 그 후, 웨이퍼 표면이 고도의 평탄도를 갖도록 여러 단계의 연마 공정(polishing) 및 세정 공정(cleaning)을 거쳐 폴리시드 기판(polished wafer)을 제조한다.

도 2는 본 발명에 따른 블라스팅 처리된 기판(blasted wafer)의 제조 공정도로, 상기 설명한 대로 진행하여 제조한 폴리시드 기판에 블라스팅(blasting) 공정을 통하여 기판의 표면을 처리하는 방법에 관한 것이다.

이는 기존의 BSD(back side damage) 공정 중의 하나인 습식 블라스팅(wet blasting) 공정을 GaN 반도체 기판에 응용한 것이다. 습식 블라스팅 공정은 실리콘 기판의 제조시, 실리콘 기판의 거울면 반대편에 처리되며 기판의 후면에 인위적인 손상을 형성하여 익스트린식 게터링시키는 방식이다. 즉, 입자 크기가 수 내지 수십 ㎛의 알루미나 분말을 물과 혼합한 슬러리를 노즐을 통하여 실리콘 웨이퍼의 후면에 분사시켜 손상을 입히고 후속 공정시 게터링 영역으로 이용되도록 하기 위한 것이다. 이는 소자 제작에 악영향을 줄 수 있는 금속 성분 및 실리콘 기판 내부의 불순물을 포집하기 위한 일종의 추가 공정으로 간단한 제조 장치와 제조비가 소요된다.

본 발명을 위하여 먼저, 상술한 바와 같은 폴리시드 웨이퍼를 마련한다. 즉, 도 1과 같이 원부자재인 다결정 실리콘(poly Si)을 고온에서 액체 상태로 녹여 단결정봉으로 성장시킨다. 성장된 단결정봉을 슬라이싱 및 랩핑 공정을 거친 후 에칭 공정을 실시하고, 다시 여러 단계의 연마 공정 및 세정 공정을 거쳐 폴리시드 기판을 만든다.

이렇게 준비된 폴리시드 기판에 블라스팅(blasting) 공정을 진행한다. 즉, 공정 진행상 이동하고 있는 폴리시드 기판에 상부에 설치된 노즐을 통하여 SiO₂ 입자를 고압으로 분사한다. 이 때 기판의 진행 속도, 분사 압력 및 분사체의 입도 등이 중요한 인자로 작용한다. 기판의 진행 속도는 표면 처리의 밀도와 관계가 있으며, 분사 압력은 분사체가 기판에 침투되는 깊이에 영향을 미친다. 또한 분사체의 입도는 기판 표면에 입히는 충격량과 관계가 있다.

본 발명은 SiO₂ 입자를 분사하여 폴리시드 기판의 상면에 1 내지 4㎛ 정도 침투되도록 한다. 분사 압력이 증가함에 따라 분사체가 기판에 침투하는 깊이도 증가한다. 분사체가 기판의 상면에 너무 얇거나 깊게 침투되면 블라스팅 효과를 기대할 수 없을 뿐만 아니라 기판의 상부에 성장할 GaN 박막의 결정성에 악영향을 미칠 수 있다. 따라서 분사체의 분사 압력을 조절하여 분사체가 기판의 상면에 적당한 위치에 침투되도록 해야 한다.

상기와 같은 블라스팅 공정을 진행한 후 세정을 거쳐 기판의 안정화를 위한 열처리 공정을 진행한다. 열처리 공정을 통해 기판 내에 침투된 SiO₂ 입자는 안정적으로 자리잡고, 이는 실리콘 기판과 그 상부에 성장될 질화물 층의 스트레스를 완 화시키는 역할을 한다. 이와 같이 안정화된 기판 상면의 약 1㎛ 미만을 최종 연마하고 세정하여 블라스팅 처리된 기판(blasted wafer)의 제조를 마무리한다.

이러한 블라스팅 처리된 기판에 GaN 반도체 박막을 성장시키면 기판과 반도체 박막 사이에 형성된 SiO₂ 입자가 양 측의 격자 상수의 차이로 인해 발생하는 격자 결함을 감소시키고 내부 응력을 완화시키는 역할을 한다. 즉, SiO₂ 입자가 실리콘 기판과 그 상부에 성장될 질화물 층의 스트레스를 흡수하고, 그로 인해 GaN 반도체의 품질을 향상시킬 수 있다. 뿐만 아니라 GaN 박막이 성장되는 기판으로 실리콘을 사용함으로써 크기를 향상시키고 제조 원가를 낮추어 생산성을 높일 수 있다.

하기 표 1은 분사 압력과 기판의 진행 속도 및 노즐의 개수를 변화시켜 진행한 블라스팅 공정 조건을 나타낸 것이다. 여기서 분사체로는 순도가 99.9%이고, 평균 입경이 3.4㎛인 SiO₂ 입자를 사용하였다.

도 3은 블라스팅 공정에서 상기 표 1에 따른 블라스팅 조건에 의한 기판의 결정성 변화를 살펴보기 위한 결정 회절 장치(XRD)에 의한 데이터를 도시한 그래프이다. 도면을 참조하면 상기 블라스팅 조건 별로 제작된 샘플의 결정 회절 장치로부터 얻어지는 각각의 반가폭(FWHM : Full width at half max) 값은 10arcsec 미만 으로, 블라스팅 공정 후에도 실리콘 기판은 완전한 결정 구조를 유지하고 있음을 알 수 있다. 이는 블라스팅으로 발생한 기계적인 충격에 의한 기판의 비정질화로 인해 박막 성장의 품질이 악화되는 문제가 없음을 의미한다. 뿐만 아니라 기판 내부에 블라스팅 효과가 존재하여 상부에 박막을 성장시킬 때 응력을 최소화할 수 있다. 즉, 블라스팅 공정으로 인한 기계적 충격에도 반도체 박막의 결정성은 변함없이 양호하며, 격자 결함을 감소시키고 내부 응력을 완화시키는 효과를 얻을 수 있는 것이다.

그러나 상기 표 1에 나타낸 바와 같이 분사 압력, 진행 속도 및 노즐 개수 등의 조건들을 다르게 하여 블라스팅 공정을 진행할수록 도 3을 참조하면 기판의 결정성이 상대적으로 악화되어 반가폭 값이 증가하는 것을 볼 수 있다. 이와 같이 블라스팅 공정시 기판에 대한 기계적 충격이 일정 수준을 넘으면 기판의 결정성이 악화되고, 그로 인해 기판 상부에 성장되는 박막의 품질에 악영향을 미칠 수 있다. 그러므로 블라스팅 공정시 기판의 결정성을 양호하게 유지하며 내부 응력을 효과적으로 완화시킬 수 있도록 분사 압력, 분사체의 입도 및 노즐 개수 등의 조건들을 고려해야 한다.

도 4는 상기와 같이 블라스팅 처리된 기판 위에 GaN 단결정 박막을 성장시킨 GaN 반도체를 도시한 단면도이다. 블라스팅 공정으로 기판의 표면 상태를 처리한 후 유기금속 화학 기상 증착법(metalorganic chemical vapor deposition; MOCVD)으로 상기의 기판 표면에 완충층(buffer layer)을 형성하고 다시 그 완충층 위에 GaN 박막을 성장시킨다. 상기 완충층의 물질로는 AlN, GaN, ZnO, MgO 등의 다양한 물질 이 가능하며, 상기와 같이 제조된 블라스팅 처리된 기판 위에 500 내지 1100℃에서 10 내지 1000nm의 두께로 성장된다. 이러한 완충층은 격자 상수 및 열팽창 계수의 차이에 의하여 발생되는 디스로케이션(dislocation)과 같은 결정 결함을 효과적으로 감소시킬 수 있다. 성장된 완충층 위에 다시 성장 온도를 올려 1000 내지 1200℃에서 시간당 1㎛의 성장속도를 가지고 GaN 박막을 성장시킨다.

본 발명은 상기 설명한 블라스팅 공정을 통해 제작된 실리콘 기판에 유기금속 화학 기상 증착법(MOCVD) 또는 기타의 성장법으로 GaN 박막을 성장시킴으로써, 간단한 제조 공정을 통해 GaN 박막의 특성을 재현성있게 향상시킬 수 있다. 즉, 간단한 제조 장비와 적은 제조비가 소요되는 블라스팅 공정을 통해 기판과 GaN 박막간의 격자 상수 차이를 최소화하고, 이를 통해 박막 내부에 존재하는 결정 결함의 밀도를 감소시킨다. 따라서 GaN 박막의 결정 특성 및 광학 특성을 향상시키고 박막의 내부 잔류 응력을 감소시키는 효과도 얻을 수 있다.

본 발명에 따른 GaN 반도체와 이의 제조 방법은 기판의 블라스팅 공정을 통해 GaN 박막을 성장시킬 때 발생하는 결정 결함을 감소시키고, 내부 잔류 응력을 감소시킬 수 있다. 또한 실리콘 기판을 사용하여 양질의 GaN 박막을 형성함으로써, 양질의 대구경 기판을 저가로 확보하여 제조 경비를 낮출 수 있으며, 다양한 소자 및 회로 응용성을 갖는 장점이 있다.

Claims

삭제
삭제
삭제
삭제
삭제
기판 상에 SiO₂ 입자를 고압으로 분사하여 상기 기판 내에 침투시키는 단계;

열처리 공정을 진행하여 상기 기판을 안정화시켜 상기 기판 내에 손상층을 형성하는 단계;

상기 손상층이 형성된 상기 기판의 일부 두께를 연마 및 세정하는 단계; 및

상기 기판 상에 GaN 박막을 성장시키는 단계를 포함하는 질화갈륨 반도체의 제조 방법.
삭제
청구항 6에 있어서,

상기 SiO₂ 입자는 기판 상부로부터 1 내지 4㎛ 정도의 영역에 침투되도록 분사하는 것을 특징으로 하는 질화갈륨 반도체의 제조 방법.
청구항 6에 있어서,

상기 연마하는 단계는,

기판 상부의 1㎛ 미만을 연마하는 것을 특징으로 하는 질화갈륨 반도체의 제조 방법.
청구항 6에 있어서,

상기 GaN 박막은 1000 내지 1200℃에서 성장되며, 그 성장 속도는 시간당 1㎛인 것을 특징으로 하는 질화갈륨 반도체의 제조 방법.
청구항 6, 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,

상기 기판을 연마 및 세정한 후 상기 GaN 박막을 성장시키기 이전에,

상기 기판 위에 완충층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 반도체의 제조 방법.
청구항 11에 있어서,

상기 완충층은 500 내지 1100℃에서 성장되며, 그 성장 두께는 10 내지 1000㎚으로 성장되는 것을 특징으로 하는 질화갈륨 반도체의 제조 방법.