JP2003197963A - Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法 - Google Patents
Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法Info
- Publication number
- JP2003197963A JP2003197963A JP2001398451A JP2001398451A JP2003197963A JP 2003197963 A JP2003197963 A JP 2003197963A JP 2001398451 A JP2001398451 A JP 2001398451A JP 2001398451 A JP2001398451 A JP 2001398451A JP 2003197963 A JP2003197963 A JP 2003197963A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- group iii
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 フォトリソグラフィのような工数のかかる方
法を採用することなく、簡易な方法で光取り出し効率の
高い基板の製造方法を提供する。 【解決手段】 粗研磨により基板の表面を粗面化し、次
に、その粗面の凸部の頂部を除去して平坦化し、もって
基板の表面に台形断面の凹凸を形成する。
法を採用することなく、簡易な方法で光取り出し効率の
高い基板の製造方法を提供する。 【解決手段】 粗研磨により基板の表面を粗面化し、次
に、その粗面の凸部の頂部を除去して平坦化し、もって
基板の表面に台形断面の凹凸を形成する。
Description
【０００１】
【産業上の利用分野】この発明はIII族窒化物系化合物
半導体発光素子の基板の改良に関する。
半導体発光素子の基板の改良に関する。
【０００２】
【従来の技術】III族窒化物系化合物半導体発光素子
（以下、単に「発光素子」という）では、サファイア基
板の表面を鏡面としてその上にバッファ層を介してIII
族窒化物系化合物半導体を成長させていた。この発光素
子を所謂フリップチップ型（特開２０００−３６６１９
号公報等参照）として使用するときには、サファイア基
板の屈折率とIII族窒化物系化合物半導体の屈折率との
間に差異があることから、両者の界面へ角度をもって入
射する光、即ち、当該界面と光進行方向との挟角が小さ
な光を外部へ充分に取り出すことができない。
（以下、単に「発光素子」という）では、サファイア基
板の表面を鏡面としてその上にバッファ層を介してIII
族窒化物系化合物半導体を成長させていた。この発光素
子を所謂フリップチップ型（特開２０００−３６６１９
号公報等参照）として使用するときには、サファイア基
板の屈折率とIII族窒化物系化合物半導体の屈折率との
間に差異があることから、両者の界面へ角度をもって入
射する光、即ち、当該界面と光進行方向との挟角が小さ
な光を外部へ充分に取り出すことができない。
【０００３】そこで、Ｋａｚｕｙｕｋｉ Ｔａｄａｔｏ
ｍｏらによって、サファイア基板の表面をパターン化す
ることが提案されている（文献名：High Output Power
InGaN Ultraviolet Light-Emitting Diodes Fabricated
on Patterned Substrates Using Metalorganic Vapor
Phase Epitaxy）。その論文によれば、それぞれ３μｍ
の幅のリッジと溝（深さ：１．５μｍ）がフォトリソグ
ラフィによりパターン形成されている。これにより、サ
ファイア基板とIII族窒化物系化合物半導体層との界面
へ大きな角度をもって入射する光をリッジと溝との段差
面（側面）から外部へ放出できることとなり、光の取り
出し効率が向上する。
ｍｏらによって、サファイア基板の表面をパターン化す
ることが提案されている（文献名：High Output Power
InGaN Ultraviolet Light-Emitting Diodes Fabricated
on Patterned Substrates Using Metalorganic Vapor
Phase Epitaxy）。その論文によれば、それぞれ３μｍ
の幅のリッジと溝（深さ：１．５μｍ）がフォトリソグ
ラフィによりパターン形成されている。これにより、サ
ファイア基板とIII族窒化物系化合物半導体層との界面
へ大きな角度をもって入射する光をリッジと溝との段差
面（側面）から外部へ放出できることとなり、光の取り
出し効率が向上する。
【０００４】
【発明が解決しようとする課題】しかしながら、フォト
リソグラフィを用いて基板表面をパターン化することに
は多大な工数がかかり、ひいては発光素子の製造コスト
を上昇させることになるので好ましくない。そこでこの
発明は、簡易な方法で光取り出し効率の高い基板の製造
方法を提供することを目的とする。またこの発明の他の
目的は、新規な基板の製造方法を提供することにある。
この発明の他の局面によれば、光取り出し効率の高いII
I族窒化物系化合物半導体発光素子を安価に提供するこ
とをその目的とする。
リソグラフィを用いて基板表面をパターン化することに
は多大な工数がかかり、ひいては発光素子の製造コスト
を上昇させることになるので好ましくない。そこでこの
発明は、簡易な方法で光取り出し効率の高い基板の製造
方法を提供することを目的とする。またこの発明の他の
目的は、新規な基板の製造方法を提供することにある。
この発明の他の局面によれば、光取り出し効率の高いII
I族窒化物系化合物半導体発光素子を安価に提供するこ
とをその目的とする。
【０００５】
【課題を解決するための手段】この発明は上記目的の少
なくとも一つを達成すべくなされた。即ち、基板の表面
を粗面化する第１の工程（フォトリソ工程を除く）と、
前記粗面の凸部の頂部を除去して平坦化する第２の工程
と、を含むことを特徴とする、III族窒化物系化合物半
導体発光素子用の基板の製造方法。
なくとも一つを達成すべくなされた。即ち、基板の表面
を粗面化する第１の工程（フォトリソ工程を除く）と、
前記粗面の凸部の頂部を除去して平坦化する第２の工程
と、を含むことを特徴とする、III族窒化物系化合物半
導体発光素子用の基板の製造方法。
【０００６】本発明の製造方法に従えば、第１の工程と
第２の工程によって段差面が形成される。したがって、
サファイア基板とIII族窒化物系化合物半導体層との界
面へ大きな角度をもって入射する光であっても、当該段
差面（側面）から外部へ放出できることとなり、光の取
り出し効率が向上する。当該段差面を形成するにあた
り、フォトリソグラフィのような手間のかかる工程を経
ることがない。よって、基板の製造方法が簡易かつ安価
なものとなる。また、基板に段差面を設けその上にIII
族窒化物系化合物半導体層を成長させたとき、基板と半
導体層との間にかかる応力が段差面に沿って分散され
る。これにより、応力が緩和されて半導体層の結晶性が
向上する。
第２の工程によって段差面が形成される。したがって、
サファイア基板とIII族窒化物系化合物半導体層との界
面へ大きな角度をもって入射する光であっても、当該段
差面（側面）から外部へ放出できることとなり、光の取
り出し効率が向上する。当該段差面を形成するにあた
り、フォトリソグラフィのような手間のかかる工程を経
ることがない。よって、基板の製造方法が簡易かつ安価
なものとなる。また、基板に段差面を設けその上にIII
族窒化物系化合物半導体層を成長させたとき、基板と半
導体層との間にかかる応力が段差面に沿って分散され
る。これにより、応力が緩和されて半導体層の結晶性が
向上する。
【０００７】
【発明の実施の形態】以下、本発明の構成要素について
詳細に説明する。 （基板）基板はその上にIII族窒化物系化合物半導体層
を成長させられるものであれば特に限定されず、サファ
イア、スピネル、炭化シリコン、酸化亜鉛、リン化ガリ
ウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガ
ン、ＹＳＺ（安定化ジルコニアイットリア）、ＺｒＢ２
（ジルコニウムジボライド）等からなる基板を用いるこ
とができる。特に、サファイア基板、特にそのｃ面を用
いることが好ましい。結晶性のよいIII族窒化物系化合
物半導体層を成長させるためである。
詳細に説明する。 （基板）基板はその上にIII族窒化物系化合物半導体層
を成長させられるものであれば特に限定されず、サファ
イア、スピネル、炭化シリコン、酸化亜鉛、リン化ガリ
ウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガ
ン、ＹＳＺ（安定化ジルコニアイットリア）、ＺｒＢ２
（ジルコニウムジボライド）等からなる基板を用いるこ
とができる。特に、サファイア基板、特にそのｃ面を用
いることが好ましい。結晶性のよいIII族窒化物系化合
物半導体層を成長させるためである。
【０００８】（第１の工程）第１の工程では基板の一の
表面を粗面化する。粗面化の方法は特に限定されるもの
ではないが、この発明では、フォトリソグラフィによる
パターン化の方法は除くものとする。かかる粗面化とし
て研磨が挙げられる。バルクから切り出した基板を粗研
磨する。粗研磨の条件は、基板の材質や要求される粗さ
によって適宜選択されるものであるが、例えば研磨材の
平均粒径を２〜５μｍとし、基板の回転速度を４０〜８
０ｒｐｍとし、研磨時間を６０〜１８０分とする。研磨
材にはダイアモンドスラリー等を使用することが好まし
い。このような粗研磨工程は、基板を鏡面加工するとき
にも用いられている。なお、基板を鏡面加工するには、
粗研磨された表面をさらに細かい研磨材を用いて仕上げ
研磨する。従来技術で説明したフォトリソグラフィによ
る基板表面のパターン化方法においても、まず基板を鏡
面加工し、その後にフォトリソグラフィを実行する。し
たがって、この粗研磨の工程を経ていることとなる。
表面を粗面化する。粗面化の方法は特に限定されるもの
ではないが、この発明では、フォトリソグラフィによる
パターン化の方法は除くものとする。かかる粗面化とし
て研磨が挙げられる。バルクから切り出した基板を粗研
磨する。粗研磨の条件は、基板の材質や要求される粗さ
によって適宜選択されるものであるが、例えば研磨材の
平均粒径を２〜５μｍとし、基板の回転速度を４０〜８
０ｒｐｍとし、研磨時間を６０〜１８０分とする。研磨
材にはダイアモンドスラリー等を使用することが好まし
い。このような粗研磨工程は、基板を鏡面加工するとき
にも用いられている。なお、基板を鏡面加工するには、
粗研磨された表面をさらに細かい研磨材を用いて仕上げ
研磨する。従来技術で説明したフォトリソグラフィによ
る基板表面のパターン化方法においても、まず基板を鏡
面加工し、その後にフォトリソグラフィを実行する。し
たがって、この粗研磨の工程を経ていることとなる。
【０００９】この発明によれば仕上げ研磨以降の工程を
省略できるので、製造工程の簡素化が達成される。粗研
磨により基板表面に形成された凹凸は、フォトリソグラ
フィーにより形成された凹凸に比べ、その側面（段差
面）が傾斜している。従って、基板と半導体面との間に
かかる応力がより効率良く分散され、もって半導体層の
結晶性が向上する。
省略できるので、製造工程の簡素化が達成される。粗研
磨により基板表面に形成された凹凸は、フォトリソグラ
フィーにより形成された凹凸に比べ、その側面（段差
面）が傾斜している。従って、基板と半導体面との間に
かかる応力がより効率良く分散され、もって半導体層の
結晶性が向上する。
【００１０】（第２の工程）第２の工程では、第１の工
程で形成された凸部の頂部を除去して平坦化する。平坦
化することによりその上に単結晶のIII族窒化物系化合
物半導体層を成長させることが可能になる。粗面化され
た基板（第２の工程のないもの）の上に成長される半導
体層は多結晶となり素子を構成することができなくな
る。III族窒化物系化合物半導体の単結晶層を確実に、
かつ結晶性良く得るには、平坦化された面が面積比で基
板面の５０％以上を占めるようにすることが好ましい。
程で形成された凸部の頂部を除去して平坦化する。平坦
化することによりその上に単結晶のIII族窒化物系化合
物半導体層を成長させることが可能になる。粗面化され
た基板（第２の工程のないもの）の上に成長される半導
体層は多結晶となり素子を構成することができなくな
る。III族窒化物系化合物半導体の単結晶層を確実に、
かつ結晶性良く得るには、平坦化された面が面積比で基
板面の５０％以上を占めるようにすることが好ましい。
【００１１】第２の工程はドライエッチングにより行う
ことができる。反応速度などの観点からＲＩＥ（リアク
ティブイオンエッチング）を採用することが好ましいが
ＩＣＰ等でもよい。第２の工程として、第１の工程で用
いた研磨材よりも細かい粒径の研磨材（第２の研磨材）
を用いた研磨工程を採用することもできる。この研磨工
程を、従来行われていた仕上げ研磨で代替することもで
きる。これらの研磨条件は、いずれも第１の工程で得ら
れた凸部の頂部を除いて平坦部が形成されるように、基
板の材質や求められる平坦部の面積比に応じて、適宜選
択される。
ことができる。反応速度などの観点からＲＩＥ（リアク
ティブイオンエッチング）を採用することが好ましいが
ＩＣＰ等でもよい。第２の工程として、第１の工程で用
いた研磨材よりも細かい粒径の研磨材（第２の研磨材）
を用いた研磨工程を採用することもできる。この研磨工
程を、従来行われていた仕上げ研磨で代替することもで
きる。これらの研磨条件は、いずれも第１の工程で得ら
れた凸部の頂部を除いて平坦部が形成されるように、基
板の材質や求められる平坦部の面積比に応じて、適宜選
択される。
【００１２】図１に第１の工程で得られた基板１の表面
の模式図を示した。同図（Ａ）は断面図、同図（Ｂ）は
平面図である。第１の工程で得られた粗面において、山
と谷の間の平均距離（高さ）は０．１μｍ以上とするこ
とが好ましい。この高さより小さいと、第２の工程を実
行したときに基板表面に充分な凹凸を確保できないおそ
れがある。更に好ましくは１μｍ以上である。高さの上
限は、研磨材により制限されることとなるが、ほぼ３μ
ｍ以下とすることが好ましい。図２には、第２の工程を
経た後の基板１の表面の模式図を示した。山の頂部が除
去されて平坦面３が形成されている。その結果、断面が
台形状の凸部５となる。台形状凸部５の高さは０．０７
μｍ以上とすることが好ましい。これより低い高さでは
段差面７（凸部５の側面）の広さが不充分になるからで
ある。
の模式図を示した。同図（Ａ）は断面図、同図（Ｂ）は
平面図である。第１の工程で得られた粗面において、山
と谷の間の平均距離（高さ）は０．１μｍ以上とするこ
とが好ましい。この高さより小さいと、第２の工程を実
行したときに基板表面に充分な凹凸を確保できないおそ
れがある。更に好ましくは１μｍ以上である。高さの上
限は、研磨材により制限されることとなるが、ほぼ３μ
ｍ以下とすることが好ましい。図２には、第２の工程を
経た後の基板１の表面の模式図を示した。山の頂部が除
去されて平坦面３が形成されている。その結果、断面が
台形状の凸部５となる。台形状凸部５の高さは０．０７
μｍ以上とすることが好ましい。これより低い高さでは
段差面７（凸部５の側面）の広さが不充分になるからで
ある。
【００１３】（III族窒化物系化合物半導体）III族窒化
物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ
１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦
１）で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２
元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧ
ａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆ
る３元系を包含する。III族元素の少なくとも一部をボ
ロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、ま
た、窒素（Ｎ）の少なくとも一部も リン（Ｐ）、ヒ素
（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で
置換できる。III族窒化物系化合物半導体層は任意のド
ーパントを含むものであっても良い。ｎ型不純物とし
て、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができ
る。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓ
ｒ、Ｂａ等を用いることができる。なお、ｐ型不純物を
ドープした後にIII族窒化物系化合物半導体を電子線照
射、プラズマ照射若しくは炉による加熱にさらすことも
可能であるが必須ではない。III族窒化物系化合物半導
体層の形成方法は特に限定されないが、周知の有機金属
気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢ
Ｅ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッ
タ法、イオンプレーティング法、電子シャワー法等によ
って形成することができる。なお、発光素子の構成とし
ては、ホモ構造、ヘテロ構造若しくはダブルへテロ構造
のものを用いることができる。さらに、量子井戸構造
（単一量子井戸構造若しくは多重量子井戸構造）を採用
することもできる。
物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ
１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦
１）で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２
元系、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ及びＧ
ａｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆ
る３元系を包含する。III族元素の少なくとも一部をボ
ロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、ま
た、窒素（Ｎ）の少なくとも一部も リン（Ｐ）、ヒ素
（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で
置換できる。III族窒化物系化合物半導体層は任意のド
ーパントを含むものであっても良い。ｎ型不純物とし
て、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができ
る。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓ
ｒ、Ｂａ等を用いることができる。なお、ｐ型不純物を
ドープした後にIII族窒化物系化合物半導体を電子線照
射、プラズマ照射若しくは炉による加熱にさらすことも
可能であるが必須ではない。III族窒化物系化合物半導
体層の形成方法は特に限定されないが、周知の有機金属
気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢ
Ｅ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッ
タ法、イオンプレーティング法、電子シャワー法等によ
って形成することができる。なお、発光素子の構成とし
ては、ホモ構造、ヘテロ構造若しくはダブルへテロ構造
のものを用いることができる。さらに、量子井戸構造
（単一量子井戸構造若しくは多重量子井戸構造）を採用
することもできる。
【００１４】図３は基板１の上にIII族窒化物系化合物
半導体層１０としてＧａＮ層（ｎ型層）が積層された状
態を示す。ＧａＮ層の上には、後述の実施例で説明する
ように、発光する層を含む層やｐ型層が順次積層され
る。基板１とIII族窒化物系化合物半導体層１０との間
には、図４に示すとおりバッファ層１１を形成すること
が好ましい。バッファ層１１はＡｌＮ、ＩｎＮ、Ｇａ
Ｎ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のIII
族窒化物系化合物半導体で形成することができる。その
他、金属窒化物、酸化物で形成することもできる。この
バッファ層は周知の有機金属気相成長法（ＭＯＣＶＤ
法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相
成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティ
ング法、電子シャワー法等によって形成することができ
る。
半導体層１０としてＧａＮ層（ｎ型層）が積層された状
態を示す。ＧａＮ層の上には、後述の実施例で説明する
ように、発光する層を含む層やｐ型層が順次積層され
る。基板１とIII族窒化物系化合物半導体層１０との間
には、図４に示すとおりバッファ層１１を形成すること
が好ましい。バッファ層１１はＡｌＮ、ＩｎＮ、Ｇａ
Ｎ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のIII
族窒化物系化合物半導体で形成することができる。その
他、金属窒化物、酸化物で形成することもできる。この
バッファ層は周知の有機金属気相成長法（ＭＯＣＶＤ
法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相
成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティ
ング法、電子シャワー法等によって形成することができ
る。
【００１５】図５に示すように、バッファ層１２として
その表面がテクスチャー構造、断面台形状若しくはピッ
ト状のものを採用することができる。ここにテクスチャ
ー構造とは、任意の断面をみたとき下地層表面がノコギ
リ歯状に、即ち傾斜面を介して谷と山とが繰返している
構造を指す。この山部は、独立した多角錐形（円錐形も
含む）の場合と山脈状に連なっている場合の両方を含
む。また、この明細書において、断面台形状とは山部頂
上における平坦領域が多くなったものを指し、更に平坦
領域が多くなったものをピット状と呼ぶ。この明細書で
は斜面領域の占める割合が平面投影面上で７０〜１００
％をテクスチャー構造、３０〜７０％を断面台形状、５
〜３０％をピット状と呼ぶ。このようなバッファ層を用
いることによりIII族窒化物系化合物半導体層とバッフ
ァ層との間の歪みが緩和される。これは、ヘテロ界面に
傾斜面が存在することによりヘテロ界面にかかる応力が
当該傾斜面と平行に加わることとなって分散され、もっ
て応力が緩和されることによると考えられる。このよう
にして歪みが緩和されると、そりの問題が低減される。
その結果、III族窒化物系化合物半導体層へクラックが
入ることを未然に防止できることはもとよりその結晶性
が向上し、さらには素子作製時のアライメントも取り易
くなる。以上、詳細は特開２００１−１６８３８６号公
報を参照されたい。
その表面がテクスチャー構造、断面台形状若しくはピッ
ト状のものを採用することができる。ここにテクスチャ
ー構造とは、任意の断面をみたとき下地層表面がノコギ
リ歯状に、即ち傾斜面を介して谷と山とが繰返している
構造を指す。この山部は、独立した多角錐形（円錐形も
含む）の場合と山脈状に連なっている場合の両方を含
む。また、この明細書において、断面台形状とは山部頂
上における平坦領域が多くなったものを指し、更に平坦
領域が多くなったものをピット状と呼ぶ。この明細書で
は斜面領域の占める割合が平面投影面上で７０〜１００
％をテクスチャー構造、３０〜７０％を断面台形状、５
〜３０％をピット状と呼ぶ。このようなバッファ層を用
いることによりIII族窒化物系化合物半導体層とバッフ
ァ層との間の歪みが緩和される。これは、ヘテロ界面に
傾斜面が存在することによりヘテロ界面にかかる応力が
当該傾斜面と平行に加わることとなって分散され、もっ
て応力が緩和されることによると考えられる。このよう
にして歪みが緩和されると、そりの問題が低減される。
その結果、III族窒化物系化合物半導体層へクラックが
入ることを未然に防止できることはもとよりその結晶性
が向上し、さらには素子作製時のアライメントも取り易
くなる。以上、詳細は特開２００１−１６８３８６号公
報を参照されたい。
【００１６】図５に示すバッファ層１２をIII族窒化物
系化合物半導体製とする場合、後で形成される素子機能
を有するIII族窒化物系化合物半導体と実質的に同じ温
度である高温（１１５０℃程度）において形成される。
系化合物半導体製とする場合、後で形成される素子機能
を有するIII族窒化物系化合物半導体と実質的に同じ温
度である高温（１１５０℃程度）において形成される。
【００１７】上記において、テクスチャー構造等を持つ
バッファ層は基板上へ、成長条件を調整することによ
り、アズグロウンに形成するものである。平坦面のバッ
ファ層を成長させておいてその平坦面をエッチングなど
の方法で処理することにより、バッファ層の表面をテク
スチャー構造、断面台形状、ピット状とすることも可能
である。
バッファ層は基板上へ、成長条件を調整することによ
り、アズグロウンに形成するものである。平坦面のバッ
ファ層を成長させておいてその平坦面をエッチングなど
の方法で処理することにより、バッファ層の表面をテク
スチャー構造、断面台形状、ピット状とすることも可能
である。
【００１８】基板とバッファ層との間に堆積層を形成す
ることが好ましい。バッファ層がIII族窒化物系化合物
半導体からなる場合、堆積層も同じくIII族窒化物系化
合物半導体で形成するか或いは金属窒化物系化合物半導
体で形成することが好ましい。堆積層はIII族窒化物系
化合物半導体のなかでもＡｌｘＧａ１ −ｘＮ（０≦ｘ≦
１）からなるものとすることが好ましく、更に好ましく
はＡｌＮである。金属窒化物系化合物半導体のなかでは
窒化チタン、窒化ハフニウム、窒化ジルコニウム及び窒
化タンタルから選ばれる１種又は２種以上からなるもの
とすることが好ましい。更に好ましくは窒化チタンであ
る。このとき基板はサファイア製とすることが好まし
く、更に好ましくはサファイア基板のａ面に堆積層を形
成する。かかる堆積層の形成方法として周知のIII族窒
化物系化合物半導体及び金属窒化物系化合物半導体の形
成方法（ＭＯＣＶＤ法やスパッタ法等）が採用できる。
堆積層の膜厚はとくに限定されるものではないが、数〜
数１００ｎｍ（数１０〜数１０００Å）とする。本発明
者らの検討によれば、基板とバッファ層（歪緩和層）と
の間に堆積層を介在させることにより、バッファ層表面
の傾斜を制御し易くなる。即ち、所望の構造の（テクス
チャー構造、断面台形状、ピット構造）表面を形成する
ための条件の幅が広くなり、当該所望の構造の表面の形
成が容易になる。これにより、かかるバッファ層を有す
る素子を歩留りよく製造できる。
ることが好ましい。バッファ層がIII族窒化物系化合物
半導体からなる場合、堆積層も同じくIII族窒化物系化
合物半導体で形成するか或いは金属窒化物系化合物半導
体で形成することが好ましい。堆積層はIII族窒化物系
化合物半導体のなかでもＡｌｘＧａ１ −ｘＮ（０≦ｘ≦
１）からなるものとすることが好ましく、更に好ましく
はＡｌＮである。金属窒化物系化合物半導体のなかでは
窒化チタン、窒化ハフニウム、窒化ジルコニウム及び窒
化タンタルから選ばれる１種又は２種以上からなるもの
とすることが好ましい。更に好ましくは窒化チタンであ
る。このとき基板はサファイア製とすることが好まし
く、更に好ましくはサファイア基板のａ面に堆積層を形
成する。かかる堆積層の形成方法として周知のIII族窒
化物系化合物半導体及び金属窒化物系化合物半導体の形
成方法（ＭＯＣＶＤ法やスパッタ法等）が採用できる。
堆積層の膜厚はとくに限定されるものではないが、数〜
数１００ｎｍ（数１０〜数１０００Å）とする。本発明
者らの検討によれば、基板とバッファ層（歪緩和層）と
の間に堆積層を介在させることにより、バッファ層表面
の傾斜を制御し易くなる。即ち、所望の構造の（テクス
チャー構造、断面台形状、ピット構造）表面を形成する
ための条件の幅が広くなり、当該所望の構造の表面の形
成が容易になる。これにより、かかるバッファ層を有す
る素子を歩留りよく製造できる。
【００１９】堆積層はこれを二層以上設けることができ
る。基板の上に接して形成される第１の堆積層の上にII
I族窒化物系化合物半導体、好ましくはＡｌＮ又はＧａ
Ｎからなる中間層を形成し、この中間層の上に第２の堆
積層を形成し（これを繰返すことも可能）、この第２の
堆積層の上にバッファ層を形成する。第１の堆積層と第
２の堆積層とは同一の組成であっても、異なる組成であ
ってもよい。中間層の厚さも特に限定されるものではな
い。複数の堆積層が形成される例として、特開平７−２
６７７９６号公報及び特開平９−１９９７５９号公報を
参照されたい。
る。基板の上に接して形成される第１の堆積層の上にII
I族窒化物系化合物半導体、好ましくはＡｌＮ又はＧａ
Ｎからなる中間層を形成し、この中間層の上に第２の堆
積層を形成し（これを繰返すことも可能）、この第２の
堆積層の上にバッファ層を形成する。第１の堆積層と第
２の堆積層とは同一の組成であっても、異なる組成であ
ってもよい。中間層の厚さも特に限定されるものではな
い。複数の堆積層が形成される例として、特開平７−２
６７７９６号公報及び特開平９−１９９７５９号公報を
参照されたい。
【００２０】
【実施例】以下、この発明の実施例について説明する。
サファイア基板を準備して、汎用的な基板研磨用の研磨
装置にセットする。そして、下記の条件で研磨を行い、
第１の工程を実行した。 平均粒径 ３μｍ 回転数 ６０ｒｐｍ 研磨時間 ６０分 その表面写真を図６に示す。次に、次の条件で再研磨を
行い、第２の工程を実行した。 平均粒径 ０．５μｍ 回転数 ６０ｒｐｍ 研磨時間 ６０分 その表面写真を図７に示す。図６と図７とを比較して、
平坦部分の形成が確認できる。
サファイア基板を準備して、汎用的な基板研磨用の研磨
装置にセットする。そして、下記の条件で研磨を行い、
第１の工程を実行した。 平均粒径 ３μｍ 回転数 ６０ｒｐｍ 研磨時間 ６０分 その表面写真を図６に示す。次に、次の条件で再研磨を
行い、第２の工程を実行した。 平均粒径 ０．５μｍ 回転数 ６０ｒｐｍ 研磨時間 ６０分 その表面写真を図７に示す。図６と図７とを比較して、
平坦部分の形成が確認できる。
【００２１】他の実施例では、第２の工程として、下記
の条件でＲＩＥ法でエッチングを行った。 ＢＣｌ流量 ４０ｓｃｃｍ パワー １５０Ｗ 時間 ５時間 この工程によっても、図７と同様に基板を処理すること
ができた。
の条件でＲＩＥ法でエッチングを行った。 ＢＣｌ流量 ４０ｓｃｃｍ パワー １５０Ｗ 時間 ５時間 この工程によっても、図７と同様に基板を処理すること
ができた。
【００２２】このような基板２１を用い、図８に示す発
光素子２０を形成する。発光素子２０の各層のスペック
は次の通りである。
光素子２０を形成する。発光素子２０の各層のスペック
は次の通りである。
【００２３】上記構成の発光ダイオードは次のようにし
て製造される。まず、ＭＯＣＶＤ装置の反応装置内へ水
素ガスを流通させながら図７のサファイア基板２１を１
１３０℃まで昇温して表面をクリーニングする。その
後、その基板温度においてＴＭＡ及びＮＨ３を導入して
ＡｌＮ製のバッファ層２２をＭＯＣＶＤ法で成長させ
る。このとき、ＴＭＡ：３０μｍｏｌ／分、ＮＨ３：３
ＳＬＭの条件で流し、所定の膜厚を成長させることでＡ
ｌＮバッファ層２２はテクスチャー構造となる。同様
に、上記条件においてＮＨ３の流量を１／２〜１／３と
することにより、バッファ層２２を断面台形状とするこ
とができる。同様に、上記条件においてＮＨ３の流量を
１／４〜１／９とすることにより、バッファ層２２をピ
ット状とすることができる。
て製造される。まず、ＭＯＣＶＤ装置の反応装置内へ水
素ガスを流通させながら図７のサファイア基板２１を１
１３０℃まで昇温して表面をクリーニングする。その
後、その基板温度においてＴＭＡ及びＮＨ３を導入して
ＡｌＮ製のバッファ層２２をＭＯＣＶＤ法で成長させ
る。このとき、ＴＭＡ：３０μｍｏｌ／分、ＮＨ３：３
ＳＬＭの条件で流し、所定の膜厚を成長させることでＡ
ｌＮバッファ層２２はテクスチャー構造となる。同様
に、上記条件においてＮＨ３の流量を１／２〜１／３と
することにより、バッファ層２２を断面台形状とするこ
とができる。同様に、上記条件においてＮＨ３の流量を
１／４〜１／９とすることにより、バッファ層２２をピ
ット状とすることができる。
【００２４】サファイア上に平坦なＡｌＮを成膜する条
件においては、特にＡｌＮの成膜初期においてＡｌＮが
ｃ軸方向（基板垂直方向）に成長する速度とｃ軸と垂直
方向（基板平行方向）に成長する速度とを比較すると、
後者の速度が十分大きい。従って、ＡｌＮは基板平行方
向に二次元的に成長をした後、基板垂直方向へ三次元的
に成長する。即ち、成長表面ではＡｌ原子とＮ原子とが
マイグレーションして均一な成長サイトを形成するのに
十分な時間がある。この条件に対してＮ量を増加させる
と特にＡｌ原子が適切なマイグレーションをする前に成
長表面の原子と結合してしまい、基板垂直方向の成長速
度が大きくなる。その結果、基板平行方向の成長が不均
一となってテクスチャー構造を作り出すことができる。
テクスチャー構造を形成する途中過程が断面台形状であ
り、ピット状であるといえる。なお、更にＮ量を増加さ
せるとグレイン成長となり、単結晶化しない。
件においては、特にＡｌＮの成膜初期においてＡｌＮが
ｃ軸方向（基板垂直方向）に成長する速度とｃ軸と垂直
方向（基板平行方向）に成長する速度とを比較すると、
後者の速度が十分大きい。従って、ＡｌＮは基板平行方
向に二次元的に成長をした後、基板垂直方向へ三次元的
に成長する。即ち、成長表面ではＡｌ原子とＮ原子とが
マイグレーションして均一な成長サイトを形成するのに
十分な時間がある。この条件に対してＮ量を増加させる
と特にＡｌ原子が適切なマイグレーションをする前に成
長表面の原子と結合してしまい、基板垂直方向の成長速
度が大きくなる。その結果、基板平行方向の成長が不均
一となってテクスチャー構造を作り出すことができる。
テクスチャー構造を形成する途中過程が断面台形状であ
り、ピット状であるといえる。なお、更にＮ量を増加さ
せるとグレイン成長となり、単結晶化しない。
【００２５】次いで、基板温度を１１３０℃に維持した
状態でｎ型層２３を形成し、それ以降のIII族窒化物系
化合物半導体層２４、２５を常法（ＭＯＣＶＤ法）に従
い形成する。この成長法においては、アンモニアガスと
III族元素のアルキル化合物ガス、例えばトリメチルガ
リウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）
やトリメチルインジウム（ＴＭＩ）とを適当な温度に加
熱された基板上に供給して熱分解反応させ、もって所望
の結晶を基板の上に成長させる。
状態でｎ型層２３を形成し、それ以降のIII族窒化物系
化合物半導体層２４、２５を常法（ＭＯＣＶＤ法）に従
い形成する。この成長法においては、アンモニアガスと
III族元素のアルキル化合物ガス、例えばトリメチルガ
リウム（ＴＭＧ)、トリメチルアルミニウム（ＴＭＡ）
やトリメチルインジウム（ＴＭＩ）とを適当な温度に加
熱された基板上に供給して熱分解反応させ、もって所望
の結晶を基板の上に成長させる。
【００２６】次に、Ｔｉ／Ｎｉをマスクとしてｐ型層２
５、発光する層を含む層２４及びｎ型層２３の一部を反
応性イオンエッチングにより除去し、ｎ電極パッド２６
を形成すべきｎ型層２３を表出させる。
５、発光する層を含む層２４及びｎ型層２３の一部を反
応性イオンエッチングにより除去し、ｎ電極パッド２６
を形成すべきｎ型層２３を表出させる。
【００２７】半導体表面上にフォトレジストを一様に塗
布して、フォトリソグラフィにより、ｐ型層２５上の電
極形成部分のフォトレジストを除去して、その部分のｐ
型層２５を露出させる。続いて、ｐ型層２５上に、Ｒｈ
からなるｐ電極２８を蒸着により形成する。ｎ電極２６
はＡｌとＶの２層で構成され、蒸着によりｎ型層１３上
に形成される。その後、周知の方法でアロイ化する。な
お、基板と反対面が光放出面となる発光素子（非フリッ
プチップタイプ）の場合は、ｐ電極及びｎ電極は次のよ
うにして形成する。即ち、半導体表面上にフォトレジス
トを一様に塗布して、フォトリソグラフィにより、ｐ型
層２５上の電極形成部分のフォトレジストを除去して、
その部分のｐ型層２５を露出させる。その後、蒸着装置
にて、露出させたｐ型層２５の上に、Ａｕ−Ｃｏ透光性
電極層を形成する。次に、金合金からなるｐ電極パッ
ド、アルミ合金からなるｎ電極パッドを蒸着する。
布して、フォトリソグラフィにより、ｐ型層２５上の電
極形成部分のフォトレジストを除去して、その部分のｐ
型層２５を露出させる。続いて、ｐ型層２５上に、Ｒｈ
からなるｐ電極２８を蒸着により形成する。ｎ電極２６
はＡｌとＶの２層で構成され、蒸着によりｎ型層１３上
に形成される。その後、周知の方法でアロイ化する。な
お、基板と反対面が光放出面となる発光素子（非フリッ
プチップタイプ）の場合は、ｐ電極及びｎ電極は次のよ
うにして形成する。即ち、半導体表面上にフォトレジス
トを一様に塗布して、フォトリソグラフィにより、ｐ型
層２５上の電極形成部分のフォトレジストを除去して、
その部分のｐ型層２５を露出させる。その後、蒸着装置
にて、露出させたｐ型層２５の上に、Ａｕ−Ｃｏ透光性
電極層を形成する。次に、金合金からなるｐ電極パッ
ド、アルミ合金からなるｎ電極パッドを蒸着する。
【００２８】このように形成された発光素子２０によれ
ば、発光する層を含む層２４から放出された光は基板２
１とｎ型層２３との界面に到達する。その光のなかで、
当該界面が平坦面であれば反射されたであろう入射角度
を有する成分であっても、基板表面の段差面に入射する
と、これを透過する。よって、高い光取り出し効率を有
するものとなる。更には、この発光素子によれば、基板
２１とｎ型層２３との間にテクスチャー構造のバッファ
層２２が介在されている。基板２１表面の凹凸とバッフ
ァ層２２の凹凸が相俟って、基板２１とｎ型層２３との
界面に生ずる応力をより効果的に緩和する。よって、II
I族窒化物系化合物半導体層に高い結晶性を確保でき
る。また、反りも発生しがたくなり、クラックの発生防
止はもとより、製造時のアライメントも確実かつ容易に
なる。
ば、発光する層を含む層２４から放出された光は基板２
１とｎ型層２３との界面に到達する。その光のなかで、
当該界面が平坦面であれば反射されたであろう入射角度
を有する成分であっても、基板表面の段差面に入射する
と、これを透過する。よって、高い光取り出し効率を有
するものとなる。更には、この発光素子によれば、基板
２１とｎ型層２３との間にテクスチャー構造のバッファ
層２２が介在されている。基板２１表面の凹凸とバッフ
ァ層２２の凹凸が相俟って、基板２１とｎ型層２３との
界面に生ずる応力をより効果的に緩和する。よって、II
I族窒化物系化合物半導体層に高い結晶性を確保でき
る。また、反りも発生しがたくなり、クラックの発生防
止はもとより、製造時のアライメントも確実かつ容易に
なる。
【００２９】上記において、バッファ層にテクスチャー
構造のものを採用したが、これに限られるものでない。
表面が平坦なバッファ層を用いることもできる。平坦な
バッファ層の場合、その上にIII族窒化物系化合物半導
体層を形成するとき、これをを二段階成長させることが
好ましい。このような成長方法はFACELO(Facet-control
led epitaxial lateral overgrowth)としてYoshiki Hon
daらによって提案されているものであり（文献名：Tran
smission Electron Microscopy Investigationof Dislo
cations in GaN Layer Grown by Facet-Controlled Ep
itaxial LayerOvergrow ）、III族窒化物系化合物半導
体層内における転位発生低下ないしその結晶性向上を図
る。さらに基板とバッファ層は半導体素子形成後に、必
要に応じて、除去することもできる。ここでｎ型層２３
はＧａＮで形成するが、ＡｌＧａＮ、ＩｎＧａＮ若しく
はＡｌＩｎＧａＮを用いることができる。また、ｎ型層
２３にはｎ型不純物としてＳｉがドープされているが、
このほかにｎ型不純物として、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等
を用いることもできる。ｎ型層２３は発光する層を含む
層２４側の低電子濃度ｎ-層とバッファ層２２側の高電
子濃度ｎ＋層とからなる２層構造とすることができる。
発光する層を含む層２４は量子井戸構造の発光層を含ん
でいてもよく、また発光素子の構造としてはシングルへ
テロ型、ダブルへテロ型及びホモ接合型のものなどでも
よい。発光する層を含む層２４はｐ型層２５の側にマグ
ネシウム等のアクセプタをドープしたバンドギャップの
広いIII族窒化物系化合物半導体層を含むこともでき
る。これは発光する層を含む層２４中に注入された電子
がｐ型層２５に拡散するのを効果的に防止するためであ
る。発光する層を含む層２４の上にｐ型不純物としてＭ
ｇをドープしたＧａＮからなるｐ型層２５が形成され
る。このｐ型層はＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌ
ＧａＮとすることもできる、また、ｐ型不純物としては
Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。
さらに、ｐ型層２５を発光する層を含む層２４側の低ホ
ール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからな
る２層構造とすることができる。上記構成の発光素子に
おいて、各III族窒化物系化合物半導体層は一般的な条
件でＭＯＣＶＤを実行して形成するか、分子線結晶成長
法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ
法）、スパッタ法、イオンプレーティング法、電子シャ
ワー法等の方法で形成することもできる。
構造のものを採用したが、これに限られるものでない。
表面が平坦なバッファ層を用いることもできる。平坦な
バッファ層の場合、その上にIII族窒化物系化合物半導
体層を形成するとき、これをを二段階成長させることが
好ましい。このような成長方法はFACELO(Facet-control
led epitaxial lateral overgrowth)としてYoshiki Hon
daらによって提案されているものであり（文献名：Tran
smission Electron Microscopy Investigationof Dislo
cations in GaN Layer Grown by Facet-Controlled Ep
itaxial LayerOvergrow ）、III族窒化物系化合物半導
体層内における転位発生低下ないしその結晶性向上を図
る。さらに基板とバッファ層は半導体素子形成後に、必
要に応じて、除去することもできる。ここでｎ型層２３
はＧａＮで形成するが、ＡｌＧａＮ、ＩｎＧａＮ若しく
はＡｌＩｎＧａＮを用いることができる。また、ｎ型層
２３にはｎ型不純物としてＳｉがドープされているが、
このほかにｎ型不純物として、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等
を用いることもできる。ｎ型層２３は発光する層を含む
層２４側の低電子濃度ｎ-層とバッファ層２２側の高電
子濃度ｎ＋層とからなる２層構造とすることができる。
発光する層を含む層２４は量子井戸構造の発光層を含ん
でいてもよく、また発光素子の構造としてはシングルへ
テロ型、ダブルへテロ型及びホモ接合型のものなどでも
よい。発光する層を含む層２４はｐ型層２５の側にマグ
ネシウム等のアクセプタをドープしたバンドギャップの
広いIII族窒化物系化合物半導体層を含むこともでき
る。これは発光する層を含む層２４中に注入された電子
がｐ型層２５に拡散するのを効果的に防止するためであ
る。発光する層を含む層２４の上にｐ型不純物としてＭ
ｇをドープしたＧａＮからなるｐ型層２５が形成され
る。このｐ型層はＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌ
ＧａＮとすることもできる、また、ｐ型不純物としては
Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。
さらに、ｐ型層２５を発光する層を含む層２４側の低ホ
ール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからな
る２層構造とすることができる。上記構成の発光素子に
おいて、各III族窒化物系化合物半導体層は一般的な条
件でＭＯＣＶＤを実行して形成するか、分子線結晶成長
法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ
法）、スパッタ法、イオンプレーティング法、電子シャ
ワー法等の方法で形成することもできる。
【００３０】次に、発光素子２０を用いて発光装置を構
成した例を説明する。図９に示されるのは、発光素子２
０を用いたフリップチップタイプのＬＥＤ１００であ
る。ＬＥＤ１００は、発光素子２０、リードフレーム３
０及び３１、サブマウント用基板５０、並びに封止樹脂
３５から概略構成される。
成した例を説明する。図９に示されるのは、発光素子２
０を用いたフリップチップタイプのＬＥＤ１００であ
る。ＬＥＤ１００は、発光素子２０、リードフレーム３
０及び３１、サブマウント用基板５０、並びに封止樹脂
３５から概略構成される。
【００３１】図１０は、リードフレーム３０のカップ状
部３３部分を拡大した図である。図１０に示されるよう
に、発光素子２０は、サブマウント用基板５０を介して
リードフレーム３０のカップ状部３３にマウントされ
る。基板５０はｐ型領域５１及びｎ型領域５２を有し、
その表面には、Ａｕバンプ４０が形成される部分を除い
てＳｉＯ２からなる絶縁膜６０が形成されている。図示
されるように、電極側を下にして発光素子２０を基板５
０にサブマウントすることにより、ｐ電極２８はＡｕバ
ンプを介して基板５０のｐ型領域５１に接続され、同様
に、ｎ電極２６はＡｕバンプを介して基板５０のｎ側領
域５２に接続される。これにより、発光素子２０のｐ電
極２８及びｎ電極２６が基板５０のｐ型領域５１及びｎ
型領域５２とそれぞれ電気的に接続される。基板５０
は、発光素子２０がマウントされる面と反対の面を接着
面として、銀ペースト６１によりリードフレーム３０の
カップ状部３３に接着、固定される。
部３３部分を拡大した図である。図１０に示されるよう
に、発光素子２０は、サブマウント用基板５０を介して
リードフレーム３０のカップ状部３３にマウントされ
る。基板５０はｐ型領域５１及びｎ型領域５２を有し、
その表面には、Ａｕバンプ４０が形成される部分を除い
てＳｉＯ２からなる絶縁膜６０が形成されている。図示
されるように、電極側を下にして発光素子２０を基板５
０にサブマウントすることにより、ｐ電極２８はＡｕバ
ンプを介して基板５０のｐ型領域５１に接続され、同様
に、ｎ電極２６はＡｕバンプを介して基板５０のｎ側領
域５２に接続される。これにより、発光素子２０のｐ電
極２８及びｎ電極２６が基板５０のｐ型領域５１及びｎ
型領域５２とそれぞれ電気的に接続される。基板５０
は、発光素子２０がマウントされる面と反対の面を接着
面として、銀ペースト６１によりリードフレーム３０の
カップ状部３３に接着、固定される。
【００３２】図１１に、発光素子２０を用いて構成され
る他のタイプの発光装置（ＬＥＤ２００）を示す。ＬＥ
Ｄ２００は、ＳＭＤ（Surface Mount device）タイプの
ＬＥＤである。尚、上記のＬＥＤ１００と同一の部材に
は同一の符号を付してある。ＬＥＤ２００は、発光素子
２０、基板７０、及び反射部材８０を備えて構成され
る。発光素子２０は、上記ＬＥＤ１００における場合と
同様に、電極側をマウント面として基板７０にマウント
される。基板７０の表面には配線パターン７１が形成さ
れており、かかる配線パターンと発光素子２０のｐ電極
２８及びｎ電極２６がＡｕバンプ４０を介して接着され
ることにより、発光素子２０の両電極は配線パターンと
電気的に接続される。基板７０上には発光素子２０を取
り囲むように反射部材８０が配置される。反射部材８０
は白色系の樹脂からなり、その表面で発光素子２０から
放射された光を高効率で反射することができる。
る他のタイプの発光装置（ＬＥＤ２００）を示す。ＬＥ
Ｄ２００は、ＳＭＤ（Surface Mount device）タイプの
ＬＥＤである。尚、上記のＬＥＤ１００と同一の部材に
は同一の符号を付してある。ＬＥＤ２００は、発光素子
２０、基板７０、及び反射部材８０を備えて構成され
る。発光素子２０は、上記ＬＥＤ１００における場合と
同様に、電極側をマウント面として基板７０にマウント
される。基板７０の表面には配線パターン７１が形成さ
れており、かかる配線パターンと発光素子２０のｐ電極
２８及びｎ電極２６がＡｕバンプ４０を介して接着され
ることにより、発光素子２０の両電極は配線パターンと
電気的に接続される。基板７０上には発光素子２０を取
り囲むように反射部材８０が配置される。反射部材８０
は白色系の樹脂からなり、その表面で発光素子２０から
放射された光を高効率で反射することができる。
【００３３】この発明は、上記発明の実施の形態の説明
に何ら限定されるものではない。特許請求の範囲の記載
を逸脱せず、当業者が容易に想到できる範囲で種々の変
形態様もこの発明に含まれる。
に何ら限定されるものではない。特許請求の範囲の記載
を逸脱せず、当業者が容易に想到できる範囲で種々の変
形態様もこの発明に含まれる。
【００３４】以下、次ぎの事項を開示する。
１１ 基板の表面を粗面化し、該粗面の頂部を除去して
得られた基板の上にIII族窒化物系化合物半導体層を備
えている、ことを特徴とするIII族窒化物系化合物半導
体発光素子。 １２ 前記基板の表面のほぼ５０％以上が平坦面であ
る、ことを特徴とする１１に記載のIII族窒化物系化合
物半導体素子。 １３ 前記粗面の凹凸は凹部と凸部の高低差がほぼ０．
０７〜３μｍである、ことを特徴とする１１又は１２に
記載のIII族窒化物系化合物半導体発光素子。 ２１ 請求項１〜６の何れかに記載の製造方法により得
られた基板の上に、III族窒化物系化合物半導体層を積
層して得られたIII族窒化物系化合物半導体発光素子。 ２２ 請求項１〜６の何れかに記載の製造方法により得
られた基板の上に、III族窒化物系化合物半導体層を積
層して得られた積層体。 ２５ III族窒化物系化合物半導体層を形成するための
基板であって、該基板の表面は断面が台形状の凹凸を有
し、台形の頂部にあたる平坦面が前記基板表面において
面積比でほぼ５０％以上を占める、ことを特徴とする基
板。 ２６ ２５に記載の基板表面にIII族窒化物系化合物半
導体層が備えられている、ことを特徴とするIII族窒化
物系化合物半導体発光素子。 ３１ 基板の表面を粗面化する第１の工程（フォトリソ
工程を除く）と、前記粗面の凸部の頂部を除去して平坦
化する第２の工程と、を含むことを特徴とする、III族
窒化物系化合物半導体発光素子用の基板の処理方法。 ３２ 前記第２の工程により、前記基板表面のほぼ５０
％以上を平坦面とする、ことを特徴とする３１に記載の
基板の処理方法。 ３３ 前記第１の工程は第１の研磨材を用いて研磨によ
り行い、前記第２の工程はドライエッチングにより行
う、こと特徴とする３１又は３２に記載の基板の処理方
法。 ３４ 前記第１の工程は第１の研磨材を用いて研磨によ
り行い、前記第２の工程は前記第１の研磨材より小さな
粒径の第２の研磨材を用いて研磨により行う、ことを特
徴とする３１又は３２に記載の基板の処理方法。 ３５ 前記第１の研磨材の平均粒径は２〜５μｍであ
る、ことを特徴とする、３３又は３４に記載の基板の処
理方法。 ３６ 前記第２の工程はリアクティブイオンエッチング
により行う、ことを特徴とする３３に記載の基板の処理
方法。
得られた基板の上にIII族窒化物系化合物半導体層を備
えている、ことを特徴とするIII族窒化物系化合物半導
体発光素子。 １２ 前記基板の表面のほぼ５０％以上が平坦面であ
る、ことを特徴とする１１に記載のIII族窒化物系化合
物半導体素子。 １３ 前記粗面の凹凸は凹部と凸部の高低差がほぼ０．
０７〜３μｍである、ことを特徴とする１１又は１２に
記載のIII族窒化物系化合物半導体発光素子。 ２１ 請求項１〜６の何れかに記載の製造方法により得
られた基板の上に、III族窒化物系化合物半導体層を積
層して得られたIII族窒化物系化合物半導体発光素子。 ２２ 請求項１〜６の何れかに記載の製造方法により得
られた基板の上に、III族窒化物系化合物半導体層を積
層して得られた積層体。 ２５ III族窒化物系化合物半導体層を形成するための
基板であって、該基板の表面は断面が台形状の凹凸を有
し、台形の頂部にあたる平坦面が前記基板表面において
面積比でほぼ５０％以上を占める、ことを特徴とする基
板。 ２６ ２５に記載の基板表面にIII族窒化物系化合物半
導体層が備えられている、ことを特徴とするIII族窒化
物系化合物半導体発光素子。 ３１ 基板の表面を粗面化する第１の工程（フォトリソ
工程を除く）と、前記粗面の凸部の頂部を除去して平坦
化する第２の工程と、を含むことを特徴とする、III族
窒化物系化合物半導体発光素子用の基板の処理方法。 ３２ 前記第２の工程により、前記基板表面のほぼ５０
％以上を平坦面とする、ことを特徴とする３１に記載の
基板の処理方法。 ３３ 前記第１の工程は第１の研磨材を用いて研磨によ
り行い、前記第２の工程はドライエッチングにより行
う、こと特徴とする３１又は３２に記載の基板の処理方
法。 ３４ 前記第１の工程は第１の研磨材を用いて研磨によ
り行い、前記第２の工程は前記第１の研磨材より小さな
粒径の第２の研磨材を用いて研磨により行う、ことを特
徴とする３１又は３２に記載の基板の処理方法。 ３５ 前記第１の研磨材の平均粒径は２〜５μｍであ
る、ことを特徴とする、３３又は３４に記載の基板の処
理方法。 ３６ 前記第２の工程はリアクティブイオンエッチング
により行う、ことを特徴とする３３に記載の基板の処理
方法。
【図１】図１は本発明において第１の工程を経た後の基
板の状態を示す模式図であり、（Ａ）は断面図、（Ｂ）
は平面図である。
板の状態を示す模式図であり、（Ａ）は断面図、（Ｂ）
は平面図である。
【図２】図２は本発明において第２の工程を経た後の基
板の状態を示す模式図であり、（Ａ）は断面図、（Ｂ）
は平面図である。
板の状態を示す模式図であり、（Ａ）は断面図、（Ｂ）
は平面図である。
【図３】図３は本発明において基板の上にIII族窒化物
系化合物半導体層を形成した状態を模式的に示す断面図
である。
系化合物半導体層を形成した状態を模式的に示す断面図
である。
【図４】図４は基板とIII族窒化物系化合物半導体層と
の間にバッファ層を介在させる態様を模式的に示す断面
図である。
の間にバッファ層を介在させる態様を模式的に示す断面
図である。
【図５】図５は基板とIII族窒化物系化合物半導体層と
の間にテクスチャー構造のバッファ層を介在させる態様
を模式的に示す断面図である。
の間にテクスチャー構造のバッファ層を介在させる態様
を模式的に示す断面図である。
【図６】図６はこの発明の実施例において第１の工程を
経たの後の基板の平面を示す写真である。
経たの後の基板の平面を示す写真である。
【図７】図７はこの発明の実施例において第２の工程を
経たの後の基板の平面を示す写真である。
経たの後の基板の平面を示す写真である。
【図８】図８はこの発明の実施例の発光素子の構成を模
式的に示す断面図である。
式的に示す断面図である。
【図９】図９は実施例の発光素子を組み込んだ発光装置
の構成を模式的に示す断面図である。
の構成を模式的に示す断面図である。
【図１０】図１０は図９に示した発光装置の部分拡大図
である。
である。
【図１１】図１１は実施例の発光素子を組み込んだ他の
態様の発光装置の構成を模式的に示す断面図である。
態様の発光装置の構成を模式的に示す断面図である。
１、２１ 基板
３ 平坦面
５ 凸部
７ 段差面
１０、２３、２４、２５ III族窒化物系化合物半導体
層 １２、２２ バッファ層 ２０ 発光素子 １００、２００ 発光装置
層 １２、２２ バッファ層 ２０ 発光素子 １００、２００ 発光装置
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 千田 昌伸
愛知県西春日井郡春日町大字落合字長畑１
番地 豊田合成株式会社内
(72)発明者 伊藤 潤
愛知県西春日井郡春日町大字落合字長畑１
番地 豊田合成株式会社内
(72)発明者 西島 和樹
愛知県西春日井郡春日町大字落合字長畑１
番地 豊田合成株式会社内
(72)発明者 林 稔真
愛知県西春日井郡春日町大字落合字長畑１
番地 豊田合成株式会社内
Ｆターム(参考） 5F004 BA04 DA11
5F041 AA04 CA13 CA22 CA40 CA65
CA76 DA04 DA09 DA18 DA26
5F045 AA04 AB09 AB14 AB17 AC08
AC12 AD15 AF09 AF12 BB08
CA09 DA53
5F073 AA55 CA01 CB05 CB06 DA05
DA25 EA24
Claims (7)
- 【請求項１】 基板の表面を粗面化する第１の工程（フ
ォトリソ工程を除く）と、 前記粗面の凸部の頂部を除去して平坦化する第２の工程
と、 を含むことを特徴とする、III族窒化物系化合物半導体
発光素子用の基板の製造方法。 - 【請求項２】 前記第２の工程により、前記基板表面の
ほぼ５０％以上を平坦面とする、ことを特徴とする請求
項１に記載の基板の製造方法。 - 【請求項３】 前記第１の工程は第１の研磨材を用いて
研磨により行い、前記第２の工程はドライエッチングに
より行う、こと特徴とする請求項１又は２に記載の基板
の製造方法。 - 【請求項４】 前記第１の工程は第１の研磨材を用いて
研磨により行い、前記第２の工程は前記第１の研磨材よ
り小さな粒径の第２の研磨材を用いて研磨により行う、
ことを特徴とする請求項１又は２に記載の基板の製造方
法。 - 【請求項５】 前記第１の研磨材の平均粒径は２〜５μ
ｍである、ことを特徴とする、請求項３又は４に記載の
基板の製造方法。 - 【請求項６】 前記第２の工程はリアクティブイオンエ
ッチングにより行う、ことを特徴とする請求項３に記載
の基板の製造方法。 - 【請求項７】 請求項１〜６の何れかに記載の製造方法
により得られた基板の上に、III族窒化物系化合物半導
体層を形成する工程を含むことを特徴とするIII族窒化
物系化合物半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398451A JP2003197963A (ja) | 2001-12-27 | 2001-12-27 | Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398451A JP2003197963A (ja) | 2001-12-27 | 2001-12-27 | Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197963A true JP2003197963A (ja) | 2003-07-11 |
Family
ID=27603867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398451A Withdrawn JP2003197963A (ja) | 2001-12-27 | 2001-12-27 | Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197963A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354020A (ja) * | 2004-05-10 | 2005-12-22 | Univ Meijo | 半導体発光素子製造方法および半導体発光素子 |
| KR100586973B1 (ko) * | 2004-06-29 | 2006-06-08 | 삼성전기주식회사 | 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자 |
| JP2006179898A (ja) * | 2004-12-14 | 2006-07-06 | Siltron Inc | 窒化ガリウム半導体及びその製造方法 |
| US7148521B2 (en) | 2004-02-13 | 2006-12-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method of manufacturing the same |
| CN100356592C (zh) * | 2004-01-06 | 2007-12-19 | 元砷光电科技股份有限公司 | 发光二极管及其制造方法 |
| JP2008021965A (ja) * | 2006-06-15 | 2008-01-31 | Sharp Corp | 窒化物半導体発光素子の製造方法および窒化物半導体発光素子 |
| JP2008270689A (ja) * | 2007-04-25 | 2008-11-06 | Mitsubishi Chemicals Corp | ＧａＮ系発光ダイオード素子及びその製造方法 |
| CN100464437C (zh) * | 2006-10-13 | 2009-02-25 | 杭州士兰明芯科技有限公司 | 一种提高芯片轴向出光亮度的方法 |
| JP2009176805A (ja) * | 2008-01-22 | 2009-08-06 | Tekcore Co Ltd | 発光ダイオード基板粗面処理の方法 |
| JP2010021513A (ja) * | 2008-07-08 | 2010-01-28 | Samsung Electro Mech Co Ltd | パターン形成基板を具備した窒化物半導体発光素子及びその製造方法 |
| WO2012174367A3 (en) * | 2011-06-15 | 2013-02-21 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US9337387B2 (en) | 2011-06-15 | 2016-05-10 | Sensor Electronic Technology, Inc. | Emitting device with improved extraction |
| US9515219B2 (en) | 2014-11-18 | 2016-12-06 | Nichia Corporation | Nitride semiconductor device and method for producing the same |
| US9741899B2 (en) | 2011-06-15 | 2017-08-22 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US10319881B2 (en) | 2011-06-15 | 2019-06-11 | Sensor Electronic Technology, Inc. | Device including transparent layer with profiled surface for improved extraction |
| US10461221B2 (en) | 2016-01-18 | 2019-10-29 | Sensor Electronic Technology, Inc. | Semiconductor device with improved light propagation |
| US10522714B2 (en) | 2011-06-15 | 2019-12-31 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
-
2001
- 2001-12-27 JP JP2001398451A patent/JP2003197963A/ja not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356592C (zh) * | 2004-01-06 | 2007-12-19 | 元砷光电科技股份有限公司 | 发光二极管及其制造方法 |
| US7148521B2 (en) | 2004-02-13 | 2006-12-12 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method of manufacturing the same |
| JP2005354020A (ja) * | 2004-05-10 | 2005-12-22 | Univ Meijo | 半導体発光素子製造方法および半導体発光素子 |
| KR100586973B1 (ko) * | 2004-06-29 | 2006-06-08 | 삼성전기주식회사 | 돌기부가 형성된 기판을 구비한 질화물 반도체 발광소자 |
| JP2006179898A (ja) * | 2004-12-14 | 2006-07-06 | Siltron Inc | 窒化ガリウム半導体及びその製造方法 |
| JP2008021965A (ja) * | 2006-06-15 | 2008-01-31 | Sharp Corp | 窒化物半導体発光素子の製造方法および窒化物半導体発光素子 |
| CN100464437C (zh) * | 2006-10-13 | 2009-02-25 | 杭州士兰明芯科技有限公司 | 一种提高芯片轴向出光亮度的方法 |
| JP2008270689A (ja) * | 2007-04-25 | 2008-11-06 | Mitsubishi Chemicals Corp | ＧａＮ系発光ダイオード素子及びその製造方法 |
| JP2009176805A (ja) * | 2008-01-22 | 2009-08-06 | Tekcore Co Ltd | 発光ダイオード基板粗面処理の方法 |
| JP2010021513A (ja) * | 2008-07-08 | 2010-01-28 | Samsung Electro Mech Co Ltd | パターン形成基板を具備した窒化物半導体発光素子及びその製造方法 |
| US7999272B2 (en) | 2008-07-08 | 2011-08-16 | Samsung Led Co., Ltd. | Semiconductor light emitting device having patterned substrate |
| US8372669B2 (en) | 2008-07-08 | 2013-02-12 | Samsung Electronics., Ltd. | Semiconductor light emitting device having patterned substrate and manufacturing method of the same |
| WO2012174367A3 (en) * | 2011-06-15 | 2013-02-21 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US10319881B2 (en) | 2011-06-15 | 2019-06-11 | Sensor Electronic Technology, Inc. | Device including transparent layer with profiled surface for improved extraction |
| EP2721653A4 (en) * | 2011-06-15 | 2014-11-19 | Sensor Electronic Tech Inc | DEVICE COMPRISING LARGE LARGE SCALE LIGHT EXTRACTION STRUCTURES |
| US9048378B2 (en) | 2011-06-15 | 2015-06-02 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US9337387B2 (en) | 2011-06-15 | 2016-05-10 | Sensor Electronic Technology, Inc. | Emitting device with improved extraction |
| US10522714B2 (en) | 2011-06-15 | 2019-12-31 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US9741899B2 (en) | 2011-06-15 | 2017-08-22 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| EP2721653A2 (en) * | 2011-06-15 | 2014-04-23 | Sensor Electronic Technology Inc. | Device with inverted large scale light extraction structures |
| US9911900B2 (en) | 2011-06-15 | 2018-03-06 | Sensor Electronic Technology, Inc. | Device including transparent layer with profiled surface for improved extraction |
| US10164151B2 (en) | 2014-11-18 | 2018-12-25 | Nichia Corporation | Nitride semiconductor device and method for producing the same |
| US9865774B2 (en) | 2014-11-18 | 2018-01-09 | Nichia Corporation | Nitride semiconductor device and method for producing the same |
| US10510927B2 (en) | 2014-11-18 | 2019-12-17 | Nichia Corporation | Method for producing nitride semiconductor device |
| US9515219B2 (en) | 2014-11-18 | 2016-12-06 | Nichia Corporation | Nitride semiconductor device and method for producing the same |
| US10461221B2 (en) | 2016-01-18 | 2019-10-29 | Sensor Electronic Technology, Inc. | Semiconductor device with improved light propagation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251330B2 (en) | Pseudomorphic electronic and optoelectronic devices having planar contacts | |
| JP5246213B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP2003197961A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP5250856B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| TWI352436B (ja) | ||
| JP2003197963A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子用の基板の製造方法 | |
| US20080017878A1 (en) | Semiconductor light-emitting diode | |
| TWI289941B (en) | Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure | |
| JP3633447B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| JP2004153089A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| US20060138432A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| WO2008059904A1 (fr) | Elément électroluminescent semi-conducteur de composé de nitrure de gallium | |
| KR101071450B1 (ko) | Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
| JP2004153090A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| JP2008034444A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ | |
| US20220285505A1 (en) | Indium-gallium-nitride structures and devices | |
| JP2002008998A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| CN101147303A (zh) | 氮化镓系化合物半导体激光元件的制造方法及氮化镓系化合物半导体激光元件 | |
| JP4282743B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP5094488B2 (ja) | Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ | |
| KR20090002165A (ko) | 반도체 발광소자 및 그 제조 방법 | |
| JP2006173534A (ja) | 発光装置 | |
| JP2008306225A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2008306224A (ja) | 窒化ガリウム系化合物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060628 |