JP2006179898A - 窒化ガリウム半導体及びその製造方法 - Google Patents

Abstract

【課題】窒化ガリウム半導体及びその製造方法を提供すること。
【解決手段】基板のブラスト工程を通じて格子定数差による欠陥を減らし、しかも内部残留応力を極力抑えられるＧａＮ半導体とその製造方法。特に、シリコン基板を用いて高品質のＧａＮ薄膜を形成することにより、良質の大口径基板を安価で確保して製造コストを下げることができ、各種多様な素子及び回路応用性を得ることができる。
【選択図】図２

Description

本発明はＧａＮ薄膜の品質を向上させた窒化ガリウム半導体とその製造方法に関する。

窒化ガリウム（ＧａＮ）は、常温下で３．４ｅＶの直接遷移型バンドギャップ（direct bandgap）を有し、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）などの物質と組み合わせることにより１．９ｅＶ（ＩｎＮ）から３．４ｅＶ（ＧａＮ）、さらには、６．２ｅＶ（ＡｌＮ）までの直接エネルギーバンドギャップが得られる。したがって、可視光領域から紫外線領域までの広い波長領域を有することから、光素子への応用可能性が極めて高い物質である。このように波長調節が可能なために広い可視光領域を有する発光素子を製作することができ、赤色、緑色及び青色発光素子によるフルカラーの電光掲示板及び白色発光素子による膨大な照明器具の代替市場が実現できるため、現在、ＧａＮに関する研究が盛んに行われている。特に、ＧａＮは、短波長領域における青色発光ダイオード（Light Emitting Diode；ＬＥＤ）及び青色レーザダイオード（Laser Diode；ＬＤ）などの光素子材料として熱い注目を浴びている。

しかしながら、この種のＧａＮ半導体は、格子整合する基板が存在せず、格子定数差及び熱膨張係数差が大きくて良質の窒化物半導体薄膜の成長が極めて困難であるのが現状である。

通常、ＧａＮ半導体薄膜を成長させるために、サファイア（Ａｌ_２Ｏ_３）や炭化珪素（ＳｉＣ）基板を用いる。理論的に、サファイアのａ軸格子定数は４．７５８Åであり、ＧａＮの格子定数は３．１８６Åであるため、両格子定数間には約３０％以上の格子不整合がある。このため、サファイア基板の上にＧａＮを成長させれば、引張ひずみ（tensile strain）が起こる。実際に、（０００１）サファイアの上にＧａＮ成長を行うと、サファイアの有効格子定数がＧａＮの格子定数よりも約１４％ほど低いために圧縮歪み（compressive strain）が起こる。また、熱膨張係数にも約２５％の違いが生じるために、サファイア及びＧａＮ間の界面において応力を発生させ、転位欠陥（threading dislocation）密度が約１０^１４／ｃｍ^２と高くて格子欠陥を多量に発生させる結果、高品位の単結晶の成長が困難になる。さらに、膜厚が１０μｍ以上である場合には亀裂が存在する可能性が高く、高品質のＧａＮ薄膜層の成長が困難になるだけではなく、これを用いて製作された素子の特性効率及び寿命を落とす恐れがある。

しかしながら、サファイア基板の上にＡｌＮのバッファ層を形成してサファイア基板の上に結晶性及び電気・光学的な特性に優れているＧａＮ薄膜を成功的に成長させることにより、上述した如き問題点はある程度改善されている。その後、バッファ層として、ＡｌＮに加えてＧａＮ，ＡｌＧａＮなどの各種の物質を用いることが可能になり、これらのバッファ層を用いてＧａＮ薄膜を成長させるヘテロエピタキシ（heteroepitaxy）により、格子定数と熱膨張係数との大きな不整合を緩和させることができた。

しかし、ヘテロ接合のためのバッファ層を約１〜５００ｎｍ成長させ、このバッファ層の上にＧａＮ薄膜を成長させる場合、バッファ層と基板との間に格子定数及び熱膨張係数間の不整合による結晶欠陥が発生し、この結晶欠陥はそのままＧａＮ薄膜に伝わって多量の結晶欠陥を発生させるため、高品質のＧａＮ薄膜を形成することは依然として困難である。

加えて、サファイア基板は最大４インチまで製作が可能であるとはいえ、２インチ基板が主として用いられるのが現状であるため、大量需要が予測されるＬＥＤ及びＬＤの生産性に限界を与える恐れがある。この理由から、現在、サファイアに代えられる良質の大口径基板が望まれる。

さらに、サファイアは絶縁性酸化物であるため、サファイア基板を用いて製作された素子の場合、伝導性基板を用いる他の素子に比べて背面とのオーミック接触が容易にとれないため、素子の実装に当たり更なる電極形成工程及び後工程が必要になり、これは、素子製作工程の複雑化につながる。これにより、生産コストが上がると共に、素子のシリアル抵抗が大きくなって素子の性能が低下するという不具合が生じる。

ＳｉＣは、良質の２インチ基板が商用化しており、ＧａＮとの格子定数差がサファイアとＧａＮとの格子定数差である１３．８％に比べて３．３％と小さな値を有することから、格子整合の側面ではサファイアよりも有利であり、また高温特性及び化学安定性にも優れていることから、脚光を浴びている。しかし、サファイアに比べて相対的に高価であり、ＳｉＣを基板とするＧａＮ素子の性能がサファイアを基板とするものの性能よりも高くないことが報告されている。

現在、サファイア基板及びＳｉＣ基板に代えて、シリコン基板を用いてＧａＮ薄膜を成長させるための研究が盛んになされているが、この場合にも、従来のサファイア及びＳｉＣ基板に見られる格子定数差及び熱膨張係数差による問題点が、依然として解消すべき課題として残されている。シリコン基板は、良質の大口径基板を安価で確保して製造コストを下げることができ、単一光素子の製作に加えて、集積化を通じて各種多様な素子及び回路応用性が得られるといったメリットがある。とはいえ、一層安定的で且つ再現性のある素子特性を有する基板を得るには、依然として改善すべき課題が多い。実際に、ＧａＮ薄膜とシリコンとの格子定数差は約１８％であり、シリコン基板の上に形成されたＧａＮ薄膜には約１０^１０／ｃｍ^２の欠陥密度が存在すると報告されている。何よりも、格子定数差による格子欠陥を低減することにより、良質のＧａＮ薄膜を成長させることが重要である。

本発明は、上記事情に鑑みてなされたものであり、その目的は、基板上に成長されるＧａＮ半導体薄膜と基板との間の格子定数差及び熱膨張係数差による結晶欠陥を低減でき、且つ、高性能化及び高信頼性化が図れるＧａＮ半導体及びその製造方法を提供するところにある。

特に、従来のサファイア及びＳｉＣ基板はもとより、大面積の成長が可能であり、従来の素子製造工程をそのまま適用できるシリコン基板を用いて高品質ＧａＮ半導体を製造することを目的とする。

前記目的を達成するために、本発明に係る窒化ガリウム半導体は、基板上部の所定の領域に所定の欠陥層を形成した基板と、前記基板上に形成したＧａＮ薄膜と、を備えることを特徴とする。前記所定の欠陥層は、ＳｉＯ_２粒子を含むスラリの高圧吹き付けにより形成したことを特徴とし、前記所定の領域は、深さが前記基板の上面から１乃至４μｍの範囲の領域であることを特徴とする。前記基板はシリコン基板である。

また、前記窒化ガリウム半導体は、前記基板と前記ＧａＮ薄膜との間にバッファ層をさらに備える。ここで、前記バッファ層は、ＡｌＮ，ＧａＮ，ＺｎＯ及びＭｇＯよりなる群から選ばれた少なくともいずれか１種を用いて形成することができる。

本発明に係る窒化ガリウム半導体の製造方法は、基板上部の所定の領域に所定の欠陥層を形成した基板を設ける段階と、前記基板上にＧａＮ薄膜を成長させる段階と、を含む。また、前記基板上部の所定の領域に所定の欠陥層を形成した基板を設ける段階は、前記基板に所定の粒子を含むスラリを高圧で吹き付ける段階と、熱処理工程を行う段階と、研磨及び洗浄を行う段階と、を含むことを特徴とする。ここで、前記所定の粒子として、ＳｉＯ_２を用い、前記スラリの比重は、１．０２５乃至０．０３０ｇ／ｃｍ^３であることを特徴とする。前記基板に所定の粒子を含むスラリを高圧で吹き付ける段階は、深さが前記基板の上部から１乃至４μｍ程度の領域に前記高圧吹き付けによる欠陥層を形成するように吹き付けることを特徴とする。さらに、前記研磨及び洗浄を行う段階において、前記研磨は、基板の上部から１μｍ未満の深さに対して行われる。

さらに、前記ＧａＮ薄膜は１，０００〜１，２００℃の温度下で成長され、その成長速度は１時間当たり１μｍである。

さらに、前記基板を設ける段階と前記ＧａＮ薄膜を成長させる段階との間に、前記基板上にバッファ層を成長させる段階をさらに含むことができる。ここで、前記バッファ層は５００〜１，１００℃の温度下で成長され、その成長膜厚は１０〜１，０００ｎｍである。

本発明に係るＧａＮ半導体とその製造方法によれば、基板にブラスト工程を行うことにより、ＧａＮ薄膜の成長時における結晶欠陥を減らせると共に、内部残留応力を低減することができる。また、シリコン基板を用いて良質のＧａＮ薄膜を形成することにより、良質の大口径基板を安価で確保して製造コストを下げることができ、各種多様な素子及び回路応用性を得ることができる。

以下、添付図面に基づき、本発明に係るＧａＮ半導体とその製造方法を詳述する。

本発明においては、シリコンの［１１１］面をＧａＮ半導体が成長する基板とする。理論的に、シリコンのａ軸格子定数は５．４２Åであり、［１００］面を用いる場合、化学的な特性が安定であり、長時間経過後にも電気的な特性が不変であるというメリットがあるが、３．１８６Åの格子定数を有するＧａＮに比べてかなり高い格子不整合が見られる。しかし、［１１１］面を用いる場合には３．８３Åの格子定数が得られるため、ＧａＮ半導体との格子不整合を格段に低減できる。

図１は、通常のポリッシュト基板の製造工程図である。

先ず、坩堝にポリシリコンを装入して溶融後（ステップ１０１）、種結晶（seed crystal）を担持して徐々に引き上げながら冷却を行うと、単結晶インゴットが得られる（ステップ１０２）。次いで、シリコン基板の直径を一定に保持するために単結晶インゴットをやや太目のものにした後、その外郭の一部を除去する。ダイアモンド・カップ・ホイールを用いて単結晶インゴットを研磨することにより直径を一定にした後、一定の厚さを有するブロック単位に切断する。その後、これをさらに薄い円板状に切るが、これをスライスと言う。また、スライス工程中に生じた基板表面のダメージを除去すると共に、基板の膜厚と平坦度を均一にするために、ラッピング工程を行う（ステップ１０３）。このような機械的な研磨工程を行った後には、化学溶液を用いて基板の表面を処理する化学的な研磨工程としてのエッチング工程を行う（ステップ１０４）。その後、基板の表面に高い平坦度を持たせるためにいくつかの段階に亘っての研磨工程及び洗浄工程を行うことにより（ステップ１０５）、ポリッシュト基板を得る（ステップ１０６）。

図２は、本発明に係るブラスト処理済み基板の製造工程図であって、上述の如き過程を経て得られたポリッシュト基板にブラスト工程を行うことにより、基板の表面を処理する方法を説明している。

本発明のために、先ず、上記のポリッシュト基板を用意する。すなわち、図１に示す如く、原料となるポリシリコンを高温で液状に溶かすことにより、単結晶インゴットとして成長させる。次いで、成長された単結晶インゴットをスライス及びラッピングし、エッチング工程を行った後、さらにいくつかの段階の研磨工程及び洗浄工程を行うことにより、ポリッシュト基板を得る（ステップ２０１）。

このようにして得られたポリッシュト基板にブラスト工程を行う。すなわち、工程進行上、移動中のポリッシュト基板に、上部に設けられているノズルを介してＳｉＯ_２粒子を含むスラリを高圧で吹き付ける。このとき、基板の進行速度、吹き付け圧力、スラリの比重及び噴射体の粒度などが重要な因子となる。基板の進行速度は表面処理の密度と関係があり、吹き付け圧力は、基板に対する欠陥層の形成深さに影響を及ぼす。また、噴射体の粒度は、基板の表面への衝撃量と関係がある。

本発明は、ＳｉＯ_２粒子を含むスラリを吹き付け、ポリッシュト基板の上面から１乃至４μｍ程度の領域に高圧吹き付けによる欠陥層を形成する。吹き付け圧力が高くなるに伴い、基板に形成される欠陥層の深さも増大する。欠陥層が基板の上面にあまりにも浅く、あるいは、あまりにも深く形成されると、ストレスの緩和効果を期待することができない上、基板の上部に成長するＧａＮ薄膜の結晶性に悪影響を及ぼす恐れがある。このため、吹き付ける噴射体の吹き付け圧力を調節することにより、欠陥層が基板の上面の適切な位置に形成されるようにする必要がある。なお、ＳｉＯ_２粒子を含むスラリの比重は、好ましくは、１．０２０乃至１．０３０ｇ／ｃｍ^３である。スラリは、ＳｉＯ_２粒子と、脱イオン水（ＤＩ）及び添加剤などを含むことができる。

上記の如きブラスト工程を行った後（ステップ２０２，２０３）、洗浄を行い（ステップ２０４）、次いで、基板を安定化させるための熱処理工程を行う（ステップ２０５）。熱処理工程により、基板内に形成された欠陥層は安定的に位置づけられ、これは、シリコン基板とその上部に成長される窒化物層の応力を緩和させる役割を果たす。次いで、このように安定化した基板上面の約１μｍ未満を最終的に研磨・洗浄することにより（ステップ２０６）、ブラスト処理済み基板の製造工程を終える（ステップ２０７）。

このブラスト処理済み基板にＧａＮ半導体薄膜を成長させると、基板と半導体薄膜との間に形成された欠陥層が両者の格子定数差による格子欠陥を減らすと共に、内部応力を緩和させる。すなわち、欠陥層がシリコン基板とその上部に成長される窒化物層の応力を吸収し、これにより、ＧａＮ半導体の高品質化を図ることができる。加えて、ＧａＮ薄膜が成長する基板としてシリコン基板を用いることにより大型化が可能になり、製造コストを下げることにより生産性アップを達成することができる。

下記表１は、吹き付け圧力と基板の進行速度及びノズルの数を変えながら行われたブラストの工程条件を示している。ここで、噴射体としては、純度が９９．９％であり、且つ、平均粒径が３．４μｍであるＳｉＯ_２粒子を用いた。

図３は、ブラスト工程において、表１に示すブラスト条件による基板の結晶性の変化を調べるために、結晶回折装置（ＸＲＤ）により得られたデータを示すグラフである。図３の基準値は、ブラスト処理されてない基板のデータを示すものである。図３を参照すれば、前記ブラスト条件下で得られた各サンプルの結晶回折装置から得られるそれぞれの半値全幅（ＦＷＨＭ：full width at half maximum）値は１０arcsec未満であり、ブラスト工程後にもシリコン基板は完全な結晶構造を維持していることが分かる。これは、ブラスト工程により発生した機械的な衝撃による基板の非晶質化により薄膜成長の品質が悪化する問題がないことを意味する。のみならず、基板の内部にブラスト効果が存在するため、上部に薄膜を成長させるときに応力を最小化させることができる。すなわち、ブラスト工程による機械的な衝撃にも拘わらず、半導体薄膜の結晶性は相変わらず良好であり、その結果、格子欠陥を減らすと共に、内部応力を緩和させる効果が得られるのである。

しかしながら、表１に示す如き条件、すなわち、吹き付け圧力、基板の進行速度及びノズル数などを変えながらブラスト工程を行えば、基板の結晶性が相対的に悪化して半値全幅の値が高くなるということが分かる（図３参照）。このようにブラスト工程に当たり、基板への機械的な衝撃が所定のレベルを超えると、基板の結晶性が悪化し、これは、基板の上部に成長する薄膜の品質に悪影響を及ぼす可能性がある。このため、ブラスト工程時に基板の結晶性を良好に維持すると共に、内部応力を効率よく緩和させるために、吹き付け圧力、噴射体の粒度及びノズルの数などをチェックする必要がある。

図４は、ブラスト処理済み基板の上にＧａＮ単結晶薄膜を成長させた場合のＧａＮ半導体を示す断面図である。すなわち、ブラスト工程により基板１０の表面を処理後、有機金属化学気相蒸着法（metalorganic chemical vapor deposition；ＭＯＣＶＤ）により基板１０の表面にバッファ層２０を形成し、このバッファ層２０上にさらにＧａＮ薄膜３０を成長させる。ここで、バッファ層２０としては、ＡｌＮ，ＧａＮ，ＺｎＯ，ＭｇＯなどの各種の物質が使用でき、このバッファ層２０は、ブラスト処理済み基板の上に５００〜１，１００℃の温度下で１０〜１，０００ｎｍの膜厚に成長される。バッファ層２０により、格子定数差及び熱膨張係数差による転位などの結晶欠陥が効率よく低減可能となる。成長されたバッファ層２０の上に１，０００〜１，２００℃ともっと高温の成長温度下で１時間当たり１μｍの成長速度をもってさらにＧａＮ薄膜３０を成長させる。

図５及び図６は、本発明に従い製造されたＧａＮ薄膜の光特性及び結晶特性を示すグラフである。ここで、光特性の測定のために、低温ＰＬを行った。これを参照すれば、半値全幅（ＦＷＨＭ）が基板の全体として平均３５ｍｅＶと優れた特性を示し、結晶特性も７６０ａｒｃｓｅｃ程度と良好であることが判る。

本発明は、ブラスト工程を通じて得られたシリコン基板に有機金属化学気相蒸着法（ＭＯＣＶＤ）あるいはその他の成長法によりＧａＮ薄膜を成長させることにより、簡単な製造工程を通じてＧａＮ薄膜の特性を再現性よく向上させることができる。すなわち、簡単な製造設備と安い製造コストがかかるブラスト工程を通じて基板とＧａＮ薄膜との格子定数差を最小化させ、これにより、薄膜の内部に存在する結晶欠陥の密度を下げる。その結果、ＧａＮ薄膜の結晶特性及び光学特性が向上すると共に、薄膜の内部残留応力が下がるという効果も得られる。

通常のポリッシュト基板の製造工程図。 本発明に係るブラスト処理済み基板の製造工程図。 本発明に従い製造されたブラスト処理済み基板の結晶性を示すグラフ。 本発明に従い製造されたＧａＮ半導体の断面図。 本発明に従い製造されたＧａＮ薄膜の光特性及び結晶特性を示すグラフ。 本発明に従い製造されたＧａＮ薄膜の光特性及び結晶特性を示すグラフ。

符号の説明

１０ 基板
２０ バッファ層
３０ ＧａＮ薄膜

Claims (15)

1. 基板上部の所定の領域に所定の欠陥層を形成した基板と、
   前記基板上に形成したＧａＮ薄膜と、
   を備えることを特徴とする窒化ガリウム半導体。
2. 前記所定の欠陥層は、ＳｉＯ_２粒子を含むスラリの高圧吹き付けにより形成したものであることを特徴とする請求項１に記載の窒化ガリウム半導体。
3. 前記所定の領域は、深さが前記基板の上面から１乃至４μｍの範囲の領域であることを特徴とする請求項１または２に記載の窒化ガリウム半導体。
4. 前記基板は、シリコン基板であることを特徴とする請求項１または２に記載の窒化ガリウム半導体。
5. 前記基板と前記ＧａＮ薄膜との間にバッファ層をさらに備えることを特徴とする請求項１または２に記載の窒化ガリウム半導体。
6. 前記バッファ層は、ＡｌＮ，ＧａＮ，ＺｎＯ及びＭｇＯよりなる群から選ばれた少なくともいずれか１種を用いて形成されることを特徴とする請求項４に記載の窒化ガリウム半導体。
7. 基板上部の所定の領域に所定の欠陥層を形成した基板を設ける段階と、
   前記基板上にＧａＮ薄膜を成長させる段階と、
   を含む窒化ガリウム半導体の製造方法。
8. 前記基板上部の所定の領域に所定の欠陥層を形成した基板を設ける段階は、
   前記基板に所定の粒子を含むスラリを高圧で吹き付ける段階と、
   熱処理工程を行う段階と、
   研磨及び洗浄を行う段階と、
   を含むことを特徴とする請求項６に記載の窒化ガリウム半導体の製造方法。
9. 前記所定の粒子として、ＳｉＯ_２を用いることを特徴とする請求項８に記載の窒化ガリウム半導体の製造方法。
10. 前記スラリの比重は、１．０２５乃至０．０３０ｇ／ｃｍ^３であることを特徴とする請求項９に記載の窒化ガリウム半導体の製造方法。
11. 前記基板に所定の粒子を含むスラリを高圧で吹き付ける段階は、
    深さが前記基板の上部から１乃至４μｍ程度の領域に前記高圧吹き付けによる欠陥層を形成するように吹き付けることを特徴とする請求項８に記載の窒化ガリウム半導体の製造方法。
12. 前記研磨及び洗浄を行う段階において、
    前記研磨は、基板の上部から１μｍ未満の深さに対して行うことを特徴とする請求項７に記載の窒化ガリウム半導体の製造方法。
13. 前記ＧａＮ薄膜は１，０００〜１，２００℃の温度下で成長され、その成長速度は１時間当たり１μｍであることを特徴とする請求項６に記載の窒化ガリウム半導体の製造方法。
14. 前記基板を設ける段階と前記ＧａＮ薄膜を成長させる段階との間に、
    前記基板上にバッファ層を成長させる段階をさらに含むことを特徴とする請求項６乃至１０のいずれか１項に記載の窒化ガリウム半導体の製造方法。
15. 前記バッファ層は５００〜１，１００℃の温度下で成長され、その成長膜厚は１０〜１，０００ｎｍであることを特徴とする請求項１１に記載の窒化ガリウム半導体の製造方法。

Images