JP6405309B2 - 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法 - Google Patents

特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法 Download PDF

Info

Publication number
JP6405309B2
JP6405309B2 JP2015530388A JP2015530388A JP6405309B2 JP 6405309 B2 JP6405309 B2 JP 6405309B2 JP 2015530388 A JP2015530388 A JP 2015530388A JP 2015530388 A JP2015530388 A JP 2015530388A JP 6405309 B2 JP6405309 B2 JP 6405309B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
growth
semiconductor
layer
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015530388A
Other languages
English (en)
Other versions
JP2015534531A (ja
Inventor
ジャン−ピエール、フォーリー
ベルナール、ボーモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of JP2015534531A publication Critical patent/JP2015534531A/ja
Application granted granted Critical
Publication of JP6405309B2 publication Critical patent/JP6405309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

以下は、半導体基板を形成する方法、そして具体的には、基板を成形し、そのような基板から形成されたデバイスを改良する方法を目的としている。
窒化ガリウム（ＧａＮ）等のＩＩＩ−Ｖ族材料、窒化インジウムガリウム（ＩｎＧａＮ）および窒化ガリウムアルミニウム（ＧａＡｌＮ）等の三元化合物、そしてさらには四元化合物（ＡｌＧａＩｎＮ）を含む、半導体系化合物は、直接遷移型半導体である。そのような材料は、短波長発光に向けた大きな可能性を有すると認識されており、従って、発光ダイオード（ＬＥＤｓ）、レーザーダイオード（ＬＤｓ）、ＵＶ検出器、および高温電子デバイスの製造に使用するには好適である。
しかしながら、そのような半導体材料の成長は、そのような材料の処理工程、詳細には、材料の高品質な単結晶形の形成を取り巻く困難さによって阻まれおり、この形成は、オプトエレクトロニクスにおける短波長発光の製造に必要とされているものである。ＧａＮは、天然に存在する化合物としては見つかっておらず、従って、シリコン、ガリウムヒ素、またはサファイヤと同じようにして、ブール（ｂｏｕｌｅ）から溶融させて引き上げることはできないが、その理由は、常圧では、その理論的融点が、その分解温度を超過するからである。その代わりとして、工業界は、エピタキシャル成長工程を使用してバルクＧａＮ結晶を形成する方向に舵を切っている。しかしながら、エピタキシャル法に伴う問題は依然として存在し、それらには、好適な低欠陥密度のバルクＧａＮ材料の形成、およびその他の結晶形態学的差異の存在、例えば結晶弓が挙げられる。
広範な欠陥（貫通転位、積層欠陥、および逆位相境界）の存在により、性能が顕著に劣化し、その結果、デバイスの動作寿命が短くなる。より詳細には、転位は、非発光中心として振る舞い、従って、これらの材料から形成された発光ダイオードおよびレーザーダイオードの発光効率を低減させる。さらには、その他の要因、例えば結晶配向は、ＧａＮ材料上に形成されたデバイスの性能に負の影響を及ぼし得る。
ある実施形態では、半導体基板を形成する方法は、半導体材料を有するベース基板を提供すること、そして１３−１５族材料を有するベース基板を覆う第１の半導体層を、ハイドライド気相成長（ＨＶＰＥ）を通じて形成することを含む。第１の半導体層は、Ｎ面配向を有する上面を有する。
別の実施形態では、半導体基板を形成する方法は、窒素を含む半導体材料を有するベース基板を提供することを含み、ベース基板はまた、Ｎ面配向を有する成長面も有する。この実施形態の方法はまた、ＧａＮを有するベース基板を覆う第１の半導体層を、ハイドライド気相成長（ＨＶＰＥ）を通じて形成することも含む。第１の半導体層は、Ｎ面配向を有する上面を有する。
さらに別の実施形態では、単一形成工程を使用して一連の半導体基板を形成する方法は、窒素を含む半導体材料を有するベース基板を提供することを含む。ベース基板は、Ｎ面配向を有する成長面を有する。この実施形態の方法はまた、ベース基板を覆うブール（ｂｏｕｌｅ）を形成すること、およびブールを切断して複数の個別の半導体基板を形成することも含む。
さらに別の実施形態では、半導体物品が、ＧａＮと、少なくとも１ｃｍの平均厚さと、Ｎ面配向を有する上面とを有するブールを含む。
本開示は、付随の図面を参照することにより当業者には、より良く理解できることがあり、その多くの特徴および利点が明らかになることもある。
実施形態に準拠した、半導体基板を形成する方法を例示するフローチャートを含む。 本明細書の実施形態に従う特定の層の例示を含む。 本明細書の実施形態に従う特定の層の例示を含む。 ＧａＮ結晶構造のＧａ面配向の例示を含む。 ＧａＮ結晶構造のＮ面配向の例示を含む。 ｃ面、ａ面、およびｍ面の帰属を含む結晶構造の例示を提供する。 実施形態に従う半導体層の断面図を含む。 実施形態に従う仕上げ済み半導体ウェーハの断面図を含む。 実施形態に従うブールの断面図を含む。
以下は概して、基板材料、そして半導体材料を含んでなる特定の基板を目的としており、複数の半導体層（すなわち半導体基板）、およびそのような物品を形成する方法を含み得る。半導体基板は、例えば窒化ガリウム（ＧａＮ）を含む１３−１５族材料を含んでいてもよい。１３−１５族材料への言及には、ＩＵＰＡＣ元素周期律表の２０１１年１月２１日付け版を基準にした元素周期律表の１３族からの少なくとも一つの元素、およびこの元素周期律表の１５族からの少なくとも一つの元素を含む化合物が含まれることは、認識されるであろう。また認識されるであろうように、本明細書の実施形態は、ブールの形成を目的としており、これは、単一の形成工程を使用して複数の基板を形成することを容易にし得るものである。
図１は、本実施形態に準拠した半導体基板を形成する方法を例示するフローチャートを含む。図２Ａ〜２Ｂは、本明細書の実施形態に従う特定の層の例示を含む。図１を参照して、半導体基板を形成する工程を、ベース基板２０１を準備することによりステップ１０１で開始することができる。ベース基板２０１は、その上に複数の層を支持するのに好適な構造であり得、そして成長面２０２を有し、これは、この上で一つまたは複数の層を形成するのに好適であり得る。
一実施形態に従って、ベース基板２０１は、半導体材料を含み得る。いくつかの好適な半導体材料は、１３−１５族化合物材料を含み得る。一実施形態に従って、ベース基板２０１はガリウムを含み得る。別の例は、ベース基板２０１は、窒素を含んでいてもよい。特定の一実施形態では、ベース基板２０１は、窒化ガリウム（ＧａＮ）を含んでなり得、より詳細には、窒化ガリウムから本質的になっていてもよい。
図３Ａおよび３Ｂは、ＧａＮ結晶構造のＧａ極性配向（Ｇａ面配向とも呼ばれる）、およびＮ極性配向の例示を提供する。図２Ａを参照して、特定の実施形態では、ベース基板２０１の底面２２０は、Ｇａ面配向を有し得て、ここで結晶構造のＧａ原子（Ｇａ）は、底面２２０を画定し、これに交差する。他の実施形態では、ベース基板２０１は、ａ〜ｃ配向する、またはＮ極性配向（Ｎ面配向とも呼ばれる）を有する成長した面を有し得る。図３Ｂは、Ｎ面配向を例示しており、ここで、結晶構造の窒素原子（Ｎ）は、ベース基板２０１の成長面２０２を画定し、これに交差する。とりわけ、極性面、例えば、ウルツ鉱型構造における（０００２）ｃ面の場合には、ベース基板２０１は、極性に関して成長面２０２とは反対の底面２２０を有することになる。
さらなる実施形態では、ベース基板２０１は、Ｎ面配向を有する成長面を有してもよい。特定の実施形態では、ベース基板２０１は、エピ容易なＮ極性でｃ面配向したバルクＧａＮ基板である。エピタキシャル層における歪みは、エピ容易なＮ極性でｃ面配向したバルクＧａＮ基板から出発した場合には、サファイヤ基板から出発したエピタキシャル層における歪みよりも実質的に少ないことが認識されるであろう。Ｎ面配向した成長面の欠陥密度は、これに対応しＧａ面配向した背面の欠陥密度より少ないこともまた認識されるであろう。
一実施形態に従えば、ベース基板２０１は、ドーパント材料を本質的に含まなくてもよい。さらにその他の例でも、ベース基板２０１は、ｎ型、例えば、Ｏ、Ｓｉ、Ｇｅ等の元素、およびそれらの組み合わせを含むドーパントを有し得る。ベース基板２０１は、少なくとも約１×１０２２ｃｍ３かつ約１×１０１７ｃｍ３以下の、ｎ型ドーパントのドーパント濃度を有し得る。代わりの設計では、ベース基板２０１は、ｐ型ドーパントを有し得る。一つの好適なｐ型ドーパントには、Ｍｇ、Ｆｅ、およびＺｎが挙げられる。少なくとも一実施形態については、ベース基板２０１内のｐ型ドーパントのドーパント濃度は、少なくとも約１×１０１７ｃｍ３かつ約１×１０２２ｃｍ３以下であり得る。
別の実施形態によれば、ベース基板２０１は、ｃ面の結晶配向、例えば図３Ｂに示す結晶配向を有し得る。具体的な例では、ベース基板２０１は、ベース基板２０１の上外面を画定する成長面２０２を有し得る。さらに、特定の例では、ベース基板２０１は、結晶材料内の成長面２０２と結晶基準面との間で定義された角度としてのオフカット角を有し得る。例えば、ベース基板２０１は、ａ面またはｍ面に対して、少なくとも約０．０５度、例えば少なくとも約０．０８度、少なくとも約０．１度、またはさらには少なくとも約０．３度のオフカット角を有するｃ面配向を有し得る。一つの非制限的実施形態では、オフカット角は、約５度以下、例えば約３度以下、約１度以下、またはさらには約０．８度以下であってもよい。オフカット角は、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。別の非制限的実施形態では、オフカット角は、１０度以下、例えば約８度以下、約５度以下、および約３度以下であり得る。さらに、図４は、ｃ面、ａ面、およびｍ面の帰属を含むＧａＮ結晶構造の例示を提供し、ここで、ａ面およびｍ面は非極性面であり得る。
図１を再び参照し、ステップ１０１で基板を準備した後、工程は、ステップ１０３において、ベース基板２０１を覆う半導体層２０５形成することにより続行することができる。いくつかの実施形態では、半導体層２０５は、ベース基板２０１の成長面２０２上に直接形成することができる。図２Ｂは、これらの実施例に従って形成された半導体基板の例示を含む。しかしながら、いくつかの実施例では、ベース基板２０１および半導体層２０５の間の一つまたは複数の介在層、例えばバッファー層を使用してもよいことは認識されるであろう。
特定の一例では、半導体層２０５は、１３−１５族の材料から形成することができる。いくつかの好適な１３−１５族材料は、窒化物材料を含んでいてもよい。さらには、半導体層２０５は、ガリウムを含んでいてもよい。特定の例では、半導体層２０５は窒化ガリウム（ＧａＮ）を含んでいてもよく、より詳細には、窒化ガリウムから本質的になっていてもよい。
半導体層２０５を形成する特定の方法を行うことができる。例えば、ＨＶＰＥ工程の使用では、ベース層材料の形成は、様々な成長モードで実行することができる。例えば、一実施形態では、ベース層は最初、三次元（３Ｄ）成長モードで成長したエピタキシャル層として形成される。３Ｄ成長モードは、複数の結晶方向に沿っての、半導体層２０５の材料の同時成長を含んでいてもよい。３Ｄ成長モードでは、ｃ軸に沿った成長は、水平方向での成長よりも速い。その結果、３Ｄ成長モードでは、ファセット面の成長がｃ面よりも有利であり、これは層の形態に反映されることとなり、この形態は、小さいｃ面（メサ）を示すものであって、メサの間には複数のファセットおよび谷が存在する。
あるいは、またはさらに、半導体層２０５の形成は，二次元（２Ｄ）成長モードでのエピタキシャル成長を含み得る。２Ｄ成長モードは、いわゆる一層毎の成長モードを特徴とする。実際に２Ｄ成長モードでは、ｃ軸に沿った成長は、水平方向での成長より遅い。その結果、２Ｄ成長モードでは、ｃ面の成長がファセット面の成長よりも有利である。例えば、一実施形態では、２Ｄ成長モードでの、ＧａＮを含んでなる半導体層２０５の形成は、ｃ面（０００１）でのＧａＮの選択的成長を含み、その結果、２０５層は、ｃ面配向する平坦な形態を示すであろう。
実施形態では、半導体層２０５の形成に、３Ｄおよび２Ｄ成長モードの組み合せを援用してもよいことは認識されるであろう。例えば、半導体層２０５は、最初、３Ｄ成長モードで形成させてもよく、ここで、アイランドの特徴が、成長のまさしく第１のステップの間に、材料の非連続層として、バッファー層２０３（またはベース基板２０１）上で自発的に形成される。
３Ｄ成長モードを組み込む実施形態では、成長面は、ピット、ファセットおよび／またはテラスを有する粗く非平坦な３Ｄ形態を成長させ得る。半導体層２０５の成長は、ｃ軸に沿って、しかし複数の結晶方向に沿った同時成長を通じて進行してもよい。水平方向よりもｃ軸に沿った成長速度が速いせいで、半極性面のファセットが、半導体層２０５中のｃ面テラスよりも速く成長する。
代わりに、またはさらに、特定の実施形態では、半導体層２０５を、二次元（２Ｄ）エピタキシャル成長モードを使用して形成することができる。２Ｄ成長モードでは、成長しつつある表面は、成長工程の間、実質的に平滑であって、且つ本質的に平坦のままであり得る。
半導体層の形成は、成長温度、成長速度、気相反応剤および非反応剤材料の圧力、反応雰囲気における反応剤および非反応剤材料の比、成長チャンバーの圧力、およびそれらの組み合わせを含む特定の成長工程パラメータを制御することにより達成することができる。本明細書では、反応剤材料への言及には、反応材料、例えば窒素含有材料、例えばアンモニアが含まれる。その他の反応材料には、例えば、塩化ガリウム等の金属ハロゲン化物成分を含むハロゲン化物相成分が含まれ得る。非反応剤材料には、例えば貴ガス、不活性ガス等を含む特定タイプのガスが含まれ得る。具体的な例では、非反応剤材料には、窒素および／または水素等のガスが含まれ得る。
実施形態では、半導体層２０５の形成の間に、３Ｄ成長モードでの半導体層２０５の作製を含み、成長温度は少なくとも約７５０℃であり得る。他の実施形態では、成長温度は、より高い、例えば少なくとも約８００℃、少なくとも約８５０℃、少なくとも約８７５℃、少なくとも約９００℃、またはさらには少なくとも約９２５℃であり得る。形成の一方法に従えば、層２０５を形成する間の成長温度は、約１２００℃以下、例えば約１１５０℃以下、約１１２５℃以下、約１０５０℃以下、またはさらには約１０００℃以下であり得る。さらにその他の実施例では、半導体層２０５を形成する間の成長温度は、少なくとも約９５０°Ｃ、例えば少なくとも約９８０℃、少なくとも約１０００℃、少なくとも約１０２０℃、少なくとも約１０５０℃、またはさらには少なくとも約１１００℃であり得る。さらにその他の実施例では、成長温度は、約１５００℃以下、約１４００℃以下、約１３５０℃以下、約１３００℃以下、または約１２５０℃以下であり得る。特定の一実施形態では、半導体層２０５を形成する間の成長温度は、約１０２０℃から約１０８０℃の範囲であり得る。成長温度は、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
特定の工程については、成長温度を変化させることによって、３Ｄおよび２Ｄ成長モードの間での変化を促進してもよい。この一層毎の成長モードは、半導体層２０５の水平方向の成長速度がｃ軸に沿ったものより高い、従って半極性面（ファセット）よりもｃ面（０００１）成長が有利であるということを特徴とし得る。
例えば、３Ｄから２Ｄへの成長モードの変化では、温度を、少なくとも約５℃、例えば少なくとも約１０℃、少なくとも約１５℃、少なくとも約２０℃、少なくとも約３０℃、少なくとも約３５℃、またはさらには少なくとも約４０℃だけ変化させることができる。さらにその他の実施例では、３Ｄ成長モードから２Ｄ成長モードへの変化では、成長温度を、約１００℃以下、例えば約９０℃以下、約８０℃以下、約７０℃以下、またはさらには約６０℃以下だけ変化させることができる。成長温度の変化には、３Ｄ成長モードから２Ｄ成長モードへの変化における成長温度の増加が含まれ得る。成長温度の変化は、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
特定の実施例に準拠して、半導体層２０５を形成する工程は、少なくとも毎時５０ミクロンの成長速度で実行することができる。他の実施形態では、半導体層２０５を形成する速度はさらに大きく、例えば少なくとも毎時約７５ミクロン、少なくとも毎時約１００ミクロン、少なくとも毎時約１５０ミクロン、少なくとも毎時約２００ミクロン、またはさらには少なくとも毎時約２５０ミクロンであり得る。さらにその他の実施例では、半導体層２０５を形成する工程は、毎時約１ｍｍ以下、例えば、毎時約７５０ミクロン以下、毎時５００ミクロン以下、またはさらには毎時約３００ミクロン以下であってもよい。ベース層を形成する工程は、上に言及したいかなる最低最高値の間の範囲にある速度で実行してもよいことは認識されるであろう。
特定の工程については、成長速度を変化させて、３Ｄ成長モードおよび２Ｄ成長モードの間での変化を促進してもよい。例えば、３Ｄから２Ｄへの成長の変化では、成長速度は、少なくとも毎時約５ミクロン、例えば少なくとも毎時約１０ミクロン、少なくとも毎時約１５ミクロン、少なくとも毎時約２０ミクロン、少なくとも毎時約４０ミクロン、少なくとも毎時約５０ミクロン、またはさらには少なくとも毎時約７５ミクロンだけ変化し得る。さらにその他の実施例では、３Ｄ成長モードから２Ｄ成長モードへの変化では、成長速度は、毎時約２００ミクロン以下、例えば毎時約１７５ミクロン以下、毎時約１５０ミクロン以下、毎時約１２５ミクロン以下、またはさらには毎時約１００ミクロン以下だけ変化し得る。成長速度の変更は、３Ｄ成長モードから２Ｄ成長モードへの変化の場合、成長速度の減少であってもよいことは認識されるであろう。成長速度の変化は、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
その他の実施例に従えば、３Ｄ成長モードから２Ｄ成長モードへ変化させる工程は、少なくとも２倍、成長速度を変化させることにより生じるものであってもよい。例えば、成長速度は、３Ｄから２Ｄへの成長モードの変化において、少なくとも２倍だけ、減少し得る。他の実施形態では、成長速度は、少なくとも約３倍、少なくとも約４倍、またはさらには少なくとも約５倍、減少し得る。特定の例では、成長速度の減少は、約８倍以下、約７以下、または約６以下である。
成長モードの変化では、上に定義された一つまたは複数の倍数を変化させ得ることは認識されるであろう。例えば、成長速度は定常に維持しつつ、成長温度を変化させることができる。あるいは、成長温度を維持しつつ、成長速度を変化させることができる。そしてさらに、別の実施形態では、成長速度および成長温度の両方を変化させて成長モードの変化を達成してもよい。成長モードが３Ｄから２Ｄに変化することにより、垂直／水平の成長速度比が、１超から１未満に減少することになろう。この遷移の間、結晶は成長していると同時に、表面の形態（小さいテラス、良好に成長した半極性ファセットおよび谷を含む）は、平坦なｃ面に向け進化することになろう。成長モードを２Ｄから３Ｄへ変化させる場合には、反対のこと、または逆転が生じるであろう。従ってこれは、半極性ファセットおよび谷が「永久欠陥」を表してはいないことを示すものである。「永久欠陥」という語句は、例えば３Ｄおよび２Ｄの間での成長モードの変更等の、従来の成長技術を通じては除去できない欠陥として記述することができる。
Ｇａ面配向する成長面上で成長する場合には、得られるウェーハは、半導体層２０５の内部に多様な欠陥を含んでいることがある。例えば、欠陥は、厚さ（ｔｉ）として定義された、半導体層２０５の体積中に広がるピットの形であり得る。そのような欠陥はまた、永久ピット（永久欠陥）の形をとることもある。場合によっては、永久ピットは、微視的なピットであることもある。微視的ピットの形状は、多様であり得、逆転した六角錐、または逆転した十二角錐といった形状を含む。
永久ピットはまた、ファセットにより画定された側面を含み得る。より詳細には、ピットの底面と半導体層２０５の上面とを結合させるため、ファセットを生成させる。そのようなファセットは、例えば、｛１１−２２｝面、｛１−１０１｝面、およびそれらの組み合わせを含む、半導体材料の特定の結晶面により画定され得る、半極性ファセットであってもよい。
加えて、Ｇａ面配向する成長面上で成長する場合に生じることがある欠陥はまた、永久欠陥領域も含み得る。特定の場合には、永久欠陥領域は、欠陥の底面を含み得て、場合によっては、欠陥の前記底面により画定されることもある。例えば、永久欠陥領域の底面が、特定タイプの欠陥を画定する役割を果たす場合には、欠陥は結果として、包接、多結晶グレイン、単結晶グレインであって、周囲を取り巻く層２０５の半導体材料と共通のｃ軸を有する、または有さないもの、反転領域、境界（例えば、逆位相境界、双晶境界、グレイン境界）、および／またはそれらの組み合わせとなることがある。
境界に関しては、境界は、結晶相の正常配列におけるずれを表す、半導体層の領域を画定することができる。例えば、結晶構造の極性反転であって、例えば結晶構造のＧａ極性面およびＮ極性面等の極性面の秩序変化を含むものは、逆位相境界を生じ得る。双晶関係を有する結晶面間のずれは、双晶境界と呼ばれる境界を生成する。さらには、欠陥領域における単結晶と、その周囲を取り巻く、半導体層２０５の半導体材料の結晶構造との間の結晶配向のずれは、グレイン境界の形をとって永久欠陥を画定し得る。欠陥２４７は、半導体層２０５の結晶構造内の永久かつ不可逆な領域を画定し得て、この領域は、さらなる成長を通じて構造の隅々に伝搬することがあり、連続成長技術を通じて容易に除去されないことがあるものである。
詳細には、永久欠陥上で発生する成長は、半導体層２０５の結晶構造内の永久かつ不可逆な領域に対応するものであり得る。永久欠陥（Ｇａ面配向する成長面上で成長する場合に発生しうる欠陥）上の成長は、多結晶グレインまたはＮ極性を有する反転領域の形であり得る。
さらには、成長速度は、Ｎ極性とは反対に、Ｇａ極性に沿った場合よりも遅いことは認識されるであろう。この成長速度差に起因して、ピットの深さおよび幅は、Ｇａ極性に沿った成長については半導体層２０５厚さとともに増加する。場合によっては、およそ６０％の半導体上層２０５が、Ｇａ面配向する成長面上で成長する場合に、ピットを含有する。そのような欠陥性の上層を除去することに伴う材料損失は、エピ容易なＧａＮ基板のコストに顕著な影響を及ぼす。
Ｎ極性に沿った成長（Ｇａ極性に沿った成長とは反対に）はまた、半導体層２０５内に欠陥を生成し得る。Ｎ極性に沿った成長に関連する永久欠陥は、ヒロック（ｈｉｌｌｏｃ）、突起、または錐の形をとることがあり、これらは、Ｇａ極性を示すこれらの先端上に反転領域を伴っている。
ヒロック、突起、または錐の成長速度は、Ｎ極性に沿って成長している半導体層２０５については、さらに速いことは認識されるであろう。従って、Ｇａ極性に沿った成長に関して観察されるものと比較して、永久欠陥を除去する工程において失われる半導体層２０５は実質的に少ない量であり、コストの利点は顕著である。
実施形態では、半導体層２０５を、特定の厚さを有するように形成して、さらなる工程、および本明細書の実施形態に従う高品質の材料の形成を促進することができる。例えば、半導体層２０５は、少なくとも約０．１ｍｍ、例えば少なくとも約０．５ｍｍ、少なくとも約１ｍｍ、少なくとも約２ｍｍ、またはさらには少なくとも約３ｍｍの平均厚さを有してもよい。さらには、他の実施形態では、半導体層２０５は、約５０ｍｍ以下、例えば約４０ｍｍ以下、またはさらには約２０ｍｍ以下の平均厚さを有するように形成することができる。半導体層２０５は、上に言及したいかなる最低および最高値の間の範囲内にある平均厚さを有するようにも形成できることは認識されるであろう。
実施形態では、半導体層２０５を、特定の転位密度を有するように形成することができる。ベース２０５の転位密度は、形成時にベース層の上面で測定することができる。転位密度を測定する好適な方法には、室温で動作するカソードルミネッセンス顕微鏡、および、１０ｋｅＶの電子ビーム、スポットサイズ７０の下、モノクロメーター無しの多色光検出を使用することが挙げられ、ここで装置は、日本電子（ＪＥＯＬ）社から購入可能なＳＥＭ ＪＳＭ−５５１０である。およそ１０８ｃｍ２の転位密度測定には、倍率は、４０００×、そして面積は典型的には７００μｍ２である。およそ１０６ｃｍ２の転位密度測定には、倍率は、典型的には５００〜１０００×、そして面積は典型的には０．１ｍｍ２である。
例えば、半導体層２０５は、半導体層２０５の上面で測定して、約１×１０８転位／ｃｍ２以下の転位密度を有し得る。他の実施形態では、半導体層２０５の転位密度は、さらに少なく、約１×１０７転位／ｃｍ２以下、約５×１０６転位／ｃｍ２以下、またはさらには約１×１０６転位／ｃｍ２であり得る。さらには、半導体層２０５は、少なくとも約１×１０４転位／ｃｍ２、またはさらには少なくとも１×１０５転位／ｃｍ２である転位密度を有することがある。半導体層２０５は、上に言及したいかなる最低および最高値の間の範囲にある転位密度を有してもよいことは認識されるであろう。
特定の場合には、半導体層２０５は、Ｎ面配向を有する上面２１０を有し得る。再び、図３Ｂを参照すると、ＧａＮ結晶のＧａ面配向の例示が提供される。特定の一実施形態に従えば、結晶構造の窒素原子（Ｎ）は、半導体層２０５の上面２１０を画定しこれに交差する。
一実施形態に従えば、第１の半導体層２０５は、ドーパント、例えばｎ型ドーパントまたはｐ型ドーパントを含み得る。好適なｎ型ドーパントには、Ｏ、Ｓｉ、Ｇｅ、およびそれらの組み合わせを挙げることができる。ｐ型ドーパントの好適な例には、Ｍｇ、Ｆｅ、およびＺｎを挙げることができる。さらに、半導体層２０５は、少なくとも約１×１０１７ｃｍ３、例えば少なくとも約１×１０１８ｃｍ３、またはさらには少なくとも約１×１０１９ｃｍ３の、ｎ型またはｐ型ドーパントの濃度を含有してもよい。さらには、非制限的な一実施形態では、半導体層２０５におけるｎ型またはｐ型ドーパントの濃度は、約１×１０２２ｃｍ３以下であり得る。
本開示に従う特定の実施形態では、Ｎ面配向を有するベース基板２０１上に直接形成された半導体層２０５を含んでなるテンプレート基板構造を、バッファー層を使用すること無しに作製できることは認識されるであろう。これらの実施形態では、成長は、Ｎ極性配向するバルクＧａＮベース基板を使用して、ｃ面に沿って発生する。特定の実施形態では、Ｎ極性配向における成長は、バルクＧａＮ基板のＮ極性でエピ容易な背面上で達成することができる。
特定の一実施形態では、第１の半導体層の上面は、複数の錐および／またはヒロックを含んでなる。錐および／またはヒロックは、特定サイズであってもよく、また半導体層２０５の上面２１０のＮ面から延びる突起とも見なし得る。特定の例に従えば、突起は、約０．６以下の平均高さ比（ｈ／ｔi）を有し得て、ここでｈは、複数の突起の平均高さを表し、ｔｉは、半導体層２０５の厚さを表す。さらにその他の例では、突起の平均高さ比は、約０．５以下、約０．４以下、約０．３以下、約０．２以下、または約０．１以下であり得る。とりわけ、上面としてＧａ面を用いる具体的なＧａＮ基板の成長と反対に、本実施例は、上面２１０上の突起の形成を容易にするＮ面配向を使用する結果、後処理手順は、さらに効率的になる。
図５は、実施形態に従う半導体層２０５の断面図を含む。とりわけ、半導体層２０５は、Ｎ面配向を有し複数の突起５０１を含む上面２１０を有し得て、ここで各突起は高さ（ｈ）を有し、上面上の突起５０１の代表的なサンプリング高さを平均することにより、平均高さの計算が容易になる。
特定の実施形態では、突起５０１は、平均高さ比（ｈ／ｔi）を有し得て、ここでｈは、複数の突起の平均高さを表し、ｔｉは、半導体層２０５の平均厚さを表す。例えば、突起の平均高さ比は、約０．６以下、約０．５以下、約０．４以下、約０．３以下、約０．２以下であり得る。他の実施形態では、平均高さ比は、少なくとも約０．０１、少なくとも約０．０５、または少なくとも約０．１であり得る。具体的な実施形態に従えば、平均高さ比（ｈ／ｔｉ）は、約０．２５以下であり得る。平均高さ比は、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
一実施形態に従えば、複数の突起の各突起５０１は、半導体層２０５における永久欠陥領域を画定し得る。永久欠陥領域は、結晶面の正常配列におけるずれであり得る。特定の一例では、永久欠陥領域は、包接、多結晶グレイン、単結晶グレイン、反転領域、境界（例えば、反位相境界、双晶境界、グレイン境界）、およびそれらの組み合わせであり得る。半導体層２０５の永久欠陥領域は、結晶相の正常配列におけるずれを表し得る。例えば、結晶構造のＧ極性面およびＮ極性面等の極性面の秩序変化を含む、結晶構造の極性反転は、結果として逆位相境界を生じる。双晶関係を有する結晶面間のずれは、双晶境界と呼ばれる境界を生成する。さらには、欠陥領域における単結晶と、その周囲を取り巻く、半導体層２０５の半導体材料の結晶構造との間の結晶配向のずれは、グレイン境界の形をとって永久欠陥を画定し得る。永久欠陥は、半導体層２０５の結晶構造内の永久かつ不可逆な領域を画定し得て、この領域は、さらなる成長を通じて構造の隅々に伝搬することがあり、連続成長技術を通じて容易に除去されないことがあるものである。
図５に例示したとおり、半導体層２０５はまた、表面２１０に対向し半導体層２０５の側面２０９により分離される背面２０８を含んでなる。背面２０８は、図５に例示したとおり、Ｇａ面配向を有し得て、ピットのない実質的に平坦な表面も有する。ピットの非存在は、図２Ｂを参照して説明することができる。例えば、実施形態では、ＨＶＰＥによるＧａＮ成長を、ベース基板２０１、例えばＮ極性ＧａＮ基板上で開始する。２０１／２０５界面では、ＧａＮベース基板のＮ極性上面は、Ｇａ極性である半導体層２０５（この実施例では、ＧａＮエピ層）の背面に接触している。結果として、２０１／２０５界面は、実質的に平坦であり、いかなる幾何学的性質、例えばピットも本質的に含まないが、この性質は、これ以外では、もし半導体層２０５がＧａ面配向を用いて形成されたなら発生する可能性のあるものである。
図１を再び参照すると、半導体基板を形成する工程は、随意のステップ１０７で続行してもよく、このステップは、半導体層２０５の仕上げを含む。実施形態に従えば、仕上げ工程は、第１の半導体層２０５の上面２１０の少なくとも一部分を除去すること、そしてとりわけ、上面２１０から複数の突起５０１を除去することを含み得る。
特定の一実施形態に従えば、除去の工程は、機械的工程、化学的工程、およびそれらの組み合わせを通じて実行することができる。例えば、上面２１０の一部分を機械的に除去する工程は、一連の研磨工程を含むことができる。例えば、除去の工程は、半導体層２０５の上面２１０から材料の相当部分を除去する第１の破砕工程により開始することができる。第１の破砕工程は、固定砥粒、そして詳細には、セルフドレッシング（ｓｅｌｆ−ｄｒｅｓｓｉｎｇ）ガラス化固定砥粒品を使用してもよい。第１の破砕工程の後に、第２の除去工程があってもよい。第２の除去工程は、微粉砕工程、擦り合わせ工程、研磨工程、およびそれらの組み合わせを含み得る。特定の微粉砕工程では、第２の固定砥粒品（例えば、セルフドレッシングガラス固定砥粒）は、第１の破砕工程で使用したものと比較してさらに細かい砥粒径のものを使用してもよい。さらに、またはあるいは、第２の除去工程は、擦り合わせ工程を含み得て、これはパッドおよび遊離砥粒スラリーを使用してもよい。遊離砥粒スラリーは、上面２１０の材料を化学的除去するのを促進し得る化学成分を含んでいてもよい。さらに、またはあるいは、第２の除去工程には、特に微細な砥粒サイズを有する遊離砥粒スラリーの使用を含み得る研磨工程が含まれていてもよい。半導体層２０５の仕上げを実行して、Ｎ面配向を有するエピ容易な上面２１０を作製、準備し、その上に電子デバイスを形成することができる。
仕上げ工程はまた、半導体層２０５上面２１０上で、および／またはベース基板２０１の裏側の少なくとも一部分で随意に実行してもよいことは認識されるであろう。仕上げ工程は、機械的工程、化学的工程、およびそれらの組み合わせに関して上に記載された工程の一つまたは組み合せを含んでいてもよい。一実施形態では、仕上げの工程には、半導体層２０５の上面２１０から延びた突起と、ベース基板２０１の裏側の少なくとも一部分とを除去することが含まれ得る。
ピット若しくは突起のいずれか、またはそれらの組み合わせは、成長の間に、半導体層表面の内部にまたはその上に形成されることがあるものの、ボイドおよび／または層欠陥の存在しない半導体層の成長を促進するには、ピットではなく突起を有する半導体層を得るのが概して望ましいこともまた認識されるであろう。前記ボイドおよび／または層欠陥は、半導体層の結晶性に悪影響を及ぼす。突起またはピットの、光を散乱するまたは回折させる能力は阻害され、その結果、発光デバイスの出力は低下する。半導体層において欠陥が成長するのを予防し、例えば、半導体層を使用する仕上げ済み製造物の回路性能に及ぼす悪影響を最低限にするためには、上に記載されるとおりの、様々な洗浄、仕上げ工程を適用する。ピットよりも突起を除去するのがより簡単でより対費用効果があるが、その理由は、平坦または平滑な表面を得るには、ピットの除去に適用される工程は結果的に、半導体層材料の相当量を除去することになるからであることは認識されるであろう。
図６は、実施形態に従う仕上げ済み半導体ウェーハの断面図を含む。例示したとおり、前面２１０は、突起５０１を本質的に含まない。半導体層２０５の背面２０８は、図５と同様に、本質的に原子レベルで平坦な、ピットを有さない表面を有し、これは図６に例示したとおりである。
さらには、図５および図６の比較において例示したとおり、除去の工程は、半導体層２０５の平均厚さの低減を含み得る。実施形態に準拠して、除去の工程は、層２０５の平均厚さを、除去の工程に先だつ半導体層２０５の元来の厚さ（ｔｉ）の約５０％以下だけ、低減させることを含み得る。平均厚さ（Δｔ）の変化（例えば低減）は、式（（ｔｉ−ｔｒ）／ｔｉ）により測定することができ、ここでｔｉは、初期厚さ、そしてｔｒは、除去工程を実行した後の半導体層２０５の厚さである。とりわけ、本明細書の実施形態に従う半導体層２０５を形成する方法を考えると、仕上げ済み半導体ウェーハを作製するために半導体層２０５から除去される材料の量はさらに少なく、従って、工程の効率が改善する。他の実施形態では、半導体層２０５の平均厚さは、約４５％以下、約４０％以下、約３５％以下、またはさらには約３０％以下だけ低減し得る。さらには、非制限的な一実施形態では、除去の工程は、半導体層２０５の厚さを、除去に先だつ第１の半導体層の元来の厚さの、少なくとも約５％、少なくとも約１６％、またはさらには少なくとも約１８％だけ低減し得る。半導体層２０５の平均厚さの変化は、上に言及したいかなる最低および最高百分率の間の範囲にあってもよいことは認識されるであろう。
一実施形態に従えば、半導体層２０５の上面２１０の仕上げおよび準備を実行した後、得られた仕上げ済み半導体ウェーハを販売および使用して、上面２１０上での電子デバイスの作製を促進してもよい
あるいは、さらなる工程を実行してもよい。例えば、代わりの一実施形態では、分離および仕上げに先だって、半導体ブールを形成してもよく、ここでブールは、少なくとも二つの個別の自立半導体ウェーハを形成するのに充分な平均厚さを有する半導体層２０５を含んでなる。いくつかの実施形態では、ブールの平均厚さは、少なくとも約０．５ｍｍ、例えば少なくとも約１．１ｃｍ、少なくとも約１．２ｃｍ、少なくとも約１．２５ｃｍ、少なくとも約１．５ｃｍ、および少なくとも約２ｃｍであり得る。非制限的一実施形態では、ブールの平均厚さは、約１０ｃｍより少ない、例えば約８ｃｍより少ない、約６ｃｍより少ない、またはさらには約５ｃｍより少ないことがあり得る。ブールの平均厚さが、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
特定の実施形態では、ブールは、好適な厚さが達成されるまで、半導体層を連続成長させるにより形成することができる。別の代わりの実施形態に従えば、ブールは、連続成長プロセスを実行することにより形成することができ、ここでブールは、複数の半導体層によって互いに間隔を隔てられた複数の剥離層を有するように形成される。異なる半導体層を分離すること、そしてブールの別個の半導体層から、個別のそして分離した自立半導体ウェーハを形成することが、剥離層によって容易になる。
例えば、図７は、実施形態に従うブールの例示を含む。例示したとおり、ブール７００は、ベース基板２０１、およびバッファー層２０３とベース基板２０１とを覆う複数の半導体層７２５を含み得る。特に、複数の半導体層７２５は、第１の半導体層７０５、第１の半導体層７０５を覆う第１の剥離層７０７、第１の剥離層７０７を覆う第２の半導体層７０９、第２の半導体層７０９を覆う第２の剥離層７１１、および第２の剥離層７１１を覆う第３の半導体層７１３を含み得る。半導体層７２５は、連続成長工程に従って形成することができ、ここで各層は、堆積またはエピタキシー工程を中断すること無しに、互いの上に連続成長させる。とりわけ、複数の半導体層７２５の各層は、ＨＶＰＥを使用して形成することができ、剥離層７０７および７１１の形成は、特定の成長工程パラメータの変化によって促進することができるが、これらのパラメータは、半導体層７０５、７０９および７１３の形成の間に使用するエピタキシャル条件の変化を促進にするものである。成長温度、成長速度、気相反応剤および非反応剤材料の圧力、反応雰囲気における反応剤および非反応剤材料の比、成長チャンバー圧力等の、成長工程パラメータの一つまたは組み合せを変更して、剥離層７０７および７１１の形成を促進することができる。さらには、半導体層７２５の各層は、Ｎ面配向を有し得る。
特定の一実施形態では、ブールの上面は、複数の突起を含んでなり、ここで、突起は約０．６以下の平均高さ比（ｈ／ｔｉ）を有し、ｈは複数の突起の平均高さを表し、ｔｉは半導体層７１３の厚さを表す。
特定の実施形態に準拠して、第１の剥離層７０７の形成は、反応チャンバー内の気相反応剤材料の濃度を、ベース層２０５形成から第１の剥離層７０７の形成へと変化させることにより促進することができる。例えば、特定の気相反応剤材料、例えばドーパント材料を反応チャンバーに導入して、第１の剥離層７０７の形成を促進してもよい。実施形態に準拠して、好適なドーパントには、Ｃ、Ｍｇ、Ｚｎ、Ｓｉ、Ｓｎ、Ｏ、Ｆｅ、Ｇｅ等の元素、およびそれらの組み合わせを挙げることができる。特定の一実施形態では、第１の剥離層７０７を形成する間、２Ｄ成長モードを使用することができる。そのような例では、ドーパント材料、例えばＦｅ、Ｇｅ、またはそれらの組み合わせを成長チャンバーに導入して、剥離層の形成を促進することができる。別の実施形態に従えば、剥離層は、３Ｄ成長モードを使用して形成することができる。３Ｄ成長モードでの使用に好適なドーパント材料には、Ｏ、Ｇｅ、およびそれらの組み合わせを挙げることができる。ドーパント材料を、反応チャンバーに特定の方法で導入して、例えば、吸収係数を含め所望の性質を有する第１の剥離層７０７の好適な形成を促進することができる。ドーパント材料は、少なくとも約０．００１、および約０．０１以下のドーパント／Ｇａ気相の比で注入することができる。
ドーパント材料は、反応チャンバーに特定の期間、導入することができる。例えば、ドーパントは、反応チャンバー内に少なくとも約１秒かつ約５分以下の期間、存在し得る。
実施形態に準拠して、第１の剥離層７０７は、特定濃度のドーパント材料を有するように形成することができる。例えば、第１の剥離層７０７内のドーパントの濃度は、少なくとも約２×１０１８ｃｍ３、例えば少なくとも約４×１０１８ｃｍ３、少なくとも約８×１０１８ｃｍ３、またはさらには少なくとも約１×１０１９ｃｍ３であり得る。さらには、第１の剥離層７０７は、ドーパント濃度が約１×１０２１ｃｍ３以下、例えば１×１０２０ｃｍ３以下、またはさらには５×０１９ｃｍ３となるよう形成してもよい。第１の剥離層７０７内のドーパント濃度が、上に言及したいかなる最低および最高値の間の範囲にあってもよいことは認識されるであろう。
第１の剥離層７０７は、ドーパント材料を含む１３−１５族材料を含み得る。例えば、第１の剥離層７０７は、窒化物材料を含み得る。一例では、第１の剥離層７０７は、ガリウムを含み得て、より詳細には窒化ガリウム含んでいてもよい。特定の実施形態では、第１の剥離層７０７は、例えば窒化ガリウムから本質的になるように形成される。窒化ガリウムから本質的に成ることで、本明細書に記載の特定濃度のドーパント材料が実際に可能となることは認識されるであろう。
第１の剥離層７０７は特定波長の発光、例えば、特定の可視スペクトルの範囲にある波長を有する発光に関して、特定の吸収係数を有するように形成することができる。第１の剥離層７０７は、第１の半導体層２０５よりも顕著に大きい量の発光を吸収するように形成することができ、そしてその結果、第１の剥離層７０７の吸収係数は、第１の半導体層２０５の吸収係数よりも顕著に大きくなり得る。
一実施形態に従えば、第１の剥離層７０７を、可視スペクトルの範囲の発光向けに、少なくとも８００ｃｍ−１の吸収係数を有するように形成することができる。他の実施形態では、第１の剥離層７０７の吸収係数は、さらに大きい、例えば少なくとも約１０００ｃｍ−１、約２０００ｃｍ−１、少なくとも約３０００ｃｍ−１、またはさらには少なくとも約５０００ｃｍ−１であり得る。さらには、第１の剥離層７０７の吸収係数は、可視スペクトルの範囲内の発光向けに、約１０，０００ｃｍ−１以下、例えば約９，０００ｃｍ−１以下、約８，０００ｃｍ−１以下、またはさらには約７，０００ｃｍ−１以下であり得ることは認識されるであろう。第１の剥離層７０７は、上に言及したいかなる最低および最高値の間の範囲にある吸収係数を有するように形成してもよいことは認識されるであろう。
第１の剥離層７０７を、特定の平均厚さを有するように形成することができる。例えば、第１の剥離層７０７の厚さは、ベース層２０５の平均厚さよりも顕著に小さくなり得る。例えば、第１の剥離層７０７は、約１００ミクロン以下、例えば約８０ミクロン以下、約５０ミクロン以下、またはさらには約３０ミクロン以下の平均厚さを有し得る。他の実施形態では、第１の剥離層７０７を、少なくとも約１ミクロン、例えば少なくとも約２ミクロン、少なくとも約３ミクロン、少なくとも約５ミクロン、またはさらには少なくとも約１０ミクロンの平均厚さを有するように形成することができる。第１の剥離層７０７は、上に言及したいかなる最低または最高値の間の範囲にある平均厚さも有し得ることは認識されるであろう。
実施形態に準拠して、第１の剥離層７０７は、層の上面における測定として、特定の転位密度を有し得る。例えば、第１の剥離層７０７の上面での転位密度は、第１の半導体層２０５の上面での転位密度と実質的に同一であり得る。例えば、第１の剥離層７０７は、約１×１０８転位／ｃｍ２以下、例えば約１×１０７転位／ｃｍ２以下、約６×１０６転位／ｃｍ２以下、またはさらには約１×１０６転位／ｃｍ２以下である転位密度を有し得る。他の実施形態では、第１の剥離層７０７は、少なくとも約１×１０３転位／ｃｍ２、またはさらには少なくとも２×１０５転位／ｃｍ２である転位密度を有し得る。第１の剥離層７０７は、上に言及したいかなる最低および最高値の間の範囲にある転位密度も有し得ることは認識されるであろう。
第１の剥離層７０７は、成長工程に依存して、第１の半導体層２０５と実質的に同一速度で成長してもよい。とりわけ、成長速度は、第１の半導体層２０５の形成から第１の剥離層７０７の形成への遷移中に変化しないことが好ましい。例えば、第１の剥離層７０７を、少なくとも毎時５０ミクロンの成長速度で形成することができる。他の実施形態では、第１の剥離層７０７を形成する速度は、さらに大きい、例えば少なくとも毎時約７５ミクロン、少なくとも毎時約１００ミクロン、少なくとも毎時約１５０ミクロン、少なくとも毎時約２００ミクロン、またはさらには少なくとも毎時約２５０ミクロンであり得る。別の実施形態では、第１の剥離層７０７を、毎時約１ｍｍ以下、例えば毎時７５０ミクロン以下、毎時５００ミクロン以下、またはさらには毎時約３００ミクロン以下の成長速度で形成することができる。第１の剥離層７０７を形成する工程は、上に言及したいかなる最低最高値の間の範囲内にある速度でも構築し得ることは認識されるであろう。
第１の剥離層７０７を形成した後、工程は、第１の剥離層７０７の上に、第２の半導体層７０９を形成することにより、続行することができる。第２の半導体層７０９の形成は、連続成長プロセスの間、詳細には第１の半導体層２０５を形成するのに使用したのと実質的に同一条件の下で実行することができる。さらには、第２の半導体層７０９は、本明細書の実施形態のいかなる半導体層（例えば第１の半導体層２０５）の同一特徴のいかなるものも有し得る。
第２の半導体層７０９を形成した後、工程は、第２の半導体層７０９の上に第２の剥離層７１１を形成することにより、続行することができる。第２の剥離層７１１の形成は、連続成長プロセスの間、詳細には第１の剥離層７０７の形成に使用したのと実質的に同一条件の下で実行することができる。さらには、第２の剥離層７１１は、本明細書の実施形態のいかなる剥離層（例えば、第１の第２の剥離層７０７）の同一特徴のいかなるものも有し得る。
第２の剥離層７１１形成した後、工程は、第２の剥離層７１１上に第３の半導体層７１３形成することにより、続行することができる。第３の半導体層７１３の形成は、連続成長プロセスの間、詳細には第１の半導体層２０５を形成するのに使用したのと実質的に同一条件の下で実行することができる。さらには、第３の半導体層７１３は、本明細書の実施形態のいかなる半導体層（例えば、第１の半導体層２０５）の同一特徴のいかなるものも有し得る。
第１および第２の剥離層７０７および７１１を参照して、第２の剥離層７１１内に存在する第２のドーパント材料は、第１の剥離層７０７の内に存在する第１のドーパント材料と同一の元素または組成物であり得る。あるいは、特定の例では、第２のドーパント材料は、第１のドーパント材料とは異なって、第１の剥離層７０７および第２の剥離層７１１が異なった組成を有し得るようにすることができる。例えば、第１のドーパント材料は、第１の元素を含み得て、第２のドーパント材料は、第１のドーパント材料の第１の元素とは異なる第２元素を含み得る。
さらには、第１の剥離層７０７および第２の剥離層７１１は、互いに異なった濃度のドーパント材料を有し得て、これにより、特定波長の発光向けに、第１および第２の剥離層７０７および７１１の間で異なった吸収の性質が促進されることがある。例えば、第１の剥離層７０７は、第１のドーパント濃度を有し得て、第２の剥離層７１１は、第２のドーパント濃度を有し得るが、ここで第１のドーパント濃度は、第２のドーパント濃度とは異なっている。
さらには、第１の剥離層７０７および第２の剥離層７１１は、互いに異なった厚さを有し得て、これにより、特定波長の発光に向け、第１および第２の剥離層７０７および７１１の間で異なった吸収の性質が促進されることがある。例えば、一例では、第１の剥離層７０７は、第２の剥離層７１１の厚さよりも大きい厚さを有し得る。あるいは、第１の剥離層７０７は、第２の剥離層７１１の厚さより少ない厚さを有し得る。
第１および第２の剥離層７０７および７１１は、特定波長の発光に向け、互いに比較して異なった吸収係数を有し得る。例えば、第１の剥離層７０７は、第１の波長の発光の５０％超をこの層が吸収するような吸収係数を有し得る一方、第２の剥離層７１１は、第１の波長の発光の実質的にすべてをこの層が透過するような吸収係数を有し得る。あるいは、または更に、第２の剥離層７１１は、第２の波長の発光の５０％超をこの層が吸収するような吸収係数を有し得る一方で、第１の剥離層７０７は、第２の波長の発光の実質的にすべてをこの層が透過するような吸収係数を有し得る。
第１および第２の剥離層７０７および７１１の選択的吸収の性質によって、選択された発光波長に基づきブール７００から半導体層７２５を選択的に分離することが容易になる。例えば、第１の剥離層７０７に関する、第１の発光波長の選択および影響により、第１の半導体層７０５を、第２の半導体層７０９および／またはその他の半導体層７２５（すなわち第２の剥離層７１１および第３の半導体層７１３）から分離するのが容易になり得る。第２の剥離層７１１に関する、第２の発光波長の選択および影響により、第３の半導体層７１３を、第２の半導体層７０９および／またはその他の半導体層７２５（例えば第１の半導体層７０５および第１の剥離層７０７）から分離するのが容易になり得る。
半導体層７２５の選択的吸収の性質により、デバイス形成が容易な複数基板の作製が容易になり得る。すなわち、ブール７００の第２および第３の半導体層７１１および７１３を、選択的に分離し、電子デバイスの製造業者にデバイス容易な基板として提供することができる。わすか二つの剥離層を例示しただけであるが、さらなる剥離層を、本明細書で開示される連続成長方法を使用する効率的なやり方で、半導体基板に形成可能であることは認識されるであろう。
本明細書の実施形態に従う半導体基板の形成は、固有マスクの作製、溝削りもしくは粗化、またはエッチング技術の使用を通じた基板表面の改質を必ずしも必要とせずに達成されることがあることも、また認識されるであろう。
本開示の実施例に従う、半導体ブールからの少なくとも二つの個別の自立ウェーハの形成はまた、その他の手順も同様に用いて達成可能でることもまた認識されるであろう。そのような実施例では、ヒロックおよび／または突起が、半導体層２０５の上面２１０から除去される。ブール７００はその後、例えば、ダイヤモンドソー（ｄｉａｍｏｎｄ ｓａｗ）を使用して切断し、自立ウェーハにする可能性がある。そのような実施例では、各自立ウェーハをその後、破砕、擦り合わせ、研磨、および／またはＣＭＰ（化学的機械的平坦化）工程の、少なくとも一つそしてすべてにいたるまでを適用して仕上げる可能性がある。
ベース基板は、サファイヤ基板上にＭＯＶＰＥを通じて、二つの部分からなるバッファー層の第１の成長により形成する。バッファー層は、サファイヤ基板上、じかにシリコンの第１の層、続いてＡｌＮのエピタキシャル成長を含む。ＭＯＶＰＥ反応器中にサファイヤ基板を搬送した後、サファイヤ基板を、シリコン膜の成長前にＮ２下でアニールする必要がある。好ましくは、温度は８７０℃である。シリコンの成長層は、Ｎ２雰囲気下、１００トルで、シランの熱分解から約０．４ミクロンの厚さに形成される。
温度を約１１４０℃に上昇させるが、成長気体は依然として７０トルの純粋なＮ２である。ＮＨ３を、最初に反応チャンバーに導入し、そしてその後、ＴＭＡｌ有機金属材料を導入して、シリコン上のＡｌＮ層の形成を開始させる。およそ２０分の成長後、０．２μｍ厚のＡｌＮ層が、Ｓｉ層の最上部に堆積し、バッファー層を形成する。
ベース層の製造は、ＨＶＰＥを通じた、ＡｌＮ層上でのＧａＮの成長により開始する。概して、ＧａＮバルク層は、３Ｄ成長モードで、少なくとも１．５ｍｍの厚さに成長させる。バルク層についての成長条件には、成長速度およそ１５０μｍ／時間、９５０℃の成長温度、１０のＶ／ＩＩＩ比、および２００トルの圧力が含まれる。
冷却後、ＧａＮブランクは、もはや基板サファイヤには結合せず、破砕、擦り合せ、研磨、およびＣＭＰを通じて仕上げる。この実施例については、Ｎ極性面は、好適なＣＭＰスラリー、例えばコロイド状シリカを通じてエピ容易に仕上げる。仕上げ後のＧａＮを、ＧａＮバルク層の以降のエピタキシャル成長に向け、ベースＧａＮ基板として使用する。
ベースＧａＮ基板をその後、ＨＶＰＥ装置にＮ極性面を上にして導入する。ＧａＮ成長を、９５０℃で５時間、そして１０３０℃で５時間の、２ステップの温度工程を使用して実行する。バルク層は、０．４ｍｍの厚さに成長し、したがって成長速度は、およそ４０μｍ／時間である。バルク層についての成長条件には、１３のＶ／ＩＩＩ比、および２００トルの圧力が含まれる。
Ｎ面配向を有するＧａＮバルク層の成長は、概して谷に囲まれた六角錐の突起を基本とする形態を示す。角錐の全サイズは、１００〜２００μｍの範囲にあり、角錐の頂点は、５〜２０μｍの範囲にあり、そして角錐の先端と基部との間の高さの差は、５０μｍに達し得る。ＧａＮバルク層では、ピークに対する谷（ＶＰ）の比（使用できる有効なＧａＮ結晶部分）は、Ｇａ極性に沿った成長の場合の４０〜５０％と比較して、Ｎ極性に沿った成長の場合のこのエピ層では、８５％である。高さ比は、約０．２５以下であった。
その後、実施例１に従って形成されたベースＧａＮ基板を、単一の温度工程において使用して、ＨＶＰＥ装置内でＧａＮバルク層を成長させる。基板は、ＨＶＰＥ装置に、Ｎ極性面を上にして入れる。ＧａＮ成長を、９５０℃温度で約１０時間、実行する。ＧａＮバルク層は、０．４ｍｍの厚さに成長し、成長速度は、およそ４０μｍ／時間である。バルク層についての成長条件には、１３のＶ／ＩＩＩ比、そして２００トルの圧力が含まれる。全工程を通じて９５０℃の温度で成長させたバルクＧａＮ層は、およそ０．３超の高さ比を有する、Ｎ面上のさらに大きな六角錐突起を示す。
前述では、特定の実施形態への言及、および特定の構成要素への関連付けは、例示のためのものである。構成要素が結び付いている、または関連付けられていると称する意図は、前記構成要素どうしの直接的な関連付け、または介在する一つもしくは複数の構成要素を通じた非直接的な関連付けのいずれかを開示することにあって、この関連付けは、本明細書で考察される方法を実行するためのものであると認識されよう。従って、上に開示されている対象は、例示のためであって、制限するものではないと見なされ、添付請求項は、本発明の真の範囲に収まるそのような修正、強化、およびその他の実施例すべてを対象範囲とすることを意図している。よって、本発明の範囲は、以下の請求項およびそれらの均等物の、許容される最大限に広い解釈によって、法律により許容される最大限の程度にまで決定されることになり、前述の詳細な記載によって拘束、または制限されるものではない。
開示の要約書は、特許法に準拠すると規定され、請求項の範囲、または意味を解釈する、または制限するのに使用されるものではないという理解に従う。加えて、前述の詳細な記載では、様々な特徴は、開示を簡略化する目的のため、一緒にグループ化してもよいし、単一の実施形態に記載してもよい。特許請求される実施形態には、各請求項において明示的に列挙される以上の特徴が必要であるとする意図が、本開示により反映されていると解釈すべきではない。むしろ、以下の請求項に反映されているとおり、発明対象が目的としているのは、開示されたあらゆる実施形態の特徴の全部でなくともよい。このようにして、以下の請求項は、詳細な記載に援用され、各請求項は、個別に特許請求された対象を定義するものとして自立したものである。

Claims (12)

  1. 半導体基板を形成する方法において、
    半導体材料を含んでなるベース基板を用意し、そして
    １３−１５族材料を含んでなるベース基板を覆う第１の半導体層を、ハイドライド気相成長（ＨＶＰＥ）を通じて形成するに際し、前記第１の半導体層が、Ｎ面配向を有する上面を含んでなり、前記第１の半導体層の上面が複数の突起を含んでなる、半導体基板を形成する方法であって、
    前記突起が、約０．３以下の高さ比（ｈ／ｔｉ）を有する（ここで、ｈは、前記複数の突起の平均高さを表し、ｔｉは、前記第１の半導体層の厚さを表す）、方法。
  2. 前記ベース基板が窒化ガリウム（ＧａＮ）を含んでなる、請求項１に記載の方法。
  3. 前記第１の半導体層の形成を、９５０℃よりも高い温度で実行する、請求項１に記載の方法。
  4. 前記第１の半導体層を、介在バッファー層の形成無しにベース基板上に直接形成する、請求項１に記載の方法。
  5. 前記第１の半導体層が窒化ガリウム（ＧａＮ）を含んでなる、請求項１に記載の方法。
  6. 前記第１の半導体層が、Ｓｉ、Ｇｅ、Ｆｅ、Ｍｇ、Ｚｎ、またはそれらの組合せを含むドーパントを含んでなる、請求項１に記載の方法。
  7. 前記第１の半導体層が、少なくとも約０．１ｍｍの平均厚さを含んでなる、請求項１に記載の方法。
  8. 前記第１の半導体層の形成を、少なくとも約５０ミクロン／時間の速度で実行する、請求項１に記載の方法。
  9. 前記第１の半導体層の形成が、三次元成長モード、二次元成長モード、およびエピタキシャル成長の間に、三次元と二次元の成長モードの間で切り替えることを含んでなる、請求項１に記載の方法。
  10. 前記第１の半導体層の上面の少なくとも一部分を除去することをさらに含んでなり、除去は、前記上面から複数の突起を除去することを含み、除去は、前記第１の半導体層の元来の平均厚さの約１５％以下であり、かつ、前記第１の半導体層の元来の平均厚さの少なくとも約５％だけ、前記第１の半導体層の厚さを減少させることを含んでなる、請求項１に記載の方法。
  11. 前記上面に対向する、前記第１の半導体層の背面の一部分を除去することをさらに含んでなり、前記背面がＧａ面配向を有し、除去が機械的工程を含んでなり、除去が破砕を含み、除去が研磨を含んでなる、請求項１に記載の方法。
  12. 単一形成工程を使用して一連の半導体基板を形成する方法であって、
    窒素を含む半導体材料を含んでなるベース基板を用意し、１３−１５族材料を含んでなるベース基板を覆う第１の半導体層を、ハイドライド気相成長（ＨＶＰＥ）を通じて形成し、前記ベース基板は、Ｎ面配向を有する成長面を含んでなり、
    前記ベース基板を覆うブール（ｂｏｕｌｅ）を形成し、そして
    前記ブールを切断して、複数の個別の半導体基板を形成すること、を含み、
    前記ブールが剥離層を含んでなり、さらに
    前記第１の半導体層の上面が複数の突起を含んでなり、前記突起が、約０．３以下の高さ比（ｈ／ｔｉ）を有する（ここで、ｈは、前記複数の突起の平均高さを表し、ｔｉは、前記第１の半導体層の厚さを表す）、方法。
JP2015530388A 2012-09-05 2013-09-05 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法 Expired - Fee Related JP6405309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261696908P 2012-09-05 2012-09-05
US61/696,908 2012-09-05
PCT/EP2013/068376 WO2014037446A1 (en) 2012-09-05 2013-09-05 A group iii-v substrate material with particular crystallographic features and methods of making

Publications (2)

Publication Number Publication Date
JP2015534531A JP2015534531A (ja) 2015-12-03
JP6405309B2 true JP6405309B2 (ja) 2018-10-17

Family

ID=49118514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015530388A Expired - Fee Related JP6405309B2 (ja) 2012-09-05 2013-09-05 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法

Country Status (6)

Country Link
US (1) US9312129B2 (ja)
EP (1) EP2893552A1 (ja)
JP (1) JP6405309B2 (ja)
KR (1) KR20150052275A (ja)
CN (1) CN104603911B (ja)
WO (1) WO2014037446A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719968B (zh) * 2014-12-04 2018-12-11 北京北方华创微电子装备有限公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
WO2016132815A1 (ja) * 2015-02-18 2016-08-25 国立大学法人東北大学 窒化物半導体自立基板作製方法
CN106299065B (zh) * 2015-06-25 2018-11-27 光州科学技术院 基板、其制造方法及利用其的发光二极管
KR101636702B1 (ko) * 2015-06-25 2016-07-06 광주과학기술원 기판, 이를 제조하는 방법 및 이를 이용하는 발광 다이오드
KR101647303B1 (ko) * 2016-01-15 2016-08-10 광주과학기술원 기판, 이를 제조하는 방법 및 이를 이용하는 발광 다이오드
JP6711975B2 (ja) * 2016-05-27 2020-06-17 国立大学法人東北大学 窒化物半導体自立基板作製方法
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
US11121035B2 (en) * 2018-05-22 2021-09-14 Semiconductor Components Industries, Llc Semiconductor substrate processing methods
US11374149B2 (en) * 2019-05-09 2022-06-28 Samsung Electronics Co., Ltd. Method of manufacturing display device and source substrate structure
CN114730703A (zh) 2019-12-05 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342853B2 (ja) 2003-07-01 2009-10-14 独立行政法人科学技術振興機構 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5604102B2 (ja) 2006-06-21 2014-10-08 独立行政法人科学技術振興機構 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス
JP5433414B2 (ja) 2006-07-26 2014-03-05 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング Ｉｉｉ−ｎ基板の平滑化方法
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶
US7875534B2 (en) 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
US8080466B2 (en) * 2009-08-10 2011-12-20 Applied Materials, Inc. Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
CN101673670B (zh) * 2009-10-19 2011-05-25 中国电子科技集团公司第四十六研究所 一种降低三族氮化物自支撑片翘曲度的方法
JP2012006794A (ja) * 2010-06-25 2012-01-12 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
CN103748662B (zh) * 2011-06-28 2016-11-09 圣戈班晶体及检测公司 半导体衬底及形成方法

Also Published As

Publication number Publication date
CN104603911B (zh) 2017-03-08
US9312129B2 (en) 2016-04-12
JP2015534531A (ja) 2015-12-03
EP2893552A1 (en) 2015-07-15
WO2014037446A1 (en) 2014-03-13
US20140065801A1 (en) 2014-03-06
CN104603911A (zh) 2015-05-06
KR20150052275A (ko) 2015-05-13

Similar Documents

Publication Publication Date Title
JP6405309B2 (ja) 特定の結晶学的特徴を有するｉｉｉ−ｖ族基板材料および形成方法
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US9263266B2 (en) Group III nitride articles and methods for making same
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
JP2014521212A (ja) 半導体基板及び形成する方法
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
JP2008254970A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6405309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees