CN104603911A - 具有特别的晶体特征的iii-v族衬底材料和制造方法 - Google Patents

具有特别的晶体特征的iii-v族衬底材料和制造方法 Download PDF

Info

Publication number
CN104603911A
CN104603911A CN201380046300.7A CN201380046300A CN104603911A CN 104603911 A CN104603911 A CN 104603911A CN 201380046300 A CN201380046300 A CN 201380046300A CN 104603911 A CN104603911 A CN 104603911A
Authority
CN
China
Prior art keywords
semiconductor layer
formation
growth
base substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380046300.7A
Other languages
English (en)
Other versions
CN104603911B (zh
Inventor
J-P·福里
B·博蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of CN104603911A publication Critical patent/CN104603911A/zh
Application granted granted Critical
Publication of CN104603911B publication Critical patent/CN104603911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种形成半导体衬底的方法包括提供包含半导体材料的基衬底，以及通过氢化物气相外延(HVPE)形成第一半导体层覆盖在具有13-15族材料的基衬底上，其中第一半导体层包含具有N面取向的上表面。

Description

具有特别的晶体特征的III-V族衬底材料和制造方法
技术领域
本文致力于一种形成半导电衬底的方法，更特别地，使衬底成形和改进由这样的衬底形成的器件的方法。
背景技术
基于半导电的化合物，包括III-V族材料，例如氮化镓(GaN)，三元化合物，例如铟镓氮(InGaN)和镓铝氮(GaAlN)，以及甚至四元化合物(AlGaInN)是直接带隙半导体。这种材料已经被认为具有很高的潜力用于短波长发射，并且因此适合用于发光二极管(LEDs)、激光二极管(LDs)、紫外探测器和高温电子器件的制造。
然而，这种半导体材料的发展受到围绕这种材料的加工的困难的阻碍，特别是高质量单晶形式的材料的形成，而这在光电子中的短波长发射的制造是必需的。GaN不是一种天然化合物，并且因此不能熔化并且像硅、砷化镓或蓝宝石一样从晶锭拉出，因为在常压下GaN的理论熔点超过其分解温度。作为一种选择方案，产业求助于使用外延生长工艺形成体GaN晶体。然而，使用外延方式问题仍然存在，包括合适的低缺陷密度体GaN材料的形成和其他晶体形态差异的存在，包括晶体弯曲(crystalline bow)。
这种广延缺陷(螺旋位错、堆垛层错和反相晶界)的存在导致性能的显著退化以及器件的工作寿命的变短。更具体地，位错具有非辐射复合中心的作用，因此减小了由这些材料制备的发光二极管和激光二极管的发光效率。此外，其他因素例如晶体取向，能够不良地影响在GaN材料上形成的器件的性能。
发明内容
在一种实施方案中，一种形成半导体衬底的方法包括提供具有半导体材料的基衬底，以及通过氢化物气相外延(HVPE)形成第一半导体层覆盖在具有13-15族材料的基衬底上。第一半导体层具有上表面，其具有N面取向。
在另一个实施方案中，一种形成半导体衬底的方法包括提供具有含氮半导体材料的基衬底，该基衬底也包含具有N面取向的生长表面。这个实施方案的方法也包括通过氢化物气相外延(HVPE)形成第一半导体层覆盖在基衬底上。第一半导体层具有上表面，其具有N面取向。
在另一个实施方案中，一种使用单一形成工艺形成一系列半导体衬底的方法包括提供具有含氮半导体材料的基衬底。该基衬底具有生长表面，其具有N面取向。这个实施方案的方法也包括形成晶锭覆盖在基衬底上，并且切割晶锭以形成多个离散的半导体衬底。
在另一个实施方案中，半导体物体包括具有GaN的晶锭，至少1cm的平均厚度，以及具有N面取向的上表面。
附图说明
通过参考附图，本申请可以被更好地理解，并且使其许多特征和优点对本领域的技术人员来说是显然的。
图1包括显示了根据实施方案的形成半导电衬底的方法的流程图。
图2A和2B包括显示根据在此的实施方案的特别的层。
图3A和图3B包括分别地显示GaN晶体结构的Ga面取向和N面取向。
图4提供显示包括c面、a面和m面的标识的GaN晶体结构。
图5包括显示了根据一个实施方案的半导体层的截面图。
图6包括显示了根据一个实施方案的完成的半导体晶圆的截面图。
图7包括显示了根据一个实施方案的晶锭的截面图。
具体实施方式
下文大体上致力于衬底材料，并且特别地，包含半导电材料的衬底，以及能够包括多个半导电层(即，半导电衬底)的物体和形成这种物体的方法。半导电衬底可以包括13-15族材料，包括例如氮化镓(GaN)。应当了解，关于13-15族材料，包括化合物，包括至少一种来自元素周期表13族的元素和至少一种来自元素周期表15族的元素，基于IUPAC元素周期表，2011年1月21日版本。同样应了解，在此的实施方案致力于晶锭的形成，其可以便于使用单一形成工艺形成多个衬底。
图1包括显示了根据实施方案的形成半导电衬底的方法的流程图。图2A和图2B包括显示根据在此的实施方案的特别的层。参考图1，形成半导电衬底能够在步骤101通过基衬底201开始。基衬底201能够是一种衬底，其适合用于在其上支持多个层并且能够具有适合于一个或多个层在其上形成的生长表面202。
根据一个实施方案，基衬底201能够包括半导体材料。一些合适的半导体材料能够包括13-15族化合物材料。根据一个实施方案，基衬底201能够包括镓。在另一个示例中，基衬底201能够包括氮。在一个特别的实施方案中，基衬底201能够包含氮化镓(GaN)，并且更特别地，可以本质上由氮化镓组成。
图3A和图3B提供显示GaN晶体结构的Ga极取向(也称作Ga面取向)和N极取向。参考图2A，在某些实施方案中，基衬底201的底面220能够具有Ga面取向，其中晶体结构的Ga原子(Ga)定义并且贯穿底面220。在其他实施方案中，基衬底201能够具有生长表面，其具有a-c取向或N极取向(也称作N面取向)。图3B显示了N面取向，其中晶体结构的氮原子(N)定义并且贯穿基衬底201的生长表面202。尤其，在极面的情况下，例如纤锌矿结构中的(0002)c面，根据极性，基衬底201将具有与生长表面202相对的底面220。
在进一步的实施方案中，基衬底201能够具有生长表面，其具有N面取向。在某些实施方案中，基衬底201是预备外延(epi-ready)N极c面取向体GaN衬底。应当了解，在当从预备外延N极c面取向体GaN衬底开始时，外延层内的张力实质上低于在当从蓝宝石衬底开始时外延层内的张力。也应当了解，N面取向的生长表面的缺陷密度低于其Ga面取向的对应物后侧表面的缺陷密度。
根据一个实施方案，基衬底201能够实质上不包含掺杂材料。但是，在其他示例中，基衬底201能够具有n型掺杂，包括例如O、Si、Ge的元素及其组合。基衬底201能够具有至少约1×1017cm-3并且不高于约1×1022cm-3的n型掺杂的掺杂浓度。在可选的设计中，基衬底201能够具有p型掺杂。一种合适的p型掺杂能够包括Mg、Fe和Zn。对于至少一个实施方案，基衬底201的p型掺杂的掺杂浓度能够是至少约1×1017cm-3并且不高于约1×1022cm-3。
根据另一个实施方案，基衬底201能够具有c面晶体取向，例如在图3B中所示的晶体取向。在一个特别的示例中，基衬底201能够具有生长表面202，其定义基衬底201的上部表面。另外，在某些示例中，基衬底201能够具有余料角(offcut angle)，其定义为在生长表面202和晶体材料中的晶体参考面之间的角度。例如，基衬底201能够具有c面取向，其具有至少约0.05度的向a面或m面的余料角，例如至少约0.08度，至少约0.1度，或甚至至少约0.3度。在一个非限制性实施方案中，余料角能够不高于约5度，例如不高于约3度，不高于约1度，或甚至不高于约0.8度。应当了解，余料角能够在任何上述最小和最大值之间的范围内。在另一个非限制性实施方案中，余料角能够不高于约10度，例如不高于约8度，不高于约5度，以及不高于约3度。另外，图4提供显示包括c面、a面和m面的标识的GaN晶体结构，其中a面和m面能够使非极性面。
回来参考图1，在步骤101提供衬底之后，在步骤103通过形成半导体层205覆盖在基衬底201上，工艺能够继续。在一些实施方案中，半导体层205能够在基衬底201的生长表面202上直接地形成。图2B包括显示根据这些实施方案形成的半导电衬底。然而，应当了解，一些实施方案可以利用在基衬底201和半导体层205之间的一个或多个中间层，例如缓冲层。
在一个特别的示例中，半导体层205能够由13-15族材料制备。一些合适的13-15族材料能够包括氮化物材料。此外，半导体层205可以包括镓。在特别的示例中，半导体层205可以包括氮化镓(GaN)，并且更特别地，可以本质上由氮化镓组成。
特别的形成半导体层205的方法能够被采用。例如利用HVPE工艺，基层材料的形成能够以各种生长模式进行。例如，在一个实施方案中，基层首先形成为以三维(3D)生长模式生长的外延层。3D生长模式能够包括半导体层205材料同时沿多个晶向生长。在3D生长模式中，沿着c轴的生长比在侧向的生长快。结果，在3D生长模式中，切面平面的发展优先于c面，并且这将会反应在层的形态中，其显示为小的c面(台面)并且在这些台面之间具有多个切面和凹处。
可选地，或附加地，半导体层205的形成能够包括二维(2D)生长模式的外延生长。2D生长模式的特征在于所谓的逐层生长模式。实际上在2D生长模式中，沿着c轴的生长比在侧向的生长慢。结果，在2D生长模式中，c面的发展优先于切面的发展。例如，在一个实施方案中，包含GaN的半导体层205以2D生长模式的形成包括在c面(0001)的GaN的优先生长，使得205层将会显示为c面取向的平面形态。
应当了解，在实施方案中，半导体层205的形成能够包含3D和2D生长模式的结合。例如，半导体层205可以首先以3D生长模式形成，其中在生长的最初的步骤中，岛状特征在缓冲层203(或基衬底201)上自发地形成为材料的非连续层。
在包含3D生长模式的实施方案中，生长表面能够发展为具有凹陷、切面及/或台阶的粗糙并且非平面的3D形态。半导体层205的生长可以沿着c轴，但是通过沿着多个晶向的同步生长发展。根据比在侧向更快的沿着c轴的生长速率，在半导体层205中，半极平面切面发展快于c面台阶。
可选地，或附加地，在某些实施方案中，半导体层205能够使用二维(2D)外延生长模式形成。在2D生长模式中，生长表面能够在生长过程中大体上是平滑而且保留原本的平面的。
半导体层的形成能够通过控制某些生长工艺参数实现，包括生长温度、生长速率、气相反应物和非反应物材料的压强、在反应气氛中反应物和非反应物材料的比例、生长腔室气压以及其组合。关于在此的反应物材料包括反应物材料例如含氮材料，例如氨。其他反应物材料能够包括卤化物成分，包括例如金属卤化物成分，例如氯化镓。非反应物材料能够包括某些类型的气体，包括例如稀有气体、惰性气体等等。在特别的示例中，非反应物材料能够包括例如氮气及/或氢气的气体。
在实施方案中，在半导体层205的形成过程中，包括以3D生长模式制造半导体层205，其生长温度能够是至少约750℃。在其他实施方案中，生长温度能够更高，例如至少约800℃，至少约850℃，至少约875℃，至少约900℃，甚至至少约925℃。根据一种形成的方法，在半导体层205形成的过程中，生长温度能够不高于约1200℃，例如不高于约1150℃，不高于约1125℃，不高于约1050℃，或甚至不高于约1000℃。在其他的实施方案中，在半导体层205形成的过程中，生长温度能够是至少约950℃，例如至少约980℃，至少约1000℃，至少约1020℃，至少约1050℃，或甚至至少约1100℃。在其他的实施方案中，生长温度能够不高于约1500℃，不高于约1400℃，不高于约1350℃，不高于约1300℃，或不高于约1250℃。在一个特别的实施方案中，在半导体层205形成的过程中，生长温度能够是在从约1020℃至约1080℃的范围内。应当了解，生长温度能够在任何上述最小和最大值之间的范围内。
对某些工艺，生长温度可以改变以便于在3D和2D生长模式之间改变。这种逐层生长模式的特征在于，比沿着c轴更高的半导体层205的侧向生长速率，因此相比半极面(切面)，更有利于c面(0001)的发展。
例如，在从3D至2D生长模式的改变中，温度可以改变至少约5℃，例如至少约10℃，至少约15℃，至少约20℃，至少约30℃，至少约35℃，或甚至至少约40℃。在其他实施方案中，在从3D至2D生长模式的改变中，生长温度可以改变不高于约100℃，例如不高于约90℃，不高于约80℃，不高于约70℃，或甚至不高于约60℃。生长温度的变化能够包括在从3D至2D生长模式的改变中增加生长温度。应当了解，生长温度的改变能够在任何上述最小和最大值之间的范围内。
根据某些实施方案，形成半导体层205的工艺能够在至少50微米每小时的生长速率进行。在其他实施方案中，形成半导体层205的速率能够更高，例如至少约75微米每小时，至少约100微米每小时，至少约150微米每小时，至少约200微米每小时，或甚至至少约250微米每小时。在其他实施方案中，形成半导体层205的工艺能够在不高于约1毫米每小时的速率进行，例如不高于750微米每小时，不高于500微米每小时，或甚至不高于约300微米每小时。应当了解，形成基层的工艺能够在任何上述最小和最大值之间的范围内的速率进行。
对某些工艺，生长速率可以改变以便于在3D和2D生长模式之间改变。例如，在从3D至2D生长的改变中，生长速率可以改变至少约5微米每小时，例如至少约10微米每小时，至少约15微米每小时，至少约20微米每小时，至少约40微米每小时，至少约50微米每小时，或甚至至少约75微米每小时。在其他实施方案中，在从3D至2D生长模式的改变中，生长速率可以改变不高于约200微米每小时，例如不高于约175微米每小时，不高于约150微米每小时，不高于约125微米每小时，或甚至不高于约100微米每小时。应当了解，当从3D生长模式改变至2D生长模式时生长速率的改变能够是减小。应当了解，生长速率的改变能够在任何上述最小和最大值之间的范围内。
根据其他实施方案，从3D至2D生长模式的改变的过程可以通过生长速率改变至少2倍引起。例如，在从3D生长模式至2D生长模式的改变中，生长速率能够减小至少两倍。在其他实施方案中，生长速率能够减少至小约3倍，至少约4倍，或甚至至少约5倍。在特别的示例中，生长速率的减小不高于约8倍，不高于约7倍，或不高于约6倍。
应当了解，在生长模式的改变中，一个或多个上述指定因素能够改变。例如，生长温度能够改变，同时生长速率保持不变。可选地，生长速率能够改变，同时生长温度得到维持。同时，在另一个实施方案中，生长速率和生长温度都可以改变以完成生长模式的改变。通过将生长模式从3D改变至2D，竖直/侧向生长速率比例将从大于1减小至小于1。在这种转变中，在晶体生长的同时，表面形貌(包括小台面，良好发展的半极切面和凹处)将逐步形成平的c面。当生长模式从2D至3D改变时，相对的或相反的情况会发生。相应地，这说明半极面和凹处不代表“永久性缺陷”。短语“永久性缺陷”能够描述为一种缺陷，其不能通过传统的生长技术(例如，在3D和2D生长模式之间交替)去除。
当在Ga面取向生长表面上生长时，得到的晶圆可以在半导体层205内包括各种缺陷。例如，该缺陷能够是延伸进入由厚度(ti)定义的半导体层205的体积的凹陷。这种缺陷也可以是永久性的凹陷的形式(一种永久性缺陷)。在一些示例中，永久性凹陷可以是宏观的凹陷。宏观的凹陷的形状能够是不同的，并且包括这样的形状，例如六角倒角锥体或十二角倒角锥体。
永久性凹陷也能够包括由切面定义的侧面。更具体的，为了连接凹陷的底面和半导体层205的上表面，切面形成。这种切面可以是半极切面，其能够由半导体材料的特别的晶面定义，包括例如{11-22}面、{1-101}面及其组合。
另外，当在Ga面取向生长表面生长时，可能引起缺陷，其能够包括永久性缺陷区域。在某些示例中，永久性缺陷区域能够包括缺陷的底表面，以及在有些情况下，由缺陷的所述底表面定义。例如，在有些情况，其中永久性缺陷的底表面用于明确缺陷的类型，该缺陷可以是夹杂物，多晶晶粒，单晶晶粒，与围绕的层205的半导体材料有或者没有共同的c轴，反转畴，晶界(例如，反相晶界，孪晶界，和晶粒间界)，及/或其组合引起。
关于晶界，晶界能够限定半导体层的区域，其代表晶相的常规排列的变化。例如，晶体结构的极性反转能够引起反相晶界，包括例如极面的顺序的改变，例如晶体结构的Ga极面和N极面。具有孪生关系的晶面之间的变化造成被称作孪晶界的晶界。而且，在缺陷区域的单晶和周围的半导体层205的半导体材料的晶体结构之间的晶向的变化，能够以晶粒间界的形式定义一种永久性缺陷。缺陷247能够在半导体层205的晶体结构内定义永久性的和不可逆的区域，其可以通过进一步生长，传播穿过该结构，并且不可以通过连续生长技术容易地去除。
特别地，发生在永久性缺陷上的生长能够与半导体层205的晶体结构内的永久性的和不可逆区域一致。在永久性缺陷(当在Ga面取向生长表面上生长时能够发生的缺陷)上的生长能够是多晶晶粒的形式或与N极性成反转畴的形式。
而且，应当了解，因为与N极性相对，生长速率比沿着Ga极性要慢。根据这种生长速率的差异，凹陷的深度和宽度会随用于沿着Ga极性面生长的半导体层205的厚度而增加。在一些示例中，当在Ga面取向生长表面生长时，大约60％的半导体上层205包含凹陷。与去除这种有缺陷的上层相关的材料的损失对预备外延GaN衬底成本具有显著的影响。
沿N极性生长(相对于沿Ga极性生长)也能够在半导体层205内造成缺陷。关于沿着N极性的生长的永久性缺陷可以采取小丘、凸起或在其尖端具有反转畴而显示出Ga极性的角锥体的形式。
应当了解，小丘、凸起或角锥体的生长速率比沿着N极性生长的半导体层205的速率快。相应地，相比于在沿Ga极性的生长中所观察到的，大体上更少的半导体层205的量损失在去除永久性缺陷的过程中，提供了显著的成本效益。
在实施方案中，半导体层205能够形成为具有特别的厚度以便于进一步加工和根据在此的实施方案的高质量材料的形成。例如，半导体层205可以具有平均厚度至少约0.1mm，例如至少约0.5mm，至少约1mm，至少约2mm，或甚至至少约3mm。然而，在其他实施方案中，半导体层205能够形成为具有不高于约50mm的平均厚度，例如不高于约40mm，或甚至不高于约20mm。应当了解，半导体层205能够形成为具有在任何上述最小值和最大值之间的范围内的平均厚度。
在实施方案中，半导体层205能够形成为具有特别的位错密度。一经形成，基205的位错密度能够在基层的上表面测量。测量位错密度的合适的方法包括在室温中使用阴极发光显微镜和在10KeV电子束，落点尺寸70的条件下，不使用单色器的多色光探测，其中机器是可购买自JEOL Corporation的SEM JSM-5510。对于大约在108cm-2的位错密度的测量，放大率是4000X，并且面积通常是700μm2。对于大约在106cm-2的位错密度的测量，放大率通常是500-1000X，并且面积通常是0.1mm2。
例如，根据在半导体层205的上表面所测量的值，半导体层205能够具有不高于1×108位错/cm2的位错密度。在其他的实施方案中，半导体层205的位错密度能够更低，使得其不高于约1×107位错/cm2，不高于约5×106位错/cm2，或甚至不高于约1×106位错/cm2。但是，半导体层205可以具有至少约1×104位错/cm2的位错密度，或甚至至少1×105位错/cm2。应当了解，半导体层205能够具有在任何上述最小和最大值之间的范围内的位错密度。
在某些情况中，半导体层205能够具有上表面210，其具有N面取向。参考图3B，提供显示GaN晶体的Ga面取向。根据一个特别的实施方案，晶体结构的氮原子(N)定义并且贯穿半导体层205的上表面210。
根据一个实施方案，第一半导体层205能够包括掺杂，例如n型掺杂或p型掺杂。合适的n型掺杂能够包括例如O、Si、Ge及其组合。合适的p型掺杂示例能够包括Mg、Fe和Zn。而且，半导体层205可以包含至少约1×1017cm-3的n型或p型掺杂浓度，例如至少约1×1018cm-3，或甚至至少约1×1019cm-3。但是，在一个非限制性实施方式中，在半导体层205中的n型或p型掺杂的浓度能够是不高于1×1022cm-3。
应当了解，在根据本申请的某些实施方式中，一种模板衬底能够被制造为包含直接地形成在具有N面取向的基衬底201上的半导体层205，而不使用缓冲层。在这些实施方案中，利用N极取向的体GaN基衬底的生长沿着c面发生。在某些实施方案中，在N极取向的生长能够在体GaN衬底的N极预备外延后侧表面实现。
在一个特别的实施方案中，第一半导体层的上表面包含多个角锥体及/或小丘。角锥体及/或小丘可以是特别的尺寸，并且也能够被称作凸起，从半导体层205的上表面210的N面伸出。根据一个特殊的示例，该凸起能够具有不高于约0.6的平均高度比(h/ti)，其中h代表多个凸起的平均高度并且ti代表半导体层205的厚度。在其他示例中，凸起的平均高度比能够是不高于约0.5，不高于约0.4，不高于约0.3，不高于约0.2，或不高于约0.1。尤其，相对于特别的以Ga面为上表面的GaN衬底，本实施方案利用N面取向以便于在上表面210上凸起的形成，导致更高效率的后处理程序。
图5包括显示了根据一个实施方案的半导体层205的截面图。尤其，半导体层205能够具有上表面210，其具有N面取向并且包括多个凸起501，其中每个凸起具有高度(h)，并且其中在上表面上的凸起501的代表性抽样的高度的平均方便于平均高度的计算。
在某些实施方案中，凸起501能够具有平均高度比(h/ti)，其中h代表多个凸起的平均高度并且ti代表半导体层205的平均厚度。例如，凸起的平均高度比能够是不高于约0.6，不高于约0.5，不高于约0.4，不高于约0.3，或不高于约0.2。在其他实施方案中，平均高度比能够是至少约0.01，至少约0.05，或至少约0.1。根据一个特别的实施方案，平均高度比(h/ti)能够是不高于约0.25。应当了解，平均高度比能够在任何上述最小和最大值之间的范围内。
根据一个实施方案，多个凸起中的每个凸起501能够在半导体层205中定义永久性缺陷区域。永久性缺陷区域能够是晶面的常规排列的变化。在一个特别的示例中，永久性缺陷能够是夹杂物、多晶颗粒，单晶颗粒、反转畴、晶界(例如，反相晶界、孪晶界、晶粒间界)以及其组合。半导体层205的永久性缺陷区域能够代表晶相的常规排列的变化。例如，晶体结构的极性反转，包括例如极面的顺序的改变，例如晶体结构的Ga极面和N极面，引起反相晶界。具有孪生关系的晶面之间的变化造成被称作孪晶界的晶界。而且，在缺陷区域的单晶和周围的半导体层205的半导体材料的晶体结构之间的晶向的变化，能够以晶粒间界的形式定义一种永久性缺陷。永久性缺陷区域能够在半导体层205的晶体结构内定义永久性的和不可逆的区域，其可以通过进一步生长传播穿过该结构，并且不可以通过连续生长技术容易地去除。
如图5所示，半导体层205也包含相对于上表面210的后表面208，并且通过半导体层205的侧表面209分开。后表面208能够具有Ga面取向，并且也具有大体上平的没有凹陷的表面，如在图5中所示。可以参考图2B解释凹陷的不存在。例如，在实施方案中，HVPE GaN生长在例如N极GaN衬底的基衬底201上开始。在201/205界面，GaN基衬底的N极上表面与半导体层205的Ga极后侧相接触(在本方案中，GaN外延层)。结果，201/205界面大体上是平的，并且基本上没有任何例如凹陷的几何特征，而如果半导体层205是以Ga面取向形成，凹陷很可能会反之出现。
回来参考图1，形成半导电衬底的工艺可以在可选步骤107继续，其包括完成半导体层205。根据一个实施方案，完成的过程能够包括去除至少一部分第一半导体层205的上表面210，并且尤其是从上表面210去除多个凸起501。
根据一个特别的实施方案，去除的工艺能够通过机械加工、化学加工以及其组合进行。例如，机械地去除一部分上表面210的工艺包括一系列的研磨加工。例如，去除工艺能够通过第一磨削工艺启动，以从半导体层205的上表面210去除大部分材料。第一磨削工艺可以利用固定的磨料，以及更特别地，自修整陶瓷结合磨料物(self-dressingvitrified bonded abrasive article)。第一磨削工艺可以后接第二去除工艺。第二去除工艺能够包括精细磨削工艺、研磨工艺、抛光工艺以及其组合。在某一种精细磨削工艺，第二固定磨料物(例如，自修整陶瓷结合磨料)可以使用，其具有相比使用在第一磨削工艺中的固定磨料更精细的磨料粒度尺寸。附加地或可选地，第二去除工艺能够包括研磨工艺，其可以利用衬垫和游离磨料浆。游离磨料浆可以包括能够促进上表面210的材料的化学去除的化学成分。附加地或可选地，第二去除工艺可以包括抛光工艺，其能够包括使用具有特别精细磨料颗粒尺寸的磨料浆。半导体层205的完成能够用于制造一种具有N面取向并且准备用于在其上形成电子器件的预备外延上表面210。
应当了解，完成工艺也可以可选地实施在半导体层205的上表面210及/或至少一部分基衬底201的后侧。完成工艺可以包括上述关于机械加工、化学加工及其组合的工艺的一个或组合。在一个实施方案中，完成工艺能够包括去除从半导体层205的上表面210伸出的凸起，以及至少一部分基衬底201的后侧。
也应当了解，尽管凹陷或凸起，或其组合，可以在生长过程中形成在半导体层或多个半导体层的表面内或表面上，通常期望获得具有凸起而不是凹陷的半导体层以便于没有孔隙及/或层缺陷地生长半导体层。所述空隙及/或层缺陷不利地影响半导体层的结晶度。凸起或凹陷的散射或衍射光的能力阻碍，导致光发射器件的更低的输出功率。为了防止缺陷在半导体层的生长并且最小化对使用半导体层的制成品例如电路的性能的不利影响，如上所述的各种清洗完成工艺被使用。应当了解，由于为了获得平的或光滑的表面，用于去除凹陷的工艺相应地去除大量的半导体材料，所以去除凸起比去除凹陷更简单并且更划算。
图6包括显示了根据一个实施方案的完成的半导体晶圆的截面图。如图所示，前表面210基本上没有凸起501。半导体层205的后表面208，类似于图5，也具有没有凹陷的基本上原子级光滑的表面，如图6所示。
另外，如图5和图6的对比所示，去除的工艺能够包括减小半导体层205的平均厚度。根据一个实施方案，去除的工艺能够包括减小半导体层205的平均厚度，减小的量不超过50％的在去除工艺之前的半导体层205的初始厚度(ti)。在平均厚度上(Δt)的改变(例如，减小)能够通过方程式((ti–tr)/ti)测量，其中ti是初始厚度而tr是在进行去除工艺之后半导体层205的厚度。尤其，考虑到根据在此的实施方案的形成半导体层205的方法，为了制造完成的半导体晶圆而从半导体层205去除的材料的量更少，从而提升了工艺的效率。在其他的实施方式中，半导体层205的平均厚度能够减小不高于约45％，不高于约40％，不高于约35％，或甚至不高于约30％。但是，在一个非限制性的实施方案中，去除的工艺能够减小半导体层205的厚度，减小的量至少约5％的在去除之前第一半导体层的初始厚度，例如至少约10％，至少约16％，或甚至至少约18％。应当了解，半导体层205的平均厚度的改变能够在任何上述最小和最大值之间的范围内。
根据一个实施方案，在进行完成和准备半导体层205的上表面210之后，产生的完成的半导体晶圆可以售卖并且使用以便于在上表面210的电子器件的制造。
可选地，进一步加工可以进行。例如，在一个可选地方案中，在分离和完成之前，半导体晶锭可以形成，其中该晶锭包含半导体层205，其具有足够厚度以形成至少两个离散的独立半导体晶圆。在一些实施方案中，晶锭的平均厚度能够是至少约0.5mm，例如至少约1.1cm，至少约1.2cm，至少约1.25cm，至少约1.5cm，以及至少约2cm。在一个非限制性的实施方案中，晶锭的平均厚度能够是小于约10cm，例如小于约8cm，小于约6cm，或甚至小于约5cm。应当了解，晶锭的平均厚度能够在任何上述最小和最大值之间的范围内。
在某些实施方案中，晶锭能够通过半导体层的连续生长行成，直到得到合适的厚度。根据另一个可选的实施方案，晶锭能够通过进行连续生长工艺形成，其中晶锭形成为具有多个通过多个半导体层相互隔开的多个分离层。分离层便于不同的半导体层的分离，以及来自晶锭的不同的半导体层的离散的和分开的独立半导体晶圆的形成。
例如，图7包括显示根据一个实施方案的晶锭。如图所示，晶锭700能够包括基衬底201，多个覆盖缓冲层203和基衬底201的半导电层725。特别地，多个半导电层725能够包括第一半导体层705，覆盖第一半导体层705的第一分离层707，覆盖第一分离层707的第二半导体层709，覆盖第二半导体层709的第二分离层711，以及覆盖第二分离层711的第三半导体层713。半导电层725能够根据连续生长工艺形成，其中每个层连续地在彼此之上生长，而不打断沉积或外延工艺。尤其，多个半导电层725的每一层能够使用HVPE形成，并且分离层707和711的形成能够通过改变某些生长工艺参数而有所促进，这些生长工艺参数便利于使用在半导体层705、709和713形成的过程中的外延条件的改变。例如生长温度、生长速率、气相反应物和非反应物材料的压强、在反应气氛中反应物和非反应物材料的比率、生长腔室气压的生长工艺参数的一个或组合，能够更改以便于分离层707和711的形成。而且，半导电层725的每一层能够具有N面取向。
在一个特别的实施方案中，晶锭的上表面包含多个凸起，其中这些凸起具有不高于约0.6的平均高度比(h/ti)，其中h代表多个凸起的平均高度，并且ti代表半导体层713的厚度。
根据一个特别的实施方案，第一分离层707的形成能够通过从形成基层205至形成第一分离层707改变在反应腔室内的气相反应物材料的浓度而得到促进。例如，例如掺杂材料的特别的气相反应物材料，可以引入反应腔室以促进第一分离层707的形成。根据实施方案，合适的掺杂能够包括例如C、Mg、Zn、Si、Sn、O、Fe、Ge元素及其组合。在一个特别的实施方案中，在第一分离层707的形成过程中，2D生长模式能够使用。在这些示例中，例如Fe、Ge或其组合的掺杂材料能够引入生长腔室以促进分离层的形成。根据另一个实施方案，分离层能够使用3D生长模式形成。供使用于3D生长模式的合适的掺杂材料能够包括O、Ge及其组合。掺杂材料能够以特别地方式引入反应腔室以促进具有包括例如吸收系数的所需特性的第一分离层707的形成。掺杂材料能够以至少约0.001并且不高于约0.01的掺杂/Ga气相比例注入。
掺杂材料能够以特别的持续时间引入反应腔室。例如，掺杂能够以至少约1秒而不高于约5分钟的持续时间存在于反应室。
根据实施方案，第一分离层707能够形成为具有特别的掺杂材料的浓度。例如，在第一分离层707内的掺杂浓度能够是至少约2×1018cm-3，例如至少约4×1018cm-3，至少约8×1018cm-3，或甚至至少约1×1019cm-3。但是，第一分离层707可以形成为掺杂浓度不高于约1×1021cm-3，例如不高于约1×1020cm-3，或甚至不高于5×1019cm-3。应当了解，第一分离层707中的掺杂浓度能够在任何上述最小和最大值之间的范围内。
第一分离层707能够包括13-15族材料，其可以包括掺杂材料。例如，第一分离层707能够包括氮化物材料。在一个示例中，第一分离层707能够包括镓，并且更特别地可以包括氮化镓。在一个特别的实施方案中，第一分离层707形成为其本质上由氮化镓组成。应当了解，本质上由氮化镓组成不允许在此描述的特别的掺杂材料浓度。
第一分离层707能够形成为使其具有特别的关于某个波长的辐射的吸收系数，包括具有在可见光谱内的波长的辐射。第一分离层707能够形成为使得其比半导体层205吸收显著更多的辐射量，并且使得第一分离层707的吸收系数能够显著地大于第一半导体层205的吸收系数。
根据一个实施方案，第一分离层707能够形成为使得其具有对可见光谱内的辐射至少800cm-1的吸收系数。在其他实施方案中，第一分离层707的吸收系数能够更高，例如至少约1000cm-1，约2000cm-1，至少约3000cm-1，或甚至至少约5000cm-1。但是，应当了解第一分离层707的对可见光谱内辐射的吸收系数能够不高于约10000cm-1，例如不高于约9000cm-1，不高于约8000cm-1，或甚至不高于约7000cm-1。应当了解，第一分离层707能够形成为使得其具有在任何上述最小和最大值之间的范围内的吸收系数。
第一分离层707能够形成为具有特别的平均厚度。例如，第一分离层707的厚度能够显著地小于基层205的平均厚度。例如，第一分离层707能够具有不高于约100微米的平均厚度，例如不高于约80微米，不高于约50微米，或甚至不高于约30微米。在其他实施方案中，第一分离层707能够形成为使得其具有至少约1微米的平均厚度，例如至少约2微米，至少约3微米，至少约5微米，或甚至至少约10微米。应当了解，第一分离层707能够具有在任何上述最小和最大值之间的范围内的平均厚度。
根据实施方案，第一分离层707能够具有在该层的上表面测量的特别的位错密度。例如，在第一分离层707的上表面的位错密度能够是大体上与第一半导体层205的上表面的位错密度相同。例如，第一分离层能够具有不高于约1×108位错/cm2的位错密度，例如不高于约1×107位错/cm2，不高于约6×106位错/cm2，或甚至不高于约1×106位错/cm2。在其他实施方案中，第一分离层707能够具有至少约1×103位错/cm2的位错密度，或甚至至少2×105位错/cm2。应当了解，第一分离层707能够具有在任何上述最小和最大值之间的范围内的位错密度。
根据生长工艺，第一分离层707可以在与第一半导体层205大体相同的速率生长。尤其，优选为在从第一半导体层205的形成至第一分离层707的形成的转变中，生长速率不发生变化。例如，第一分离层707能够以至少约50微米每小时的生长速率形成。在其他实施方案中，形成第一分离层707的速率能够更高，例如至少约75微米每小时，至少约100微米每小时，至少约150微米每小时，至少约200微米每小时，或甚至至少约250微米每小时。在另一个实施方案中，第一分离层707的能够以不高于约1mm每小时的生长速率形成，例如不高于750微米每小时，不高于500微米每小时，甚至不高于约300微米每小时。应当了解，形成第一分离层707的工艺能够以任何上述最小和最大值之间的范围内的速率进行。
在形成第一分离层707之后，工艺能够通过在第一分离层707上形成第二半导体层709而继续。第二半导体层709的形成能够在连续的生长过程中，特别地在大体上与用于形成第一半导体层205的相同条件下进行。而且，第二半导体层709能够具有在此的实施方案的任何半导体层(例如，第一半导体层205)的任何相同的特征。
在形成第二半导体层709之后，工艺能够通过在第二半导体层709上形成第二分离层711而继续。第二分离层711的形成能够在连续的生长过程中，特别地在大体上与用于形成第一分离层707的相同条件下进行。而且，第二分离层711能够具有在此的实施方案的任何分离层(例如，第一分离层707)的任何相同的特征。
在形成第二分离层711之后，工艺能够通过在第二分离层711上形成第三半导体层713而继续。第三半导体层713的形成能够在连续的生长过程中，特别地在大体上与用于形成第一半导体层205的相同条件下进行。而且，第三半导体层713能够具有在此的实施方案的任何半导体层(例如，第一半导体层205)的任何相同的特征。
参考第一和第二分离层707和711，存在于第二分离层711内的第二掺杂材料能够是与存在于第一分离层707内的第一掺杂材料相同的元素或成分。可选地，在某些示例中，第二掺杂材料能够是与第一掺杂材料不同的，使得第一分离层707和第二分离层711能够具有不同的成分。例如，第一掺杂材料能够包括第一元素并且第二掺杂材料能够包括与第一掺杂材料的第一元素不同的第二元素。
而且，第一分离层707和第二分离层711互相之间能够具有不同的掺杂材料的浓度，这可以便利于第一和第二分离层707和711对特别的波长的辐射的不同的吸收特性。例如，第一分离层707能够具有第一掺杂浓度，并且第二分离层711能够具有第二掺杂浓度，其中第一掺杂浓度不同于第二掺杂浓度。
而且，第一分离层707和第二分离层711相互之间能够具有不同的厚度，这可以便利于第一和第二分离层707和711对特别的波长的辐射的不同的吸收特性。例如，在一个示例中，第一分离层707能够具有比第二分离层711的厚度大的厚度。可选的，第一分离层707能够具有比第二分离层711的厚度小的厚度。
第一和第二分离层707和711能够相互之间具有对特别的波长的辐射的不同的吸收系数。例如，第一分离层707能够具有使其吸收高于50％的第一波长的辐射的吸收系数，同时第二分离层711能够具有使其透过大体上全部第一波长的辐射的吸收系数。可选地或附加地，第二分离层711能够具有使其吸收高于50％的第二波长的辐射的吸收系数，同时第一分离层707能够具有使其透过大体上全部第二波长的辐射的吸收系数。
第一和第二分离层707和711的选择性的吸收特性便利于半导电层725从晶锭700上的选择性地基于选择的波长的辐射的分离。例如，在第一分离层707上选择和施加第一波长的辐射能够促进第一半导体层705从第二半导体层709及/或其他半导电层725(也就是，第二分离层711和第三半导体层713)的分离。在第二分离层711上选择和施加第二波长的辐射能够促进第三半导体层713从第二半导体层709及/或其他半导电层725(也就是，第一半导体层705和第一分离层707)的分离。
半导电层725的选择性的吸收特性也能够便利于预备用于器件形成的多个衬底的制造。也就是说，晶锭700的第二和第三半导体层711和713能够选择性地分离并且以预备器件衬底(device-ready substrates)提供至电子器件制造商。应当了解，虽然只显示了两个分离层，但是更多的分离层能够使用公开在此的连续生长方法以有效的方式形成在半导电衬底中。
也应当了解，根据在此的实施方案的半导电衬底的形成可以实现，而不需要形成内在的掩膜，通过开槽或粗化改造衬底的表面，或者使用蚀刻技术。
也应当了解，根据本申请的实施方案的来自半导体晶锭的至少两个离散的独立晶圆的形成，也能够通过其他步骤实现。在这些实施方案中，小丘及/或凸起从半导体层205的上表面210去除。然后晶锭700使用例如金刚石锯切成独立的晶圆。在这些实施方案中，每个独立晶圆然后会通过使用至少一种至全部的磨削、研磨、抛光及或化学机械平坦化(chemical-mechanical planarization，CMP)的工艺而完成。
实施例1
基衬底通过首先在蓝宝石衬底上通过MOVPE生长两部分缓冲层形成。该缓冲层包括直接在蓝宝石衬底上的第一层硅，接着是AlN的外延生长。在将蓝宝石衬底载入至MOVPE反应器中之后，蓝宝石衬底需要在硅薄膜生长之前在N2中退火。优选为温度是870℃。硅的生长在100torr的N2气氛下从热解的硅烷形成至约0.4微米的厚度。
温度升至约1140℃，生长气体仍然是在70torr的纯N2。NH3首先引入反应室，并且之后，TMAl有机金属材料引入以开始在硅上形成AlN层。在生长大约20分钟后，0.2μm厚的AlN层沉积在Si层的上方，形成缓冲层。
基层的制造通过在AlN上通过HVPE生长GaN开始。通常，GaN主体层以3D生长模式生长至至少1.5mm的厚度。用于主体层的生长条件包括生长速率约150μm/h，生长温度950℃，V/III族比例10，及气压200torr。
在冷却后，不再连附至蓝宝石衬底的GaN毛坯(GaN blank)，通过磨削、研磨、抛光及CMP完成。在这个实施方案中，N极表面通过合适的例如硅胶的CMP浆完成为预备外延级。完成的GaN用作基GaN衬底，其用于随后GaN主体层的外延生长。
基GaN衬底然后以N极面向上引入至HVPE设备。GaN生长使用两个步骤温度工艺实施：950℃持续5小时和1030℃持续5小时。GaN主体层生长至0.4mm的厚度；生长速率因此大约40μm/h。用于主体层的生长条件包括V/III族比例13和200torr的气压。
具有N面取向的GaN主体层的生长显示出基于由凹处围绕的一般的六角角锥体凸起的形态。角锥体的整个尺寸在100-200μm变动，角锥体的顶端在5-20μm变动，角锥体顶端和基之间的高度差能够达到50μm。在GaN主体层，相比在沿着Ga极性生长的情况下的40-50％，在沿N极性生长的情况下的此外延层中，凹陷与峰(VP)比例(能够使用的有效GaN晶体部分)是85％。高度比低于约0.25。
实施例2
在根据实施例1制造的基GaN衬底然后使用在单一温度工艺中，用于在HVPE设备中生长GaN主体层。衬底然后以N极面向上放置在HVPE设备中。GaN的生长在950℃的温度中持续约10小时实施。GaN主体层生长至0.4mm的厚度并且生长速率大约40μm/h。用于主体层的生长条件包括V/III族比例13和200torr的气压。GaN主体层在整个工艺中在950℃的温度中生长，显示出在N面具有高于约0.3的高度比的更大的六角角锥体凸起。
在上文中显示了关于具体的实施方案和某些部件的关系。应当了解，关于部件例如接合或连接，意在于公开所述部件之间的直接连接或通过一个或多个中间部件的间接连接以实施在此讨论的方法。同样的，上述公开的主题应被认为是说明性的，而非限制性的，并且随附的权利要求意在覆盖所有的修改、改进及其他落入本发明的真实范围的实施方案。因此，至法律允许的最大程度，本发明的范围由权利要求及其等价物的最广泛的许可解释确定，并且不应被前述的具体描述限制或限定。
本申请的摘要遵从专利法提供，并且以其不会用于解释或限制权利要求的范围和意义的理解提交。另外，在前述的具体描述中，各种特征可以为简化的目的集合或描述在一个单一的实施方案中。本申请不应被解释为反应所要求的实施方案需要比清晰地叙述在每条权利要求中的特征更多的特征。相反，如权利要求所反应的，发明主题可以针对少于任何公开的实施方案的全部特征。因此，权利要求包含在具体的描述中，每项权利要求独自成立，并分别地限定所要求的主题。

Claims (15)

1.一种形成半导体衬底的方法，包括：
提供包含半导体材料的基衬底；以及
在包含13-15族材料的所述基衬底上通过氢化物气相外延HVPE形成第一半导体层，其中所述第一半导体层包含具有N面取向的上表面。
2.根据权利要求1所述的形成半导体衬底的方法，其中所述基衬底包含氮化镓GaN。
3.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层的形成在高于950℃的温度中进行。
4.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层直接地形成在所述基衬底上，而不形成中间缓冲层。
5.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层包含氮化镓GaN。
6.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层包含掺杂，所述掺杂包括Si、Ge、Fe、Mg、Zn或其组合。
7.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层包含至少约0.1mm的平均厚度。
8.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层的形成以至少约50微米/hr的速度进行。
9.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层的形成包含三维生长模式、二维生长模式和在外延生长的过程中三维和二维生长模式之间的切换。
10.根据权利要求1所述的形成半导体衬底的方法，其中所述第一半导体层的所述上表面包含多个凸起，其中所述凸起具有不高于约0.6的高度比h/ti，其中h代表所述多个凸起的平均高度，并且ti代表所述第一半导体层的厚度。
11.根据权利要求1所述的形成半导体衬底的方法，进一步包含去除至少一部分所述第一半导体层的所述上表面，其中去除包括从所述上表面去除多个凸起，其中去除包含减小所述第一半导体层的厚度，减小的量不高于约15％的所述第一半导体层的初始平均厚度。
12.根据权利要求1所述的形成半导体衬底的方法，进一步包含去除一部分所述第一半导体层的相对于所述上表面的后表面，其中所述后表面具有Ga面取向，其中去除包含机械加工，其中去除包括磨削，其中去除包含抛光。
13.一种形成半导体衬底的方法，包括：
提供包括含氮半导体材料的基衬底，其中所述基衬底包含具有N面取向的生长表面；以及在包含GaN的基衬底上通过氢化物气相外延HVPE形成第一半导体层，其中所述第一半导体层包含具有N面取向的上表面。
14.一种使用单一形成工艺形成一系列半导体衬底的方法，所述方法包括：
提供包括含氮半导体材料的基衬底，其中所述基衬底包含具有N面取向的生长表面；
形成晶锭覆盖在所述基衬底上；以及
切割所述晶锭以形成多个离散的半导体衬底。
15.根据权利要求14所述的方法，其中所述晶锭包含分离层。
CN201380046300.7A 2012-09-05 2013-09-05 具有特别的晶体特征的iii‑v族衬底材料和制造方法 Expired - Fee Related CN104603911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261696908P 2012-09-05 2012-09-05
US61/696,908 2012-09-05
PCT/EP2013/068376 WO2014037446A1 (en) 2012-09-05 2013-09-05 A group iii-v substrate material with particular crystallographic features and methods of making

Publications (2)

Publication Number Publication Date
CN104603911A true CN104603911A (zh) 2015-05-06
CN104603911B CN104603911B (zh) 2017-03-08

Family

ID=49118514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380046300.7A Expired - Fee Related CN104603911B (zh) 2012-09-05 2013-09-05 具有特别的晶体特征的iii‑v族衬底材料和制造方法

Country Status (6)

Country Link
US (1) US9312129B2 (zh)
EP (1) EP2893552A1 (zh)
JP (1) JP6405309B2 (zh)
KR (1) KR20150052275A (zh)
CN (1) CN104603911B (zh)
WO (1) WO2014037446A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109073A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719968B (zh) * 2014-12-04 2018-12-11 北京北方华创微电子装备有限公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
WO2016132815A1 (ja) * 2015-02-18 2016-08-25 国立大学法人東北大学 窒化物半導体自立基板作製方法
CN106299065B (zh) * 2015-06-25 2018-11-27 光州科学技术院 基板、其制造方法及利用其的发光二极管
KR101636702B1 (ko) * 2015-06-25 2016-07-06 광주과학기술원 기판, 이를 제조하는 방법 및 이를 이용하는 발광 다이오드
KR101647303B1 (ko) * 2016-01-15 2016-08-10 광주과학기술원 기판, 이를 제조하는 방법 및 이를 이용하는 발광 다이오드
JP6711975B2 (ja) * 2016-05-27 2020-06-17 国立大学法人東北大学 窒化物半導体自立基板作製方法
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
US11121035B2 (en) * 2018-05-22 2021-09-14 Semiconductor Components Industries, Llc Semiconductor substrate processing methods
US11374149B2 (en) * 2019-05-09 2022-06-28 Samsung Electronics Co., Ltd. Method of manufacturing display device and source substrate structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342853B2 (ja) 2003-07-01 2009-10-14 独立行政法人科学技術振興機構 基板上への窒化物薄膜の成長方法及び窒化物薄膜装置
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
WO2007149487A2 (en) 2006-06-21 2007-12-27 The Regents Of The University Of California Opto-electronic and electronic devices using n-face or m-plane gan substrate prepared with ammonothermal growth
CN101484981B (zh) 2006-07-26 2013-03-27 弗赖贝格化合物原料有限公司 用于对ⅲ-n衬底进行平滑的方法
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
WO2009035648A1 (en) * 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶
US7875534B2 (en) 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
US8080466B2 (en) * 2009-08-10 2011-12-20 Applied Materials, Inc. Method for growth of nitrogen face (N-face) polarity compound nitride semiconductor device with integrated processing system
CN101673670B (zh) * 2009-10-19 2011-05-25 中国电子科技集团公司第四十六研究所 一种降低三族氮化物自支撑片翘曲度的方法
JP2012006794A (ja) * 2010-06-25 2012-01-12 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
CN103748662B (zh) * 2011-06-28 2016-11-09 圣戈班晶体及检测公司 半导体衬底及形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021109073A1 (zh) * 2019-12-05 2021-06-10 苏州晶湛半导体有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
JP6405309B2 (ja) 2018-10-17
US20140065801A1 (en) 2014-03-06
CN104603911B (zh) 2017-03-08
WO2014037446A1 (en) 2014-03-13
KR20150052275A (ko) 2015-05-13
US9312129B2 (en) 2016-04-12
JP2015534531A (ja) 2015-12-03
EP2893552A1 (en) 2015-07-15

Similar Documents

Publication Publication Date Title
CN104603911B (zh) 具有特别的晶体特征的iii‑v族衬底材料和制造方法
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
CA2884169C (en) Aluminum nitride substrate and group-iii nitride laminate
KR20110088483A (ko) ＧａＮ 단결정 기판의 제조 방법 및 ＧａＮ 단결정 기판
CN1303131A (zh) 用于晶体生长的基底衬底和用其制造衬底的方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2007534159A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP4525309B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
CN104903993A (zh) 具有薄缓冲层的iii-v族衬底材料及制造方法
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
JP2012030991A (ja) 半導体発光素子の製造方法、半導体発光素子及びサファイア単結晶基板
JP5304715B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
CN113692459A (zh) GaN基板晶片和GaN基板晶片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170308

Termination date: 20190905

CF01 Termination of patent right due to non-payment of annual fee