JP4525309B2 - Iii−v族窒化物系半導体基板の評価方法 - Google Patents

Iii−v族窒化物系半導体基板の評価方法 Download PDF

Info

Publication number
JP4525309B2
JP4525309B2 JP2004335913A JP2004335913A JP4525309B2 JP 4525309 B2 JP4525309 B2 JP 4525309B2 JP 2004335913 A JP2004335913 A JP 2004335913A JP 2004335913 A JP2004335913 A JP 2004335913A JP 4525309 B2 JP4525309 B2 JP 4525309B2
Authority
JP
Japan
Prior art keywords
substrate
intensity
acquisition rate
gan
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004335913A
Other languages
English (en)
Other versions
JP2006147849A (ja
Inventor
裕介 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004335913A priority Critical patent/JP4525309B2/ja
Priority to US11/033,469 priority patent/US7323719B2/en
Priority to CNB2005100048124A priority patent/CN100372061C/zh
Publication of JP2006147849A publication Critical patent/JP2006147849A/ja
Application granted granted Critical
Publication of JP4525309B2 publication Critical patent/JP4525309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64Fluorescence; Phosphorescence
    • G01N21/6489Photoluminescence of semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Materials Engineering (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、III−V族窒化物系半導体基板及びその評価方法に係り、特に、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができるIII−V族窒化物系半導体基板、及び、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができる基板か否かを短時間で簡便に評価できる評価方法に関するものである。
窒化物系半導体材料は、バンドギャップが大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への応用が盛んに行われている。窒化物半導体系素子は、有機金属気相成長法(MOVPE)、分子線気相成長法(MBE)、ハイドライド気相成長法(HVPE)などの気相成長法を用いて、下地基板上にエピタキシャル成長を行うことにより得られる。しかし、これらの成長方法にて得られた結晶中には、多数の結晶欠陥が存在している。この理由として、窒化物半導体の格子定数と整合する異種下地基板がないことが挙げられる。そのため、窒化物半導体と格子定数が整合する同種の自立基板(例えば、GaN自立基板)が要望されている。
GaNのエピタキシャル成長方法における結晶欠陥の低減技術としては、ELO(Epitaxial Lateral Overgrowth)法などが知られている(例えば、特許文献1参照)。ELO法は、下地基板にストライプ状開口部を有するマスクを作製し、開口部にGaNの初期成長核を選択成長させることにより低転位のGaN層を得る技術である。下地基板にELO法でGaN層を形成後、下地基板を除去することで、良質のGaN自立基板が得られる。
特開平11−251253号公報
しかしながら、前記の方法等で得られたGaN自立基板においても、GaN自立基板の表面平坦性、不純物分布および基板の反り等に関して問題が残されていた。例えば、GaN自立基板の表面平坦性が悪い、不純物分布が悪い、あるいは反りが大きいと、そのGaN自立基板上にMOVPE法で発光素子用のエピタキシャル層を成長させても、成長層の表面平坦性及び不純物分布が悪くなる。このため、複数個のチップに切り出して発光素子を複数作製した場合、個々の発光素子の発光強度は同じGaN自立基板から形成したにもかかわらず、大きくばらついてしまう。また、そのような基板上にリソグラフィを施すことが困難になり、デバイスの良品取得率に大きく影響する。
従って、本発明の目的は、前記従来技術の問題点を解消し、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができるIII−V族窒化物系半導体基板、及び、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができる基板か否かを短時間で簡便に評価できる評価方法を提供することにある。
本発明者は、前記課題を解決すべく鋭意研究を重ね、GaN自立基板のフォトルミネッセンス(以下、PLという)測定から得られたGaN自立基板のバンド端発光ピークの表裏の強度比がGaN自立基板上に製造した光デバイスの良品取得率を左右するという知見を見出し、かかる知見に基づき本発明を完成させた。
ここで、バンド端ピークの発光強度とは、該半導体結晶から放射されるPLスペクトルにおいて、該半導体結晶のバンドギャップエネルギーに実質的に相当するエネルギーに対応したPLのピークの強度のことをいう。
前記強度比αは0.1≦α≦0.5とすることが好ましい。
前記半導体結晶をn型の不純物がドーピングされた導電性結晶とすることができる。n型とするための不純物としては、Si,O等が挙げられる。
発明のIII−V族窒化物系半導体基板の評価方法は、表面がC面のガリウム面である自立した六方晶系の窒化ガリウム単結晶基板の表面の任意の位置においてPLを測定してそのバンド端ピークの発光強度をNとし、前記測定位置に対応する同一基板上の裏面側のバンド端ピークの発光強度をNとしたときに、前記発光強度は前記表面又は前記裏面の加工ダメージ層、前記基板のキャリア濃度および結晶欠陥に応じて決まり、前記発光強度Nと前記発光強度Nとの強度比α=N/Nがα<1となるときに、25%以上の良品取得率が得られる自立基板であると評価することを特徴とする。
前記強度比αは0.1≦α≦0.5とすることが好ましい。
本発明によれば、PLにおける強度比を規定することによって、化合物半導体成長および自立した基板に必要な特性を有するIII−V族窒化物系半導体基板を提供することが可能となる。
また、本発明によれば、PLにおける強度比を規定することによって、III−V族窒化物系半導体基板上にデバイスを構成させることなく、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができる基板か否かを短時間で簡便に評価することができる。更に、PL測定は非破壊、非接触で、しかも簡単にPL測定装置を構成できるため、安価で、高効率な判別方法を提供でき、量産に適している。
GaN自立基板上に形成された光デバイスの良品取得率を左右する基板特性として、表面の平坦度、結晶品質等が挙げられ、良品取得率を向上させるためには、これらの平坦度、結晶品質等が良くなければならない。しかし、このような基板特性をそれぞれ調べて、それぞれに対応する良品取得率を調査するよりは、PL強度比を調べるほうが容易である。
本実施形態では、レーザ光をGaN自立基板に入射してGaN自立基板からの発光強度を観察するものであり、具体的には、GaN自立基板自身の表裏のバンド端発光(ピーク波長365nm)ピークのPL(Photo Luminescence)強度比に注目する。
PL強度は基板表面の加工ダメージ層、基板のキャリア濃度および結晶欠陥に左右される。加工歪や結晶欠陥が膜中に存在するとバンド端発光強度は強くなったり、弱くなったりする。例えば、膜中の結晶欠陥や不純物は、バンドギャップ中に準位を形成し、結晶中のキャリア密度を増加させてしまう。そのため、励起光源が同じパワー密度ならキャリア密度が多いほうがPL強度は増加する。
GaN自立基板は、サファイア基板上にMOVPE法でGaN層を形成し、転位を低減するELO技術などを行った後、HVPE法で膜厚を厚くする。その後、サファイア基板を除去し、GaN自立基板となる。したがって、GaN自立基板中の欠陥密度は、成長方向(表面側)に進むにつれて減少していく。つまり裏面側は表面に比べて結晶品質が悪い。結晶欠陥例えば結晶格子の周期性が線状にずれた転位は、ずれることにより結晶格子に応力が働く。この応力が表面と裏面とで異なると反りの原因にもなり得る。このような結晶欠陥には、バンドギャップ中に発光サイトを作ることが知られている。つまり基板の裏面側では、結晶品質の面からみるとPL測定バンド端発光ピーク強度が減少する。しかし、成長初期界面においては不純物原子が表面に比べて多くなる傾向があり、不純物原子濃度は膜の厚さ方向で偏析している。このため、基板裏面側は表面に比べてPL強度は大きくなる傾向がある。
GaN自立基板の表面の任意の測定位置におけるPL測定のバンド端ピークの発光強度Nと表面の測定位置に対応する同一基板上の裏面側のバンド端ピーク強度Nの強度比αが所定の範囲外であると、デバイスの良品取得率が悪くなる。後述する実施例の結果からも分かるように、α<1、好ましくは0.1≦α≦0.5の範囲であればデバイスの良品取得率が優れたものとなる。
なお、自立基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を具備するようにするため、自立基板の厚みは200μm以上であることが好ましい。また素子形成後の劈開の容易性等を考慮し、自立基板の厚さを1mm以下とするのが好ましい。1mmを超えると劈開が困難となって劈開面に凹凸が生じ、その結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となるからである。
[実施例]
(GaN自立基板の作製)
GaN自立基板を、以下の方法により作製した。
まず、φ2インチC面サファイア基板上にHVPE法でGaCl、窒素、水素、アンモニア混合ガスを1000℃以上に加熱されたサファイア基板上に吹き付けてGaN単結晶層を約330μm成長させた。成長したGaN層は、表面がC面のガリウム面である。
なお、当該GaN層には、n型の不純物をドーピングした。
次に、GaN厚膜層を自立基板とするため、BNやダイヤモンド粒度のサイズが大きい(粒度100番台から600番台)もので、サファイア基板などを荒削りし、更にBNやダイヤモンド粒度のサイズが小さい粒度(粒度1000番台以上)で丁寧に研磨し、サファイア基板を除去した。これにより、基板の裏面は鏡面に研磨された。次に基板の表面を、前述の方法で研磨し、基板表面も裏面同様に鏡面に研磨した。表1に自立基板研磨時に使用した研磨材を示す。
Figure 0004525309
本実施例では9種類の特徴を持ったn型GaN自立基板(No.1〜9)を作製し、それぞれについてLEDデバイスの良品取得率とPL測定のα値との関係を調査した。それぞれの特徴を持ったGaN自立基板を作製するため、GaN自立基板の表裏面側の研磨工程において研磨条件を変化させて作製した。例えば基板裏面(N面)の平坦性が劣る基板は、鏡面仕上げ工程において、ダイヤモンド研磨材の粒度が1000番台以下で研磨すると平坦度が劣る基板になる。同様に基板表面の平坦性が劣る基板は、表面の鏡面仕上げ工程においてダイヤモンド研磨材の粒度が小さいもので研磨し作製した。基板厚さ10μm以上のばらつきをもたせるには、表裏面の一方もしくは両方の研磨工程において加重の重さを不均一にして研磨することで作製した。欠陥密度が高い基板を作製するには、HVPE法でGaCl、窒素、水素、アンモニア混合ガスを1000℃以上に加熱されたサファイア基板上に吹き付けてGaN厚膜層を成長時にGaClとアンモニアの比率(V/III比)、成長温度を変化させることで結晶欠陥(貫通転位)が10から10[cm−2]のGaN自立基板を作製した。
(PLプロファイルの測定)
次に、9種類の特徴を持ったGaN自立基板のPLプロファイルをHe−Cdレーザ(波長:325nm)を用いて室温で測定した。
本測定において、基板表面におけるGaNバンド端発光(ピーク波長365nm)の発光強度Nと、同一位置に対応する裏面のPL測定のGaNバンド端発光強度Nの比α=N/Nを、各特徴をもった基板ごとに求めた。測定は基板の中央と周辺部4点の計5点の平均とした。実施例1〜実施例9において、同一基板内であれば測定位置に依らずαはほぼ同一の値が得られた。
(LED構造の作製)
図1を参照して、前記各基板を用いたLEDの作製方法を説明する。
LED構造の作製にはMOVPE法を用いた。LED構造はInGaNなどの多重量子井戸層である。有機金属原料として、トリメチルガリウム(TMG),トリメチルアルミニウム(TMA),トリメチルインジウム(TMI),ビスシクロペンタジエニルマグネシウム(CpMg)を用いた。ガス原料として、アンモニア(NH),シラン(SiH)を用いた。また、キャリアガスとして、水素及び窒素を用いた。
まず、前記の9種類の特徴を有するn型GaN自立基板1上に、活性層として、厚さ3nmのIn0.15Ga0.85N井戸層11が3層と、厚さ10nmのGaN障壁層12が4層から成る多重量子井戸構造(MQW)を有するInGaN系活性層10を形成した。このとき、それぞれの井戸層11及び障壁層12形成後に成長中断をおいた。その上部には、p型Al0.1Ga0.9Nクラッド層21、p型GaNコンタクト層22をこの順で形成した。また、n型GaN自立基板1の裏面にTi/Alから成るn側電極24を形成した。さらに、p型GaNコンタクト層22上にはp側電極25を形成した。
これより、図1に示す構造のLEDが得られた。
次に、基板の周辺2mmの領域を除く基板面内でのLEDチップの良品取得率を評価した。チップの良品取得率を決める要因としては、フォトリソグラフィプロセスでの物理的要因に起因するもの、発光輝度のばらつき、発光波長のばらつき、駆動電圧のばらつき、耐圧のばらつき、素子寿命、など種々あるが、ここではこれらを総合した良品取得率と定義した。
基板No.1は裏面粗さが1μm以上ある。基板No.1の表裏面は鏡面である。表面は鏡面研磨後加工歪を除去することを目的としてウェットエッチング法を行った。ウェットエッチングのエッチャントには燐酸を用いた。エッチング条件は、240℃、2時間とした。基板No.1の表面の加工ひずみはXRD測定より表面には存在しないことを確認した。基板No.1は基板裏面の平坦性が劣っており、表面段差計により測定したところ平均粗さは1μm以上あった。表面の平坦性度は数nmであった。この裏面平坦度が悪い基板No.1のα値は0.01であった。基板No.1上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は25%であった。
基板No.2では、表面に加工歪がある。成長工程は実施例1と同じである。基板研磨工程の条件は表1と同じである。基板表裏面鏡面研磨後ウェットエッチングを行っていないため基板表面には研磨による加工歪が存在していた。基板表裏面の平坦度は数nm程度であった。
図2に、この実施例の鏡面研磨されたGaN自立基板の表裏のPLスペクトルを示す。この図からも明らかなように、波長365nmでの裏面側PL強度は1.4×10(a.u.)、表面側PL強度は0.18×10(a.u.)であり、強度比のα値は0.13であった。
基板No.2上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は65%であった。
基板No.3は、GaN厚膜成長時の成長温度を1000℃から900℃に温度を下げて、成長させた。成長温度以外の基板成長工程の条件は実施例1と同じである。基板研磨工程の条件は表1と同じである。基板No.3は、表裏面鏡面研磨後、ウェットエッチング処理を行った。ウェットエッチング後表面のXRD(X線回折)測定したところ、XRDから見積もられた転位は従来の成長条件で作製できるGaN自立基板より1.5倍程度大きかった。基板No.3の基板表裏面の平坦度は数nm程度であった。基板No.3のα値は0.2であった。基板No.3上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は77%であった。
基板No.4では、表裏面鏡面研磨後に面内で平均10μm以上の膜厚差があった。基板成長工程の条件は実施例1と同じである。基板研磨工程は基板表裏面の鏡面研磨時の加工圧力のバランスを変えて研磨した以外、研磨工程条件は表1と同じである。表裏面鏡面研磨後ウェットエッチング処理を行ったため、基板表面には加工歪がなかった。基板表裏面の平坦度は数nmであり、基板No.4のα値は0.39であった。基板No.4上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は78%であった。
基板No.5は、基板表面平坦度が数nmと良い基板である。基板成長工程の条件は実施例1と同じである。基板研磨工程の条件は表1と同じである。基板表裏面研磨後ウェットエッチング処理を行ったため、表面には加工歪がなかった。基板No.5のα値は0.49であった。基板No.5上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は82%であった。
基板No.6は、HVPEの原料ガスの純度を落としてGaN厚膜を成長させた基板である。原料ガスの純度を落とす以外の成長工程の条件は実施例1と同じである。基板研磨工程の条件は表1と同じである。基板No.6をXRD測定したところ、XRDから見積もられる転位は従来と同程度であった。基板表裏面を鏡面研磨後、ウェットエッチング処理を行ったため、基板表面には加工歪がなかった。基板表裏面の平坦度は数nmであり、基板No.6のα値は0.77であった。基板No.6上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は49%であった。
基板No.7は、基板表面の平坦度が数百nmと悪い基板である。基板成長工程は実施例1と同じであるが、基板研磨工程の表面鏡面の研磨時に用いたダイヤモンド研磨材の粒度を1000番台と落として研磨した基板である。その他の研磨工程の条件は表1と同じである。鏡面研磨後、基板表面にウェットエッチング処理を行ったため、基板表面には加工歪はなかった。基板裏面の平坦度は数nmであり、基板No.7のα値は0.98であった。基板No.7上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は47%であった。
基板No.8は、基板表面の平坦度が数μmであり、実施例7の基板よりさらに表面粗さが悪い基板である。基板成長工程は実施例1と同じであるが、研磨工程の基板表面研磨時のダイヤモンド研磨材の粒度を800番台に落とした。その他の研磨工程の条件は表1と同じである。鏡面研磨後、基板表面はウェットエッチング処理を行ったため、基板表面には加工歪はなかった。基板No.8のα値は、1.05であった。基板No.8上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は10%であった。
基板No.9は基板表面に研磨傷が残存している基板である。基板No.9の鏡面研磨後の表面をAFM(atomic force microscope;原子間力顕微鏡)観察したところ深さ3nm程度のスクラッチが多数存在していた。本実施例は鏡面研磨後のウェットエッチング時間を1時間と短くした。その他の基板成長工程や研磨工程の各条件は実施例1と同じである。基板No.9のα値は、1.25であった。基板No.9上に前記の方法でLEDを作製し良品取得率を調べたところ、LEDデバイスの良品取得率は10%であった。
図3に、実施例1〜9についてのPLのα値とLED良品取得率との相関を示す。
LEDチップの良品取得率を左右する要因は多数あるにもかかわらず、図3より、PLのα値と良い相関を示し、α値が1を超えると、LEDチップの良品歩留りは極端に低下することが確認できた。高いLEDチップの良品歩留りを得るためには、α値は0.1≦α≦0.5の範囲にあることが望ましいことが分かった。
各実施例で作製するLEDの構造を示す模式図である。 実施例2のGaN自立基板の表裏のPLスペクトルを示す図である。 実施例1〜9についてのPLのα値とLED良品取得率との相関を表すグラフである。
符号の説明
1 n型GaN自立基板
10 InGaN系活性層
11 InGaN井戸層
12 GaN障壁層
21 p型AlGaNクラッド層
22 p型GaNコンタクト層
24 n側電極
25 p側電極

Claims (2)

  1. 表面がC面のガリウム面である自立した六方晶系の窒化ガリウム単結晶基板の表面の任意の位置においてフォトルミネッセンスを測定してそのバンド端ピークの発光強度をNとし、前記測定位置に対応する同一基板上の裏面側のバンド端ピークの発光強度をNとしたときに、前記発光強度は前記表面又は前記裏面の加工ダメージ層、前記基板のキャリア濃度および結晶欠陥に応じて決まり、前記発光強度Nと前記発光強度Nとの強度比α=N/Nがα<1となるときに、25%以上の良品取得率が得られる自立基板であると評価することを特徴とするIII−V族窒化物系半導体基板の評価方法。
  2. 前記強度比αが0.1≦α≦0.5であることを特徴とする請求項記載のIII−V族窒化物系半導体基板の評価方法。
JP2004335913A 2004-11-19 2004-11-19 Iii−v族窒化物系半導体基板の評価方法 Expired - Fee Related JP4525309B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004335913A JP4525309B2 (ja) 2004-11-19 2004-11-19 Iii−v族窒化物系半導体基板の評価方法
US11/033,469 US7323719B2 (en) 2004-11-19 2005-01-12 Group III-V nitride series semiconductor substrate and assessment method therefor
CNB2005100048124A CN100372061C (zh) 2004-11-19 2005-01-27 Ⅲ-ⅴ族氮化物系半导体基板及其评价方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335913A JP4525309B2 (ja) 2004-11-19 2004-11-19 Iii−v族窒化物系半導体基板の評価方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010090577A Division JP5304715B2 (ja) 2010-04-09 2010-04-09 Iii−v族窒化物系半導体基板

Publications (2)

Publication Number Publication Date
JP2006147849A JP2006147849A (ja) 2006-06-08
JP4525309B2 true JP4525309B2 (ja) 2010-08-18

Family

ID=36460140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335913A Expired - Fee Related JP4525309B2 (ja) 2004-11-19 2004-11-19 Iii−v族窒化物系半導体基板の評価方法

Country Status (3)

Country Link
US (1) US7323719B2 (ja)
JP (1) JP4525309B2 (ja)
CN (1) CN100372061C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772604B2 (en) 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
US20090275157A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device shaping
EP2070123A2 (en) * 2006-10-02 2009-06-17 Illumitex, Inc. Led system and method
JP4935591B2 (ja) * 2007-09-11 2012-05-23 住友電気工業株式会社 Iii族窒化物半導体光素子を作製する方法、およびフォトルミネッセンススペクトルを測定する方法
JP5181885B2 (ja) * 2007-10-05 2013-04-10 住友電気工業株式会社 GaN基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハ
EP2045374A3 (en) 2007-10-05 2011-02-16 Sumitomo Electric Industries, Ltd. Method of manufacturing a GaN substrate and a GaN epitaxial wafer
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Iii族窒化物単結晶インゴットの製造方法、及びiii族窒化物単結晶基板の製造方法
US7829358B2 (en) 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US20130146904A1 (en) * 2011-12-07 2013-06-13 Cree, Inc. Optoelectronic Structures with High Lumens Per Wafer
JP2013211313A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第13族金属窒化物半導体基板の検査方法および製造方法
JP6269368B2 (ja) * 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板
CN105914276B (zh) * 2016-06-30 2018-08-14 映瑞光电科技(上海)有限公司 一种发光二级管的外延结构及其制备方法
CN106783579B (zh) * 2016-12-29 2019-12-13 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
JP6493511B2 (ja) * 2017-12-27 2019-04-03 住友電気工業株式会社 窒化ガリウム基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP3581145B1 (ja) * 2003-05-06 2004-10-27 住友電気工業株式会社 窒化物半導体基板の加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706452B2 (ja) * 1996-12-24 2005-10-12 ローム株式会社 半導体発光素子
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP3581145B1 (ja) * 2003-05-06 2004-10-27 住友電気工業株式会社 窒化物半導体基板の加工方法

Also Published As

Publication number Publication date
JP2006147849A (ja) 2006-06-08
CN1776887A (zh) 2006-05-24
US20060108590A1 (en) 2006-05-25
US7323719B2 (en) 2008-01-29
CN100372061C (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
US7323719B2 (en) Group III-V nitride series semiconductor substrate and assessment method therefor
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
JP4720125B2 (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP4696886B2 (ja) 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
CN1877805B (zh) 化合物半导体构件的损伤评价方法
US7847313B2 (en) Group III-V nitride-based semiconductor substrate and group III-V nitride-based light emitting device
JP5212283B2 (ja) Iii族窒化物半導体自立基板の製造方法、iii族窒化物半導体自立基板、iii族窒化物半導体デバイスの製造方法及びiii族窒化物半導体デバイス
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP5552873B2 (ja) 窒化物半導体基板、その製造方法及び窒化物半導体デバイス
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
JP2012507874A (ja) 無極性または半極性AlInNおよびAlInGaN合金に基づく光電子デバイス
WO2016143653A1 (ja) Iii族窒化物積層体、及び該積層体を有する発光素子
JP2003069156A (ja) 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
US20110147759A1 (en) Group iii nitride semiconductor substrate and manufacturing method of the same
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
JP2014520748A (ja) 半導体基板及び製造方法
JP5065625B2 (ja) GaN単結晶基板の製造方法
JP4724901B2 (ja) 窒化物半導体の製造方法
JP5931737B2 (ja) 光学素子の製造方法
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
JP5304715B2 (ja) Iii−v族窒化物系半導体基板
JP5488562B2 (ja) 窒化物半導体基板の製造方法
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees