JP3706452B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3706452B2 JP3706452B2 JP34294096A JP34294096A JP3706452B2 JP 3706452 B2 JP3706452 B2 JP 3706452B2 JP 34294096 A JP34294096 A JP 34294096A JP 34294096 A JP34294096 A JP 34294096A JP 3706452 B2 JP3706452 B2 JP 3706452B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- layer
- semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 51
- 229910002601 GaN Inorganic materials 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 238000005253 cladding Methods 0.000 description 6
- -1 gallium nitride compound Chemical class 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000280258 Dyschoriste linearis Species 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は発光層で発光する光を透過する基板の裏面に反射膜が設けられ、基板の表面に積層される半導体層の表面側から発光させる半導体発光素子に関する。さらに詳しくは、ウェハの状態で基板の裏面をスライシング（ダイヤモンドカッタで線を入れる）してチップに切断分離する場合に、そのスライシングの位置決めを容易に行うことができる半導体発光素子に関する。
【０００２】
【従来の技術】
半導体発光素子で、発光する光を基板が透過させる場合、その基板の裏面側に光反射膜を設けて裏面側に進んだ光も効率よく反射させて利用し、表面側の外部発光効率を向上させる方法が用いられている。たとえば青色系（紫外線から黄色）の発光素子用のチッ化ガリウム系化合物半導体層は、青色系の光を透過させるサファイア（Ａｌ2 Ｏ3 単結晶）基板上にエピタキシャル成長される。
【０００３】
このチッ化ガリウム系化合物半導体結晶層を用いた青色系の半導体発光素子の基本構造は、たとえば図４に示されるような構造になっている。すなわち、サファイア基板２１上にたとえばＧａＮからなる低温バッファ層２２と、高温でｎ形のＧａＮがエピタキシャル成長されたｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とからなり、その表面にｐ側（上部）電極２８が設けられ、積層された半導体層の一部がエッチングされて露出したｎ形層２３の表面にｎ側（下部）電極２９が設けられることにより形成されている。この構造で、積層された半導体層の表面、すなわちｐ側電極２８側からの光を利用する場合、基板２１側に進んだ光を有効に利用するため、基板２１の裏面全面にＡｌ薄膜などからなる光反射膜２１ａが設けられる。
【０００４】
一方、この種の半導体発光素子チップ（たとえば３６０μｍ×３６０μｍ程度の大きさ）は、たとえば２インチ程度の円形のウェハにマトリクス状に多数のチップがウェハプロセスで形成され、最終的に各チップに切断分離されて製造される。この各チップに切断分離される場合、サファイア基板上にチッ化ガリウム系化合物半導体が積層される発光素子のように、基板をダイシングすることができないとき、基板２１の裏面にダイヤモンドペンによりスライシングをして割ることにより各チップに分割されている。
【０００５】
【発明が解決しようとする課題】
前述のように、ウェハの裏面にスライシングをして各チップに分割する半導体発光素子において、基板の裏面の全面に光反射膜が設けられていると、基板の裏面側からは表面側の積層された半導体層に形成されているチップのパターンを認識することができない。そのため、スライシングの位置決めをするのが困難であるという問題がある。
【０００６】
本発明は、このような問題を解決するためになされたもので、基板の裏面に光反射膜が設けられながら、基板表面側に積層された半導体層のチップのパターンを基板の裏面側から認識することができ、容易に各チップに分割することができる半導体発光素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による半導体発光素子は、発光層で発光する光を透過させる基板と、該基板上に積層され前記発光層を含む半導体層と、前記基板の裏面に設けられる光反射膜とからなり、該光反射膜は、円形、矩形および格子状のうちのどれか１種類のパターンが１個のチップ内に２以上のパターンを含むように規則的に形成され、かつ、該パターンの隙間から隣接するチップの境界部を認識することができるように部分的に設けられている。
【０００８】
ここに光反射膜が部分的に設けられるとは、円形もしくは矩形形状などの任意の形状で、規則的にまたは不規則的に不連続に点在して光反射膜が設けられたり、格子状もしくは網目状に光反射膜が設けられることにより、光反射膜のない部分がとびとびに点在するように設けられることを意味する。
【０００９】
この構造にすることにより、光反射膜が設けられている部分で光を反射して表面側での外部発光効率を向上させ、光反射膜のない部分で基板を通して半導体層に形成されたチップパターンを認識することができる。そのため、スライシングの位置を容易に認識することができ、ウェハから各チップへの分割作業が非常に容易になる。
【００１０】
前記基板の裏面に設けられる光反射膜の全面積が、前記基板の裏面面積に対して５０〜９０％であれば、光の反射効率を余り下げることなく、基板の裏面から半導体層に形成されたチップパターンを認識することができるため好ましい。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。図１には、たとえば青色系の発光に適したチッ化ガリウム系化合物半導体層がサファイア基板上に積層される本発明の半導体発光素子の断面説明図およびそのウェハ状態の底面図が示されている。
【００１２】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１３】
本発明の半導体発光素子は、図１に示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に発光層を形成する半導体層２〜５が積層されて、その表面側の半導体層には拡散メタル層７を介してｐ側電極（上部電極）８が形成されている。また、積層された半導体層３〜５の一部が除去されて露出したｎ形層３にｎ側電極（下部電極）９が形成されている。また、基板１の裏面には、光反射膜１ａが点在するように部分的に設けられている。
【００１４】
基板１上に積層される半導体層は、たとえばＧａＮからなる低温バッファ層２が０.０１〜０.２μｍ程度堆積され、ついでクラッド層となるｎ形層３が１〜５μｍ程度堆積され、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体からなる活性層４が０.００５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層５ａおよびＧａＮ層５ｂからなるｐ形層（クラッド層）５が０.２〜１μｍ程度、それぞれ順次積層されることにより構成されている。
【００１５】
なお、ｐ形層５はＡｌＧａＮ系化合物半導体層５ａとＧａＮ層５ｂとの複層になっているが、キャリアの閉じ込め効果の点からＡｌを含む層が設けられることが好ましいためで、ＧａＮ層だけでもよい。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を設けて複層にしてもよく、またこれらを他のチッ化ガリウム系化合物半導体層で形成することもできる。さらに、この例では、ｎ形層とｐ形層とで活性層が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。
【００１６】
本発明の半導体発光素子では、基板１の裏面に光反射膜１ａが設けられており、活性層４で発光して基板１側に進んだ光を反射させて積層された半導体層の表面側から放射させる構造になっている。この光反射膜１ａは、たとえばアルミニウムや銀などの光反射率の高い金属を真空蒸着などにより付着させたり、酸化マグネシウム、酸化チタン、硫酸バリウム、酸化アルミニウムなどの光反射率の高い金属酸化物やセラミックスをスパッタリングなどにより付着することにより設けられる。その厚さは、０.１〜１μｍ程度設けられれば充分に光を反射する。本発明では、この光反射膜１ａが全面に設けられないで、たとえば図１（ｂ）にウェハの底面図が示されるように、水玉状に点在して、部分的に設けられていることに特徴がある。
【００１７】
このように、光反射膜１ａが部分的に設けられるようにするには、前述の真空蒸着やスパッタリングなどにより全面に成膜をした後に、レジスト膜などを設けてパターニングをし、エッチングをすることにより形成されたり、光反射膜が設けられない部分に予めレジスト膜をパターニングして設けておき、全面に前述の光反射膜を成膜した後にレジスト膜を除去するリフトオフ法により設けられる。金属酸化物やセラミックスなどはエッチングをし難いため、リフトオフ法の方が便利である。
【００１８】
前述の部分的に設けられる光反射膜１ａのそれぞれの大きさは、たとえば水玉の円形の直径Ｄ（図１（ｃ）参照）が１００〜１５０μｍ程度で、そのピッチＰ１（図１（ｃ）参照）は１００〜１５０μｍ程度に形成される。この水玉状の光反射膜１ａのそれぞれの大きさおよびピッチは、基板１の表面の半導体層のチップパターンの大きさ、および所望の光反射率との関係から定められる。基板表面のチップパターンは、たとえば図３にウェハの一部の平面拡大図が示されるように、マトリクス状に各チップ１１が形成され、その境界部のスライシング線Ｓで分割される。したがって、基板の裏面からこのスライシング線Ｓの位置を認識することができるように、光反射膜のパターンが設けられれば、光反射膜の面積が大きいほど光反射率が高くなるため好ましい。なお、図３で８、９はそれぞれｐ側電極、ｎ側電極を示し、図１に示されるように積層された半導体層が一部エッチングされて凹んだ部分にｎ形層３が露出しており、ｐ形層５を含むメサ状に高く残った部分が拡散メタル層７として示されている。
【００１９】
以上のように本発明によれば、ウェハの基板の裏面に設けられる光反射膜が部分的に設けられて、光反射膜のある部分とない部分とが交互に繰り返されているため、その光反射膜の隙間部から基板の表面側の積層された半導体層のチップのパターンを認識することができる。そのため、基板の裏面側からでもチップ間の境界位置を正確に認識することができ、基板の裏面側から正確に、かつ、容易に各チップへの分割をすることができる。一方、基板の裏面にはその隙間部以外の大部分の面積に光反射膜が設けられているため、発光層で発光して基板側に進んだ光もその光反射膜により反射して表面側に放射する。その結果、発光層で発光して積層された半導体層の表面側から外部に取り出される光の割合（外部発光効率）を高く維持することができる。
【００２０】
本発明の部分的に設けられる光反射膜は、基板の裏面側から積層された半導体層のパターンを認識できるように設けられるものであるため、チップ１１の大きさ（通常、一辺Ｔが３００〜４００μｍ程度の正方形）に対して、光反射膜１ａのパターンのピッチはその隙間部とスライシング線Ｓとが一致するように、チップの一辺より小さいことが望ましい。なお、光反射率に関しては、光反射膜１ａのない部分でも全然光が反射しないわけではなく、リードなどにチップ１１をダイボンディングする接着剤またはリードのダイパッド部分によっても反射し、種々検討を重ねた結果、全体の面積に対して、設けられる光反射膜の面積が５０〜９０％程度であれば、光の取出し効率が高く、ウェハへのスライシングのための各チップパターンの認識を容易に行うことができた。
【００２１】
部分的に設けられる光反射膜１ａのパターン形状は、前述のような円形状であれば、光反射膜の間隙部に必ずスライシング線Ｓが現れやすくて好ましい。しかし、円形状でなくても図２（ａ）〜（ｂ）に示されるように、矩形状や格子状など他の形状で部分的に設けられてもよい。図２（ａ）に示されるように矩形状に設けられる場合は、たとえばその一辺Ａが１００〜１５０μｍ程度、ピッチＰ２が１５０〜２００μｍ程度に設けられる。また、図２（ｂ）に示されるように格子状（網目状）に設けられる場合は、たとえば光反射膜１ａの幅Ｃが５０〜８０μｍ程度、そのピッチＰ３が８０〜１００μｍ程度に設けられる。
【００２２】
前述の各例では光反射膜のパターンが規則的に設けられているが、規則的に設けられることにより、積層された半導体のチップのパターンと光反射膜のパターンとを同じピッチにすることができる。そうすることにより、光反射膜のパターンにより分割位置を認識することができ、スライシングをするダイヤモンドペンの位置合わせが一層容易となる。しかし、光反射膜は隙間を有するように部分的に設けられておれば、ランダムなパターンでもよい。
【００２３】
つぎに、このような半導体発光素子の製法について説明をする。前述のように、たとえば２インチ程度のサファイア基板からなるウェハに通常の方法で発光層を形成するように半導体層を積層し、各電極を形成する。その後、半導体の積層装置からウェハを取り出し、ウェハを裏向きにして真空蒸着装置に入れてＡｌを基板の裏面に０.１〜１μｍ程度蒸着する。その後、Ａｌの蒸着面にレジスト膜を設け、パターニングをして露出したＡｌを、たとえば希塩酸または酢酸とリン酸の混合溶液または水酸化ナトリウム水溶液などによりエッチングすることにより、図１（ｂ）に示されるような水玉状の光反射膜１ａを形成することができる。なお、蒸着前にサファイア基板をある程度薄くするためにラッピングすることが、後の各チップへの分割のときに分割し易くて好ましい。さらに、ラッピングと同時に裏面を鏡面化することが反射効率を向上させることができるため好ましい。
【００２４】
その後、ウェハを裏向きにしてスライシング装置に載せ、装置に取付けの顕微鏡により、光反射膜の除去されている部分から、基板の反対側の半導体層のメサ形状を観察し、チップの境界線のスライシングの位置を認識する。その位置がスライシングを入れる場所になるようにウェハの位置合せをして一定間隔でスライシングをする。９０゜ずらせた横方向についても同様にスライシングをし、スライシングの位置でウェハを順次割ることにより、各チップに分割する。その結果、図１に示されるような半導体発光素子チップが得られる。
【００２５】
【発明の効果】
本発明によれば、ウェハから各チップに分割するためスライシングをするときに、光反射膜が付着していない部分から、表面側の半導体層のチップパターンを認識することができるため、その位置決め作業が非常に容易となり、作業効率が向上する。さらに、正確な位置でスライシングをすることができるため、歩留りも向上する。しかも裏面に光反射膜が設けられており、外部発光効率が向上した半導体発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の説明図である。
【図２】基板裏面に設けられる光反射膜のパターンの他の例を示す図である。
【図３】ウェハに設けられるチップパターンの例を示す図である。
【図４】従来の半導体発光素子の一例の斜視説明図である。
【符号の説明】
１ 絶縁基板
１ａ 光反射膜
３ ｎ形層
４ 活性層
５ ｐ形層
【発明の属する技術分野】
本発明は発光層で発光する光を透過する基板の裏面に反射膜が設けられ、基板の表面に積層される半導体層の表面側から発光させる半導体発光素子に関する。さらに詳しくは、ウェハの状態で基板の裏面をスライシング（ダイヤモンドカッタで線を入れる）してチップに切断分離する場合に、そのスライシングの位置決めを容易に行うことができる半導体発光素子に関する。
【０００２】
【従来の技術】
半導体発光素子で、発光する光を基板が透過させる場合、その基板の裏面側に光反射膜を設けて裏面側に進んだ光も効率よく反射させて利用し、表面側の外部発光効率を向上させる方法が用いられている。たとえば青色系（紫外線から黄色）の発光素子用のチッ化ガリウム系化合物半導体層は、青色系の光を透過させるサファイア（Ａｌ2 Ｏ3 単結晶）基板上にエピタキシャル成長される。
【０００３】
このチッ化ガリウム系化合物半導体結晶層を用いた青色系の半導体発光素子の基本構造は、たとえば図４に示されるような構造になっている。すなわち、サファイア基板２１上にたとえばＧａＮからなる低温バッファ層２２と、高温でｎ形のＧａＮがエピタキシャル成長されたｎ形層（クラッド層）２３と、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体からなる活性層２４と、ｐ形のＧａＮからなるｐ形層（クラッド層）２５とからなり、その表面にｐ側（上部）電極２８が設けられ、積層された半導体層の一部がエッチングされて露出したｎ形層２３の表面にｎ側（下部）電極２９が設けられることにより形成されている。この構造で、積層された半導体層の表面、すなわちｐ側電極２８側からの光を利用する場合、基板２１側に進んだ光を有効に利用するため、基板２１の裏面全面にＡｌ薄膜などからなる光反射膜２１ａが設けられる。
【０００４】
一方、この種の半導体発光素子チップ（たとえば３６０μｍ×３６０μｍ程度の大きさ）は、たとえば２インチ程度の円形のウェハにマトリクス状に多数のチップがウェハプロセスで形成され、最終的に各チップに切断分離されて製造される。この各チップに切断分離される場合、サファイア基板上にチッ化ガリウム系化合物半導体が積層される発光素子のように、基板をダイシングすることができないとき、基板２１の裏面にダイヤモンドペンによりスライシングをして割ることにより各チップに分割されている。
【０００５】
【発明が解決しようとする課題】
前述のように、ウェハの裏面にスライシングをして各チップに分割する半導体発光素子において、基板の裏面の全面に光反射膜が設けられていると、基板の裏面側からは表面側の積層された半導体層に形成されているチップのパターンを認識することができない。そのため、スライシングの位置決めをするのが困難であるという問題がある。
【０００６】
本発明は、このような問題を解決するためになされたもので、基板の裏面に光反射膜が設けられながら、基板表面側に積層された半導体層のチップのパターンを基板の裏面側から認識することができ、容易に各チップに分割することができる半導体発光素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による半導体発光素子は、発光層で発光する光を透過させる基板と、該基板上に積層され前記発光層を含む半導体層と、前記基板の裏面に設けられる光反射膜とからなり、該光反射膜は、円形、矩形および格子状のうちのどれか１種類のパターンが１個のチップ内に２以上のパターンを含むように規則的に形成され、かつ、該パターンの隙間から隣接するチップの境界部を認識することができるように部分的に設けられている。
【０００８】
ここに光反射膜が部分的に設けられるとは、円形もしくは矩形形状などの任意の形状で、規則的にまたは不規則的に不連続に点在して光反射膜が設けられたり、格子状もしくは網目状に光反射膜が設けられることにより、光反射膜のない部分がとびとびに点在するように設けられることを意味する。
【０００９】
この構造にすることにより、光反射膜が設けられている部分で光を反射して表面側での外部発光効率を向上させ、光反射膜のない部分で基板を通して半導体層に形成されたチップパターンを認識することができる。そのため、スライシングの位置を容易に認識することができ、ウェハから各チップへの分割作業が非常に容易になる。
【００１０】
前記基板の裏面に設けられる光反射膜の全面積が、前記基板の裏面面積に対して５０〜９０％であれば、光の反射効率を余り下げることなく、基板の裏面から半導体層に形成されたチップパターンを認識することができるため好ましい。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。図１には、たとえば青色系の発光に適したチッ化ガリウム系化合物半導体層がサファイア基板上に積層される本発明の半導体発光素子の断面説明図およびそのウェハ状態の底面図が示されている。
【００１２】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物からなる半導体をいう。
【００１３】
本発明の半導体発光素子は、図１に示されるように、たとえばサファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板１の表面に発光層を形成する半導体層２〜５が積層されて、その表面側の半導体層には拡散メタル層７を介してｐ側電極（上部電極）８が形成されている。また、積層された半導体層３〜５の一部が除去されて露出したｎ形層３にｎ側電極（下部電極）９が形成されている。また、基板１の裏面には、光反射膜１ａが点在するように部分的に設けられている。
【００１４】
基板１上に積層される半導体層は、たとえばＧａＮからなる低温バッファ層２が０.０１〜０.２μｍ程度堆積され、ついでクラッド層となるｎ形層３が１〜５μｍ程度堆積され、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばＩｎＧａＮ系化合物半導体からなる活性層４が０.００５〜０.３μｍ程度、ｐ形のＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物半導体層５ａおよびＧａＮ層５ｂからなるｐ形層（クラッド層）５が０.２〜１μｍ程度、それぞれ順次積層されることにより構成されている。
【００１５】
なお、ｐ形層５はＡｌＧａＮ系化合物半導体層５ａとＧａＮ層５ｂとの複層になっているが、キャリアの閉じ込め効果の点からＡｌを含む層が設けられることが好ましいためで、ＧａＮ層だけでもよい。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を設けて複層にしてもよく、またこれらを他のチッ化ガリウム系化合物半導体層で形成することもできる。さらに、この例では、ｎ形層とｐ形層とで活性層が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。
【００１６】
本発明の半導体発光素子では、基板１の裏面に光反射膜１ａが設けられており、活性層４で発光して基板１側に進んだ光を反射させて積層された半導体層の表面側から放射させる構造になっている。この光反射膜１ａは、たとえばアルミニウムや銀などの光反射率の高い金属を真空蒸着などにより付着させたり、酸化マグネシウム、酸化チタン、硫酸バリウム、酸化アルミニウムなどの光反射率の高い金属酸化物やセラミックスをスパッタリングなどにより付着することにより設けられる。その厚さは、０.１〜１μｍ程度設けられれば充分に光を反射する。本発明では、この光反射膜１ａが全面に設けられないで、たとえば図１（ｂ）にウェハの底面図が示されるように、水玉状に点在して、部分的に設けられていることに特徴がある。
【００１７】
このように、光反射膜１ａが部分的に設けられるようにするには、前述の真空蒸着やスパッタリングなどにより全面に成膜をした後に、レジスト膜などを設けてパターニングをし、エッチングをすることにより形成されたり、光反射膜が設けられない部分に予めレジスト膜をパターニングして設けておき、全面に前述の光反射膜を成膜した後にレジスト膜を除去するリフトオフ法により設けられる。金属酸化物やセラミックスなどはエッチングをし難いため、リフトオフ法の方が便利である。
【００１８】
前述の部分的に設けられる光反射膜１ａのそれぞれの大きさは、たとえば水玉の円形の直径Ｄ（図１（ｃ）参照）が１００〜１５０μｍ程度で、そのピッチＰ１（図１（ｃ）参照）は１００〜１５０μｍ程度に形成される。この水玉状の光反射膜１ａのそれぞれの大きさおよびピッチは、基板１の表面の半導体層のチップパターンの大きさ、および所望の光反射率との関係から定められる。基板表面のチップパターンは、たとえば図３にウェハの一部の平面拡大図が示されるように、マトリクス状に各チップ１１が形成され、その境界部のスライシング線Ｓで分割される。したがって、基板の裏面からこのスライシング線Ｓの位置を認識することができるように、光反射膜のパターンが設けられれば、光反射膜の面積が大きいほど光反射率が高くなるため好ましい。なお、図３で８、９はそれぞれｐ側電極、ｎ側電極を示し、図１に示されるように積層された半導体層が一部エッチングされて凹んだ部分にｎ形層３が露出しており、ｐ形層５を含むメサ状に高く残った部分が拡散メタル層７として示されている。
【００１９】
以上のように本発明によれば、ウェハの基板の裏面に設けられる光反射膜が部分的に設けられて、光反射膜のある部分とない部分とが交互に繰り返されているため、その光反射膜の隙間部から基板の表面側の積層された半導体層のチップのパターンを認識することができる。そのため、基板の裏面側からでもチップ間の境界位置を正確に認識することができ、基板の裏面側から正確に、かつ、容易に各チップへの分割をすることができる。一方、基板の裏面にはその隙間部以外の大部分の面積に光反射膜が設けられているため、発光層で発光して基板側に進んだ光もその光反射膜により反射して表面側に放射する。その結果、発光層で発光して積層された半導体層の表面側から外部に取り出される光の割合（外部発光効率）を高く維持することができる。
【００２０】
本発明の部分的に設けられる光反射膜は、基板の裏面側から積層された半導体層のパターンを認識できるように設けられるものであるため、チップ１１の大きさ（通常、一辺Ｔが３００〜４００μｍ程度の正方形）に対して、光反射膜１ａのパターンのピッチはその隙間部とスライシング線Ｓとが一致するように、チップの一辺より小さいことが望ましい。なお、光反射率に関しては、光反射膜１ａのない部分でも全然光が反射しないわけではなく、リードなどにチップ１１をダイボンディングする接着剤またはリードのダイパッド部分によっても反射し、種々検討を重ねた結果、全体の面積に対して、設けられる光反射膜の面積が５０〜９０％程度であれば、光の取出し効率が高く、ウェハへのスライシングのための各チップパターンの認識を容易に行うことができた。
【００２１】
部分的に設けられる光反射膜１ａのパターン形状は、前述のような円形状であれば、光反射膜の間隙部に必ずスライシング線Ｓが現れやすくて好ましい。しかし、円形状でなくても図２（ａ）〜（ｂ）に示されるように、矩形状や格子状など他の形状で部分的に設けられてもよい。図２（ａ）に示されるように矩形状に設けられる場合は、たとえばその一辺Ａが１００〜１５０μｍ程度、ピッチＰ２が１５０〜２００μｍ程度に設けられる。また、図２（ｂ）に示されるように格子状（網目状）に設けられる場合は、たとえば光反射膜１ａの幅Ｃが５０〜８０μｍ程度、そのピッチＰ３が８０〜１００μｍ程度に設けられる。
【００２２】
前述の各例では光反射膜のパターンが規則的に設けられているが、規則的に設けられることにより、積層された半導体のチップのパターンと光反射膜のパターンとを同じピッチにすることができる。そうすることにより、光反射膜のパターンにより分割位置を認識することができ、スライシングをするダイヤモンドペンの位置合わせが一層容易となる。しかし、光反射膜は隙間を有するように部分的に設けられておれば、ランダムなパターンでもよい。
【００２３】
つぎに、このような半導体発光素子の製法について説明をする。前述のように、たとえば２インチ程度のサファイア基板からなるウェハに通常の方法で発光層を形成するように半導体層を積層し、各電極を形成する。その後、半導体の積層装置からウェハを取り出し、ウェハを裏向きにして真空蒸着装置に入れてＡｌを基板の裏面に０.１〜１μｍ程度蒸着する。その後、Ａｌの蒸着面にレジスト膜を設け、パターニングをして露出したＡｌを、たとえば希塩酸または酢酸とリン酸の混合溶液または水酸化ナトリウム水溶液などによりエッチングすることにより、図１（ｂ）に示されるような水玉状の光反射膜１ａを形成することができる。なお、蒸着前にサファイア基板をある程度薄くするためにラッピングすることが、後の各チップへの分割のときに分割し易くて好ましい。さらに、ラッピングと同時に裏面を鏡面化することが反射効率を向上させることができるため好ましい。
【００２４】
その後、ウェハを裏向きにしてスライシング装置に載せ、装置に取付けの顕微鏡により、光反射膜の除去されている部分から、基板の反対側の半導体層のメサ形状を観察し、チップの境界線のスライシングの位置を認識する。その位置がスライシングを入れる場所になるようにウェハの位置合せをして一定間隔でスライシングをする。９０゜ずらせた横方向についても同様にスライシングをし、スライシングの位置でウェハを順次割ることにより、各チップに分割する。その結果、図１に示されるような半導体発光素子チップが得られる。
【００２５】
【発明の効果】
本発明によれば、ウェハから各チップに分割するためスライシングをするときに、光反射膜が付着していない部分から、表面側の半導体層のチップパターンを認識することができるため、その位置決め作業が非常に容易となり、作業効率が向上する。さらに、正確な位置でスライシングをすることができるため、歩留りも向上する。しかも裏面に光反射膜が設けられており、外部発光効率が向上した半導体発光素子が得られる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の説明図である。
【図２】基板裏面に設けられる光反射膜のパターンの他の例を示す図である。
【図３】ウェハに設けられるチップパターンの例を示す図である。
【図４】従来の半導体発光素子の一例の斜視説明図である。
【符号の説明】
１ 絶縁基板
１ａ 光反射膜
３ ｎ形層
４ 活性層
５ ｐ形層
Claims (2)
- 発光層で発光する光を透過させる基板と、該基板上に積層され前記発光層を含む半導体層と、前記基板の裏面に設けられる光反射膜とからなり、該光反射膜は、円形、矩形および格子状のうちのどれか１種類のパターンが１個のチップ内に２以上のパターンを含むように規則的に形成され、かつ、該パターンの隙間から隣接するチップの境界部を認識することができるように部分的に設けられてなる半導体発光素子。
- 前記基板の裏面に設けられる光反射膜の全面積が、前記基板の裏面面積に対して５０〜９０％である請求項１記載の半導体発光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34294096A JP3706452B2 (ja) | 1996-12-24 | 1996-12-24 | 半導体発光素子 |
| US08/993,091 US5939735A (en) | 1996-12-24 | 1997-12-18 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34294096A JP3706452B2 (ja) | 1996-12-24 | 1996-12-24 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190054A JPH10190054A (ja) | 1998-07-21 |
| JP3706452B2 true JP3706452B2 (ja) | 2005-10-12 |
Family
ID=18357701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34294096A Expired - Fee Related JP3706452B2 (ja) | 1996-12-24 | 1996-12-24 | 半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5939735A (ja) |
| JP (1) | JP3706452B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235141B1 (en) * | 1996-09-27 | 2001-05-22 | Digital Optics Corporation | Method of mass producing and packaging integrated optical subsystems |
| JPH10209506A (ja) * | 1997-01-24 | 1998-08-07 | Rohm Co Ltd | 半導体発光素子の製法 |
| JPH10275936A (ja) * | 1997-03-28 | 1998-10-13 | Rohm Co Ltd | 半導体発光素子の製法 |
| JP2001338886A (ja) * | 2000-03-24 | 2001-12-07 | Ngk Insulators Ltd | 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板 |
| US6570186B1 (en) | 2000-05-10 | 2003-05-27 | Toyoda Gosei Co., Ltd. | Light emitting device using group III nitride compound semiconductor |
| AT410266B (de) * | 2000-12-28 | 2003-03-25 | Tridonic Optoelectronics Gmbh | Lichtquelle mit einem lichtemittierenden element |
| US6787435B2 (en) * | 2001-07-05 | 2004-09-07 | Gelcore Llc | GaN LED with solderable backside metal |
| US7067849B2 (en) | 2001-07-17 | 2006-06-27 | Lg Electronics Inc. | Diode having high brightness and method thereof |
| US6949395B2 (en) * | 2001-10-22 | 2005-09-27 | Oriol, Inc. | Method of making diode having reflective layer |
| US7148520B2 (en) | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| US6784462B2 (en) | 2001-12-13 | 2004-08-31 | Rensselaer Polytechnic Institute | Light-emitting diode with planar omni-directional reflector |
| US20070110361A1 (en) * | 2003-08-26 | 2007-05-17 | Digital Optics Corporation | Wafer level integration of multiple optical elements |
| US7402837B2 (en) * | 2003-11-12 | 2008-07-22 | Cree, Inc. | Light emitting devices with self aligned ohmic contacts |
| KR100581831B1 (ko) * | 2004-02-05 | 2006-05-23 | 엘지전자 주식회사 | 발광 다이오드 |
| JP4525309B2 (ja) * | 2004-11-19 | 2010-08-18 | 日立電線株式会社 | Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法 |
| US20110177638A1 (en) * | 2010-01-15 | 2011-07-21 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with curvature control layer |
| CN102148324B (zh) * | 2011-01-24 | 2012-11-21 | 中微光电子(潍坊)有限公司 | 一种带有衬底聚光反射镜的led芯片及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4985990A (ja) * | 1972-12-19 | 1974-08-17 | ||
| JPS5372482U (ja) * | 1977-10-20 | 1978-06-17 | ||
| IL79186A (en) * | 1985-07-25 | 1991-08-16 | Hughes Aircraft Co | Reflective matrix mirror visible to infrated converter light valve |
| CA2030368C (en) * | 1989-11-22 | 2000-03-28 | Toshihiro Kato | Light-emitting diode having light reflecting layer |
| JP2898347B2 (ja) * | 1990-04-23 | 1999-05-31 | イーストマン・コダックジャパン株式会社 | 発光ダイオードアレイ |
| JP2666228B2 (ja) * | 1991-10-30 | 1997-10-22 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体発光素子 |
| US5384649A (en) * | 1991-12-26 | 1995-01-24 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal spatial light modulator with electrically isolated reflecting films connected to electrically isolated pixel portions of photo conductor |
| JP3717196B2 (ja) * | 1994-07-19 | 2005-11-16 | 豊田合成株式会社 | 発光素子 |
| JP3326545B2 (ja) * | 1994-09-30 | 2002-09-24 | ローム株式会社 | 半導体発光素子 |
-
1996
- 1996-12-24 JP JP34294096A patent/JP3706452B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-18 US US08/993,091 patent/US5939735A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190054A (ja) | 1998-07-21 |
| US5939735A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3706452B2 (ja) | 半導体発光素子 | |
| JP5157081B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| JP3326545B2 (ja) | 半導体発光素子 | |
| JP5776535B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP5056799B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| TW200403867A (en) | Semiconductor light emitting component and fabrication method thereof | |
| CN102822999B (zh) | 发光二极管及其制造方法以及发光二极管灯 | |
| JP2011029612A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2010098068A (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| KR100992496B1 (ko) | 발광 다이오드 | |
| JP5729328B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JPH11340507A (ja) | 半導体発光素子およびその製造方法 | |
| JP2011171327A (ja) | 発光素子およびその製造方法、並びに発光装置 | |
| JP2010251531A (ja) | 半導体発光素子 | |
| JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
| JP2008277323A (ja) | 半導体発光素子およびウエハ | |
| US20040169185A1 (en) | High luminescent light emitting diode | |
| JP4066681B2 (ja) | 発光素子及び発光素子の製造方法 | |
| US20100289046A1 (en) | Light emitting device and method for manufacturing same | |
| JP2004031655A (ja) | 半導体発光素子 | |
| JP5277066B2 (ja) | 半導体発光素子およびその製造方法 | |
| WO2005027232A1 (ja) | ＧａＮ系発光ダイオード | |
| KR20120001434A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| JPH10209506A (ja) | 半導体発光素子の製法 | |
| KR20130009719A (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |