JPH10209506A - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法Info
- Publication number
- JPH10209506A JPH10209506A JP1122097A JP1122097A JPH10209506A JP H10209506 A JPH10209506 A JP H10209506A JP 1122097 A JP1122097 A JP 1122097A JP 1122097 A JP1122097 A JP 1122097A JP H10209506 A JPH10209506 A JP H10209506A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- chip
- chips
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005520 cutting process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- -1 gallium nitride compound Chemical class 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 22
- 150000001875 compounds Chemical class 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 ウェハから各チップに切断分離する場合に、
切断分離部分の積層された半導体層をエッチング除去す
るスペースの無駄を省き、チップの取れ数を向上させて
コストダウンを図る。 【解決手段】 ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層（ｎ形層３）の露出部にそれ
ぞれ接続して複数個の各チップごとに電極８、９を設
け、前記ウェハを各チップに切断分離する半導体発光素
子の製法であって、前記第２導電形の半導体層の露出部
を各チップの周囲の一領域のみに設け、前記ウェハから
各チップへの切断分離の際に第１導電形の半導体層部も
直接分離することを特徴とする。
切断分離部分の積層された半導体層をエッチング除去す
るスペースの無駄を省き、チップの取れ数を向上させて
コストダウンを図る。 【解決手段】 ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層（ｎ形層３）の露出部にそれ
ぞれ接続して複数個の各チップごとに電極８、９を設
け、前記ウェハを各チップに切断分離する半導体発光素
子の製法であって、前記第２導電形の半導体層の露出部
を各チップの周囲の一領域のみに設け、前記ウェハから
各チップへの切断分離の際に第１導電形の半導体層部も
直接分離することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は基板上に、ｐ形層お
よびｎ形層を含む半導体層が積層され、基板の一表面側
にｐ側電極およびｎ側電極が設けられる半導体発光素子
の製法に関する。さらに詳しくは、サファイア基板上に
チッ化ガリウム系化合物半導体層が積層される青色系の
半導体発光素子のように、ウェハから各チップに分離す
るとき、劈開することができず基板の裏面側からブレー
クする場合に、ウェハの無駄を少なくして半導体発光素
子のチップの取れる個数を向上させることができる半導
体発光素子の製法に関する。
よびｎ形層を含む半導体層が積層され、基板の一表面側
にｐ側電極およびｎ側電極が設けられる半導体発光素子
の製法に関する。さらに詳しくは、サファイア基板上に
チッ化ガリウム系化合物半導体層が積層される青色系の
半導体発光素子のように、ウェハから各チップに分離す
るとき、劈開することができず基板の裏面側からブレー
クする場合に、ウェハの無駄を少なくして半導体発光素
子のチップの取れる個数を向上させることができる半導
体発光素子の製法に関する。
【０００２】
【従来の技術】従来、青色系の光を発光する半導体発光
素子のチップ（以下、ＬＥＤチップという）は、たとえ
ば図４に示されるような構造になっている。すなわち、
サファイア基板２１上にたとえばｎ形のＧａＮがエピタ
キシャル成長されたｎ形層（クラッド層）２３と、バン
ドギャップエネルギーがクラッド層のそれよりも小さく
発光波長を定める材料、たとえばＩｎＧａＮ系（Ｉｎと
Ｇａの比率が種々変わり得ることを意味する、以下同
じ）化合物半導体からなる活性層（発光層）２４と、ｐ
形のＧａＮからなるｐ形層（クラッド層）２５とからな
り、その表面にｐ側（上部）電極２８が設けられ、積層
された半導体層の一部がエッチングされて露出したｎ形
層２３の表面にｎ側（下部）電極２９が設けられること
により形成されている。なお、ｎ形層２３およびｐ形層
２５はキャリアの閉じ込め効果を向上させるため、活性
層２３側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）化合物半導体層が用
いられることが多い。
素子のチップ（以下、ＬＥＤチップという）は、たとえ
ば図４に示されるような構造になっている。すなわち、
サファイア基板２１上にたとえばｎ形のＧａＮがエピタ
キシャル成長されたｎ形層（クラッド層）２３と、バン
ドギャップエネルギーがクラッド層のそれよりも小さく
発光波長を定める材料、たとえばＩｎＧａＮ系（Ｉｎと
Ｇａの比率が種々変わり得ることを意味する、以下同
じ）化合物半導体からなる活性層（発光層）２４と、ｐ
形のＧａＮからなるｐ形層（クラッド層）２５とからな
り、その表面にｐ側（上部）電極２８が設けられ、積層
された半導体層の一部がエッチングされて露出したｎ形
層２３の表面にｎ側（下部）電極２９が設けられること
により形成されている。なお、ｎ形層２３およびｐ形層
２５はキャリアの閉じ込め効果を向上させるため、活性
層２３側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わ
り得ることを意味する、以下同じ）化合物半導体層が用
いられることが多い。
【０００３】このＬＥＤチップは、サファイア基板から
なるウェハの表面に前述の各半導体層が積層された後
に、図５にウェハの平面図の一部が示されるように、積
層された半導体層の一部がエッチングにより除去されて
ｎ形層２３が電極の形成部およびチップの周囲に露出
し、その他の部分にｐ形層２５が残存するパターンが形
成される。そして、電極２８、２９が形成された後に、
基板の裏面側からスライシングして図の切断分離線Ｓで
ブレークすることにより各チップに分離される。このｎ
形層２３を露出させるエッチングのパターンは、図５に
示されるように、各チップの周囲がエッチングされ、そ
のエッチングされた部分でブレークされる。これは、劈
開ができないため、ブレーク部分の積層された半導体層
の部分を薄くしてブレークしやすくすること、ブレーク
の位置がずれてｎ側電極２９を設けるためにエッチング
して露出させたｎ形層２３の端部にエッチングされない
部分が残るとボンディングの際にショートし易いためそ
れを防止すること、ブレークの状況によっては活性層部
にクラックが入りやすいこと、などのためである。
なるウェハの表面に前述の各半導体層が積層された後
に、図５にウェハの平面図の一部が示されるように、積
層された半導体層の一部がエッチングにより除去されて
ｎ形層２３が電極の形成部およびチップの周囲に露出
し、その他の部分にｐ形層２５が残存するパターンが形
成される。そして、電極２８、２９が形成された後に、
基板の裏面側からスライシングして図の切断分離線Ｓで
ブレークすることにより各チップに分離される。このｎ
形層２３を露出させるエッチングのパターンは、図５に
示されるように、各チップの周囲がエッチングされ、そ
のエッチングされた部分でブレークされる。これは、劈
開ができないため、ブレーク部分の積層された半導体層
の部分を薄くしてブレークしやすくすること、ブレーク
の位置がずれてｎ側電極２９を設けるためにエッチング
して露出させたｎ形層２３の端部にエッチングされない
部分が残るとボンディングの際にショートし易いためそ
れを防止すること、ブレークの状況によっては活性層部
にクラックが入りやすいこと、などのためである。
【０００４】
【発明が解決しようとする課題】前述のように、各チッ
プの周囲をエッチングしてｎ形層を露出させると、その
幅Ｂはブレークするためのスライシングの位置ズレをも
考慮して３０μｍ程度は取らざるを得ない。その結果、
チップとして発光に寄与する一辺の長さＡが３６０μｍ
角程度であると、チップ１個当たりに対して、その周囲
の幅Ｂの面積に対する有効チップ面積の割合（｛Ａ×Ｂ
＋（Ａ＋Ｂ）×Ｂ｝／Ａ×Ａ）は１７％程度となる。そ
のため、チップの周囲にブレークのためにエッチング領
域を設けると、ウェハからのチップの取れ数が大幅に減
少し、コストアップになるという問題がある。
プの周囲をエッチングしてｎ形層を露出させると、その
幅Ｂはブレークするためのスライシングの位置ズレをも
考慮して３０μｍ程度は取らざるを得ない。その結果、
チップとして発光に寄与する一辺の長さＡが３６０μｍ
角程度であると、チップ１個当たりに対して、その周囲
の幅Ｂの面積に対する有効チップ面積の割合（｛Ａ×Ｂ
＋（Ａ＋Ｂ）×Ｂ｝／Ａ×Ａ）は１７％程度となる。そ
のため、チップの周囲にブレークのためにエッチング領
域を設けると、ウェハからのチップの取れ数が大幅に減
少し、コストアップになるという問題がある。
【０００５】本発明はこのような状況に鑑みてなされた
もので、ウェハから各チップに切断分離する場合に、切
断分離部分の積層された半導体層をエッチング除去する
スペースの無駄を省き、チップの取れ数を向上させてコ
ストダウンを図ることを目的とする。
もので、ウェハから各チップに切断分離する場合に、切
断分離部分の積層された半導体層をエッチング除去する
スペースの無駄を省き、チップの取れ数を向上させてコ
ストダウンを図ることを目的とする。
【０００６】本発明の他の目的は、チップパターンを改
良することにより、ブレーク位置がずれてもｎ側電極を
設けるために露出させるｎ形層の端部にエッチングされ
ないｐ形層が残ることのない半導体発光素子の製法を提
供することにある。
良することにより、ブレーク位置がずれてもｎ側電極を
設けるために露出させるｎ形層の端部にエッチングされ
ないｐ形層が残ることのない半導体発光素子の製法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明による半導体発光
素子の製法は、ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ接続して
複数個の各チップごとに電極を設け、前記ウェハを各チ
ップに切断分離する半導体発光素子の製法であって、前
記第２導電形の半導体層の露出部を各チップの周囲の一
領域のみに設け、前記ウェハから各チップへの切断分離
の際に第２導電型の半導体層部も直接切断分離すること
を特徴とする。
素子の製法は、ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ接続して
複数個の各チップごとに電極を設け、前記ウェハを各チ
ップに切断分離する半導体発光素子の製法であって、前
記第２導電形の半導体層の露出部を各チップの周囲の一
領域のみに設け、前記ウェハから各チップへの切断分離
の際に第２導電型の半導体層部も直接切断分離すること
を特徴とする。
【０００８】ここに切断分離とは、ブレーク、劈開、ダ
イシングなどのウェハから各チップに分離することを意
味する。
イシングなどのウェハから各チップに分離することを意
味する。
【０００９】このようにすることにより、ウェハからチ
ップへの切断分離のためにチップの周囲において積層さ
れる半導体層の一部をエッチング除去するスペースが不
要となり、１枚のウェハから取れるチップの数を増やす
ことができる。
ップへの切断分離のためにチップの周囲において積層さ
れる半導体層の一部をエッチング除去するスペースが不
要となり、１枚のウェハから取れるチップの数を増やす
ことができる。
【００１０】前記チップを矩形形状にし、前記第２導電
形の半導体層の露出部を前記矩形形状のチップの１つの
コーナー部に形成し、かつ、前記ウェハで隣接する４個
の矩形形状のチップ部の接点のコーナー部に、該４個の
チップの前記露出部を連続して形成することにより、ブ
レーク位置がずれても露出させるｎ形層の端部にエッチ
ングされていないｐ形層部分が残存することがなく、ワ
イヤボンディング時の問題も生じない。
形の半導体層の露出部を前記矩形形状のチップの１つの
コーナー部に形成し、かつ、前記ウェハで隣接する４個
の矩形形状のチップ部の接点のコーナー部に、該４個の
チップの前記露出部を連続して形成することにより、ブ
レーク位置がずれても露出させるｎ形層の端部にエッチ
ングされていないｐ形層部分が残存することがなく、ワ
イヤボンディング時の問題も生じない。
【００１１】前記基板がサファイア基板で、前記積層さ
れる半導体層がチッ化ガリウム系化合物半導体であり、
該積層される半導体層の表面側にスライシングをし、そ
の後基板の裏面側からスライシングをしてブレークする
ことにより、容易にブレークをすることができる。
れる半導体層がチッ化ガリウム系化合物半導体であり、
該積層される半導体層の表面側にスライシングをし、そ
の後基板の裏面側からスライシングをしてブレークする
ことにより、容易にブレークをすることができる。
【００１２】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。また、スライシングとは、ダイヤモン
ドペンなどによりブレークのための線を入れることを意
味する。
は、III 族元素のＧａとＶ族元素のＮとの化合物または
III 族元素のＧａの一部がＡｌ、Ｉｎなどの他のIII 族
元素と置換したものおよび／またはＶ族元素のＮの一部
がＰ、Ａｓなどの他のＶ族元素と置換した化合物からな
る半導体をいう。また、スライシングとは、ダイヤモン
ドペンなどによりブレークのための線を入れることを意
味する。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をサファイア基板上に積層し、各ＬＥＤチップに切
断分離する本発明の方法の一実施形態において、切断分
離する前のウェハの状態のパターンの例が部分的に示さ
れている。
明の半導体発光素子の製法について説明をする。図１に
は、青色系の発光に適したチッ化ガリウム系化合物半導
体層をサファイア基板上に積層し、各ＬＥＤチップに切
断分離する本発明の方法の一実施形態において、切断分
離する前のウェハの状態のパターンの例が部分的に示さ
れている。
【００１４】本発明の半導体発光素子の製法は、図１に
示されるように、ｎ形層３の露出のための積層された半
導体層の一部のエッチングを、ＬＥＤチップ１１の周囲
全体に行うのではなく、ｎ側電極９を設けるための一部
領域のみに行い、その他の部分は直接隣接するＬＥＤチ
ップ１１とｐ形層および電流拡散層７が連続しており、
各ＬＥＤチップ１１への切断分離（分離線Ｓ）をエッチ
ングされないｐ形層および電流拡散層７部で直接行うこ
とに特徴がある。
示されるように、ｎ形層３の露出のための積層された半
導体層の一部のエッチングを、ＬＥＤチップ１１の周囲
全体に行うのではなく、ｎ側電極９を設けるための一部
領域のみに行い、その他の部分は直接隣接するＬＥＤチ
ップ１１とｐ形層および電流拡散層７が連続しており、
各ＬＥＤチップ１１への切断分離（分離線Ｓ）をエッチ
ングされないｐ形層および電流拡散層７部で直接行うこ
とに特徴がある。
【００１５】ＬＥＤチップ１１の半導体層の積層部は、
たとえば図２にその一例の断面説明図が示されるような
構造で、たとえば有機金属化学成長法（ＭＯＣＶＤ法）
により製造される。すなわち、サファイア（Ａｌ2 Ｏ3
単結晶）などからなる基板１の表面にＧａＮからなる低
温バッファ層２を０.０１〜０.２μｍ程度堆積し、つい
でｎ形のＧａＮからなるｎ形層３を１〜５μｍ程度堆積
し、さらに、バンドギャップエネルギーがクラッド層の
それよりも小さくなる材料、たとえばＩｎＧａＮ系化合
物半導体層からなる活性層４を０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系化合物半導体層５ａおよびＧａ
Ｎ層５ｂからなるｐ形層（クラッド層）５を０.２〜１
μｍ程度、それぞれ順次積層する。ついで、Ｎｉおよび
Ａｕを蒸着してシンターし合金化することにより、メタ
ル層などからなる電流拡散層７を２〜１００ｎｍ程度形
成する。
たとえば図２にその一例の断面説明図が示されるような
構造で、たとえば有機金属化学成長法（ＭＯＣＶＤ法）
により製造される。すなわち、サファイア（Ａｌ2 Ｏ3
単結晶）などからなる基板１の表面にＧａＮからなる低
温バッファ層２を０.０１〜０.２μｍ程度堆積し、つい
でｎ形のＧａＮからなるｎ形層３を１〜５μｍ程度堆積
し、さらに、バンドギャップエネルギーがクラッド層の
それよりも小さくなる材料、たとえばＩｎＧａＮ系化合
物半導体層からなる活性層４を０.０５〜０.３μｍ程
度、ｐ形のＡｌＧａＮ系化合物半導体層５ａおよびＧａ
Ｎ層５ｂからなるｐ形層（クラッド層）５を０.２〜１
μｍ程度、それぞれ順次積層する。ついで、Ｎｉおよび
Ａｕを蒸着してシンターし合金化することにより、メタ
ル層などからなる電流拡散層７を２〜１００ｎｍ程度形
成する。
【００１６】その後、ｎ側電極９を形成するため、積層
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。こ
のエッチングは、塩素ガスなどによる反応性イオンエッ
チングにより行うことができる。本発明では、このエッ
チングをたとえば図１に示されるように、ＬＥＤチップ
１１の周囲全体に行うのではなく、ｎ側電極９を設ける
ためだけのエッチングとし、ＬＥＤチップ１１の周囲の
一部分のみに行っている。図１に示される例では、矩形
状のＬＥＤチップ１１の隣接する４個がそれぞれ接する
点のコーナー部に、４個のＬＥＤチップ１１のｎ形層３
が連続して露出するようにエッチングが行われている。
すなわち、４個のＬＥＤチップ１１のｎ形層３の露出部
がまとめて形成されている。その結果、後のウェハから
各チップに切断分離する場合、図１に切断分離線Ｓで示
されるように、このｎ形層３の露出部の中心で縦横に切
断されて各ＬＥＤチップ１１に分離される。
された半導体層の表面にレジスト膜などを設けてパター
ニングをし、電流拡散層７および積層された半導体層３
〜５の一部をエッチングしてｎ形層３を露出させる。こ
のエッチングは、塩素ガスなどによる反応性イオンエッ
チングにより行うことができる。本発明では、このエッ
チングをたとえば図１に示されるように、ＬＥＤチップ
１１の周囲全体に行うのではなく、ｎ側電極９を設ける
ためだけのエッチングとし、ＬＥＤチップ１１の周囲の
一部分のみに行っている。図１に示される例では、矩形
状のＬＥＤチップ１１の隣接する４個がそれぞれ接する
点のコーナー部に、４個のＬＥＤチップ１１のｎ形層３
が連続して露出するようにエッチングが行われている。
すなわち、４個のＬＥＤチップ１１のｎ形層３の露出部
がまとめて形成されている。その結果、後のウェハから
各チップに切断分離する場合、図１に切断分離線Ｓで示
されるように、このｎ形層３の露出部の中心で縦横に切
断されて各ＬＥＤチップ１１に分離される。
【００１７】この露出したｎ形層３の表面にｎ側電極９
の形成のための金属のＴｉおよびＡｌをそれぞれ０.１
μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜
してシンターし、さらにｐ側電極８のために図示しない
ＳｉＮなどの保護膜の一部を除去してＴｉとＡｕをそれ
ぞれ真空蒸着して積層することにより、ｐ側電極８およ
びｎ側電極９を形成する。
の形成のための金属のＴｉおよびＡｌをそれぞれ０.１
μｍ程度と０.３μｍ程度づつ真空蒸着などにより成膜
してシンターし、さらにｐ側電極８のために図示しない
ＳｉＮなどの保護膜の一部を除去してＴｉとＡｕをそれ
ぞれ真空蒸着して積層することにより、ｐ側電極８およ
びｎ側電極９を形成する。
【００１８】その後、このウェハを各ＬＥＤチップ１１
の境界部で切断分離する。各ＬＥＤチップ１１への切断
分離は、図１に切断分離線Ｓが示されるような位置で、
たとえばウェハの基板の裏面からダイヤモンドペンなど
によりスライシング線を入れ、その後基板の裏面からス
ライシング部に力を印加してブレークすることにより、
各ＬＥＤチップ１１に切断分離する。したがって、切断
分離線Ｓは、露出したｎ形層３部分ではその中心部に設
けられ、エッチングされないでｐ形層および電流拡散層
７が残存している部分では、その隣接するＬＥＤチップ
１１に連続しているｐ形層および電流拡散層７のチップ
境界部分に直接設けられている。
の境界部で切断分離する。各ＬＥＤチップ１１への切断
分離は、図１に切断分離線Ｓが示されるような位置で、
たとえばウェハの基板の裏面からダイヤモンドペンなど
によりスライシング線を入れ、その後基板の裏面からス
ライシング部に力を印加してブレークすることにより、
各ＬＥＤチップ１１に切断分離する。したがって、切断
分離線Ｓは、露出したｎ形層３部分ではその中心部に設
けられ、エッチングされないでｐ形層および電流拡散層
７が残存している部分では、その隣接するＬＥＤチップ
１１に連続しているｐ形層および電流拡散層７のチップ
境界部分に直接設けられている。
【００１９】なお、前述の積層構造例のｐ形層５はＧａ
ＮとＡｌＧａＮ系化合物半導体との複層になっている
が、キャリアの閉じ込め効果の点からＡｌを含む層が設
けられることが好ましいためで、ＧａＮ層だけでもよ
い。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を
設けて複層にしてもよく、またこれらを他のチッ化ガリ
ウム系化合物半導体層で形成することもできる。さら
に、この例では、ｎ形層とｐ形層とで活性層が挟持され
たダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが
直接接合するｐｎ接合構造のものでもよい。
ＮとＡｌＧａＮ系化合物半導体との複層になっている
が、キャリアの閉じ込め効果の点からＡｌを含む層が設
けられることが好ましいためで、ＧａＮ層だけでもよ
い。また、ｎ形層３にもＡｌＧａＮ系化合物半導体層を
設けて複層にしてもよく、またこれらを他のチッ化ガリ
ウム系化合物半導体層で形成することもできる。さら
に、この例では、ｎ形層とｐ形層とで活性層が挟持され
たダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが
直接接合するｐｎ接合構造のものでもよい。
【００２０】本発明によれば、ウェハから各チップに切
断分離する場合に、切断分離する場所の積層された半導
体層をエッチングしていないため、隣接するチップ間に
間隙を設ける必要がなく、ウェハに必要な大きさのチッ
プを連続して形成することができる。そのため、１枚の
ウェハから取れるＬＥＤチップの個数を多くすることが
でき、たとえば前述の３０μｍ程度必要であったチップ
間の境界部を５μｍ程度に減らすことができ、ウェハの
無駄を大幅に減少させることができ、コストダウンに大
きく寄与する。
断分離する場合に、切断分離する場所の積層された半導
体層をエッチングしていないため、隣接するチップ間に
間隙を設ける必要がなく、ウェハに必要な大きさのチッ
プを連続して形成することができる。そのため、１枚の
ウェハから取れるＬＥＤチップの個数を多くすることが
でき、たとえば前述の３０μｍ程度必要であったチップ
間の境界部を５μｍ程度に減らすことができ、ウェハの
無駄を大幅に減少させることができ、コストダウンに大
きく寄与する。
【００２１】また、図１に示されるように、矩形状の４
個のＬＥＤチップ１１がそれぞれ接するコーナー部にｎ
形層３の露出部を形成することにより、切断分離線Ｓの
位置が少々ずれてもｎ側電極９を形成するために露出さ
せたｎ形層３の端部に隣接するＬＥＤチップ１１のｐ形
層部が残ることがない。その結果、隣接するＬＥＤチッ
プ１１間、すなわちＬＥＤチップ１１の周囲にｎ形層の
露出部がなくてもワイヤボンディング上の問題はない。
また、積層された半導体層の表面側にもスライシングを
入れることによりブレークが容易となり、ブレーク時の
半導体層へのクラックの問題も少なくなる。
個のＬＥＤチップ１１がそれぞれ接するコーナー部にｎ
形層３の露出部を形成することにより、切断分離線Ｓの
位置が少々ずれてもｎ側電極９を形成するために露出さ
せたｎ形層３の端部に隣接するＬＥＤチップ１１のｐ形
層部が残ることがない。その結果、隣接するＬＥＤチッ
プ１１間、すなわちＬＥＤチップ１１の周囲にｎ形層の
露出部がなくてもワイヤボンディング上の問題はない。
また、積層された半導体層の表面側にもスライシングを
入れることによりブレークが容易となり、ブレーク時の
半導体層へのクラックの問題も少なくなる。
【００２２】以上ように、エッチングによるｎ形層３の
露出部を隣接するＬＥＤチップ１１のそれぞれが接する
コーナー部に設けることにより、切断分離線Ｓのズレの
問題はなくなるが、図３に示されるように、従来のよう
な個々のＬＥＤチップ１１ごとの一定方向にｎ形層３の
露出部を設け、かつ、各ＬＥＤチップ１１のチップ間に
間隙を設けないで連続的にチップパターンを形成するこ
ともできる。この場合は、切断分離線Ｓとの位置ズレが
生じないように切断分離をする必要があるが、たとえば
前述のように、積層された半導体層の表面からスライシ
ングをすることにより、基板の表面に形成するスライシ
ングを切断分離線Ｓと正確に一致させて切断することが
でき、ｎ側電極９を形成するため露出させたｎ形層３の
端部にｐ形層部が残存することはない。その結果、ＬＥ
Ｄチップ１１間の無駄がなく、チップ取れ率を向上させ
ることができる。
露出部を隣接するＬＥＤチップ１１のそれぞれが接する
コーナー部に設けることにより、切断分離線Ｓのズレの
問題はなくなるが、図３に示されるように、従来のよう
な個々のＬＥＤチップ１１ごとの一定方向にｎ形層３の
露出部を設け、かつ、各ＬＥＤチップ１１のチップ間に
間隙を設けないで連続的にチップパターンを形成するこ
ともできる。この場合は、切断分離線Ｓとの位置ズレが
生じないように切断分離をする必要があるが、たとえば
前述のように、積層された半導体層の表面からスライシ
ングをすることにより、基板の表面に形成するスライシ
ングを切断分離線Ｓと正確に一致させて切断することが
でき、ｎ側電極９を形成するため露出させたｎ形層３の
端部にｐ形層部が残存することはない。その結果、ＬＥ
Ｄチップ１１間の無駄がなく、チップ取れ率を向上させ
ることができる。
【００２３】
【発明の効果】本発明によれば、１枚のウェハから同じ
大きさのＬＥＤチップを沢山取ることができ、コストダ
ウンに大きく寄与する。さらに、電極形成のためのエッ
チング部を隣接するＬＥＤチップの接するコーナー部に
設けることにより、ブレーク位置がずれても何等の問題
も生じない。その結果、簡単な製造工程で安価な半導体
発光素子を得ることができる。
大きさのＬＥＤチップを沢山取ることができ、コストダ
ウンに大きく寄与する。さらに、電極形成のためのエッ
チング部を隣接するＬＥＤチップの接するコーナー部に
設けることにより、ブレーク位置がずれても何等の問題
も生じない。その結果、簡単な製造工程で安価な半導体
発光素子を得ることができる。
【図１】本発明の方法により製造する半導体発光素子の
ウェハにおけるＬＥＤチップのパターンの平面説明図で
ある。
ウェハにおけるＬＥＤチップのパターンの平面説明図で
ある。
【図２】図１のＬＥＤチップの一例の断面説明図であ
る。
る。
【図３】本発明の方法により製造する半導体発光素子の
ウェハにおけるＬＥＤチップのパターンの他の例の平面
説明図である。
ウェハにおけるＬＥＤチップのパターンの他の例の平面
説明図である。
【図４】従来の半導体発光素子の一例の斜視説明図であ
る。
る。
【図５】従来の方法により製造する半導体発光素子のＬ
ＥＤチップのパターンの例の平面説明図である。
ＥＤチップのパターンの例の平面説明図である。
３ ｎ形層 ５ ｐ形層 ７ 電流拡散層 ８ ｐ側電極 ９ ｎ側電極 １１ ＬＥＤチップ Ｓ 切断分離線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 雅之 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 筒井 毅 京都市右京区西院溝崎町21番地 ローム株 式会社内
Claims (3)
- 【請求項１】 ウェハの状態の基板上に半導体層を積層
し、該積層される半導体層の表面の第１導電形の半導体
層および前記積層される半導体層の一部を除去して露出
する第２導電形の半導体層の露出部にそれぞれ接続して
複数個の各チップごとに電極を設け、前記ウェハを各チ
ップに切断分離する半導体発光素子の製法であって、前
記第２導電形の半導体層の露出部を各チップの周囲の一
領域のみに設け、前記ウェハから各チップへの切断分離
の際に第１導電形の半導体層部も直接分離することを特
徴とする半導体発光素子の製法。 - 【請求項２】 前記各チップの平面形状を矩形形状に
し、前記第２導電形の半導体層の露出部を前記矩形形状
のチップの１つのコーナー部に形成し、かつ、前記ウェ
ハで隣接する４個の矩形形状のチップ部の接点のコーナ
ー部に、該４個のチップの前記露出部を連続して形成す
る請求項１記載の製法。 - 【請求項３】 前記基板がサファイア基板で、前記積層
される半導体層がチッ化ガリウム系化合物半導体であ
り、該積層される半導体層の表面側にスライシングを
し、その後基板の裏面側からスライシングをしてブレー
クする請求項１または２記載の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122097A JPH10209506A (ja) | 1997-01-24 | 1997-01-24 | 半導体発光素子の製法 |
| US09/012,193 US6168962B1 (en) | 1997-01-24 | 1998-01-23 | Method of manufacturing a semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122097A JPH10209506A (ja) | 1997-01-24 | 1997-01-24 | 半導体発光素子の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209506A true JPH10209506A (ja) | 1998-08-07 |
Family
ID=11771895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1122097A Pending JPH10209506A (ja) | 1997-01-24 | 1997-01-24 | 半導体発光素子の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6168962B1 (ja) |
| JP (1) | JPH10209506A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697404B1 (en) * | 1996-08-30 | 2004-02-24 | Ricoh Company, Ltd. | Laser diode operable in 1.3μm or 1.5μm wavelength band with improved efficiency |
| US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
| JP3928695B2 (ja) * | 2001-03-30 | 2007-06-13 | セイコーエプソン株式会社 | 面発光型の半導体発光装置およびその製造方法 |
| KR101034055B1 (ko) | 2003-07-18 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| US7403113B2 (en) * | 2004-05-17 | 2008-07-22 | California Institute Of Technology | GaN-based sensor nodes for in situ detection of gases |
| JP2006150385A (ja) * | 2004-11-26 | 2006-06-15 | Canon Inc | レーザ割断方法 |
| US7952106B2 (en) * | 2009-04-10 | 2011-05-31 | Everlight Electronics Co., Ltd. | Light emitting diode device having uniform current distribution and method for forming the same |
| US9023722B2 (en) * | 2011-05-13 | 2015-05-05 | Varian Semiconductor Equipment Associates, Inc. | Compound semiconductor growth using ion implantation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418190A (en) * | 1993-12-30 | 1995-05-23 | At&T Corp. | Method of fabrication for electro-optical devices |
| US5814533A (en) * | 1994-08-09 | 1998-09-29 | Rohm Co., Ltd. | Semiconductor light emitting element and manufacturing method therefor |
| DE19601261C1 (de) * | 1996-01-16 | 1997-04-10 | Itt Ind Gmbh Deutsche | Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen |
| JPH09298339A (ja) * | 1996-04-30 | 1997-11-18 | Rohm Co Ltd | 半導体レーザの製法 |
| US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
| JP3706452B2 (ja) * | 1996-12-24 | 2005-10-12 | ローム株式会社 | 半導体発光素子 |
-
1997
- 1997-01-24 JP JP1122097A patent/JPH10209506A/ja active Pending
-
1998
- 1998-01-23 US US09/012,193 patent/US6168962B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6168962B1 (en) | 2001-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275936A (ja) | 半導体発光素子の製法 | |
| KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| KR100714589B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| US9012935B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
| EP2860779B1 (en) | Vertical-structure light-emitting device | |
| KR100691363B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| JP5056799B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP5729328B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP3723347B2 (ja) | 半導体発光素子の製法 | |
| JPH10209496A (ja) | 半導体発光素子 | |
| JP3752339B2 (ja) | 半導体発光素子 | |
| KR100691186B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| JPH10209506A (ja) | 半導体発光素子の製法 | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| JP3344056B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JP5277066B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH07288340A (ja) | 発光素子およびその製造方法 | |
| JPH10321907A (ja) | 半導体発光素子およびその製法 | |
| WO2007046656A1 (en) | Method of producing light emitting diode having vertical structure | |
| KR20140140399A (ko) | 복수개의 발광 요소들을 갖는 발광다이오드 및 그것을 제조하는 방법 | |
| JP2000077726A (ja) | 半導体素子とその製造方法 | |
| JP2005159035A (ja) | 発光ダイオード及び発光装置 |