JP5277066B2

JP5277066B2 - 半導体発光素子およびその製造方法

Info

Publication number: JP5277066B2
Application number: JP2009106875A
Authority: JP
Inventors: 智一郎外山
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2009-04-24
Filing date: 2009-04-24
Publication date: 2013-08-28
Anticipated expiration: 2029-04-24
Also published as: JP2010258230A

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、光の取り出し効率の改善された半導体発光素子およびその製造方法に関する。

従来の発光ダイオード（ＬＥＤ：Light Emitting Diode）は、その構造上、基板上にエピタキシャル成長を行い、エピタキシャル成長層上に電極を形成している。このため、ＬＥＤ素子上部からの光の取り出し効率が悪い。

また、ＬＥＤ素子の組み立て時には、エピタキシャル成長層上に配置された電極に対してワイヤボンディングを実施する必要があり、このため薄型パッケージを実現する上で、妨げとなっている（例えば、特許文献１および特許文献２参照。）。

実開平５−４５２９号公報特開２０００−７７７２６号公報

本発明の目的は、光の取り出し効率の改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することにある。

本発明の一態様によれば、基板と、前記基板上に配置されたエピタキシャル成長層と、前記エピタキシャル成長層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って形成された第１電極層と
を備える半導体発光素子が提供される。

本発明の他の態様によれば、基板と、前記基板上に配置されたエピタキシャル成長層と、前記エピタキシャル成長層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第２絶縁層と、前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って、および前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って形成された第１電極層と
を備える半導体発光素子が提供される。

本発明の他の態様によれば、基板上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層上に表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って第１電極層を形成する工程と、前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って第２電極層を形成する工程と
を有する半導体発光素子の製造方法が提供される。

本発明の他の態様によれば、基板上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層上に表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って、および前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って第１電極層を形成する工程とを備える半導体発光素子の製造方法が提供される。

本発明によれば、光の取り出し効率の改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。

本発明の第１の実施の形態に係る半導体発光素子の模式的鳥瞰図。本発明の第１の実施の形態に係る半導体発光素子を実装基板上に搭載する様子を示す模式的鳥瞰図。本発明の第１の実施の形態に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、（ａ）ウェハプロセスの一工程を示す模式的断面構造図（その１）、（ｂ）ウェハプロセスの一工程を示す模式的断面構造図（その２）、（ｃ）ウェハプロセスの一工程を示す模式的断面構造図（その３）、（ｄ）ウェハプロセスの一工程を示す模式的断面構造図（その４）。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、（ａ）ＬＥＤウェハを分割する様子を示す模式的鳥瞰図、（ｂ）ＬＥＤウェハを分割して形成された複数のＬＥＤバーの模式的鳥瞰図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、ＬＥＤバーとシリコンバーを積層し、ＬＥＤバー固定装置に挿入する一工程を示す模式的鳥瞰図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、ＬＥＤバーとシリコンバーを積層する一工程を示す模式的断面構造図。本発明の第１の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバーの模式的鳥瞰図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、積層化されたＬＥＤバーの側壁、表面電極層の一部および裏面電極層の一部に絶縁層を形成する工程を示す模式的断面構造図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、図９の工程後、ＬＥＤバーと反転されたシリコンバーを積層する一工程を示す模式的断面構造図。本発明の第１の実施の形態に係る半導体発光素子の製造方法において、積層化されたＬＥＤバーの絶縁層上および表面電極層の一部に電極層を形成する工程を示す模式的断面構造図。（ａ）本発明の第１の実施の形態の変形例１に係る半導体発光素子を実装基板上に搭載した模式的断面構造図、（ｂ）本発明の第１の実施の形態の変形例２に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。本発明の第２の実施の形態に係る半導体発光素子の模式的鳥瞰図。本発明の第２の実施の形態に係る半導体発光素子を実装基板上に搭載する様子を示す模式的鳥瞰図。本発明の第２の実施の形態に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す第１〜第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

なお、以下の説明において、(Ａｌ_xＧａ_1-x)_yＩｎ_1-yＰ（０＜＝ｘ＜１，０＜ｙ＜＝１）層を、簡単化してＡｌＩｎＧａＰ層と表示し、ｘ＝０に相当するＧａ_yＩｎ_1-yＰ（０＜ｙ＜＝１）層を、簡単化してＩｎＧａＰ層と表示する。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体発光素子１の模式的鳥瞰構造は、図１に示すように表される。また、第１の実施の形態に係る半導体発光素子１を実装基板３２上に搭載する様子を示す模式的鳥瞰構造は、図２に示すように表される。また、第１の実施の形態に係る半導体発光素子１を実装基板３２上に搭載した模式的断面構造は、図３に示すように表される。

第１の実施の形態に係る半導体発光素子１は、図１に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層８と、エピタキシャル成長層８上に配置された表面電極層２０と、基板１０の裏面に配置された裏面電極層２２と、基板１０の側面４２ａに沿って形成され、基板１０、エピタキシャル成長層８からなる第１側壁面および表面電極層２０の表面および裏面電極層２２の表面上に延在して配置された第１絶縁層２４ａと、第１絶縁層２４ａ上および表面電極層２０上の一部に配置された第１電極層２６ａとを備える。

また、図１に示すように、基板１０の側面４２ａに対向して並行に形成された側面４２ｂに沿って形成され、基板１０、エピタキシャル成長層８からなる第２側壁面および表面電極層２０の表面および裏面電極層２２の表面上に延在して配置された第２絶縁層２４ｂと、第２絶縁層２４ｂ上および表面電極層２０上の一部に配置された第２電極層２６ｂとを備える。

図１において、第１の実施の形態に係る半導体発光素子１からの発光は、図中のｈνで示すように等方的に発光される。

また、図２および図３に示すように、第１電極層２６ａおよび第２電極層２６ｂは、それぞれアノード電極３０ａおよびアノード電極３０ｂに接続され、裏面電極層２２は、カソード電極２８に接続される。

また、図２および図３に示すように、アノード電極３０ａ、アノード電極３０ｂおよびカソード電極２８は、実装基板３２上に配置されている。アノード電極３０ａおよびアノード電極３０ｂは、電気的に共通に接続されている。

第１電極層２６ａおよび第２電極層２６ｂは、それぞれアノード電極３０ａおよびアノード電極３０ｂにダイボンディングによって接続され、裏面電極層２２は、カソード電極２８にダイボンディングによって接続される。

第１電極層２６ａ、第２電極層２６ｂの一方若しくは両方は、例えば、Ａｕなどの薄膜金属層若しくは透明電極層を備えていても良い。透明電極層としては、例えば、ＩＴＯ、ＩＴＺＯ、ＺｎＯなどを適用することができる。

エピタキシャル成長層８は、基板１０上に配置された第１クラッド層１２と、第１クラッド層１２上に配置された多重量子井戸（ＭＱＷ：Multi-Quantum Well）層１４と、ＭＱＷ層１４上に配置された第２クラッド層１６とを備える。さらに、第２クラッド層１６上には、ウィンドウ層１８を備えていても良い。また、ウィンドウ層１８の表面上は、光の取り出し効率を高めるために、フロスト処理を実施しても良い。

ここで、例えば、基板１０はＧａＡｓで形成され、第１クラッド層１２および第２クラッド層１６は、ＡｌＩｎＧａＰ層で形成され、ＭＱＷ層１４は、ＩｎＧａＰ／ＡｌＩｎＧａＰのペアで形成されている。

表面電極層２０は透明電極であり、例えば、ＩＴＯ、ＩＺＴＯ、ＺｎＯで形成される。裏面電極層２２は、例えばＡｕ層で形成されている。

第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、シリコン絶縁膜、シリコン窒化膜などによって形成される。

また、第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、分布ブラック反射（ＤＢＲ：Distributed Bragg Reflector）層を備えていても良い。ＤＢＲ層としては、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂ 、ＴｉＯ₂、Ｔａ₂Ｏ₅、Ｎｂ₂Ｏ₅、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮ_x(０＜ｘ＜１)いずれかを含む多層膜によって形成されていてもよい。ここで、ＡｌＮ_x(０＜ｘ＜１)は、ＡｌＮのストイキオメトリ制御からずれている組成比の場合を示す。

また、ＤＢＲ層は、高光反射特性を有し、例えば、ＺｒＯ₂膜とＳｉＯ₂膜からなる積層構造を備えていてもよい。ＺｒＯ₂膜の厚さｄ１およびＳｉＯ₂膜の厚さｄ２は、ｄ１＝λ／４ｎ₁、ｄ２＝λ／４ｎ₂となるように形成する。ここで、ｎ₁はＺｒＯ₂膜の屈折率２．１８であり、ｎ₂はＳｉＯ₂膜の屈折率１．４６である。

また、第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、酸素吸収層を備えていても良い。酸素吸収層としては、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂ 、ＴｉＯ₂、Ｔａ₂Ｏ₅、Ｎｂ₂Ｏ₅、ＡｌＮ、ＳｉＮ、ＡｌＯＮ、ＳｉＯＮ、ＡｌＮ_x(０＜ｘ＜１)いずれかを含む層が適用可能である。

（製造方法）
第１の実施の形態に係る半導体発光素子の製造方法は、基板１０上にエピタキシャル成長層８を形成する工程と、エピタキシャル成長層８上に表面電極層２０を形成する工程と、基板１０の裏面に裏面電極層２２を形成する工程と、基板１０の側面４２ａに沿って形成され、基板１０、エピタキシャル成長層８からなる第１側壁面および表面電極層２０の表面上および裏面電極層２２の表面上に延在して第１絶縁層２４ａを形成する工程と、基板１０の側面４２ａに対向して並行に形成された側面４２ｂに沿って形成され、基板１０、エピタキシャル成長層８からなる第２側壁面および表面電極層２０の表面および裏面電極層２２の表面上に延在して第２絶縁層２４ｂを形成する工程と、第１絶縁層２４ａ上および表面電極層２０上の一部に第１電極層２６ａを形成する工程と、第２絶縁層２４ｂ上および表面電極層２０上の一部に第２電極層２６ｂを形成する工程とを有する。

また、アノード電極３０およびカソード電極２８を実装基板３２上に形成する工程と、第１電極層２６ａおよび第２電極層２６ｂの一方若しくは両方をそれぞれアノード電極３０ａおよび３０ｂに接続し、裏面電極層２２をカソード電極２８に接続する工程とを有する。

第１の実施の形態に係る半導体発光素子の製造方法において、ウェハプロセスの一工程を示す模式的断面構造は、図４（ａ）〜図４（ｄ）に示すように表される。また、ＬＥＤウェハ３４を劈開面にそって劈開する様子を示す模式的鳥瞰構造、およびＬＥＤウェハ３４を劈開面にそって劈開して形成された複数のＬＥＤバー３６の模式的鳥瞰構造は、それぞれ図５（ａ）および図５（ｂ）に示すように表される。

また、ＬＥＤバー３６とシリコンバー４０を複数積層化した積層化構造５０をＬＥＤバー固定装置３８に挿入する一工程を示す模式的鳥瞰構造は、図６に示すように表される。

また、ＬＥＤバー３６とシリコンバー４０を複数積層化した積層化構造５０を形成する一工程を示す模式的断面構造は、図７に示すように表される。

第１の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバー４０の模式的鳥瞰構造は、図８に示すように表される。

積層化されたＬＥＤバー３６の側壁、表面電極層２０の一部および裏面電極層２２の一部に第１絶縁層２４ａ、第２絶縁層２４ｂを形成する工程を示す模式的断面構造は、図９に示すように表される。

図９の工程後、ＬＥＤバー３６と反転されたシリコンバー４０を積層する一工程を示す模式的断面構造は、図１０に示すように表される。

積層化されたＬＥＤバー３６の第１絶縁層２４ａ、第２絶縁層２４ｂ上および表面電極層２０の一部に第１電極層２６ａ、第２電極層２６ｂを形成する工程を示す模式的断面構造は、図１１に示すように表される。

第１の実施の形態に係る半導体発光素子の製造方法を以下に説明する。

（ａ）まず、図４（ａ）に示すように、ＧａＡｓ基板１０上に、分子線エピタキシャル成長法（ＭＢＥ：Molecular Beam Epitaxy）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを用いて、第１クラッド層１２、ＭＱＷ層１４、第２クラッド層１６およびウィンドウ層１８を順次形成する。

（ｂ）次に、図４（ｂ）に示すように、ウィンドウ層１８上に表面電極層２０をスパッタリング法、真空蒸着法などを用いて形成する。表面電極層２０の材料としては、透明導電膜であることが望ましい。例えば、薄いチタン層およびＡｕ層などを用いて形成することができる。また、ＩＴＯ、ＩＺＴＯ、ＺｎＯなどを用いて形成することができる。

（ｃ）次に、図４（ｃ）に示すように、ＧａＡｓ基板１０を裏面から薄層化する。この薄層化の工程は、例えば、ラッピング、ポリッシング、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing）技術、エッチング技術などによって実施することができる。結果として、例えば、基板１０の厚さを約９０μｍに形成することができる。厚さはこれに限るものではなく、約３０μｍ〜２５０μｍ程度のいずれかとする。

（ｄ）次に、図４（ｄ）に示すように、基板１０上に、裏面電極層２２をスパッタリング法、真空蒸着法などを用いて形成する。裏面電極層２２の材料としては、例えば、Ａｕ層、或いはＡｕ／ＡｕＧｅ−Ｎｉ合金／Ａｕからなる積層構造を用いることができる。

（ｅ）次に、図５（ａ）に示すように、ＬＥＤウェハ３４を劈開面に沿って劈開する。その結果、図５（ｂ）に示すように、幅Ｗ、長さＬを有する複数のＬＥＤバー３６を形成することができる。なお、劈開に限らず、ダイシング、スクライブでも可能である。

（ｆ）次に、図６に示すように、ＬＥＤバー３６とシリコンバー４０を複数積層化した積層化構造５０をＬＥＤバー固定装置３８に挿入する。ここで、積層化構造５０の詳細構造は、図７に示すように表される。シリコンバー４０の構造は、図８に示すように、凸型形状を備えるため、積層化構造５０において、表面電極層２０の一部分と裏面電極層２２の一部分は、シリコンバー４０によって被覆されている。

（ｇ）次に、積層化構造５０をＬＥＤバー固定装置３８に挿入した状態で、図９に示すように、スパッタリング法によって、第１絶縁層２４ａおよび第２絶縁層２４ｂを形成する。すなわち、Ｗ３の幅だけ表面電極層２０の表面上にそれぞれ第１絶縁層２４ａ、第２絶縁層２４ｂが形成される。また、Ｗ２＋Ｗ３の幅だけ裏面電極層２２の表面上にそれぞれ第１絶縁層２４ａ、第２絶縁層２４ｂが形成される。ここで、ＬＥＤバー３６の幅Ｗに対して、Ｗ−（Ｗ１＋２Ｗ２）＝２Ｗ３の関係を有する。なお、図９において、シリコンバー４０の側壁面上にも絶縁層が形成されるが、説明を簡単化するため、図示を省略している。

（ｈ）次に、図１０に示すように、ＬＥＤバー３６と反転されたシリコンバー４０を複数積層化して、積層化構造５０ａを形成する。なお、図１０において使用するシリコンバー４０は、必ずしも図９において使用したシリコンバー４０を適用する必要はなく、電極層を形成する幅の寸法に応じて、別の寸法を有するシリコンバーを適宜選択可能である。また、シリコンバー４０ではなく、ＬＥＤバー３６を反転させるようにしても良い。

（ｉ）次に、積層化構造５０ａをＬＥＤバー固定装置３８に挿入した状態で、図１１に示すように、第１電極層２６ａおよび第２電極層２６ｂをスパッタリング法、真空蒸着法などを用いて形成する。すなわち、Ｗ２＋Ｗ３の幅だけ表面電極層２０の表面上にそれぞれ第１電極層２６ａ、第２電極層２６ｂが形成される。Ｗ２の幅で、第１電極層２６ａ、第２電極層２６ｂは、表面電極層２０と接続されている。また、Ｗ３の幅だけ裏面電極層２２の表面上にそれぞれ第１電極層２６ａ、第２電極層２６ｂが形成される。ここで、図８に示されるシリコンバー４０の厚さＤ１、Ｄ２は、スパッタリング法、真空蒸着法などを用いて形成する第１電極層２６ａおよび第２電極層２６ｂの回り込みを充分に確保できる程度の厚さを備えていれば良い。また、図１１において、シリコンバー４０の側壁面上にも電極層が形成されるが、説明を簡単化するため、図示を省略している。

（ｊ）次に、積層化構造５０ａをＬＥＤバー固定装置３８から取り外し、シリコンバー４０を取り外す。ＬＥＤバー３６を分割して、結果として、図１に示される第１の実施の形態に係る半導体発光素子１を得る。

（ｋ）次に、図２に示すように、実装基板３２上にアノード電極３０ａおよびアノード電極３０ｂ、およびカソード電極２８を真空蒸着法、スパッタリング法などを用いて形成し、所定のストライプ形状などにパターニングする。

（ｌ）次に、図３に示すように、実装基板３２上に半導体発光素子１を載置し、アノード電極３０ａおよびアノード電極３０ｂをそれぞれ第１電極層２６ａおよび第２電極層２６ｂ、カソード電極２８を裏面電極層２２にダイボンディングによって接続する。

第１の実施の形態によれば、エピタキシャル成長層８上には、光を透過させない金属電極が存在しないため、光のロスを低減することができ、光の取り出し効率を改善することができる。

第１の実施の形態によれば、半導体発光素子の組み立て時にワイヤボンディングが不要となるため、パッケージを薄くすることができる。

第１の実施の形態によれば、半導体発光素子の製造方法が簡略化されるため、チップ化までの製造工程に要する時間を短縮することができる。

第１の実施の形態によれば、第１絶縁層２４ａ、第１電極層２６ａおよび第２絶縁層２４ｂ、第２電極層２６ｂの膜厚を変化させて、反射率を変化させることによって、発光の指向性を変化させることもできる。

第１の実施の形態によれば、第１電極層２６ａおよび第２電極層２６ｂを光を透過させない金属電極層として形成することによって、側壁面への光の出射を抑制することもできる。

第１の実施の形態によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。

（変形例）
第１の実施の形態の変形例１に係る半導体発光素子を実装基板上に搭載した模式的断面構造は、図１２（ａ）に示すように表され、変形例２に係る半導体発光素子を実装基板上に搭載した模式的断面構造は、図１２（ｂ）に示すように表される。

第１の実施の形態の変形例１に係る半導体発光素子１ａは、第１絶縁層２４ａ上および表面電極層２０の表面上の一部に配置された第１電極層２６ａのみを備え、第２絶縁層２４ｂおよび第２電極層２６ｂを備えていない。一方、第１の実施の形態の変形例２に係る半導体発光素子１ａは、第１絶縁層２４ａ上および表面電極層２０の表面上の一部に配置された第１電極層２６ａおよび第２絶縁層２４ｂのみを備え、第２絶縁層２４ｂ上には第２電極層２６ｂを備えていない。

第１の実施の形態の変形例１および変形例２に係る半導体発光素子１ａは、電極層を対向する側面の片側にのみ設けることによって、第１の実施の形態に係る半導体発光素子１に比べて、光の取り出し効率が改善される。

また、第１の実施の形態の変形例２に係る半導体発光素子１ａは、第２絶縁層２４ｂを誘電体多層膜として形成することによって、反射率を調整しても良い。

第１の実施の形態の変形例１および変形例２においては、アノード電極３０ａと第１電極層２６ａ間は、半田層４４によって、半田付けされている。

第１の実施の形態の変形例１および変形例２によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。

（第２の実施の形態）
第２の実施の形態に係る半導体発光素子１ｂの模式的鳥瞰構造は、図１３に示すように表される。また、第２の実施の形態に係る半導体発光素子１ｂを実装基板３２上に搭載する様子を示す模式的鳥瞰構造は、図１４に示すように表される。また、第２の実施の形態に係る半導体発光素子１ｂを実装基板３２上に搭載した模式的断面構造は、図１５に示すように表される。

第２の実施の形態に係る半導体発光素子は、図１３に示すように、基板１０と、基板１０上に配置されたエピタキシャル成長層８と、エピタキシャル成長層８上に配置された表面電極層２０と、基板１０の裏面に配置された裏面電極層２２と、基板１０の側面４２ａに沿って形成され、基板１０、エピタキシャル成長層８からなる第１側壁面および表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第１絶縁層２４ａと、基板１０の側面４２ａに対向して並行に形成された側面４２ｂに沿って形成され、基板１０、エピタキシャル成長層８からなる第２側壁面および表面電極層２０の表面上および裏面電極層２２の表面上に延在して配置された第２絶縁層２４ｂと、第１絶縁層２４ａおよび第２絶縁層２４ｂ上および表面電極層２０上に配置された第１電極層２６とを備える。なお、図１３において、第１電極層２６は、ＬＥＤバー３６の配置によっては、若干下面に回り込みが生ずることもある。また、回り込みがないように作成することもできる。

図１３において、第２の実施の形態に係る半導体発光素子１ｂからの発光は、図中のｈνで示すように等方的に発光される。

図１４および図１５に示すように、第１電極層２６は、アノード電極３０に接続され、裏面電極層２２は、カソード電極２８に接続される。

図１４および図１５に示すように、アノード電極３０およびカソード電極２８は、実装基板３２上に配置され、アノード電極３０と第１電極層２６は半田層４４によって半田付けされていても良い。

エピタキシャル成長層８は、基板１０上に配置された第１クラッド層１２と、第１クラッド層１２上に配置されたＭＱＷ層１４と、ＭＱＷ層１４上に配置された第２クラッド層１６を備える。さらに、第２クラッド層１６上にウィンドウ層１８を備えていても良い。

基板１０の裏面には、裏面電極層２２が配置され、ウィンドウ層１８の表面には、表面電極層２０が配置されている。表面電極層２０は透明電極であり、例えば、ＩＴＯ、ＩＺＴＯ、ＺｎＯで形成される。裏面電極層２２は、例えばＡｕ層で形成されている。

また、第１絶縁層２４ａ、第２絶縁層２４ｂの一方若しくは両方は、ＤＢＲ層を備えていても良い。ＤＢＲ層の例は第１の実施の形態と同様である。

また、第１電極層２６は透明電極層を備える。透明電極層の例は第１の実施の形態と同様である。

第１の実施の形態においては、第１絶縁層２４ａおよび第２絶縁層２４ｂの成膜時と、第１電極層２６ａおよび第２電極層２６ｂの成膜時の２回、ＬＥＤバー３６の積み上げ工程が必要であったが、第２の実施の形態においては、第１絶縁層２４ａおよび第２絶縁層２４ｂの成膜時のみＬＥＤバー３６の積み上げ工程が必要であり、第１電極層２６ａおよび第２電極層２６ｂは、共通の電極層２６として形成されるため、ＬＥＤバー３６の積み上げ工程は不要である。

（製造方法）
第２の実施の形態に係る半導体発光素子の製造方法は、基板１０上にエピタキシャル成長層８を形成する工程と、エピタキシャル成長層８上に表面電極層２０を形成する工程と、基板１０の裏面に裏面電極層２２を形成する工程と、基板１０の側面４２ａに沿って形成され、基板１０、エピタキシャル成長層８からなる第１側壁面および表面電極層２０の表面上および裏面電極層２２の表面上に延在して第１絶縁層２４ａを形成する工程と、基板１０の側面４２ａに対向して並行に形成された側面４２ｂに沿って形成され、基板１０、エピタキシャル成長層８からなる第２側壁面および表面電極層２０の表面上および裏面電極層２２の表面上に延在して第２絶縁層２４ｂを形成する工程と、第１絶縁層２４ａおよび第２絶縁層２４ｂ上および表面電極層２０の上に第１電極層２６を形成する工程とを備える。

また、アノード電極３０およびカソード電極２８を実装基板３２上に形成する工程と、第１電極層２６をアノード電極３０と半田付けによって接続し、裏面電極層２２をカソード電極２８に接続する工程とを有する。

その他各部の詳細な製造工程は、第１の実施の形態と同様であるため、重複説明は省略する。

第１電極層２６を形成する工程は、第１絶縁層２４ａおよび第２絶縁層２４ｂを形成したＬＥＤバー３６を平面台に並べて配置し、例えば、パルスレーザデポジション（ＰＬＤ:Pulse Laser Deposition）法を用いて、例えばＺｎＯ電極を成膜することによって、形成することができる。したがって、シリコンバー４０の配置が不要となり、製造工程は簡単化される。なお、ＺｎＯ電極は、ＬＥＤバー３６の配置によっては、図１３に示すように、若干下面に回りこむ。また、回り込みがないように作成することもできる。

第２の実施の形態によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。

（その他の実施の形態）
上記のように、本発明は第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

第１〜第２の実施の形態においては、基板１０および第１クラッド層１２の導電型をｎ型とし、第２クラッド層１６およびウィンドウ層１８の導電型をｐ型とする例が開示されているが、これらの導電型を反対にしても良い。この場合、アノード電極とカソード電極は逆の構成となり、表面電極層２０に接続される第１電極層、第２電極層がカソード電極に接続され、裏面電極層２２は、アノード電極に接続される。

第１〜第２の実施の形態においては、基板１０とクラッド層１２の間にＤＢＲ層を設けても良い。

第１〜第２の実施の形態においては、基板１０として、主として、ＧａＡｓ基板を適用する例が開示されているが、Ｓｉ基板、ＳｉＣ基板、ＧａＰ基板、サファイア基板などを適用することも可能である。

第１クラッド層１２および第２クラッド層１６は、例えばＡｌＧａＡｓ層によって形成され、ＭＱＷ層１４は、例えばＧａＡｓ／ＧａＡｌＡｓ層からなるヘテロ接合ペアを積層して形成しても良い。または、ＧａＮ系発光素子を形成しても良い。

シリコンバー４０は、シリコンに限らず、他の材料を用いて形成したバーであっても良い。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の半導体発光素子およびその製造方法は、ＧａＡｓ基板、Ｓｉ基板、ＳｉＣ基板、ＧａＰ基板、サファイア基板等を有するＬＥＤ素子等の半導体発光素子全般に利用可能である。

１、１ａ、１ｂ…半導体発光素子
８…エピタキシャル成長層
１０…基板
１２…ｎ型クラッド層
１４…多重量子井戸（ＭＱＷ）層
１６…ｐ型クラッド層
１８…ウィンドウ層
２０…表面電極層
２２…裏面電極層
２４ａ、２４ｂ…絶縁層
２６、２６ａ、２６ｂ…電極層
２８…カソード電極
３０、３０ａ、３０ｂ…アノード電極
３２…実装基板
３４…ＬＥＤウェハ
３６…ＬＥＤバー
３８…ＬＥＤバー固定装置
４０…シリコンバー
４２ａ、４２ｂ…側面
４４…半田層
５０、５０ａ…積層化構造

Claims

基板と、
前記基板上に配置されたエピタキシャル成長層と、
前記エピタキシャル成長層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、
前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って形成された第１電極層と
を備えることを特徴とする半導体発光素子。
前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第２絶縁層と、
前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って形成された第２電極層と
を備えることを特徴とする請求項１に記載の半導体発光素子。
前記第１電極層、前記第２電極層の一方若しくは両方は、アノード電極に接続され、前記裏面電極層は、カソード電極に接続されたことを特徴とする請求項２に記載の半導体発光素子。
前記アノード電極および前記カソード電極は、実装基板上に配置されたことを特徴とする請求項３に記載の半導体発光素子。
前記第１絶縁層、前記第２絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項２に記載の半導体発光素子。
前記第１電極層、前記第２電極層の一方若しくは両方は、透明電極層を備えることを特徴とする請求項２に記載の半導体発光素子。
前記エピタキシャル成長層は、前記基板上に配置された第１クラッド層と、前記第１クラッド層上に配置された多重量子井戸層と、前記多重量子井戸層上に配置された第２クラッド層とを備えることを特徴とする請求項１に記載の半導体発光素子。
基板と、
前記基板上に配置されたエピタキシャル成長層と、
前記エピタキシャル成長層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第１絶縁層と、
前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第２絶縁層と、
前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って、および前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って形成された第１電極層と
を備えることを特徴とする半導体発光素子。
前記第１電極層は、アノード電極に接続され、前記裏面電極層は、カソード電極に接続されたことを特徴とする請求項８に記載の半導体発光素子。
前記アノード電極および前記カソード電極は、実装基板上に配置され、前記アノード電極と前記第１電極層は半田付けされたことを特徴とする請求項９に記載の半導体発光素子。
前記第１絶縁層、前記第２絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項８に記載の半導体発光素子。
前記第１電極層は透明電極層を備えることを特徴とする請求項８に記載の半導体発光素子。
前記エピタキシャル成長層は、前記基板上に配置された第１クラッド層と、前記第１クラッド層上に配置された多重量子井戸層と、前記多重量子井戸層上に配置された第２クラッド層を備えることを特徴とする請求項８に記載の半導体発光素子。
基板上にエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層上に表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、
前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、
前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って第１電極層を形成する工程と、
前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って第２電極層を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
アノード電極およびカソード電極を実装基板上に形成する工程と、
前記第１電極層および前記第２電極層の一方若しくは両方を前記アノード電極に接続し、前記裏面電極層を前記カソード電極に接続する工程と
を有することを特徴とする請求項１４に記載の半導体発光素子の製造方法。
基板上にエピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層上に表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第１側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第１絶縁層を形成する工程と、
前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第２側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第２絶縁層を形成する工程と、
前記表面電極上から前記第１絶縁層の表面上、側面上を介して前記第１絶縁層の裏面上まで渡って、および前記表面電極上から前記第２絶縁層の表面上、側面上を介して前記第２絶縁層の裏面上まで渡って第１電極層を形成する工程と
を備えることを特徴とする半導体発光素子の製造方法。
アノード電極およびカソード電極を実装基板上に形成する工程と、
前記第１電極層を前記アノード電極と半田付けによって接続し、前記裏面電極層を前記カソード電極に接続する工程と
を有することを特徴とする請求項１６に記載の半導体発光素子の製造方法。