JP5277066B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP5277066B2
JP5277066B2 JP2009106875A JP2009106875A JP5277066B2 JP 5277066 B2 JP5277066 B2 JP 5277066B2 JP 2009106875 A JP2009106875 A JP 2009106875A JP 2009106875 A JP2009106875 A JP 2009106875A JP 5277066 B2 JP5277066 B2 JP 5277066B2
Authority
JP
Japan
Prior art keywords
layer
substrate
electrode
electrode layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009106875A
Other languages
English (en)
Other versions
JP2010258230A (ja
Inventor
智一郎 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009106875A priority Critical patent/JP5277066B2/ja
Publication of JP2010258230A publication Critical patent/JP2010258230A/ja
Application granted granted Critical
Publication of JP5277066B2 publication Critical patent/JP5277066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、光の取り出し効率の改善された半導体発光素子およびその製造方法に関する。
従来の発光ダイオード(LED:Light Emitting Diode)は、その構造上、基板上にエピタキシャル成長を行い、エピタキシャル成長層上に電極を形成している。このため、LED素子上部からの光の取り出し効率が悪い。
また、LED素子の組み立て時には、エピタキシャル成長層上に配置された電極に対してワイヤボンディングを実施する必要があり、このため薄型パッケージを実現する上で、妨げとなっている(例えば、特許文献1および特許文献2参照。)。
実開平5−4529号公報 特開2000−77726号公報
本発明の目的は、光の取り出し効率の改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することにある。
本発明の一態様によれば、基板と、前記基板上に配置されたエピタキシャル成長層と、前記エピタキシャル成長層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って形成された第1電極層と
を備える半導体発光素子が提供される。
本発明の他の態様によれば、基板と、前記基板上に配置されたエピタキシャル成長層と、前記エピタキシャル成長層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第2絶縁層と、前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って、および前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って形成された第1電極層と
を備える半導体発光素子が提供される。
本発明の他の態様によれば、基板上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層上に表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って第1電極層を形成する工程と、前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って第2電極層を形成する工程と
を有する半導体発光素子の製造方法が提供される。
本発明の他の態様によれば、基板上にエピタキシャル成長層を形成する工程と、前記エピタキシャル成長層上に表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って、および前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って第1電極層を形成する工程とを備える半導体発光素子の製造方法が提供される。
本発明によれば、光の取り出し効率の改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。
本発明の第1の実施の形態に係る半導体発光素子の模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子を実装基板上に搭載する様子を示す模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、(a)ウェハプロセスの一工程を示す模式的断面構造図(その1)、(b)ウェハプロセスの一工程を示す模式的断面構造図(その2)、(c)ウェハプロセスの一工程を示す模式的断面構造図(その3)、(d)ウェハプロセスの一工程を示す模式的断面構造図(その4)。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、(a)LEDウェハを分割する様子を示す模式的鳥瞰図、(b)LEDウェハを分割して形成された複数のLEDバーの模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、LEDバーとシリコンバーを積層し、LEDバー固定装置に挿入する一工程を示す模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、LEDバーとシリコンバーを積層する一工程を示す模式的断面構造図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバーの模式的鳥瞰図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、積層化されたLEDバーの側壁、表面電極層の一部および裏面電極層の一部に絶縁層を形成する工程を示す模式的断面構造図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、図9の工程後、LEDバーと反転されたシリコンバーを積層する一工程を示す模式的断面構造図。 本発明の第1の実施の形態に係る半導体発光素子の製造方法において、積層化されたLEDバーの絶縁層上および表面電極層の一部に電極層を形成する工程を示す模式的断面構造図。 (a)本発明の第1の実施の形態の変形例1に係る半導体発光素子を実装基板上に搭載した模式的断面構造図、(b)本発明の第1の実施の形態の変形例2に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。 本発明の第2の実施の形態に係る半導体発光素子の模式的鳥瞰図。 本発明の第2の実施の形態に係る半導体発光素子を実装基板上に搭載する様子を示す模式的鳥瞰図。 本発明の第2の実施の形態に係る半導体発光素子を実装基板上に搭載した模式的断面構造図。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す第1〜第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
なお、以下の説明において、(AlxGa1-x)yIn1-yP(0<=x<1,0<y<=1)層を、簡単化してAlInGaP層と表示し、x=0に相当するGayIn1-yP(0<y<=1)層を、簡単化してInGaP層と表示する。
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体発光素子1の模式的鳥瞰構造は、図1に示すように表される。また、第1の実施の形態に係る半導体発光素子1を実装基板32上に搭載する様子を示す模式的鳥瞰構造は、図2に示すように表される。また、第1の実施の形態に係る半導体発光素子1を実装基板32上に搭載した模式的断面構造は、図3に示すように表される。
第1の実施の形態に係る半導体発光素子1は、図1に示すように、基板10と、基板10上に配置されたエピタキシャル成長層8と、エピタキシャル成長層8上に配置された表面電極層20と、基板10の裏面に配置された裏面電極層22と、基板10の側面42aに沿って形成され、基板10、エピタキシャル成長層8からなる第1側壁面および表面電極層20の表面および裏面電極層22の表面上に延在して配置された第1絶縁層24aと、第1絶縁層24a上および表面電極層20上の一部に配置された第1電極層26aとを備える。
また、図1に示すように、基板10の側面42aに対向して並行に形成された側面42bに沿って形成され、基板10、エピタキシャル成長層8からなる第2側壁面および表面電極層20の表面および裏面電極層22の表面上に延在して配置された第2絶縁層24bと、第2絶縁層24b上および表面電極層20上の一部に配置された第2電極層26bとを備える。
図1において、第1の実施の形態に係る半導体発光素子1からの発光は、図中のhνで示すように等方的に発光される。
また、図2および図3に示すように、第1電極層26aおよび第2電極層26bは、それぞれアノード電極30aおよびアノード電極30bに接続され、裏面電極層22は、カソード電極28に接続される。
また、図2および図3に示すように、アノード電極30a、アノード電極30bおよびカソード電極28は、実装基板32上に配置されている。アノード電極30aおよびアノード電極30bは、電気的に共通に接続されている。
第1電極層26aおよび第2電極層26bは、それぞれアノード電極30aおよびアノード電極30bにダイボンディングによって接続され、裏面電極層22は、カソード電極28にダイボンディングによって接続される。
第1電極層26a、第2電極層26bの一方若しくは両方は、例えば、Auなどの薄膜金属層若しくは透明電極層を備えていても良い。透明電極層としては、例えば、ITO、ITZO、ZnOなどを適用することができる。
エピタキシャル成長層8は、基板10上に配置された第1クラッド層12と、第1クラッド層12上に配置された多重量子井戸(MQW:Multi-Quantum Well)層14と、MQW層14上に配置された第2クラッド層16とを備える。さらに、第2クラッド層16上には、ウィンドウ層18を備えていても良い。また、ウィンドウ層18の表面上は、光の取り出し効率を高めるために、フロスト処理を実施しても良い。
ここで、例えば、基板10はGaAsで形成され、第1クラッド層12および第2クラッド層16は、AlInGaP層で形成され、MQW層14は、InGaP/AlInGaPのペアで形成されている。
表面電極層20は透明電極であり、例えば、ITO、IZTO、ZnOで形成される。裏面電極層22は、例えばAu層で形成されている。
第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、シリコン絶縁膜、シリコン窒化膜などによって形成される。
また、第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、分布ブラック反射(DBR:Distributed Bragg Reflector)層を備えていても良い。DBR層としては、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む多層膜によって形成されていてもよい。ここで、AlNx(0<x<1)は、AlNのストイキオメトリ制御からずれている組成比の場合を示す。
また、DBR層は、高光反射特性を有し、例えば、ZrO2膜とSiO2膜からなる積層構造を備えていてもよい。ZrO2膜の厚さd1およびSiO2膜の厚さd2は、d1=λ/4n1、d2=λ/4n2となるように形成する。ここで、n1はZrO2膜の屈折率2.18であり、n2はSiO2膜の屈折率1.46である。
また、第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、酸素吸収層を備えていても良い。酸素吸収層としては、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む層が適用可能である。
(製造方法)
第1の実施の形態に係る半導体発光素子の製造方法は、基板10上にエピタキシャル成長層8を形成する工程と、エピタキシャル成長層8上に表面電極層20を形成する工程と、基板10の裏面に裏面電極層22を形成する工程と、基板10の側面42aに沿って形成され、基板10、エピタキシャル成長層8からなる第1側壁面および表面電極層20の表面上および裏面電極層22の表面上に延在して第1絶縁層24aを形成する工程と、基板10の側面42aに対向して並行に形成された側面42bに沿って形成され、基板10、エピタキシャル成長層8からなる第2側壁面および表面電極層20の表面および裏面電極層22の表面上に延在して第2絶縁層24bを形成する工程と、第1絶縁層24a上および表面電極層20上の一部に第1電極層26aを形成する工程と、第2絶縁層24b上および表面電極層20上の一部に第2電極層26bを形成する工程とを有する。
また、アノード電極30およびカソード電極28を実装基板32上に形成する工程と、第1電極層26aおよび第2電極層26bの一方若しくは両方をそれぞれアノード電極30aおよび30bに接続し、裏面電極層22をカソード電極28に接続する工程とを有する。
第1の実施の形態に係る半導体発光素子の製造方法において、ウェハプロセスの一工程を示す模式的断面構造は、図4(a)〜図4(d)に示すように表される。また、LEDウェハ34を劈開面にそって劈開する様子を示す模式的鳥瞰構造、およびLEDウェハ34を劈開面にそって劈開して形成された複数のLEDバー36の模式的鳥瞰構造は、それぞれ図5(a)および図5(b)に示すように表される。
また、LEDバー36とシリコンバー40を複数積層化した積層化構造50をLEDバー固定装置38に挿入する一工程を示す模式的鳥瞰構造は、図6に示すように表される。
また、LEDバー36とシリコンバー40を複数積層化した積層化構造50を形成する一工程を示す模式的断面構造は、図7に示すように表される。
第1の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバー40の模式的鳥瞰構造は、図8に示すように表される。
積層化されたLEDバー36の側壁、表面電極層20の一部および裏面電極層22の一部に第1絶縁層24a、第2絶縁層24bを形成する工程を示す模式的断面構造は、図9に示すように表される。
図9の工程後、LEDバー36と反転されたシリコンバー40を積層する一工程を示す模式的断面構造は、図10に示すように表される。
積層化されたLEDバー36の第1絶縁層24a、第2絶縁層24b上および表面電極層20の一部に第1電極層26a、第2電極層26bを形成する工程を示す模式的断面構造は、図11に示すように表される。
第1の実施の形態に係る半導体発光素子の製造方法を以下に説明する。
(a)まず、図4(a)に示すように、GaAs基板10上に、分子線エピタキシャル成長法(MBE:Molecular Beam Epitaxy)、MOCVD(Metal Organic Chemical Vapor Deposition)法などを用いて、第1クラッド層12、MQW層14、第2クラッド層16およびウィンドウ層18を順次形成する。
(b)次に、図4(b)に示すように、ウィンドウ層18上に表面電極層20をスパッタリング法、真空蒸着法などを用いて形成する。表面電極層20の材料としては、透明導電膜であることが望ましい。例えば、薄いチタン層およびAu層などを用いて形成することができる。また、ITO、IZTO、ZnOなどを用いて形成することができる。
(c)次に、図4(c)に示すように、GaAs基板10を裏面から薄層化する。この薄層化の工程は、例えば、ラッピング、ポリッシング、化学的機械的研磨(CMP:Chemical Mechanical Polishing)技術、エッチング技術などによって実施することができる。結果として、例えば、基板10の厚さを約90μmに形成することができる。厚さはこれに限るものではなく、約30μm〜250μm程度のいずれかとする。
(d)次に、図4(d)に示すように、基板10上に、裏面電極層22をスパッタリング法、真空蒸着法などを用いて形成する。裏面電極層22の材料としては、例えば、Au層、或いはAu/AuGe−Ni合金/Auからなる積層構造を用いることができる。
(e)次に、図5(a)に示すように、LEDウェハ34を劈開面に沿って劈開する。その結果、図5(b)に示すように、幅W、長さLを有する複数のLEDバー36を形成することができる。なお、劈開に限らず、ダイシング、スクライブでも可能である。
(f)次に、図6に示すように、LEDバー36とシリコンバー40を複数積層化した積層化構造50をLEDバー固定装置38に挿入する。ここで、積層化構造50の詳細構造は、図7に示すように表される。シリコンバー40の構造は、図8に示すように、凸型形状を備えるため、積層化構造50において、表面電極層20の一部分と裏面電極層22の一部分は、シリコンバー40によって被覆されている。
(g)次に、積層化構造50をLEDバー固定装置38に挿入した状態で、図9に示すように、スパッタリング法によって、第1絶縁層24aおよび第2絶縁層24bを形成する。すなわち、W3の幅だけ表面電極層20の表面上にそれぞれ第1絶縁層24a、第2絶縁層24bが形成される。また、W2+W3の幅だけ裏面電極層22の表面上にそれぞれ第1絶縁層24a、第2絶縁層24bが形成される。ここで、LEDバー36の幅Wに対して、W−(W1+2W2)=2W3の関係を有する。なお、図9において、シリコンバー40の側壁面上にも絶縁層が形成されるが、説明を簡単化するため、図示を省略している。
(h)次に、図10に示すように、LEDバー36と反転されたシリコンバー40を複数積層化して、積層化構造50aを形成する。なお、図10において使用するシリコンバー40は、必ずしも図9において使用したシリコンバー40を適用する必要はなく、電極層を形成する幅の寸法に応じて、別の寸法を有するシリコンバーを適宜選択可能である。また、シリコンバー40ではなく、LEDバー36を反転させるようにしても良い。
(i)次に、積層化構造50aをLEDバー固定装置38に挿入した状態で、図11に示すように、第1電極層26aおよび第2電極層26bをスパッタリング法、真空蒸着法などを用いて形成する。すなわち、W2+W3の幅だけ表面電極層20の表面上にそれぞれ第1電極層26a、第2電極層26bが形成される。W2の幅で、第1電極層26a、第2電極層26bは、表面電極層20と接続されている。また、W3の幅だけ裏面電極層22の表面上にそれぞれ第1電極層26a、第2電極層26bが形成される。ここで、図8に示されるシリコンバー40の厚さD1、D2は、スパッタリング法、真空蒸着法などを用いて形成する第1電極層26aおよび第2電極層26bの回り込みを充分に確保できる程度の厚さを備えていれば良い。また、図11において、シリコンバー40の側壁面上にも電極層が形成されるが、説明を簡単化するため、図示を省略している。
(j)次に、積層化構造50aをLEDバー固定装置38から取り外し、シリコンバー40を取り外す。LEDバー36を分割して、結果として、図1に示される第1の実施の形態に係る半導体発光素子1を得る。
(k)次に、図2に示すように、実装基板32上にアノード電極30aおよびアノード電極30b、およびカソード電極28を真空蒸着法、スパッタリング法などを用いて形成し、所定のストライプ形状などにパターニングする。
(l)次に、図3に示すように、実装基板32上に半導体発光素子1を載置し、アノード電極30aおよびアノード電極30bをそれぞれ第1電極層26aおよび第2電極層26b、カソード電極28を裏面電極層22にダイボンディングによって接続する。
第1の実施の形態によれば、エピタキシャル成長層8上には、光を透過させない金属電極が存在しないため、光のロスを低減することができ、光の取り出し効率を改善することができる。
第1の実施の形態によれば、半導体発光素子の組み立て時にワイヤボンディングが不要となるため、パッケージを薄くすることができる。
第1の実施の形態によれば、半導体発光素子の製造方法が簡略化されるため、チップ化までの製造工程に要する時間を短縮することができる。
第1の実施の形態によれば、第1絶縁層24a、第1電極層26aおよび第2絶縁層24b、第2電極層26bの膜厚を変化させて、反射率を変化させることによって、発光の指向性を変化させることもできる。
第1の実施の形態によれば、第1電極層26aおよび第2電極層26bを光を透過させない金属電極層として形成することによって、側壁面への光の出射を抑制することもできる。
第1の実施の形態によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。
(変形例)
第1の実施の形態の変形例1に係る半導体発光素子を実装基板上に搭載した模式的断面構造は、図12(a)に示すように表され、変形例2に係る半導体発光素子を実装基板上に搭載した模式的断面構造は、図12(b)に示すように表される。
第1の実施の形態の変形例1に係る半導体発光素子1aは、第1絶縁層24a上および表面電極層20の表面上の一部に配置された第1電極層26aのみを備え、第2絶縁層24bおよび第2電極層26bを備えていない。一方、第1の実施の形態の変形例2に係る半導体発光素子1aは、第1絶縁層24a上および表面電極層20の表面上の一部に配置された第1電極層26aおよび第2絶縁層24bのみを備え、第2絶縁層24b上には第2電極層26bを備えていない。
第1の実施の形態の変形例1および変形例2に係る半導体発光素子1aは、電極層を対向する側面の片側にのみ設けることによって、第1の実施の形態に係る半導体発光素子1に比べて、光の取り出し効率が改善される。
また、第1の実施の形態の変形例2に係る半導体発光素子1aは、第2絶縁層24bを誘電体多層膜として形成することによって、反射率を調整しても良い。
第1の実施の形態の変形例1および変形例2においては、アノード電極30aと第1電極層26a間は、半田層44によって、半田付けされている。
第1の実施の形態の変形例1および変形例2によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。
(第2の実施の形態)
第2の実施の形態に係る半導体発光素子1bの模式的鳥瞰構造は、図13に示すように表される。また、第2の実施の形態に係る半導体発光素子1bを実装基板32上に搭載する様子を示す模式的鳥瞰構造は、図14に示すように表される。また、第2の実施の形態に係る半導体発光素子1bを実装基板32上に搭載した模式的断面構造は、図15に示すように表される。
第2の実施の形態に係る半導体発光素子は、図13に示すように、基板10と、基板10上に配置されたエピタキシャル成長層8と、エピタキシャル成長層8上に配置された表面電極層20と、基板10の裏面に配置された裏面電極層22と、基板10の側面42aに沿って形成され、基板10、エピタキシャル成長層8からなる第1側壁面および表面電極層20の表面上および裏面電極層22の表面上に延在して配置された第1絶縁層24aと、基板10の側面42aに対向して並行に形成された側面42bに沿って形成され、基板10、エピタキシャル成長層8からなる第2側壁面および表面電極層20の表面上および裏面電極層22の表面上に延在して配置された第2絶縁層24bと、第1絶縁層24aおよび第2絶縁層24b上および表面電極層20上に配置された第1電極層26とを備える。なお、図13において、第1電極層26は、LEDバー36の配置によっては、若干下面に回り込みが生ずることもある。また、回り込みがないように作成することもできる。
図13において、第2の実施の形態に係る半導体発光素子1bからの発光は、図中のhνで示すように等方的に発光される。
図14および図15に示すように、第1電極層26は、アノード電極30に接続され、裏面電極層22は、カソード電極28に接続される。
図14および図15に示すように、アノード電極30およびカソード電極28は、実装基板32上に配置され、アノード電極30と第1電極層26は半田層44によって半田付けされていても良い。
エピタキシャル成長層8は、基板10上に配置された第1クラッド層12と、第1クラッド層12上に配置されたMQW層14と、MQW層14上に配置された第2クラッド層16を備える。さらに、第2クラッド層16上にウィンドウ層18を備えていても良い。
ここで、例えば、基板10はGaAsで形成され、第1クラッド層12および第2クラッド層16は、AlInGaP層で形成され、MQW層14は、InGaP/AlInGaPのペアで形成されている。
基板10の裏面には、裏面電極層22が配置され、ウィンドウ層18の表面には、表面電極層20が配置されている。表面電極層20は透明電極であり、例えば、ITO、IZTO、ZnOで形成される。裏面電極層22は、例えばAu層で形成されている。
第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、シリコン絶縁膜、シリコン窒化膜などによって形成される。
また、第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、DBR層を備えていても良い。DBR層の例は第1の実施の形態と同様である。
また、第1電極層26は透明電極層を備える。透明電極層の例は第1の実施の形態と同様である。
第1の実施の形態においては、第1絶縁層24aおよび第2絶縁層24bの成膜時と、第1電極層26aおよび第2電極層26bの成膜時の2回、LEDバー36の積み上げ工程が必要であったが、第2の実施の形態においては、第1絶縁層24aおよび第2絶縁層24bの成膜時のみLEDバー36の積み上げ工程が必要であり、第1電極層26aおよび第2電極層26bは、共通の電極層26として形成されるため、LEDバー36の積み上げ工程は不要である。
(製造方法)
第2の実施の形態に係る半導体発光素子の製造方法は、基板10上にエピタキシャル成長層8を形成する工程と、エピタキシャル成長層8上に表面電極層20を形成する工程と、基板10の裏面に裏面電極層22を形成する工程と、基板10の側面42aに沿って形成され、基板10、エピタキシャル成長層8からなる第1側壁面および表面電極層20の表面上および裏面電極層22の表面上に延在して第1絶縁層24aを形成する工程と、基板10の側面42aに対向して並行に形成された側面42bに沿って形成され、基板10、エピタキシャル成長層8からなる第2側壁面および表面電極層20の表面上および裏面電極層22の表面上に延在して第2絶縁層24bを形成する工程と、第1絶縁層24aおよび第2絶縁層24b上および表面電極層20の上に第1電極層26を形成する工程とを備える。
また、アノード電極30およびカソード電極28を実装基板32上に形成する工程と、第1電極層26をアノード電極30と半田付けによって接続し、裏面電極層22をカソード電極28に接続する工程とを有する。
その他各部の詳細な製造工程は、第1の実施の形態と同様であるため、重複説明は省略する。
第1電極層26を形成する工程は、第1絶縁層24aおよび第2絶縁層24bを形成したLEDバー36を平面台に並べて配置し、例えば、パルスレーザデポジション(PLD:Pulse Laser Deposition)法を用いて、例えばZnO電極を成膜することによって、形成することができる。したがって、シリコンバー40の配置が不要となり、製造工程は簡単化される。なお、ZnO電極は、LEDバー36の配置によっては、図13に示すように、若干下面に回りこむ。また、回り込みがないように作成することもできる。
第2の実施の形態によれば、光の取り出し効率が改善され、かつ薄型パッケージ化の容易な半導体発光素子およびその製造方法を提供することができる。
(その他の実施の形態)
上記のように、本発明は第1〜第2の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
第1〜第2の実施の形態においては、基板10および第1クラッド層12の導電型をn型とし、第2クラッド層16およびウィンドウ層18の導電型をp型とする例が開示されているが、これらの導電型を反対にしても良い。この場合、アノード電極とカソード電極は逆の構成となり、表面電極層20に接続される第1電極層、第2電極層がカソード電極に接続され、裏面電極層22は、アノード電極に接続される。
第1〜第2の実施の形態においては、基板10とクラッド層12の間にDBR層を設けても良い。
第1〜第2の実施の形態においては、基板10として、主として、GaAs基板を適用する例が開示されているが、Si基板、SiC基板、GaP基板、サファイア基板などを適用することも可能である。
第1クラッド層12および第2クラッド層16は、例えばAlGaAs層によって形成され、MQW層14は、例えばGaAs/GaAlAs層からなるヘテロ接合ペアを積層して形成しても良い。または、GaN系発光素子を形成しても良い。
シリコンバー40は、シリコンに限らず、他の材料を用いて形成したバーであっても良い。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の半導体発光素子およびその製造方法は、GaAs基板、Si基板、SiC基板、GaP基板、サファイア基板等を有するLED素子等の半導体発光素子全般に利用可能である。
1、1a、1b…半導体発光素子
8…エピタキシャル成長層
10…基板
12…n型クラッド層
14…多重量子井戸(MQW)層
16…p型クラッド層
18…ウィンドウ層
20…表面電極層
22…裏面電極層
24a、24b…絶縁層
26、26a、26b…電極層
28…カソード電極
30、30a、30b…アノード電極
32…実装基板
34…LEDウェハ
36…LEDバー
38…LEDバー固定装置
40…シリコンバー
42a、42b…側面
44…半田層
50、50a…積層化構造

Claims (17)

  1. 基板と、
    前記基板上に配置されたエピタキシャル成長層と、
    前記エピタキシャル成長層上に配置された表面電極層と、
    前記基板の裏面に配置された裏面電極層と、
    前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、
    前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って形成された第1電極層と
    を備えることを特徴とする半導体発光素子。
  2. 前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第2絶縁層と、
    前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って形成された第2電極層と
    を備えることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記第1電極層、前記第2電極層の一方若しくは両方は、アノード電極に接続され、前記裏面電極層は、カソード電極に接続されたことを特徴とする請求項2に記載の半導体発光素子。
  4. 前記アノード電極および前記カソード電極は、実装基板上に配置されたことを特徴とする請求項3に記載の半導体発光素子。
  5. 前記第1絶縁層、前記第2絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項2に記載の半導体発光素子。
  6. 前記第1電極層、前記第2電極層の一方若しくは両方は、透明電極層を備えることを特徴とする請求項2に記載の半導体発光素子。
  7. 前記エピタキシャル成長層は、前記基板上に配置された第1クラッド層と、前記第1クラッド層上に配置された多重量子井戸層と、前記多重量子井戸層上に配置された第2クラッド層とを備えることを特徴とする請求項1に記載の半導体発光素子。
  8. 基板と、
    前記基板上に配置されたエピタキシャル成長層と、
    前記エピタキシャル成長層上に配置された表面電極層と、
    前記基板の裏面に配置された裏面電極層と、
    前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、
    前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第2絶縁層と、
    前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って、および前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って形成された第1電極層と
    を備えることを特徴とする半導体発光素子。
  9. 前記第1電極層は、アノード電極に接続され、前記裏面電極層は、カソード電極に接続されたことを特徴とする請求項8に記載の半導体発光素子。
  10. 前記アノード電極および前記カソード電極は、実装基板上に配置され、前記アノード電極と前記第1電極層は半田付けされたことを特徴とする請求項9に記載の半導体発光素子。
  11. 前記第1絶縁層、前記第2絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項8に記載の半導体発光素子。
  12. 前記第1電極層は透明電極層を備えることを特徴とする請求項8に記載の半導体発光素子。
  13. 前記エピタキシャル成長層は、前記基板上に配置された第1クラッド層と、前記第1クラッド層上に配置された多重量子井戸層と、前記多重量子井戸層上に配置された第2クラッド層を備えることを特徴とする請求項8に記載の半導体発光素子。
  14. 基板上にエピタキシャル成長層を形成する工程と、
    前記エピタキシャル成長層上に表面電極層を形成する工程と、
    前記基板の裏面に裏面電極層を形成する工程と、
    前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、
    前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、
    前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って第1電極層を形成する工程と、
    前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って第2電極層を形成する工程と
    を有することを特徴とする半導体発光素子の製造方法。
  15. アノード電極およびカソード電極を実装基板上に形成する工程と、
    前記第1電極層および前記第2電極層の一方若しくは両方を前記アノード電極に接続し、前記裏面電極層を前記カソード電極に接続する工程と
    を有することを特徴とする請求項14に記載の半導体発光素子の製造方法。
  16. 基板上にエピタキシャル成長層を形成する工程と、
    前記エピタキシャル成長層上に表面電極層を形成する工程と、
    前記基板の裏面に裏面電極層を形成する工程と、
    前記基板の側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第1側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、
    前記基板の前記側面に対向して並行に形成された側面に沿って形成され、前記基板、前記エピタキシャル成長層からなる第2側壁面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、
    前記表面電極上から前記第1絶縁層の表面上、側面上を介して前記第1絶縁層の裏面上まで渡って、および前記表面電極上から前記第2絶縁層の表面上、側面上を介して前記第2絶縁層の裏面上まで渡って第1電極層を形成する工程と
    を備えることを特徴とする半導体発光素子の製造方法。
  17. アノード電極およびカソード電極を実装基板上に形成する工程と、
    前記第1電極層を前記アノード電極と半田付けによって接続し、前記裏面電極層を前記カソード電極に接続する工程と
    を有することを特徴とする請求項16に記載の半導体発光素子の製造方法。
JP2009106875A 2009-04-24 2009-04-24 半導体発光素子およびその製造方法 Expired - Fee Related JP5277066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009106875A JP5277066B2 (ja) 2009-04-24 2009-04-24 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009106875A JP5277066B2 (ja) 2009-04-24 2009-04-24 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010258230A JP2010258230A (ja) 2010-11-11
JP5277066B2 true JP5277066B2 (ja) 2013-08-28

Family

ID=43318796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009106875A Expired - Fee Related JP5277066B2 (ja) 2009-04-24 2009-04-24 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5277066B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109162A (ja) 2010-11-18 2012-06-07 Yazaki Corp 電子部品の接続構造
KR101799450B1 (ko) * 2011-05-24 2017-11-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
DE102015104886A1 (de) * 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US20220352418A1 (en) * 2019-11-12 2022-11-03 Sony Group Corporation Semiconductor light emitting element and electronic apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236738B2 (ja) * 1998-08-27 2009-03-11 星和電機株式会社 半導体素子の製造方法
JP4036658B2 (ja) * 2002-02-25 2008-01-23 シャープ株式会社 窒化物系化合物半導体レーザ装置およびその製造方法
JP4637566B2 (ja) * 2004-12-24 2011-02-23 京セラ株式会社 マスキングスペーサおよびその製造方法
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
JP2008227002A (ja) * 2007-03-09 2008-09-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子

Also Published As

Publication number Publication date
JP2010258230A (ja) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5024247B2 (ja) 発光素子
US8390018B2 (en) Nitride-based compound semiconductor light emitting device and method of fabricating the same
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
JP5711874B2 (ja) 発光ダイオードのチップレベルパッケージ
JP5776535B2 (ja) Iii族窒化物半導体発光素子
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP2011216882A (ja) 高効率発光ダイオード及びその製造方法
US20120326118A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2011513954A (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2008066442A (ja) 発光ダイオード
JP2005354049A (ja) 半導体レーザ素子
JP5277066B2 (ja) 半導体発光素子およびその製造方法
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
JP2005276899A (ja) 発光素子
JP2004503096A (ja) InGaNベースの発光ダイオードチップ及びその製造方法
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
JPWO2017038448A1 (ja) 窒化物半導体素子
JP5326383B2 (ja) 発光装置
JP2009277898A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2009070893A (ja) 発光装置及びその製造方法
JP2023041840A (ja) 垂直共振器面発光レーザ素子
JPH10321907A (ja) 半導体発光素子およびその製法
WO2018235413A1 (ja) 面発光半導体レーザおよびその製造方法
JP2001291896A (ja) 半導体発光素子
CN113130713A (zh) 发光元件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5277066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees