JP2004503096A - ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法 - Google Patents

ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法 Download PDF

Info

Publication number
JP2004503096A
JP2004503096A JP2002507458A JP2002507458A JP2004503096A JP 2004503096 A JP2004503096 A JP 2004503096A JP 2002507458 A JP2002507458 A JP 2002507458A JP 2002507458 A JP2002507458 A JP 2002507458A JP 2004503096 A JP2004503096 A JP 2004503096A
Authority
JP
Japan
Prior art keywords
growth
active structure
layer
substrate
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002507458A
Other languages
English (en)
Inventor
ヨハネス　バウル
ゲオルク　ブリューダール
ベルトルト　ハーン
フォルカー　ヘルレ
ウーヴェ　シュトラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2004503096A publication Critical patent/JP2004503096A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

基板（２）上に、ＩｎＧａＮベースの放射線を発する活性構造体（４）を備えたエピタキシャル積層部（３）が配置されている発光ダイオードチップ（１）。基板（２）と活性構造体（４）との間には緩衝層（２０）が配置されている。この緩衝層（２０）の材料は、活性構造体の成長温度で活性構造体（４）の成長のための成長表面（６）が応力を示さないか又は僅かに引っ張り応力を示すように選択する。この活性構造体（４）は成長平面に関してラテラルに相互に隣り合って配置されたＩｎ高濃度区域（５）を有し、この区域内ではＩｎ含有量は、活性構造体（４）の残りの領域内よりも高い。このチップを製造するための有利な方法も記載されている。

Description

【０００１】
本発明は、ＩｎＧａＮベースの発光ダイオードチップ及びＩｎＧａＮベースの発光ダイオードチップの製造方法に関する。
【０００２】
ＩｎＧａＮベースの発光ダイオードチップには、本発明の範囲内で基本的に、放射線を発する区域がＩｎＧａＮ又は類似のニトリド並びにそれをベースとする混晶、たとえばＧａ（Ａｌ，Ｉｎ）Ｎを有する全ての発光ダイオードチップも含まれる。
【０００３】
ＩｎＧａＮをベースとする発光ダイオードチップはたとえばＳｈｕｊｉ Ｎａｋａｍｕｒａ， Ｇｅｒｈａｒｄ Ｆａｓｏｌ， Ｔｈｅ Ｂｌｕｅ Ｌａｓｅｒ Ｄｉｏｄｅ， Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ Ｂｅｒｌｉｎ Ｈｅｉｄｅｌｂｅｒｇ １９９７， ｐ． ２０９ｆｆから公知である。
【０００４】
本発明の課題は、冒頭に記載した種類の、できる限り高い放射線強度を有する発光ダイオードチップを提供することであった。さらに、このような発光ダイオードチップの製造方法も述べられる。
【０００５】
前記の課題は、請求項１記載の特徴を有する発光ダイオードチップにより解決される。有利な実施態様は請求項２〜４の対象である。さらに前記の課題は、請求項５記載の方法により解決される。この方法の有利な実施態様は請求項６〜８の対象である。
【０００６】
本発明による発光ダイオードチップの場合には、基板上に、ＩｎＧａＮをベースとする放射線を発する活性構造体を備えたエピタキシャル積層部を成長させる。基板と放射線を発する活性構造体との間には、１層又は多層からなる緩衝層が配置されている。この緩衝層の１種又は複数種の材料は、放射線を発する活性構造体の成長のためのその成長表面が、活性構造体の１つ又は複数の成長温度で応力を示さないか又は僅かに引っ張り応力を示すように選択される。この放射線を発する活性構造体は成長平面に関してラテラルに相互に隣り合って配置されたＩｎ高濃度区域を有し、この区域内でのＩｎ含有量は活性構造体の残りの領域におけるよりも高い。
【０００７】
この発光ダイオードチップの有利な実施態様の場合には、基板は主に導電性のＳｉＣからなる。それにより、このチップは有利に、コンタクト面がチップの相互に対峙する側面に配置されているような通常の発光ダイオードチップ構造において実現される。従って、簡単に、ラテラルなチップ断面の広い範囲にわたり電流の供給が可能である。それとは反対に、電気的に絶縁された基板を有するチップの場合には基板に向かう側のエピタキシャル積層部はその上側から接続しなければならない。このことは、明らかに高い製造コストにつながる、それというのも、活性構造体のｎ側と接触するために、エピタキシャル積層部にはその製造後にエッチングトレンチが設けられるか又は構造化されて成長されなければならないためである。
【０００８】
発光ダイオードチップの特に有利な実施態様の場合には、活性構造体は多重量子井戸構造体を示し、この場合少なくとも１つの量子井戸がＩｎ高濃度区域を有する。
【０００９】
緩衝積層部は数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層を有し、成長方向でこの層に後続してＧａＮ：Ｓｉ層が配置されているのが特に有利である。後者のＧａＮ：Ｓｉ層は１μｍ〜３μｍの間の厚さを有する。このＧａＮ：Ｓｉ層の表面は放射線を発するエピタキシャル積層部の成長のための成長表面を形成し、かつＩｎＧａＮをベースとする層の成長温度で応力を示さないか又は僅かに引っ張り応力を示す。
【００１０】
本発明の方法の場合に、基板の上方にＩｎＧａＮをベースとする放射線を発する活性構造体を備えた放射線を発するエピタキシャル積層部を堆積させる。放射線を発する活性構造体を成長させる前に、緩衝層又は緩衝積層部を基板上に成長させ、放射線を発する活性構造体の成長のためのこの成長表面は活性構造体の成長温度において応力を示さないか又は僅かな引っ張り応力を示す。
【００１１】
この方法を用いて、活性構造体が成長平面に関してラテラルに相互に隣り合って配置されたＩｎ高濃度区域を有し、この区域内ではＩｎ含有量は活性構造体の残りの領域内よりも高いことが有利に達成される。
【００１２】
この方法の特に有利な実施態様の場合には、活性構造体としてＩｎＧａＮ−量子井戸を備えた単一量子井戸構造体又は多重量子井戸構造体が作成され、かつＳｉＣベースの基板が使用される。
【００１３】
緩衝層として基板上にまず数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層をエピタキシャルに堆積させ、その上にＧａＮ：Ｓｉ層をエピタキシャル成長させる。ＧａＮ：層の厚さは１μｍ〜３μｍであり、この表面上に放射線を発するエピタキシャル積層部を堆積させるのが有利である。
【００１４】
エピタキシャル法としては、有利に有機金属蒸気相−エピタキシー（ＭＯＶＰＥ、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｕｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）が適している。
【００１５】
本発明の他の有利な実施態様は、次に図１ａ〜２との関連で記載された実施例から明らかである。
【００１６】
図１ａは、第１の実施例の図式的な断面図である。
【００１７】
図１ｂは、第１の実施例の有利なコンタクトデザイン及び有利な組立様式の図式的な断面図である。
【００１８】
図２は、その有利な組立様式を有する第２の実施例の図式的な断面図である。
【００１９】
多様な実施例の図面において同じ部材か又は同じ作用の部材はそれぞれ同じ引用符号が付与されている。
【００２０】
図１ａの発光ダイオードチップ１の場合には、ＳｉＣ基板２上に放射線を発する活性構造体４が配置されている。これはこの実施例の場合にＩｎＧａＮ−単一量子井戸７を有する。
【００２１】
放射線を発する活性構造体４は、成長平面に関してラテラルに相互に隣り合って配置された多数のＩｎ高濃度区域５を有し、この区域内ではＩｎ含有量は活性構造体４の残りの領域内よりも高い。Ｉｎ高濃度区域５内のＩｎ含有量はたとえば４０％までである。
【００２２】
放射線を発する活性構造体４上に薄いｐ型導電性にドープされたＡｌＧａＮ−エピタキシャル層８及びたとえば２００ｎｍの厚さのｐ型導電性にドープされたＧａＮ層９を成長させる。
【００２３】
同様に、たとえばＩｎＧａＮベースの放射線を発する活性構造体４には二重ヘテロ構造体又は複数の量子井戸を有する多重量子井戸（ＭＱＷ）構造体が設けられている。
【００２４】
ＳｉＣ基板２は導電性であり、エピタキシャル積層部３から発する放射線に対して少なくとも部分的に透過性である。
【００２５】
基板２と活性構造体４との間には、緩衝層２０が存在し、この緩衝層２０は数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層１０を有し、成長方向でこの層に後続してＧａＮ：Ｓｉ層１１が配置されている。このＧａＮ：Ｓｉ層１１は１μｍ〜３μｍの間の厚さを有し、基板２とは反対側のその表面はチップ１の製造の際にＩｎＧａＮベースの放射線を発する活性構造体４の成長のために形成されている。
【００２６】
エピタキシャル積層構造体３に関して図１ａのチップ１に一致する図１ｂによるチップのコンタクトデザイン及び組立様式の場合には、ｐ型導電性にドープされたＧａＮ層９上に接合可能なｐ型コンタクト層１２が載置されている。この層は、たとえばＡｇ、ＰｔＡｇ合金及び／又はＰｄＡｇ合金からなるか又はたとえば放射線透過性の第１の層及び反射する第２の層とから構成されている。２番目に挙げられたもう一つの方法の場合では、第１の層がたとえば主にＰｔ及び／又はＰｄからなり、第２の層がたとえば主にＡｇ、Ａｕ及び／又はＡｌ又は誘電性の鏡面層からなる。
【００２７】
エピタキシャル積層部３とは反対側１５で、ＳｉＣ基板２にはコンタクトメタライジング部１３が設けられており、このコンタクトメタライジング部１３はこの主面１５の一部だけを覆い、ワイヤボンディングのためのボンディングパッドとして構成されている。
【００２８】
チップ１はダイボンディングによってｐ側で、つまりｐ型コンタクト層１２で、電気接続フレーム１４（リードフレーム）のチップ取り付け面１９に取り付けられている。このｎ型コンタクトメタライジング部１３はボンディングワイヤ１７を介して接続フレーム１４の接続部１８と接続している。
【００２９】
チップ１からの光の外部への放射は、ＳｉＣ−基板２の主面１５の露出領域を介して及びチップ側面１６を介して行われる。
【００３０】
場合により、チップ１はエピタキシャル積層部３の成長後に薄くされたＳｉＣ基板２を有する。同様に、基板２はエピタキシャル積層部３の成長後に基板から完全に除去され、それによりいわゆる薄層ＬＥＤを製造することができる。
【００３１】
もちろん、本発明によるチップ１は基板側で、つまりいわゆる”ｕｐ ｓｉｄｅ ｕｐ”組立で電気接続フレーム１４（リードフレーム）のチップ取り付け面１３に実装されていてもよい。このコンタクトデザインはもちろんこの組立様式に適合されている。適当なコンタクトメタライジング用の可能な材料は先行技術から公知であり、従ってここでは詳細に記載しない。
【００３２】
図２に示された実施例は、図１ａ及び１ｂの実施例とは主に異なり、活性構造体４の下側の領域内でチップ側面１６が量子井戸７の主要延在方向に対して傾斜しており、このチップ側面１７はさらに下側に向かうと再び量子井戸７の主要延在方向に対して垂直に移行ているため、活性区域で生じた放射線が側面を通過してより良好に外側へ放射し、他方で慣用のチップ実装装置を用いてより確実なフリップチップ−組立が可能となる。量子井戸に対して側面の傾斜する領域の角度αは有利に２０゜〜８０゜、特に有利に約３０゜の角度である。
【００３３】
図２によるこのチップ構造は、端面がＶ字型であり、かつ、エピタキシャルウェハを個々のチップ１に分離する前に図２に示された形に切り込みを入れる付形スライス刃を用いて作成される。
【００３４】
この実施例による発光ダイオードデバイスの製造方法の場合には、まず基板２上に有機金属の気相エピタキシー（ＭＯＶＰＥ）を用いて数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層１０及びＧａＮ：Ｓｉ層１１を設置する。引き続き放射線を発する活性構造体４を堆積させ、この場合、有利にＧａＮ：Ｓｉ層１１の露出する主面により形成される、この堆積のために設けられた成長表面は、ＩｎＧａＮベースの構造体の成長温度で応力を示さないか又は軽度に引っ張り応力を示す。
【００３５】
次に、ＧａＮ：Ｓｉ層１１の成長表面を除き上記した方法と同様に製造した２つのチップ１の比較試験を説明する。
【００３６】
この場合、試料１は、成長表面６がＩｎＧａＮベースの層の成長温度で著しい圧縮応力を示すチップである。
【００３７】
この成長表面６は試料２の場合にはそれに対してＩｎＧａＮベースの層の成長温度で応力を示さないか又は僅かに示す。
【００３８】
このチップの分析は、試料１は活性積層部の異なるエピタキシャル層の間で極めて平滑な境界面を有しかつ約１５％の均質なＩｎ含有量を示すが、それに対して試料２の場合には活性積層部の異なるエピタキシャル層の間の境界面は極めて粗く、この構造体はドット状に局所的に高められた格子定数を有し、これは局所的に高められた４０％までのＩｎ含有量に対応する。
【００３９】
試料２は半径５ｍｍの構造形で２０ｍＡの順電流で組み立てた場合に、試料１よりも明らかに高められた効率を示し、同時にピーク波長がより大きな波長にシフトした。
【００４０】
蒸気の実施例を用いた本発明の詳細な説明は、もちろん本発明を制限するものではないと解釈される。本発明はむしろ特に、活性区域がＩｎＧａＮをベースとする全ての発光ダイオードチップにおいて利用可能である。
【図面の簡単な説明】
【図１ａ】
第１の実施例の図式的な断面図
【図１ｂ】
第１の実施例の有利なコンタクトデザイン及び有利な組立様式の図式的な断面図
【図２】
有利な組立様式を有する第２の実施例の図式的な断面図

Claims (8)

  1. 基板（２）上に、ＩｎＧａＮベースの放射線を発する活性構造体（４）を備えたエピタキシャル積層部（３）が配置されており、かつ基板（２）と活性構造体（４）との間に緩衝層又は緩衝積層部（２０）が配置されており、緩衝層又は緩衝積層部（２）の１種又は複数種の材料は、活性構造体（４）の成長のためのその成長表面（６）が活性構造体の１つ又は複数の成長温度で応力を示さないか又は僅かに引っ張り応力を示すように選択され、かつ前記の活性構造体（４）は成長平面に関してラテラルに相互に隣り合って配置されたＩｎ高濃度区域（５）を有し、この区域内ではＩｎ含有量は活性構造体（４）の残りの領域内よりも高い、発光ダイオードチップ（１）。
  2. 基板（２）は主にＳｉＣからなる、請求項１記載の発光ダイオードチップ（１）。
  3. 活性構造体（４）が単一量子井戸構造体又は多重量子井戸構造体を示し、この場合、少なくとも１つの量子井戸がＩｎ高濃度区域（５）を有している、請求項１又は２記載の発光ダイオードチップ（１）。
  4. 緩衝積層部（２０）が数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層（９）を有し、成長方向でこの層の次にＧａＮ：Ｓｉ層（１０）が配置されており、この層は１μｍ〜３μｍの厚さを有し、この表面は放射線を発するエピタキシャル積層部の成長のための成長表面（６）を形成する、請求項１から３までのいずれか１項記載の発光ダイオードチップ（１）。
  5. 基板（２）上に、ＩｎＧａＮベースの放射線を発する活性構造体（４）を備えたエピタキシャル積層部（３）を堆積させる、ＩｎＧａＮベースの発光ダイオードデバイスの製造方法において、放射線を発する活性構造体（４）の成長の前に、緩衝層又は緩衝積層部（２０）を基板（２）上に成長させ、放射線を発する活性構造体（４）の成長のためのこの成長表面は活性構造体の成長温度で応力を示さないか又は僅かに引っ張り応力を示す、ＩｎＧａＮベースの発光ダイオードデバイスの製造方法。
  6. 活性構造体（４）としてＩｎＧａＮ−量子井戸を備えた多重量子井戸構造体を作成する、請求項５記載の方法。
  7. 基板（２）としてＳｉＣ基板を使用する、請求項５又は６記載の方法。
  8. 基板（２）上にまず数百ナノメートルの厚さのＡｌＧａＮ：Ｓｉ層を堆積させ、この上に１μｍ〜３μｍの厚さを有するＧａＮ：Ｓｉ層を成長させ、その表面に放射線を発する活性構造体（４）を堆積させる、請求項５から７までのいずれか１項記載の方法。
JP2002507458A 2000-07-03 2001-06-13 ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法 Pending JP2004503096A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032246A DE10032246A1 (de) 2000-07-03 2000-07-03 Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
PCT/DE2001/002190 WO2002003479A1 (de) 2000-07-03 2001-06-13 LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG

Publications (1)

Publication Number Publication Date
JP2004503096A true JP2004503096A (ja) 2004-01-29

Family

ID=7647582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002507458A Pending JP2004503096A (ja) 2000-07-03 2001-06-13 ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法

Country Status (6)

Country Link
US (1) US7375377B2 (ja)
EP (1) EP1299909B1 (ja)
JP (1) JP2004503096A (ja)
DE (1) DE10032246A1 (ja)
TW (1) TW518770B (ja)
WO (1) WO2002003479A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10253161B4 (de) * 2002-09-12 2010-05-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften
DE102005016592A1 (de) * 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR100513923B1 (ko) * 2004-08-13 2005-09-08 재단법인서울대학교산학협력재단 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
JP2009530798A (ja) 2006-01-05 2009-08-27 イルミテックス， インコーポレイテッド Ｌｅｄから光を導くための独立した光学デバイス
CN101553928B (zh) 2006-10-02 2011-06-01 伊鲁米特克有限公司 Led系统和方法
CN101939849A (zh) 2008-02-08 2011-01-05 伊鲁米特克有限公司 用于发射器层成形的系统和方法
DE102008054219A1 (de) * 2008-10-31 2010-05-06 Osram Opto Semiconductors Gmbh Organisches strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines organischen strahlungsemittierenden Bauelements
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
DE102009013909A1 (de) 2009-03-19 2010-09-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
KR101122020B1 (ko) * 2010-03-17 2012-03-09 한국광기술원 다중발광소자 및 이를 제조하는 방법
DE102013112490A1 (de) * 2013-11-13 2015-05-13 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zu deren Herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126006A (ja) * 1995-11-06 1998-05-15 Nichia Chem Ind Ltd 窒化物半導体デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904709B2 (ja) * 1997-02-21 2007-04-11 株式会社東芝 窒化物系半導体発光素子およびその製造方法
US6121634A (en) * 1997-02-21 2000-09-19 Kabushiki Kaisha Toshiba Nitride semiconductor light emitting device and its manufacturing method
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
US6285698B1 (en) * 1998-09-25 2001-09-04 Xerox Corporation MOCVD growth of InGaN quantum well laser structures on a grooved lower waveguiding layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126006A (ja) * 1995-11-06 1998-05-15 Nichia Chem Ind Ltd 窒化物半導体デバイス

Also Published As

Publication number Publication date
US7375377B2 (en) 2008-05-20
EP1299909B1 (de) 2018-01-24
DE10032246A1 (de) 2002-01-17
EP1299909A1 (de) 2003-04-09
US20040026699A1 (en) 2004-02-12
TW518770B (en) 2003-01-21
WO2002003479A1 (de) 2002-01-10

Similar Documents

Publication Publication Date Title
US7880181B2 (en) Light emitting diode with improved current spreading performance
KR100707955B1 (ko) 발광 다이오드 및 이의 제조 방법
US8653552B2 (en) Semiconductor light-emitting device
US8581295B2 (en) Semiconductor light-emitting diode
US20090140279A1 (en) Substrate-free light emitting diode chip
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20040026709A1 (en) Gan-based light emitting-diode chip and a method for producing a luminescent diode component
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
CN110676367B (zh) 发光二极管
JP4942996B2 (ja) 発光ダイオード
KR20080015794A (ko) ＩｎＧａＡｌＮ 발광 장치 및 이의 제조 방법
US8354685B2 (en) Semiconductor light emitting device
US20120119184A1 (en) Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2004503096A (ja) ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI426626B (zh) 發光二極體、發光二極體燈及照明裝置
KR101479914B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP2009277898A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
JP5277066B2 (ja) 半導体発光素子およびその製造方法
KR20220110670A (ko) 발광 다이오드
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR20050063493A (ko) 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
KR20080076344A (ko) 수직형 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110803