DE10253161B4 - Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften - Google Patents

Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften Download PDF

Info

Publication number
DE10253161B4
DE10253161B4 DE10253161A DE10253161A DE10253161B4 DE 10253161 B4 DE10253161 B4 DE 10253161B4 DE 10253161 A DE10253161 A DE 10253161A DE 10253161 A DE10253161 A DE 10253161A DE 10253161 B4 DE10253161 B4 DE 10253161B4
Authority
DE
Germany
Prior art keywords
layer
gan
semiconductor
based layer
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10253161A
Other languages
English (en)
Other versions
DE10253161A1 (de
Inventor
Andreas Dr. Plößl
Dominik Dr. Eisert
Johannes Dr. Völkl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE10253161A priority Critical patent/DE10253161B4/de
Publication of DE10253161A1 publication Critical patent/DE10253161A1/de
Application granted granted Critical
Publication of DE10253161B4 publication Critical patent/DE10253161B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

Verfahren zum Herstellen eines optoelektronischen Halbleiterchips, bei dem ein Halbleiterkörper (1) oder eine Halbleiterschichtanordnung mit einer für den Halbleiterchip vorgesehenen Struktur hergestellt wird und bei dem auf einer Oberseite des Halbleiterkörpers bzw. der Halbleiterschichtanordnung mindestens eine auf GaN basierte Schicht aufgebracht wird, indem eine galliumhaltige Precursor-Verbindung in flüssiger Form auf die Oberseite aufgebracht und durch Pyrolyse in die auf GaN basierte Schicht überführt wird, dadurch gekennzeichnet, dass die GaN basierte Schicht mit einer Strukturierung ausgebildet und die Precursor-Verbindung bzw. die GaN basierte Schicht vor oder während der Pyrolyse mit einem Stempel strukturiert wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung optoelektronischer Halbleiterchips, bei dem auf GaN basierende Schichten aus chemischen Lösungen hergestellt werden, um die Oberflächeneigenschaften der Halbleiterchips zu verbessern.
  • In der WO 00/46431 A1 ist ein Verfahren zur Herstellung von Nitrid-Einkristallen beschrieben, bei dem eine organische Substanz, die die atomaren Bestandteile des zu bildenden Nitrid-Einkristalls enthält, in einer Lösung oder in einer Schmelze aufgebracht und durch thermische Um- und Zersetzung (Pyrolyse) in die zu bildenden Nitrid-Einkristalle umgesetzt wird. In dieser Lösung oder Schmelze befindet sich ein aus dem aufzuwachsenden oder einem artverwandten Nitridmaterial bestehender Substratkeim. Diesem Substratkeim wird Wärmeenergie zugeführt, so dass sich zumindest an seiner mit der Schmelze oder Lösung in Kontakt stehenden Oberfläche eine zweite Temperatur einstellt, die größer als die Temperatur der übrigen Lösung oder Schmelze ist. Dadurch kommt es an der erwärmten Oberfläche zur Bildung und Ablagerung von Nitridmolekülen und somit zum Wachstum des Nitrid-Einkristalls.
  • In der DE 199 29 591 A1 ist ein Verfahren zur Herstellung von epitaktischen GaN-Schichten auf Substraten beschrieben, bei dem eine Galliumcarbodiimid enthaltende Precursor-Verbindung auf das Substrat aufgebracht und durch Pyrolyse in kristallines Galliumnitrid überführt wird. Als für dieses Verfahren geeignete Substrate sind Substrate aus Elementen der Hauptgruppen III bis VI und der Nebengruppen IV bis VI des Periodensystems der Elemente, insbesondere Si und GaAs, angegeben.
  • Es ist außerdem beschrieben, dass die Dicke der epitaktischen GaN-Schicht innerhalb breiter Grenzen variiert werden kann, z. B. durch Auswahl von Precursor-Verbindungen mit unterschiedlicher Viskosität oder/und durch ein- oder mehrmalige Wiederholung des Beschichtungsvorgangs, bis eine Schicht mit der jeweils gewünschten Dicke aufgebaut wird. Die Dicke kann so von einzelnen Atomlagen bis zu 10 μm reichen.
  • Außerdem sind durch dieses Verfahren herstellbare Halbleiterchips beschrieben, deren Oberfläche zumindest teilweise mit einer epitaktischen GaN-Schicht überzogen ist. Die GaN-Schicht enthält dazu vorzugsweise Facetten, wobei die Form der auftretenden Facetten vom verwendeten Substrat abhängt. GaN-Facetten auf Al2O3-Substraten können mit einer pyramidalen Form mit einer mittleren Höhe von 30 nm bis 70 nm ausgebildet werden. GaN-Schichten mit einer ähnlichen Facettenmorphologie können durch metallorganische Dampfphasenepitaxie und plasmaunterstützte Molekularstrahlepitaxie hergestellt werden.
  • Es ist ferner angegeben, dass eine durch Polymerpyrolyse hergestellte GaN-Schicht als Pufferschicht zur Herstellung einer dicken GaN-Schicht verwendet werden kann. Eine solche Pufferschicht verbessert die Kristallinität der darüber abgeschiedenen weiteren GaN-Schichten, so dass insbesondere die elektrischen Eigenschaften der Schichten verbessert werden. Als Anwendungsbeispiel für die durch Polymerpyrolyse hergestellten GaN-Schichten sind Halbleiterbauelemente wie Leuchtdioden angegeben.
  • Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften anzugeben.
  • In der Druckschrift DE 100 32 246 A1 ist ein Lumineszenzdiodenchip auf der Basis von InGaN und ein Verfahren zu dessen Herstellung offenbart.
  • Die Druckschrift US 5,799,028 A betrifft die Passivierung und Schätzung einer Halbleiteroberfläche.
  • In der Druckschrift WO 02/059983 A1 ist ein LED-Package mit verbesserter Lichtauskopplung sowie eine Herstellungsmethode für ein solches angegeben.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem Verfahren wird mindestens eine auf GaN basierende Schicht, insbesondere eine GaN-Schicht, aus chemischer Lösung auf mindestens eine Oberseite des Halbleiterkörpers oder der Halbleiterschichtanordnung des Halbleiterchips aufgebracht, so dass die auf GaN basierende Schicht eine Oberflächeneigenschaft des Halbleiterchips verbessert. Eine solche Schicht kann dabei als optische Vergütungsschicht mit vorgegebenem Brechungsindex, als leitfähige und elektrisch kontaktierbare Fensterschicht, als transparente Planarisierungsschicht und/oder als dielektrische Sperrschicht oder Passivierungsschicht aufgebracht werden. Eine bevorzugte Anwendung betrifft das Halbleitermaterialsystem GaN/InGaAlP.
  • Im Fall einer Vergütungsschicht kann der relativ hohe Brechungsindex von GaN oder GaN-basierendem Material, beispielsweise bei LEDs, die im Materialsystem von InGaAlP hergestellt werden, genutzt werden. Auf diese Weise kann erreicht werden, dass mehr Strahlungsleistung aus dem Halbleiterkörper austritt. Der Brechungsindex der Vergütungsschicht wird durch geeignet gewählte Ausgangsstoffe und die Prozessführung wie vorgesehen eingestellt.
  • Die Möglichkeit, aus der Flüssigkeit durch Pyrolyse relativ dicke GaN- oder auf GaN basierende Schichten abzuscheiden, erlaubt die Herstellung dicker Fensterschichten, beispielsweise für auf GaN basierende LEDs. Derartige Fensterschichten werden mit einer geeigneten elektrischen Leitfähigkeit und Kontaktierbarkeit für elektrischen Anschluss ausgebildet und können so dafür vorgesehen werden, eine effektive Stromaufweitung in dem Halbleiterchip zu bewirken.
  • Aus der Lösung abgeschiedene transparente GaN-basierende Schichten können zur Planarisierung der Oberseite des Halbleiterchips eingesetzt werden, beispielsweise zur Verbesserung der Bondfähigkeit, wie z. B. für ein Direktbonden bei Dünnschicht-LEDs.
  • Wenn die GaN-basierende Schicht als dielektrische Schicht oder als zumindest gering elektrisch leitfähige Schicht aus der Lösung abgeschieden wird, kann eine vorzugsweise dielektrische Sperrschicht oder Passivierungsschicht hergestellt werden, womit z. B. insbesondere die Seitenflanken gesägter Halbleiterchips passiviert und gegen Beschädigung geschützt werden können.
  • In der beigefügten Figur ist zur weiteren Erläuterung ein optoelektronischer Halbleiterchip in einer schrägen Aufsicht im Schema dargestellt.
  • Ein in der Figur dargestellter Halbleiterkörper 1 ist mit einer Struktur eines optoelektronischen Bauelementes versehen. Auf einer für eine Lichtauskopplung vorgesehenen Oberseite ist eine Fensterschicht 2 aufgebracht, indem Galliumnitrid aus einer chemischen Lösung unter Verwendung eines Precursors und unter Einsatz von Pyrolyse aufgebracht wurde. Diese Fensterschicht 2 ist mit einem Kontakt 3 versehen, der hier nur in einer Ecke eingezeichnet ist, aber ebenso gut das für den Lichtaustritt vorgesehene Fenster z. B. ringförmig oder rahmenförmig umschließen kann.
  • Auf der Oberseite kann eine Vergussmasse 4 vorhanden sein, die hier mit gestrichelten Konturen angedeutet ist und als Gehäuse des Bauelementes vorgesehen ist. Statt der Fensterschicht kann eine dünne Vergütungsschicht vorgesehen werden, mit der der Brechungsindexsprung zwischen dem Halbleitermaterial des Halbleiterchips und der Vergussmasse 4 oder, bei Fehlen der Vergussmasse, der umgebenden Luft herabgesetzt wird.
  • Seitlich der Vergütungsschicht oder Fensterschicht kann auf der Oberseite des Halbleiterchips eine dielektrische Sperrschicht vorgesehen sein, die ebenfalls aus chemischer Lösung abgeschiedenes GaN ist.
  • Die Seitenflächen 5 des Halbleiterchips (Chipkanten) können z. B. mit Passivierungsschichten versehen sein. Diese Passivierungsschichten werden ebenfalls als GaN-Schicht aus chemischer Lösung abgeschieden.
  • Diese Schichten werden vorzugsweise durch Aufschleudern der Ausgangsmaterialien auf Halbleiterscheiben oder durch Eintauchen der Scheiben oder Einzelchips in die entsprechenden Lösungen hergestellt. Zur Strukturierung der Schichten wird die Oberfläche der Halbleiterchips vorzugsweise geeignet vorstrukturiert, womit auch Bereiche unterschiedlicher Benetzbarkeit ausgebildet werden können. Es ist auch möglich, eine aus der Lösung abgeschiedene GaN-Schicht vor oder während des Sinterprozesses mit einem Stempel zu strukturieren.
  • Brechnungsindexvariationen erreicht man vorzugsweise über die entsprechende Prozessführung. Unterschiedlich dichte Schichten und/oder unterschiedlich starker Einbau von Liganden (organischen Gruppen) der Ausgangslösung sind durch Variation der Prozessführung möglich und erlauben es, den Brechungsindex gezielt zu verändern.

Claims (8)

  1. Verfahren zum Herstellen eines optoelektronischen Halbleiterchips, bei dem ein Halbleiterkörper (1) oder eine Halbleiterschichtanordnung mit einer für den Halbleiterchip vorgesehenen Struktur hergestellt wird und bei dem auf einer Oberseite des Halbleiterkörpers bzw. der Halbleiterschichtanordnung mindestens eine auf GaN basierte Schicht aufgebracht wird, indem eine galliumhaltige Precursor-Verbindung in flüssiger Form auf die Oberseite aufgebracht und durch Pyrolyse in die auf GaN basierte Schicht überführt wird, dadurch gekennzeichnet, dass die GaN basierte Schicht mit einer Strukturierung ausgebildet und die Precursor-Verbindung bzw. die GaN basierte Schicht vor oder während der Pyrolyse mit einem Stempel strukturiert wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der Oberseite des Halbleiterkörpers bzw. der Halbleiterschichtanordnung vor dem Aufbringen der GaN basierten Schicht Bereiche unterschiedlicher Benetzbarkeit ausgebildet werden.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Bereiche unterschiedlicher Benetzbarkeit durch eine Strukturierung der Oberseite ausgebildet werden.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Oberseite des Halbleiterkörpers vorstrukturiert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die GaN basierte Schicht eine optische Vergütungsschicht, eine elektrisch leitfähige Fensterschicht (2), eine strahlungsdurchlässige Planarisierungsschicht, eine dielektrische Sperrschicht oder eine Passivierungsschicht ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die auf GaN basierte Schicht mit einer für eine elektrische Kontaktierung ausreichenden elektrischen Leitfähigkeit ausgebildet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die auf GaN basierte Schicht mit einem vorgegebenen Brechungsindex ausgebildet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper bzw. die Halbleiterschichtanordnung im Materialsystem von InGaAlP ausgebildet wird.
DE10253161A 2002-09-12 2002-11-14 Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften Expired - Fee Related DE10253161B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10253161A DE10253161B4 (de) 2002-09-12 2002-11-14 Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10242362 2002-09-12
DE10242362.8 2002-09-12
DE10253161A DE10253161B4 (de) 2002-09-12 2002-11-14 Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften

Publications (2)

Publication Number Publication Date
DE10253161A1 DE10253161A1 (de) 2004-03-25
DE10253161B4 true DE10253161B4 (de) 2010-05-06

Family

ID=31895878

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10253161A Expired - Fee Related DE10253161B4 (de) 2002-09-12 2002-11-14 Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften

Country Status (1)

Country Link
DE (1) DE10253161B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010046091A1 (de) 2010-09-20 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement
DE102017108435A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799028A (en) * 1996-07-18 1998-08-25 Sdl, Inc. Passivation and protection of a semiconductor surface
WO2000046431A1 (de) * 1999-02-03 2000-08-10 Osram Opto Semiconductors Gmbh & Co. Ohg Verfahren zur herstellung von nitrid-einkristallen
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
WO2002059983A1 (en) * 2000-11-17 2002-08-01 Emcore Corporation Led package having improved light extraction and methods therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799028A (en) * 1996-07-18 1998-08-25 Sdl, Inc. Passivation and protection of a semiconductor surface
WO2000046431A1 (de) * 1999-02-03 2000-08-10 Osram Opto Semiconductors Gmbh & Co. Ohg Verfahren zur herstellung von nitrid-einkristallen
DE10032246A1 (de) * 2000-07-03 2002-01-17 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip auf der Basis von InGaN und Verfahren zu dessen Herstellung
WO2002059983A1 (en) * 2000-11-17 2002-08-01 Emcore Corporation Led package having improved light extraction and methods therefor

Also Published As

Publication number Publication date
DE10253161A1 (de) 2004-03-25

Similar Documents

Publication Publication Date Title
EP2011142B1 (de) Verfahren zur herstellung eines verbundsubstrats
EP2193555B1 (de) Optoelektronischer halbleiterkörper
DE60302427T2 (de) Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger
DE102006028692A1 (de) Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
EP1929552B1 (de) Optoelektronisches halbleiterbauelement mit stromaufweitungsschicht
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
WO2006002614A1 (de) Reflektierendes schichtsystem mit einer mehrzahl von schichten zur aufbringung auf ein iii/v-verbindungshalbleitermaterial
EP2612372A2 (de) Leuchtdiodenchip
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
DE10253161B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips mit verbesserten Oberflächeneigenschaften
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP2659523A1 (de) Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
DE102011014845B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauteils
DE102015107661A1 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE10102315B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
DE102014102461A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102019109480A1 (de) Verfahren zur herstellung einer optischen vorrichtung, optische vorrichtung und anordnung mit einer solchen optischen vorrichtung
DE102021118463A1 (de) Verfahren zur herstellung einer vielzahl oberflächenemittierender halbleiterlaserdioden
DE102019106546A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
EP1649498A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102017103164A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee