DE60302427T2 - Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger - Google Patents

Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger Download PDF

Info

Publication number
DE60302427T2
DE60302427T2 DE60302427T DE60302427T DE60302427T2 DE 60302427 T2 DE60302427 T2 DE 60302427T2 DE 60302427 T DE60302427 T DE 60302427T DE 60302427 T DE60302427 T DE 60302427T DE 60302427 T2 DE60302427 T2 DE 60302427T2
Authority
DE
Germany
Prior art keywords
layer
laser diode
semiconductor laser
carrier
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60302427T
Other languages
English (en)
Other versions
DE60302427D1 (de
Inventor
Joon-seop Taean-eub Kwak
Youn-joon Suwon-city Sung
Su-Hee Gwonseon-gu Chae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE60302427D1 publication Critical patent/DE60302427D1/de
Application granted granted Critical
Publication of DE60302427T2 publication Critical patent/DE60302427T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207Substrates having a special shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/0234Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterlaserdiode. Insbesondere betrifft die vorliegende Erfindung einen Träger, der mit Flip-Chip-Verbindung an einen Halbleiterlaserdiodenchip gebunden ist, der zwei stufenförmige Elektroden aufweist, die auf der selben Seite ausgebildet sind, ein Verfahren zu deren Herstellung und eine Halbleiterlaserdiodenanordnung mit dem Träger.
  • Da hochdichte Informationsaufzeichnung zunehmend erforderlich ist, steigt der Bedarf an Halbleiterlaserdioden für sichtbares Licht. Deshalb werden Halbleiterlaserdioden aus verschiedenen Verbindungen entwickelt, die in der Lage sind, Laser in sichtbarem Licht zu emittieren. Insbesondere wurde einer Halbleiterlaserdiode mit Nitriden der Gruppe III-V viel Aufmerksamkeit geschenkt, weil ihr optischer Übergang ein Direktübergang ist, der Hochfrequenzlaseremission induziert, und da sie einen Blaulichtlaser emittiert.
  • 1 zeigt eine Schnittansicht eines herkömmlichen Halbleiterlaserdiodenchips mit Nitrid der Gruppe III-V auf Basis von GaN mit Elektroden vom n-Typ und p-Typ, die auf der selben Seite ausgebildet sind und einen Wellenleiter.
  • Wie in 1 gezeigt ist, weist ein herkömmlicher Halbleiterlaserdiodenchip mit Nitrid der Gruppe III-V auf. Basis von GaN Elektroden vom n-Typ und p-Typ auf, die auf der selben Seite ausgebildet sind, und einen Wellenleiter, der im Bereich der Elektrode vom p-Typ ausgebildet ist.
  • Im Detail ist eine n-GaN-Schicht 12 auf einem Saphirsubstrat 10 ausgebildet. Die n-GaN-Schicht 12 ist in erste und zweite Regionen R1 und R2 unterteilt. Eine Elektrode 14 vom n-Typ ist auf der zweiten Region R2 der n-GaN-Schicht 12 ausgebildet. Eine n-AIGaN/GaN-Schicht 16, eine n-GaN-Schicht 18 und eine InGaN-Schicht 20 als aktive Schicht sind anschließend auf der ersten Region R1 der n-GaN-Schicht 12 in einer Folge von einem kleineren zu einem größeren Brechungsindex ausgebildet. Eine p-GaN-Schicht 22, eine p-AIGaN/GaN-Schicht 24 und eine p-GaN-Schicht 26 sind auf der InGaN-Schicht 20 in einer Folge von einem größeren zu einem kleineren Brechungsindex ausgebildet. Der obere mittlere Teil der p-AIGaN/GaN-Schicht 24 steht in Form einer Kante oder Rippe hervor und die p-GaN-Schicht 26 ist oben auf der Kante ausgebildet. Die p-AIGaN/GaN-Schicht 24 ist mit einer Schutzschicht 28 bedeckt, die einen Kanal 27 aufweist, der mit der p-GaN-Schicht 26 in Verbindung steht. Eine Elektrode 30 vom p-Typ ist auf der Schutzschicht 28 und der freigelegten Mittelfläche der p-GaN-Schicht 26 ausgebildet und kommt mit beiden Enden der p-GaN-Schicht 26 durch den Kanal 27 in Kontakt. In dieser Struktur sind die Elektrode 30 vom p-Typ und die Elektrode 14 vom n-Typ durch eine Stufenhöhe h1 getrennt.
  • Allgemein hat die Temperatur einen Einfluss auf den kritischen Strom und die Lasermodusstabilität für die Laseremission von Halbleiterlaserdioden. Wenn die Temperatur steigt, nehmen beide Eigenschaften ab. Deshalb besteht eine Notwendigkeit, in der aktiven Schicht bei der Laseremission erzeugte Wärme abzuführen, um dadurch ein Überhitzen der Laserdioden zu verhindern. Im Falle der Verwendung der Struktur der zuvor genannten herkömmlichen Laserdiode der Gruppe III-V auf Basis von GaN wird ein Großteil der Wärme nur durch eine Kante abgeleitet, weil das Substrat eine sehr geringe Wärmeleitfähigkeit aufweist (bei einem Saphirsubstrat ungefähr 0,5 W.cm–1.K–1). Weil jedoch Wärmeableitung durch eine Kante nur begrenzt erfolgt, ist es schwierig, effiziente Wärmeableitung zu erreichen. Deshalb wird eine Minderung der Eigenschaften von Halbleitervorrichtungen, die durch Überhitzen von Laserdioden bedingt ist, nicht effizient verhindert.
  • In dieser Hinsicht kann eine Flip-Chip-Verbindungstechnik wie in 2 gezeigt bei der in 1 gezeigten Struktur angewendet werden, um in einer aktiven Schicht erzeugte Wärme abzuleiten.
  • Mit Bezug zu 2 bezeichnet Bezugszeichen 50 einen Halbleiterlaserdiodenchip, der eine umgekehrte Struktur der herkömmlichen Halbleiterlaserdiode der Gruppe III-V auf Basis von GaN aufweist, wie sie in 1 gezeigt ist. Ein Bezugszeichen 40 bezeichnet einen Unterbau (Träger), Bezugseichen 41 ein Substrat und Bezugszeichen 42a und 42b erste bzw. zweite Metallschichten. Bezugszeichen 44a und 44b bezeichnen erste und zweite Lotschichten, die jeweils an eine Elektrode 14 vom n-Typ und eine Elektrode 30 vom p-Typ des Halbleiterlaserdiodenchip 50 angelötet sind.
  • Durch Verbinden einer Halbleiterlaserdiode mit einer separat ausgebildeten Wärmeableitstruktur wie in 2 gezeigt, kann die Wärmeableiteffizienz erhöht werden.
  • Wie in 2 gezeigt ist, weisen die erste und zweite Lotschicht 44a und 44b unterschiedliche Dicken auf, um die Stufenhöhe h1 zwischen der Elektrode 14 vom n-Typ und der Elektrode 30 vom p-Typ auszugleichen. Das heißt, unter der Annahme, dass die Dicke der ersten Metallschicht 42a gleich der der zweiten Metallschicht 42b ist, ist die erste Lotschicht 44a um die Höhe von h1 dicker als die zweite Lotschicht 44b. In diesem Fall zeigt sich, weil die erste und zweite Lotschicht 44a und 44b ungleichmäßig geschmolzen werden, wenn sie jeweils mit den beiden Elektroden 14 und 30 verbunden werden, ein Unterschied zwischen den Bindungszuständen. 3 ist eine Photographie, die die Schmelzzustände von Lotschichten im herkömmlichen Unterbau von 2 zeigt. Wie in 3 gezeigt ist, laufen die erste Lotschicht 44a und die zweite Lotschicht 44a ab, während sie ungleichmäßig aufgeschmolzen werden.
  • Die erste und zweite Lotschicht 44a und 44b müssen das selbe chemische Zusammensetzungsverhältnis aufweisen. Selbst wenn die chemischen Zusammensetzungsverhältnisse der ersten und zweiten Lotschicht 44a und 44b sich gering voneinander unterscheiden, tritt ein großer Unterschied zwischen ihren Schmelztemperaturen auf. Als Folge davon werden die erste Lotschicht 44a und die zweite Lotschicht 44b nicht gleichlaufend aufgeschmolzen, wenn sie mit den beiden Elektroden 14 bzw. 30 verbunden werden, wodurch ein Unterschied in den Bindungszuständen bewirkt wird. In dieser Hinsicht besteht eine Notwendigkeit, die erste und zweite Lotschicht 44a und 44b gleichlaufend im selben Prozess auszubilden.
  • Wie oben angegeben unterscheiden sich die erste und zweite Lotschicht 44a und 44b jedoch in ihrer Dicke. Deshalb können in einem Verfahren zur Herstellung eines Unterbaus, die erste und zweite Lotschicht 44a und 44b nicht gleichlaufend gebildet werden. Vielmehr müssen die beiden Lotschichten eine nach der anderen gebildet werden. Aus diesem Grund besteht eine hohe Wahrscheinlichkeit, dass die erste und zweite Lotschicht 44a und 44b unterschiedliche chemische Zusammensetzungsverhältnisse aufweisen.
  • Wie oben angegeben wird, wenn ein Bindungszustand zwischen der ersten Lotschicht 44a und der Elektrode 14 vom n-Typ sich von dem zwischen der zweiten Lotschicht 44b und der Elektrode 30 vom p-Typ unterscheidet, beim Betrieb des Halbleiterlaserdiodenchip 50 erzeugte Wärme nicht effizient an den Unterbau 40 abgegeben, wodurch sich die Wärmeableiteigenschaften mindern. Als Folge davon wird Wärme in der aktiven Schicht 20 nicht ausreichend abgeführt. Folglich steigt die Temperatur des Halbleiterlaserdiodenchip 50 und die Laseremissionseigenschaften der aktiven Schicht 20 werden gemindert.
  • US 2001/006235 A1 offenbart eine Montageplatte zur Verwendung in einem Verfahren zur Herstellung einer Halbleiterlichtemissionsvorrichtung. Die Montageplatte umfasst einen Trägerkörper, Leitungselektrodenschichten und Lotfilme. Die Lotfilme weisen jeweils eine unterschiedliche Dicke auf.
  • KR 2002 048 546 A offenbart, als Stand der Technik, eine Wärmeableitanordnung zur Verwendung bei der Herstellung einer Halbleiterlaserdiode. Die Anordnung umfasst einen Unterbau, Padschichten und thermisch leitfähige Schichten. Die thermisch leitfähigen Schichten weisen jeweils eine unterschiedliche Dicke auf.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Träger zur Verfügung gestellt zur Flip-Chip-Verbindung eines Halbleiterlaserdiodenchip mit stufenförmigen ersten und zweiten Elektroden, wobei der Träger umfasst: ein Substrat mit ersten und zweiten Oberflächen, die durch eine Stufenhöhe getrennt sind, die einer Höhendifferenz zwischen den ersten und zweiten Elektroden entspricht; erste und zweite Metallschichten, die auf den ersten und zweiten Oberflächen jeweils auf die selbe Dicke ausgebildet sind; und erste und zweite Lotschichten, die auf den ersten und zweiten Metallschichten jeweils auf die selbe Dicke ausgebildet sind und die jeweils mit den ersten und zweiten Elektroden verbunden sind.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine Halbleiterlaserdiodenanordnung zur Verfügung gestellt umfassend: einen Halbleiterlaserdiodenchip mit stufenförmigen ersten und zweiten Elektroden; und den oben beschriebenen Träger in Flip-Chip-Verbindung mit dem Halbleiterlaserdiodenchip.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Trägers zur Flip-Chip-Verbindung mit einem Halbleiterlaserdiodenchip mit stufenförmigen ersten und zweiten Elektroden zur Verfügung gestellt, wobei das Verfahren umfasst: (a) Ätzen eines Substrats zum Ausbilden erster und zweiter Oberflächen, die durch eine Stufenhöhe getrennt sind, die einer Höhendifferenz zwischen den ersten und zweiten Elektroden entspricht; (b) Abscheiden eines Metalls auf den ersten und zweiten Oberflächen zum Ausbilden erster und zweiter Metallschichten in der selben Dicke; und (c) Abscheiden eines Lots auf den ersten und zweiten Metallschichten zum Ausbilden erster und zweiter Lotschichten in der selben Dicke, jeweils zum Verbinden mit den ersten und zweiten Elektroden.
  • Gemäß spezifischer Ausführungsformen der vorliegenden Erfindung kann in Schritt (a) das Substrat trockengeätzt werden.
  • Das Substrat kann aus einem von AIN, SiC, GaN gebildet sein und einem Isoliermaterial mit einem Wärmeübergangskoeffizienten, der dem von einem von AIN, SiC und GaN entspricht. Die ersten und zweiten Metallschichten können aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt und Au gebildet sein. Die ersten und zweiten Lotschichten können aus einer Legierung aus zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt, Au, Mo und Sn gebildet sein.
  • Die vorliegende Erfindung stellt auf diese Weise einen Träger zur Verfügung mit Lotschichten in der selben Dicke und chemischem Zusammensetzungsverhältnis, und ein Verfahren zu ihrer Herstellung. Die vorliegende Erfindung stellt auch eine Halbleiterlaserdiodenanordnung zur Verfügung, die den Träger umfasst.
  • Die obigen und weitere Merkmale und Vorteile der vorliegenden Erfindung werden besser ersichtlich aus einer ausführlichen Beschreibung beispielhafter Ausführungsformen davon mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 eine Schnittansicht eines herkömmlichen Halbleiterlaserdiodenchips mit Nitrid der Gruppe III-V auf Basis von GaN mit Elektroden vom n-Typ und p-Typ, die auf der selben Seite ausgebildet sind, und einem Kantenwellenleiter ist;
  • 2 eine Schnittansicht eines Trägers ist, der an den in 1 gezeigten Halbleiterlaserdiodenchip gebunden ist;
  • 3 eine Photographie ist, die die Schmelzzustände von Lotschichten in dem herkömmlichen Unterbau von 2 zeigt;
  • 4 eine Schnittansicht einer Halbleiterlaserdiodenanordnung gemäß einer Ausführungsform der vorliegenden Erfindung ist;
  • 5 eine Photographie ist, die die Schmelzzustände von ersten und zweiten Lotschichten des Trägers von 4 zeigt;
  • 6A bis 6D Schnittansichten sind, die Prozesse zur Herstellung eines Trägers gemäß einer Ausführungsform der vorliegenden Erfindung zeigen; und
  • 7 eine Photographie ist, die ein Substrat nach einem Ätzprozess zeigt, der in 6A gezeigt ist.
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung ausführlicher mit Bezug zu den begleitenden Zeichnungen beschrieben.
  • 4 ist eine Schnittansicht einer Halbleiterlaserdiodenanordnung gemäß einer Ausführungsform der vorliegenden Erfindung. Die Darstellung der Halbleiterlaserdiodenanordnung von 4 wurde vergrößert, um Merkmale der vorliegenden Erfindung deutlicher zu zeigen.
  • Ein Träger 200 zur Flip-Chip-Verbindung mit einem Halbleiterlaserdiodenchip 100 ist in 4 gezeigt. Der Halbleiterlaserdiodenchip 100 ist ein Halbleiterlaserdiodenchip mit Nitrid der Gruppe III-V auf Basis von GaN.
  • Der Halbleiterlaserdiodenchip 100 umfasst ein Substrat 110, eine erste Materialschicht 120, eine aktive Schicht 130 und eine zweite Materialschicht 140, die aufeinander folgend auf das Substrat 110 geschichtet sind.
  • Im Detail ist eine erste Halbleiterschicht 121 auf dem Substrat 110 angebracht. Das Substrat 110 kann ein Halbleitersubstrat der Gruppe III-V auf Basis von GaN oder SiC sein oder ein Substrat mit hohem Widerstand wie ein Saphirsubstrat. Die erste Halbleiterschicht 121 kann eine Halbleitermaterialschicht mit Nitrid der Gruppe III-V auf Basis von GaN vom n-Typ sein oder eine undotierte Materialschicht. Eine n-GaN-Schicht ist bevorzugt. Die erste Halbleiterschicht 121 ist in erste und zweite Regionen R1 und R2 unterteilt. Eine Elektrode 180 vom n-Typ, die als erste Elektrode verwendet wird, ist auf der zweiten Region R2 angebracht.
  • Eine erste Überzugsschicht 122 und eine Resonanzschicht 150 sind sequentiell auf der ersten Halbleiterschicht 121 aufgebracht. Die erste Überzugsschicht 122 ist eine n-AIGaN/GaN-Schicht. Die Resonanzschicht 150 umfasst eine erste Wellenleiterschicht 123, eine aktive Schicht 130 und eine zweite Wellenleiterschicht 141, die sequentiell auf der ersten Überzugsschicht 122 aufgebracht sind. Die erste Halbleiterschicht 121, die erste Überzugsschicht 122 und die erste Wellenleiterschicht 123 bilden die erste Materialschicht 120, die Lasertätigkeit zur Laseremission induziert. Deshalb bildet die erste Halbleiterschicht 121 die unterste Schicht der ersten Materialschicht 120. Die aktive Schicht 130 ist eine Materialschicht zum Induzieren von Lasertätigkeit durch Rekombination zwischen Elektronen und Lücken. Bevorzugt ist die aktive Schicht eine Halbleiterschicht mit Nitrid der Gruppe III-V auf Basis von GaN mit einer Mehrfachquantenmulden- Struktur (MQW, multi-quantum well), und insbesondere bevorzugt eine InxAlyGa1-x-yN-Schicht, wo 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Außerdem kann die aktive Schicht 130 eine Halbleiterschicht mit Nitrid der Gruppe III-V auf Basis von GaN sein, die einen bestimmten Anteil an Indium (In) enthält, zum Beispiel eine InGaN-Schicht. Die ersten und zweiten Wellenleiterschichten 123 und 141 sind Halbleiterschichten mit Nitrid der Gruppe III-V auf Basis von GaN, bevorzugt eine n-GaN-Schicht bzw. eine p-GaN-Schicht. Die erste und zweite Wellenleiterschicht 123 und 141 weisen kleinere Reflexionsindices auf als die aktive Schicht 130 und höhere als die erste Überzugsschicht 122 und eine zweite Überzugsschicht, die später beschrieben wird. Die zweite Überzugsschicht 142 und eine zweite Halbleiterschicht 143 sind sequentiell auf der Resonanzschicht 150 aufgebracht. Die zweite Wellenleiterschicht 141, die zweite Überzugsschicht 142 und die zweite Halbleiterschicht 143 bilden die zweite Materialschicht 140, die Lasertätigkeit zur Laseremission in der aktiven Schicht 130 induziert. Deshalb bildet die zweite Halbleiterschicht 143 die höchste Schicht der zweiten Materialschicht 140.
  • Die zweite Überzugsschicht 142 umfasst einen Vorsprung 144 in Form einer Rippe, die dem Mittelteil der Resonanzschicht 150 entspricht und einen Teil 145, der dünner ist als der Vorsprung 144. Die zweite Halbleiterschicht 143, die die höchste Schicht der zweiten Materialschicht 140 ist, ist auf dem Vorsprung 144 der zweiten Überzugsschicht 142 ausgebildet. Die zweite Überzugsschicht 142 ist aus dem selben Material gebildet wie die erste Überzugsschicht 122, mit der Ausnahme, dass ein Material vom p-Typ dotiert ist. Die zweite Halbleiterschicht 143 ist eine Halbleiterschicht mit Nitrid der Gruppe III-V auf Basis von GaN, bevorzugt eine mit Fremdstoff dotierte leitfähige Direktübergangsschicht vom p-Typ, und besonders bevorzugt eine p-GaN-Schicht. Außerdem kann die zweite Halbleiterschicht 143 eine GaN-Schicht oder eine AIGaN-Schicht oder InGaN-Schicht sein die einen bestimmten Anteil an AI oder In enthält, wie die erste Halbleiterschicht 121. Die zweite Überzugsschicht 142 ist von einer Schutzschicht 160 bedeckt, die einen Ka nal 161 aufweist, der mit der zweiten Halbleiterschicht 143 in Verbindung steht. Eine Elektrode 170 vom p-Typ, die als zweite Elektrode verwendet wird, ist auf der Schutzschicht 160 angebracht und auf der freigelegten Mittelfläche der zweiten Halbleiterschicht 143 und kommt mit beiden Enden der zweiten Halbleiterschicht 143 durch den Kanal 161 in Kontakt.
  • In diesem Halbleiterlaserdiodenchip 100 sind die Elektrode 170 vom p-Typ und die Elektrode 180 vom n-Typ durch eine Stufenhöhe getrennt.
  • Der Träger 200 dient zum Abführen von beim Betrieb des Halbleiterlaserdiodenchip 100 erzeugter Wärme, während er in Flip-Chip-Verbindung mit dem Halbleiterlaserdiodenchip 100 ist. Der Träger 200 umfasst ein Substrat 210, erste und zweite Metallschichten 221 und 222 und erste und zweite Lotschichten 231 und 232.
  • Das Substrat 210 weist eine erste Oberfläche 211 und eine zweite Oberfläche 212 auf. Die ersten und zweiten Oberflächen 211 und 212 sind gegenüberliegend zur Elektrode 170 vom p-Typ bzw. der Elektrode 180 vom n-Typ ausgebildet. Bevorzugt ist der Höhenunterschied (h2) zwischen der ersten und zweiten Oberfläche 211 und 212 gleich wie der zwischen der Elektrode 170 vom p-Typ und der Elektrode 180 vom n-Typ. Bevorzugt ist das Substrat 210 aus einem von AIN, SiC, GaN gebildet und einem Isoliermaterial mit einem Wärmeübergangskoeffizienten, der dem von einem von AIN, SiC und GaN entspricht.
  • Die erste und zweite Metallschicht 221 und 222 sind auf der ersten bzw. zweiten Oberfläche 211 bzw. 212 angebracht. Bevorzugt sind die erste und zweite Metallschicht 221 und 222 aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt und Au gebildet, wie Cr/Au und Ti/Pt/Au.
  • Die erste und zweite Lotschicht 231 und 232, die jeweils mit den Elektroden 170 vom p-Typ und 180 vom n-Typ verbunden sind, sind auf der ersten bzw. zweiten Metallschicht 221 und 222 angebracht. Bevorzugt sind die erste und zweite Lotschicht 231 und 232 aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt, Au, Mo und Sn gebildet, wie Au/Sn, Pt/Au/Sn und Cr/Au/Sn.
  • Bevorzugt sind die erste Metallschicht 221 und die erste Lotschicht 231 von der zweiten Metallschicht 222 und der zweiten Lotschicht 232 isoliert. Um diese Isolierung zu erreichen, kann der Träger ferner eine Isolierschicht 240 zwischen der ersten Metallschicht 221 und der zweiten Metallschicht 222 umfassen. Wie in 4 gezeigt ist, erstreckt sich die Isolierschicht 240 zur ersten Metallschicht 221 von einer Grenzfläche 213 zwischen der ersten Oberfläche 211 und der zweiten Oberfläche 212.
  • Bevorzugt weisen die erste und zweite Metallschicht 221 und 222 die selbe Dicke auf und die erste und zweite Lotschicht 231 und 232 weisen die selbe Dicke auf. In einer solchen Struktur ist die Höhendifferenz zwischen der ersten und zweiten Lotschicht 231 und 232 gleich der zwischen den Elektroden 170 vom p-Typ und 180 vom n-Typ.
  • Wenn dementsprechend der Träger 200 auf dem Halbleiterlaserdiodenchip 100 angebracht ist, kommt die Elektrode 170 vom p-Typ mit der ersten Lotschicht 231 in Kontakt und die Elektrode 180 vom n-Typ kommt mit der zweiten Lotschicht 232 in Kontakt. Zu diesem Zeitpunkt werden, wenn Wärme aufgebracht wird, die ersten und zweiten Lotschichten 231 und 232 bei der selben Temperatur gleichlaufend aufgeschmolzen und gleichmäßig an die Elektroden 170 vom p-Typ bzw. 180 vom n-Typ gebunden. Dieses gleichlaufende Aufschmelzen ist möglich, weil die erster und zweiten Lotschichten 231 und 232 die gleiche Dicke aufweisen. 5 ist eine Photographie, die die Schmelzzustände der ersten und zweiten Lotschichten 231 und 232 zeigt. Aus 5 ist zu sehen, dass die ersten und zweiten Lotschichten 231 und 232 im Vergleich zu 3 gleichmäßig aufgeschmolzen sind. Deshalb ist die Wärmeabführeffizienz durch den Träger 200 verbessert, wodurch sich die Lichtemissionscharakteristiken des Halbleiterlaserdiodenchip 100 verstärken.
  • Ein Verfahren zur Herstellung eines Trägers gemäß einer Ausführungsform der vorliegenden Erfindung wird nun mit Bezug zu den 6A bis 6D beschrieben.
  • Wie in 6A gezeigt ist, wird eine erste Ätzmaske M auf die Oberfläche eines Substrats 210 aus einem von AIN, SiC, GaN und einem Isoliermaterial mit einem Wärmeübergangskoeffizienten, der dem von einem von AIN, SiC und GaN entspricht, platziert. Wenn eine nicht maskierte Oberfläche des Substrats 210 auf eine bestimmte Tiefe geätzt ist, wird die Ätzmaske M entfernt. Nach dem Ätzen sind eine geätzte erste Oberfläche 211 und eine nicht geätzte zweite Oberfläche 212 ausgebildet, wie in 6B gezeigt. Eine Photographie des geätzten Substrats 210 ist in 7 gezeigt. In diesem Fall ist die Ätztiefe so eingestellt, dass der Höhenunterschied zwischen der ersten Oberfläche 211 und der zweiten Oberfläche 212 gleich dem zwischen den Elektroden 170 vom p-Typ und 180 vom n-Typ des Halbleiterlaserdiodenchips 100 ist. Trockenätzen ist bevorzugt.
  • Danach wird ein Maskierungsprozess auf der ersten und zweiten Oberfläche 211 und 212 ausgeführt, um Regionen für die erste und zweite Metallschicht 221 und 222 zu definieren. Dann wird eine Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt und Au, wie Cr/Au und Ti/Pt/Au, auf eine bestimmte Dicke abgeschieden. Wenn die Maskierung entfernt ist, sind die erste und zweite Metallschicht 221 und 222 auf der ersten bzw. zweiten Oberfläche 211 und 212 ausgebildet, wie in 6C gezeigt. Bevorzugt weisen die erste und zweite Metallschicht 221 und 222 die selbe Dicke auf.
  • Danach wird ein Maskierungsprozess auf der ersten und zweiten Metallschicht 221 und 222 ausgeführt, um Regionen für die erste und zweite Lotschicht 231 und 232 zu definieren. Dann wird eine Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt, Au, Mo und Sn, wie Au/Sn, Pt/Au/Sn und Cr/Au/Sn, auf eine bestimmte Dicke abgeschieden. Wenn die Maskierung entfernt ist, sind die erste und zweite Lotschicht 231 und 232 auf der ersten bzw. zweiten Metallschicht 221 und 222 ausgebildet, wie in 6D gezeigt. Bevorzugt sind die erste und zweite Lotschicht 231 und 232 gleichlaufend auf die selbe Dicke ausgebildet. Als Folge davon weisen die erste und zweite Lotschicht 231 und 232 fast das selbe chemische Zusammensetzungsverhältnis auf.
  • Gemäß dem zuvor genannten Verfahren kann ein Träger mit dem selben Höhenunterschied zwischen der ersten und zweiten Lotschicht 231 und 232 wie der zwischen den Elektroden 170 vom p-Typ und 180 vom n-Typ ausgebildet werden.
  • Wie aus der obigen Beschreibung ersichtlich ist, weisen eine Halbleiterlaserdiodenanordnung und ihr Herstellungsverfahren der vorliegenden Erfindung die folgenden Effekte auf.
  • Zwei Lotschichten eines Trägers verlötet mit zwei abgestuften Elektroden eines Halbleiterlaserdiodenchip werden nach einem einfachen Prozess gleichlaufend auf die selbe Dicke ausgebildet. Als Folge davon weisen die beiden Lotschichten das selbe chemische Zusammensetzungsverhältnis auf, wodurch fast die selben Schmelzeigenschaften erreicht werden.
  • Wenn der Träger durch Flip-Chip-Verbindung am Halbleiterlaserdiodenchip angebracht ist, sind die beiden Lotschichten gleichmäßig an die beiden Elektroden angelötet. In diesem Fall kann beim Betrieb des Halbleiterlaserdiodenchip erzeugte Wärme effizient durch den Träger abgeführt werden. Als Folge davon kann die Lichtemissionseffizienz des Halbleiterlaserdiodenchip verbessert werden.
  • Während die vorliegende Erfindung insbesondere mit Bezug zu beispielhaften Ausführungsformen gezeigt und beschrieben ist, versteht es sich für die Fachleute, dass verschiedene Änderungen in Form und Details hierzu vorgenommen werden können, ohne vom Rahmen der vorliegenden Erfindung abzuweichen, wie sie in den folgenden Ansprüchen definiert ist.

Claims (10)

  1. Träger (200) zur Flip-Chip-Verbindung eines Halbleiterlaserdiodenchip (100) mit stufenförmigen ersten und zweiten Elektroden (170, 180), wobei der Träger (200) umfasst: – ein Substrat (210) mit ersten und zweiten Oberflächen (211, 212), die durch eine Stufenhöhe (h2) getrennt sind, die einer Höhendifferenz zwischen den ersten und zweiten Elektroden entspricht; – erste und zweite Metallschichten (221, 222), die auf den ersten und zweiten Oberflächen (211, 212) jeweils auf die selbe Dicke ausgebildet sind; und – erste und zweite Lotschichten (231, 232), die auf den ersten und zweiten Metallschichten (221, 222) jeweils auf die selbe Dicke ausgebildet sind und die jeweils mit den ersten und zweiten Elektroden (170, 180) verbunden sind.
  2. Träger (200) nach Anspruch 1, worin das Substrat (210) aus einem von AIN, SiC, GaN gebildet ist und einem Isoliermaterial mit einem Wärmeübergangskoeffizienten, der dem von einem von AIN, SiC und GaN entspricht.
  3. Träger (200) nach Anspruch 1 oder 2, worin die ersten und zweiten Metallschichten (221, 222) aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt und Au gebildet sind.
  4. Träger (200) nach einem der vorhergehenden Ansprüche, worin die ersten und zweiten Lotschichten (231, 232) aus einer Legierung aus zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt, Au, Mo und Sn gebildet sind.
  5. Halbleiterlaserdiodenanordnung umfassend: – einen Halbleiterlaserdiodenchip (100) mit stufenförmigen ersten und zweiten Elektroden (170, 180); und – den Träger (200) nach einem der vorhergehenden Ansprüche in Flip-Chip-Verbindung mit dem Halbleiterlaserdiodenchip (100).
  6. Verfahren zur Herstellung eines Trägers (200) zur Flip-Chip-Verbindung mit einem Halbleiterlaserdiodenchip (100) mit stufenförmigen ersten und zweiten Elektroden (170, 180), wobei das Verfahren die folgenden Schritte umfasst: – a. Ätzen eines Substrats (210) zum Ausbilden erster und zweiter Oberflächen (211, 212), die durch eine Stufenhöhe (h2) getrennt sind, die einer Höhendifferenz zwischen den ersten und zweiten Elektroden (170, 180) entspricht; – b. Abscheiden eines Metalls auf den ersten und zweiten Oberflächen (211, 212) zum Ausbilden erster und zweiter Metallschichten (221, 222) in der selben Dicke; und – c. Abscheiden eines Lots auf den ersten und zweiten Metallschichten (221, 222) zum Ausbilden erster und zweiter Lotschichten (231, 232) in der selben Dicke, jeweils zum Verbinden mit den ersten und zweiten Elektroden (170, 180).
  7. Verfahren nach Anspruch 6, worin in Schritt a. das Substrat (210) trockengeätzt wird.
  8. Verfahren nach Anspruch 6 oder 7, worin das Substrat (210) aus einem von AIN, SiC, GaN gebildet wird und einem Isoliermaterial mit einem Wärmeübergangskoeffizienten, der dem von einem von AIN, SiC und GaN entspricht.
  9. Verfahren nach einem der Ansprüche 6 bis 8, worin die ersten und zweiten Metallschichten (221, 222) aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt und Au gebildet werden.
  10. Verfahren nach einem der Ansprüche 6 bis 9, worin die ersten und zweiten Lotschichten (231, 232) aus einer Legierung von zwei oder mehr ausgewählt aus der Gruppe bestehend aus Cr, Ti, Pt, Au, Mo und Sn gebildet werden.
DE60302427T 2003-03-08 2003-12-15 Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger Expired - Lifetime DE60302427T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003014613 2003-03-08
KR1020030014613A KR100958054B1 (ko) 2003-03-08 2003-03-08 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체

Publications (2)

Publication Number Publication Date
DE60302427D1 DE60302427D1 (de) 2005-12-29
DE60302427T2 true DE60302427T2 (de) 2006-08-24

Family

ID=36776511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60302427T Expired - Lifetime DE60302427T2 (de) 2003-03-08 2003-12-15 Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger

Country Status (6)

Country Link
US (2) US7092420B2 (de)
EP (1) EP1458036B1 (de)
JP (1) JP2004274057A (de)
KR (1) KR100958054B1 (de)
CN (1) CN100468893C (de)
DE (1) DE60302427T2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964399B1 (ko) * 2003-03-08 2010-06-17 삼성전자주식회사 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체
CN100576662C (zh) * 2004-11-01 2009-12-30 中国科学院半导体研究所 利用倒装焊技术制作氮化镓基激光器管芯的方法
KR101106148B1 (ko) * 2004-12-14 2012-01-20 서울옵토디바이스주식회사 발광 소자
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
KR101086995B1 (ko) * 2004-12-29 2011-11-29 엘지전자 주식회사 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법
EP2280430B1 (de) * 2005-03-11 2020-01-01 Seoul Semiconductor Co., Ltd. LED-Kapselung mit einer Gruppe in Reihe geschalteter Leuchtzellen
KR101100425B1 (ko) * 2005-05-07 2011-12-30 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
KR100598357B1 (ko) * 2005-05-24 2006-07-06 엘지전자 주식회사 발광소자용 서브마운트 기판
WO2008044769A1 (en) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
EP2198494B1 (de) * 2007-12-28 2019-10-02 Avago Technologies International Sales Pte. Limited Wellenleiteranordnung mit einer deltadotierten aktivregion
CN102202484B (zh) * 2010-03-23 2014-04-16 施耐德东芝换流器欧洲公司 散热系统诊断方法
US8456961B1 (en) 2011-03-22 2013-06-04 Western Digital (Fremont), Llc Systems and methods for mounting and aligning a laser in an electrically assisted magnetic recording assembly
US8518748B1 (en) 2011-06-29 2013-08-27 Western Digital (Fremont), Llc Method and system for providing a laser submount for an energy assisted magnetic recording head
US8288204B1 (en) 2011-08-30 2012-10-16 Western Digital (Fremont), Llc Methods for fabricating components with precise dimension control
US8665677B1 (en) 2011-12-19 2014-03-04 Western Digital (Fremont), Llc Disk drive magnetic read head with affixed and recessed laser device
US9475151B1 (en) 2012-10-30 2016-10-25 Western Digital (Fremont), Llc Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head
US9431037B2 (en) 2013-03-12 2016-08-30 Western Digitatl (Fremont), LLC Systems and methods for monitoring the power of a light source utilized in energy-assisted magnetic recording
US8897102B1 (en) 2013-04-02 2014-11-25 Western Digital (Fremont), Llc Method and system for measuring light delivery offsets in a heat assisted magnetic recording head
US9001628B1 (en) 2013-12-16 2015-04-07 Western Digital (Fremont), Llc Assistant waveguides for evaluating main waveguide coupling efficiency and diode laser alignment tolerances for hard disk
CN104979224B (zh) * 2014-04-04 2017-10-20 中国科学院苏州纳米技术与纳米仿生研究所 一种器件封装互联方法
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
US9902023B1 (en) 2014-10-28 2018-02-27 Western Digital (Fremont), Llc Systems and devices for achieving high throughput attachment and sub-micron alignment of components
WO2016190919A2 (en) * 2015-01-30 2016-12-01 University Of Southern California Micro-vcsels in thermally engineered flexible composite assemblies
KR102373677B1 (ko) 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
US20170105287A1 (en) * 2015-10-12 2017-04-13 Tyco Electronics Corporation Process of Producing Electronic Component and an Electronic Component
TWI620352B (zh) * 2017-01-20 2018-04-01 大光能源科技有限公司 覆晶發光二極體及其製造方法
CN110289548B (zh) * 2019-06-17 2021-04-27 威科赛乐微电子股份有限公司 flip chip型VCSEL芯片及其制造方法
DE102020132133A1 (de) 2020-12-03 2022-06-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes laserbauteil und verfahren zur herstellung eines strahlungsemittierenden laserbauteils
US11876343B2 (en) 2021-05-18 2024-01-16 Trumpf Photonics, Inc. Laser diode packaging platforms
US11557874B2 (en) * 2021-05-18 2023-01-17 Trumpf Photonics, Inc. Double-sided cooling of laser diodes
CN114908320A (zh) * 2022-04-14 2022-08-16 广东工业大学 一种免刻蚀的半导体激光器热沉结构及其制备方法和应用
CN116613626B (zh) * 2023-07-21 2023-09-26 南昌凯迅光电股份有限公司 一种AuSn电极背面出光VCSEL芯片及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8728342D0 (en) * 1987-12-03 1988-01-06 Bt & D Technologies Ltd Light sources
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP2001168442A (ja) 1999-12-07 2001-06-22 Sony Corp 半導体レーザ素子の製造方法、配設基板および支持基板
JP4897133B2 (ja) 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP2001339121A (ja) * 2000-05-29 2001-12-07 Sharp Corp 窒化物半導体発光素子とそれを含む光学装置
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
KR100413808B1 (ko) * 2000-12-18 2003-12-31 삼성전기주식회사 GaN계열 Ⅲ-Ⅴ족 질화물 반도체 발광 소자 및 그 제조방법
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
KR100789112B1 (ko) * 2002-02-06 2007-12-26 주식회사 엘지이아이 화합물 반도체 발광 소자의 제조 방법
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
KR101086995B1 (ko) * 2004-12-29 2011-11-29 엘지전자 주식회사 발광 소자 조립용 서브 마운트 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
CN100468893C (zh) 2009-03-11
KR100958054B1 (ko) 2010-05-13
JP2004274057A (ja) 2004-09-30
US20050002428A1 (en) 2005-01-06
KR20040079635A (ko) 2004-09-16
US7092420B2 (en) 2006-08-15
DE60302427D1 (de) 2005-12-29
EP1458036B1 (de) 2005-11-23
US20070015313A1 (en) 2007-01-18
CN1527448A (zh) 2004-09-08
EP1458036A1 (de) 2004-09-15

Similar Documents

Publication Publication Date Title
DE60302427T2 (de) Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
EP2248235B1 (de) Kantenemittierender halbleiterlaser und verfahren zur herstellung eines kantenemittierenden halbleiterlasers
DE20321880U1 (de) LEDS mit vertikaler Struktur
DE102016125857B4 (de) Halbleiterlaserdiode
DE10162421A1 (de) Lichtemittierendes Bauteil sowie zugehöriges Herstellungsverfahren
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102008050538A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102007029370A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102008051048A1 (de) Optoelektronischer Halbleiterkörper
DE102007046519A1 (de) Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung
DE102015116970A1 (de) Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
DE102017119664A1 (de) Kantenemittierender Laserbarren
DE102005061346A1 (de) Optoelektronischer Halbleiterchip
DE102008039790A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010009455B4 (de) Halbleiterlaservorrichtung mit einem Halbleiterlaserchip und Verfahren zu dessen Herstellung
DE60311422T2 (de) Halbleiterlaserdiodenvorrichtung
DE10208171A1 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
DE102008038852A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
EP2514049B1 (de) Verfahren zur Herstellung lichtemittierender Halbleiterkörper
DE102018119688A1 (de) Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102008015253B4 (de) Verfahren zur Herstellung eines Laserbauelements und Laserbauelement
DE102017123755A1 (de) Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
DE112019006646B4 (de) Halbleiter-Laservorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition