DE102006046449B4 - Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode - Google Patents
Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode Download PDFInfo
- Publication number
- DE102006046449B4 DE102006046449B4 DE102006046449A DE102006046449A DE102006046449B4 DE 102006046449 B4 DE102006046449 B4 DE 102006046449B4 DE 102006046449 A DE102006046449 A DE 102006046449A DE 102006046449 A DE102006046449 A DE 102006046449A DE 102006046449 B4 DE102006046449 B4 DE 102006046449B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- coating layer
- cladding layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000011247 coating layer Substances 0.000 claims abstract description 78
- 238000005253 cladding Methods 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 66
- 229910052594 sapphire Inorganic materials 0.000 claims description 29
- 239000010980 sapphire Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 21
- 229910002601 GaN Inorganic materials 0.000 description 19
- 239000010931 gold Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 238000003698 laser cutting Methods 0.000 description 6
- 238000001311 chemical methods and process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Bilden einer Leuchtstruktur auf einem Wachstumssubstrat mit einer Vielzahl von Vorrichtungsbereichen und wenigstens einem Vorrichtungs-Isolierbereich, wobei die Leuchtstruktur eine n-Typ Mantelschicht, eine aktive Schicht und eine p-Typ Mantelschicht aufweist, die der Reihe nach auf dem Wachstumssubstrat angeordnet sind;
Bilden einer p-Elektrode auf der Leuchtstruktur;
Bilden einer ersten Überzugschicht auf der p-Elektrode, um die Vielzahl von Vorrichtungsbereichen zu verbinden;
Bilden eines Musters einer zweiten Überzugschicht auf der ersten Überzugschicht der Vorrichtungsbereiche; und
Entfernen des Wachstumssubstrats und Bilden einer n-Elektrode auf der n-Typ Mantelschicht, dadurch gekennzeichnet,
dass die erste Überzugschicht so gebildet wird, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter-Leuchtvorrichtung, und insbesondere ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode (LED), durch welches ermöglicht wird, einen Chip-Trennungsverfahren für einzelne Elemente leicht durchzuführen. Bei dem Verfahren sind die folgenden Schritte vorgesehen: Bilden einer Leuchtstruktur auf einem Wachstumssubstrat mit einer Vielzahl von Vorrichtungsbereichen und wenigstens einem Vorrichtungs-Isolierbereich, wobei die Leuchtstruktur eine n-Typ Mantelschicht, eine aktive Schicht und eine p-Typ Mantelschicht aufweist, die der Reihe nach auf dem Wachstumssubstrat angeordnet sind; Bilden einer p-Typ Elektrode auf der Leuchtstruktur; Bilden einer ersten Überzugschicht auf der p-Elektrode, um die Vielzahl von Vorrichtungsbereichen zu verbinden; Bilden eines Musters einer zweiten Überzugschicht auf der ersten Überzugschicht der Vorrichtungsbereiche; und Entfernen des Wachstumssubstrats und Bilden einer n-Elektrode auf der n-Typ Mantelschicht.
- Beschreibung des Stands der Technik
- Ein Galliumnitrid-(GaN)basierter Halbleiter, dargestellt durch AlxGayIn1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1), ist ein Halbleiter-Verbundmaterial, das zum Emittieren von Licht im ultravioletten Bereich geeignet ist und für eine blaue oder grüne Leuchtdiode (LED) verwendet wird. Die aktuell gebräuchliche GaN-basierte LED wird hauptsächlich in zwei Arten unterteilt, von denen eine eine horizontal strukturierte GaN-basierte LED und die andere eine vertikal strukturierte GaN-basierte LED ist. Bei der horizontal strukturierten GaN-basierten LED ist sowohl eine p- als auch eine n-Elektrode auf der gleichen Seite der Vorrichtung angeordnet. Somit muss die Gesamtfläche der LED-Vorrichtung relativ groß sein, um eine ausreichende Licht emittierende Fläche sicherzustellen. Des Weiteren ist die horizontal strukturierte GaN-basierte LED aufgrund der Nähe zwischen einer transparenten Elektrode und der n-Elektrode anfällig für elektrostatische Entladung (ESD = electrostatic discharge).
- Im Gegensatz dazu weist die vertikal strukturierte GaN-basierte LED mehrere Vorteile im Vergleich zur horizontal strukturierten GaN-basierten LED auf. Bei der vertikal strukturierten GaN-basierten LED sind die p- und die n-Elektrode einander gegenüber liegend angeordnet, wobei eine GaN-basierte Epitaxialschicht dazwischen liegt.
- Üblicherweise wird die vertikal strukturierte GaN-basierte LED durch einen Anbringvorgang eines leitenden Substrats, z. B. Silizium- oder Galliumarsenid-Substrat (GaAs) und einen Entfernvorgang des Wachstumssubstrats (z. B. eines Saphirsubstrats) hergestellt. In der koreanischen offengelegten Patentanmeldung
KR 10 2004 0 058 479 A -
1A bis1F sind Querschnittansichten, welche ein herkömmliches Verfahren zur Herstellung einer vertikal strukturierten GaN-basierten LED darstellen. Zuerst werden, unter Bezugnahme auf1A , eine n-Typ Mantelschicht15a , eine aktive Schicht15b und eine p-Typ Mantelschicht15c , welche aus einem GaN-basierten Halbleiter gebildet sind, der Reihe nach auf einem Saphirsubstrat11 gebildet, um so eine Licht emittierende Struktur15 zu bilden. Dann wird, unter Bezugnahme auf1B , ein Graben20 gebildet, um die Licht emittierenden Strukturen15 in einzelne Vorrichtungsbereiche zu trennen, und dann wird eine p-Elektrode16 auf der p-Typ Mantelschicht15c gebildet. Anschließend wird, unter Bezugnahme auf1C , ein leitendes Substrat21 , wie beispielsweise ein Si-Substrat, ein GaAs-Substrat oder Ähnliches, an der p-Elektrode16 unter Verwendung einer leitenden Klebeschicht17 , beispielsweise aus Gold (Au) oder Ähnlichem, angebracht. Anschließend wird das Saphirsubstrat11 durch Laser-Abheben von der Leuchtstruktur15 getrennt. Genauer wird das Saphirsubstrat mit einem Laserstrahl18 bestrahlt, so dass das Saphirsubstrat11 von der Leuchtstruktur15 entfernt wird. Als Ergebnis wird somit eine Struktur erhalten, von der das Saphirsubstrat11 entfernt ist, wie in1D dargestellt. Dann wird, wie in1E dargestellt, eine n-Elektrode19 auf der n-Typ Mantelschicht15a gebildet. Als Nächstes wird, wie in1F dargestellt, die sich ergebende Struktur aus1E durch einen Chip-Trennvorgang in einzelne Elemente geschnitten, wodurch eine Vielzahl vertikal strukturierter GaN-basierter LEDs10 gleichzeitig hergestellt wird. - Gemäß dem herkömmlichen Verfahren sollte der Vorgang des Wegschneidens des leitenden Substrats
21 durchgeführt werden, um die Chips voneinander zu trennen. Um das leitende Substrat21 wegzuschneiden, sollte bei dem Vorgang des Zerteilens das leitende Substrat21 mit einer Trennscheibe weggeschnitten werden. Andernfalls sollte ein komplizierter Vorgang wie in Chips Schneiden oder Brechen durchgeführt werden. Als Folge dieses komplizierten Vorgangs werden die Herstellungskosten erhöht und der Gesamtvorgang verzögert. Des Weiteren ist, in dem Fall, dass ein Si-Substrat oder GaAs-Substrat als leitendes Substrat21 verwendet wird, die Effizienz der Wärmefreisetzung schlecht, und weiterhin werden die Eigenschaften der Vorrichtung verschlechtert, wenn ein starker Strom angelegt wird, da die Wärmeleitfähigkeit des Substrats21 nicht so gut ist. Des Weiteren kann, während das leitende Substrat21 an der Leuchtstruktur15 angebracht wird, ein Bruch der Leuchtstruktur15 auftreten, so dass die Vorrichtung an Ende beschädigt sein kann. Das Problem kann ebenfalls bei dem Herstellungsvorgang vertikal strukturierter LEDs auftreten, für die andere Verbund-Halbleiter der Gruppe III–V verwendet werden, z. B. bei einer vertikal strukturierten AlGaInP-basierten LED, einer AlGaAs-basierten LED oder ähnlichen. -
US 2005/0017253 A1 -
DE 100 51 465 A1 betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis. Dort werden die GaN-Schichten auf ein Verbundsubstrat aufgebracht, welches einen ähnlichen oder vorzugsweise größeren thermischen Ausdehnungskoeffizient als die GaN-Schichten aufweist. Die GaN-Schichten werden auf einer Zwischenschicht abgeschieden. -
US 6 071 795 A betrifft ein Verfahren zum Übertragen kristalliner, dünner Schichten von einem Wachstumssubstrat auf ein Aufnahmesubstrat. Das Verfahren eignet sich besonders für GaN-Halbleitermaterialien, welche heteroepitaktische Schichten bilden und grundsätzlich nur schwer zu verarbeiten sind. - ZUSAMMENFASSUNG DER ERFINDUNG
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode (LED) anzugeben, bei der es möglich ist, ein Chip-Trennverfahren leicht durchzuführen und bei welcher die Effizienz der Wärmefreisetzung verbessert ist.
- Zur Lösung dieser Aufgabe ist bei einem Verfahren der eingangs genannten Art erfindungsgemäß vorgesehen, dass die erste Überzugsschicht so gebildet wird, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist das Verfahren vor dem Schritt des Bildens der ersten Überzugschicht weiter den Schritt des Bildens eines Grabens auf einer Fläche der Leuchtstruktur auf dem Vorrichtungs-Isolierbereich auf, um die Leuchtstruktur in einzelne Vorrichtungsbereiche zu trennen.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist das Verfahren weiter auf: nach Entfernen des Wachstumssubstrats Bilden eines Grabens auf einer Fläche der Leuchtstruktur auf dem Vorrichtungs-Isolierbereich, um die Leuchtstruktur in einzelne Vorrichtungsbereiche zu trennen.
- Vorzugsweise weist das Verfahren weiter auf: nach dem Bilden des Grabens Bilden einer Passivierungsschicht auf einer Seitenfläche der Leuchtstruktur, die in die einzelnen Vorrichtungsbereiche geteilt ist.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist das Verfahren weiter auf: nach dem Bilden der n-Elektrode Entfernen der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich durch Nassätzen. Vorzugsweise ist die erste Überzugschicht aus einem metallischen Material gebildet, das zu dem der zweiten Überzugschicht verschieden ist, und die erste Überzugschicht weist eine höhere Ätzselektivität als die zweite Überzugschicht auf.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist das Verfahren weiter auf: nach Bilden der n-Elektrode Wegbrechen der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist das Verfahren weiter auf: nach dem Bilden der n-Elektrode Wegschneiden der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich durch Bestrahlen mit einem Laserstrahl der über dem Vorrichtungs-Isolierbereich gebildeten ersten Überzugschicht. Durch das Laserschneiden der ersten Überzugschicht ist es möglich, den Chip-Trennvorgang in einzelne Elemente ohne einen zusätzlichen Vorgang des Zerteilens oder in Stücke Schneidens durchzuführen.
- Die erste Überzugschicht kann aus wenigstens einem metallischen Material gebildet sein, das gewählt ist aus einer Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und deren Verbindungen. Die zweite Überzugschicht kann aus wenigstens einem metallischen Material gebildet sein, das gewählt ist aus der Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und deren Verbindungen.
- Gemäß der vorliegenden Erfindung ist die erste Überzugschicht auf die gesamte Fläche einschließlich der Oberfläche der p-Elektrode aufgetragen. Die erste Überzugsschicht ist so gebildet, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist der Schritt des Bildens der ersten Überzugschicht auf: Bilden einer „Überzug-Keimschicht” auf der p-Elektrode, so dass diese die Vielzahl von Vorrichtungsbereichen verbindet; und Durchführen von galvanischem Beschichten auf der Keimschicht. Die Keimschicht kann durch chemisches Beschichten oder einen Ablagerungsvorgang gebildet sein.
- Gemäß einem weiteren Gegenstand der vorliegenden Erfindung weist der Schritt des Bildens des Musters der zweiten Überzugschicht auf: Bilden eines Photolack-Musters, welche die erste Überzugschicht des Vorrichtungsbereichs offen lässt; und selektives Durchführen von galvanischem Beschichten auf der ersten Überzugschicht des Vorrichtungsbereichs unter Verwendung des Photolack-Musters.
- Der Schritt des Entfernens des Wachstumssubstrats wird durch ein physikalisches, chemisches oder mechanisches Verfahren durchgeführt. Die erste Überzugschicht wird als eine Art Stützelement verwendet, wenn das Wachstumssubstrat entfernt wird. Das Verfahren des Entfernens des Wachstumssubstrats kann beispielsweise durch einen Vorgang des Laser-Abhebens (LLO = Laser Lift-Off) oder ein chemisches Verfahren des Abhebens (CLO = Chemical Lift-Off) durchgeführt werden. Insbesondere in dem Fall, dass das Wachstumssubstrat durch ein CLO-Verfahren entfernt wird, kann die erste Überzugschicht so gebildet sein, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
- Die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht können aus einem Gruppe III–V Verbindungshalbleitermaterial gebildet sein. In diesem Fall kann das Wachstumssubstrat ein isolierendes Substrat, wie beispielsweise ein Saphirsubstrat, oder ein leitendes Substrat sein.
- Gemäß einer weiteren Ausführungsform der Erfindung sind die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial hergestellt, dargestellt als AlxGayIn1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1). In diesem Fall kann ein Saphirsubstrat als Wachstumssubstrat verwendet werden.
- Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung sind die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial hergestellt, dargestellt als AlxGayIn1-x-yP (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1). Alternativ sind die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial hergestellt, dargestellt als AlxGa1-xAs (0 ≤ x ≤ 1).
- Gemäß der vorliegenden Erfindung ist es möglich, einen Chip-Trennvorgang durch selektives Nassätzen, Brechen oder Laserschneiden der ersten Überzugschicht des Vorrichtungs-Isolierbereichs ohne einen zusätzlichen Verfahrensschritt des Zerteilens oder in Chips Schneidens leicht durchzuführen. Dadurch wird es möglich, Herstellungskosten und Zeit einzusparen. Des Weiteren ist es möglich, das Problem des Auftretens von Brüchen beim Anbringen des leitenden Substrats zu vermeiden, da das stützende Substrat durch einen Überzugvorgang gebildet wird.
- Es wird darauf hingewiesen, dass sowohl die vorstehende allgemeine Beschreibung als auch die nachfolgende genaue Beschreibung der vorliegenden Erfindung beispielhaft und erläuternd sind und als weitere Erklärung der Erfindung wie beansprucht dienen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die beigefügten Zeichnungen, welche eingeschlossen sind, um ein weiteres Verständnis der Erfindung vorzusehen, und die einen Teil dieser Anmeldung bilden, stellen (eine) Ausführungsform(en) der Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erläutern. In den Zeichnungen ist/sind:
-
1A bis1F Querschnittansichten, welche ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode (LED) gemäß dem Stand der Technik darstellen; -
2 bis11 Querschnittansichten, welche ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode gemäß einer Ausführungsform der vorliegenden Erfindung darstellen; -
12 eine Draufsicht, welche eine auf der Struktur aus4 gebildete erste Überzugschicht darstellt; und -
13 bis18 Querschnittansichten, welche ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellen. - GENAUE BESCHREIBUNG DER ERFINDUNG
- Nun wird genauer auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Die Erfindung kann jedoch in vielen unterschiedlichen Formen vorliegen und sollte nicht als auf die nachstehend beschriebenen Ausführungsformen beschränkt verstanden werden; eher sind diese Ausführungsformen vorgesehen, so dass die Beschreibung gründlich und vollständig ist, und sie werden dem Fachmann den Schutzbereich der Erfindung vollständig übermitteln. In den Zeichnungen können die Formen und Abmessungen aus Gründen der Klarheit übertrieben sein, und gleiche Bezugsziffern in den Zeichnungen kennzeichnen ähnliche Bestandteile.
-
2 bis11 sind Querschnittansichten, welche ein Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode (LED) gemäß einer Ausführungsform der Erfindung darstellen. Um die LED herzustellen, wird ein Saphirsubstrat als Wachstumssubstrat verwendet, und ein Galliumnitrid-(GaN-)basierter Halbleiter, dargestellt durch AlxGayIn1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1), wird für eine Leuchtstruktur verwendet. - Zunächst werden, unter Bezugnahme auf
2 , eine n-Typ Mantelschicht115a , eine aktive Schicht115b und eine p-Typ Mantelschicht115c der Reihe nach auf einem Saphirsubstrat101 gebildet, um eine Leuchtstruktur115 auf dem Saphirsubstrat101 zu erhalten. Das Saphirsubstrat101 , auf welchem die Leuchtstruktur115 gebildet ist, weist eine Vielzahl von Vorrichtungsbereichen A und wenigstens einen Vorrichtungs-Isolierbereich B auf. Der Vorrichtungsbereich A entspricht einem Bereich, auf dem ein LED-Chip gebildet wird, und der Vorrichtungs-Isolierbereich B entspricht einem Grenzbereich zwischen den LED-Chips. - Dann wird, unter Bezugnahme auf
3 , die Leuchtstruktur115 des Vorrichtungs-Isolierbereichs B entfernt, um somit einen Vorrichtungs-Isoliergraben120 zu bilden. Dadurch wird die Leuchtstruktur115 in einzelne Vorrichtungsbereiche A getrennt. Danach wird eine p-Elektrode106 auf der p-Typ Mantelschicht115c gebildet. Zum Beispiel kann die p-Elektrode106 eine Pt/Au-Schicht, eine Ni/Au-Schicht oder eine Ni/Ag/Pt-Schicht aufweisen. Die p-Elektrode106 ist in ohmschem Kontakt mit der p-Typ Mantelschicht115c . - Alternativ können die Verfahrensschritte des Bildens des Vorrichtungs-Isoliergrabens
120 und der p-Elektrode106 in einer anderen Reihenfolge durchgeführt werden. Mit anderen Worten kann die p-Elektrode106 zuerst auf der p-Typ Mantelschicht115c gebildet werden. Dann kann der Vorrichtungs- Isoliergraben120 in dem Vorrichtungs-Isolierbereich B gebildet werden, um die Leuchtstruktur115 in einzelne Vorrichtungsbereiche A zu trennen. - Danach wird, unter Bezugnahme auf
4 , eine erste Überzugschicht136 auf der p-Elektrode106 und dem Vorrichtungs-Isolierbereich B gebildet, so dass sie die Vielzahl von Vorrichtungsbereichen A verbindet. Um die erste Überzugschicht136 zu bilden, wird eine „Überzug-Keimschicht” (nicht dargestellt) sowohl auf der Oberfläche der p-Elektrode106 als auch dem Vorrichtungs-Isolierbereich B vorab gebildet, so dass sie die Vielzahl von Vorrichtungsbereichen A verbindet. Die Keimschicht kann beispielsweise leicht durch chemisches Beschichten oder einen Ablagerungsvorgang wie beispielsweise Sputtern oder Ähnliches gebildet werden. Danach wird galvanisches Beschichten durchgeführt, so dass ein Metall auf die Keimschicht aufgetragen wird. Als Ergebnis wird die erste Überzugschicht136 erhalten. Die erste Überzugschicht136 kann beispielsweise aus wenigstens einem metallischen Material gebildet sein, das aus der Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und einer Kombination daraus gewählt ist. - Wie nachfolgend genauer dargestellt wird, dient die erste Überzugschicht
136 als Stützelement, wenn das Saphirsubstrat101 entfernt wird. Aus diesem Grund sollte die Überzugschicht136 so geformt sein, dass sie die Vielzahl an Vorrichtungsbereichen A verbinden kann. Zum Beispiel kann die erste Überzugschicht136 so gebildet sein, dass sie auf die gesamte Fläche, d. h. die gesamte Fläche der sich ergebenden Struktur aus3 einschließlich der Oberfläche der p-Elektrode106 aufgetragen wird. Jedoch muss die erste Überzugschicht136 nicht notwendigerweise auf die gesamte Fläche aufgetragen werden. Unterschiedliche Beschichtungsarten für die erste Überzugschicht136 werden genauer unter Bezug auf12A und12B dargestellt. -
12(a) und12(b) sind schematische Draufsichten, welche Beispiele für Beschichtungsarten für die erste Überzugschicht136 darstellen.4 ist eine Querschnittansicht entlang der Linie X-X' aus12(a) oder12(b) . Zuerst kann, unter Bezugnahme auf12(a) , die erste Überzugschicht136 auf die gesamte Fläche einschließlich aller Vorrichtungsbereiche A und des Vorrichtungs-Isolierbereichs B aufgetragen werden. - Alternativ kann die erste Überzugschicht
136 so aufgetragen werden, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs B offen lässt. Das heißt, unter Bezugnahme auf12(b) , dass die erste Überzugschicht136 auf einen vorbestimmten Abschnitt des Vorrichtungs-Isolierbereichs B nicht aufgetragen wird. Insbesondere in dem Fall, dass das Substrat101 unter Verwendung des Verfahrens des chemischen Abhebens entfernt wird, wird es bevorzugt, die erste Überzugschicht136 so zu bilden, dass sie den vorbestimmten Bereich des Vorrichtungs-Isolierbereichs B wie in12(b) dargestellt offen lässt. - Anschließend wird, unter Bezugnahme auf
5 , ein Photolack-Muster110 gebildet, um die erste Überzugschicht136 des Vorrichtungsbereichs A offen zu lassen. Das Photolack-Muster110 kann durch Photolack-Beschichtungs-, Belichtungs- und Entwicklungsvorgänge gebildet werden. - Danach wird, unter Bezugnahme auf
6 , selektiv galvanisches Beschichten nur auf der p-Elektrode106 des Vorrichtungsbereichs A unter Verwendung des Photolack-Musters110 durchgeführt, um so eine zweite leitende Schicht156 zwischen den Photolack-Mustern110 zu bilden. Die zweite leitende Schicht156 kann beispielsweise aus wenigstens einem metallischen Material gebildet sein, das aus der Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und deren Verbindungen gewählt ist. Obwohl in6 dargestellt ist, dass die zweite leitende Schicht156 als Monoschicht gebildet ist, kann sie auch als Multischicht gebildet sein. Nach Bilden der zweiten Überzugschicht156 wird, unter Bezugnahme auf7 , das Photolack-Muster110 unter Verwendung einer Entmetallisierungslösung entfernt. - Als Nächstes wird, unter Bezugnahme auf
8 , das Saphirsubstrat101 von der Leuchtstruktur115 unter Verwendung eines physikalischen, chemischen oder mechanischen Verfahrens getrennt oder entfernt. Zu diesem Zeitpunkt dienen die erste und die zweite Überzugschicht136 und156 als stützendes Substrat. Das Saphirsubstrat101 kann zum Beispiel durch mechanisches oder chemisch-mechanisches Polieren wie beispielsweise Laser-Abheben (LLO), chemisches Abheben (CLO), chemisches Ätzen, Erden/Läppen oder Ähnliches entfernt werden. - Insbesondere, wenn das Wachstumssubstrat mittels eines CLO-Vorgangs entfernt wird, wird bevorzugt, die erste Überzugschicht so zu bilden, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs B offen lässt, wie in
12(b) dargestellt ist. Der Grund dafür ist, dass Chemikalien, die zum Entfernen des Wachstumssubstrats verwendet werden, leicht in eine Grenzfläche zwischen der Leuchtstruktur115 und dem Saphirsubstrat101 durch den offen gelassenen Abschnitt des Vorrichtungs-Isolierbereichs B eindringen. - Danach wird, unter Bezugnahme auf
9 , eine n-Elektrode119 auf der belichteten n-Typ Mantelschicht115a gebildet, von welcher das Saphirsubstrat101 entfernt ist. Es wird darauf hingewiesen, dass9 eine umgedrehte Ansicht im Vergleich zu der Struktur aus8 ist. Vorzugsweise kann vor dem Bilden der n-Elektrode119 die Oberfläche der n-Typ Mantelschicht115a , welche durch das Entfernen des Saphirsubstrats belichtet ist, gewaschen und geätzt werden. - Danach wird, unter Bezugnahme auf
10 , die erste Überzugschicht136 des Vorrichtungs-Isolierbereichs B durch einen Nassätzvorgang entfernt. Vorzugsweise wird die erste Überzugschicht136 aus einem Material gebildet, das unterschiedlich zu dem der zweiten Überzugschicht156 ist. Insbesondere kann die erste Überzugschicht136 aus einem Material mit einer höheren Ätzselektivität als die der zweiten Überzugschicht156 gebildet sein. Somit wird die zweite Überzugschicht156 kaum geätzt, während die erste Überzugschicht136 geätzt wird, da die Ätzselektivität der ersten Überzugschicht136 höher ist als die der zweiten Überzugschicht156 . Als Ergebnis ist es möglich, die Vielzahl vertikal strukturierter LEDs100 zu erhalten, welche in einzelne Elemente geteilt sind. - Alternativ ist es möglich, die Vielzahl vertikal strukturierter LEDs aus der Struktur aus
9 unter Verwendung eines Verfahrensschritts des Brechens oder Laserschneidens statt des Ätzvorgangs zu erhalten. Das heißt, die erste Überzugschicht136 des Vorrichtungs-Isolierbereichs B wird weggebrochen oder mit einem Laserstrahl bestrahlt, nachdem die Struktur aus9 erhalten wurde, so dass die erste Überzugschicht136 von dem Vorrichtungs-Isolierbereich B weggeschnitten werden kann. Somit ist es möglich, eine Vielzahl vertikal strukturierter LEDs200 zu erhalten, welche in einzelne Elemente geteilt sind, wie in11 dargestellt ist. - Wie oben beschrieben, ist es gemäß der Ausführung der vorliegenden Erfindung möglich, leicht die Vielzahl vertikal strukturierter LEDs
100 und200 zu erhalten, welche durch Nassätzen, Brechen und Laserschneiden der ersten Überzugschicht136 ohne einen zusätzlichen Verfahrensschritt des Zerteilens oder in Chips Schneidens in einzelne Elemente geteilt sind. Somit ist es möglich, den Anstieg der Herstellungskosten und der Herstellungsdauer aufgrund des Verfahrensschritts des Zerteilens oder Ähnlichem zu verhindern. Des Weiteren besteht, da bei der vorliegenden Erfindung der Überzugvorgang des leitenden Substrats statt des Anbringvorgangs verwendet wird, nicht die Gefahr eines Bruchs, der aufgrund des Anbringvorgangs des Substrats auftreten kann. Des Weiteren zeigt, da das metallische Material, das heißt, die zweite leitende Schicht156 , durch den Überzugvorgang als das leitende Substrat der einzelnen LEDs100 und200 verwendet wird, die LED der vorliegenden Erfindung eine ausgezeichnete Wärmefreisetzwirkung. - Bei den vorgenannten Ausführungsformen wird der Graben
120 gebildet, bevor das Saphirsubstrat101 entfernt wird. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Das heißt, dass das Saphirsubstrat101 entfernt werden kann, bevor und nachdem der Vorrichtungs-Isoliergraben120 gebildet sein kann. -
13 bis18 sind Querschnittansichten, welche ein Verfahren zum Herstellen einer vertikal strukturierten LED gemäß einer weiteren Ausführungsform der vorliegenden Erfindung darstellen. Bei der weiteren Ausführungsform der vorliegenden Erfindung wird der Vorrichtungs-Isoliergraben120 gebildet, nachdem das Saphirsubstrat101 entfernt ist. - Zunächst wird, wie oben bereits unter Bezug auf
2 beschrieben ist, eine Leuchtstruktur115 auf dem Saphirsubstrat101 gebildet. Danach wird, unter Bezugnahme auf13 , die p-Elektrode106 auf der Leuchtstruktur115 gebildet, und eine erste Überzugschicht136' wird darauf gebildet. - Danach wird, unter Bezugnahme auf
14 , ein Photolack-Muster110 gebildet, um die erste Überzugschicht136' des Vorrichtungsbereichs A offen zu lassen. Dann wird unter Verwendung des Photolack-Musters110 eine zweite Überzugschicht156 gebildet. Anschließend wird, unter Bezugnahme auf15 , das Photolack-Muster110 entfernt, und dann wird das Saphirsubstrat unter Verwendung des Laser-Abhebverfahrens etc. entfernt. - Nach Entfernen des Saphirsubstrats
101 wird, unter Bezugnahme auf16 , die Leuchtstruktur115 des Vorrichtungs-Isolierbereichs B entfernt, um einen Vorrichtungs-Isoliergraben120' zu bilden, und danach wird eine n-Elektrode119 auf der n-Typ Mantelschicht115 gebildet. - Danach wird die erste Überzugschicht
136' des Vorrichtungs-Isolierbereichs B durch ein Nassätzverfahren entfernt, so dass die sich ergebende Struktur in einzelne Leuchtelemente geteilt ist (siehe17 ). Somit wird eine Vielzahl vertikal strukturierter LEDs300 erhalten. Alternativ kann eine Vielzahl vertikal strukturierter LEDs400 durch Brechen und Laserschneiden der ersten Überzugschicht136 statt des Nassätzens gebildet werden (siehe18 ). - Gemäß dieser Ausführungsform der vorliegenden Erfindung ist es ebenfalls möglich, leicht das Chip-Trennverfahren durch Wegbrechen oder Nassätzen der ersten Überzugschicht
136' ohne einen zusätzlichen Verfahrensschritt des Zerteilens oder in Chips Schneidens durchzuführen. - Obwohl dies in den vorgenannten Ausführungsformen nicht dargestellt ist, kann eine Passivierungsschicht (nicht dargestellt) auf der Seitenfläche der belichteten Leuchtstruktur
115 nach Bilden der Gräben120 bzw.120' gebildet werden. Die Passivierungsschicht spielt eine Rolle beim Schützen der Leuchtstruktur115 und ebenfalls beim Verhindern des Leckens von Strom aufgrund eines unerwünschten Kurzschlusses zwischen den Halbleiterschichten115a ,115b und115c . - In den vorgenannten Ausführungsformen wird das Saphirsubstrat
101 als Wachstumssubstrat verwendet, und das Halbleiter-Material aus AlxGayIn1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1) als Leuchtstruktur verwendet, jedoch ist die Erfindung nicht darauf begrenzt. Das heißt, dass für die vorliegende Erfindung andere Gruppe III–V Verbund-Halbleiter verwendet werden können. - Zum Beispiel kann gemäß einer anderen Ausführungsform der vorliegenden Erfindung statt des Saphirsubstrats
101 ein GaAs-Substrat als Wachstumssubstrat verwendet werden, und ein Halbleiter-Material aus AlxGayIn1-x-yP (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1) kann als die Leuchtstruktur115 verwendet werden. Bei einer weiteren Ausführungsform kann das GaAs-Substrat statt des Saphirsubstrats101 als Substrat verwendet werden und das Halbleitermaterial aus AlxGa1-xAs (0 ≤ x ≤ 1) kann als Leuchtstruktur115 verwendet werden. - Wie oben beschrieben, ist es gemäß der vorliegenden Erfindung leicht möglich, das Chip-Trennverfahren durch Nassätzen, Brechen oder Laserschneiden der ersten Überzugschicht durchzuführen ohne einen zusätzlichen Verfahrensschritt des Zerteilens oder in Chips Schneidens. Entsprechend ist es möglich, den Anstieg der Herstellungskosten und -zeit aufgrund des Zerteilens oder Ähnlichem zu verhindern. Des Weiteren besteht, da bei der vorliegenden Erfindung der Überzugvorgang statt des Anbringvorgangs des leitenden Substrats durchgeführt wird, die Gefahr des Auftretens eines Bruchs nicht, der aufgrund des Anbringvorgangs des Substrats auftreten kann. Des Weiteren zeigt die durch das erfindungsgemäße Verfahren hergestellte LED eine ausgezeichnete Wärmefreisetzwirkung, da das metallische Material, das durch den Überzugvorgang gebildet wird, als leitendes Substrat der einzelnen LED verwendet wird.
Claims (23)
- Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode (LED), welches die folgenden Schritte aufweist: Bilden einer Leuchtstruktur auf einem Wachstumssubstrat mit einer Vielzahl von Vorrichtungsbereichen und wenigstens einem Vorrichtungs-Isolierbereich, wobei die Leuchtstruktur eine n-Typ Mantelschicht, eine aktive Schicht und eine p-Typ Mantelschicht aufweist, die der Reihe nach auf dem Wachstumssubstrat angeordnet sind; Bilden einer p-Elektrode auf der Leuchtstruktur; Bilden einer ersten Überzugschicht auf der p-Elektrode, um die Vielzahl von Vorrichtungsbereichen zu verbinden; Bilden eines Musters einer zweiten Überzugschicht auf der ersten Überzugschicht der Vorrichtungsbereiche; und Entfernen des Wachstumssubstrats und Bilden einer n-Elektrode auf der n-Typ Mantelschicht, dadurch gekennzeichnet, dass die erste Überzugschicht so gebildet wird, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter aufweist: vor dem Schritt des Bildens der ersten Überzugschicht den Schritt des Bildens eines Grabens auf einer Fläche der Leuchtstruktur auf dem Vorrichtungs-Isolierbereich, um die Leuchtstruktur in einzelne Vorrichtungsbereiche zu trennen.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter aufweist: nach Entfernen des Wachstumssubstrats Bilden eines Grabens auf einer Fläche der Leuchtstruktur auf dem Vorrichtungs-Isolierbereich, um die Leuchtstruktur in einzelne Vorrichtungsbereiche zu trennen.
- Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, dass es weiter aufweist: nach dem Bilden des Grabens Bilden einer Passivierungsschicht auf einer Seitenfläche der Leuchtstruktur, die in die einzelnen Vorrichtungsbereiche geteilt ist.
- Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, dass es weiter aufweist: nach dem Bilden des Grabens Bilden einer Passivierungsschicht auf einer Seitenfläche der Leuchtstruktur, die in die einzelnen Vorrichtungsbereiche geteilt ist.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter aufweist: nach dem Bilden der n-Elektrode Entfernen der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich durch Nassätzen.
- Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, dass die erste Überzugschicht aus einem metallischen Material gebildet ist, das zu dem der zweiten Überzugschicht verschieden ist, und die erste Überzugschicht eine höhere Ätzselektivität als die zweite Überzugschicht aufweist.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter aufweist: nach Bilden der n-Elektrode Wegbrechen der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiter aufweist: nach dem Bilden der n-Elektrode Wegschneiden der ersten Überzugschicht von dem Vorrichtungs-Isolierbereich durch Bestrahlen mit einem Laserstrahl der über dem Vorrichtungs-Isolierbereich gebildeten ersten Überzugschicht.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die erste Überzugschicht aus wenigstens einem metallischen Material gebildet ist, das aus einer Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und deren Verbindungen gewählt ist.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die zweite Überzugschicht aus wenigstens einem metallischen Material gebildet ist, das aus der Gruppe bestehend aus Au, Cu, Ni, Ag, Cr, W, Al, Pt, Sn, Pb, Fe, Ti, Mo und deren Verbindungen gewählt ist.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die erste Überzugschicht auf die gesamte Fläche einschließlich der Oberfläche der p-Elektrode aufgetragen wird.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der ersten Überzugschicht aufweist: Bilden einer Überzug-Keimschicht auf der p-Elektrode, so dass diese die Vielzahl von Vorrichtungsbereichen verbindet; und Durchführen von galvanischem Beschichten auf der Keimschicht.
- Verfahren gemäß Anspruch 13, dadurch gekennzeichnet, dass die Keimschicht durch chemisches Beschichten oder ein Ablagerungsverfahren gebildet ist.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens des Musters der zweiten Überzugschicht aufweist: Bilden eines Photolack-Musters, welches die erste Überzugschicht des Vorrichtungsbereichs offen lässt; und selektives Durchführen von galvanischem Beschichten auf der ersten Überzugschicht des Vorrichtungsbereichs unter Verwendung des Photolack-Musters.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Entfernens des Wachstumssubstrats durch ein Verfahren des Laser-Abhebens durchgeführt wird.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Entfernens des Wachstumssubstrats durch einen Vorgang des chemischen Abhebens durchgeführt wird.
- Verfahren gemäß Anspruch 17, dadurch gekennzeichnet, dass die erste Überzugschicht so gebildet ist, dass sie einen Abschnitt des Vorrichtungs-Isolierbereichs offen lässt.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Gruppe III–V Halbleiter-Verbundmaterial gebildet sind.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial, dargestellt als AlxGayIn1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1), hergestellt sind.
- Verfahren gemäß Anspruch 20, dadurch gekennzeichnet, dass das Wachstumssubstrat ein Saphirsubstrat umfasst.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial, dargestellt als AlxGayIn1-x-yP (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1), hergestellt sind.
- Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die n-Typ Mantelschicht, die aktive Schicht und die p-Typ Mantelschicht aus einem Halbleitermaterial, dargestellt als AlxGa1-xAs (0 ≤ x ≤ 1), hergestellt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050093409A KR100714589B1 (ko) | 2005-10-05 | 2005-10-05 | 수직구조 발광 다이오드의 제조 방법 |
KR10-2005-0093409 | 2005-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006046449A1 DE102006046449A1 (de) | 2007-05-24 |
DE102006046449B4 true DE102006046449B4 (de) | 2010-11-11 |
Family
ID=37960197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006046449A Active DE102006046449B4 (de) | 2005-10-05 | 2006-09-29 | Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode |
Country Status (6)
Country | Link |
---|---|
US (1) | US7473571B2 (de) |
JP (1) | JP4841378B2 (de) |
KR (1) | KR100714589B1 (de) |
CN (1) | CN100416877C (de) |
DE (1) | DE102006046449B4 (de) |
TW (1) | TWI315107B (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7829440B2 (en) * | 2006-08-07 | 2010-11-09 | Semileds Optoelectronics Co. Ltd. | Method of separating semiconductor dies |
KR100870719B1 (ko) * | 2007-06-22 | 2008-11-27 | (주)웨이브스퀘어 | 수직구조를 갖는 질화갈륨계 led소자의 제조방법 |
JP5278317B2 (ja) * | 2007-06-29 | 2013-09-04 | 豊田合成株式会社 | 発光ダイオードの製造方法 |
DE102007043877A1 (de) * | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement |
TWI411124B (zh) * | 2007-07-10 | 2013-10-01 | Delta Electronics Inc | 發光二極體裝置及其製造方法 |
KR20090032207A (ko) * | 2007-09-27 | 2009-04-01 | 삼성전기주식회사 | 질화갈륨계 발광다이오드 소자 |
JP5074138B2 (ja) * | 2007-09-27 | 2012-11-14 | 昭和電工株式会社 | 発光ダイオードの製造方法 |
KR101428066B1 (ko) * | 2008-04-02 | 2014-08-07 | 엘지이노텍 주식회사 | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 |
CN102106001B (zh) * | 2008-04-02 | 2014-02-12 | 宋俊午 | 发光器件及其制造方法 |
JP5237764B2 (ja) * | 2008-11-10 | 2013-07-17 | スタンレー電気株式会社 | 半導体素子の製造方法 |
JP5237763B2 (ja) * | 2008-11-10 | 2013-07-17 | スタンレー電気株式会社 | 半導体素子の製造方法 |
JP5237765B2 (ja) * | 2008-11-10 | 2013-07-17 | スタンレー電気株式会社 | 半導体素子の製造方法 |
KR101014045B1 (ko) | 2009-02-18 | 2011-02-10 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
US8587017B2 (en) | 2009-07-05 | 2013-11-19 | Industrial Technology Research Institute | Light emitting device and method of fabricating a light emitting device |
WO2011069242A1 (en) * | 2009-12-09 | 2011-06-16 | Cooledge Lighting Inc. | Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus |
US20110151588A1 (en) * | 2009-12-17 | 2011-06-23 | Cooledge Lighting, Inc. | Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques |
US8334152B2 (en) | 2009-12-18 | 2012-12-18 | Cooledge Lighting, Inc. | Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate |
US8674383B2 (en) * | 2010-01-21 | 2014-03-18 | Siphoton Inc. | Solid state lighting device on a conductive substrate |
US8722441B2 (en) * | 2010-01-21 | 2014-05-13 | Siphoton Inc. | Manufacturing process for solid state lighting device on a conductive substrate |
KR101482050B1 (ko) * | 2010-02-04 | 2015-01-13 | 에피스타 코포레이션 | 발광다이오드 어레이 |
CN102792469A (zh) * | 2010-03-09 | 2012-11-21 | 申王均 | 透明发光二极管晶片组件及其制造方法 |
KR101125334B1 (ko) * | 2010-04-09 | 2012-03-27 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
KR100996446B1 (ko) * | 2010-05-24 | 2010-11-25 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지 |
JP5531794B2 (ja) * | 2010-06-09 | 2014-06-25 | 日亜化学工業株式会社 | 半導体発光素子の製造方法 |
DE102010045390A1 (de) * | 2010-09-15 | 2012-03-15 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils |
US8912033B2 (en) * | 2010-10-08 | 2014-12-16 | Tsmc Solid State Lighting Ltd. | Dicing-free LED fabrication |
CN104332546B (zh) * | 2011-12-29 | 2016-04-06 | 义乌市运拓光电科技有限公司 | 一种led芯片 |
CN103367552B (zh) * | 2012-03-27 | 2016-03-30 | 比亚迪股份有限公司 | 一种半导体发光器件的制作方法 |
TWI528578B (zh) * | 2012-03-28 | 2016-04-01 | 鴻海精密工業股份有限公司 | 發光二極體製造方法 |
JP6017834B2 (ja) * | 2012-05-16 | 2016-11-02 | Dowaエレクトロニクス株式会社 | 半導体素子の製造方法ならびに半導体素子集合体および半導体素子 |
US9608016B2 (en) * | 2012-05-17 | 2017-03-28 | Koninklijke Philips N.V. | Method of separating a wafer of semiconductor devices |
TWI546844B (zh) * | 2012-10-09 | 2016-08-21 | 晶元光電股份有限公司 | 半導體發光元件及其製作方法 |
DE102012218457A1 (de) | 2012-10-10 | 2014-04-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauelement und verfahren zu seiner herstellung |
KR101969308B1 (ko) * | 2012-10-26 | 2019-04-17 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조 방법 |
CN103811593B (zh) | 2012-11-12 | 2018-06-19 | 晶元光电股份有限公司 | 半导体光电元件的制作方法 |
JP6111818B2 (ja) * | 2013-04-24 | 2017-04-12 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
JP2015195244A (ja) * | 2014-03-31 | 2015-11-05 | ソニー株式会社 | 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法 |
DE102015111721A1 (de) * | 2015-07-20 | 2017-01-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip |
KR102424975B1 (ko) * | 2015-08-31 | 2022-07-26 | 삼성디스플레이 주식회사 | 발광 다이오드 구조체 및 디스플레이 장치 |
CN105470354B (zh) * | 2015-12-11 | 2019-01-08 | 佛山市国星半导体技术有限公司 | Led芯片及其制作方法 |
CN105355731B (zh) * | 2015-12-11 | 2019-01-08 | 佛山市国星半导体技术有限公司 | Led芯片及其制作方法 |
CN111326948B (zh) * | 2018-12-15 | 2023-04-07 | 深圳市中光工业技术研究院 | 激光器芯片的制备方法 |
US20210066547A1 (en) | 2019-08-28 | 2021-03-04 | Tslc Corporation | Semiconductor Components And Semiconductor Structures And Methods Of Fabrication |
CN112993112B (zh) * | 2021-02-02 | 2022-08-12 | 华灿光电(苏州)有限公司 | 发光二极管芯片制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
KR20040058479A (ko) * | 2002-12-27 | 2004-07-05 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
US20050017253A1 (en) * | 2003-07-25 | 2005-01-27 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light-emitting device and method of fabricating the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012917A (ja) | 1996-06-25 | 1998-01-16 | Hitachi Cable Ltd | 発光ダイオード及びその製造方法 |
JP3229229B2 (ja) * | 1996-12-24 | 2001-11-19 | 東芝電子エンジニアリング株式会社 | 半導体チップとその製造方法 |
US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
DE10014667C1 (de) * | 2000-03-24 | 2001-10-18 | Envitec Wismar Gmbh | Verfahren zur Herstellung von Gasdiffusionsmembranen durch partielle Laserverdampfung |
US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
CN1331243C (zh) * | 2002-05-14 | 2007-08-08 | 张修恒 | Led封装基座及插脚的构造及制造方法 |
JP3896044B2 (ja) * | 2002-07-11 | 2007-03-22 | シャープ株式会社 | 窒化物系半導体発光素子の製造方法およびその製品 |
CN100595938C (zh) * | 2002-08-01 | 2010-03-24 | 日亚化学工业株式会社 | 半导体发光元件及其制造方法、使用此的发光装置 |
DE10245631B4 (de) * | 2002-09-30 | 2022-01-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement |
US7244628B2 (en) | 2003-05-22 | 2007-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor devices |
JP4295669B2 (ja) | 2003-05-22 | 2009-07-15 | パナソニック株式会社 | 半導体素子の製造方法 |
FR2857893B1 (fr) | 2003-07-24 | 2006-09-22 | Roulements Soc Nouvelle | Procede de realisation d'une collerette de retention a transition progressive |
KR20070013273A (ko) * | 2004-03-15 | 2007-01-30 | 팅기 테크놀러지스 프라이빗 리미티드 | 반도체 장치의 제조 |
JP2005268642A (ja) * | 2004-03-19 | 2005-09-29 | Uni Light Technology Inc | 金属ベースを有する発光ダイオードの形成方法 |
-
2005
- 2005-10-05 KR KR1020050093409A patent/KR100714589B1/ko active IP Right Grant
-
2006
- 2006-09-28 TW TW095135936A patent/TWI315107B/zh active
- 2006-09-29 JP JP2006266449A patent/JP4841378B2/ja active Active
- 2006-09-29 DE DE102006046449A patent/DE102006046449B4/de active Active
- 2006-10-03 US US11/541,674 patent/US7473571B2/en active Active
- 2006-10-08 CN CNB2006101400238A patent/CN100416877C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
KR20040058479A (ko) * | 2002-12-27 | 2004-07-05 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
US20050017253A1 (en) * | 2003-07-25 | 2005-01-27 | Sharp Kabushiki Kaisha | Nitride-based compound semiconductor light-emitting device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2007103934A (ja) | 2007-04-19 |
DE102006046449A1 (de) | 2007-05-24 |
TW200717884A (en) | 2007-05-01 |
US7473571B2 (en) | 2009-01-06 |
US20070077673A1 (en) | 2007-04-05 |
KR100714589B1 (ko) | 2007-05-07 |
KR20070038272A (ko) | 2007-04-10 |
CN100416877C (zh) | 2008-09-03 |
CN1945866A (zh) | 2007-04-11 |
JP4841378B2 (ja) | 2011-12-21 |
TWI315107B (en) | 2009-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006046449B4 (de) | Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode | |
DE102006043843B4 (de) | Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur | |
DE60302427T2 (de) | Träger für eine Halbleiterlaserdiode, Verfahren um den Subträger herzustellen, und Halbleiterlaserdiode mit dem Träger | |
EP2553726B1 (de) | Optoelektronischer halbleiterchip | |
DE112004002809B4 (de) | Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip | |
DE112016000546T5 (de) | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement | |
DE202008017889U1 (de) | Vertikale Leuchtdiode | |
DE10245628A1 (de) | Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102009025015A1 (de) | Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung | |
DE10042947A1 (de) | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis | |
DE102007032555A1 (de) | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips | |
EP2980864B1 (de) | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips | |
DE112017003572T5 (de) | Ultraviolette lichtemittierende diode | |
DE112015004200T5 (de) | Vertikale led-chipstruktur mit spezieller vergröbernder morphologie und herstellungsverfahren dafür | |
DE112014000439B4 (de) | Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips | |
DE102005003460A1 (de) | Dünnfilm-LED mit einer Stromaufweitungsstruktur | |
DE19905526C2 (de) | LED-Herstellverfahren | |
WO2017158046A1 (de) | Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips | |
DE102006035487A1 (de) | Gruppe III/Nitrid-basierte Verbindungshalbleitervorrichtung und dessen Herstellungsverfahren | |
DE102008030821A1 (de) | Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung | |
EP2514049B1 (de) | Verfahren zur Herstellung lichtemittierender Halbleiterkörper | |
DE102008038852A1 (de) | Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement | |
DE112008003312T5 (de) | Herstellung von Halbleiterbauelementen | |
DE102019131074A1 (de) | Lichtemittierende halbleitervorrichtung und herstellungsverfahren für dieselbe | |
DE10244447B4 (de) | Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, 9040 |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: SAMSUNG LED CO.,LTD., SUWON, KYONGGI, KR |
|
8364 | No opposition during term of opposition | ||
R020 | Patent grant now final |
Effective date: 20110211 |
|
R082 | Change of representative |
Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, DE |
|
R081 | Change of applicant/patentee |
Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNER: SAMSUNG LED CO.,LTD., SUWON, KYONGGI, KR Effective date: 20121207 Owner name: SAMSUNG ELECTRONICS CO., LTD., KR Free format text: FORMER OWNER: SAMSUNG LED CO.,LTD., SUWON, KR Effective date: 20121207 |
|
R082 | Change of representative |
Representative=s name: LINDNER / BLAUMEIER PATENT- UND RECHTSANWAELTE, DE Effective date: 20121207 Representative=s name: LINDNER BLAUMEIER PATENT- UND RECHTSANWAELTE, DE Effective date: 20121207 |