KR102424975B1 - 발광 다이오드 구조체 및 디스플레이 장치 - Google Patents

발광 다이오드 구조체 및 디스플레이 장치 Download PDF

Info

Publication number
KR102424975B1
KR102424975B1 KR1020150122873A KR20150122873A KR102424975B1 KR 102424975 B1 KR102424975 B1 KR 102424975B1 KR 1020150122873 A KR1020150122873 A KR 1020150122873A KR 20150122873 A KR20150122873 A KR 20150122873A KR 102424975 B1 KR102424975 B1 KR 102424975B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
pixel
electrode
adjacent
Prior art date
Application number
KR1020150122873A
Other languages
English (en)
Other versions
KR20170026917A (ko
Inventor
김민수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150122873A priority Critical patent/KR102424975B1/ko
Priority to US15/150,682 priority patent/US10084009B2/en
Priority to EP16180624.5A priority patent/EP3136438B1/en
Priority to CN201610702853.9A priority patent/CN106486470B/zh
Publication of KR20170026917A publication Critical patent/KR20170026917A/ko
Application granted granted Critical
Publication of KR102424975B1 publication Critical patent/KR102424975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예는 복수의 발광 다이오드 유닛 및 이격 부재를 포함하고, 상기 복수의 발광 다이오드 유닛 중 일 발광 다이오드 유닛은, n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 광활성층을 구비하는 적층체, 상기 적층체의 일면을 향하도록 배치되고, 상기 n형 반도체층 및 상기 p형 반도체층 중 하나에 전기적으로 연결된 제1 전극 및 상기 적층체의 면 중 상기 제1 전극이 향하는 면의 반대면을 향하도록 배치되고 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제2 전극을 포함하고, 상기 이격 부재는 상기 복수의 발광 다이오드 유닛 중 적어도 서로 인접한 두 개의 발광 다이오드 유닛 사이에 배치되어 상기 서로 인접한 두 개의 발광 다이오드 유닛을 간격을 갖고 이격시키는 발광 다이오드 구조체를 개시한다.

Description

발광 다이오드 구조체 및 디스플레이 장치{Light emitting diode structure and display apparatus}
본 발명의 실시예들은 발광 다이오드 구조체및 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
특히, 근래에 디스플레이 장치는 평판 형태의 표시 장치로도 많이 연구 및 제조되고 있는 추세이다.
디스플레이 장치를 평판 형태로 형성할 수 있음에 따라 디스플레이 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 디스플레이 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
한편, 반도체 소자의 일종인 발광 다이오드(light emitting diode, LED)는 비교적 단순한 구조의 소자로서 광을 발생하여 다양한 용도에 사용하고 있다.
하나의 발광 다이오드는 매우 작은 형태를 갖고, 이러한 발광 다이오드를 원하는 형태로 제어하여 제조하는 공정 및 이를 통하여 광효율이 높은 발광 다이오드를 구현하는데 한계가 있다.
또한, 이를 이용한 디스플레이 장치의 광특성 및 정밀한 패터닝등의 제조 특성 향상에 한계가 있다.
본 발명의 실시예들은 광특성, 내구성, 화질 특성 및 제조 편의성을 향상한 발광 다이오드 구조체 및 디스플레이 장치를 제공한다.
본 발명의 일 실시예는 복수의 발광 다이오드 유닛 및 이격 부재를 포함하고, 상기 복수의 발광 다이오드 유닛 중 일 발광 다이오드 유닛은, n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 광활성층을 구비하는 적층체, 상기 적층체의 일면을 향하도록 배치되고, 상기 n형 반도체층 및 상기 p형 반도체층 중 하나에 전기적으로 연결된 제1 전극 및 상기 적층체의 면 중 상기 제1 전극이 향하는 면의 반대면을 향하도록 배치되고 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제2 전극을 포함하고, 상기 이격 부재는 상기 복수의 발광 다이오드 유닛 중 적어도 서로 인접한 두 개의 발광 다이오드 유닛 사이에 배치되어 상기 서로 인접한 두 개의 발광 다이오드 유닛을 간격을 갖고 이격시키는 발광 다이오드 구조체를 개시한다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 하나 이상의 측면에서 광을 발생할 수 있다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛 중 서로 인접하도록 배치된 두 개의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배치되고, 상기 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 상기 제1 방향 또는 이와 교차하는 제2 방향의 측면에서 광을 발생할 수 있다.
본 실시예에 있어서 상기 이격 부재는 상기 복수의 발광 다이오드 유닛의 측면 중 적어도 일 측면에 대응되는 하나 이상의 격벽을 더 포함할 수 있다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛은, 제1 방향으로 서로 인접한 두 개의 발광 다이오드 유닛 및 상기 제1 방향과 교차하는 방향으로 서로 인접한 두 개의 발광 다이오드 유닛을 더 포함할 수 있다.
본 발명의 다른 실시예는 복수의 픽셀 및 하나 이상의 발광 다이오드 구조체를 포함하고, 상기 하나 이상의 발광 다이오드 구조체 중 일 발광 다이오드 구조체는 적어도 서로 인접한 복수의 픽셀에 대응되도록 배치되고, 상기 하나 이상의 발광 다이오드 구조체의 일 발광 다이오드 구조체는 복수의 발광 다이오드 유닛 및 이격 부재를 포함하고, 상기 복수의 발광 다이오드 유닛의 각 발광 다이오드 유닛은, n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 배치된 광활성층을 구비하는 적층체, 상기 적층체의 일면을 향하도록 배치되고, 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제1 전극 및 상기 적층체의 면 중 상기 제1 전극이 향하는 면의 반대면을 향하도록 배치되고 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제2 전극을 포함하고, 상기 이격 부재는 상기 복수의 발광 다이오드 유닛 중 적어도 서로 인접한 두 개의 발광 다이오드 유닛 사이에 배치되어 상기 서로 인접한 두 개의 발광 다이오드 유닛을 간격을 갖고 이격시키는 디스플레이 장치를 개시한다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛의 각 발광 다이오드 유닛은 복수의 서로 인접한 복수의 픽셀 중 각 픽셀에 대응되도록 배치될 수 있다.
본 실시예에 있어서 상기 발광 다이오드 구조체의 복수의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배열된 두 개의 발광 다이오드 유닛들을 포함하고, 상기 복수의 픽셀 중 상기 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛들에 대응되는 두 개의 픽셀들은 상기 제1 방향으로 서로 인접하도록 배치될 수 있다.
본 실시예에 있어서 상기 발광 다이오드 구조체의 상기 복수의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛들을 포함하고, 상기 복수의 픽셀 중 상기 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛에 대응되는 픽셀들은 상기 제1 방향과 교차하는 제2 방향으로 서로 인접하도록 배치될 수 있다.
본 실시예에 있어서 상기 복수의 픽셀의 각각은 적어도 하나의 박막 트랜지스터를 더 포함하고, 상기 발광 다이오드 구조체의 각 발광 다이오드 유닛은 상기 박막 트랜지스터에 전기적으로 연결될 수 있다.
본 실시예에 있어서 상기 복수의 픽셀의 각각은 적어도 상기 박막 트랜지스터와 상기 발광 다이오드 구조체의 각 발광 다이오드 유닛을 전기적으로 연결하는 픽셀 전극 및 상기 발광 다이오드 구조체의 각 발광 다이오드에 전기적으로 연결된 대향 전극을 더 포함할 수 있다.
본 실시예에 있어서 상기 복수의 픽셀에 대응되도록 배치되어 상기 발광 다이오드 유닛에서 발생한 광을 반사하는 반사층을 더 포함할 수 있다.
본 실시예에 있어서 상기 반사층은 반사 경사층을 포함할 수 있다.
본 실시예에 있어서 상기 복수의 픽셀을 정의하도록 개구부를 포함하고 절연 물질을 포함하는 화소 정의막을 더 포함할 수 있다.
본 실시예에 있어서 상기 화소 정의막의 개구부는 적어도 상기 복수의 픽셀에 대응되도록 배치되고, 상기 발광 다이오드 구조체는 상기 개구부에 대응되도록 배치될 수 있다.
본 실시예에 있어서 상기 복수의 픽셀에 대응되도록 배치되어 상기 발광 다이오드 유닛에서 발생한 광을 제어하는 광제어 부재를 더 포함할 수 있다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛은, 제1 방향으로 서로 인접한 두 개의 발광 다이오드 유닛 및 상기 제1 방향과 교차하는 제2 방향으로 서로 인접한 두 개의 발광 다이오드를 더 포함하고, 상기 복수의 픽셀은 상기 제1 방향으로 인접한 두 개의 발광 다이오드 유닛에 대응되고 서로 인접한 두 개의 픽셀 및 상기 제2 방향으로 인접한 두 개의 발광 다이오드 유닛에 대응되고 서로 인접한 두 개의 픽셀을 포함할 수 있다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 하나 이상의 측면에서 광을 발생할 수 있다.
본 실시예에 있어서 상기 복수의 발광 다이오드 유닛 중 서로 인접하도록 배치된 두 개의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배치되고, 상기 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 상기 제1 방향 또는 이와 교차하는 제2 방향의 측면에서 광을 발생할 수 있다.
본 실시예에 있어서 상기 이격 부재는 상기 복수의 발광 다이오드 유닛의 측면 중 적어도 일 측면에 대응되는 하나 이상의 격벽을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들의 발광 다이오드 구조체 및 디스플레이 장치는 광특성 내구성, 화질 특성 및 제조 편의성을 향상한 발광 다이오드 구조체및 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2e는 도 1의 발광 다이오드 구조체를 제조하는 공정을 개략적으로 도시한 도면들이다.
도 3은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 4는 도 3의 PA의 확대도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.
도 6은 도 5의 발광 다이오드 구조체 및 반사층을 설명하는 평면도이다.
도 7은 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 8a 내지 8d는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
도 9는 본 발명의 다른 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 10은 도 9의 발광 다이오드 구조체의 변형예를 도시한 사시도이다.
도 11은 도 10의 발광 다이오드를 구비하는 디스플레이 장치의 픽셀 구조를 개략적으로 도시한 평면도이다.
도 12는 본 발명의 또 다른 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 13은 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 14는 도 13의 PA의 확대도이다.
도 15는 도 14의 발광 다이오드 구조체 및 반사층을 설명하는 평면도이다.
도 16은 도15의 Ⅹ-Ⅹ 선을 따라 절취한 단면도이다.
도 17a 및 도 17b는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
도 18은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 19는 도 18의 ⅩⅠ-ⅩⅠ 선을 따라 절취한 단면도이다.
도 20a 및 도 20b는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 발광 다이오드 구조체(100)는 복수의 발광 다이오드 유닛(LU1, LU2) 및 이격 부재(SU)를 포함한다. 즉, 도 1에는 2 개의 발광 다이오드 유닛이 도시되어 있으나, 발광 다이오드 구조체(100)는 3개 이상의 발광 다이오드 유닛을 구비할 수도 있다.
복수의 발광 다이오드 유닛(LU1, LU2)은 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)를 구비한다.
이격 부재(SU)는 두 개의 인접한 발광 다이오드 유닛(LU1, LU2)의 사이에 배치된다. 즉, 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)을 이격시킬 수 있다.
선택적 실시예로서 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)을 절연할 수 있다. 이를 위하여 이격 부재(SU)는 절연 물질을 포함할 수 있다.
또한, 선택적 실시예로서 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2) 상호간의 광전달을 감소 또는 차단할 수 있도록 광투과성이 낮은 재질로 형성할 수 있다. 예를들면 이격 부재(SU)는 블랙 매트릭스(BM)를 포함할 수 있다.
제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에 대하여 설명하기로 한다.
제1 발광 다이오드 유닛(LU1)은 n형 반도체층(NS1), p형 반도체층(PS1), 광활성층(LL1), 제1 전극(BE1) 및 제2 전극(TE1)의 적층체를 포함한다.
n형 반도체층(NS1)은 다양한 재질로 형성할 수 있고, 일 예로 질화물계 반도체 물질을 포함할 수 있다.
선택적 실시예로서, n형 반도체층(NS1)은 n형 3족 질화물계 반도체 물질을 함유할 수 있고, 예를들면 GaN계열 재료를 함유하고, 구체적으로 n형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있다.
또한 다른 선택적 실시예로서 n형 반도체층(NS1)은 n형 3족 질화물계 반도물질로서 InGaN, GaN, AlInN, AlN, InN 또는 AlGaN를 함유할 수 있고, 질소 극성 표면(nitrogen-polar surface)을 갖는 질화물계층을 포함할 수 있고, 상기의 재료를 갖는 초격자(super lattice structure)층을 포함할 수도 있다.
p형 반도체층(PS1)은 다양한 재질로 형성할 수 있고, 일 예로 질화물계 반도체 물질을 포함할 수 있다.
선택적 실시예로서, p형 반도체층(PS1)은 p형 3족 질화물계 반도체 물질을 함유할 수 있고, 예를들면 GaN계열 재료를 함유하고, 구체적으로 p형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있다.
또한 구체적인 예로서 p형 반도체층(PS1)은 GaN계열 재료를 함유하고 Mg 또는 Zn물질을 도핑하여 형성할수 있다.
광활성층(LL1)은 다양한 재료를 함유할 수 있는데, 단일 또는 다중의 양자 우물 구조를 포함할 수 있다. 예를들면 광활성층(LL1)은 GaN계열, 즉 p형 AlxGayInzN(0 ≤ x, y, z ≤ 1)를 함유할 수 있고 장벽층 및 우물층을 적어도 하나 이상 포함하는 단일(또는 다중)양자 우물 구조를 구비할 수 있다.
상기의 n형 반도체층(NS1), p형 반도체층(PS1), 광활성층(LL1)을 형성하는 재료는 구체적인 예의 하나로서, 본 실시예는 이에 한정되지 않고 다양한 물질을 선택적으로 사용할 수 있다.
또한, 상기의 n형 반도체층(NS1), p형 반도체층(PS1)의 적층 순서를 서로 바뀔수도 있다.
제1 전극(BE1)은 p형 반도체층(PS1)의 하부에 p형 반도체층(PS1)와 전기적으로 연결되도록 배치된다. 예를들면 제1 전극(BE1)은 p형 반도체층(PS1)과 접할 수 있다.
제2 전극(TE1)은 n형 반도체층(NS1)의 상부에 n형 반도체층(NS1과 전기적으로 연결되도록 배치된다. 예를들면 제2 전극(TE1)은 n형 반도체층(NS1)과 접할 수 있다.
제2 발광 다이오드 유닛(LU2)은 n형 반도체층(NS2), p형 반도체층(PS2), 광활성층(LL2), 제1 전극(BE2) 및 제2 전극(TE2)의 적층체를 포함한다.
제2 발광 다이오드 유닛(LU2)의 n형 반도체층(NS2), p형 반도체층(PS2), 광활성층(LL2), 제1 전극(BE2) 및 제2 전극(TE2)은 전술한 제1 발광 다이오드 유닛(LU1)의 n형 반도체층(NS1), p형 반도체층(PS1), 광활성층(LL1), 제1 전극(BE1) 및 제2 전극(TE1)을 형성하는 재료와 동일한 재료로 형성할 수 있으므로 구체적인 설명은 생략한다.
본 실시예의 발광 다이오드 구조체(100)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)이 제1 방향(도 1의 X축 방향)으로 인접하도록 배치되고, 그 사이에 이격 부재(SU)가 배치된다.
발광 다이오드 구초제(100)의 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)는 측면들 중 상기 제1 방향(도 1의 X축 방향)을 향하는 면에서 광이 발생할 수 있다. 또한, 이와 교차하는 제2 방향(도 1의 Y축 방향)을 향하는 면에서도 광이 발생하나, 제1 방향(도 1의 X축 방향)을 향하는 면에서 발생하는 광의 양보다 적을 수 있다.
이 때 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)는 동일한 종류의 광을 발생할 수 있다.
또한, 선택적 실시예로서 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)는 서로 다른 종류의 광을 발생할 수 있다. 즉, 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 광활성층(LL1, LL2)에 대한 도핑의 제어등을 통하여 서로 다른 광을 발생할 수도 있다.
즉, 이를 위하여 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)은 각각 제1 전극(BE1, BE2) 및 제2 전극(TE1, TE2)의 사이에 측면들을 갖고, 이러한 측면들 중 제1 방향(X축 방향)을 향하는 면의 면적이 그렇지 않은 측면, 예를들면 제1 방향과 교차하는 제2 방향(Y축 방향)을 향하는 면의 면적보다 클 수 있다.
이를 통하여 제1 광취출 방향(LD1)으로 취출되는 광의 양이 제2 광취출 방향(LD2)보다 많을 수 있다.
이를 통하여 발광 다이오드 구조체(100)는 제1 방향(X축 방향) 및 이와 반대 방향으로 용이하게 광을 전달할 수 있다.
선택적 실시예로서 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 제1 방향(X축 방향)을 향하는 측면은 경사면으로 형성될 수 있다.
즉, 발광 다이오드 구조체(100)는 제1 전극(BE1, BE2)을 향하는 면이 제2 전극(TE1, TE2)을 향하는 면보다 클 수 있다.
구체적으로 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)의 면은 제2 전극(TE1)보다 클 수 있다. 이와 마찬가지로 제2 발광 다이오드 유닛(LU2)의 제1 전극(BE2)의 면은 제2 전극(TE2)보다 클 수 있다.
이를 통하여 발광 다이오드 구조체(100)를 다른 부재 등에 배치 시 제1 전극(BE1, BE2)이 아래를 향하도록 배치하여 발광 다이오드 구조체(100)의 안정적 배치를 용이하게 할 수 있다.
이격 부재(SU)는 제1 전극(BE1, BE2)과 인접한 면이 제2 전극(TE1, TE2)과 인접한 면보다 작을 수 있다. 이를 통하여 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)을 효과적으로 이격시키고, 이격 부재(SU)의 손상 또는 부서짐을 감소하여 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)이 서로 접촉되거나 서로의 광이 간섭하는 것을 감소 또는 차단할 수 있다.
도 2a 내지 도 2e는 도 1의 발광 다이오드 구조체를 제조하는 공정을 개략적으로 도시한 도면들이다.
먼저 도 2a를 참조하면 베이스 부재(BSW)상에 제1 전극 물질층(BE), p형 반도체 물질층(PS), 광활성 재료층(LL), n형 반도체 물질층(NS) 및 제2 전극 물질층(TE)을 형성한다.
제1 전극 물질층(BE), p형 반도체 물질층(PS), 광활성 재료층(LL), n형 반도체 물질층(NS) 및 제2 전극 물질층(TE)은 전술한 n형 반도체층(NS1), p형 반도체층(PS1), 광활성층(LL1), 제1 전극(BE1) 및 제2 전극(TE1)을 형성하는 재료와 동일하므로 구체적인 설명은 생략한다.
베이스 부재(BSW)는 제조 과정 중에 공정의 편의성을 위한 것으로서 다양한 재질로 형성할 수 있다.
선택적 실시예로서 베이스 부재(BSW)는 웨이퍼일 수 있고, 더 구체적인 예로서 하나 이상의 층을 포함하는 웨이퍼일 수 있다.
그리고 나서 도 2b를 참조하면 제1 전극 물질층(BE), p형 반도체 물질층(PS), 광활성 재료층(LL), n형 반도체 물질층(NS) 및 제2 전극 물질층(TE)에 대하여 이격 영역(SUA)을 형성한다.
이격 영역(SUA)은 다양한 방법으로 형성할 수 있고, 포토 리소그래피법과 같은 패터닝 공정을 진행하여 형성할 수 있다.
그리고 나서 도 2c를 참조하면 이격 영역(SUA)에 이격 부재 물질(SU')을 형성할 수 있다. 구체적으로 참조하면 이격 영역(SUA)을 충진하도록 이격 부재 물질(SU')을 형성할 수 있다.
그리고 나서 도 2d를 참조하면 베이스 부재(BSW), 제1 전극 물질층(BE), p형 반도체 물질층(PS), 광활성 재료층(LL), n형 반도체 물질층(NS) 및 제2 전극 물질층(TE)에 대한 커팅 공정을 진행하여 예비 발광 다이오드 구조체(100A)를 형성한다.
그리고 나서 도 2e를 참조하면 베이스 부재(BSW)를 제거하여 도 1의 발광 다이오드 구조체(100)를 형성한다.
도 2a 내지 도 2e는 도 1의 발광 다이오드 구조체(100)를 형성하는 일 예로서, 기타 다른 방법으로 도 1의 발광 다이오드 구조체(100)를 형성할 수 있다.
즉, 베이스 부재(BSW)의 제거 단계 순서를 다르게 할 수 있고, 다른 예로서 베이스 부재(BSW)없이 도 1의 발광 다이오드 구조체(100)를 형성할 수 있다.
또한, 선택적 실시예로서 발광 다이오드 유닛들(LU1, LU2)을 각각 형성한 후에 이격 부재(SU)를 통하여 결합할 수도 있다.
도 3은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 4는 도 3의 PA의 확대도이고, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도이고, 도 6은 도 5의 발광 다이오드 구조체 및 반사층을 설명하는 평면도이다.
본 실시예의 디스플레이 장치(1000)는 기판(1001)상에 배치된 복수의 픽셀(P)을 구비한다. 이러한 픽셀(P)을 통하여 사용자는 하나 이상의 이미지를 인식할 수 있다.
또한, 디스플레이 장치(1000)는 복수의 픽셀(P)과 하나 이상의 발광 다이오드 구조체(100)를 포함할 수 있다.
발광 다이오드 구조체(100)는 전술한 도 1의 발광 다이오드 구조체(100)와 동일하므로 발광 다이오드 구조체(100)의 각 부재에 대한 구체적인 설명은 생략한다.
도 4 내지 도 6에는 설명의 편의를 위하여 서로 인접한 두 개의 픽셀(P1, P2)을 도시하였다.
제1 픽셀(P1)과 제2 픽셀(P2)은 일 방향, 즉 도 3의 Y축 방향으로 서로 인접하도록 배열되어 있다. 발광 다이오드 구조체(100)는 제1 픽셀(P1)과 제2 픽셀(P2)에 대응될 수 있다.
즉, 서로 인접한 2개의 픽셀(P1, P2)에 대응되도록 하나의 발광 다이오드 구조체(100)가 배치될 수 있다.
또한, 발광 다이오드 구조체(100)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)를 포함하고, 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)는 각각 제1 픽셀(P1)과 제2 픽셀(P2)에 대응될 수 있다.
그리고, 제1 픽셀(P1) 및 제2 픽셀(P2)에는 각각 적어도 하나의 박막 트랜지스터가 포함되고, 구체적으로 제1 픽셀(P1)은 제1 박막 트랜지스터(TFT1)를 구비하고, 제2 픽셀(P2)은 제2 박막 트랜지스터(TFT2)를 구비한다.
제1 픽셀(P1)의 제1 박막 트랜지스터(TFT1)는 제1 발광 다이오드 유닛(LU1)에 전기적으로 연결되고, 제2 픽셀(P2)의 제2 박막 트랜지스터(TFT2)는 제2 발광 다이오드 유닛(LU2)에 전기적으로 연결될 수 있다.
제1 박막 트랜지스터(TFT1)는 제1 발광 다이오드 유닛(LU1)에 전기적으로 연결되어 제1 발광 다이오드 유닛(LU1)에 전기적 신호를 인가할 수 있고, 예를들면 제1 발광 다이오드 유닛(LU1)을 구동할 수 있다.
제2 박막 트랜지스터(TFT2)는 제2 발광 다이오드 유닛(LU2)에 전기적으로 연결되어 제2 발광 다이오드 유닛(LU2)에 전기적 신호를 인가할 수 있고, 예를들면 제2 발광 다이오드 유닛(LU2)을 구동할 수 있다.
제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 각각 활성층(1003), 게이트 전극(1005), 소스 전극(1007) 및 드레인 전극(1008)을 포함할 수 있다.
본 실시예에서는 설명의 편의를 위하여 게이트 전극(1005)이 활성층(1003)상에 형성된 탑 게이트 타입(top gate type)인 경우를 도시하였다. 그러나 이는 설명의 편의를 위한 것으로서 본 실시예의 제1 픽셀(P1) 및 제2 픽셀(P2)은 바텀 게이트 타입(bottom gate type)를 포함할 수도 있다.
도 5 및 도 6을 참조하면서 각 부재에 대하여 구체적으로 설명하기로 한다. 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)에 구비된 구성, 예를들면 활성층(1003), 게이트 전극(1005), 소스 전극(1007) 및 드레인 전극(1008)은 서로 동일하므로 설명의 편의를 위하여 서로 구별하지 않고 하나에 대하여 설명하기로 한다.
기판(1001)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(101)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(1001)은 유연한(flexible)재료로 형성될 수 있다. 예를 들면 기판(1001)은 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있도록 형성될 수 있다.
선택적 실시예로서 기판(1001)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(101)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
선택적 실시예로서 기판(1001)의 면 중 발광 다이오드 구조체(100)를 향하는 면의 반대면에 하부 보호층(PFL)이 배치될 수 있다. 하부 보호층(PFL)은 기판(1001)의 내구성을 보강하고, 기판(1001)을 통한 수분, 외기 또는 이물의 침투를 감소하거나 방지할 수 있다.
선택적 실시예로서 기판(1001)과 활성층(1003)의 사이에 버퍼층(1002)이 형성될 수 있다. 버퍼층(1002)은 기판(1001)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(1001)상에 평탄면을 제공할 수 있다.
버퍼층(1002)은 다양한 절연 물질로 형성할 수 있고, 예를 들면 산화물 또는 질화물과 같은 무기물을 포함할 수 있다. 더 구체적인 예로서 버퍼층(1002)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
활성층(1003)은 버퍼층(1002)상에 형성된다. 활성층(1003)은 반도체 물질을 포함하며, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 활성층(1003)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(1003)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(1003)은 산화물 반도체 물질을 함유할 수 있다.
게이트 절연막(1004)이 활성층(1003) 상에 형성된다. 게이트 절연막(1004)은 다양한 절연물을 포함할 수 있고, 선택적 실시예로서 무기물을 포함할 수 있다. 예를 들면 게이트 절연막(1004)은 산화물 또는 질화물을 포함할 수 있다. 더 구체적인 예로서 게이트 절연막(1004)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
선택적 실시예로서 게이트 절연막(1004)은 복수의 층으로 적층된 구조를 포함할 수 있고, 복수의 층의 각각의 층은 서로 동일한 재료를 포함할 수 있고, 다른 예로서 서로 다른 재료를 포함할 수 있다. 게이트 절연막(1004)은 활성층(1003)과 게이트 전극(1005)을 절연한다.
게이트 전극(1005)은 게이트 절연막(1004)의 상부에 배치된다. 게이트 전극(1005)은 저저항 금속 물질을 포함할 수 있다. 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
층간 절연막(1006:inter layer dielectric)이 게이트 전극(1005)상에 형성된다. 층간 절연막(1006)은 소스 전극(1007)과 게이트 전극(1005)을 절연하고, 드레인 전극(1008)과 게이트 전극(1005)을 절연한다.
층간 절연막(1006)은 다양한 절연물을 포함할 수 있고, 선택적 실시예로서 무기물을 포함할 수 있다. 예를 들면 층간 절연막(1006)은 산화물 또는 질화물을 포함할 수 있다. 더 구체적 예로서 층간 절연막(1006)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스 전극(1007) 및 드레인 전극(1008)이 층간 절연막(1006)상에 형성한다. 소스 전극(1007) 및 드레인 전극(1008)은 전도성이 좋은 재료를 이용하여 단층 또는 복층으로 형성할 수 있다.
소스 전극(1007) 및 드레인 전극(1008)은 활성층(1003)의 영역과 접촉하도록 형성된다.
패시베이션막(1009)이 소스 전극(1007) 및 드레인 전극(1008)상에 형성된다.
패시베이션막(1009)은 제1, 2 박막 트랜지스터(TFT1, TFT2)로부터 비롯된 단차를 해소하고 제1, 2 박막 트랜지스터(TFT1, TFT2)의 상부에 평탄면을 제공할 수 있다. 또한, 패시베이션막(1009)은 소스 전극(1007) 및 드레인 전극(1008)을 보호할 수 있다.
패시베이션막(1009)은 다양한 물질로 형성할 수 있다. 선택적 실시예로서 패시베이션막(1009)은 유기물을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다.
선택적 실시예로서 패시베이션막(1009)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
또한, 패시베이션막(1009)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
제1 픽셀 전극(PE1)이 패시베이션막(1009)상에 형성되고, 소스 전극(1007) 및 드레인 전극(1008) 중 어느 하나와 전기적으로 연결되는데, 예를들면 드레인 전극(1008)에 연결될 수 있다.
제1 픽셀 전극(PE1)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제2 픽셀 전극(PE2)이 패시베이션막(1009)상에 형성되고, 소스 전극(1007) 및 드레인 전극(1008) 중 어느 하나와 전기적으로 연결되는데, 예를들면 드레인 전극(1008)에 연결될 수 있다.
제2 픽셀 전극(PE2)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
패시베이션막(1009)상에 발광 다이오드 구조체(100)가 형성된다.
발광 다이오드 구조체(100)의 제1 발광 다이오드 유닛(LU1)과 제1 박막 트랜지스터(TFT1)는 전기적으로 연결되고, 구체적인 예로서 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)과 제1 픽셀 전극(PE1)이 전기적으로 연결되어 제1 박막 트랜지스터(TFT1)는 전기적으로 연결될 수 있다.
발광 다이오드 구조체(100)의 제2 발광 다이오드 유닛(LU2)과 제2 박막 트랜지스터(TFT2)는 전기적으로 연결되고, 구체적인 예로서 제2 발광 다이오드 유닛(LU2)의 제2 전극(TE2)과 제2 픽셀 전극(PE2)이 전기적으로 연결되어 제2 박막 트랜지스터(TFT2)와 전기적으로 연결될수 있다.
제1 대향 전극(FE1) 및 제2 대향 전극(FE2)은 각각 제1 픽셀 전극(PE1) 및 제2 픽셀 전극(PE2)과 대향하도록 배치되고, 발광 다이오드 구조체(100)의 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에 각각 전기적으로 연결된다.
구체적으로 제1 대향 전극(FE1) 및 제2 대향 전극(FE2)은 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제2 발광 다이오드 유닛(LU2)의 제2 전극(TE2)에 각각 전기적으로 연결된다.
제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 각각의 제1 전극(BE1, BE2)에 전기적 신호가 인가되고, 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 각각의 제2 전극(TE1, TE2)에 전기적 신호가 인가되어 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)각각은 하나 이상의 광을 발생할 수 있다.
발광 다이오드 구조체(100)의 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 사이에 배치되어, 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에서 발생한 광이 서로에게 영향을 주는 것을 감소하거나 방지할 수 있다.
즉, 제1 픽셀(P1)에 대응된 제1 발광 다이오드 유닛(LU1)에서 발생한 광이 제2 픽셀(P2)에 영향을 주는 것을 감소할 수 있고, 제2 픽셀(P2)에 대응된 제2 발광 다이오드 유닛(LU2)에서 발생한 광이 제1 픽셀(P1)에 영향을 주는 것을 감소할 수 있다.
선택적 실시예로서 화소 정의막(1010)이 패시베이션막(1009)상에 형성될 수 있다. 화소 정의막(1010)은 제1 픽셀(P1) 및 제2 픽셀(P2)에 대응되도록 개구부를 구비할 수 있다.
발광 다이오드 구조체(100)는 화소 정의막(1010)의 개구부에 대응되도록 배치되고, 선택적 실시예로서 화소 정의막(1010)과 이격될 수 있다.
또한, 선택적 실시예로서 발광 다이오드 구조체(100)는 화소 정의막(1010)의 개구부의 중앙에 배치될 수 있고, 이를 통하여 발광 다이오드 구조체(100)는 제1 픽셀(P1) 및 제2 픽셀(P2)의 사이에 배치될 수 있고, 경우에 따라 제1 픽셀(P1) 및 제2 픽셀(P2)의 일 영역과 중첩될 수도 있다.
선택적 실시예로서 화소 정의막(1010)은 서로 인접한 제1 픽셀(P1) 및 제2 픽셀(P2)에 공통되는 개구부를 구비할 수 있다.
선택적 실시예로서 화소 정의막(1010)은 제1 픽셀(P1)에 대응된 개구부 및 이와 이격되도록 제2 픽셀(P2)에 대응되는 개구부를 구비할 수 있고, 이러한 두 개구부의 사이에 발광 다이오드 구조체(100)에 대응되고, 제1 픽셀(P1)에 대응된 개구부 및 제2 픽셀(P2)에 대응되는 개구부와 연결되는 개구부를 구비할 수도 있다.
선택적 실시예로서 도시하지 않았으나 화소 정의막(1010)은 제1 픽셀 전극(PE1) 및 제2 픽셀 전극(PE2)의 가장 자리 일 영역을 덮을 수 있다.
선택적 실시예로서 화소 정의막(1010)은 경사면을 가질 수 있다. 즉, 화소 정의막(1010)의 개구부의 측면은 경사면을 갖도록 형성할 수 있다.
선택적 실시예로서 반사층(1020)이 화소 정의막(1010)의 상면에 형성될 수 있다. 예를들면 반사층(1020)은 화소 정의막(1010)의 경사면에 형성된 반사 경사층(1021) 및 이와 연결되고 화소 정의막(1010)의 거의 평탄한 상면에 형성된 상부 반사층(1022)을 포함할 수 있다.
반사 경사층(1021)은 소정의 각을 갖고 경사지는데, 사용자측으로 광을 효율적으로 취출하는 방향으로 경사질 수 있고, 예를들면 발광 다이오드 유닛에서 발생한 광을 상부로 집광할 수 있도록 경사질 수 있다.
도시하지 않았으나, 반사층(1020)은 화소 정의막(1010)이 구비되지 않는 경우에도 선택적으로 형성될 수 있다.
반사층(1020)을 통하여 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에서 발생한 광이 반사되어 상부, 즉 사용자측으로 전달되어 디스플레이 장치(1000)의 광효율이 향상되어 화질 특성이 향상될 수 있다.
선택적 실시예로서 발광 다이오드 구조체(100) 및 제1 대향 전극(FE1), 제2 대향 전극(FE2)상에 커버층(CL)이 형성될 수 있고, 커버층(CL)과 제1 대향 전극(FE1), 제2 대향 전극(FE2)의 사이에 중간층(1030)이 형성될 수 있다.
중간층(1030)은 화소 정의막(1010) 및 반사층(1020)상에 형성될 수 있고, 발광 다이오드 구조체(100) 및 반사층(1020)을 보호할 수 있다. 중간층(1030)은 절연물을 포함하도록 형성하고, 광투과성이 높은 재질로 형성할 수 있다.
제1 대향 전극(FE1) 및 제2 대향 전극(FE2)이 중간층(1030)상에 형성되고, 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1)과 각각 전기적으로 연결된다.
커버층(CL)은 절연 물질을 포함하고, 광투과도가 높은 물질을 이용하여 제1 대향 전극(FE1) 및 제2 대향 전극(FE2)상에 형성한다.
선택적 실시예로서 저광투과 부재(OBU:low light transmission member)가 적어도 발광 다이오드 구조체(100)의 상부에 발광 다이오드 구조체(100)와 중첩되도록 형성될 수 있다.
선택적 실시예로서 도 6에 도시한 것과 같이 저광투과 부재(OBU:low light transmission member)는 발광 다이오드 구조체(100)보다 큰 폭(OBUW)을 갖고, 발광 다이오드 구조체(100)보다 큰 면적을 가질 수 있어서, 발광 다이오드 구조체(100)를 완전히 덮을수도 있다.
또한, 도 6에 도시한 것과 같이 본 실시예에서는 제1 대향 전극(FE1) 및 제2 대향 전극(FE2)이 서로 이격되도록 각각 배치되고, 각각은 대향 전극 라인(FE)에 연결되어 전기적 신호를 인가 받을 수 있다. 도 6에서 대향 전극(FE')은 도시되지 않은 제1 픽셀(P1)와 인접한 또 다른 픽셀에 연결되는 전극이다.
선택적 실시예로서 도시하지 않았으나 저광투과 부재(OBU)상에 봉지 부재(미도시)가 더 포함될 수 있고, 봉지 부재(미도시)는 유리, 금속 또는 플라스틱을 포함할 수 있다.
또한, 봉지 부재(미도시)는 유기층 또는 무기층이 하나 이상 적층된 형태를 가질 수 있다.
본 실시예의 디스플레이 장치(1000)는 적어도 복수의 픽셀(P1, P2) 및 발광 다이오드 구조체(100)를 포함한다.
발광 다이오드 구조체(100)는 복수의 픽셀(P1, P2)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1)은 제1 픽셀(P1)에 대응되고 제2 발광 다이오드 유닛(LU2)은 제2 픽셀(P2)에 대응된다.
하나의 발광 다이오드 구조체(100)를 통하여 두 개의 픽셀(P1, P2)에서 광이 구현되도록 하여 디스플레이 장치(1000)의 구동을 용이하게 할 수 있다.
이 때 발광 다이오드 구조체(100)의 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 상호 전기적 영향을 감소 또는 방지할 수 있다. 또한, 선택적 실시예로서 이격 부재(SU)가 광투과 감소 물질, 예를들면 블랙 매트릭스 물질을 포함할 경우 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 상호 광의 간섭으로 인한 영향을 감소 또는 방지하여 디스플레이 장치(1000)의 광특성을 향상하고 화질 특성을 향상할 수 있다.
선택적 실시예로서 반사층(1020)을 배치하여 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에서 발생한 광이 반사층(1020)을 통하여 반사되어 디스플레이 장치(1000)의 광효율이 향상할 수 있다.
특히, 본 실시예에서 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)이 제1 방향(도 5의 X축 방향)으로 인접하도록 배치되고, 제1 픽셀(P1) 및 제2 픽셀(P2)도 이와 동일한 제1 방향(도 5의 X축 방향)으로 인접하도록 배치되어 광의 발생 방향을 서로 픽셀 배치방향과 나란하게 하고, 반사층을 통하여 사용자 측으로 광을 취출되는 양을 증가하여 광효율을 향상할 수 있다.
또한, 선택적 실시예로서 반사층(1020)이 반사 경사층(1021)을 구비하도록 하여 사용자측으로 광이 더 많이 반사되도록 할 수 있고, 이를 통하여 디스플레이 장치(1000)의 화질 특성을 향상할 수 있다.
기타 발광 다이오드 구조체(100)에 대한 구체적인 동작 및 효과에 대한 설명은 전술한 실시예와 동일하므로 생략한다.
도 7은 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 단면도이다.
디스플레이 장치(2000)는 기판(2001)상에 배치된 복수의 픽셀(P1, P2)을 구비한다. 또한, 디스플레이 장치(2000)는 복수의 픽셀(P1, P2)과 하나 이상의 발광 다이오드 구조체(100)를 포함할 수 있다.
그리고, 제1 픽셀(P1) 및 제2 픽셀(P2)에는 각각 적어도 하나의 박막 트랜지스터가 포함되고, 구체적으로 제1 픽셀(P1)은 제1 박막 트랜지스터(TFT1)를 구비하고, 제2 픽셀(P2)은 제2 박막 트랜지스터(TFT2)를 구비한다.
제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 각각 활성층(2003), 게이트 전극(2005), 소스 전극(2007) 및 드레인 전극(2008)을 포함할 수 있다.
또한, 선택적 실시예로서 하부 보호층(PFL) 및 버퍼층(1002)이 구비될 수 있다.
또한, 층간 절연막(2006), 패시베이션막(2009) 제1 픽셀 전극(PE1), 제2 픽셀 전극(PE2), 화소 정의막(2010) 반사층(2020)이 구비될 수 있다.
디스플레이 장치(2000)의 상기의 부재들은 전술한 실시예의 디스플레이 장치(1000)와 모두 동일하므로 구체적인 설명은 생략한다.
본 실시예의 디스플레이 장치(2000)는 대향 전극(FE)을 포함한다. 대향 전극(FE)는 제1 픽셀(P1) 및 제2 픽셀(P2)에 공통되도록 형성될 수 있다.
또한, 선택적 실시예로서 대향 전극(FE)는 도시하지 않았으나 모든 픽셀에 공통되도록 형성될 수 있다.
선택적 실시예로서 대향 전극(FE)상에 저광투과 부재(OBU)가 형성될 수 있다.
또한, 다른 예로서 저광투과 부재(OBU)상에 커버층(CL)이 형성될 수 있다. 저광투과 부재(OBU) 및 커버층(CL)의 위치는 전술한 실시예의 디스플레이 장치(1000)에서처럼 바뀔 수 있다.
또한, 본 실시예의 저광투과 부재(OBU) 및 커버층(CL)의 위치를 전술한 디스플레이 장치(1000)에 적용할 수도 있다.
도 8a 내지 8d는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
선택적 실시예로서 도 8a 내지 도 8d는 전술한 디스플레이 장치(1000) 또는 디스플레이 장치(2000)중 하나의 픽셀 배치를 보여주는 것일 수 있다.
도 8a를 참조하면 제1 픽셀(P1)과 제2 픽셀(P2)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 또한, 제3 픽셀(P3)과 제4 픽셀(P4)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 제1 방향(Y축 방향)으로 배열될 수 있다. 또한, 선택적 실시예로서 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 동일한 색의 광을 구현할 수 있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다. 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다. 또한, 선택적 실시예로서 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)는 동일한 색의 광을 구현할 수 있고, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 상이한 색을 구현할 수 있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)과 인접하도록 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)이 배열될 수 있다. 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)는 동일한 색의 광을 구현할 수 있고, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4) 및 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)과 상이한 색을 구현할 수 있다.
상기의 각 픽셀이 색을 구현하는 것은 발광 다이오드 구조체(100)의 발광 다이오 유닛(LU1, LU2)을 제어하여 다른 색을 발광하도록 정할 수 있다.
또한, 선택적 실시예로서 모든 픽셀에 구비된 발광 다이오드 구조체(100)들이 같은 색을 발광하도록 하고, 추가로 색변환층(미도시), 색변환 필터(미도시), 컬러 필터등을 이용하여 각 픽셀들 별로 색을 다르게 제어할 수있다.
도 8b를 참조하면 제1 픽셀(P1)과 제2 픽셀(P2)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 또한, 제3 픽셀(P3)과 제4 픽셀(P4)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 또한, 제5 픽셀(P5)과 제6 픽셀(P6)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다.
제1, 2, 3, 4, 5, 6 픽셀(P1, P2, P3, P4, P5, P6)는 제1 방향(Y축 방향)으로 배열될 수 있다. 또한, 선택적 실시예로서 제1, 2 픽셀(P1, P2)는 서로 동일한 제1색을 구현하고, 제3, 4 픽셀(P3, P4)는 서로 동일한 제2색의 광을 구현하고, 제1색과 제2색은 상이할 수 있다. 또한 제5, 6 픽셀(P5, P6)은 서로 동일한 제3색의 광을 구현하고, 제3색과 제1색 및 제2색과 상이할 수 있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제1, 2, 3, 4, 5, 6 픽셀(P1, P2, P3, P4, P5, P6)과 인접하도록 제7, 8, 9, 10, 11, 12 픽셀(P7, P8, P9, P10, P11, P12)이 배열될 수 있다. 제7, 8, 9, 10, 11, 12 픽셀(P7, P8, P9, P10, P11, P12)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제7, 8 픽셀(P7, P8)은 서로 동일한 제2색을 구현하고, 제9, 10 픽셀(P9, P10)은 서로 동일한 제3색의 광을 구현하고, 제11, 12 픽셀(P11, P12)은 서로 동일한 제1색의 광을 구현할 수 있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제7, 8, 9, 10, 11, 12 픽셀(P7, P8, P9, P10, P11, P12)과 인접하도록 제13, 14, 15, 16, 17, 18 픽셀(P13, P14, P15, P16, P17, P18)이 배열될 수 있다. 제13, 14, 15, 16, 17, 18 픽셀(P13, P14, P15, P16, P17, P18)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제13, 14 픽셀(P13, P14)은 서로 동일한 제3색을 구현하고, 제15, 16 픽셀(P15, P16)은 서로 동일한 제1색의 광을 구현하고, 제17, 18 픽셀(P17, P18)은 서로 동일한 제2색의 광을 구현할 수 있다.
도 8c를 참조하면 제1 픽셀(P1)과 제2 픽셀(P2)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 또한, 제3 픽셀(P3)과 제4 픽셀(P4)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 제1 방향(Y축 방향)으로 배열될 수 있다.
또한, 선택적 실시예로서 제1 픽셀(P1)은 제1 색의 광을 구현하고, 제2 픽셀(P2)은 제1 색과 상이한 제2 색의 광을 구현할 수 있다. 제3 픽셀(P3)은 제1 색 및 제2 색과 상이한 제3 색의 광을 구현하고, 제4 픽셀(P4)은 제1 색의 광을 구현할 수있다.
이러한 인접한 픽셀간 서로 다른 광이 구현되는 것은 전술한 대로 발광 다이오드 구조체(100)의 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 재료를 제어하여 정할수 있고, 예를들면 전술한 광활성층(LL1, LL2)의 재료 또는 광활성층(LL1, LL2)에 도핑되는 재료를 제어하여 정할 수 있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다. 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제5 픽셀(P5)은 제2 색의 광을 구현하고, 제6 픽셀(P6)은 제3 색의 광을 구현할 수 있다. 제7 픽셀(P7)은 제1 색의 광을 구현하고, 제8 픽셀(P8)은 제2 색의 광을 구현할 수있다.
제1 방향(Y축 방향)과 교차하는 제2 방향(X축 방향)으로 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)과 인접하도록 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)이 배열될 수 있다. 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)은 제1 방향(Y축 방향)으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제9 픽셀(P9)은 제3 색의 광을 구현하고, 제10 픽셀(P10)은 제1 색의 광을 구현할 수 있다. 제11 픽셀(P11)은 제2 색의 광을 구현하고, 제12 픽셀(P12)은 제3 색의 광을 구현할 수있다.
도 8d를 참조하면 제1 픽셀(P1)과 제2 픽셀(P2)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 또한, 제3 픽셀(P3)과 제4 픽셀(P4)이 서로 인접하고, 그 사이에 발광 다이오드 구조체(100)가 배치된다. 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 제1 방향(Y축 방향) 및 제2 방향(X축 방향)에 90도보다 작은 각 또는 90보다 큰 각을 갖도록 경사진 제3 방향으로 배치된다.
도 8a 내지 도 8d의 제1 방향, 제2 방향 및 제3 방향은 다양하게 정의될 수 있다. 즉, 디스플레이 장치의 가장자리를 기준으로 정할 수 있다. 또한, 선택적 실시예로서 이러한 도 8a 내지 도 8d의 제1 방향, 제2 방향 및 제3 방향은 사용자가 디스플레이 장치를 사용 시 사용자의 눈을 기준으로 한 방향일 수 있다.
또한, 선택적 실시예로서 제1 픽셀(P1)은 제1 색의 광을 구현하고, 제2 픽셀(P2)은 제1 색과 상이한 제2 색의 광을 구현할 수 있다. 제3 픽셀(P3)은 제1 색의 광을 구현하고, 제4 픽셀(P4)은 제2 색의 광을 구현할 수있다.
제3 방향과 교차하는 방향으로 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다. 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)은 제3 방향으로 순서대로 배열될 수 있다.
또한, 선택적 실시예로서 제5 픽셀(P5)은 제1 색의 광을 구현하고, 제6 픽셀(P6)은 제3 색의 광을 구현할 수 있다. 제7 픽셀(P7)은 제1 색의 광을 구현하고, 제8 픽셀(P8)은 제3 색의 광을 구현할 수있다.
도 8d의 배열은 다양하게 변경될 수 있고, 예를들면 도 8a 내지 도 8c의 픽셀 배열 순서를 변경 없이 배열 각도만 도 8d와 같이 제3 방향으로 변경할 수도 있다.
도 9는 본 발명의 다른 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 9를 참조하면, 본 발명의 일 실시예에 발광 다이오드 구조체(200)는 복수의 발광 다이오드 유닛(LU1, LU2) 및 이격 부재(SU)를 포함한다. 즉, 도 9에는 2 개의 발광 다이오드 유닛이 도시되어 있으나, 발광 다이오드 구조체(200)는 3개 이상의 발광 다이오드 유닛을 구비할 수도 있다.
복수의 발광 다이오드 유닛(LU1, LU2)은 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)를 구비한다.
본 실시예의 발광 다이오드 구조체(200)는 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)이 제1 방향(도 1의 X축 방향)으로 인접하도록 배치되고, 그 사이에 이격 부재(SU)가 배치된다.
발광 다이오드 구초제(200)의 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)는 측면들 중 상기 제1 방향(도 9의 X축 방향)과 교차하는 제2 방향(Y축 방향)을 향하는 면에서 광이 발생할 수 있다. 또한, 이와 제1 방향(도 9의 X축 방향)을 향하는 면에서도 광이 발생하나, 제2 방향을 향하는 면에서 발생하는 광의 양보다 적을 수 있다.
이를 위하여 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)은 각각 제1 전극(BE1, BE2) 및 제2 전극(TE1, TE2)의 사이에 측면들을 갖고, 이러한 측면들 중 제2 방향(Y축 방향)을 향하는 면의 면적이 그렇지 않은 측면, 예를들면 제2 방향과 교차하는 제1 방향(X축 방향)을 향하는 면의 면적보다 클 수 있다.
이를 통하여 제2 광취출 방향(LD2)으로 취출되는 광의 양이 제2 광취출 방향(LD1)보다 많을 수 있다.
이를 통하여 발광 다이오드 구조체(200)는 제2 방향(Y축 방향) 및 이와 반대 방향으로 용이하게 광을 전달할 수 있다.
선택적 실시예로서 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)의 제1 방향(X축 방향)을 향하는 측면은 경사면으로 형성될 수 있다.
즉, 발광 다이오드 구조체(200)는 제1 전극(BE1, BE2)을 향하는 면이 제2 전극(TE1, TE2)을 향하는 면보다 클 수 있다.
구체적으로 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)의 면은 제2 전극(TE1)보다 클 수 있다. 이와 마찬가지로 제2 발광 다이오드 유닛(LU2)의 제1 전극(BE2)의 면은 제2 전극(TE2)보다 클 수 있다.
제1 발광 다이오드 유닛(LU1)은 n형 반도체층(NS1), p형 반도체층(PS1), 광활성층(LL1), 제1 전극(BE1) 및 제2 전극(TE1)의 적층체를 포함하고, 제2 발광 다이오드 유닛(LU2)은 n형 반도체층(NS2), p형 반도체층(PS2), 광활성층(LL2), 제1 전극(BE2) 및 제2 전극(TE2)의 적층체를 포함하고, 이를 형성하는 구체적인 재료들에 대한 내용은 전술한 실시예의 발광 다이오드 구조체(100)와 동일하므로 구체적인 설명은 생략한다.
또한, 이격 부재(SU)도 전술한 실시예의 발광 다이오드 구조체(100)와 동일하므로 구체적인 설명은 생략한다.
도 10은 도 9의 발광 다이오드 구조체의 변형예를 도시한 사시도이다.
도 10을 참조하면, 본 실시예에 발광 다이오드 구조체(200')는 복수의 발광 다이오드 유닛(LU1, LU2) 및 이격 부재(SU)를 포함한다.
이격 부재(SU)는 중간 이격 부재(SUM) 및 제1 격벽(SU1) 및 제2 격벽(SU2)를 포함한다.
중간 이격 부재(SUM)는 복수의 발광 다이오드 유닛(LU1, LU2)의 사이에 배치된다.
제1 격벽(SU1)은 중간 이격 부재(SUM)과 연결되고 제1 발광 다이오드 유닛(LU1)의 일 측면에 대응되도록 배치된다. 즉, 제1 발광 다이오드 유닛(LU1)의 제1 광취출 방향(도 10의 Y축 방향)의 양 방향 중 일 방향의 측면에 대응되도록 제1 격벽(SU1)은 배치되고, 제1 발광 다이오드 유닛(LU1)은 제1 광취출 방향(LD1)중 제1 광취출 주방향(LU1LD1)으로 주로 광을 취출할 수 있다.
제2 격벽(SU2)은 중간 이격 부재(SUM)과 연결되고 제2 발광 다이오드 유닛(LU2)의 일 측면에 대응되도록 배치된다. 제2 격벽(SU2)은 제1 격벽(SU1)과 이격될 수 있다.
제2 발광 다이오드 유닛(LU2)의 제1 광취출 방향(도 10의 Y축 방향)의 양 방향 중 일 방향의 측면에 대응되도록 제2 격벽(SU2)은 배치되고, 제2 발광 다이오드 유닛(LU2)은 제1 광취출 방향(LD1)중 제1 광취출 주방향(LU2LD1)으로 주로 광을 취출할 수 있다.
도 11은 도 10의 발광 다이오드를 구비하는 디스플레이 장치의 픽셀 구조를 개략적으로 도시한 평면도이다.
도 11을 참조하면 디스플레이 장치에 구비된 두 개의 인접한 픽셀, 즉 제1 픽셀(P1) 및 제2 픽셀(P2)가 도시되어 있다.
도 10의 발광 다이오드 구조체(200')가 제1 픽셀(P1) 및 제2 픽셀(P2)의 사이에 배치되고, 제1 픽셀(P1)에 제1 발광 다이오드 유닛(LU1)이 대응되도록 광을 구현하고 제2 픽셀(P2)에 제2 발광 다이오드 유닛(LU2)이 대응되도록 광을 구현한다.
이 때, 제1 격벽(SU1)은 제1 발광 다이오드 유닛(LU1)이 제2 픽셀(P2)에 영향을 주는 것을 감소할 수 있고, 제2 격벽(SU2)은 제2 발광 다이오드 유닛(LU2)이 제2 픽셀(P1)에 영향을 주는 것을 감소할 수 있다.
선택적 실시예로서 도 9의 발광 다이오드 구조체(200)를 픽셀들 사이에 적용할 수 있다.
도 12는 본 발명의 또 다른 실시예에 관한 발광 다이오드 구조체를 개략적으로 도시한 사시도이다.
도 12를 참조하면, 본 발명의 일 실시예에 발광 다이오드 구조체(300)는 복수의 발광 다이오드 유닛(LU1, LU2, LU3, LU4) 및 이격 부재(SU)를 포함한다.
복수의 발광 다이오드 유닛(LU1, LU2, LU3, LU4)은 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)를 구비한다.
제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)은 서로 인접하도록 배치되고, 제1 방향(도 12의 X축 방향)으로 인접하게 배열된다.
제2 발광 다이오드 유닛(LU2) 및 제3 발광 다이오드 유닛(LU3)은 서로 인접하도록 배치되고, 제1 방향(도 12의 X축 방향)과 교차하는 제2 방향(도 12의 Y축 방향)으로 인접하게 배열된다.
제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)은 서로 인접하도록 배치되고, 제1 방향(도 12의 X축 방향)으로 인접하게 배열된다.
제1 발광 다이오드 유닛(LU1) 및 제4 발광 다이오드 유닛(LU4)은 서로 인접하도록 배치되고, 제2 방향(도 12의 Y축 방향)으로 인접하게 배열된다.
이격 부재(SU)는 네 개의 인접한 발광 다이오드 유닛(LU1, LU2, LU3, LU4)의 사이에 배치된다. 즉, 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)을 이격시킬 수 있다.
선택적 실시예로서 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)을 절연할 수 있다. 이를 위하여 이격 부재(SU)는 절연 물질을 포함할 수 있다.
또한, 선택적 실시예로서 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4) 상호간의 광전달을 감소 또는 차단할 수 있도록 광투과성이 낮은 재질로 형성할 수 있다. 예를들면 이격 부재(SU)는 블랙 매트릭스(BM)을 포함할 수 있다.
구체적으로 이격 부재(SU)는 제1 이격 부재(SUM1), 제2 이격 부재(SUM2), 제3 이격 부재(SUM3) 및 제4 이격 부재(SUM4)를 포함한다.
제1 이격 부재(SUM1)는 제1 발광 다이오드 유닛(LU1)과 제2 발광 다이오드 유닛(LU2)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1)과 제2 발광 다이오드 유닛(LU2)를 서로 이격시킨다.
제2 이격 부재(SUM2)는 제2 발광 다이오드 유닛(LU2)과 제3 발광 다이오드 유닛(LU3)의 사이에 배치되어 제2 발광 다이오드 유닛(LU2)과 제3 발광 다이오드 유닛(LU3)을 서로 이격시킨다.
제3 이격 부재(SUM3)는 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 사이에 배치되어 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)을 서로 이격시킨다.
제4 이격 부재(SUM4)는 제1 발광 다이오드 유닛(LU1) 및 제4 발광 다이오드 유닛(LU4)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1) 및 제4 발광 다이오드 유닛(LU4)을 서로 이격시킨다.
선택적 실시예로서 제1 이격 부재(SUM1), 제2 이격 부재(SUM2), 제3 이격 부재(SUM3) 및 제4 이격 부재(SUM4)는 서로 연결될 수 있다.
특히, 제1 이격 부재(SUM1), 제2 이격 부재(SUM2), 제3 이격 부재(SUM3) 및 제4 이격 부재(SUM4)와 연결된 중심 영역은 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)을 서로 이격시키고, 제2 발광 다이오드 유닛(LU2) 및 제4 발광 다이오드 유닛(LU4)을 서로 이격시킬 수 있다.
또한, 제1 이격 부재(SUM1), 제2 이격 부재(SUM2), 제3 이격 부재(SUM3) 및 제4 이격 부재(SUM4)
도시하지 않았으나 도 12의 발광 다이오드 구조체(300)의 제조 방법도 전술한 실시예의 발광 다이오드 구조체(100)와 유사할 수 있다. 즉, 일회의 공정을 통하여 하나의 발광 다이오드 구조체(300)를 형성할 수 있다.
물론, 이와 다른 선택적 실시예로서 각각의 발광 다이오드 유닛(LU1, LU2, LU3, LU4)를 개별적으로 완성한 후에, 또는 중간 공정을 진행한 후에 결합할 수도 있다.
제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)에 각각 구비된 n형 반도체층(NS1, NS2, NS3), p형 반도체층(PS1, PS2, PS3), 광활성층(LL1, LL2, LL3), 제1 전극(BE1, BE2, BE3) 및 제2 전극(TE1, TE2, TE3)의 적층체를 형성하는 재료는 전술한 실시예의 발광 다이오드 구조체(100)에서 설명한 바와 같으므로 구체적인 설명은 생략한다.
본 실시예의 발광 다이오드 구조체(300)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)이 제1 방향(도 12의 X축 방향) 및 제2 방향(도 12의 Y축 방향)으로 인접하도록 배치되고, 그 사이에 이격 부재(SU)가 배치된다.
발광 다이오드 구초제(300)의 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 측면들 중 상기 제1 방향(도 1의 X축 방향)을 향하는 면에서 광이 발생할 수 있다. 또한, 이와 교차하는 제2 방향(도 1의 Y축 방향)을 향하는 면에서도 광이 발생할 수 있다.
또한, 선택적 실시예로서 제1 방향(도 1의 X축 방향)을 향하는 면에서 발생하는 광의 양과 이와 교차하는 제2 방향(도 1의 Y축 방향)을 향하는 면에서 발생하는 광의 양을 동일 또는 유사하게 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 측면을 포함한 형태를 제어할 수 있다.
이 때 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 동일한 종류의 광을 발생할 수 있다.
또한, 선택적 실시예로서 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 서로 다른 종류의 광을 발생할 수 있다. 즉, 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 광활성층(LL1, LL2, LL3, LL4)에 대한 도핑의 제어등을 통하여 서로 다른 광을 발생할 수도 있다.
발광 다이오드 구조체(300)는 제1 전극(BE1, BE2, BE3)을 향하는 면이 제2 전극(TE1, TE2, TE3)을 향하는 면보다 클 수 있다.
이를 통하여 발광 다이오드 구조체(300)를 다른 부재 등에 배치 시 제1 전극(BE1, BE2, BE3)이 아래를 향하도록 배치하여 발광 다이오드 구조체(300)의 안정적 배치를 용이하게 할 수 있다.
이격 부재(SU)는 제1 전극(BE1, BE2, BE3)과 인접한 면이 제2 전극(TE1, TE2, TE3)과 인접한 면보다 작을 수 있다. 이를 통하여 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)을 효과적으로 이격시키고, 이격 부재(SU)의 손상 또는 부서짐을 감소하여 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)이 서로 접촉되거나 서로의 광이 간섭하는 것을 감소 또는 차단할 수 있다.
도 13은 본 발명의 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 14는 도 13의 PA의 확대도이고, 도 15는 도 14의 발광 다이오드 구조체 및 반사층을 설명하는 평면도이고, 도 16은 도15의 Ⅹ-Ⅹ 선을 따라 절취한 단면도이다.
본 실시예의 디스플레이 장치(3000)는 기판(3001)상에 배치된 복수의 픽셀(P)을 구비한다. 이러한 픽셀(P)을 통하여 사용자는 하나 이상의 이미지를 인식할 수 있다.
또한, 디스플레이 장치(3000)는 복수의 픽셀(P)과 하나 이상의 발광 다이오드 구조체(300)를 포함할 수 있다.
발광 다이오드 구조체(300)는 전술한 도 12의 발광 다이오드 구조체(300)와 동일하므로 발광 다이오드 구조체(300)의 각 부재에 대한 구체적인 설명은 생략한다.
도 14에는 서로 인접한 9개의 픽셀을 도시하였고, 도 15에는 설명의 편의를 위하여 네 개의 픽셀(P1, P2, P3, P4)을 도시하였다.
제1 픽셀(P1)과 제3 픽셀(P3)은 제1 방향, 즉 도 14의 X축 방향으로 서로 인접하도록 배열되어 있다. 제2 픽셀(P2)과 제4 픽셀(P4)은 제1 방향(도 14의 X축 방향)과 교차하는 제2 방향, 즉 도 14의 Y축 방향으로 서로 인접하도록 배열되어 있다.
발광 다이오드 구조체(300)는 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
즉, 서로 인접한 4개의 픽셀(P1, P2, P3, P4)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
선택적 실시예로서 서로 인접한 4개의 픽셀(P1, P2, P3, P4)은 발광 다이오드 구조체(300)를 중심으로 십자(cross)형태를 가질 수 있다.
또한, 발광 다이오드 구조체(300)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)를 포함하고, 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 각각 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
또한, 도 15에 도시한 것과 같이 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)과 제2 전극(TE1)의 사이의 측면들이 제1 픽셀(P1)에 대응될 수 있고, 구체적으로 제1 전극(BE1)과 제2 전극(TE1)의 사이의 서로 이접한 두 개의 측면이 제1 픽셀(P1)에 대응될 수 있다. 예를들면 제1 발광 다이오드 유닛(LU1)의 서로 인접한 측면들 사이의 모서리가 제1 픽셀(P1)에 대응될 수 있다.
이를 통하여 제1 발광 다이오드 유닛(LU1)은 제1 광취출 주방향(LU1LD1)으로 많은 양의 광을 제1 픽셀(P1)에 대응되도록 발생할 수 있다.
제2 발광 다이오드 유닛(LU2)의 제1 전극(BE2)과 제2 전극(TE2)의 사이의 측면들이 제2 픽셀(P2)에 대응될 수 있고, 구체적으로 제1 전극(BE2)과 제2 전극(TE2)의 사이의 서로 이접한 두 개의 측면이 제2 픽셀(P2)에 대응될 수 있다. 예를들면 제2 발광 다이오드 유닛(LU2)의 서로 인접한 측면들 사이의 모서리가 제2 픽셀(P2)에 대응될 수 있다.
이를 통하여 제2 발광 다이오드 유닛(LU2)은 제1 광취출 주방향(LU2LD1)으로 많은 양의 광을 제2 픽셀(P2)에 대응되도록 발생할 수 있다.
제3 발광 다이오드 유닛(LU3)의 제1 전극(BE3)과 제2 전극(TE3)의 사이의 측면들이 제3 픽셀(P3)에 대응될 수 있고, 구체적으로 제1 전극(BE3)과 제2 전극(TE3)의 사이의 서로 이접한 두 개의 측면이 제3 픽셀(P3)에 대응될 수 있다. 예를들면 제3 발광 다이오드 유닛(LU3)의 서로 인접한 측면들 사이의 모서리가 제3 픽셀(P3)에 대응될 수 있다.
이를 통하여 제3 발광 다이오드 유닛(LU3)은 제1 광취출 주방향(LU3LD1)으로 많은 양의 광을 제3 픽셀(P3)에 대응되도록 발생할 수 있다.
제4 발광 다이오드 유닛(LU4)의 제1 전극과 제2 전극(TE4)의 사이의 측면들이 제4 픽셀(P4)에 대응될 수 있고, 구체적으로 제1 전극(BE4)과 제2 전극(TE4)의 사이의 서로 이접한 두 개의 측면이 제4 픽셀(P4)에 대응될 수 있다. 예를들면 제4 발광 다이오드 유닛(LU4)의 서로 인접한 측면들 사이의 모서리가 제4 픽셀(P4)에 대응될 수 있다.
이를 통하여 제4 발광 다이오드 유닛(LU4)은 제1 광취출 주방향(LU4LD1)으로 많은 양의 광을 제4 픽셀(P4)에 대응되도록 발생할 수 있다.
그리고, 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에는 각각 적어도 하나의 박막 트랜지스터가 포함된다.
도 16을 참조하면서 구체적으로 설명한다. 설명의 편의를 위하여 제1 픽셀(P1) 및 제3 픽셀(P3)을 예로 들어 설명하는 것으로서, 제2 픽셀(P2) 및 제4 픽셀(P4)도 모두 각각 하나 이상의 박막 트랜지스터를 구비하고, 제1 픽셀(P1) 및 제3 픽셀(P3)과 거의 동일한 구성을 가질 수 있으므로 구체적인 설명을 생략한다.
도 16을 참조하면 제1 픽셀(P1)은 제1 박막 트랜지스터(TFT1)를 구비하고, 제3 픽셀(P3)은 제3 박막 트랜지스터(TFT3)를 구비한다.
제1 픽셀(P1)의 제1 박막 트랜지스터(TFT1)는 제1 발광 다이오드 유닛(LU1)에 전기적으로 연결되고, 제3 픽셀(P3)의 제3 박막 트랜지스터(TFT3)는 제3 발광 다이오드 유닛(LU3)에 전기적으로 연결될 수 있다.
제1 박막 트랜지스터(TFT1)는 제1 발광 다이오드 유닛(LU1)에 전기적으로 연결되어 제1 발광 다이오드 유닛(LU1)에 전기적 신호를 인가할 수 있고, 예를들면 제1 발광 다이오드 유닛(LU1)을 구동할 수 있다.
제3 박막 트랜지스터(TFT3)는 제3 발광 다이오드 유닛(LU3)에 전기적으로 연결되어 제3 발광 다이오드 유닛(LU3)에 전기적 신호를 인가할 수 있고, 예를들면 제3 발광 다이오드 유닛(LU3)을 구동할 수 있다.
제1 박막 트랜지스터(TFT1) 및 제3 박막 트랜지스터(TFT3)는 각각 활성층(3003), 게이트 전극(3005), 소스 전극(3007) 및 드레인 전극(3008)을 포함할 수 있다.
본 실시예에서는 설명의 편의를 위하여 게이트 전극(3005)이 활성층(3003)상에 형성된 탑 게이트 타입(top gate type)인 경우를 도시하였다. 그러나 이는 설명의 편의를 위한 것으로서 본 실시예의 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)은 바텀 게이트 타입(bottom gate type)를 포함할 수도 있다.
도 15 및 도 16을 참조하면서 각 부재에 대하여 구체적으로 설명하기로 한다. 제1 박막 트랜지스터(TFT1) 및 제3 박막 트랜지스터(TFT3)에 구비된 구성, 예를들면 활성층(3003), 게이트 전극(3005), 소스 전극(3007) 및 드레인 전극(3008)은 서로 동일하므로 설명의 편의를 위하여 서로 구별하지 않고 하나에 대하여 설명하기로 한다.
기판(3001)은 다양한 소재를 포함할 수 있다. 구체적으로 기판(301)은 유리, 금속 또는 유기물 기타 재질로 형성할 수 있다.
선택적 실시예로서 기판(3001)은 유연한(flexible)재료로 형성될 수 있다. 예를 들면 기판(3001)은 잘 휘어지고 구부러지며 접거나 돌돌 말 수 있도록 형성될 수 있다.
선택적 실시예로서 기판(3001)은 초박형 유리, 금속 또는 플라스틱으로 이루어질 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(301)은 폴리이미드(PI)로 이루어질 수 있으나 이는 예시적인 것이며 다양한 소재를 적용할 수 있다.
선택적 실시예로서 기판(3001)의 면 중 발광 다이오드 구조체(300)를 향하는 면의 반대면에 하부 보호층(PFL)이 배치될 수 있다. 하부 보호층(PFL)은 기판(3001)의 내구성을 보강하고, 기판(3001)을 통한 수분, 외기 또는 이물의 침투를 감소하거나 방지할 수 있다.
선택적 실시예로서 기판(3001)과 활성층(3003)의 사이에 버퍼층(3002)이 형성될 수 있다. 버퍼층(3002)은 기판(3001)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(3001)상에 평탄면을 제공할 수 있다.
버퍼층(3002)은 다양한 절연 물질로 형성할 수 있고, 예를 들면 산화물 또는 질화물과 같은 무기물을 포함할 수 있다. 더 구체적인 예로서 버퍼층(3002)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
활성층(3003)은 버퍼층(3002)상에 형성된다. 활성층(3003)은 반도체 물질을 포함하며, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 활성층(3003)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(3003)은 유기 반도체 물질을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(3003)은 산화물 반도체 물질을 함유할 수 있다.
게이트 절연막(3004)이 활성층(3003) 상에 형성된다. 게이트 절연막(3004)은 다양한 절연물을 포함할 수 있고, 선택적 실시예로서 무기물을 포함할 수 있다. 예를 들면 게이트 절연막(3004)은 산화물 또는 질화물을 포함할 수 있다. 더 구체적인 예로서 게이트 절연막(3004)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
선택적 실시예로서 게이트 절연막(3004)은 복수의 층으로 적층된 구조를 포함할 수 있고, 복수의 층의 각각의 층은 서로 동일한 재료를 포함할 수 있고, 다른 예로서 서로 다른 재료를 포함할 수 있다. 게이트 절연막(3004)은 활성층(3003)과 게이트 전극(3005)을 절연한다.
게이트 전극(3005)은 게이트 절연막(3004)의 상부에 배치된다. 게이트 전극(3005)은 저저항 금속 물질을 포함할 수 있다. 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
층간 절연막(3006:inter layer dielectric)이 게이트 전극(3005)상에 형성된다. 층간 절연막(3006)은 소스 전극(3007)과 게이트 전극(3005)을 절연하고, 드레인 전극(3008)과 게이트 전극(3005)을 절연한다.
층간 절연막(3006)은 다양한 절연물을 포함할 수 있고, 선택적 실시예로서 무기물을 포함할 수 있다. 예를 들면 층간 절연막(3006)은 산화물 또는 질화물을 포함할 수 있다. 더 구체적 예로서 층간 절연막(3006)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스 전극(3007) 및 드레인 전극(3008)이 층간 절연막(3006)상에 형성한다. 소스 전극(3007) 및 드레인 전극(3008)은 전도성이 좋은 재료를 이용하여 단층 또는 복층으로 형성할 수 있다.
소스 전극(3007) 및 드레인 전극(3008)은 활성층(3003)의 영역과 접촉하도록 형성된다.
패시베이션막(3009)이 소스 전극(3007) 및 드레인 전극(3008)상에 형성된다.
패시베이션막(3009)은 제1, 3 박막 트랜지스터(TFT1, TFT3)로부터 비롯된 단차를 해소하고 제1, 3 박막 트랜지스터(TFT1, TFT3)의 상부에 평탄면을 제공할 수 있다. 또한, 패시베이션막(3009)은 소스 전극(3007) 및 드레인 전극(3008)을 보호할 수 있다.
패시베이션막(3009)은 다양한 물질로 형성할 수 있다. 선택적 실시예로서 패시베이션막(3009)은 유기물을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다.
선택적 실시예로서 패시베이션막(3009)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
또한, 패시베이션막(3009)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
제1 픽셀 전극(PE1)이 패시베이션막(3009)상에 형성되고, 소스 전극(3007) 및 드레인 전극(3008) 중 어느 하나와 전기적으로 연결되는데, 예를들면 드레인 전극(3008)에 연결될 수 있다.
제1 픽셀 전극(PE1)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
제3 픽셀 전극(PE3)이 패시베이션막(3009)상에 형성되고, 소스 전극(3007) 및 드레인 전극(3008) 중 어느 하나와 전기적으로 연결되는데, 예를들면 드레인 전극(3008)에 연결될 수 있다.
제3 픽셀 전극(PE3)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
패시베이션막(3009)상에 발광 다이오드 구조체(300)가 형성된다.
발광 다이오드 구조체(300)의 제1 발광 다이오드 유닛(LU1)과 제1 박막 트랜지스터(TFT1)는 전기적으로 연결되고, 구체적인 예로서 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)과 제1 픽셀 전극(PE1)이 전기적으로 연결되어 제1 박막 트랜지스터(TFT1)는 전기적으로 연결될 수 있다.
발광 다이오드 구조체(300)의 제3 발광 다이오드 유닛(LU3)과 제3 박막 트랜지스터(TFT3)는 전기적으로 연결되고, 구체적인 예로서 제3 발광 다이오드 유닛(LU3)의 제1 전극(BE3)과 제3 픽셀 전극(PE3)이 전기적으로 연결되어 제3 박막 트랜지스터(TFT3)와 전기적으로 연결될수 있다.
제1 대향 전극(FE1) 및 제3 대향 전극(FE3)은 각각 제1 픽셀 전극(PE1) 및 제3 픽셀 전극(PE3)과 대향하도록 배치되고, 발광 다이오드 구조체(300)의 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)에 각각 전기적으로 연결된다.
구체적으로 제1 대향 전극(FE1) 및 제3 대향 전극(FE3)은 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제3 발광 다이오드 유닛(LU3)의 제2 전극(TE3)에 각각 전기적으로 연결된다.
제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)의 각각의 제1 전극(BE1, BE3)에 전기적 신호가 인가되고, 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)의 각각의 제2 전극(TE1, TE3)에 전기적 신호가 인가되어 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3) 각각은 하나 이상의 광을 발생할 수 있다.
발광 다이오드 구조체(300)의 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)의 사이에 배치되어, 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)에서 발생한 광이 서로에게 영향을 주는 것을 감소하거나 방지할 수 있다.
즉, 제1 픽셀(P1)에 대응된 제1 발광 다이오드 유닛(LU1)에서 발생한 광이 제3 픽셀(P3)에 영향을 주는 것을 감소할 수 있고, 제3 픽셀(P3)에 대응된 제3 발광 다이오드 유닛(LU3)에서 발생한 광이 제1 픽셀(P1)에 영향을 주는 것을 감소할 수 있다.
선택적 실시예로서 화소 정의막(3010)이 패시베이션막(3009)상에 형성될 수 있다. 화소 정의막(3010)은 제1 픽셀(P1), 제3 픽셀(P3), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응되도록 개구부를 구비할 수 있다.
발광 다이오드 구조체(300)는 화소 정의막(3010)의 개구부에 대응되도록 배치되고, 선택적 실시예로서 화소 정의막(3010)과 이격될 수 있다.
또한, 선택적 실시예로서 발광 다이오드 구조체(300)는 화소 정의막(3010)의 개구부의 중앙에 배치될 수 있고, 이를 통하여 발광 다이오드 구조체(300)는 제1 픽셀(P1), 제3 픽셀(P3), 제3 픽셀(P3) 및 제4 픽셀(P4)의 사이에 배치될 수 있고, 경우에 따라 제1 픽셀(P1), 제3 픽셀(P3), 제3 픽셀(P3) 및 제4 픽셀(P4)의 일 영역과 중첩될 수도 있다.
선택적 실시예로서 화소 정의막(3010)은 서로 인접한 제1 픽셀(P1), 제3 픽셀(P3), 제3 픽셀(P3) 및 제4 픽셀(P4)에 공통되는 개구부를 구비할 수 있다.
선택적 실시예로서 화소 정의막(3010)은 제1 픽셀(P1)에 대응된 개구부, 제2 픽셀(P2)에 대응된 개구부, 제3 픽셀(P3)에 대응되는 개구부 및 제4 픽셀(P4)에 대응된 개구부를 구비할 수 있고, 이러한 네 개구부의 사이에 발광 다이오드 구조체(300)에 대응되고, 제1 픽셀(P1)에 대응된 개구부, 제2 픽셀(P2)에 대응된 개구부, 제3 픽셀(P3)에 대응되는 개구부 및 제4 픽셀(P4)에 대응된 개구부와 연결되는 개구부를 구비할 수도 있다.
선택적 실시예로서 도시하지 않았으나 화소 정의막(3010)은 제1 픽셀 전극(PE1) 및 제3 픽셀 전극(PE3)의 가장 자리 일 영역을 덮을 수 있다.
선택적 실시예로서 화소 정의막(3010)은 경사면을 가질 수 있다. 즉, 화소 정의막(3010)의 개구부의 측면은 경사면을 갖도록 형성할 수 있다.
선택적 실시예로서 반사층(3020)이 화소 정의막(3010)의 상면에 형성될 수 있다. 예를들면 반사층(3020)은 화소 정의막(3010)의 경사면에 형성된 반사 경사층 및 이와 연결되고 화소 정의막(3010)의 거의 평탄한 상면에 형성된 상부 반사층을 포함할 수 있다.
도시하지 않았으나, 반사층(3020)은 화소 정의막(3010)이 구비되지 않는 경우에도 선택적으로 형성될 수 있다.
반사층(3020)을 통하여 제1 발광 다이오드 유닛(LU1) 및 제3 발광 다이오드 유닛(LU3)에서 발생한 광이 반사되어 상부, 즉 사용자측으로 전달되어 디스플레이 장치(3000)의 광효율이 향상되어 화질 특성이 향상될 수 있다.
선택적 실시예로서 발광 다이오드 구조체(300) 및 제1 대향 전극(FE1), 제3 대향 전극(FE3)상에 커버층(CL)이 형성될 수 있고, 커버층(CL)과 제1 대향 전극(FE1), 제3 대향 전극(FE3)의 사이에 중간층(3030)이 형성될 수 있다.
중간층(3030)은 화소 정의막(3010) 및 반사층(3020)상에 형성될 수 있고, 발광 다이오드 구조체(300) 및 반사층(3020)을 보호할 수 있다. 중간층(3030)은 절연물을 포함하도록 형성하고, 광투과성이 높은 재질로 형성할 수 있다.
제1 대향 전극(FE1) 및 제3 대향 전극(FE3)이 중간층(3030)상에 형성되고, 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제3 발광 다이오드 유닛(LU3)의 제2 전극(TE3)과 각각 전기적으로 연결된다.
커버층(CL)은 절연 물질을 포함하고, 광투과도가 높은 물질을 이용하여 제1 대향 전극(FE1) 및 제3 대향 전극(FE3)상에 형성한다.
선택적 실시예로서 저광투과 부재(OBU:low light transmission member)가 적어도 발광 다이오드 구조체(300)의 상부에 발광 다이오드 구조체(300)와 중첩되도록 형성될 수 있다.
선택적 실시예로서 도 15 및 도 16에 도시한 것과 같이 저광투과 부재(OBU:low light transmission member)는 발광 다이오드 구조체(300)보다 큰 폭(OBUW)을 갖고, 발광 다이오드 구조체(300)보다 큰 면적을 가질 수 있어서, 발광 다이오드 구조체(300)를 완전히 덮을수도 있다.
제1 대향 전극(FE1) 및 제3 대향 전극(FE3)이 서로 이격되도록 각각 배치될 수 있다. 또한, 선택적 실시예로서 전술한 도 7에서와 같이 제1 픽셀(P1) 및 제3 픽셀(P3)에 공통되도록 형성될 수 있다.
또한, 선택적 실시예로서 대향 전극(FE)을 네 개의 픽셀(P1, P2, P3, P4)에 공통으로 형성할 수 있고, 다른 예로서 모든 픽셀에 공통되도록 형성될 수 있다.
또한, 선택적 실시예로서 커버층(CL)이 저광투과 부재(OBU)의 상부에 형성될 수 있다.
선택적 실시예로서 도시하지 않았으나 저광투과 부재(OBU)상에 봉지 부재(미도시)가 더 포함될 수 있고, 봉지 부재(미도시)는 유리, 금속 또는 플라스틱을 포함할 수 있다.
또한, 봉지 부재(미도시)는 유기층 또는 무기층이 하나 이상 적층된 형태를 가질 수 있다.
본 실시예의 디스플레이 장치(3000)는 적어도 복수의 픽셀(P1, P2, P3, P4) 및 발광 다이오드 구조체(300)를 포함한다.
발광 다이오드 구조체(300)는 복수의 픽셀(P1, P2, P3, P4)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1)은 제1 픽셀(P1)에 대응되고, 제2 발광 다이오드 유닛(LU2)은 제2 픽셀(P2)에 대응되고, 제3 발광 다이오드 유닛(LU3)은 제3 픽셀(P3)에 대응되고, 제4 발광 다이오드 유닛(LU4)은 제4 픽셀(P4)에 대응된다.
하나의 발광 다이오드 구조체(300)를 통하여 네 개의 픽셀(P1, P2, P3, P4)에서 광이 구현되도록 하여 디스플레이 장치(3000)의 구동을 용이하게 할 수 있다.
이 때 발광 다이오드 구조체(300)의 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 상호 전기적 영향을 감소 또는 방지할 수 있다. 또한, 선택적 실시예로서 이격 부재(SU)가 광투과 감소 물질, 예를들면 블랙 매트릭스 물질을 포함할 경우 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 상호 광의 간섭으로 인한 영향을 감소 또는 방지하여 디스플레이 장치(3000)의 광특성을 향상하고 화질 특성을 향상할 수 있다.
선택적 실시예로서 반사층(3020)을 배치하여 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2) 및 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)에서 발생한 광이 반사층(3020)을 통하여 반사되어 디스플레이 장치(3000)의 광효율이 향상할 수 있다.
특히, 본 실시예에서 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)이 서로 인접하도록 배치되어 이와 대응되도록 서로 인접하도록 배치된 제1, 2, 3 4 픽셀(P1, P2, P3, P4)로 광이 용이하게 취출되도록 할 수 있다.
또한, 선택적 실시예로서 반사층(3020)이 반사 경사층(3021)을 구비하도록 하여 사용자측으로 광이 더 많이 반사되도록 할 수 있고, 이를 통하여 디스플레이 장치(3000)의 화질 특성을 향상할 수 있다.
기타 발광 다이오드 구조체(300)에 대한 구체적인 동작 및 효과에 대한 설명은 전술한 실시예와 동일하므로 생략한다.
도 17a 및 도 17b는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
선택적 실시예로서 도 17a는 전술한 디스플레이 장치(3000)의 픽셀 배치를 보여주는 것일 수 있다.
도 17a를 참조하면 제1 픽셀(P1)과 제3 픽셀(P3)은 제1 방향, 즉 도 17a의 X축 방향으로 서로 인접하도록 배열되어 있다. 제2 픽셀(P2)과 제4 픽셀(P4)은 제1 방향(도 17a의 X축 방향)과 교차하는 제2 방향, 즉 도 17a의 Y축 방향으로 서로 인접하도록 배열되어 있다.
발광 다이오드 구조체(300)는 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
즉, 서로 인접한 4개의 픽셀(P1, P2, P3, P4)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
선택적 실시예로서 서로 인접한 4개의 픽셀(P1, P2, P3, P4)은 발광 다이오드 구조체(300)를 중심으로 십자(cross)형태를 가질 수 있다.
선택적 실시예로서 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 동일한 제1색의 광을 구현할 수 있다.
또한, 제1 픽셀(P1) 및 제2 픽셀(P2)과 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다.
제5 픽셀(P5)과 제7 픽셀(P7)은 제1 방향, 즉 도 17a의 X축 방향으로 서로 인접하도록 배열되어 있다. 제6 픽셀(P6)과 제8 픽셀(P8)은 제1 방향(도 17a의 X축 방향)과 교차하는 제2 방향, 즉 도 17a의 Y축 방향으로 서로 인접하도록 배열되어 있다.
발광 다이오드 구조체(300)는 제5 픽셀(P5), 제6 픽셀(P6), 제7 픽셀(P7) 및 제8 픽셀(P8)에 대응될 수 있다.
즉, 서로 인접한 4개의 픽셀(P5, P6, P7, P8)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
선택적 실시예로서 서로 인접한 4개의 픽셀(P5, P6, P7, P8)은 발광 다이오드 구조체(300)를 중심으로 십자(cross)형태를 가질 수 있다. 또한, 이러한 4개의 픽셀(P5, P6, P7, P8)은 전술한 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 제1 방향(도 17a의 X축 방향)으로 나란하지 않고 어긋나게 인접하도록 배치될 수 있다.
선택적 실시예로서 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)이 구현하는 제1색과 상이한 제2색을 구현할 수 있다.
또한, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4) 및 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)과 제1 방향(도 17a의 X축 방향)으로 나란하지 않고 어긋나게 인접하고, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4) 및 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)과 제2 방향(도 17a의 Y축 방향)으로 나란하지 않고 어긋나게 인접하도록 제9, 10, 11, 12 픽셀(P9, P10, P11)이 배치될 수 있다.
또한, 제9, 10, 11, 12 픽셀(P9, P10, P11)은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)이 구현하는 제1색 및 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 구현하는 제2색과 상이한 제3 색을 구현할 수 있다.
상기의 각 픽셀이 색을 구현하는 것은 발광 다이오드 구조체(300)의 발광 다이오 유닛을 제어하여 다른 색을 발광하도록 정할 수 있다.
또한, 선택적 실시예로서 모든 픽셀에 구비된 발광 다이오드 구조체(100)들이 같은 색을 발광하도록 하고, 추가로 색변환층(미도시), 색변환 필터(미도시), 컬러 필터등을 이용하여 각 픽셀들 별로 색을 다르게 제어할 수있다.
도 17b는 도 17a의 변형예로서 픽셀들의 배치는 동일하고, 발광 다이오드 구조체(300')가 발광 다이오드 구조체(300)와 약간 상이하다. 구체적으로 발광 다이오드 구조체(300')는 도 17a의 발광 다이오드 구조체(300)의 각 발광 다이오드 유닛(LU1, LU2, LU3, LU4)가 픽셀(P1, P2, P3, P4)에 대응되는 위치가 약간 다르다.
또한, 발광 다이오드 구조체(300')의 이격 부재(SU)는 발광 다이오드 구조체(300)의 이격 부재(SU)와 상이하다. 구체적으로 발광 다이오드 구조체(300)와 비교할 때 발광 다이오드 구조체(300')의 이격 부재(SU)는 제1, 2, 3, 4 격벽(SU1, SU2, SU3, SU4)을 더 포함한다.
발광 다이오드 구조체(300')의 제1 발광 다이오드 유닛(LU1)의 측면들 중 일 측면은 제1 픽셀(P1)에 대응되고 이와 인접한 다른 측면은 제2 픽셀(P2)에 대응될 수 있다. 제1 격벽(SU1)은 제1 발광 다이오드 유닛(LU1)의 측면 중 제2 픽셀(P2)에 대응되는 측면에 배치될 수 있다. 이를 통하여 제1 발광 다이오드 유닛(LU1)에서 발생한 광이 제2 픽셀(P2)에 영향을 주는 것을 감소 또는 방지할 수 있고, 광이 제1 픽셀(P1)을 향하는 방향(화살표 방향)으로 주로 취출되도록 할 수 있다.
발광 다이오드 구조체(300')의 제2 발광 다이오드 유닛(LU2)의 측면들 중 일 측면은 제2 픽셀(P2)에 대응되고 이와 인접한 다른 측면은 제3 픽셀(P3)에 대응될 수 있다. 제2 격벽(SU2)은 제2 발광 다이오드 유닛(LU2)의 측면 중 제3 픽셀(P3)에 대응되는 측면에 배치될 수 있다. 이를 통하여 제2 발광 다이오드 유닛(LU2)에서 발생한 광이 제3 픽셀(P3)에 영향을 주는 것을 감소 또는 방지할 수 있고, 광이 제2 픽셀(P2)을 향하는 방향(화살표 방향)으로 주로 취출되도록 할 수 있다.
발광 다이오드 구조체(300')의 제3 발광 다이오드 유닛(LU3)의 측면들 중 일 측면은 제3 픽셀(P3)에 대응되고 이와 인접한 다른 측면은 제4 픽셀(P4)에 대응될 수 있다. 제3 격벽(SU4)은 제3 발광 다이오드 유닛(LU3)의 측면 중 제4 픽셀(P4)에 대응되는 측면에 배치될 수 있다. 이를 통하여 제3 발광 다이오드 유닛(LU3)에서 발생한 광이 제4 픽셀(P4)에 영향을 주는 것을 감소 또는 방지할 수 있고, 광이 제3 픽셀(P3)을 향하는 방향(화살표 방향)으로 주로 취출되도록 할 수 있다.
발광 다이오드 구조체(300')의 제4 발광 다이오드 유닛(LU4)의 측면들 중 일 측면은 제4 픽셀(P4)에 대응되고 이와 인접한 다른 측면은 제1 픽셀(P1)에 대응될 수 있다. 제4 격벽(SU4)은 제4 발광 다이오드 유닛(LU4)의 측면 중 제1 픽셀(P1)에 대응되는 측면에 배치될 수 있다. 이를 통하여 제4 발광 다이오드 유닛(LU4)에서 발생한 광이 제1 픽셀(P1)에 영향을 주는 것을 감소 또는 방지할 수 있고, 광이 제4 픽셀(P4)을 향하는 방향(화살표 방향)으로 주로 취출되도록 할 수 있다.
도 18은 본 발명의 또 다른 실시예에 관한 디스플레이 장치를 개략적으로 도시한 평면도이고, 도 19는 도 18의 ⅩⅠ-ⅩⅠ 선을 따라 절취한 단면도이다.
본 실시예의 디스플레이 장치(4000)는 기판(4001)상에 배치된 복수의 픽셀(P)을 구비한다. 이러한 픽셀(P)을 통하여 사용자는 하나 이상의 이미지를 인식할 수 있다.
또한, 디스플레이 장치(4000)는 복수의 픽셀(P)과 하나 이상의 발광 다이오드 구조체(300)를 포함할 수 있다.
발광 다이오드 구조체(300)는 전술한 도 12의 발광 다이오드 구조체(300)와 동일하므로 발광 다이오드 구조체(300)의 각 부재에 대한 구체적인 설명은 생략한다.
도 18을 참조하면 4 개의 픽셀(P1, P2, P3, P4)은 서로 인접하도록 배치된다. 즉, 제1 픽셀(P1)과 제2 픽셀(P2)은 제1 방향(도 18의 X축 방향)으로 서로 인접하도록 배열되어 있다. 제2 픽셀(P2)과 제3 픽셀(P3)은 제1 방향(도 18의 X축 방향)과 교차하는 제2 방향(도 18의 Y축 방향)으로 서로 인접하도록 배열되어 있다. 또한, 3 픽셀(P3)과 제4 픽셀(P4)은 제1 방향(도 18의 X축 방향)으로 서로 인접하도록 배열되어 있다. 제4 픽셀(P4)과 제1 픽셀(P1)은 제1 방향(도 18의 X축 방향)과 교차하는 제2 방향(도 18의 Y축 방향)으로 서로 인접하도록 배열되어 있다.
발광 다이오드 구조체(300)는 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
즉, 서로 인접한 4개의 픽셀(P1, P2, P3, P4)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
선택적 실시예로서 서로 인접한 4개의 픽셀(P1, P2, P3, P4)은 발광 다이오드 구조체(300)를 중심으로 사각형과 유사한 형태를 가질 수 있다.
또한, 발광 다이오드 구조체(300)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)를 포함하고, 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)는 각각 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
그리고, 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에는 각각 적어도 하나의 박막 트랜지스터가 포함된다.
도 19를 참조하면서 구체적으로 설명한다. 설명의 편의를 위하여 제1 픽셀(P1) 및 제2 픽셀(P2)을 예로 들어 설명하는 것으로서, 제2 픽셀(P2) 및 제4 픽셀(P4)도 모두 각각 하나 이상의 박막 트랜지스터를 구비하고, 제1 픽셀(P1) 및 제2 픽셀(P2)과 거의 동일한 구성을 가질 수 있으므로 구체적인 설명을 생략한다.
도 19를 참조하면 제1 픽셀(P1)은 제1 박막 트랜지스터(TFT1)를 구비하고, 제2 픽셀(P2)은 제2 박막 트랜지스터(TFT2)를 구비한다.
제1 픽셀(P1)의 제1 박막 트랜지스터(TFT1)는 제1 발광 다이오드 유닛(LU1)에 전기적으로 연결되고, 제2 픽셀(P2)의 제2 박막 트랜지스터(TFT2)는 제2 발광 다이오드 유닛(LU2)에 전기적으로 연결될 수 있다.
제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)는 각각 활성층(4003), 게이트 전극(4005), 소스 전극(4007) 및 드레인 전극(4008)을 포함할 수 있다. 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)에 대한 설명은 전술한 실시예의 디스플레이 장치(1000)에서 설명한 바와 동일 또는 유사하므로 구체적인 설명은 생략한다.
또한, 기판(4001), 선택적 실시예로서의 하부 보호층(PFL), 버퍼층(4002)등에 대한 내용도 전술한 실시예와 동일하므로 구체적 설명은 생략한다.
또한, 게이트 절연막(4004), 층간 절연막(4006), 패시베이션막(4009) 등에 대한 내용도 전술한 실시예와 동일하므로 구체적 설명은 생략한다.
제1 픽셀 전극(PE1) 및 제2 픽셀 전극(PE2)도 전술한 실시예와 마찬가지로 패시베이션막(4009)상에 형성되고, 소스 전극(4007) 및 소스 전극(4008) 중 어느 하나, 예를들면 드레인 전극(4008)에 연결될 수 있다.
패시베이션막(4009)상에 발광 다이오드 구조체(300)가 형성된다.
발광 다이오드 구조체(300)의 제1 발광 다이오드 유닛(LU1)과 제1 박막 트랜지스터(TFT1)는 전기적으로 연결되고, 구체적인 예로서 제1 발광 다이오드 유닛(LU1)의 제1 전극(BE1)과 제1 픽셀 전극(PE1)이 전기적으로 연결되어 제1 박막 트랜지스터(TFT1)는 전기적으로 연결될 수 있다.
발광 다이오드 구조체(300)의 제2 발광 다이오드 유닛(LU2)과 제2 박막 트랜지스터(TFT2)는 전기적으로 연결되고, 구체적인 예로서 제2 발광 다이오드 유닛(LU2)의 제1 전극(BE2)과 제2 픽셀 전극(PE2)이 전기적으로 연결되어 제2 박막 트랜지스터(TFT2)와 전기적으로 연결될수 있다.
제1 대향 전극(FE1) 및 제2 대향 전극(FE2)은 각각 제1 픽셀 전극(PE1) 및 제2 픽셀 전극(PE2)과 대향하도록 배치되고, 발광 다이오드 구조체(300)의 제1 발광 다이오드 유닛(LU1) 및 제2 발광 다이오드 유닛(LU2)에 각각 전기적으로 연결된다.
구체적으로 제1 대향 전극(FE1) 및 제2 대향 전극(FE2)은 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제2 발광 다이오드 유닛(LU2)의 제2 전극(TE2)에 각각 전기적으로 연결된다.
선택적 실시예로서 반사층(4020)이 발광 다이오드 구조체(300)의 주변에 형성될 수 있고, 예를들면 반사층(4020)은 패시베이션막(4009)상에 형성될 수 있다.
도시하지 않았으나, 선택적 실시예로서 화소 정의막(미도시)이 전술한 실시예와 마찬가지로 패시베이션막(4009)상에 형성될 수 있고 화소 정의막(4010)은 제1 픽셀(P1), 제3 픽셀(P3), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응되도록 개구부를 구비할 수 있다.
또한, 반사층(4020)은 화소 정의막(미도시)상에 형성될 수 있다.
선택적 실시예로서 발광 다이오드 구조체(300) 및 제1 대향 전극(FE1), 제2 대향 전극(FE2)상에 커버층(CL)이 형성될 수 있고, 커버층(CL)과 제1 대향 전극(FE1), 제2 대향 전극(FE2)의 사이에 중간층(4030)이 형성될 수 있다.
중간층(4030)은 발광 다이오드 구조체(300) 및 반사층(4020)을 보호할 수 있다. 중간층(4030)은 절연물을 포함하도록 형성하고, 광투과성이 높은 재질로 형성할 수 있다.
제1 대향 전극(FE1) 및 제2 대향 전극(FE2)이 중간층(4030)상에 형성되고, 제1 발광 다이오드 유닛(LU1)의 제2 전극(TE1) 및 제2 발광 다이오드 유닛(LU2)의 제2 전극(TE2)과 각각 전기적으로 연결된다.
커버층(CL)은 절연 물질을 포함하고, 광투과도가 높은 물질을 이용하여 제1 대향 전극(FE1) 및 제3 대향 전극(FE3)상에 형성한다.
선택적 실시예로서 반사 부재(LRU)가 적어도 발광 다이오드 구조체(300)의 상부에 발광 다이오드 구조체(300)와 중첩되도록 형성될 수 있다.
또한, 이러한 반사 부재(LRU)는 선택적 실시예로서 전술한 디스플레이 장치(1000, 2000, 3000)에도 선택적으로 적용될 수 있고, 이 때 저광투과 부재(OBU)는 디스플레이 장치(1000, 2000, 3000)에서 생략될 수 있다. 또한, 선택적 실시예로서 본 실시예의 디스플레이 장치(4000)는 반사 부재(LRU)대신 저광투과 부재(OBU)를 구비할 수 있다.
반사 부재(LRU)는 적어도 발광 다이오드 구조체(300)의 상부에 발광 다이오드 구조체(300)와 중첩되도록 형성될 수 있다. 선택적 실시예로서 반사 부재(LRU)는 발광 다이오드 구조체(300)보다 큰 폭을 갖고, 발광 다이오드 구조체(300)보다 큰 면적을 가질 수 있어서, 발광 다이오드 구조체(300)를 완전히 덮을수도 있다.
각 픽셀(P1, P2)에 대응되도록 하나 이상의 광제어 부재(LER)을 더 포함할 수 있다. 선택적 실시예로서 광제어 부재(LER)는 발광 다이오드 구조체(300)와 미 중첩되도록 형성할 수 있다.
선택적 실시예로서 광제어 부재(LER)는 커버층(CL)상에 형성할 수 있다.
도시하지 않았으나 광제어 부재(LER)는 선택적 실시예로서 전술한 실시예의 디스플레이 장치(1000, 2000, 3000)에 적용할 수 있다.
광제어 부재(LER)는 다양한 형태를 가질 수 있고, 예를들면 렌즈와 유사한 형태를 갖고 발광 다이오드 유닛에서 발생한 광을 집광할 수 있고, 산란을 통한 광 균일화를 진행할 수 있다.
이를 위해 광제어 부재(LER)는 볼록한 렌즈와 유사한 형태 외에도 오목한 렌즈, 방울 패턴, 뾰족한 패턴, 또는 곡면을 갖는 패턴 등 다양한 형태를 가질 수 있다.
제1 대향 전극(FE1) 및 제3 대향 전극(FE3)이 서로 이격되도록 각각 배치될 수 있다. 또한, 선택적 실시예로서 전술한 도 7에서와 같이 제1 픽셀(P1) 및 제2 픽셀(P2)에 공통되도록 형성될 수 있다.
또한, 선택적 실시예로서 대향 전극(FE)을 네 개의 픽셀(P1, P2, P3, P4)에 공통으로 형성할 수 있고, 다른 예로서 모든 픽셀에 공통되도록 형성될 수 있다.
또한, 선택적 실시예로서 커버층(CL)이 반사 부재(LRU)의 상부에 형성될 수 있다.
선택적 실시예로서 도시하지 않았으나 반사 부재(LRU)상에 봉지 부재(미도시)가 더 포함될 수 있고, 봉지 부재(미도시)는 유리, 금속 또는 플라스틱을 포함할 수 있다.
또한, 봉지 부재(미도시)는 유기층 또는 무기층이 하나 이상 적층된 형태를 가질 수 있다.
본 실시예의 디스플레이 장치(4000)는 적어도 복수의 픽셀(P1, P2, P3, P4) 및 발광 다이오드 구조체(300)를 포함한다.
발광 다이오드 구조체(300)는 복수의 픽셀(P1, P2, P3, P4)의 사이에 배치되어 제1 발광 다이오드 유닛(LU1)은 제1 픽셀(P1)에 대응되고, 제2 발광 다이오드 유닛(LU2)은 제2 픽셀(P2)에 대응되고, 제3 발광 다이오드 유닛(LU3)은 제3 픽셀(P3)에 대응되고, 제4 발광 다이오드 유닛(LU4)은 제4 픽셀(P4)에 대응된다.
하나의 발광 다이오드 구조체(300)를 통하여 네 개의 픽셀(P1, P2, P3, P4)에서 광이 구현되도록 하여 디스플레이 장치(4000)의 구동을 용이하게 할 수 있다.
이 때 발광 다이오드 구조체(300)의 이격 부재(SU)는 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 상호 전기적 영향을 감소 또는 방지할 수 있다. 또한, 선택적 실시예로서 이격 부재(SU)가 광투과 감소 물질, 예를들면 블랙 매트릭스 물질을 포함할 경우 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2), 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)의 상호 광의 간섭으로 인한 영향을 감소 또는 방지하여 디스플레이 장치(4000)의 광특성을 향상하고 화질 특성을 향상할 수 있다.
선택적 실시예로서 반사층(4020)을 배치하여 제1 발광 다이오드 유닛(LU1), 제2 발광 다이오드 유닛(LU2) 및 제3 발광 다이오드 유닛(LU3) 및 제4 발광 다이오드 유닛(LU4)에서 발생한 광이 반사층(4020)을 통하여 반사되어 디스플레이 장치(4000)의 광효율이 향상할 수 있다.
또한, 광제어 부재(LER)을 이용하여 사용자 측으로 광취출 효과를 향상하고, 광균일도를 향상하여 디스플레이 장치(4000)의 화질 특성을 향상할 수 있다.
도 20a 및 도 20b는 본 발명의 일 실시예에 관한 디스플레이 장치에 구비되는 픽셀 배치의 다양한 예시를 보여주는 평면도들이다.
도 20a를 참조하면 4 개의 픽셀(P1, P2, P3, P4)은 서로 인접하도록 배치된다. 즉, 제1 픽셀(P1)과 제2 픽셀(P2)은 제1 방향(도 20a의 X축 방향)으로 서로 인접하도록 배열되어 있다. 제2 픽셀(P2)과 제3 픽셀(P3)은 제1 방향(도 20a의 X축 방향)과 교차하는 제2 방향(도 20a의 Y축 방향)으로 서로 인접하도록 배열되어 있다. 또한, 제3 픽셀(P3)과 제4 픽셀(P4)은 제1 방향(도 20a의 X축 방향)으로 서로 인접하도록 배열되어 있다. 제4 픽셀(P4)과 제1 픽셀(P1)은 제1 방향(도 20a의 X축 방향)과 교차하는 제2 방향(도 20a의 Y축 방향)으로 서로 인접하도록 배열되어 있다.발광 다이오드 구조체(300)는 제1 픽셀(P1), 제2 픽셀(P2), 제3 픽셀(P3) 및 제4 픽셀(P4)에 대응될 수 있다.
즉, 서로 인접한 4개의 픽셀(P1, P2, P3, P4)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
선택적 실시예로서 서로 인접한 4개의 픽셀(P1, P2, P3, P4)은 발광 다이오드 구조체(300)를 중심으로 사각형과 유사한 형태를 가질 수 있다.
선택적 실시예로서 제1 픽셀(P1)은 제1색의 광을 구현할 수 있다. 제2 픽셀 (P2) 및 제3 픽셀(P3)은 동일한 색으로서 제1 픽셀(P1)이 구현하는 제1 색과 상이한 제2 색의 광을 구현할 수 있다. 제4 픽셀(P4)은 제1 픽셀(P1)이 구현하는 제1 색 및 제2 픽셀 (P2) 및 제3 픽셀(P3)이 구현하는 제2 색과 상이한 제3 색의 광을 구현할 수 있다.
또한, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다. 구체적으로 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 제1 방향(도 20a의 X축 방향)으로 인접하도록 제5, 6, 7, 8 픽셀(P5, P6, P7, P8)이 배열될 수 있다.
제5, 6, 7, 8 픽셀(P5, P6, P7, P8)의 각각은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)의 각각과 동일한 색의 광을 구현할 수 있다.
또한, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)이 배열될 수 있다. 구체적으로 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 제1 방향(도 20a의 X축 방향)과 교차하는 제2 방향(도 20a의 Y축 방향)으로 인접하도록 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)이 배열될 수 있다.
제9, 10, 11, 12 픽셀(P9, P10, P11, P12)의 각각은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)의 각각과 동일한 색의 광을 구현할 수 있다.
또한, 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)과 인접하도록 제13, 14, 15, 16 픽셀(P13, P14, P15, P16)이 배열될 수 있다. 구체적으로 제9, 10, 11, 12 픽셀(P9, P10, P11, P12)과 제1 방향(도 20a의 X축 방향)으로 인접하도록 제13, 14, 15, 16 픽셀(P13, P14, P15, P16)이 배열될 수 있다.
제13, 14, 15, 16 픽셀(P13, P14, P15, P16)의 각각은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)의 각각과 동일한 색의 광을 구현할 수 있다.
상기의 각 픽셀이 색을 구현하는 것은 발광 다이오드 구조체(300)의 발광 다이오 유닛을 제어하여 다른 색을 발광하도록 정할 수 있다.
또한, 선택적 실시예로서 모든 픽셀에 구비된 발광 다이오드 구조체(100)들이 같은 색을 발광하도록 하고, 추가로 색변환층(미도시), 색변환 필터(미도시), 컬러 필터등을 이용하여 각 픽셀들 별로 색을 다르게 제어할 수있다.
도 20b를 참조하면 도 20a의 픽셀들과 발광 다이오드의 상호간의 배치는 유사하다. 즉, 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)은 서로 인접하도록 배치된다. 그리고, 서로 인접한 4개의 픽셀(P1, P2, P3, P4)에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
또한, 다른 네 개의 픽셀들도 서로 인접하도록 배치되고, 이러한 서로 인접한 네 개의 픽셀들에 대응되도록 하나의 발광 다이오드 구조체(300)가 배치될 수 있다.
이러한 하나의 발광 다이오드 구조체(300)를 중심으로 한 네 개의 픽셀들은 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)과 인접하도록 배치될 수 있는데, 제1 방향(Y축 방향) 및 제2 방향(X축 방향)이 아닌, 제1 방향(Y축 방향) 및 제2 방향(X축 방향)에 대하여 90도보다 작은 각 또는 90보다 큰 각을 갖도록 경사진 제3 방향으로 인접하도록 배치될 수 있다.
도 20a와 비교할 때 제1, 2, 3, 4 픽셀(P1, P2, P3, P4)는 제1 방향(Y축 방향) 및 제2 방향(X축 방향)이 아닌, 제1 방향(Y축 방향) 및 제2 방향(X축 방향)에 대하여 90도보다 작은 각 또는 90보다 큰 각을 갖도록 경사진 제3 방향으로 인접하도록 배치된다.
도 20a 및 도 20b의 제1 방향, 제2 방향 및 제3 방향은 다양하게 정의될 수 있다. 즉, 디스플레이 장치의 가장자리를 기준으로 정할 수 있다. 또한, 선택적 실시예로서 이러한 도 20a 내지 도 20b의 제1 방향, 제2 방향 및 제3 방향은 사용자가 디스플레이 장치를 사용 시 사용자의 눈을 기준으로 한 방향일 수 있다.
또한, 선택적 실시예로서 제1 픽셀(P1)은 제1 색의 광을 구현하고, 제2 픽셀(P2) 및 제4 픽셀(P4)은 제1 픽셀(P1)이 구현하는 제1 색과 상이한 제2 색의 광을 구현할 수 있다. 제3 픽셀(P3)은 제1 픽셀(P1)이 구현하는 제1 색과 상이하고, 제2픽셀(P2) 및 제4 픽셀(P4)이 구현하는 제2 색과 상이한 제3 색의 광을 구현할 수있다.
이러한 다양한 셀배치를 통하여 사용자 편의에 대응하고, 다양한 용도와 화질 특성을 갖는 디스플레이 장치를 구현할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200,300: 발광 다이오드 구조체
LU1, LU2, LU3, LU4: 발광 다이오드 유닛
SU: 이격 부재
1000, 2000, 3000, 4000: 디스플레이 장치

Claims (20)

  1. 복수의 발광 다이오드 유닛 및 이격 부재를 포함하고,
    상기 복수의 발광 다이오드 유닛 중 일 발광 다이오드 유닛은,
    n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 배치된 광활성층을 구비하는 적층체;
    상기 적층체의 일면을 향하도록 배치되고, 상기 n형 반도체층 및 상기 p형 반도체층 중 하나에 전기적으로 연결된 제1 전극; 및
    상기 적층체의 면 중 상기 제1 전극이 향하는 면의 반대면을 향하도록 배치되고 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제2 전극을 포함하고,
    상기 이격 부재는 상기 복수의 발광 다이오드 유닛 중 적어도 서로 인접한 두 개의 발광 다이오드 유닛 사이에 배치되어 상기 서로 인접한 두 개의 발광 다이오드 유닛을 간격을 갖고 이격시키고,
    상기 복수의 발광 다이오드 유닛 중 서로 인접하도록 배치된 두 개의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배치되고,
    상기 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 상기 제1 방향 또는 이와 교차하는 제2 방향의 측면에서 광을 발생하는 발광 다이오드 구조체.
  2. 제1 항에 있어서,
    상기 복수의 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 하나 이상의 측면에서 광을 발생하는 발광 다이오드 구조체.
  3. 삭제
  4. 제1 항에 있어서,
    상기 이격 부재는 상기 복수의 발광 다이오드 유닛의 측면 중 적어도 일 측면에 대응되는 하나 이상의 격벽을 더 포함하는 발광 다이오드 구조체.
  5. 제1 항에 있어서,
    상기 복수의 발광 다이오드 유닛은,
    제1 방향으로 서로 인접한 두 개의 발광 다이오드 유닛 및 상기 제1 방향과 교차하는 방향으로 서로 인접한 두 개의 발광 다이오드 유닛을 더 포함하는 발광 다이오드 구조체.
  6. 복수의 픽셀 및 하나 이상의 발광 다이오드 구조체를 포함하고,
    상기 하나 이상의 발광 다이오드 구조체 중 일 발광 다이오드 구조체는 적어도 서로 인접한 복수의 픽셀에 대응되도록 배치되고,
    상기 하나 이상의 발광 다이오드 구조체의 일 발광 다이오드 구조체는 복수의 발광 다이오드 유닛 및 이격 부재를 포함하고,
    상기 복수의 발광 다이오드 유닛의 각 발광 다이오드 유닛은,
    n형 반도체층, p형 반도체층 및 상기 n형 반도체층과 p형 반도체층 사이에 배치된 광활성층을 구비하는 적층체;
    상기 적층체의 일면을 향하도록 배치되고, 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제1 전극; 및
    상기 적층체의 면 중 상기 제1 전극이 향하는 면의 반대면을 향하도록 배치되고 상기 n형 반도체층 및 p형 반도체층 중 하나에 전기적으로 연결된 제2 전극을 포함하고,
    상기 이격 부재는 상기 복수의 발광 다이오드 유닛 중 적어도 서로 인접한 두 개의 발광 다이오드 유닛 사이에 배치되어 상기 서로 인접한 두 개의 발광 다이오드 유닛을 간격을 갖고 이격시키고,
    상기 복수의 발광 다이오드 유닛 중 서로 인접하도록 배치된 두 개의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배치되고,
    상기 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 상기 제1 방향 또는 이와 교차하는 제2 방향의 측면에서 광을 발생하는 디스플레이 장치.
  7. 제6 항에 있어서,
    상기 복수의 발광 다이오드 유닛의 각 발광 다이오드 유닛은 복수의 서로 인접한 복수의 픽셀 중 각 픽셀에 대응되도록 배치된 디스플레이 장치.
  8. 제6 항에 있어서,
    상기 발광 다이오드 구조체의 복수의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배열된 두 개의 발광 다이오드 유닛들을 포함하고,
    상기 복수의 픽셀 중 상기 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛들에 대응되는 두 개의 픽셀들은 상기 제1 방향으로 서로 인접하도록 배치된 디스플레이 장치.
  9. 제6 항에 있어서,
    상기 발광 다이오드 구조체의 상기 복수의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛들을 포함하고,
    상기 복수의 픽셀 중 상기 제1 방향으로 서로 인접하도록 배열된 발광 다이오드 유닛에 대응되는 픽셀들은 상기 제1 방향과 교차하는 제2 방향으로 서로 인접하도록 배치된 디스플레이 장치.
  10. 제6 항에 있어서,
    상기 복수의 픽셀의 각각은 적어도 하나의 박막 트랜지스터를 더 포함하고,
    상기 발광 다이오드 구조체의 각 발광 다이오드 유닛은 상기 박막 트랜지스터에 전기적으로 연결된 디스플레이 장치.
  11. 제10 항에 있어서,
    상기 복수의 픽셀의 각각은 적어도 상기 박막 트랜지스터와 상기 발광 다이오드 구조체의 각 발광 다이오드 유닛을 전기적으로 연결하는 픽셀 전극 및 상기 발광 다이오드 구조체의 각 발광 다이오드에 전기적으로 연결된 대향 전극을 더 포함하는 디스플레이 장치.
  12. 제6 항에 있어서,
    상기 복수의 픽셀에 대응되도록 배치되어 상기 발광 다이오드 유닛에서 발생한 광을 반사하는 반사층을 더 포함하는 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 반사층은 반사 경사층을 포함하는 디스플레이 장치.
  14. 제6 항에 있어서,
    상기 복수의 픽셀을 정의하도록 개구부를 포함하고 절연 물질을 포함하는 화소 정의막을 더 포함하는 디스플레이 장치.
  15. 제14 항에 있어서,
    상기 화소 정의막의 개구부는 적어도 상기 복수의 픽셀에 대응되도록 배치되고,
    상기 발광 다이오드 구조체는 상기 개구부에 대응되도록 배치되는 디스플레이 장치.
  16. 제6 항에 있어서,
    상기 복수의 픽셀에 대응되도록 배치되어 상기 발광 다이오드 유닛에서 발생한 광을 제어하는 광제어 부재를 더 포함하는 디스플레이 장치.
  17. 제6 항에 있어서,
    상기 복수의 발광 다이오드 유닛은,
    제1 방향으로 서로 인접한 두 개의 발광 다이오드 유닛 및 상기 제1 방향과 교차하는 제2 방향으로 서로 인접한 두 개의 발광 다이오드를 더 포함하고,
    상기 복수의 픽셀은 상기 제1 방향으로 인접한 두 개의 발광 다이오드 유닛에 대응되고 서로 인접한 두 개의 픽셀 및 상기 제2 방향으로 인접한 두 개의 발광 다이오드 유닛에 대응되고 서로 인접한 두 개의 픽셀을 포함하는 디스플레이 장치.
  18. 제6 항에 있어서,
    상기 복수의 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 하나 이상의 측면에서 광을 발생하는 디스플레이 장치.
  19. 제6 항에 있어서,
    상기 복수의 발광 다이오드 유닛 중 서로 인접하도록 배치된 두 개의 발광 다이오드 유닛은 적어도 제1 방향으로 서로 인접하도록 배치되고,
    상기 발광 다이오드 유닛은 상기 제1 전극과 제2 전극 사이에 위치하는 복수의 측면들 중 상기 제1 방향 또는 이와 교차하는 제2 방향의 측면에서 광을 발생하는 디스플레이 장치.
  20. 제6 항에 있어서,
    상기 이격 부재는 상기 복수의 발광 다이오드 유닛의 측면 중 적어도 일 측면에 대응되는 하나 이상의 격벽을 더 포함하는 디스플레이 장치.
KR1020150122873A 2015-08-31 2015-08-31 발광 다이오드 구조체 및 디스플레이 장치 KR102424975B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150122873A KR102424975B1 (ko) 2015-08-31 2015-08-31 발광 다이오드 구조체 및 디스플레이 장치
US15/150,682 US10084009B2 (en) 2015-08-31 2016-05-10 Light-emitting diode structure including separation unit between light-emitting diode units and display apparatus including the same
EP16180624.5A EP3136438B1 (en) 2015-08-31 2016-07-21 Light-emitting diode based display apparatus
CN201610702853.9A CN106486470B (zh) 2015-08-31 2016-08-22 发光二极管结构和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122873A KR102424975B1 (ko) 2015-08-31 2015-08-31 발광 다이오드 구조체 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170026917A KR20170026917A (ko) 2017-03-09
KR102424975B1 true KR102424975B1 (ko) 2022-07-26

Family

ID=56497683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122873A KR102424975B1 (ko) 2015-08-31 2015-08-31 발광 다이오드 구조체 및 디스플레이 장치

Country Status (4)

Country Link
US (1) US10084009B2 (ko)
EP (1) EP3136438B1 (ko)
KR (1) KR102424975B1 (ko)
CN (1) CN106486470B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102528300B1 (ko) * 2016-03-10 2023-05-04 삼성디스플레이 주식회사 디스플레이 장치
US11916096B2 (en) 2017-02-09 2024-02-27 Vuereal Inc. Circuit and system integration onto a micro-device substrate
US20200013761A1 (en) * 2017-02-09 2020-01-09 Vuereal Inc. Circuit and system integration onto a microdevice substrate
KR102422091B1 (ko) 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
FR3077653A1 (fr) 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device
CN111063691A (zh) * 2018-10-16 2020-04-24 维耶尔公司 将电路和系统集成到微型装置基板上
US11145251B2 (en) * 2018-10-23 2021-10-12 Innolux Corporation Display device
CN111384293B (zh) * 2018-12-31 2023-06-09 乐金显示有限公司 发光二极管显示装置
US10885832B1 (en) 2019-07-08 2021-01-05 Innolux Corporation Display device
CN114072914A (zh) * 2019-07-10 2022-02-18 日亚化学工业株式会社 图像显示装置的制造方法及图像显示装置
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
US20210151649A1 (en) * 2019-11-18 2021-05-20 Facebook Technologies, Llc Bonding of light emitting diode arrays
CN113707038A (zh) * 2020-05-22 2021-11-26 北京芯海视界三维科技有限公司 发光模组、显示模组、显示屏及显示器
KR20210149271A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
TWI748736B (zh) * 2020-11-06 2021-12-01 友達光電股份有限公司 發光裝置及其製作方法
CN113192941A (zh) * 2021-05-16 2021-07-30 宁波赛富电子有限公司 Led显示构件
CN118572002B (zh) * 2024-07-31 2024-09-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
US6737801B2 (en) * 2000-06-28 2004-05-18 The Fox Group, Inc. Integrated color LED chip
JP2004127604A (ja) * 2002-09-30 2004-04-22 Citizen Electronics Co Ltd 発光ダイオード及びバックライトユニット
GB0302580D0 (en) 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100874458B1 (ko) 2007-11-22 2008-12-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조방법
SG178067A1 (en) * 2009-07-30 2012-03-29 3M Innovative Properties Co Pixelated led
JP5463901B2 (ja) * 2009-12-24 2014-04-09 日亜化学工業株式会社 発光装置
KR101826982B1 (ko) * 2011-08-29 2018-02-07 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101452768B1 (ko) 2012-08-21 2014-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
KR101513641B1 (ko) 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
CN108336126B (zh) * 2015-02-13 2021-01-26 京东方科技集团股份有限公司 像素结构、显示装置以及像素结构的制作方法
KR102306652B1 (ko) * 2015-04-28 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
EP3136438B1 (en) 2021-08-25
CN106486470A (zh) 2017-03-08
US10084009B2 (en) 2018-09-25
CN106486470B (zh) 2022-02-08
EP3136438A1 (en) 2017-03-01
KR20170026917A (ko) 2017-03-09
US20170062515A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
KR102424975B1 (ko) 발광 다이오드 구조체 및 디스플레이 장치
KR102642102B1 (ko) 표시 장치 및 이의 제조 방법
CN107610602B (zh) 像素结构、显示设备以及制造该像素结构的方法
US11114582B2 (en) Display apparatus with increased self-alignment efficiency
JP7197686B2 (ja) 発光素子、及びその製造方法、並びに発光素子を備えた表示装置
KR102606570B1 (ko) 표시패널 및 그 제조방법
US20190115407A1 (en) Display panel and method of fabricating the same
KR102631443B1 (ko) 표시패널 및 그 제조방법
KR20060095718A (ko) 전계발광 디스플레이 장치
KR102711128B1 (ko) 표시 장치 및 이의 제조 방법
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR102708648B1 (ko) 표시 장치
KR102481385B1 (ko) 폴딩 가능한 디스플레이 장치 및 그 제조방법
US11742470B2 (en) Display device and method of manufacturing the same
KR102712725B1 (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230246139A1 (en) Display device and method for fabricating the same
KR20240150733A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN118472000A (zh) 显示装置及制造显示装置的方法
CN115347014A (zh) 显示装置及制造显示装置的方法
KR20230132649A (ko) 표시 장치 및 이의 제조 방법
KR20210022800A (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant