CN106486470B - 发光二极管结构和显示装置 - Google Patents

发光二极管结构和显示装置 Download PDF

Info

Publication number
CN106486470B
CN106486470B CN201610702853.9A CN201610702853A CN106486470B CN 106486470 B CN106486470 B CN 106486470B CN 201610702853 A CN201610702853 A CN 201610702853A CN 106486470 B CN106486470 B CN 106486470B
Authority
CN
China
Prior art keywords
emitting diode
light emitting
pixel
light
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610702853.9A
Other languages
English (en)
Other versions
CN106486470A (zh
Inventor
金旻首
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106486470A publication Critical patent/CN106486470A/zh
Application granted granted Critical
Publication of CN106486470B publication Critical patent/CN106486470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

提供了发光二极管结构和显示装置。所述发光二极管结构包括：分隔单元和多个发光二极管单元，其中，所述多个发光二极管单元中的一个包括：堆叠结构，包括n型半导体层、p型半导体层和布置在n型半导体层与p型半导体层之间的光活性层；第一电极，面对堆叠结构的表面，并电连接到n型半导体层和p型半导体层中的一者；第二电极，面对堆叠结构的在与第一电极面对的表面对面的表面，并电连接到n型半导体层和p型半导体层中的另一者，分隔单元布置在所述多个发光二极管单元中的至少两个相邻的发光二极管单元之间，并将两个发光二极管单元彼此分隔开。

Description

发光二极管结构和显示装置
本申请要求于2015年8月31日提交的第10-2015-0122873号韩国专利申请的优先权和从其产生的全部权益，通过引用将该韩国专利申请的内容全部包含于此。
技术领域
一个或更多个示例性实施例涉及一种发光二极管结构和一种显示装置。
背景技术
近来，显示装置已经被用于各种目的。此外，显示装置根据诸如其厚度和重量的减小的技术发展被广泛地使用。
具体来说，显示装置最近正被广泛地研究并制造为平板显示装置。
因为显示装置可以形成为平板显示装置，所以各种方法可以被用于设计显示装置，显示装置从而可以提供越来越多的功能。
顺便一提的是，作为具有相对简单结构的半导体元件的发光二极管(“LED”)被用于显示装置的设计的各种目的。
发明内容
单个LED非常小，存在对于用于将这样的LED制造成期望的形状并实现具有高光效率的LED的操作的限制。
此外，存在对于改善使用该LED的显示装置的光效率和诸如精确图案化的制造特性的限制。
一个或更多个示例性实施例包括具有改善的光特性、图像质量特性和制造便利性的发光二极管结构以及包括该发光二极管结构的显示装置。
另外的示例性实施例将在随后的描述中部分地被阐述，并且将部分地通过所述描述清楚，或者可通过给出的实施例的实践而被获知。
根据一个或更多个示例性实施例，发光二极管结构包括分隔单元和多个发光二极管单元，其中，所述多个发光二极管单元中的至少一个包括：堆叠结构，包括n型半导体层、p型半导体层和布置在n型半导体层与p型半导体层之间的光活性层；第一电极，布置为面对堆叠结构的表面，并电连接到n型半导体层和p型半导体层中的一者；第二电极，布置为面对堆叠结构的在与第一电极面对的表面对面的表面，并电连接到n型半导体层和p型半导体层中的另一者，分隔单元布置在所述多个发光二极管单元中的彼此相邻的至少两个发光二极管单元之间，并将所述至少两个发光二极管单元彼此分隔开。
在示例性实施例中，所述多个发光二极管单元可以从布置在第一电极与第二电极之间的多个侧表面中的一个或更多个侧表面发射光。
在示例性实施例中，所述多个发光二极管单元中的彼此相邻的所述至少两个发光二极管单元可以至少沿第一方向彼此相邻，发光二极管结构可以从布置在第一电极与第二电极之间的所述多个侧表面中的面对第一方向或与第一方向相交的第二方向的侧表面发射光。
在示例性实施例中，分隔单元还可以包括与所述多个发光二极管单元的侧表面中的至少一个侧表面对应的一个或更多个分隔壁。
在示例性实施例中，所述多个发光二极管单元还可以包括沿第一方向彼此相邻的两个发光二极管单元和沿与第一方向相交的方向彼此相邻的两个发光二极管单元。
根据一个或更多个示例性实施例，显示装置包括多个像素和一个或更多个发光二极管结构，其中，所述一个或更多个发光二极管结构中的任何一个布置为至少对应于彼此相邻的所述多个像素，所述一个或更多个发光二极管结构中的任何一个包括分隔单元和多个发光二极管单元，所述多个发光二极管单元中的每个包括：堆叠结构，包括n型半导体层、p型半导体层和布置在n型半导体层与p型半导体层之间的光活性层；第一电极，面对堆叠结构的表面，并电连接到n型半导体层和p型半导体层中的一者；第二电极，面对堆叠结构的在与第一电极面对的表面对面的表面，并电连接到n型半导体层和p型半导体层中的另一者，分隔单元布置在所述多个发光二极管单元中的彼此相邻的至少两个发光二极管单元之间，并将所述至少两个发光二极管单元彼此分隔开。
在示例性实施例中，所述多个发光二极管单元可以布置为分别对应于彼此相邻的所述多个像素。
在示例性实施例中，发光二极管结构的所述多个发光二极管单元可以包括沿第一方向彼此相邻的至少两个发光二极管单元，所述多个像素中的与沿第一方向彼此相邻的所述至少两个发光二极管单元对应的至少两个像素可以沿第一方向彼此相邻。
在示例性实施例中，发光二极管结构的所述多个发光二极管单元可以包括沿第一方向彼此相邻的发光二极管单元，所述多个像素中的与沿第一方向彼此相邻的发光二极管单元对应的像素可以沿与第一方向相交的第二方向彼此相邻。
在示例性实施例中，所述多个像素中的每个可以包括至少一个薄膜晶体管，发光二极管结构的发光二极管单元中的每个可以电连接到所述至少一个薄膜晶体管。
在示例性实施例中，所述多个像素中的每个可以包括像素电极和对电极，所述像素电极使所述至少一个薄膜晶体管与所述发光二极管结构的所述发光二极管单元中的每个电连接，所述对电极电连接到所述发光二极管结构的所述发光二极管单元中的每个。
在示例性实施例中，显示装置还可以包括布置为对应于所述多个像素并反射由发光二极管单元发射的光的反射层。
在示例性实施例中，反射层可以包括倾斜反射层。
在示例性实施例中，显示装置还可以包括像素限定层，与所述多个像素对应的开口限定在所述像素限定层中，所述像素限定层包括绝缘材料。
在示例性实施例中，像素限定层的所述开口可以布置为至少对应于所述多个像素，发光二极管结构可以布置为对应于所述开口。
在示例性实施例中，显示装置还可以包括布置为对应于所述多个像素并控制由发光二极管单元发射的光的光控制构件。
在示例性实施例中，所述多个发光二极管单元还可以包括沿第一方向彼此相邻的两个发光二极管单元和沿与第一方向相交的第二方向彼此相邻的两个发光二极管单元，所述多个像素包括对应于沿第一方向彼此相邻的两个发光二极管单元并且彼此相邻的两个像素、以及对应于沿第二方向彼此相邻的两个发光二极管单元并且彼此相邻的两个像素。
在示例性实施例中，所述多个发光二极管单元可以从布置在第一电极与第二电极之间的多个侧表面中的一个或更多个侧表面发射光。
在示例性实施例中，所述多个发光二极管单元中的彼此相邻的两个发光二极管单元可以至少沿第一方向彼此相邻，发光二极管单元可以从布置在第一电极与第二电极之间的所述多个侧表面中的面对第一方向或与第一方向相交的第二方向的侧表面发射光。
在示例性实施例中，分隔单元还可以包括与所述多个发光二极管单元的侧表面中的至少一个侧表面对应的一个或更多个分隔壁。
附图说明
通过示例性实施例的接下来结合附图的描述，这些和/或其他示例性实施例将变得清楚和更容易理解，在附图中：
图1是示出根据本发明的发光二极管结构的示例性实施例的透视图；
图2A至图2E是示出用于制造图1的发光二极管结构的工艺的示意图；
图3是根据本发明的显示装置的示例性实施例的平面图；
图4是以更近的细节示出图3的PA的图；
图5是沿着图4的线V-V获得的剖视图；
图6是用于描述图5的发光二极管结构和反射层的平面图；
图7是根据本发明的显示装置的另一示例性实施例的示意性剖视图；
图8A至图8D是示出根据本发明的显示装置中的像素布置的各种示例性实施例的平面图；
图9是根据本发明的发光二极管结构的另一示例性实施例的透视图；
图10是图9的发光二极管结构的修改示例的透视图；
图11是包括图10的发光二极管结构的显示装置的像素结构的平面图；
图12是根据本发明的发光二极管结构的另一示例性实施例的透视图；
图13是根据本发明的显示装置的另一示例性实施例的平面图；
图14是以更近的细节示出图13的PA的图；
图15是用于描述图14的发光二极管结构和反射层的平面图；
图16是沿着图15的线X-X获得的剖视图；
图17A和图17B是示出根据本发明的显示装置中的像素布置的各种示例性实施例的平面图；
图18是根据本发明的显示装置的另一示例性实施例的平面图；
图19是沿着图18的线XI-XI获得的剖视图；
图20A和图20B是示出根据本发明的显示装置中的像素布置的各种示例性实施例的平面图。
具体实施方式
由于本发明允许各种改变和许多实施例，因此将在附图中示出并在文字描述中详细描述具体的实施例。然而，这不意图将本发明限制为实施的具体模式，并且要理解的是，在本发明中包括不脱离本发明的精神和技术范围的所有改变、等同物和替代物。在本发明的描述中，当认为现有技术的特定详细解释会不必要地使本发明的实质模糊时，省略现有技术的特定详细解释。
将理解的是，虽然在这里可以使用术语“第一”、“第二”等来描述各种组件，但是这些组件不应被这些术语所限制。这些术语仅用来将一个组件与另一组件区分开来。
如在这里使用的，除非上下文另外明确指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。
还将理解的是，在这里使用的术语“包括(包含)”和/或其变型说明存在所述的特征或组件，但不排除存在或附加一个或更多个其他特征或组件。
将理解的是，当层、区域或组件被称为“在”另一层、区域或组件“上”时，该层、区域或组件可以直接或间接在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。
将理解的是，虽然在这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语所限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离在这里的教导的情况下，下面讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可以被命名为第二元件、第二组件、第二区域、第二层或第二部分。
在这里使用的术语仅是为了描述具体实施例的目的，而不意图限制。如在这里使用的，除非上下文另外明确地指出，否则单数形式“一个(种)”和“所述(该)”意图包括复数形式，包括“至少一个”。“或”意指“和/或”。如在这里使用的，术语“和/或”包括相关列出项中的一个或更多个的任意和全部组合。还将理解的是，当在本说明书中使用术语“包括”、“包含”和/或其变型时，说明存在所述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，可以在这里使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如图中示出的一个元件与另一元件的关系。将理解的是，相对术语意图包括除了在图中描绘的方位之外的装置的不同方位。在示例性实施例中，当一幅图中的装置被翻转时，描述为在其他元件的“下”侧的元件然后将被定位在其他元件的“上”侧。取决于图的具体方位，示例性术语“下”可以因此包括“下”和“上”两种方位。相似地，当一幅图中的装置被翻转时，描述为“在”其他元件“下方”或“之下”的元件然后将被定位为“在”其他元件“上方”。示例性术语“在……下方”或“在……之下”可以因此包括“在……上方”和“在……下方”两种方位。
如在这里使用的“大约”或“近似”包括所述值，并意指在如本领域的普通技术人员考虑到谈及的测量和与具体量的测量相关的误差(即，测量系统的限制)而确定的具体值的可接受偏差范围之内。在示例性实施例中，“大约”可以意指在一个或更多个标准差之内，或在所述值的±30％、20％、10％、5％之内。
除非另外定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的意思相同的意思。还将理解的是，术语(诸如在通用的字典中定义的术语)应被解释为具有与它们在相关领域和本发明的环境中的意思一致的意思，而不将以理想的或过于形式化的意思来解释，除非在这里明确地如此定义。
在这里参照作为理想实施例的示意图的剖视图描述示例性实施例。这样，将预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，在这里描述的实施例不应被解释为限于此处所示出的区域的具体形状，而将包括例如由制造引起的形状的偏差。在示例性实施例中，示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，示出的锐角可以被倒圆。因此，在图中示出的区域实际上是示意性的，所示区域的形状不意图示出区域的精确形状并且不意图限制权利要求的范围。
为了便于解释，可以夸大附图中的元件的尺寸。换言之，因为为了便于解释而任意地示出附图中的组件的尺寸和厚度，所以下面的实施例不限于此。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的含义解释。在示例性实施例中，例如，x轴、y轴和z轴可以彼此垂直或者可以代表不互相垂直的不同方向。
当可以不同地实施特定的实施例时，可以不同于描述的顺序地执行具体的工艺顺序。在示例性实施例中，例如，可以基本上在相同的时间执行两个连续描述的工艺，或者以与描述的顺序相反的顺序执行两个连续描述的工艺。
现在将详细地对示例性实施例做出参考，示例性实施例的示例示出在附图中，其中，同样的附图标记始终表示同样的元件。在这一点上，示例性实施例可以具有不同的形式而不应被解释为限于在这里所阐述的描述。因此，通过参照附图在下面描述示例性实施例仅为了解释描述的示例性实施例。
图1是示出根据示例性实施例的发光二极管结构的透视图。
参照图1，根据示例性实施例的发光二极管结构100包括多个发光二极管单元LU1和LU2以及分隔单元SU。换句话说，虽然图1示出了两个发光二极管单元，但是发光二极管结构100也可以包括三个或更多个发光二极管单元。
发光二极管单元LU1和LU2包括第一发光二极管单元LU1和第二发光二极管单元LU2。
分隔单元SU布置在彼此相邻的两个发光二极管单元LU1与LU2之间。换句话说，分隔单元SU可以布置在第一发光二极管单元LU1与第二发光二极管单元LU2之间，并使第一发光二极管单元LU1与第二发光二极管单元LU2彼此分隔开。
根据示例性实施例，分隔单元SU可以使第一发光二极管单元LU1与第二发光二极管单元LU2彼此绝缘。为此，分隔单元SU可以包括绝缘材料。
此外，根据示例性实施例，分隔单元SU可以包括具有低透光率的材料，以减少或阻挡第一发光二极管单元LU1与第二发光二极管单元LU2之间的光透射。在示例性实施例中，分隔单元SU可以包括例如黑矩阵(“BM”)。
将在下面给出第一发光二极管单元LU1和第二发光二极管单元LU2的描述。
第一发光二极管单元LU1包括包含n型半导体层NS1、p型半导体层PS1、光活性层LL1、第一电极BE1和第二电极TE1的堆叠结构。
n型半导体层NS1可以包括任何各种材料，例如可以包括氮化物基半导体材料。
根据示例性实施例，n型半导体层NS1可以包括n型III族氮化物基半导体材料。在示例性实施例中，n型半导体层NS1可以包括GaN基材料。更具体地，n型半导体层NS1可以包括例如AlxGayInzN(0≤x，y，z≤1)。
此外，根据另一示例性实施例，n型半导体层NS1可以包括诸如InGaN、GaN、AlInN、AlN、InN或AlGaN的n型III族氮化物基半导体材料，可以包括具有氮极性表面的氮化物基层，并还可以包括包含上述材料的超晶格结构层。
p型半导体层PS1可以包括任何各种材料，例如可以包括氮化物基半导体材料。
根据示例性实施例，p型半导体层PS1可以包括p型III族氮化物基半导体材料。在示例性实施例中，p型半导体层PS1可以包括GaN基材料。更具体地，p型半导体层PS1可以包括例如AlxGayInzN(0≤x，y，z≤1)。
在示例性实施例中，例如，p型半导体层PS1可以包括GaN基材料，并可以通过向其注入包含Mg或Zn的材料被提供。
光活性层LL1可以包括各种材料，并且可以包括单个或多个量子阱结构。在示例性实施例中，例如，光活性层LL1可以包括GaN基材料，即，p型AlxGayInzN(0≤x，y，z≤1)，并可以具有包括至少一个势垒层和至少一个阱层的单个(或多个)量子阱结构。
构成n型半导体层NS1、p型半导体层PS1和光活性层LL1的上述材料仅是示例，示例性实施例不限于此，可以选择性地使用各种其他材料。
此外，n型半导体层NS1和p型半导体层PS1可以以相反的顺序堆叠。
第一电极BE1布置在p型半导体层PS1之下，以电连接到p型半导体层PS1。在示例性实施例中，例如，第一电极BE1可以接触p型半导体层PS1。
第二电极TE1布置在n型半导体层NS1之上，以电连接到n型半导体层NS1。在示例性实施例中，例如，第二电极TE1可以接触n型半导体层NS1。
第二发光二极管单元LU2包括堆叠结构，该堆叠结构包括n型半导体层NS2、p型半导体层PS2、光活性层LL2、第一电极BE2和第二电极TE2。
因为第二发光二极管单元LU2的n型半导体层NS2、p型半导体层PS2、光活性层LL2、第一电极BE2和第二电极TE2可以包括与第一发光二极管单元LU1的n型半导体层NS1、p型半导体层PS1、光活性层LL1、第一电极BE1和第二电极TE1相同的材料，所以将省略对其的详细描述。
在根据示例性实施例的发光二极管结构100中，第一发光二极管单元LU1和第二发光二极管单元LU2沿第一方向(图1中的x轴方向)彼此相邻，分隔单元SU布置在第一发光二极管单元LU1与第二发光二极管单元LU2之间。
在发光二极管结构100中，光可以从第一发光二极管单元LU1和第二发光二极管单元LU2的表面中的面对第一方向的表面发射。此外，虽然光从面对与第一方向(图1中的x轴方向)相交的第二方向(图1中的y轴方向)的表面发射，但是从面对第二方向(图1中的y轴方向)的表面发射的光的量可小于从面对第一方向(图1中的x轴方向)的表面发射的光的量。
这里，第一发光二极管单元LU1和第二发光二极管单元LU2可以发射相同类型的光。
此外，根据示例性实施例，第一发光二极管单元LU1和第二发光二极管单元LU2可以发射不同类型的光。换句话说，通过控制对光活性层LL1和光活性层LL2的掺杂，第一发光二极管单元LU1和第二发光二极管单元LU2可以发射不同类型的光。
换句话说，为此，第一发光二极管单元LU1和第二发光二极管单元LU2具有在第一电极BE1和BE2与第二电极TE1和TE2之间的侧表面，其中，面对第一方向(x轴方向)的侧表面可以大于例如面对与第一方向相交的第二方向(y轴方向)的侧表面的其他侧表面。
因此，沿第一光提取方向LD1提取的光的量可以大于沿第二光提取方向LD2提取的光的量。
因此，发光二极管结构100可以容易地沿第一方向(x轴方向)和与其相反的方向发光。
根据示例性实施例，第一发光二极管单元LU1和第二发光二极管单元LU2的面对第一方向(x轴方向)的侧表面可以设置为倾斜表面。
换句话说，在发光二极管结构100中，面对第一电极BE1和BE2的表面可以大于面对第二电极TE1和TE2的表面。
在示例性实施例中，第一发光二极管单元LU1的第一电极BE1的表面可以大于第二电极TE1的表面。同样地，第二发光二极管单元LU2的第一电极BE2的表面可以大于第二电极TE2的表面。
因此，当发光二极管结构100布置在另一构件处时，发光二极管结构100可以被布置为使得第一电极BE1和BE2朝下面对。结果，发光二极管结构100可以被稳定地布置。
分隔单元SU的与第一电极BE1和BE2相邻的表面可以小于分隔单元SU的与第二电极TE1和TE2相邻的表面。因此，分隔单元SU可以有效地将第一发光二极管单元LU1与第二发光二极管单元LU2彼此分隔开，并防止对分隔单元SU的毁坏或损坏，从而减少或防止第一发光二极管单元LU1和第二发光二极管单元LU2彼此接触或者来自第一发光二极管单元LU1的光与来自第二发光二极管单元LU2的光之间的干扰。
图2A至图2E是示出用于制造图1的发光二极管结构100的工艺的示意图。
首先，参照图2A，将第一电极材料层BE、p型半导体材料层PS、光活性材料层LL、n型半导体材料层NS和第二电极材料层TE设置在基构件BSW上。
第一电极材料层BE、p型半导体材料层PS、光活性材料层LL、n型半导体材料层NS和第二电极材料层TE包括与以上描述的n型半导体层NS1、p型半导体层PS1、光活性层LL1、第一电极BE1和第二电极TE1相同的材料，因此将省略对其的详细描述。
在制造工艺期间出于制造的方便提供基构件BSW，基构件BSW可以包括各种材料。
根据示例性实施例，基构件BSW可以是晶圆，更具体地，可以是包括一层或更多层的晶圆。
接着，参照图2B，相对于第一电极材料层BE、p型半导体材料层PS、光活性材料层LL、n型半导体材料层NS和第二电极材料层TE设置分隔区域SUA。
可以通过使用各种方法设置分隔区域SUA。在示例性实施例中，可以通过执行图案化操作(诸如光刻操作)设置分隔区域SUA。
接着，参照图2C，可以在分隔区域SUA处设置分隔单元材料SU'。详细来说，分隔单元材料SU'可以填充分隔区域SUA。
接着，参照图2D，通过切割基构件BSW、第一电极材料层BE、p型半导体材料层PS、光活性材料层LL、n型半导体材料层NS和第二电极材料层TE来提供预备发光二极管结构100A。
接着，参照图2E，通过去除基构件BSW来提供图1的发光二极管结构100。
图2A至图2E示出了形成图1的发光二极管结构100的步骤的示例。然而，可以用另外的方法提供图1的发光二极管结构100。
换句话说，可以以不同的顺序去除基构件BSW。在另一示例中，可以在无需基构件BSW的情况下提供图1的发光二极管结构100。
此外，根据示例性实施例，可以独立地提供第一发光二极管单元LU1和第二发光二极管单元LU2，并将其经由分隔单元SU彼此组合。
图3是根据示例性实施例的显示装置的平面图，图4是以更近的细节示出图3的PA的图，图5是沿着图4的线V-V获得的剖视图，图6是用于描述图5的发光二极管结构100和反射层1020的平面图。
根据示例性实施例的显示装置1000包括布置在基底1001上的多个像素P(参照图14)。用户可以经由像素P识别一幅或更多幅图像。
此外，显示装置1000可以包括像素P和一个或更多个发光二极管结构100。
因为发光二极管结构100与如上所述的图1的发光二极管结构100是相同的，所以将省略对其的详细描述。
为了便于解释，图4至图6示出了两个相邻的像素P1和P2。
第一像素P1和第二像素P2沿一个方向(即，图4中的y轴方向)彼此相邻。发光二极管结构100可以对应于第一像素P1和第二像素P2。
换句话说，可以与两个相邻的像素P1和P2对应地布置一个发光二极管结构100。
此外，发光二极管结构100可以包括第一发光二极管单元LU1和第二发光二极管单元LU2，第一发光二极管单元LU1和第二发光二极管单元LU2可以分别对应于第一像素P1和第二像素P2。
此外，第一像素P1和第二像素P2中的每个包括至少一个薄膜晶体管(“TFT”)。详细来说，第一像素P1包括第一薄膜晶体管TFT1，而第二像素P2包括第二薄膜晶体管TFT2。
第一像素P1的第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1，而第二像素P2的第二薄膜晶体管TFT2可以电连接到第二发光二极管单元LU2。
第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1并施加电信号到第一发光二极管单元LU1。在示例性实施例中，例如，第一薄膜晶体管TFT1可以驱动第一发光二极管单元LU1。
第二薄膜晶体管TFT2可以电连接到第二发光二极管单元LU2并施加电信号到第二发光二极管单元LU2。在示例性实施例中，例如，第二薄膜晶体管TFT2可以驱动第二发光二极管单元LU2。
第一薄膜晶体管TFT1和第二薄膜晶体管TFT2中的每个可以包括有源层1003、栅电极1005、源电极1007和漏电极1008。
为了便于解释，示例性实施例示出了栅电极1005设置在有源层1003上的顶栅型像素。然而，它仅是为了便于解释，根据示例性实施例的第一像素P1和第二像素P2还可以是底栅型像素。
参照图5和图6，将在下面给出各个组件的详细描述。因为第一薄膜晶体管TFT1的组件(例如，有源层1003、栅电极1005、源电极1007和漏电极1008)与第二薄膜晶体管TFT2的组件相同，所以为了便于解释仅在下面描述第一薄膜晶体管TFT1和第二薄膜晶体管TFT2中的一者的组件。
基底1001可以包括各种材料。在示例性实施例中，基底1001可以包括各种其他有机材料中的一种、玻璃或金属。
根据示例性实施例，基底1001可以包括柔性材料。在示例性实施例中，例如，基底1001可以是可弯曲的、可折叠的或可卷曲的。
根据示例性实施例，基底1001可以包括超薄玻璃、金属或塑料。在示例性实施例中，在基底1001包括塑料的情况下，基底1001可以包括例如聚酰亚胺(“PI”)。然而，它仅是示例，基底1001可以包括各种材料。
根据示例性实施例，底保护层PFL可以布置在基底1001的与面对发光二极管结构100的表面背对的表面上。底保护层PFL可以增强基底1001的耐久性并减少或防止潮气、外部气氛或外来物质经由基底1001的引入。
根据示例性实施例，缓冲层1002可以设置在基底1001与有源层1003之间。缓冲层1002可以减少或防止潮气、外部气氛或外来物质通过基底1001的引入并可以在基底1001上提供平坦的表面。
在示例性实施例中，例如，缓冲层1002可以包括各种绝缘材料中的一种，并且可以包括诸如氧化物或氮化物的无机材料。在示例性实施例中，缓冲层1002可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
有源层1003设置在缓冲层1002上。有源层1003包括半导体材料，例如，可以包括非晶硅或多晶硅。然而，本发明不限于此，有源层1003可以包括各种其他材料。根据示例性实施例，有源层1003可以包括有机半导体材料。
根据另一示例性实施例，有源层1003可以包括氧化物半导体材料。
栅极绝缘层1004设置在有源层1003上。栅极绝缘层1004可以包括各种绝缘材料。根据示例性实施例，栅极绝缘层1004可以包括无机材料。在示例性实施例中，栅极绝缘层1004可以包括例如氧化物或氮化物。在示例性实施例中，栅极绝缘层1004可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
根据示例性实施例，栅极绝缘层1004可以具有包括多个层的堆叠结构。所述多个层可以包括相同的材料或者可以包括彼此不同的材料。栅极绝缘层1004使有源层1003与栅电极1005彼此绝缘。
栅电极1005布置在栅极绝缘层1004上面。栅电极1005可以包括低电阻金属。在示例性实施例中，例如，栅电极1005可以包括导电材料，所述导电材料包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)，并且可以包括包含上述材料的单层或多层。
层间绝缘层(层间介电层)1006设置在栅电极1005上。层间介电层1006使源电极1007与栅电极1005彼此绝缘，并使漏电极1008与栅电极1005彼此绝缘。
层间介电层1006可以包括各种绝缘材料。根据示例性实施例，层间介电层1006可以包括无机材料。在示例性实施例中，层间介电层1006可以包括例如氧化物或氮化物。在示例性实施例中，层间介电层1006可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
源电极1007和漏电极1008设置在层间介电层1006上。源电极1007和漏电极1008中的每个可以包括高导电性材料并包括单层或多层。
源电极1007和漏电极1008设置为接触有源层1003的一部分。
钝化层1009设置在源电极1007和漏电极1008上。
钝化层1009可以去除由于第一薄膜晶体管TFT1和第二薄膜晶体管TFT2设置的台阶，并在第一薄膜晶体管TFT1和第二薄膜晶体管TFT2之上提供平坦的表面。此外，钝化层1009可以保护源电极1007和漏电极1008。
钝化层1009可以包括各种材料。根据示例性实施例，钝化层1009可以包括有机材料并可以包括单层或多层。
根据示例性实施例，钝化层1009可以包括普通通用聚合物(诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”))、包括酚基的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其混合物。
此外，钝化层1009可以包括复合堆叠结构，所述复合堆叠结构包括无机绝缘层和有机绝缘层。
第一像素电极PE1设置在钝化层1009上，并电连接到源电极1007或漏电极1008。在示例性实施例中，例如，第一像素电极PE1可以电连接到漏电极1008。
第一像素电极PE1可以具有各种形状中的一种。在示例性实施例中，第一像素电极PE1可以被图案化成例如类岛形状。
第二像素电极PE2设置在钝化层1009上，并电连接到源电极1007或漏电极1008。在示例性实施例中，例如，第二像素电极PE2可以电连接到漏电极1008。
第二像素电极PE2可以具有各种形状中的一种。在示例性实施例中，第二像素电极PE2可以被图案化成例如类岛形状。
发光二极管结构100设置在钝化层1009上。
发光二极管结构100的第一发光二极管单元LU1电连接到第一薄膜晶体管TFT1。详细来说，第一发光二极管单元LU1的第一电极BE1可以电连接到第一像素电极PE1，因此第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1。
发光二极管结构100的第二发光二极管单元LU2电连接到第二薄膜晶体管TFT2。详细来说，第二发光二极管单元LU2的第一电极BE2可以电连接到第二像素电极PE2，因此第二薄膜晶体管TFT2可以电连接到第二发光二极管单元LU2。
第一对电极FE1和第二对电极FE2被布置为分别面对第一像素电极PE1和第二像素电极PE2，并分别电连接到发光二极管结构100的第一发光二极管单元LU1和第二发光二极管单元LU2。
详细来说，第一对电极FE1电连接到第一发光二极管单元LU1的第二电极TE1(参照图2E)。第二对电极FE2电连接到第二发光二极管单元LU2的第二电极TE2(参照图2E)。
随着电信号被施加到第一发光二极管单元LU1和第二发光二极管单元LU2的各自的第一电极BE1和BE2，并且电信号被施加到第一发光二极管单元LU1和第二发光二极管单元LU2的各自的第二电极TE1和TE2，第一发光二极管单元LU1和第二发光二极管单元LU2中的每个可以发射一种或更多种光。
发光二极管结构100的分隔单元SU布置在第一发光二极管单元LU1与第二发光二极管单元LU2之间，并可以减小或防止第一发光二极管单元LU1和第二发光二极管单元LU2发射的光彼此影响。
换句话说，分隔单元SU可以减小与第一像素P1对应的第一发光二极管单元LU1发射的光对第二像素P2的影响，并减小与第二像素P2对应的第二发光二极管单元LU2发射的光对第一像素P1的影响。
根据示例性实施例，像素限定层1010可以设置在钝化层1009上。与第一像素P1和第二像素P2对应的开口可以被限定在像素限定层1010中。
发光二极管结构100与像素限定层1010的开口对应地布置，并且根据示例性实施例，发光二极管结构100可以与像素限定层1010分隔开。
此外，根据示例性实施例，发光二极管结构100可以被布置在像素限定层1010的开口的中心处。因此，发光二极管结构100可以被布置在第一像素P1与第二像素P2之间，当情况需要时，发光二极管结构100可以与第一像素P1和第二像素P2的部分叠置。
根据示例性实施例，可以在像素限定层1010中限定彼此相邻的第一像素P1和第二像素P2共用的开口。
根据示例性实施例，可以在像素限定层1010中限定对应于第一像素P1的开口和与对应于第一像素P1的开口分开并对应于第二像素P2的开口，还可以在像素限定层1010中限定对应于发光二极管结构100并在两个开口之间连接到对应于第一像素P1的开口和对应于第二像素P2的开口的开口。
根据示例性实施例，虽然未示出，但是像素限定层1010可以覆盖第一像素电极PE1和第二像素电极PE2的边缘部。
根据示例性实施例，像素限定层1010可以具有倾斜表面。换句话说，像素限定层1010的开口的侧表面可以是倾斜表面。
根据示例性实施例，反射层1020可以设置在像素限定层1010的顶表面上。在示例性实施例中，例如，反射层1020可以包括设置在像素限定层1010的倾斜表面上的倾斜反射层1021和连接到倾斜反射层1021并设置在像素限定层1010的顶表面的基本平坦的部分上的顶反射层1022。
倾斜反射层1021倾斜特定角度，在该角度光朝向用户有效率地发射。在示例性实施例中，例如，倾斜反射层1021可以沿着用于使发光二极管结构产生的光向上聚焦的方向倾斜。
虽然未示出，但是即使在未布置像素限定层1010时也可以选择性地设置反射层1020。
第一发光二极管单元LU1和第二发光二极管单元LU2产生的光可以被反射层1020反射并向上前进(即，朝向用户)。结果，可以改善显示装置1000的光效率，并因此可以改善其图像质量特性。
根据示例性实施例，覆盖层CL可以设置在发光二极管结构100、第一对电极FE1和第二对电极FE2上，中间层1030可以设置在覆盖层CL与第一像素电极PE1和第二像素电极PE2之间。
中间层1030可以设置在像素限定层1010和反射层1020上，并可以保护发光二极管结构100和反射层1020。在示例性实施例中，例如，中间层1030可以包括无机材料并可以包括高光透射材料。
第一对电极FE1和第二对电极FE2设置在中间层1030上。第一对电极FE1电连接到第一发光二极管单元LU1的第二电极TE1。第二对电极FE2电连接到第二发光二极管单元LU2的第二电极TE2。
覆盖层CL包括无机材料并通过使用高光透射材料设置在第一对电极FE1和第二对电极FE2上。
根据示例性实施例，低光透射构件OBU可以至少设置在发光二极管结构100上以与发光二极管结构100叠置。
根据示例性实施例，如图6所示，低光透射构件OBU可以具有大于发光二极管结构100的宽度的宽度OBUW和大于发光二极管结构100的面积的面积，因此低光透射构件OBU可以完全覆盖发光二极管结构100。
此外，如图6所示，根据示例性实施例，第一对电极FE1和第二对电极FE2可以彼此分开，第一对电极FE1和第二对电极FE2可以连接到对电极线FEL并从其接收电信号。在图6中，对电极FE1'是连接到与第一像素P1相邻的另一像素(未示出)的第一对电极。
根据示例性实施例，虽然未示出，但是还可以在低光透射构件OBU上布置包封构件(未示出)，其中，包封构件可以包括玻璃、金属或塑料。
此外，包封构件可以具有其中堆叠有一个更多个有机层或无机层的结构。
根据示例性实施例的显示装置1000至少包括多个像素P1和P2以及发光二极管结构100。
发光二极管结构100布置在多个像素P1和P2之间，其中，第一发光二极管单元LU1对应于第一像素P1，第二发光二极管单元LU2对应于第二像素P2。
两个像素P1和P2经由单个发光二极管结构100产生光，因此增加了驱动显示装置1000的效率。
这里，发光二极管结构100的分隔单元SU可以减小或防止第一发光二极管单元LU1与第二发光二极管单元LU2对彼此的电干扰。此外，根据示例性实施例，当分隔单元SU包括减少光透射的材料(例如，BM材料)时，可以减小或防止基于第一发光二极管单元LU1和第二发光二极管单元LU2对彼此的光干扰的影响，从而改善显示装置1000的光特性及其图像质量特性。
根据示例性实施例，可以布置反射层1020。结果，第一发光二极管单元LU1和第二发光二极管单元LU2产生的光可以被反射层1020反射，因此可以改善显示装置1000的光效率。
具体来说，根据示例性实施例，第一发光二极管单元LU1和第二发光二极管单元LU2沿第一方向(图5中的x轴方向)彼此相邻，第一像素P1和第二像素P2沿第一方向(图5中的x轴方向)彼此相邻。结果，可以在与像素被布置的方向平行的方向上产生光，朝向用户提取的光的量可以朝向用户增加。结果，可以改善光效率。
此外，根据示例性实施例，反射层1020可以包括倾斜反射层1021以朝向用户反射更多的光，从而改善显示装置1000的图像质量特性。
因为发光二极管结构100的其他操作和效果与以上在以上描述的示例性实施例中描述的操作和效果相同，所以将省略对其的详细描述。
图7是根据另一示例性实施例的显示装置的示意性剖视图。
显示装置2000包括布置在基底2001上的多个像素P1和P2。此外，显示装置2000可以包括所述多个像素P1和P2以及一个或更多个发光二极管结构200。
此外，像素P1和P2中的每个可以包括至少一个薄膜晶体管。详细来说，第一像素P1可以包括第一薄膜晶体管TFT1，而第二像素P2可以包括第二薄膜晶体管TFT2。
第一薄膜晶体管TFT1和第二薄膜晶体管TFT2中的每个可以包括有源层2003、栅电极2005、源电极2007和漏电极2008。
此外，根据示例性实施例，底保护层PFL或缓冲层2002可以被布置。
此外，层间介电层2006、钝化层2009、第一像素电极PE1、第二像素电极PE2、像素限定层2010和反射层2020可以被布置。
显示装置2000的上述组件与在以上描述的示例性实施例中的显示装置1000的组件相同，因此将省略对其的详细描述。
根据示例性实施例的显示装置2000可以包括对电极FE。对电极FE可以是对于第一像素P1和第二像素P2共用的。
此外，根据示例性实施例，虽然未示出，但是对电极FE可以是对于所有像素共用的。
根据示例性实施例，低光透射构件OBU可以设置在对电极FE上。
此外，在另一示例中，覆盖层CL可以设置在低光透射构件OBU上。与根据以上描述的示例性实施例的显示装置1000的低光透射构件OBU和覆盖层CL的位置相比，低光透射构件OBU和覆盖层CL的位置可以改变。中间层2030可以设置在像素限定层2010和反射层2020上，并可以保护发光二极管结构200和反射层2020。
此外，根据图7的示例性实施例的低光透射构件OBU和覆盖层CL的位置可以被应用于以上描述的示例性实施例的显示装置1000。
图8A至图8D是示出在根据示例性实施例的显示装置中的像素布置的各种示例的平面图。
根据示例性实施例，图8A至图8D可以示出显示装置1000(参见图5)的像素布置或者显示装置2000(参见图7)的像素布置。
参照图8A，第一像素P1和第二像素P2布置为彼此相邻，发光二极管结构100布置在第一像素P1与第二像素P2之间。此外，第三像素P3和第四像素P4布置为彼此相邻，发光二极管结构100布置在第三像素P3与第四像素P4之间。第一像素P1、第二像素P2、第三像素P3和第四像素P4可以沿第一方向(y轴方向)布置。此外，根据示例性实施例，第一像素P1、第二像素P2、第三像素P3和第四像素P4可以表现同一颜色的光。
第五像素P5、第六像素P6、第七像素P7和第八像素P8可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。第五像素P5、第六像素P6、第七像素P7和第八像素P8可以按所述的顺序沿第一方向(y轴方向)布置。此外，根据示例性实施例，第五像素P5、第六像素P6、第七像素P7和第八像素P8可以表现同一颜色的光，其中，该颜色与第一像素P1、第二像素P2、第三像素P3和第四像素P4所实现的光的颜色不同。
第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第五像素P5、第六像素P6、第七像素P7和第八像素P8相邻。第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以按所述的顺序沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以表现同一颜色的光，其中，该颜色与第一像素P1、第二像素P2、第三像素P3和第四像素P4所实现的光的颜色以及第五像素P5、第六像素P6、第七像素P7和第八像素P8所实现的光的颜色不同。
通过控制发光二极管结构100的第一发光二极管单元LU1和第二发光二极管单元LU2，各个像素可以设定为发射不同颜色。
此外，根据示例性实施例，所有像素中包括的发光二极管结构100可以设定为发射同一颜色的光，并且通过使用颜色转换层(未示出)、颜色转换滤器(未示出)、滤色器等，各个像素可以被控制为发射不同颜色的光。
参照图8B，第一像素P1和第二像素P2布置为彼此相邻，发光二极管结构100布置在第一像素P1与第二像素P2之间。此外，第三像素P3和第四像素P4布置为彼此相邻，发光二极管结构100布置在第三像素P3与第四像素P4之间。此外，第五像素P5和第六像素P6布置为彼此相邻，发光二极管结构100布置在第五像素P5与第六像素P6之间。
第一像素P1、第二像素P2、第三像素P3、第四像素P4、第五像素P5和第六像素P6可以沿第一方向(y轴方向)布置。此外，根据示例性实施例，第一像素P1和第二像素P2可以表现同一第一颜色的光，第三像素P3和第四像素P4可以表现同一第二颜色的光，其中，第一颜色可以与第二颜色不同。此外，第五像素P5和第六像素P6可以表现同一第三颜色的光，其中，第三颜色可以与第一颜色和第二颜色不同。
第七像素P7、第八像素P8、第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第一像素P1、第二像素P2、第三像素P3、第四像素P4、第五像素P5和第六像素P6相邻。第七像素P7、第八像素P8、第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以按所述的顺序沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第七像素P7和第八像素P8可以表现同一第二颜色的光，第九像素P9和第十像素P10可以表现同一第三颜色的光，第十一像素P11和第十二像素P12可以表现同一第一颜色的光。
第十三像素P13、第十四像素P14、第十五像素P15、第十六像素P16、第十七像素P17和第十八像素P18可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第七像素P7、第八像素P8、第九像素P9、第十像素P10、第十一像素P11和第十二像素P12相邻。第十三像素P13、第十四像素P14、第十五像素P15、第十六像素P16、第十七像素P17和第十八像素P18可以按所述的顺序沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第十三像素P13和第十四像素P14可以表现同一第三颜色的光，第十五像素P15和第十六像素P16可以表现同一第一颜色的光，第十七像素P17和第十八像素P18可以表现同一第二颜色的光。
参照图8C，第一像素P1和第二像素P2布置为彼此相邻，发光二极管结构100布置在第一像素P1与第二像素P2之间。此外，第三像素P3和第四像素P4布置为彼此相邻，发光二极管结构100布置在第三像素P3与第四像素P4之间。第一像素P1、第二像素P2、第三像素P3和第四像素P4可以沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第一像素P1可以表现第一颜色的光，而第二像素P2可以表现与第一颜色不同的第二颜色的光。第三像素P3可以表现与第一颜色和第二颜色不同的第三颜色的光，而第四像素P4可以表现第一颜色的光。
如上所述，通过改变构成发光二极管结构100的第一发光二极管单元LU1和第二发光二极管单元LU2的材料，彼此相邻的像素可以被设定为表现不同颜色的光。在示例性实施例中，例如，可以通过改变构成光活性层LL1和LL2的材料或者掺杂到光活性层LL1和LL2的材料来控制各个像素发射的光的颜色。
第五像素P5、第六像素P6、第七像素P7和第八像素P8可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。第五像素P5、第六像素P6、第七像素P7和第八像素P8可以按所述的顺序沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第五像素P5可以表现第二颜色的光，而第六像素P6可以表现与第二颜色不同的第三颜色的光。第七像素P7可以表现与第二颜色和第三颜色不同的第一颜色的光，而第八像素P8可以表现第二颜色的光。
第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以沿与第一方向(y轴方向)相交的第二方向(x轴方向)布置，以与第五像素P5、第六像素P6、第七像素P7和第八像素P8相邻。第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以按所述的顺序沿第一方向(y轴方向)布置。
此外，根据示例性实施例，第九像素P9可以表现第三颜色的光，而第十像素P10可以表现第一颜色的光。第十一像素P11可以表现第二颜色的光，而第十二像素P12可以表现第三颜色的光。
参照图8D，第一像素P1和第二像素P2布置为彼此相邻，发光二极管结构100布置在第一像素P1与第二像素P2之间。此外，第三像素P3和第四像素P4布置为彼此相邻，发光二极管结构100布置在第三像素P3与第四像素P4之间。第一像素P1、第二像素P2、第三像素P3和第四像素P4沿第三方向布置，所述第三方向相对于第一方向(y轴方向)和第二方向(x轴方向)倾斜小于90度或大于90度的角度。
可以各种各样地定义图8A至图8D中的第一方向、第二方向和第三方向。换句话说，第一方向、第二方向和第三方向可以被显示装置的边缘所定义。此外，根据示例性实施例，图8A至图8D中的第一方向、第二方向和第三方向可以是当用户在使用显示装置时基于用户的眼睛的方向。
此外，根据示例性实施例，第一像素P1可以表现第一颜色的光，而第二像素P2可以表现与第一颜色不同的第二颜色的光。第三像素P3可以表现第一颜色的光，而第四像素P4可以表现第二颜色的光。
第五像素P5、第六像素P6、第七像素P7和第八像素P8可以沿与第三方向相交的方向布置，以与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。第五像素P5、第六像素P6、第七像素P7和第八像素P8可以按所述的顺序沿第三方向布置。
此外，根据示例性实施例，第五像素P5可以表现第一颜色的光，而第六像素P6可以表现第三颜色的光。第七像素P7可以表现第一颜色的光，而第八像素P8可以表现第三颜色的光。
可以对图8D中示出的布置做出各种改变。在示例性实施例中，例如，可以如图8D中所示地将图8A至图8C中示出的像素布置顺序改变为沿第三方向布置像素，而不改变布置像素的顺序。
图9是根据另一示例性实施例的发光二极管结构的透视图。
参照图9，根据示例性实施例的发光二极管结构200包括多个发光二极管单元LU1和LU2以及分隔单元SU。换句话说，虽然图9示出了两个发光二极管单元，但是发光二极管结构200还可以包括三个或更多个发光二极管单元。
多个发光二极管单元LU1和LU2包括第一发光二极管单元LU1和第二发光二极管单元LU2。
在发光二极管结构200中，第一发光二极管单元LU1和第二发光二极管单元LU2沿第一方向(图9中的x轴方向)彼此相邻，分隔单元SU布置在第一发光二极管单元LU1与第二发光二极管单元LU2之间。
在发光二极管结构200中，光可以从第一发光二极管单元LU1和第二发光二极管单元LU2的表面中的面对与第一方向(图9中的x轴方向)相交的第二方向(图9中的y轴方向)的表面发射。此外，虽然光从面对第一方向(图9中的x轴方向)的表面发射，但是从面对第一方向(图9中的x轴方向)的表面发射的光的量可以小于从面对第二方向(图9中的y轴方向)的表面发射的光的量。
为此，第一发光二极管单元LU1和第二发光二极管单元LU2具有在第一电极BE1和BE2与第二电极TE1和TE2之间的侧表面，其中，面对第二方向(y轴方向)的侧表面可以大于其他侧表面，例如，面对与第二方向相交的第一方向(x轴方向)的侧表面。
因此，沿第二光提取方向LD2提取的光的量可以小于沿第一光提取方向LD1提取的光的量。
因此，发光二极管结构200可以容易地沿第二方向(y轴方向)和与其相反的方向发射光。
根据示例性实施例，第一发光二极管单元LU1和第二发光二极管单元LU2的面对第一方向(x轴方向)的侧表面可以设置为倾斜表面。
换句话说，在发光二极管结构200中，面对第一电极BE1和BE2的表面可以大于面对第二电极TE1和TE2的表面。
详细来说，第一发光二极管单元LU1的第一电极BE1的表面可以大于第二电极TE1的表面。同样地，第二发光二极管单元LU2的第一电极BE2的表面可以大于第二电极TE2的表面。
第一发光二极管单元LU1包括堆叠结构，该堆叠结构包括n型半导体层NS1、p型半导体层PS1、光活性层LL1、第一电极BE1和第二电极TE1，而第二发光二极管单元LU2包括堆叠结构，该堆叠结构包括n型半导体层NS2、p型半导体层PS2、光活性层LL2、第一电极BE2和第二电极TE2。因为构成上述组件的材料与根据以上描述的示例性实施例的发光二极管结构100中的相应材料相同，所以将省略对其的详细描述。
此外，因为分隔单元SU与根据以上描述的示例性实施例的发光二极管结构100的分隔单元SU相同，所以将省略对其的详细描述。
图10是图9的发光二极管结构200的修改示例的透视图。
参照图10，根据示例性实施例的发光二极管结构200'包括多个发光二极管单元LU1和LU2以及分隔单元SU。
分隔单元SU包括中间分隔单元SUM、第一分隔壁SU1和第二分隔壁SU2。
中间分隔单元SUM布置在多个发光二极管单元LU1和LU2之间。
第一分隔壁SU1连接到中间分隔单元SUM，并对应于第一发光二极管单元LU1的侧表面来布置。换句话说，第一分隔壁SU1对应于第一发光二极管单元LU1的面对第一光提取方向(图10中的y轴方向)的两个取向中的一个取向的侧表面布置，其中，第一发光二极管单元LU1可以主要沿第一光提取方向LD1的第一主光提取方向LU1LD1提取光。
第二分隔壁SU2连接到中间分隔单元SUM，并对应于第二发光二极管单元LU2的侧表面来布置。第二分隔壁SU2可以与第一分隔壁SU1分开。
第二分隔壁SU2对应于第二发光二极管单元LU2的面对第一光提取方向(图10中的y轴方向)的两个取向中的一个取向的侧表面布置，其中，第二发光二极管单元LU2可以主要沿第一光提取方向LD1的第二主光提取方向LU2LD1提取光。
图11是包括图10的发光二极管结构200'的显示装置的像素结构的平面图。
参照图11，示出了显示装置中包括的两个相邻的像素，即，第一像素P1和第二像素P2。
图10的发光二极管结构200'布置在第一像素P1与第二像素P2之间，第一发光二极管单元LU1的光与第一像素P1对应，第二发光二极管单元LU2的光与第二像素P2对应。
这里，第一分隔壁SU1可以减小第一发光二极管单元LU1对第二像素P2的影响，而第二分隔壁SU2可以减小第二发光二极管单元LU2对第一像素P1的影响。
根据示例性实施例，图9的发光二极管结构200可以布置在像素之间。
图12是根据另一示例性实施例的发光二极管结构的透视图。
参照图12，根据示例性实施例的发光二极管结构300包括多个发光二极管单元LU1、LU2、LU3和LU4以及分隔单元SU。
多个发光二极管单元LU1、LU2、LU3和LU4包括第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4。
第一发光二极管单元LU1和第二发光二极管单元LU2沿第一方向(图12中的x轴方向)彼此相邻。
第二发光二极管单元LU2和第三发光二极管单元LU3沿与第一方向(图12中的x轴方向)相交的第二方向(图12中的y轴方向)彼此相邻。
第三发光二极管单元LU3和第四发光二极管单元LU4沿第一方向(图12中的x轴方向)彼此相邻。
第一发光二极管单元LU1和第四发光二极管单元LU4沿第二方向(图12中的y轴方向)彼此相邻。
分隔单元SU布置在彼此相邻的四个发光二极管单元LU1、LU2、LU3和LU4之间。换句话说，分隔单元SU可以布置在发光二极管单元LU1、LU2、LU3和LU4之间，并将发光二极管单元LU1、LU2、LU3和LU4彼此分隔开。
根据示例性实施例，分隔单元SU可以使发光二极管单元LU1、LU2、LU3和LU4绝缘。为此，分隔单元SU可以包括绝缘材料。
此外，根据示例性实施例，分隔单元SU可以包括具有低透光率的材料，以减少或阻挡第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3与第四发光二极管单元LU4之间的光透射。在示例性实施例中，例如，分隔单元SU可以包括BM。
详细来说，分隔单元SU包括第一分隔单元SUM1、第二分隔单元SUM2、第三分隔单元SUM3和第四分隔单元SUM4。
第一分隔单元SUM1布置在第一发光二极管单元LU1与第二发光二极管单元LU2之间，并使第一发光二极管单元LU1与第二发光二极管单元LU2彼此分隔开。
第二分隔单元SUM2布置在第二发光二极管单元LU2与第三发光二极管单元LU3之间，并使第二发光二极管单元LU2与第三发光二极管单元LU3彼此分隔开。
第三分隔单元SUM3布置在第三发光二极管单元LU3与第四发光二极管单元LU4之间，并使第三发光二极管单元LU3与第四发光二极管单元LU4彼此分隔开。
第四分隔单元SUM4布置在第一发光二极管单元LU1与第四发光二极管单元LU4之间，并使第一发光二极管单元LU1与第四发光二极管单元LU4彼此分隔开。
根据示例性实施例，第一分隔单元SUM1、第二分隔单元SUM2、第三分隔单元SUM3和第四分隔单元SUM4可以彼此连接。
具体来说，连接到第一分隔单元SUM1、第二分隔单元SUM2、第三分隔单元SUM3和第四分隔单元SUM4的中心区域可以使第一发光二极管单元LU1与第三发光二极管单元LU3彼此分隔开，并使第二发光二极管单元LU2与第四发光二极管单元LU4彼此分隔开。
虽然未示出，但是制造图12的发光二极管结构300的方法可以与根据以上描述的示例性实施例的制造发光二极管结构100的方法相似。换句话说，每个制造工艺可以提供一个发光二极管结构300。
根据另一示例性实施例，可以在单独地提供或执行中间操作之后组合各个发光二极管单元LU1、LU2、LU3和LU4。
因为用于形成在第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4中包括的堆叠结构的材料(所述堆叠结构由n型半导体层NS1、NS2和NS3，p型半导体层PS1、PS2和PS3，光活性层LL1、LL2和LL3，第一电极BE1、BE2和BE3以及第二电极TE1、TE2和TE3构成)与根据以上描述的示例性实施例的发光二极管结构100中的相应材料相同，所以将省略对其的详细描述。
虽然未在图12中示出，但是与第一发光二极管单元LU1、第二发光二极管单元LU2和第三发光二极管单元LU3之一相似，第四发光二极管单元LU4也包括由n型半导体层、p型半导体层、光活性层、第一电极和第二电极构成的堆叠结构。
在根据示例性实施例的发光二极管结构300中，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4沿第一方向(图12中的x轴方向)和第二方向(图12中的y轴方向)彼此相邻，其中，分隔单元SU布置在第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3与第四发光二极管单元LU4之间。
光可以从发光二极管结构300的第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4的面对第一方向(图12中的x轴方向)的表面发射。此外，光还可以从第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4的面对与第一方向相交的第二方向(图12中的y轴方向)的表面发射。
此外，根据示例性实施例，可以控制第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4的形状(包括侧表面)，使得通过面对第一方向(图12中的x轴方向)的表面发射的光的量与通过面对第二方向(图12中的y轴方向)的表面发射的光的量相同或相似。
这里，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4可以发射相同类型的光。
此外，根据示例性实施例，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4可以发射不同类型的光。换句话说，通过控制对光活性层LL1、LL2、LL3和LL4的掺杂，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4可以发射不同类型的光。
发光二极管结构300的面对第一电极BE1、BE2和BE3的表面可以大于发光二极管结构300的面对第二电极TE1、TE2和TE3的表面。
因此，当发光二极管结构300布置在另一构件处时，发光二极管结构300可以布置为使得第一电极BE1、BE2和BE3朝下面对。结果，发光二极管结构300可以被稳定地布置。
分隔单元SU的与第一电极BE1、BE2和BE3相邻的表面可以小于分隔单元SU的与第二电极TE1、TE2和TE3相邻的表面。因此，分隔单元SU可以有效地将第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3与第四发光二极管单元LU4彼此分隔开，并防止对分隔单元SU的破坏或损坏，从而减少或防止第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4彼此接触或者来自第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4的光之间的干扰。
图13是根据另一示例性实施例的显示装置的平面图，图14是以更近的细节示出图13的PA的图，图15是用于描述图14的发光二极管结构和反射层的平面图，图16是沿着图15的线X-X获得的剖视图。
根据示例性实施例的显示装置3000包括布置在基底3001上的多个像素P。用户可以经由像素P识别一幅或更多幅图像。
此外，显示装置3000可以包括像素P以及一个或更多个发光二极管结构300(参见图12)。
因为以上用图12描述了发光二极管结构300，所以如上所述，将省略对其的详细描述。
图14示出了彼此相邻的八个像素，并且为了便于解释，图15示出了四个像素P1、P2、P3和P4。
第一像素P1和第三像素P3沿第一方向(即，图14中的x轴方向)彼此相邻。第二像素P2和第四像素P4沿第二方向(即，图14中的y轴方向)彼此相邻。
发光二极管结构300可以对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
换句话说，单个发光二极管结构300可以对应于彼此相邻的四个像素P1、P2、P3和P4布置。
根据示例性实施例，彼此相邻的四个像素P1、P2、P3和P4可以围绕发光二极管结构300形成类十字形状。
此外，发光二极管结构300可以包括第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4，其中，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4可以分别对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
此外，如图15所示，第一发光二极管单元LU1的在第一电极BE1与第二电极TE1之间的侧表面可以对应于第一像素P1。详细来说，第一发光二极管单元LU1的在第一电极BE1与第二电极TE1之间的两个相邻的侧表面可以对应于第一像素P1。在示例性实施例中，例如，在第一发光二极管单元LU1的相邻的侧表面之间的角可以对应于第一像素P1。
因此，第一发光二极管单元LU1可以沿与第一像素P1对应的第一主光提取方向LU1LD1产生大量的光。
第二发光二极管单元LU2的在第一电极BE2与第二电极TE2之间的侧表面可以对应于第二像素P2。详细来说，第二发光二极管单元LU2的在第一电极BE2与第二电极TE2之间的两个相邻的侧表面可以对应于第二像素P2。在示例性实施例中，例如，在第二发光二极管单元LU2的相邻的侧表面之间的角可以对应于第二像素P2。
因此，第二发光二极管单元LU2可以沿与第二像素P2对应的第二主光提取方向LU2LD1产生大量的光。
第三发光二极管单元LU3的在第一电极BE3与第二电极TE3之间的侧表面可以对应于第三像素P3。详细来说，第三发光二极管单元LU3的在第一电极BE3与第二电极TE3之间的两个相邻的侧表面可以对应于第三像素P3。在示例性实施例中，例如，在第三发光二极管单元LU3的相邻的侧表面之间的角可以对应于第三像素P3。
因此，第三发光二极管单元LU3可以沿与第三像素P3对应的第三主光提取方向LU3LD1产生大量的光。
第四发光二极管单元LU4的在第一电极BE4与第二电极TE4之间的侧表面可以对应于第四像素P4。详细来说，第四发光二极管单元LU4的在第一电极BE4与第二电极TE4之间的两个相邻的侧表面可以对应于第四像素P4。在示例性实施例中，例如，在第四发光二极管单元LU4的相邻的侧表面之间的角可以对应于第四像素P4。
因此，第四发光二极管单元LU4可以沿与第四像素P4对应的第四主光提取方向LU4LD1产生大量的光。
此外，第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每个包括至少一个薄膜晶体管。
将在下面参照图16给出其详细描述。为了便于解释，关于第一像素P1和第三像素P3给出下面的描述。因为第二像素P2和第四像素P4中的每个可以包括一个或更多个薄膜晶体管，并可以具有与第一像素P1和第三像素P3的构造基本相同的构造，所以将省略对其的详细描述。
参照图16，第一像素P1包括第一薄膜晶体管TFT1，而第三像素P3包括第三薄膜晶体管TFT3。
第一像素P1的第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1，而第三像素P3的第三薄膜晶体管TFT3可以电连接到第三发光二极管单元LU3。
第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1，并可以将电信号施加到第一发光二极管单元LU1。在示例性实施例中，例如，第一薄膜晶体管TFT1可以驱动第一发光二极管单元LU1。
第三薄膜晶体管TFT3可以电连接到第三发光二极管单元LU3，并可以将电信号施加到第三发光二极管单元LU3。在示例性实施例中，例如，第三薄膜晶体管TFT3可以驱动第三发光二极管单元LU3。
第一薄膜晶体管TFT1和第三薄膜晶体管TFT3中的每个可以包括有源层3003、栅电极3005、源电极3007和漏电极3008。
为了便于解释，示例性实施例示出了栅电极3005设置在有源层3003上的顶栅型像素。然而，这仅是为了便于解释，根据示例性实施例的第一像素P1、第二像素P2、第三像素P3和第四像素P4也可以是底栅型像素。
参照图15和图16，将在下面详细地描述各个组件。因为第一薄膜晶体管TFT1的组件(例如，有源层3003、栅电极3005、源电极3007和漏电极3008)与第三薄膜晶体管TFT3的组件相同，所以为了便于解释，仅在下面描述第一薄膜晶体管TFT1和第三薄膜晶体管TFT3中的一者的组件。
基底3001可以包括各种材料。详细来说，基底3001可以包括各种其他有机材料中的一种、玻璃或金属。
根据示例性实施例，基底3001可以包括柔性材料。在示例性实施例中，例如，基底3001可以是可弯曲的、可折叠的或可卷曲的。
根据示例性实施例，基底3001可以包括超薄玻璃、金属或塑料。在示例性实施例中，在基底3001包括塑料的情况下，基底3001可以包括例如PI。然而，它仅是示例，基底3001可以包括各种材料。
根据示例性实施例，底保护层PFL可以布置在基底3001的与面对发光二极管结构300的表面背对的表面上。底保护层PFL可以增强基底3001的耐久性并减少或防止潮气、外部气氛或外来物质经由基底3001的引入。
根据示例性实施例，缓冲层3002可以设置在基底3001与有源层3003之间。缓冲层3002可以减少或防止潮气、外部气氛或外来物质通过基底3001的引入并可以在基底3001上提供平坦的表面。
例如，缓冲层3002可以包括各种绝缘材料中的一种并可以包括诸如氧化物或氮化物的无机材料。在示例性实施例中，缓冲层3002可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
有源层3003设置在缓冲层3002上。有源层3003包括半导体材料，并且可以包括例如非晶硅或多晶硅。然而，本发明不限于此，有源层3003可以包括各种其他材料。根据示例性实施例，有源层3003可以包括有机半导体材料。
根据另一示例性实施例，有源层3003可以包括氧化物半导体材料。
栅极绝缘层3004设置在有源层3003上。栅极绝缘层3004可以包括各种绝缘材料。根据示例性实施例，栅极绝缘层3004可以包括无机材料。在示例性实施例中，栅极绝缘层3004可以包括例如氧化物或氮化物。在示例性实施例中，栅极绝缘层3004可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
根据示例性实施例，栅极绝缘层3004可以具有包括多个层的堆叠结构。所述多个层可以包括相同的材料或者可以包括彼此不同的材料。栅极绝缘层3004使有源层3003和栅电极3005彼此绝缘。
栅电极3005布置在栅极绝缘层3004上面。栅电极3005可以包括低电阻金属。在示例性实施例中，例如，栅电极3005可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以包括包含上述材料的单层或多层。
层间绝缘层(层间介电层)3006设置在栅电极3005上。层间介电层3006使源电极3007与栅电极3005彼此绝缘，并使漏电极3008与栅电极3005彼此绝缘。
层间介电层3006可以包括各种绝缘材料。根据示例性实施例，层间介电层3006可以包括无机材料。在示例性实施例中，层间介电层3006可以包括例如氧化物或氮化物。在示例性实施例中，层间介电层3006可以包括例如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。
源电极3007和漏电极3008设置在层间介电层3006上。源电极3007和漏电极3008中的每个可以包括高导电性材料并包括单层或多层。
源电极3007和漏电极3008接触有源层3003的一部分。
钝化层3009设置在源电极3007和漏电极3008上。
钝化层3009可以去除由于第一薄膜晶体管TFT1和第三薄膜晶体管TFT3设置的台阶，并在第一薄膜晶体管TFT1和第三薄膜晶体管TFT3之上提供平坦的表面。此外，钝化层3009可以保护源电极3007和漏电极3008。
钝化层3009可以包括各种材料。根据示例性实施例，钝化层3009可以包括有机材料并可以包括单层或多层。
根据示例性实施例，钝化层3009可以包括普通通用聚合物(诸如PMMA或PS)、包括酚基的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物及其混合物。
此外，钝化层3009可以包括复合堆叠结构，所述复合堆叠结构包括无机绝缘层和有机绝缘层。
第一像素电极PE1设置在钝化层3009上，并电连接到源电极3007或漏电极3008。在示例性实施例中，例如，第一像素电极PE1可以电连接到漏电极3008。
第一像素电极PE1可以具有各种形状中的一种。在示例性实施例中，第一像素电极PE1可以被图案化成例如类岛形状。
第三像素电极PE3设置在钝化层3009上，并电连接到源电极3007或漏电极3008。在示例性实施例中，例如，第三像素电极PE3可以电连接到漏电极3008。
第三像素电极PE3可以具有各种形状中的一种。在示例性实施例中，第三像素电极PE3可以被图案化成例如类岛形状。
发光二极管结构300设置在钝化层3009上。
发光二极管结构300的第一发光二极管单元LU1电连接到第一薄膜晶体管TFT1。详细来说，第一发光二极管单元LU1的第一电极BE1可以电连接到第一像素电极PE1，因此第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1。
发光二极管结构300的第三发光二极管单元LU3电连接到第三薄膜晶体管TFT3。详细来说，第三发光二极管单元LU3的第一电极BE3可以电连接到第三像素电极PE3，因此第三薄膜晶体管TFT3可以电连接到第三发光二极管单元LU3。
第一对电极FE1和第三对电极FE3被布置为分别面对第一像素电极PE1和第三像素电极PE3，并分别电连接到发光二极管结构300的第一发光二极管单元LU1和第三发光二极管单元LU3。
详细来说，第一对电极FE1和第三对电极FE3分别电连接到第一发光二极管单元LU1的第二电极TE1和第三发光二极管单元LU3的第二电极TE3。
随着电信号被施加到第一发光二极管单元LU1和第三发光二极管单元LU3的各自的第一电极BE1和BE3，并且电信号被施加到第一发光二极管单元LU1和第三发光二极管单元LU3的各自的第二电极TE1和TE3，第一发光二极管单元LU1和第三发光二极管单元LU3中的每个可以发射一种或更多种光。
发光二极管结构300的分隔单元SU被布置在第一发光二极管单元LU1与第三发光二极管单元LU3之间，并可以减小或防止第一发光二极管单元LU1和第三发光二极管单元LU3发射的光彼此影响。
换句话说，分隔单元SU可以减小与第一像素P1对应的第一发光二极管单元LU1发射的光对第三像素P3的影响，并减小与第三像素P3对应的第三发光二极管单元LU3发射的光对第一像素P1的影响。
根据示例性实施例，像素限定层3010可以设置在钝化层3009上。与第一像素P1、第二像素P2、第三像素P3和第四像素P4对应的开口可以被限定在像素限定层3010中。
发光二极管结构300与像素限定层3010的开口对应地布置，并且根据示例性实施例，发光二极管结构300可以与像素限定层3010分隔开。
此外，根据示例性实施例，发光二极管结构300可以被布置在像素限定层3010的开口的中心处。因此，发光二极管结构300可以被布置在第一像素P1、第二像素P2、第三像素P3与第四像素P4之间，当情况需要时，发光二极管结构300可以与第一像素P1、第二像素P2、第三像素P3和第四像素P4的部分叠置。
根据示例性实施例，可以在像素限定层3010中限定彼此相邻的第一像素P1、第二像素P2、第三像素P3和第四像素P4共用的开口。
根据示例性实施例，可以在像素限定层3010中限定对应于第一像素P1的开口、对应于第二像素P2的开口、对应于第三像素P3的开口和对应于第四像素P4的开口，还可以在像素限定层3010中限定对应于发光二极管结构300并在四个开口之间连接到对应于第一像素P1的开口、对应于第二像素P2的开口、对应于第三像素P3的开口和对应于第四像素P4的开口的开口。
根据示例性实施例，虽然未示出，但是像素限定层3010可以覆盖第一像素电极PE1和第三像素电极PE3的边缘部。
根据示例性实施例，像素限定层3010可以具有倾斜表面。换句话说，像素限定层3010的开口的侧表面可以是倾斜表面。
根据示例性实施例，反射层3020可以设置在像素限定层3010的顶表面上。在示例性实施例中，例如，反射层3020可以包括设置在像素限定层3010的倾斜表面上的倾斜反射层3021和连接到倾斜反射层3021并设置在像素限定层3010的顶表面的基本上平坦的部分上的顶反射层3022。
虽然未示出，但是即使在未布置像素限定层3010时也可以选择性地设置反射层3020。
第一发光二极管单元LU1和第三发光二极管单元LU3产生的光可以被反射层3020反射并向上前进，即，朝向用户。结果，可以改善显示装置3000的光效率，并因此可以改善其图像质量特性。
根据示例性实施例，覆盖层CL可以设置在发光二极管结构300、第一对电极FE1和第三对电极FE3上，中间层3030可以设置在覆盖层CL与第一像素电极PE1和第三像素电极PE3之间。
中间层3030可以设置在像素限定层3010和反射层3020上，并可以保护发光二极管结构300和反射层3020。中间层3030可以包括无机材料并可以包括高光透射材料。
第一对电极FE1和第三对电极FE3设置在中间层3030上，并分别电连接到第一发光二极管单元LU1的第二电极TE1和第三发光二极管单元LU3的第二电极TE3。
覆盖层CL包括无机材料并通过使用高光透射材料设置在第一对电极FE1和第三对电极FE3上。
根据示例性实施例，低光透射构件OBU可以至少设置在发光二极管结构300上以与发光二极管结构300叠置。
根据示例性实施例，如图15和图16所示，低光透射构件OBU可以具有大于发光二极管结构300的宽度的宽度OBUW和大于发光二极管结构300的面积的面积，因此低光透射构件OBU可以完全覆盖发光二极管结构300。
第一对电极FE1和第三对电极FE3可以彼此分开。此外，根据示例性实施例，如图7所示，第一对电极FE1和第三对电极FE3可以是对于第一像素P1和第三像素P3共用的。
此外，根据示例性实施例，对电极线FEL可以是对于四个像素P1、P2、P3和P4共用的。根据另一示例性实施例，对电极线FEL可以是对于全部像素共用的。
此外，在另一示例中，覆盖层CL可以设置在低光透射构件OBU上。
根据示例性实施例，虽然未示出，但是还可以在低光透射构件OBU上布置包封构件(未示出)，其中，包封构件可以包括玻璃、金属或塑料。
此外，包封构件可以具有其中堆叠有一个或更多个有机层或无机层的结构。
根据示例性实施例的显示装置3000至少包括多个像素P1、P2、P3和P4以及发光二极管结构300。
发光二极管结构300布置在多个像素P1、P2、P3和P4之间，其中，第一发光二极管单元LU1对应于第一像素P1，第二发光二极管单元LU2对应于第二像素P2，第三发光二极管单元LU3对应于第三像素P3，第四发光二极管单元LU4对应于第四像素P4。
光通过四个像素P1、P2、P3和P4经由单个发光二极管结构300而产生，并因此增加了驱动显示装置3000的效率。
这里，发光二极管结构300的分隔单元SU可以减小或防止第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4对彼此的电干扰。此外，根据示例性实施例，当分隔单元SU包括减少光透射的材料(例如，BM材料)时，可以减小或防止基于第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4对彼此的光干扰的影响，从而改善显示装置3000的光特性及其图像质量特性。
根据示例性实施例，可以布置反射层3020。结果，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4产生的光可以被反射层3020反射，因此可以改善显示装置3000的光效率。
具体来说，根据示例性实施例，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4彼此相邻。结果，光可以被容易地提取到第一像素P1、第二像素P2、第三像素P3和第四像素P4，其中，第一像素P1、第二像素P2、第三像素P3和第四像素P4对应于第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4彼此相邻地布置。
此外，根据示例性实施例，反射层3020可以包括倾斜反射层3021以朝向用户反射更多的光，从而改善显示装置3000的图像质量特性。
因为发光二极管结构300的其他操作和效果与以上在以上描述的示例性实施例中描述的操作和效果相同，所以将省略对其的详细描述。
图17A和图17B是示出根据示例性实施例的显示装置中的像素布置的各种示例的平面图。
根据示例性实施例，图17A和图17B可以示出显示装置3000的像素布置。
参照图17A，第一像素P1和第三像素P3布置为沿第一方向(即，图17A中的x轴方向)彼此相邻。第二像素P2和第四像素P4布置为沿与第一方向(图17A中的x轴方向)相交的第二方向(即，图17A中的y轴方向)彼此相邻。
发光二极管结构300可以对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
换句话说，单个发光二极管结构300可以与彼此相邻的四个像素P1、P2、P3和P4对应地布置。
根据示例性实施例，彼此相邻的四个像素P1、P2、P3和P4可以围绕发光二极管结构300形成类十字形状。
根据示例性实施例，第一像素P1、第二像素P2、第三像素P3和第四像素P4可以表现同一第一颜色的光。
此外，第五像素P5、第六像素P6、第七像素P7和第八像素P8可以与第一像素P1和第二像素P2相邻。
第五像素P5与第七像素P7沿第一方向(即，图17A中的x轴方向)彼此相邻。第六像素P6和第八像素P8被布置为沿与第一方向(图17A中的x轴方向)相交的第二方向(即，图17A中的y轴方向)彼此相邻。
发光二极管结构300可以对应于第五像素P5、第六像素P6、第七像素P7和第八像素P8。
换句话说，单个发光二极管结构300可以布置为对应于彼此相邻的四个像素P5、P6、P7和P8。
根据示例性实施例，彼此相邻的四个像素P1、P2、P3和P4可以围绕发光二极管结构300形成类十字形状。此外，四个像素P5、P6、P7和P8可以布置为与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻，但是可以不与第一像素P1、第二像素P2、第三像素P3和第四像素P4沿第一方向(图17A的x轴方向)水平对准。
根据示例性实施例，第五像素P5、第六像素P6、第七像素P7和第八像素P8可以表现同一第二颜色的光，所述第二颜色与第一像素P1、第二像素P2、第三像素P3和第四像素P4实现的第一颜色不同。
此外，第九像素P9、第十像素P10、第十一像素P11(未示出)和第十二像素P12可以布置为与第一像素P1、第二像素P2、第三像素P3和第四像素P4以及第五像素P5、第六像素P6、第七像素P7和第八像素P8相邻，而不与第一像素P1、第二像素P2、第三像素P3和第四像素P4以及第五像素P5、第六像素P6、第七像素P7和第八像素P8沿第一方向(图17A中的x轴方向)水平对准，并且布置为与第一像素P1、第二像素P2、第三像素P3和第四像素P4以及第五像素P5、第六像素P6、第七像素P7和第八像素P8相邻，而不与第一像素P1、第二像素P2、第三像素P3和第四像素P4以及第五像素P5、第六像素P6、第七像素P7和第八像素P8沿第二方向(图17A中的y轴方向)竖直对准。
此外，第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以表现第三颜色，所述第三颜色与第一像素P1、第二像素P2、第三像素P3和第四像素P4实现的第一颜色以及第五像素P5、第六像素P6、第七像素P7和第八像素P8实现的第二颜色不同。
通过控制发光二极管结构300的第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4，各个像素可以设定为发射不同颜色。
此外，根据示例性实施例，在所有像素中包括的发光二极管结构300可以设定为发射同一颜色的光，并且通过使用颜色转换层(未示出)、颜色转换滤器(未示出)、滤色器等，各个像素可以被控制为发射不同颜色的光。
图17B示出了图17A中示出的结构的修改示例，其中，发光二极管结构300'与发光二极管结构300稍有不同。详细来说，与第一像素P1、第二像素P2、第三像素P3和第四像素P4对应的各个发光二极管单元LU1、LU2、LU3和LU4的在发光二极管结构300'中的位置与在图17A的发光二极管结构300中的位置稍有不同。
此外，发光二极管结构300'的分隔单元SU与发光二极管结构300的分隔单元SU不同。详细来说，与发光二极管结构300的分隔单元SU相比，发光二极管结构300'的分隔单元SU还包括第一分隔壁SU1、第二分隔壁SU2、第三分隔壁SU3和第四分隔壁SU4。
发光二极管结构300'的第一发光二极管单元LU1的侧表面中的一个侧表面可以对应于第一像素P1，与所述一个侧表面相邻的另一侧表面可以对应于第二像素P2。第一分隔壁SU1可以布置在第一发光二极管单元LU1的对应于第二像素P2的侧表面上。因此，可以减小或防止第一发光二极管单元LU1产生的光对第二像素P2的影响，光可以主要沿朝向第一像素P1的方向(箭头指示的方向)被提取。
发光二极管结构300'的第二发光二极管单元LU2的侧表面中的一个侧表面可以对应于第二像素P2，与所述一个侧表面相邻的另一侧表面可以对应于第三像素P3。第二分隔壁SU2可以布置在第二发光二极管单元LU2的对应于第三像素P3的侧表面上。因此，可以减小或防止第二发光二极管单元LU2产生的光对第三像素P3的影响，光可以主要沿朝向第二像素P2的方向(箭头指示的方向)被提取。
发光二极管结构300'的第三发光二极管单元LU3的侧表面中的一个侧表面可以对应于第三像素P3，与所述一个侧表面相邻的另一侧表面可以对应于第四像素P4。第三分隔壁SU3可以布置在第三发光二极管单元LU3的对应于第四像素P4的侧表面上。因此，可以减小或防止第三发光二极管单元LU3产生的光对第四像素P4的影响，光可以主要沿朝向第三像素P3的方向(箭头指示的方向)被提取。
发光二极管结构300'的第四发光二极管单元LU4的侧表面中的一个侧表面可以对应于第四像素P4，与所述一个侧表面相邻的另一侧表面可以对应于第一像素P1。第四分隔壁SU4可以布置在第四发光二极管单元LU4的对应于第一像素P1的侧表面上。因此，可以减小或防止第四发光二极管单元LU4产生的光对第一像素P1的影响，光可以主要沿朝向第四像素P4的方向(箭头指示的方向)被提取。
图18是根据另一示例性实施例的显示装置的平面图，图19是沿着图18的线XI-XI获得的剖视图。
根据示例性实施例的显示装置4000包括布置在基底4001上的多个像素。用户可以经由像素识别一幅或更多幅图像。
此外，显示装置4000可以包括像素以及一个或更多个发光二极管结构300。
因为发光二极管结构300与图12的发光二极管结构300(如上所述)相同，所以将省略对其的详细描述。
参照图18，第一像素P1、第二像素P2、第三像素P3和第四像素P4彼此相邻。换句话说，第一像素P1和第二像素P2沿第一方向(图18的x轴方向)彼此相邻。第二像素P2和第三像素P3沿与第一方向(图18的x轴方向)相交的第二方向(图18的y轴方向)彼此相邻。此外，第三像素P3和第四像素P4沿第一方向(图18的x轴方向)彼此相邻。第四像素P4和第一像素P1沿与第一方向(图18的x轴方向)相交的第二方向(图18的y轴方向)彼此相邻。
发光二极管结构300可以对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
换句话说，单个的发光二极管结构300可以布置为对应于彼此相邻的四个像素P1、P2、P3和P4。
根据示例性实施例，彼此相邻的四个像素P1、P2、P3和P4可以围绕发光二极管结构300形成类矩形形状。
此外，发光二极管结构300可以包括第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4，第一发光二极管单元LU1，第二发光二极管单元LU2，第三发光二极管单元LU3和第四发光二极管单元LU4可以分别对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
此外，第一像素P1和第二像素P2中的每个包括至少一个TFT。
将在下面参照图19给出其详细描述。为了便于解释，关于第一像素P1和第二像素P2给出下面的描述。因为第三像素P3和第四像素P4中的每个可以包括一个或更多个薄膜晶体管，并可以具有与第一像素P1和第二像素P2的构造基本相同的构造，所以将省略对其的详细描述。
参照图19，第一像素P1包括第一薄膜晶体管TFT1，而第二像素P2包括第二薄膜晶体管TFT2。
第一像素P1的第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1，而第二像素P2的第二薄膜晶体管TFT2可以电连接到第二发光二极管单元LU2。
第一薄膜晶体管TFT1和第二薄膜晶体管TFT2中的每个可以包括有源层4003、栅电极4005、源电极4007和漏电极4008。因为第一薄膜晶体管TFT1和第二薄膜晶体管TFT2与根据以上描述的示例性实施例的显示装置1000的第一薄膜晶体管TFT1和第二薄膜晶体管TFT2相同或相似，所以将省略对其的详细描述。
此外，因为根据示例性实施例的底保护层PFL和缓冲层4002与以上描述的示例性实施例中的底保护层和缓冲层相同，所以将省略对其的详细描述。
此外，因为根据示例性实施例的栅极绝缘层4004、层间介电层4006和钝化层4009与以上描述的示例性实施例中的栅极绝缘层、层间介电层和钝化层相同，所以将省略对其的详细描述。
如以上在以上描述的示例性实施例中描述的，第一像素电极PE1和第二像素电极PE2可以设置在钝化层4009上，并可以连接到源电极4007或漏电极4008，例如，连接到漏电极4008。
发光二极管结构300设置在钝化层4009上。
发光二极管结构300的第一发光二极管单元LU1电连接到第一薄膜晶体管TFT1。详细来说，第一发光二极管单元LU1的第一电极BE1可以电连接到第一像素电极PE1，因此第一薄膜晶体管TFT1可以电连接到第一发光二极管单元LU1。
发光二极管结构300的第二发光二极管单元LU2电连接到第二薄膜晶体管TFT2。详细来说，第二发光二极管单元LU2的第一电极BE2可以电连接到第二像素电极PE2，因此第二薄膜晶体管TFT2可以电连接到第二发光二极管单元LU2。
第一对电极FE1和第二对电极FE2布置为分别面对第一像素电极PE1和第二像素电极PE2，并分别电连接到发光二极管结构300的第一发光二极管单元LU1和第二发光二极管单元LU2。
详细来说，第一对电极FE1和第二对电极FE2分别电连接到第一发光二极管单元LU1的第二电极TE1和第二发光二极管单元LU2的第二电极TE2。
根据示例性实施例，反射层4020可以设置为围绕发光二极管结构300。在示例性实施例中，例如，反射层4020可以设置在钝化层4009上。
虽然未示出，但是根据示例性实施例，像素限定层(未示出)可以如以上描述的示例性实施例中地设置在钝化层4009上。可以在像素限定层中限定与第一像素P1、第二像素P2、第三像素P3和第四像素P4对应的开口。
虽然未示出，但是反射层4020可以设置在像素限定层上。
根据示例性实施例，覆盖层CL可以设置在发光二极管结构300、第一对电极FE1和第二对电极FE2上，中间层4030可以设置在覆盖层CL与第一像素电极PE1和第二像素电极PE2之间。
中间层4030可以保护发光二极管结构300和反射层4020。中间层4030可以包括绝缘材料并可以包括高光透射材料。
第一对电极FE1和第二对电极FE2设置在中间层4030上，并分别电连接到第一发光二极管单元LU1的第二电极TE1和第二发光二极管单元LU2的第二电极TE2。
覆盖层CL包括无机材料并通过使用高光透射材料设置在第一对电极FE1和第二对电极FE2上。
根据示例性实施例，反射构件LRU可以至少设置在发光二极管结构300上以与发光二极管结构300叠置。
此外，根据示例性实施例，反射构件LRU可以被选择性地应用于以上描述的显示装置1000、2000和3000，其中，可以在显示装置1000、2000和3000中省略低光透射构件OBU。此外，根据示例性实施例，根据示例性实施例的显示装置4000可以包括低光透射构件OBU来替代反射构件LRU。
反射构件LRU可以至少设置在发光二极管结构300上，以与发光二极管结构300叠置。根据示例性实施例，反射构件LRU可以具有比发光二极管结构300的宽度大的宽度和比发光二极管结构300的面积大的面积，因此反射构件LRU可以完全覆盖发光二极管结构300。
显示装置4000还可以包括对应于像素P1和P2的一个或更多个光控制构件LER。根据示例性实施例，光控制构件LER可以不与发光二极管结构300叠置。
根据示例性实施例，光控制构件LER可以设置在覆盖层CL上。
虽然未示出，但是光控制构件LER可以被选择性地应用于根据以上描述的示例性实施例的显示装置1000、2000和3000。
光控制构件LER可以具有各种形状中的一种。在示例性实施例中，例如，光控制构件LER可以具有类透镜形状，并减小光不均匀性。
为此，光控制构件LER不仅可以具有类凸透镜形状，还具有诸如类凹透镜形状、类泪珠形状、类圆锥形状或弯曲形状的各种其他形状。
第一对电极FE1和第二对电极FE2可以彼此分开。此外，根据示例性实施例，如图7中所示，第一对电极FE1和第二对电极FE2可以是对于第一像素P1和第二像素P2共用的。
此外，根据示例性实施例，对电极线FEL可以是对于四个像素P1、P2、P3和P4共用的。根据另一示例性实施例，对电极线FEL可以是对于全部像素共用的。
此外，根据示例性实施例，覆盖层CL可以设置在反射构件LRU上。
根据示例性实施例，虽然未示出，但是还可以在反射构件LRU上布置包封构件(未示出)，其中，包封构件可以包括玻璃、金属或塑料。
此外，包封构件可以具有其中堆叠有一个或更多个有机层或无机层的结构。
根据示例性实施例的显示装置4000至少包括多个像素P1、P2、P3和P4以及发光二极管结构300。
发光二极管结构300布置在多个像素P1、P2、P3和P4之间，其中，第一发光二极管单元LU1对应于第一像素P1，第二发光二极管单元LU2对应于第二像素P2，第三发光二极管单元LU3对应于第三像素P3，第四发光二极管单元LU4对应于第四像素P4。
光通过四个像素P1、P2、P3和P4经由单个发光二极管结构300而产生，并因此增加了驱动显示装置4000的效率。
这里，发光二极管结构300的分隔单元SU可以减小或防止第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4对彼此的电干扰。此外，根据示例性实施例，当分隔单元SU包括减少光透射的材料(例如，BM材料)时，可以减小或防止基于第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4对彼此的光干扰的影响，从而改善显示装置4000的光特性及其图像质量特性。
根据示例性实施例，可以布置反射层4020。结果，第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4产生的光可以被反射层4020反射，因此可以改善显示装置4000的光效率。
此外，通过使用光控制构件LER，可以改善朝向用户的光提取并可以改善光均匀性，因此可以改善显示装置4000的图像质量特性。
图20A和图20B是示出根据示例性实施例的显示装置中的像素布置的各种示例的平面图。
参照图20A，四个像素P1、P2、P3和P4彼此相邻。第一像素P1和第二像素P2布置为沿第一方向(图20A中的x轴方向)彼此相邻。第二像素P2和第三像素P3布置为沿与第一方向相交的第二方向(图20A中的y轴方向)彼此相邻。此外，第三像素P3和第四像素P4布置为沿第一方向(图20A中的x轴方向)彼此相邻。第四像素P4和第一像素P1布置为沿与第一方向相交的第二方向(图20A中的y轴方向)彼此相邻。发光二极管结构300可以对应于第一像素P1、第二像素P2、第三像素P3和第四像素P4。
换句话说，单个发光二极管结构300可以布置为对应于彼此相邻的四个像素P1、P2、P3和P4。
根据示例性实施例，彼此相邻的四个像素P1、P2、P3和P4可以围绕发光二极管结构300形成类矩形形状。
根据示例性实施例，第一像素P1可以表现第一颜色的光。第二像素P2和第三像素P3可以表现与第一像素P1实现的第一颜色不同的同一第二颜色的光。第四像素P4可以表现与第一像素P1实现的第一颜色以及第二像素P2和第三像素P3实现的第二颜色不同的第三颜色的光。
此外，第五像素P5、第六像素P6、第七像素P7和第八像素P8可以与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。详细来说，第五像素P5、第六像素P6、第七像素P7和第八像素P8可以在第一方向(图20A中的x轴方向)上与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。
第五像素P5、第六像素P6、第七像素P7和第八像素P8可以分别表现与第一像素P1、第二像素P2、第三像素P3和第四像素P4的光相同颜色的光。
此外，第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。详细来说，第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以在与第一方向(图20A的x轴方向)相交第二方向(图20A的y轴方向)上与第一像素P1、第二像素P2、第三像素P3和第四像素P4相邻。
第九像素P9、第十像素P10、第十一像素P11和第十二像素P12可以分别表现与第一像素P1、第二像素P2、第三像素P3和第四像素P4的光相同颜色的光。
此外，第十三像素P13、第十四像素P14、第十五像素P15和第十六像素P16可以与第九像素P9、第十像素P10、第十一像素P11和第十二像素P12相邻。详细来说，第十三像素P13、第十四像素P14、第十五像素P15和第十六像素P16可以在第一方向(图20A的x轴方向)上与第九像素P9、第十像素P10、第十一像素P11和第十二像素P12相邻。
第十三像素P13、第十四像素P14、第十五像素P15和第十六像素P16可以分别表现与第一像素P1、第二像素P2、第三像素P3和第四像素P4的光相同颜色的光。
通过控制发光二极管结构300的第一发光二极管单元LU1、第二发光二极管单元LU2、第三发光二极管单元LU3和第四发光二极管单元LU4，各个像素可以设定为发射不同颜色。
此外，根据示例性实施例，在所有像素中包括的发光二极管结构300可以设定为发射同一颜色的光，并且通过使用颜色转换层(未示出)、颜色转换滤器(未示出)、滤色器等，各个像素可以被控制为发射不同颜色的光。
参照图20B，像素和发光二极管的布置与图20A的相应布置相似。换句话说，第一像素P1、第二像素P2、第三像素P3和第四像素P4彼此相邻。此外，单个发光二极管结构300可以布置为对应于彼此相邻的四个像素P1、P2、P3和P4。
此外，其他四个像素可以彼此相邻，单个发光二极管结构300可以布置为对应于彼此相邻的四个像素。
围绕单个发光二极管结构300的四个像素可以不在第一方向(y轴方向)和第二方向(x轴方向)而在第三方向上邻近于第一像素P1、第二像素P2、第三像素P3和第四像素P4，所述第三方向相对于第一方向(y轴方向)和第二方向(x轴方向)倾斜小于90度或大于90度的角度。
与图20A相比，第一像素P1、第二像素P2、第三像素P3和第四像素P4不在第一方向(y轴方向)和第二方向(x轴方向)而在第三方向上彼此相邻，所述第三方向相对于第一方向(y轴方向)和第二方向(x轴方向)倾斜小于90度或大于90度的角度。
可以各种各样地定义图20A和图20B中的第一方向、第二方向和第三方向。换句话说，第一方向、第二方向和第三方向可以被显示装置的边缘所定义。此外，根据示例性实施例，图20A和图20B中的第一方向、第二方向和第三方向可以是当用户在使用显示装置时基于用户的眼睛的方向。
此外，根据示例性实施例，第一像素P1可以表现第一颜色的光，而第二像素P2和第四像素P4可以表现与第一颜色不同的第二颜色的光。第三像素P3可以表现与第一像素P1实现的第一颜色以及第二像素P2和第四像素P4实现的第二颜色不同的第三颜色的光。
基于以上描述的各种单元构造，可以实施满足用户方便需求并满足各种目的以及其图像质量特性的显示装置。
如上所述，根据一个或更多个上述的示例性实施例，根据示例性实施例的发光二极管结构和显示装置可以提供具有改善的光特性、图像质量特性和制造便利性的发光二极管结构以及包括其的显示装置。
应理解的是，应仅以描述性的含义考虑在这里描述的示例性实施例，而不是为了限制的目的。在每个示例性实施例中的特征或示例性实施例的描述通常应被视为可用于其他示例性实施例中的其他相似特征或示例性实施例。
虽然已经参照附图描述了一个或更多个示例性实施例，但是本领域的普通技术人员将理解的是，在不脱离权利要求所限定的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。

Claims (13)

1.一种显示装置，所述显示装置包括：
多个像素；以及
至少一个发光二极管结构，
其中，所述至少一个发光二极管结构中的至少一个布置为至少对应于彼此相邻的所述多个像素，
所述至少一个发光二极管结构中的所述至少一个包括分隔单元和多个发光二极管单元，
所述多个发光二极管单元中的每个包括：堆叠结构，包括n型半导体层、p型半导体层和布置在所述n型半导体层与所述p型半导体层之间的光活性层；第一电极，面对所述堆叠结构的表面，并电连接到所述n型半导体层和所述p型半导体层中的一者；以及第二电极，面对所述堆叠结构的在与所述第一电极面对的所述表面对面的表面，并电连接到所述n型半导体层和所述p型半导体层中的另一者，
所述分隔单元布置在所述多个发光二极管单元中的至少两个相邻的发光二极管单元之间，并将所述至少两个相邻的发光二极管单元彼此分隔开，
所述多个发光二极管单元从布置在所述第一电极与所述第二电极之间的多个侧表面中的至少一个侧表面发射光，并且
所述显示装置还包括反射层，所述反射层布置为对应于所述多个像素并反射由所述多个发光二极管单元发射的光。
2.根据权利要求1所述的显示装置，其中，所述多个发光二极管单元布置为分别对应于彼此相邻的所述多个像素。
3.根据权利要求1所述的显示装置，其中，所述发光二极管结构的所述多个发光二极管单元包括沿第一方向彼此相邻的至少两个发光二极管单元，
所述多个像素中的与沿所述第一方向彼此相邻的所述至少两个发光二极管单元对应的至少两个像素沿所述第一方向彼此相邻。
4.根据权利要求1所述的显示装置，其中，所述发光二极管结构的所述多个发光二极管单元包括沿第一方向彼此相邻的发光二极管单元，
所述多个像素中的与沿所述第一方向彼此相邻的所述发光二极管单元对应的像素沿与所述第一方向相交的第二方向彼此相邻。
5.根据权利要求1所述的显示装置，其中，所述多个像素中的每个包括至少一个薄膜晶体管，
所述发光二极管结构的所述发光二极管单元中的每个电连接到所述至少一个薄膜晶体管。
6.根据权利要求5所述的显示装置，其中，所述多个像素中的每个包括像素电极和对电极，所述像素电极使所述至少一个薄膜晶体管与所述发光二极管结构的所述发光二极管单元中的每个电连接，所述对电极电连接到所述发光二极管结构的所述发光二极管单元中的每个。
7.根据权利要求1所述的显示装置，其中，所述反射层包括倾斜反射层。
8.根据权利要求1所述的显示装置，所述显示装置还包括像素限定层，与所述多个像素对应的开口限定在所述像素限定层中，所述像素限定层包括绝缘材料。
9.根据权利要求8所述的显示装置，其中，所述像素限定层的所述开口布置为至少对应于所述多个像素，
所述发光二极管结构布置为对应于所述开口。
10.根据权利要求1所述的显示装置，所述显示装置还包括光控制构件，所述光控制构件布置为对应于所述多个像素并控制由所述发光二极管单元发射的光。
11.根据权利要求1所述的显示装置，其中，所述多个发光二极管单元还包括沿第一方向的两个相邻的发光二极管单元和沿与所述第一方向相交的第二方向的两个相邻的发光二极管单元，
所述多个像素包括对应于沿所述第一方向的所述两个相邻的发光二极管单元并且彼此相邻的两个像素、以及对应于沿所述第二方向的所述两个相邻的发光二极管单元并且彼此相邻的两个像素。
12.根据权利要求1所述的显示装置，其中，所述多个发光二极管单元中的彼此相邻的两个发光二极管单元至少沿第一方向彼此相邻，
所述发光二极管单元从布置在所述第一电极与所述第二电极之间的多个侧表面中的面对所述第一方向或与所述第一方向相交的第二方向的侧表面发射光。
13.根据权利要求1所述的显示装置，其中，所述分隔单元还包括与所述多个发光二极管单元的侧表面中的至少一个侧表面对应的至少一个分隔壁。
CN201610702853.9A 2015-08-31 2016-08-22 发光二极管结构和显示装置 Active CN106486470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150122873A KR102424975B1 (ko) 2015-08-31 2015-08-31 발광 다이오드 구조체 및 디스플레이 장치
KR10-2015-0122873 2015-08-31

Publications (2)

Publication Number Publication Date
CN106486470A CN106486470A (zh) 2017-03-08
CN106486470B true CN106486470B (zh) 2022-02-08

Family

ID=56497683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610702853.9A Active CN106486470B (zh) 2015-08-31 2016-08-22 发光二极管结构和显示装置

Country Status (4)

Country Link
US (1) US10084009B2 (zh)
EP (1) EP3136438B1 (zh)
KR (1) KR102424975B1 (zh)
CN (1) CN106486470B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102528300B1 (ko) * 2016-03-10 2023-05-04 삼성디스플레이 주식회사 디스플레이 장치
US20200013761A1 (en) * 2017-02-09 2020-01-09 Vuereal Inc. Circuit and system integration onto a microdevice substrate
US11916096B2 (en) 2017-02-09 2024-02-27 Vuereal Inc. Circuit and system integration onto a micro-device substrate
KR102422091B1 (ko) 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
FR3077653A1 (fr) 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device
CN111063691A (zh) * 2018-10-16 2020-04-24 维耶尔公司 将电路和系统集成到微型装置基板上
US11145251B2 (en) * 2018-10-23 2021-10-12 Innolux Corporation Display device
CN116406184A (zh) * 2018-12-31 2023-07-07 乐金显示有限公司 发光二极管显示装置
US10885832B1 (en) 2019-07-08 2021-01-05 Innolux Corporation Display device
JP7463662B2 (ja) * 2019-07-10 2024-04-09 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
US20210151649A1 (en) * 2019-11-18 2021-05-20 Facebook Technologies, Llc Bonding of light emitting diode arrays
CN113707038A (zh) * 2020-05-22 2021-11-26 北京芯海视界三维科技有限公司 发光模组、显示模组、显示屏及显示器
KR20210149271A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시 장치
TWI748736B (zh) * 2020-11-06 2021-12-01 友達光電股份有限公司 發光裝置及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576783A (zh) * 2009-07-30 2012-07-11 3M创新有限公司 像素化led
TW201515262A (zh) * 2013-06-17 2015-04-16 樂福科技股份有限公司 反射阻擋結構及用於整合光發射裝置之方法
CN104733501A (zh) * 2015-02-13 2015-06-24 京东方科技集团股份有限公司 像素结构、显示装置以及像素结构的制作方法
CN104838508A (zh) * 2012-12-10 2015-08-12 勒克斯维科技公司 发光器件反射隔堤结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
US6737801B2 (en) * 2000-06-28 2004-05-18 The Fox Group, Inc. Integrated color LED chip
JP2004127604A (ja) * 2002-09-30 2004-04-22 Citizen Electronics Co Ltd 発光ダイオード及びバックライトユニット
GB0302580D0 (en) 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
US8138502B2 (en) 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100874458B1 (ko) 2007-11-22 2008-12-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조방법
JP5463901B2 (ja) * 2009-12-24 2014-04-09 日亜化学工業株式会社 発光装置
KR101826982B1 (ko) * 2011-08-29 2018-02-07 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101452768B1 (ko) 2012-08-21 2014-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9029880B2 (en) 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
KR101513641B1 (ko) 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
KR102306652B1 (ko) * 2015-04-28 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576783A (zh) * 2009-07-30 2012-07-11 3M创新有限公司 像素化led
CN104838508A (zh) * 2012-12-10 2015-08-12 勒克斯维科技公司 发光器件反射隔堤结构
TW201515262A (zh) * 2013-06-17 2015-04-16 樂福科技股份有限公司 反射阻擋結構及用於整合光發射裝置之方法
CN104733501A (zh) * 2015-02-13 2015-06-24 京东方科技集团股份有限公司 像素结构、显示装置以及像素结构的制作方法

Also Published As

Publication number Publication date
US10084009B2 (en) 2018-09-25
US20170062515A1 (en) 2017-03-02
EP3136438A1 (en) 2017-03-01
KR20170026917A (ko) 2017-03-09
KR102424975B1 (ko) 2022-07-26
CN106486470A (zh) 2017-03-08
EP3136438B1 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
CN106486470B (zh) 发光二极管结构和显示装置
US11462526B2 (en) Pixel structure with improved alignment, and display apparatus including the pixel structure
US11569423B2 (en) Display device
US11282981B2 (en) Passivation covered light emitting unit stack
US10886327B2 (en) Light emitting stacked structure and display device having the same
CN106816454B (zh) 有机发光显示装置及其制造方法
EP3496151A1 (en) Display panel and method of fabricating the same
US11581462B2 (en) Display device with metal layer with uneven surface
CN112864188A (zh) 发光显示设备
CN106098725B (zh) 有机发光显示装置
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US20220069167A1 (en) Display device
KR20220004849A (ko) 표시 장치
KR20210074456A (ko) 표시 장치 및 이의 제조 방법
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20220152483A (ko) 표시 패널 및 이를 구비하는 표시 장치
CN114551677A (zh) 发光元件、其制造方法及包括发光元件的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant