KR20190099164A - 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판 - Google Patents

디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판 Download PDF

Info

Publication number
KR20190099164A
KR20190099164A KR1020190095606A KR20190095606A KR20190099164A KR 20190099164 A KR20190099164 A KR 20190099164A KR 1020190095606 A KR1020190095606 A KR 1020190095606A KR 20190095606 A KR20190095606 A KR 20190095606A KR 20190099164 A KR20190099164 A KR 20190099164A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
substrate
assembly
emitting device
Prior art date
Application number
KR1020190095606A
Other languages
English (en)
Inventor
김정섭
김용대
김윤철
박창서
전지나
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190095606A priority Critical patent/KR20190099164A/ko
Priority to CN201980099004.0A priority patent/CN114175260A/zh
Priority to EP19940436.9A priority patent/EP4012769A4/en
Priority to US17/633,100 priority patent/US20220336423A1/en
Priority to PCT/KR2019/009862 priority patent/WO2021025202A1/ko
Publication of KR20190099164A publication Critical patent/KR20190099164A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서에서는 높은 신뢰성을 가지고 반도체 발광 소자를 전사하는 기판 및 이를 이용한 디스플레이 장치의 제조 방법을 개시한다. 구체적으로, 전자기장을 이용하여 조립 기판에 반도체 발광 소자를 자가 조립하는 경우, 상기 조립 기판에 Align용 반도체 발광 소자가 조립되는 조립 홈을 형성한다. 상기 조립 홈에 조립되는 Align용 반도체 발광 소자는 최종 배선 기판으로 전사하는 단계에서Align을 위해 사용된다. 상기 Align용 반도체 발광 소자는 종래의 Align key와 달리, 조립 이후 전사 과정에서 발생하게 되는 반도체 발광 소자들의 배열 오차를 반영한다. 따라서, 상기 Align용 반도체 발광 소자를 기준으로 하여 반도체 발광 소자들을 배선 기판으로 전사하게 되면, 전사의 정밀도를 향상시킬 수 있다.

Description

디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판 {METHOD FOR MANUFACTURING DISPLAY DEVICE AND SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE}
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조에 사용되는 기판에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
하지만 반도체 발광 소자를 이용하여 대면적 고화소 디스플레이 장치를 구현하기 위해서는 매우 많은 수의 반도체 발광 소자들이 상기 디스플레이 장치의 배선 기판에 정확히 조립 또는 전사되어야 한다.
이에, 본 발명에서는 최소한의 배열 오차를 가지고 반도체 발광 소자가 배선 기판으로 전사되는 디스플레이 장치의 제조 방법 및 상기 디스플레이 장치 제조에 사용되는 기판을 제시한다.
본 발명의 일 실시예의 목적은, 반도체 발광 소자를 이용한 디스플레이 장치의 제조에 있어서, 높은 신뢰성을 가지는 새로운 제조 방법을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은, 대면적 디스플레이 장치를 제조하기 위해 반도체 발광 소자를 전사함에 있어서, 전사 과정 중 배열 오차를 최소화할 수 있는 조립 기판 및 배선 기판을 제공하는 것이다.
나아가, 본 발명의 일 실시예의 또 다른 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 목적을 달성하기 위한 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법은, 조립 기판의 제 1조립 홈에 점등용 반도체 발광 소자를 조립하는 단계; 상기 조립 기판의 제 2조립 홈에 Align용 반도체 발광 소자를 조립하는 단계; 상기 조립 기판에 조립된 반도체 발광 소자들을 상기 조립 기판에서 전사 기판으로 전사하는 단계; 상기 전사 기판에 전사된 반도체 발광 소자들을 상기 전사 기판에서 배선 기판으로 전사하는 단계를 포함하고, 상기 조립 기판에 상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자를 조립하는 단계는 전기장 및 자기장을 이용하여 자가 조립되는 것을 특징으로 한다.
실시예로서, 상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자는 동일한 공정으로 형성된 동일한 구조의 반도체 발광 소자인 것을 특징으로 한다.
실시예로서, 상기 반도체 발광 소자를 상기 조립 기판의 상기 제 1조립 홈 또는 상기 제 2조립 홈에 조립하는 단계는, 상기 반도체 발광 소자를 유체 챔버에 투입하는 단계; 상기 유체 챔버의 상측면에 상기 조립 기판을 배치하는 단계; 자성체를 갖는 조립 장치를 이용하여, 상기 유체 챔버 내에 부유하는 상기 반도체 발광 소자를 상기 조립 기판의 상기 제 1조립 홈 또는 상기 제 2조립 홈에 접촉하는 단계; 및 상기 조립 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 반도체 발광 소자를 상기 제 1조립 홈 또는 상기 제 2조립 홈에 조립하는 단계를 포함한다.
실시예로서, 상기 전사 기판은, 상기 조립 기판에 조립되는 상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자에 대응하는 위치에 형성되는 복수의 돌기부를 포함하고, 상기 조립 기판에서 상기 전사 기판으로 전사하는 단계는, 상기 돌기부와 상기 반도체 발광소자가 서로 오버랩되도록, 상기 조립 기판과 상기 전사 기판을 중첩하는 단계; 및 중첩된 상기 반도체 발광소자들을 상기 돌기부에 접촉하여 고정시킨 후, 상기 조립 기판을 제거하는 단계를 포함한다.
실시예로서, 상기 조립 기판 및 상기 전사 기판은 서로 대응하는 위치에 Align을 위한 동일한 요철 구조의Align key를 구비하는 것을 특징으로 한다.
실시예로서, 상기 조립 기판에 조립된 반도체 발광 소자들을 상기 조립 기판에서 상기 전사 기판으로 전사하는 단계는, 상기 조립 기판 및 상기 전사 기판의 서로 대응하는 위치에 형성된 상기 Align key를 중첩시키는 단계를 포함하는 것을 특징으로 한다.
실시예로서, 상기 전사 기판에 전사된 반도체 발광 소자들을 상기 조립 기판에서 상기 배선 기판으로 전사하는 단계는, 상기 배선 기판의 전체 영역 중, 상기 전사 기판에 전사된 반도체 발광 소자들에 대응하는 영역에 상기 반도체 발광 소자들이 배치되도록, 상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계; 및 상기 반도체 발광 소자들을 상기 배선 기판의 상기 반도체 발광 소자들에 대응하는 영역에 고정시킨 후, 상기 전사 기판을 제거하는 단계를 포함한다.
실시예로서, 상기 배선 기판은 광투과성 물질로 이루어지고, 상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계는, 상기 배선 기판의 후면부에 배치된 카메라를 통해 촬영된 이미지를 이용하여 수행되는 것을 특징으로 한다.
실시예로서, 상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment) 하는 단계는, 상기 카메라를 통해 촬영된 이미지를 이용하여, 상기 전사 기판의 상기 반도체 발광 소자들 및 상기 배선 기판의 상기 반도체 발광 소자들에 대응하는 영역을 중첩시키는 것을 특징으로 한다.
실시예로서, 상기 전사 기판 및 상기 배선 기판은 서로 대응하는 위치에 Align을 위한 동일한 요철 구조의Align key를 구비하는 것을 특징으로 한다.
실시예로서, 상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment) 하는 단계는, 상기 전사 기판 및 상기 배선 기판의 서로 대응하는 위치에 형성된 Align key를 중첩시키는 제 1얼라인먼트 단계; 및 상기 전사 기판에 전사되는 상기 Align용 반도체 발광 소자와 상기 Align용 반도체 발광 소자와 대응하는 위치에 형성된 상기 배선 기판의 Align mark를 중첩시키는 제 2얼라인먼트 단계를 포함한다.
실시예로서, 상기 반도체 발광 소자가 상기 배선 기판으로 전사하는 단계 이후, 상기 점등용 반도체 발광 소자가 상기 배선 기판과 전기적으로 연결되도록 배선 공정하는 단계를 포함한다.
실시예로서, 상기 Align용 반도체 발광 소자의 상부에 투과도가 낮은 물질을 도포하는 단계를 포함한다.
실시예로서, 상기 조립 기판은 상기 디스플레이 장치의 구동 시, 제1색상을 발광하는 제 1반도체 발광 소자가 조립되는 제 1조립 기판; 및 상기 제1색과 다른 제2색을 발광하는 제 2반도체 발광 소자가 조립되는 제 2조립 기판을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 복수의 반도체 발광 소자들을 이용한 디스플레이 장치는, 배선 기판; 및 상기 배선 기판 상에 위치하는 복수의 반도체 발광 소자들을 포함하고, 상기 복수의 반도체 발광 소자들은 점등용 반도체 발광 소자와 Align용 반도체 발광 소자를 포함하고, 상기 점등용 반도체 발광 소자와 상기 Align용 반도체 발광 소자는 동일한 형상 및 동일한 발광 색상을 가지되, 상기 점등용 반도체 발광 소자는 상기 배선 기판의 배선 전극과 전기적으로 연결되고, 상기 Align용 반도체 발광 소자의 상면에는 광 투과율이 낮은 암막층이 위치하는 것을 특징으로 한다.
실시예로서, 상기 배선 기판 내, 동일 면적 당 상기 점등용 반도체 발광 소자의 수는 상기 Align용 반도체 발광 소자의 수보다 100배 이상 많은 것을 특징으로 한다.
실시예로서, 상기 배선 기판은 요철 구조의Align key를 더 구비하는 것을 특징으로 한다.
실시예로서, 상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 반도체 발광 소자를 이용한 디스플레이 장치의 제조에 있어서, 높은 신뢰성을 가지는 새로운 제조 방법을 제공할 수 있다.
구체적으로, 전자기장을 이용하여 조립 기판에 반도체 발광 소자를 자가 조립하는 경우, 상기 조립 기판에 Align용 반도체 발광 소자가 조립되는 조립 홈을 형성한다. 상기 조립 홈에 조립되는 Align용 반도체 발광 소자는 최종 배선 기판으로 전사하는 단계에서Align을 위해 사용된다. 상기 Align용 반도체 발광 소자는 종래의 Align key와 달리, 조립 이후 전사 과정에서 발생하게 되는 반도체 발광 소자들의 배열 오차를 반영한다. 따라서, 상기 Align용 반도체 발광 소자를 기준으로 하여 반도체 발광 소자들을 배선 기판으로 전사하게 되면, 전사의 정밀도를 향상시킬 수 있다.
나아가, 본 발명의 또 다른 실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
도 7은 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 8는 도 7의 D부분을 확대한 도면이다.
도 9는 자가 조립 방식으로 점등용 반도체 발광 소자와 Align용 반도체 발광 소자가 조립되는 과정을 나타내는 순서도이다.
도 10은 자가 조립 방식에 의해 조립 기판에 조립된 점등용 반도체 발광 소자와 Align용 반도체 발광 소자의 단면도이다.
도 11은 본 발명의 조립 기판 및 배선 기판을 이용한 디스플레이 장치의 제조 방법을 나타내는 단면도들이다.
도 12는 본 발명의 조립 기판 및 상기 조립 기판에 조립된 반도체 발광 소자를 나타내는 평면도들이다.
도 13은 본 발명의 전사 기판 및 상기 전사 기판에 전사된 반도체 발광 소자를 나타내는 평면도들이다.
도 14는 본 발명의 배선 기판 및 상기 배선 기판에 전사된 반도체 발광 소자를 나타내는 평면도들이다.
도 15는 배선 기판의 일부 영역에만 전사된 반도체 발광 소자들을 나타내는 평면도이다.
도 16은 배선 기판에 전사된 반도체 발광 소자들에 대해 배선 공정을 진행한 이후의 평면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자(150a)는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(150b) 상에 적색 형광체층(184), 녹색 형광체층(185), 및 청색 형광체층(186)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20 X 80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
도 6은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광 소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.
도 1내지 도 5가 반도체 발광 소자가 배선 기판에 조립된 이후의 디스플레이 장치에 관한 내용이라면, 도 6은 RGB각각의 서브 픽셀을 전사하여 하나의 단위 픽셀을 지닌 디스플레이 장치를 제조하는 과정을 구체적으로 나타낸다.
또한 도 6에 도시된 바와 같이 본 발명의 디스플레이 장치를 위해서는, 반도체 발광 소자가 배선 기판에 배치되기 위해 조립 기판 및 전사 기판에 전사되는 단계가 선행한다.
상기 조립 기판에 반도체 발광 소자가 조립되는 단계는 구체적으로 전기장 및 자기장을 이용한 자가 조립 방법이며 이에 대해서는 후술한다.
도 6에 도시된 TEMPLATE는 조립 기판을 의미한다.
도 6에 도시된 제조 방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.
구체적으로, 상기 조립 기판은 RED 반도체 발광 소자를 조립하는 RED 조립 기판, GREEN 반도체 발광 소자를 조립하는 GREEN 조립 기판, 및 BLUE 반도체 발광 소자를 조립하는 BLUE 조립 기판을 포함할 수 있다.
또한 상기 제조 방법은 크게, 조립 기판(TEMPLATE)에서 반도체 발광 소자가 조립되는 단계(S610), 스탬프와 같은 전사 기판으로 상기 반도체 발광 소자가 전사되는 단계(S620) 및 Active Matrix 구동이 가능한 배선 기판으로 상기 반도체 발광 소자가 전사되는 단계(S630)로 구분될 수 있다.
먼저, 조립 기판에 반도체 발광 소자가 조립되는 단계(S610)는 각각의 색상을 발광하는 반도체 발광 소자들이 이에 대응하는 조립 기판으로 조립되는 단계를 포함한다. 예를 들어, 제1색상을 발광하는 제 1반도체 발광 소자는 제 1조립 기판에 조립되고, 상기 제1색과 다른 제2색을 발광하는 제 2반도체 발광 소자는 제 2조립 기판에 조립된다.
이후, 상기 각각의 조립 기판에 조립된 반도체 발광 소자들은 서로 다른 전사 기판으로 전사된다(S620). 즉, 제 1조립 기판에 조립된 제 1반도체 발광 소자는 제 1전사 기판으로 전사되고, 제 2조립 기판에 조립된 제 2반도체 발광 소자는 제 2전사 기판으로 전사될 수 있다.
도 6에 근거하여 표현하면, 상기 전사 단계(S620)는 상기 RED 조립 기판에 RED 전사 기판(스탬프(R))을 압착시켜, 상기 RED반도체 발광 소자를 상기 RED 조립 기판에서 RED 전사 기판(스탬프(R))으로 전사시키는 단계, 상기 GREEN 조립 기판에 GREEN 전사 기판(스탬프(G))을 압착시켜, 상기 GREEN 반도체 발광 소자를 상기 GREEN 조립 기판에서 GREEN 전사 기판(스탬프(G))으로 전사시키는 단계, 상기 BLUE 조립 기판에 BLUE 전사 기판(스탬프(B))을 압착시켜, 상기 BLUE 반도체 발광 소자를 상기 BLUE 조립 기판에서 BLUE 전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다.
마지막으로, 상기 각각의 전사 기판들을 하나의 배선 기판에 압착시켜, 상기 RED 반도체 발광 소자, GREEN 반도체 발광 소자 및 BLUE 반도체 발광 소자가 상기 배선 기판으로 전사되는 과정이 진행된다(S630).
대면적 디스플레이 장치를 위해서는 상기 전사 기판에서 상기 배선 기판으로 반도체 발광 소자들이 전사되는 과정이 복수 번 진행될 수 있다. 즉, 각 전사 과정들이 하나의 배선 기판의 정해진 위치에서 진행되도록 복수 번의 타일링(Tiling) 전사가 수행될 수 있다.
반면 도 6에 도시된 방법과 달리, 세 종류의 조립 기판 및 하나의 동일한 전사 기판을 사용하여 배선 기판에 RED, GREEN, BLUE 각각에 해당하는 반도체 발광 소자를 전사할 수도 있다.
예를 들어, 세 종류의 조립 기판에 조립된 반도체 발광 소자들을 배선 기판으로 전사하는 단계는, 각 조립 기판에 조립된 반도체 발광 소자들을 하나의 전사 기판(RGB 통합 스탬프)으로 전사하고, 이후 상기 전사 기판을 배선 기판과 압착하여 상기 세 종류의 반도체 발광 소자가 모두 배선 기판으로 전사될 수 있도록 수행할 수 있다.
또한, 한 종류의 조립 기판 및 전사 기판을 사용하여 배선 기판에 RED, GREEN, BLUE 각각에 해당하는 반도체 발광 소자를 전사할 수도 있다. 이 경우는 자가 조립 시, 하나의 조립 기판에 RED, GREEN, BLUE 각각에 해당하는 반도체 발광 소자가 모두 조립되고, 이후 일괄적으로 전사 기판 및 배선 기판에 전사되는 과정이 수행된다.
한편, 도 6에 도시된 각 단계에 포함된 세부 단계는 본 명세서의 전 취지에 비추어 보아, 당업자가 이해 가능한 수준에서, 일부 단계를 삭제, 변경하는 것도 본 발명의 다른 권리범위에 속한다.
도 7은 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
또한, 도 8는 도7의 D 부분을 확대한 확대도이다.
도 7 및 도 8에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 기판에 조립되는 예를 간략히 설명한다.
도 7과 도 8를 참조하면, 반도체 발광 소자(150)는 유체(220)가 채워진 챔버(230)에 투입될 수 있다.
이 후, 조립 기판(210)이 챔버(230) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(210)은 챔버(230) 내로 투입될 수도 있다.
조립 기판(210)에는 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 전극(213,214)이 형성될 수 있다. 상기 전극(213,214)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 전극(213,214)은 전압이 인가됨에 따라 전기장을 생성함으로써, 조립 홈(211,212)에 접촉한 반도체 발광 소자(150)를 안정적으로 고정시키는 조립 전극에 해당한다.
구체적으로 상기 전극(213,214)에는 교류 전압이 인가될 수 있으며, 상기 전극(213,214) 주변부에는 부유하는 반도체 발광 소자(150)는 유전 분극에 의해 극성을 가질 수 있다. 또한, 유전 분극된 반도체 발광 소자의 경우, 상기 전극(213,214) 주변부에 형성되는 불균일한 전기장에 의해 특정 방향으로 이동되거나 고정될 수 있다. 이를 유전 영동이라 하며, 본 발명의 자가 조립 공정에서, 상기 유전 영동을 이용하여 조립 홈(211,212)에 반도체 발광 소자(150)를 안정적으로 고정할 수 있다.
또한 상기 조립 홈은 점등용 반도체 발광 소자를 위한 제 1조립 홈(211)과 Align용 반도체 발광 소자를 위한 제 2조립 홈(212)을 포함할 수 있다. Align용 조립 홈(212)은 디스플레이 화소를 구현하기 위한 용도가 아닌 Align이 주된 목적인 바, 제 1조립 홈에 비해 적은 수로 형성될 수 있다. 예를 들어, 100개의 제 1조립 홈(211)이 형성될 때 1개의 제 2조립 홈(212)이 형성될 수 있으며, 그 이상도 가능하다. 단, 상기 제 2조립 홈(212)에 조립된 반도체 발광 소자(150)들이 최종 배선 기판으로 전사하는 과정에서, Align 을 위한 용도로 활용되기 위한 최소한의 수량은 충족해야 한다. 예를 들어, 상기 조립 기판에는 세 개 이상의 제 2조립 홈(212)이 형성될 수 있다. 하나 또는 두 개의 조립 홈은 점 또는 선 영역만 정의할 수 있기 때문에, 세 개 이상의 조립 홈을 통해 2차원 영역을 특정하는 Align 용도로 사용할 수 있다.
또한 상기 제 2조립 홈(212)은 상기 제 1조립 홈(211)에 비해 그 직경을 작게 형성될 수 있다. 일반적으로 조립 홈의 직경이 작아 반도체 발광 소자와 크기가 유사해지면, 상기 반도체 발광 소자가 조립되는데 소요되는 시간이 증가한다. 하지만 상기 제 2조립 홈(212)의 수량은 상기 제 1조립 홈(211)의 수량에 비해 매우 적기 때문에, 반도체 발광 소자(150)가 상기 제 2조립 홈(212)에 조립되는 시간은 상기 조립 기판(210)에 전체 반도체 발광 소자들의 조립되는 시간에 큰 영향을 끼치지 않는다.
또한, 상기 조립 전극(213,214)간의 간격은 예를 들어, 반도체 발광 소자(150)의 너비 및 조립 홈(211,212)의 직경보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
또한, 상기 조립 전극(213,214) 상에는 절연층(215)이 형성되어, 전극(213,214)을 유체(220)로부터 보호하고, 상기 조립 전극(213,214)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대, 절연층(215)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 또한, 절연층(215)은 반도체 발광 소자(150) 조립 시 상기 조립 전극(213,214)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 상기 반도체 발광 소자(150)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(215)의 상부에는 격벽(216)이 형성될 수 있다. 상기 격벽(216)의 일부 영역은 상기 조립 전극(213,214)의 상부에 위치하고, 나머지 영역은 상기 조립 기판(210)의 상부에 위치할 수 있다.
예컨대, 조립 기판(210)의 제조 시, 절연층(215) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 상기 조립 기판(210)에 결합되는 조립 홈(211,212)이 형성될 수 있다.
도 8에 도시된 바와 같이, 상기 조립 기판(210)에는 반도체 발광 소자(150)가 결합되는 조립 홈(211)이 형성되고, 상기 조립 홈(211)이 형성된 면은 유체(220)와 접촉할 수 있다. 상기 조립 홈(211)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 상기 조립 홈(211)은 조립되는 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홈(211)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
또한 상기 조립 홈(211)의 깊이는, 상기 반도체 발광 소자(150)의 세로 높이보다 작게 형성할 수 있다. 이를 통해 상기 반도체 발광 소자(150)는 격벽(216)들 사이로 돌출되는 구조를 가질 수 있고, 조립 이후 전사 과정에서 전사 기판의 돌기부와 쉽게 접촉할 수 있다.
또한, 도 7에 도시된 바와 같이, 조립 기판(210)이 배치된 후, 자성체를 포함하는 조립 장치(240)가 상기 조립 기판(210)을 따라 이동할 수 있다. 상기 조립 장치(240)는 자기장이 미치는 영역을 유체(220) 내로 최대화하기 위해, 조립 기판(210)과 접촉한 상태로 이동할 수 있다. 예를 들어, 조립 장치(240)는 복수의 자성체를 포함하거나, 조립 기판(210)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(240)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(240)에 의해 발생하는 자기장에 의해, 챔버(230) 내의 반도체 발광 소자(150)는 조립 장치(240)를 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(240)를 향해 이동 중, 도 8에 도시된 바와 같이, 조립 홈(211)으로 진입하여 조립 기판(210)과 접촉될 수 있다.
한편 상기 반도체 발광 소자(150)는 동일 공정에 의해 제작된 동일한 형태의 반도체 발광 소자일 수 있다. 다만 도 7에 도시된, 제 1조립 홈(211)에 조립되는 반도체 발광 소자는 이후, 점등용 반도체 발광 소자로서 역할을 하게 되며, 제 2조립 홈(212)에 조립되는 반도체 발광 소자의 경우, Align용 반도체 발광 소자로서 역할을 수행하게 된다.
또한, 상기 반도체 발광 소자(150)은 도 8에서 도시된 바와 같이, 수평형 반도체 발광 소자로, 제 1도전형 반도체층(155), 활성층(154), 제 2도전형 반도체층(153), 제 1도전형 전극(156) 및 제 2도전형 전극(152)를 포함할 수 있다. 또한 자가 조립 공정이 수행될 수 있도록, 상기 도전형 전극(152,156)의 하부에는 자성층을 포함할 수 있다. 다만 이는 예시에 불가하고, 본 발명은 이에 한정되지 않는다. 따라서 수직형 반도체 발광 소자나, 수평형 반도체 발광 소자에 관계없이 본 발명은 모든 종류의 반도체 발광 소자에 적용될 수 있다
나아가, 조립 홈(211) 및/또는 반도체 발광 소자(150)에는 반도체 발광 소자(150)의 제 2도전형 반도체층(153)이 상기 조립 기판(210)과 접촉되기 위한 패턴이나 형상 등이 형성될 수 있다.
한편, 조립 기판(210)의 조립 전극(213,214)에 의해 생성된 전기장으로 인해, 조립 기판(210)에 접촉된 반도체 발광 소자(150)는 조립 장치(240)의 이동에 의해 이탈되는 현상을 방지할 수 있다.
따라서, 도 7 및 도 8에 도시한 전자기장을 이용한 자가 조립 방식에 의해, 복수 개의 반도체 발광 소자(150)들은 동시 다발적으로 상기 조립 기판(210)에 조립된다.
도 9는 자가 조립 방식으로 점등용 반도체 발광 소자와 Align용 반도체 발광 소자가 조립 기판에 조립되는 과정을 나타내는 순서도이다.
전술하였듯이, 전자기장을 이용한 자가 조립 방식에서는 반도체 발광 소자(LED)들이 유체 내에서 분산되어 존재하며, 상기 유체가 채워진 챔버의 상부에 조립 기판이 배치된다(S611).
또한, 상기 반도체 발광 소자(LED)들은 동일한 공정으로 형성된 동일 구조를 가지고 있으며, 상기 조립 기판은 점등용 반도체 발광 소자를 위한 조립 홈 및 Align용 반도체 발광 소자를 위한 조립 홈이 기 형성되어 있다.
상기 반도체 발광 소자(LED)는 수평형 반도체 발광 소자일 수 있으며, 조립 홈에 조립되는 시간을 단축시키기 위해 방향성이 없는 원형 구조일 수 있다.
자가 조립 방식에서는 복수의 반도체 발광 소자들이 유체 내에서 동시 다발적으로 조립 기판에 조립되는 바, 추가적인 공정 없이 한번에 상기 조립 기판 내에 점등용 반도체 발광 소자 및 Align용 반도체 발광 소자가 조립된다(S612). 상기 조립 기판의 기 형성된 조립 홈에 모든 반도체 발광 소자가 조립됨으로써, 상기 조립 과정은 완료된다(S613).
도 10은 자가 조립 방식에 의해 조립 기판에 조립된 점등용 반도체 발광 소자와 Align용 반도체 발광 소자의 단면도이다.
도 10에 도시된 바와 같이, 조립 기판(210) 상부에는 조립 전극들(213,214)이 형성되어 있으며, 그 위로 절연층(215)이 코팅된다. 또한 절연층(215) 위에 부분적으로 형성된 격벽(216)에 의해 조립 홈이 정의된다.
상기 조립 기판(210)에 조립된 반도체 발광 소자는 크게 점등용 반도체 발광 소자(1501)와 Align용 반도체 발광 소자(1502)로 나뉜다. 또한 도 10에 도시된 바와 같이, 점등용 반도체 발광 소자(1501)가 조립된 제 1조립 홈의 너비(E)는 Align용 반도체 발광 소자(1502)가 조립된 제 2조립 홈의 너비(F)보다 클 수 있다.
상기 제 2조립 홈의 너비(F)를 제 1조립 홈의 너비(E) 보다 작게 형성함으로써, 향후 반도체 발광 소자의 전사 단계에서 보다 정밀한 Align 용도로 활용할 수 있다. 예를 들어, 반도체 발광 소자의 가로 길이가 50㎛일 때, 점등용 반도체 발광 소자가 조립되는 제 1조립 홈의 너비는 55㎛로 형성하여, 대략 5㎛ 이내의 간격 차이를 두는 것이 조립 시간 관점에서는 효율적이다. 조립 홈의 너비와 반도체 발광 소자의 가로 길이가 거의 같다면, 상기 반도체 발광 소자가 정밀하게 조립될 수는 있으나, 상기 반도체 발광 소자의 조립되는 수량을 고려했을 때는 장시간이 소요될 것이기 때문이다.
다만, Align용 반도체 발광 소자의 경우는, 점등용 반도체 발광 소자에 비해 조립되어야 할 수량이 극히 적은 바, 개별 조립 시간이 전체 조립 시간에 미치는 영향이 미미하여, 상기 제 2조립 홈은 51㎛ 내지 53㎛ 범위로 조립 홈의 너비를 형성하여, 보다 정밀한 Align용도로 활용할 수 있다. 즉, 제 1조립 홈에 조립된 반도체 발광 소자의 경우, 상기 제 1조립 홈 내에서 5㎛ 범위 내에서 위치가 변화할 수 있으나, 제 2조립 홈에 조립된 반도체 발광 소자의 경우, 상기 제 2조립 홈 내에서 1㎛ 내지 3㎛ 범위 내에서 위치가 변화한다. 따라서, 보다 정밀하게 위치가 제어된 상기 제 2조립 홈에 조립된 반도체 발광 소자를 Align용 지표로 활용하면 최종 배선 기판에서도 정밀한 전사가 가능하다.
하지만, 본 발명에서 제 2조립 홈이 제 1조립 홈보다 반드시 작아야 하는 것은 아니다. Align용 조립 홈을 별도로 형성하는 주요한 이유는 자가 조립 이후 전사 과정에서 발생하게 되는 반도체 발광 소자의 위치 편차를 미리 판단하여, 상기 위치 편차에 따라 배선 기판에 발생하는 반도체 발광 소자의 배열 오차를 최소화하기 위한 것이다. 따라서 상기 제 2조립 홈은 제 1조립 홈과 같거나 클 수도 있다. 다만, 보다 정밀한 전사를 위해서는 상기 제 2조립 홈이 상기 제 1조립 홈보다 작은 것이 바람직하다.
도 11은 본 발명의 조립 기판 및 배선 기판을 이용한 디스플레이 장치의 제조 방법을 나타내는 단면도들이다.
도 11(a)는, 조립 기판(210)에서 조립된 반도체 발광 소자(1501,1502) 및 돌기부(311)를 포함한 전사 기판(310)이 위 아래로 얼라인(Align) 되어 있는 단면도이다.
상기 조립 기판(210)상에 형성된 반도체 발광 소자들은 점등용 반도체 발광 소자(1501) 및 Align용 반도체 발광 소자(1502)를 포함한다.
또한, 상기 전사 기판의 돌기부(311)는 상기 반도체 발광 소자들(1501,1502)을 전사하기에 충분한 접착력을 지닌다.
상기 돌기부(311)는 조립 기판(210)의 반도체 발광 소자들(1501,1502)이 배치되는 간격에 대응하도록 일정한 간격으로 형성된다. 또한 상기 돌기부(311)와 상기 반도체 발광 소자(1501,1502)의 정확한 전사를 위해 얼라인먼트(Alignment) 과정이 수행될 수 있다.
상기 얼라인먼트 과정은, 예를 들어 상기 조립 기판(210) 또는 상기 전사 기판(310) 중 어느 하나를 다른 하나에 대해 수평 이동시킨 후, 상기 다른 하나에 대해 수직 이동 시킴으로써 수행된다. 이후, 카메라 센서 등에 의해 조립 기판(210)의 반도체 발광 소자(1501,1502)와 상기 반도체 발광 소자에 대응하는 전사 기판의 돌기부(311)의 위치가 중첩되는지 검사하고, 중첩된다면 상기 돌기부(311)에 맞게 상기 반도체 발광 소자들을 전사하고, 상기 조립 기판(210)은 제거된다.
또한, 상기 조립 기판(210) 및 상기 전사 기판(310)은 서로 대응하는 위치에 Align을 위한 Align key를 구비할 수 있다. 상기 Align key는 예를 들어, 동일한 요철 구조로 각 기판에 형성되어 전사 과정에서, 각 Align key가 접촉될 수 있다. 다만 본 발명은 이에 한정되지 않고, 당업자가 생각할 수 있는 다양한 구조의 Align key도 가능하다.
한편, 조립 기판(210)에 조립되는 반도체 발광 소자의 수량이 적다면, 전술하였듯이 개별적으로 전사 기판(310)의 돌기부(311)와 조립 기판(210)의 반도체 발광 소자의 중첩 여부를 판단하여 전사하는 것이 가능하다. 하지만, 조립 기판(210)에 조립되는 반도체 발광 소자가 무수히 많을 경우, 개별적으로 상기 반도체 발광 소자 및 이에 대응하는 돌기부의 위치를 파악하는 장시간의 검사시간이 소요된다. 따라서, 조립 기판 및 전사 기판에 대응하는Align key가 형성되어 있다면, 상기 align key의 중첩 여부만 확인함으로써 반도체 발광 소자의 전사 공정을 진행할 수 있다.
도 11(b)는 조립 기판(210)에서 전사 기판(310)으로 반도체 발광 소자(1501,1502)가 전사된 이후의 단면도이다.
도 11(b)에 도시된 바와 같이, 상기 반도체 발광 소자(1501, 1502)는 상기 전사 기판(310)의 돌기부(311)에 안정적으로 전사된다.
상기 돌기부(311)는 반도체 발광 소자를 접촉하여 전사하기에 충분한 접착력을 가지는 PDMS(polydimethylsiloxane)와 같은 유연한 필름 소재일 수 있다. 또한 상기 돌기부(311)를 지지하는 전사 기판(310)의 주재료는 PET(Polyethylene terephthalate), PCE(Polycarboxylate Ether) 및 유리 중 적어도 하나 이상을 포함할 수 있다.
도 11(c)는, 반도체 발광 소자(1501,1502)가 전사 기판(310)의 돌기부(311)로부터 배선 기판(110)으로 전사된 이후의 단면도이다.
상기 배선 기판(110)은 점등용 반도체 발광 소자(1501)와 상기 배선 기판(110)을 전기적으로 연결하기 위한 전극부가 형성될 수 있다.
반면, Align용 반도체 발광 소자(1502)가 전사되는 위치에는 전극부가 형성되지 않는다. 상기 Align용 반도체 발광 소자(1502)는 전사 기판(310)에서 배선 기판(110)으로 전사 과정에서 정밀한 Align을 하기 위한 목적으로 전사되는 것인 바, 향후 배선 공정 이후 발광 소자로써의 역할은 수행하지 않는다.
또한, 상기 Align용 반도체 발광 소자(1502)가 전사되는 위치에는 상기 Align용 반도체 발광 소자(1502)에 대응하는 Align mark(111)가 상기 배선 기판(110) 상에 형성될 수 있다.
또한, 상기 배선 기판(110)은 상기 Align mark(111) 이외에 전사 기판(310)의 Align key에 대응하는 위치에 동일한 구조의 Align key를 더 구비할 수 있다.
또한 상기 배선 기판(110)에는 상기 반도체 발광 소자(150)를 상기 배선 기판(110)에 안정적으로 고정하기 위한 접착층이 위치할 수 있다. 상기 접착층은 예를 들어, 이방 전도성 접착층으로 상기 반도체 발광 소자(150)는 전사와 동시에 배선 공정이 수행될 수 있다
또한, 상기 배선 기판(110)의 점등용 반도체 발광 소자(1501)가 전사될 위치에는 반사층이 위치할 수 있다. 상기 반사층은 향후 점등용 반도체 발광 소자(1501)가 구동 시 배선 기판(110) 방향으로 방출되는 빛을 반사시킴으로써 외부 광추출 효율을 향상시킬 수 있다.
또한, 상기 배선 기판에 기 형성될 수 있는 접착층, 전극부, 반사층들의 배치 간격은 전사 기판(310)에 위치한 반도체 발광 소자들의 배치 간격과 동일해야 한다. 따라서 상기 전사 기판(310)에서 상기 배선 기판(110)으로 반도체 발광 소자들을 정확한 전사하기 위해서는 얼라인먼트 과정이 수행될 수 있다.
상기 얼라인먼트 과정은 반도체 발광 소자가 위치한 전사 기판과 반도체 발광 소자가 전사되기 전의 배선 기판을 각각 카메라로 촬영하고, 상기 배선 기판에서 상기 반도체 발광 소자가 전사될 위치를 특정하여 진행될 수 있다.
또한, 정밀한 얼라인먼트를 위해, 상기 배선 기판(110)은 광투과성 물질로 이루어질 수 있다. 따라서, 상기 전사 기판(310)과 상기 배선 기판(110)을 얼라인먼트하는 단계는, 상기 전사 기판(310)과 마주하지 않는, 상기 배선기판(110)의 후면부에 카메라를 배치하고, 상기 카메라를 통해 촬영된 이미지를 이용하여 수행될 수 있다.
구체적으로, 상기 배선 기판(110)의 후면부에 설치된 카메라를 통해 상기 전사 기판(310)의 반도체 발광 소자와 상기 반도체 발광 소자가 전사될 상기 배선 기판(110)의 전면부를 촬영한다. 이후 상기 카메라를 통해 촬영된 이미지를 이용하여, 상기 전사 기판(310)의 상기 반도체 발광 소자들 및 상기 배선 기판(110)의 상기 반도체 발광 소자들에 대응하는 영역을 중첩시켜, 전사되는 정확한 위치를 설정할 수 있다.
한편, 배선 기판(110)에 전사되는 반도체 발광 소자의 수량이 많다면, 배선 기판(10) 상에 상기 반도체 발광 소자에 대응하는 영역을 개별적으로 표기하여 상기 반도체 발광 소자와 중첩 여부를 판단하는 것은 장시간의 검사 시간이 소요된다. 따라서, 전사 기판 및 배선 기판에 대응하는Align key가 형성되어 있다면, 상기 align key의 중첩 여부만 확인함으로써 반도체 발광 소자의 전사 공정을 진행할 수 있다.
하지만, 전사 기판에 형성되는 Align key의 경우, 복수 번의 전사 과정을 통해 변형될 위험이 있다. 상기 전사 기판은 반도체 발광 소자를 전사하기 위한 접착력을 지닌 유연한 소재를 사용하는 바, 반복되는 전사 공정에 의해 연신되거나 변형이 일어날 수 있기 때문이다.
나아가 전사 기판에 전사되는 반도체 발광 소자들도 상기 전사 기판의 물성에 의해 전사 전후의 위치 편차를 가질 수 있다.
한편Align key의 경우 상기 전사 기판에 기 형성되어 있는 바, 상기 위치 편차를 반영하지 못하며, 결국 상기 Align key에 기초하여 전사하게 되면, 상기 위치 편차에 해당하는 반도체 발광 소자들의 배열 오차가 발생하게 된다.
따라서 전사 기판에 기 형성되어 있는 Align key를 사용하게 되면, 전사 공정이 추가될수록 상기 반도체 발광 소자의 배열 오차는 심화될 수 있다.
결국 전사 기판에 형성된 상기 Align key 이외에 상기 반도체 발광 소자의 배열 오차를 최소화할 수 있는, 추가적인 Align mark를 이용하는 얼라인먼트 단계가 요구될 수 있다.
상기 Align mark로써 본 발명에서는 Align용 반도체 발광 소자를 활용한다.
상기 Align용 반도체 발광 소자는 자가 조립 시 조립 기판에 조립되고, 이후 전사 기판에 전사되며, 최종적으로 배선 기판으로 전사된다.
상기 전사 기판으로 전사 및 배선 기판으로 전사 과정에서 점등용 반도체 발광 소자와 동일하게 전사되는 과정이 진행되는 바, 전사 과정 전후로 반도체 발광 소자의 배열 오차가 발생하더라도, 상기 배열 오차를 그대로 반영할 수 있다. 즉, 상기 Align용 반도체 발광 소자를 Align을 위한 용도로 사용한다면, 배선 기판에 반도체 발광 소자를 전사하는 단계에서 발생할 수 있는 배열 오차의 영향을 무시할 수 있다.
따라서, 상기 Align용 반도체 발광 소자를 추가적으로 사용하여 얼라인먼트하는 단계는 다음과 같은 단계로 구분될 수 있다. 먼저 상기 전사 기판(310) 및 상기 배선 기판(110)의 서로 대응하는 위치에 형성된 Align key를 중첩시키는 제 1얼라인먼트 단계가 수행될 수 있다. 나아가 상기 전사 기판(310)에 위치한 상기 Align용 반도체 발광 소자(1502)와 상기 배선 기판(110)에 기 형성된 상기 Align용 반도체 발광 소자의 대응 영역에 형성된 Align mark(111)를 중첩시키는 제 2얼라인먼트 단계가 수행될 수 있다.
상기 제 1얼라인먼트먼트 단계를 통해 전사 기판(310)의 반도체 발광 소자가 배선 기판(110)으로 전사되는 대략적인 전사 위치를 확인하고, 상기 제 2얼라인먼트먼트 단계를 통해 전사 기판(310)의 반도체 발광 소자를 배선 기판(110)으로 정밀하게 전사할 수 있다.
한편, 도 11에 도시된 전사 기판(310)을 이용한 디스플레이 장치의 제조에 있어서, 전사 과정은 2번 수행되는 것으로 예시하였으나, 본 발명은 상기 전사 횟수에 한정되지 않는다. 예를 들어, 수직형 반도체 발광 소자를 위한 도전형 전극 형성 또는 반도체 발광 소자의 광 추출 구조 형성 등을 위해 추가적인 전사 공정이 수행될 수 있다.
도 12는 본 발명의 조립 기판 및 상기 조립 기판에 조립된 반도체 발광 소자를 나타내는 평면도들이다.
도 12(a)에 도시된 바와 같이, 상기 조립 기판(210)에는 점등용 반도체 발광 소자를 위한 제 1조립 홈(211)과 Align용 반도체 발광 소자를 위한 제 2조립 홈(212)이 위치한다. 또한 상기 조립 기판(210)에서 전사 기판으로 전사 시, 정확한 Align을 위한 Align key(217)를 미리 형성한다.
도 12(b)는 전자기장을 이용한 자가 조립 방법에 의해 반도체 발광 소자들이 도 12(a)의 조립 기판에 조립된 이후의 평면도이다.
전술하였듯이, 점등용 반도체 발광 소자(1501)와 Align용 반도체 발광 소자(1502)는 동일한 공정에 의해 형성된 동일한 구조의 반도체 발광 소자이나, 상기 조립 기판(210)의 조립 홈에 따라 향후 반도체 발광 소자의 역할이 정해진다.
도 12(b)에 도시된 바와 같이, 점등용 반도체 발광 소자(1501)는 제 1조립 홈에 여유공간을 가지고 조립된다. 반면 제 1조립 홈에 비해 제 2조립 홈은 그 너비를 작게 형성되어 있어, 도 12(b)에 도시된 바와 같이, Align용 반도체 발광 소자(1502)는 제 2조립 홈과 거의 밀접하게 조립될 수 있다.
도 13은 본 발명의 전사 기판 및 상기 전사 기판에 전사된 반도체 발광 소자를 나타내는 평면도들이다.
도 13(a)에 도시된 바와 같이, 상기 전사 기판(310)에는 도12(b)의 조립 기판(210)에 기 형성된 Align key(217)에 대응하는 구조의 Align key(317)가 위치할 수 있다. 또한 조립 기판에 조립된 점등용 반도체 발광 소자와 Align용 반도체 발광 소자에 대응하는 위치에 각각의 돌기부(311,312)가 위치한다.
상기 돌기부(311,312)의 너비는 반도체 발광 소자들을 안정적으로 접착하여 전사하기 위하여 상기 반도체 발광 소자보다 더 크게 형성할 수 있다.
도 13(b)는 도 13(a)의 돌기부를 통해 전사 기판에 전사된 반도체 발광 소자들(1501,1502)을 나타내는 평면도이다.
도 12(b)의 조립 기판에 조립된 반도체 발광 소자들은 동일한 간격(Pitch)을 유지한 채, 도 13(b)에 도시된 바와 같이, 전사 기판(310)으로 전사된다.
다만, 상기 전사 기판에 형성된 Align key의 경우, 전사 기판의 돌기부와 같은 유연한 소재로 이루어진 바, 상기 전사 과정의 반복 수행에 따라 변형될 수 있다.
도 14는 본 발명의 배선 기판 및 상기 배선 기판에 전사된 반도체 발광 소자를 나타내는 평면도들이다.
도 14(a)에 도시된 바와 같이, 상기 배선 기판(110)에는 도12(b)의 전사 기판(310)에 기 형성된 Align key(317)에 대응하는 형상의 Align key(113)가 형성될 수 있다. 상기 Align key(113)는 요철 구조를 포함할 수 있다.
또한, 전사 기판의 Align용 반도체 발광 소자에 대응하는 위치에 Align mark(111)가 형성될 수 있다.
도 14(b)는 도 14(a)의 배선 기판(110)에 전사된 반도체 발광 소자들(1501,1502)을 나타내는 평면도이다.
전술하였듯이, 상기 배선 기판(110)으로 반도체 발광 소자들(1501,1502)이 전사되는 과정은 다음과 같다.
먼저 전사 기판에 형성된 Align key와 배선 기판에 형성된 Align key를 중첩하여 대략의 위치를 확인한다.
상기 Align key를 이용하여, 배선 기판으로 전사되는 최종 위치를 결정하지 않은 것은 상기 Align key는 전사 기판에 기 형성되어 있는 것으로, 전사 과정에서 발생하는 반도체 발광 소자들의 위치 편차를 반영하지 못하기 때문이다.
상기 위치 편차는, 전사 기판의 물성(스탬프 구조 및 유연한 소재)에 의해 상기 반도체 발광 소자 Array의 평균 위치가 전사 전후로 변화하는 것을 말한다. 따라서 상기 Align key만 사용하여 전사하는 경우, 상기 위치 편차가 그대로 반영되어 배선 기판에서 반도체 발광 소자의 배열 오차로 나타난다. 또한 상기 Align key의 경우, 전사 공정이 반복됨에 따라 개별적인 변형이 발생하여 상기 배열 오차는 더욱 심화될 수 있다.
따라서, Align key를 이용하여 배선 기판 내 전사 기판의 반도체 발광 소자를 전사할 대략적인 위치가 결정되면, 전사 기판에 위치한 Align용 반도체 발광 소자와 배선 기판에 형성된 Align mark(111)를 중첩하여 정확한 전사 위치를 결정한다.
상기 Align용 반도체 발광 소자는 주위의 반도체 발광 소자들과 동일한 전사 과정이 진행된 것으로, 전사 전후로 반도체 발광 소자 Array의 평균 위치 변화가 그대로 반영되어 있기 때문에, 전사 전후로 위치 편차에 따른 배열 오차가 발생하지 않는다.
결국, 상기 두 번의 Align 단계를 수행하게 되면, 도 14(b)에 도시된 바와 같이, 상기 Align mark(111) 상에는 Align용 반도체 발광 소자(1502)가 전사되며, 상기 Align용 반도체 발광 소자(1502)와 일정한 간격 차이를 가지고 점등용 반도체 발광 소자(1501)가 정밀하게 전사된다.
도 15는 배선 기판의 일부 영역에 전사된 반도체 발광 소자들을 나타내는 평면도이다.
도 15에서 점선으로 도시된 영역은 도 14(b)의 전사 기판에서 전사된 반도체 발광 소자의 배열이다.
대면적 디스플레이 장치를 위해서는 전사 기판에서 배선 기판으로 반도체 발광 소자들이 전사되는 과정이 복수 번 진행될 수 있다.
예를 들어, 도 15에 도시된 배선 기판(110)의 경우, 4번의 전사 공정이 진행되어야 상기 배선 기판(110) 내 모든 영역을 반도체 발광 소자로 채울 수 있다.
각 전사 과정은 상기 배선 기판(110) 내에서 정밀하게 조절되어야 하며, 도 15에 도시된 바와 같이, Align mark(111)와 상기 Align mark의 상부에 전사되는 Align용 반도체 발광 소자(1502)에 의해 정밀한 전사가 진행될 수 있다.
구체적으로 살피면, 전사 기판이 반도체 발광 소자의 전사를 위해 배선 기판(110)과 중첩될 때, 먼저 Align key(113)의 중첩 여부를 판단한다. 상기 Align key(113)가 중첩되었다고 판단되면, 배선 기판(110)의 Align mark(111)와 전사 기판의 Align용 반도체 발광 소자가 중첩되도록 정밀하게 위치를 조절하고, 이후 점등용 반도체 발광 소자 및 Align용 반도체 발광소자를 배선 기판(110)으로 전사시킨다.
도 15의 점선으로 도시된 영역이 상기 방법에 의해 전사가 진행된 이후의 평면도이며, 점등용 반도체 발광 소자(1501) 및 Align용 반도체 발광 소자(1502)가 배선 기판(110)의 정확한 위치에 전사된다.
또한, 상기 1회 전사를 통해 전사되는 점등용 반도체 발광 소자의 수는 Align용 반도체 발광 소자의 수보다 월등히 많을 수 있다. 예를 들어 상기 배선 기판 내 동일 면적 당 상기 점등용 반도체 발광 소자의 수는 상기 Align용 반도체 발광 소자의 수보다 100배 이상 많을 수 있다.
도 16은 배선 기판에 전사된 반도체 발광 소자들에 대해 배선 공정을 진행한 이후의 평면도이다.
도 16에 도시된 바와 같이, 점등용 반도체 발광 소자(1501)는 디스플레이 장치의 구동 시 특정 색상이 발광되도록, 배선 전극(120)을 형성하여 배선 기판(110)과 전기적으로 연결할 수 있다.
반면, 도 16에 도시된 바와 같이, 배선 기판(110)의Align용 반도체 발광 소자가 전사된 위치의 상부에는 선택적으로 암막층(183)이 형성될 수 있다. 상기 암막층(183)은 광 투과율이 낮은 물질로 구성된다. 예를 들어 상기 암막층(183)은 Black Resin 또는 Black colored Photoresist로 이루어질 수 있다.
상기 암막층(183)은 디스플레이 장치 구동 시, 상기 Align용 반도체 발광 소자로부터 생성될 수 있는 빛이 외부로 새어나가지 못하도록 역할을 한다. 비록 Align용 반도체 발광 소자가 배선 기판(110)과 전기적으로 연결되지 않더라도, 주위의 점등용 반도체 발광 소자(1501)로부터 생성된 제 1차 빛이 상기 Align용 반도체 발광 소자에 전달되어, 상기 Align용 반도체 발광 소자로부터 제 2차 빛이 생성될 수 있기 때문이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 배선 기판 111 : 제 2 Align key
113 : 제 1Align key 1501 : 점등용 반도체 발광 소자
1502 : Align용 반도체 발광 소자

Claims (18)

  1. 디스플레이 장치의 제조 방법에 있어서,
    조립 기판의 제 1조립 홈에 점등용 반도체 발광 소자를 조립하는 단계;
    상기 조립 기판의 제 2조립 홈에 Align용 반도체 발광 소자를 조립하는 단계;
    상기 조립 기판에 조립된 반도체 발광 소자들을 상기 조립 기판에서 전사 기판으로 전사하는 단계;
    상기 전사 기판에 전사된 반도체 발광 소자들을 상기 전사 기판에서 배선 기판으로 전사하는 단계를 포함하고,
    상기 조립 기판에 상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자를 조립하는 단계는 전기장 및 자기장을 이용하여 자가 조립하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자는 동일한 공정으로 형성된 동일한 구조의 반도체 발광 소자인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 반도체 발광 소자를 상기 조립 기판의 상기 제 1조립 홈 또는 상기 제 2조립 홈에 조립하는 단계는,
    상기 반도체 발광 소자를 유체 챔버에 투입하는 단계;
    상기 유체 챔버의 상측면에 상기 조립 기판을 배치하는 단계;
    자성체를 갖는 조립 장치를 이용하여, 상기 유체 챔버 내에 부유하는 상기 반도체 발광 소자를 상기 조립 기판의 상기 제 1조립 홈 또는 상기 제 2조립 홈에 접촉하는 단계; 및
    상기 조립 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 반도체 발광 소자를 상기 제 1조립 홈 또는 상기 제 2조립 홈에 조립하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 전사 기판은, 상기 조립 기판에 조립되는 상기 점등용 반도체 발광 소자 및 상기 Align용 반도체 발광 소자에 대응하는 위치에 형성되는 복수의 돌기부를 포함하고,
    상기 조립 기판에 조립된 반도체 발광 소자들을 상기 조립 기판에서 상기 전사 기판으로 전사하는 단계는,
    상기 돌기부와 상기 반도체 발광소자가 서로 오버랩되도록, 상기 조립 기판과 상기 전사 기판을 중첩하는 단계; 및
    중첩된 상기 반도체 발광 소자들을 상기 돌기부에 접촉하여 고정시킨 후, 상기 조립 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 조립 기판 및 상기 전사 기판은 서로 대응하는 위치에 Align을 위한 동일한 요철 구조의 Align key를 구비하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  6. 제 5항에 있어서,
    상기 조립 기판에 조립된 반도체 발광 소자들을 상기 조립 기판에서 상기 전사 기판으로 전사하는 단계는,
    상기 조립 기판 및 상기 전사 기판의 서로 대응하는 위치에 형성된 상기 Align key를 중첩시키는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 전사 기판에 전사된 반도체 발광 소자들을 상기 조립 기판에서 상기 배선 기판으로 전사하는 단계는,
    상기 배선 기판의 전체 영역 중, 상기 전사 기판에 전사된 반도체 발광 소자들에 대응하는 영역에 상기 반도체 발광 소자들이 배치되도록, 상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계; 및
    상기 반도체 발광 소자들을 상기 배선 기판의 상기 반도체 발광 소자들에 대응하는 영역에 고정시킨 후, 상기 전사 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 배선 기판은 광투과성 물질로 이루어지고,
    상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계는, 상기 배선 기판의 후면부에 배치된 카메라를 통해 촬영된 이미지를 이용하여 수행되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계는,
    상기 카메라를 통해 촬영된 이미지를 이용하여, 상기 전사 기판의 상기 반도체 발광 소자들 및 상기 배선 기판의 상기 반도체 발광 소자들에 대응하는 영역을 중첩시키는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 전사 기판 및 상기 배선 기판은 서로 대응하는 위치에 Align을 위한 동일한 요철 구조의 Align key를 구비하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 전사 기판과 상기 배선 기판을 얼라인먼트(Alignment)하는 단계는,
    상기 전사 기판 및 상기 배선 기판의 서로 대응하는 위치에 형성된 Align key를 중첩시키는 제 1얼라인먼트 단계; 및
    상기 전사 기판에 전사되는 상기 Align용 반도체 발광 소자와 상기 Align용 반도체 발광 소자와 대응하는 위치에 형성된 상기 배선 기판의 Align mark를 중첩시키는 제 2얼라인먼트 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제 1항에 있어서,
    상기 반도체 발광 소자가 상기 배선 기판으로 전사하는 단계 이후,
    상기 점등용 반도체 발광 소자가 상기 배선 기판과 전기적으로 연결되도록 배선 공정하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 Align용 반도체 발광 소자의 상부에 광투과도가 낮은 물질을 도포하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  14. 제 1항에 있어서,
    상기 조립 기판은,
    상기 디스플레이 장치의 구동 시, 제 1색상을 발광하는 제 1반도체 발광 소자가 조립되는 제 1조립 기판; 및 상기 제 1색과 다른 제 2색을 발광하는 제 2반도체 발광 소자가 조립되는 제 2조립 기판을 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  15. 디스플레이 장치에 있어서,
    배선 기판; 및
    상기 배선 기판 상에 위치하는 복수의 반도체 발광 소자들을 포함하고,
    상기 복수의 반도체 발광 소자들은 점등용 반도체 발광 소자와 Align용 반도체 발광 소자를 포함하고,
    상기 점등용 반도체 발광 소자와 상기 Align용 반도체 발광 소자는 동일한 형상 및 동일한 발광 색상을 가지되,
    상기 점등용 반도체 발광 소자는 상기 배선 기판의 배선 전극과 전기적으로 연결되고,
    상기 Align용 반도체 발광 소자의 상면에는 광 투과율이 낮은 암막층이 위치하는 것을 특징으로 하는 디스플레이 장치.
  16. 제 15항에 있어서,
    상기 배선 기판 내, 동일 면적 당 상기 점등용 반도체 발광 소자의 수는 상기 Align용 반도체 발광 소자의 수보다 100배 이상 많은 것을 특징으로 하는 디스플레이 장치.
  17. 제 15항에 있어서,
    상기 배선 기판은 요철 구조의Align key를 더 구비하는 것을 특징으로 하는 디스플레이 장치.
  18. 제 15항에 있어서,
    상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치.
KR1020190095606A 2019-08-06 2019-08-06 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판 KR20190099164A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190095606A KR20190099164A (ko) 2019-08-06 2019-08-06 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
CN201980099004.0A CN114175260A (zh) 2019-08-06 2019-08-07 显示装置的制造方法以及用于制造显示装置的基板
EP19940436.9A EP4012769A4 (en) 2019-08-06 2019-08-07 METHOD FOR MANUFACTURING DISPLAY DEVICE AND SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE
US17/633,100 US20220336423A1 (en) 2019-08-06 2019-08-07 Method for manufacturing display device, and substrate for manufacture of display device
PCT/KR2019/009862 WO2021025202A1 (ko) 2019-08-06 2019-08-07 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190095606A KR20190099164A (ko) 2019-08-06 2019-08-06 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Publications (1)

Publication Number Publication Date
KR20190099164A true KR20190099164A (ko) 2019-08-26

Family

ID=67807999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190095606A KR20190099164A (ko) 2019-08-06 2019-08-06 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Country Status (5)

Country Link
US (1) US20220336423A1 (ko)
EP (1) EP4012769A4 (ko)
KR (1) KR20190099164A (ko)
CN (1) CN114175260A (ko)
WO (1) WO2021025202A1 (ko)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026762A (ko) * 2019-09-26 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR20200026765A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
CN112531087A (zh) * 2019-09-19 2021-03-19 Lg电子株式会社 用于自组装半导体发光二极管的装置
CN112531079A (zh) * 2019-09-19 2021-03-19 Lg电子株式会社 用于自组装半导体发光二极管的装置
WO2021054547A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
WO2021054549A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021080028A1 (ko) * 2019-10-22 2021-04-29 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20210071181A (ko) * 2019-12-05 2021-06-16 주식회사 리페어코리아 메탈 메쉬를 이용한 투명 디스플레이 제조용 플레이트
WO2021117979A1 (ko) * 2019-12-11 2021-06-17 엘지전자 주식회사 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2022124439A1 (ko) * 2020-12-09 2022-06-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
EP4030481A4 (en) * 2019-09-09 2023-10-18 LG Electronics Inc. DISPLAY DEVICE USING A SEMICONDUCTOR LIGHT-EMITTING DIODE
US11804384B2 (en) 2019-09-19 2023-10-31 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes magnets in a plurality of rows
US11854852B2 (en) 2019-09-19 2023-12-26 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2024005221A1 (ko) * 2022-06-28 2024-01-04 엘지전자 주식회사 마이크로 엘이디 디스플레이 제조 장치
EP4084067A4 (en) * 2019-12-26 2024-01-24 Lg Electronics Inc APPARATUS AND METHOD FOR MANUFACTURING A DISPLAY DEVICE USING AN ELECTROLUMINESCENT ELEMENT
US11901208B2 (en) 2019-09-19 2024-02-13 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light emitting diodes
US11984337B2 (en) 2019-09-19 2024-05-14 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713579B1 (ko) * 2004-05-31 2007-05-02 강준모 반도체소자 얼라인 방법 및 그에 의해 형성된 반도체 구조물
KR102424975B1 (ko) * 2015-08-31 2022-07-26 삼성디스플레이 주식회사 발광 다이오드 구조체 및 디스플레이 장치
KR20170059068A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
DE102016004592B4 (de) * 2016-04-14 2017-11-02 Mühlbauer Gmbh & Co. Kg System und Verfahren zum Ausrichten elektronischer Bauteile
KR102605471B1 (ko) * 2016-06-30 2023-11-23 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
JP6857496B2 (ja) * 2016-12-26 2021-04-14 日亜化学工業株式会社 発光装置
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
KR102429362B1 (ko) * 2017-04-27 2022-08-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
KR101941541B1 (ko) * 2018-05-10 2019-04-12 주식회사 팀즈 마이크로 led소자의 정렬이송방법, 이에 따른 led디스플레이모듈의 제조방법, 및 이에 사용되는 정렬모듈
US20220415859A1 (en) * 2019-07-01 2022-12-29 Lg Electronics Inc. Display device using micro led, and manufacturing method therefor

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4030481A4 (en) * 2019-09-09 2023-10-18 LG Electronics Inc. DISPLAY DEVICE USING A SEMICONDUCTOR LIGHT-EMITTING DIODE
US11264257B2 (en) 2019-09-19 2022-03-01 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11901208B2 (en) 2019-09-19 2024-02-13 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light emitting diodes
CN112531079A (zh) * 2019-09-19 2021-03-19 Lg电子株式会社 用于自组装半导体发光二极管的装置
EP3796380A1 (en) * 2019-09-19 2021-03-24 LG Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021054547A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
WO2021054507A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021054549A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
CN112531087B (zh) * 2019-09-19 2024-02-20 Lg电子株式会社 用于自组装半导体发光二极管的装置
US11854852B2 (en) 2019-09-19 2023-12-26 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
US11984337B2 (en) 2019-09-19 2024-05-14 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
CN112531087A (zh) * 2019-09-19 2021-03-19 Lg电子株式会社 用于自组装半导体发光二极管的装置
CN112531079B (zh) * 2019-09-19 2023-11-14 Lg电子株式会社 用于自组装半导体发光二极管的装置
US11410864B2 (en) 2019-09-19 2022-08-09 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11804384B2 (en) 2019-09-19 2023-10-31 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes magnets in a plurality of rows
KR20200026762A (ko) * 2019-09-26 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR20200026765A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021080028A1 (ko) * 2019-10-22 2021-04-29 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20210071181A (ko) * 2019-12-05 2021-06-16 주식회사 리페어코리아 메탈 메쉬를 이용한 투명 디스플레이 제조용 플레이트
EP4075499A4 (en) * 2019-12-11 2024-01-24 Lg Electronics Inc DISPLAY DEVICE RELATED TO MICRO-LED AND PRODUCTION METHOD THEREOF
WO2021117979A1 (ko) * 2019-12-11 2021-06-17 엘지전자 주식회사 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
EP4084067A4 (en) * 2019-12-26 2024-01-24 Lg Electronics Inc APPARATUS AND METHOD FOR MANUFACTURING A DISPLAY DEVICE USING AN ELECTROLUMINESCENT ELEMENT
WO2022124439A1 (ko) * 2020-12-09 2022-06-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2024005221A1 (ko) * 2022-06-28 2024-01-04 엘지전자 주식회사 마이크로 엘이디 디스플레이 제조 장치

Also Published As

Publication number Publication date
US20220336423A1 (en) 2022-10-20
EP4012769A4 (en) 2023-08-30
EP4012769A1 (en) 2022-06-15
CN114175260A (zh) 2022-03-11
WO2021025202A1 (ko) 2021-02-11

Similar Documents

Publication Publication Date Title
KR20190099164A (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
KR20190085892A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220352446A1 (en) Display device using micro led and method for manufacturing same
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220375915A1 (en) Display device using micro led, and manufacturing method therefor
KR20190104277A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102205692B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190143840A (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
KR102206782B1 (ko) 디스플레이 장치
KR20190121274A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
KR20190104276A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20200106039A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190113695A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190116198A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190092330A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190099149A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200005096A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal