KR20190085892A - 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 - Google Patents

마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190085892A
KR20190085892A KR1020190078747A KR20190078747A KR20190085892A KR 20190085892 A KR20190085892 A KR 20190085892A KR 1020190078747 A KR1020190078747 A KR 1020190078747A KR 20190078747 A KR20190078747 A KR 20190078747A KR 20190085892 A KR20190085892 A KR 20190085892A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
electrode
emitting device
assembly hole
Prior art date
Application number
KR1020190078747A
Other languages
English (en)
Inventor
최원석
김수현
박성민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP19936069.4A priority Critical patent/EP3996139A4/en
Priority to KR1020190078747A priority patent/KR20190085892A/ko
Priority to PCT/KR2019/007973 priority patent/WO2021002490A1/ko
Priority to US17/619,549 priority patent/US20220415859A1/en
Publication of KR20190085892A publication Critical patent/KR20190085892A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 명세서에서는 불균일한 전기장을 형성할 수 있는 조립전극이 구비된 조립 홀에 조립되는 마이크로 LED디스플레이 장치 및 이의 제조 방법을 개시한다. 여기서 본 발명의 일 실시예에 따른 디스플레이 장치는, 기판; 상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극; 상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층; 상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀; 상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고, 상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 한다.

Description

마이크로 LED를 이용한 디스플레이 장치 및 이의 제조 방법 {DISPLAY DEVICE USING MICRO LED AND MANUFACTURING METHOD THEREOF}
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술 분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 상기 반도체 발광 소자는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
이러한 반도체 발광소자의 크기는 최근에 수십 마이크로미터까지 줄어들었다. 따라서 상기 반도체 발광소자들을 이용하여 디스플레이 장치를 구현하는 경우, 매우 많은 수의 반도체 발광 소자들을 디스플레이 장치의 배선기판에 조립하여야 한다.
하지만 상기 조립과정에서, 배선기판의 원하는 위치에 수많은 반도체 발광소자를 정밀하게 위치시키는 것은 매우 어렵다는 문제점이 있다.
본 발명의 일 실시예의 목적은, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은, 반도체 발광 소자를 기판에 조립할 때, 정밀한 위치제어가 가능한 디스플레이 장치 및 이의 제조 방법을 제공하는 것이다.
나아가, 본 발명의 일 실시예의 또 다른 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.
상기 목적을 달성하기 위한 디스플레이 장치는, 기판; 상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극; 상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층; 상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀; 상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고, 상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 한다.
실시예로서, 상기 조립 홀 내 특정 위치는 상기 조립 홀 내 생성된 불균일한 전기장에서, 상대적으로 전기장의 세기가 강한 영역에 대응하는 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극은 상기 조립 홀과 오버랩되는 위치에 형성되고, 상기 제 1조립전극 및 상기 제 2조립전극의 이격 거리는 상기 반도체 발광 소자의 가로 길이보다 짧은 것을 특징으로 한다.
실시예로서, 상기 이격 거리는, 서로 다른 적어도 두 개 이상의 값을 가지고, 상기 반도체 발광 소자는 상기 이격 거리 중 최소값을 가지는 이격 거리의 방향으로 조립되는 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극 중 적어도 하나는 상기 조립 홀과 오버랩되는 위치에 형성된 것을 특징으로 한다.
실시예로서, 상기 제 1조립전극 및 상기 제 2조립전극은 대칭 구조를 이루며, 상기 조립 홀의 중심을 향해 돌출되는 돌출부를 구비하고, 상기 반도체 발광 소자는 상기 조립 홀의 중심 위치에 조립되는 것을 특징으로 한다.
실시예로서, 상기 조립 홀의 너비는 상기 반도체 발광 소자의 가로 길이보다 길고, 상기 조립 홀의 깊이는 상기 반도체 발광 소자의 세로 길이보다 큰 것을 특징으로 한다.
실시예로서, 상기 반도체 발광 소자는 제 1도전형 반도체층, 활성층, 제 2도전형 반도체층 및 자성층을 포함한다.
실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법은, 제 1기판 상에 이격 배치되는 한 쌍의 조립전극을 형성하는 단계; 상기 한 쌍의 조립전극이 형성된 기판에 절연층을 증착하는 단계; 상기 절연층을 증착한 기판에 조립 홀을 형성하는 단계; 상기 조립 홀에 대응하는 형상을 가지며, 자성층을 구비하는 반도체 발광 소자를 제공하는 단계; 자성체를 갖는 조립 장치를 이용하여 상기 반도체 발광 소자를 상기 기판의 상기 조립 홀에 접촉하는 단계; 및 상기 조립 홀의 하부에 형성된 상기 한 쌍의 조립전극에 전압을 인가하여, 상기 반도체 발광 소자를 상기 조립 홀의 특정 위치에 조립하는 단계를 포함하고, 상기 한 쌍의 조립전극은 상기 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며, 상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 상기 조립 홀 내 상기 전기장의 세기가 강한 방향으로 조립되는 것을 특징으로 한다.
실시예로서, 상기 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계를 포함한다.
실시예로서, 상기 제 2기판으로 전사하는 단계는, 상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 단계를 포함한다.
실시예로서, 상기 조립 홀을 형성하는 단계는 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성하는 단계를 포함한다.
실시예로서, 상기 반도체 발광 소자를 조립하는 단계는, 상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하는 단계를 포함한다.
실시예로서, 상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 반도체 발광 소자를 이용한 디스플레이 장치 및 제조 방법을 제공할 수 있다.
구체적으로, 복수의 반도체 발광 소자를 유체 내에서 자가 조립하는 경우, 조립 홀의 불균일한 전기장을 형성하도록 제 1조립전극 및 제 2조립전극의 형상 및 배치를 조절하여, 상기 조립 홀의 특정 위치에 정밀하게 상기 반도체 발광 소자를 조립할 수 있다.
따라서, 상기 조립 홀과 상기 반도체 발광 소자의 너비 차이에 의해 발생하는 조립 오차를 최소화하고, 이후 평탄화 공정 및 전극형성 공정에서 발생하는 칩의 쇼트(Short) 또는 오픈(Open) 불량을 감소시키는 기술적 효과가 있다.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
도 11은 도 10에 도시된 구조를 갖는 반도체 발광 소자가 자가조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
도 12는 도 11의 E부분을 확대한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법을 구체적으로 나타내는 순서도이다.
도 14는 도 13의 불균일한 전기장을 형성하기 위한 조립전극에 대한 일 실시예를 나타내는 도면이다.
도 15는 도 14에 도시된 조립전극을 기초로, 조립전극간의 이격 거리에 따른 전기장의 세기를 나타내는 도면이다.
도 16은 도 14의 조립전극을 구비한 기판의 조립 홀에 조립되는 반도체 발광 소자를 나타내는 도면이다.
도 17은 도 16의 반도체 발광 소자의 상부에 배선전극을 형성한 후의 형상을 나타내는 평면도이다.
도 18은 도 17의 F-F라인을 따라 절단한 배선전극이 형성된 반도체 발광 소자의 단면도이다.
도 19는 불균일한 전기장을 형성하기 위한 조립전극에 대한 다른 실시예를 나타내는 도면이다.
도 20은 종래 조립전극의 형상 및 이에 따라 조립된 반도체 발광 소자와 배선전극 형성 후의 불량현상을 나타내는 도면이다.
도 21은 조립전극의 형상에 따라 실제 조립된 반도체 발광 소자들간의 전극홀 형성 위치의 차이를 나타내는 광학 이미지들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술 분야의 당업자라면 쉽게 알 수 있을 것이다.
또한, 당해 명세서에서 언급된 반도체 발광 소자는 LED, 마이크로 LED 등을 포함하는 개념이며, 혼용되어 사용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20 X 80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 배선기판(110)에 절연층(160)이 적층되며, 상기 배선기판(110)에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 배선기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 임시기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.
이 경우에, 임시기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 임시기판(112)을 열 압착한다. 예를 들어, 배선기판과 임시기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 임시기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 임시기판(112)을 제거한다. 예를 들어, 임시기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 임시기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20 X 80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장된 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다.
따라서, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이와 같은 문제점을 해결하기 위한 본 발명의 다른 실시예에 대하여, 이하 도 10 내지 도 21에서 상세히 후술하도록 하겠다.
나아가, 예를 들어, 유체 내에서 자가 조립되는 수평형 반도체 발광 소자가 적용된 디스플레이 장치를 기준으로 설명하도록 하겠으나, 본 발명의 권리범위가 반드시 이에 한정되는 것은 아니다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
이하 도면들에서, 반도체 발광 소자(1000)는 수평형 반도체 발광 소자인 것으로 가정하여 설명한다. 다만, 본 발명의 실시 예가 수평형 반도체 발광 소자에만 한정되는 것은 아니며, 수직형 반도체 발광 소자에도 유사하게 적용될 수 있다.
또한, 이하 도면들에서 반도체 발광 소자(1000)의 상부 방향은 자성층(1050)이 위치한 방향을 의미하고, 하부 방향은 제 2도전형 반도체층(1010)이 위치한 방향을 의미할 수 있다. 이 경우, 반도체 발광 소자(1000)로부터 추출되는 광은 반도체 발광 소자(1000)의 상부를 통해 외부로 방출될 수 있다.
도 10에 도시된 바와 같이, 반도체 발광 소자(1000)는 제 2도전형 반도체층(1010) 및 제 2도전형 반도체층(1010)의 상부에 형성되는 제 1도전형 반도체층(1030)을 포함할 수 있다. 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010) 사이에는 활성층(미도시)이 형성될 수 있다.
제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010) 각각은 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 주 물질로 하여, 인듐(In), 알루미늄(Al) 등의 물질이 첨가되어 다양한 색상의 빛을 발광할 수 있다.
한편, 반도체 발광 소자(1000)는 자성체를 갖는 자성층(1050)을 포함할 수 있다. 상기 자성층(1050)은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있다.
도 10에서는 자성층(1050)이 제 2도전형 반도체층(1010)의 상부에 배치된 것으로 도시되어 있으나, 반도체 발광 소자(1000)의 제조 방법에 따라 자성층(1050)의 배치 위치는 변경될 수 있다.
또한, 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010)은 하나가 n형 반도체층이면, 나머지 하나는 p형 반도체층으로 구성되어 pn 다이오드의 구조를 지닌다.
도 11에서 후술하겠지만, 상기 반도체 발광 소자(1000)는 기판에 조립되기 위해 유체 내로 투입될 수 있다. 유체 내로 투입된 반도체 발광 소자(1000)는 자성층(1050)을 포함하므로, 자기장에 의해 기판으로 이동하여 상기 기판에 조립될 수 있다.
한편, 패시베이션층(1070)은 반도체 발광 소자(1000)의 상면 및 측면을 둘러싸도록 형성될 수 있다. 패시베이션층(1070)은 반도체 발광 소자(1000)가 성장기판(미도시)에 연결된 상태에서 형성되므로, 반도체 발광 소자(1000)의 하부에는 패시베이션층(1070)이 형성되지 않을 수 있다. 다만, 이는 하나의 예시적인 경우이며, 본 발명이 이에 한정되지 않는다.
패시베이션층(1070)은 실리카, 알루미나 등의 무기물 절연체를 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
한편, 제 1도전형 반도체층(1030)에는 제 1도전형 전극이 연결될 수 있고, 제 2도전형 반도체층(1010)에는 제 2도전형 전극이 연결될 수 있다. 이를 위해서는, 예를 들어, 제 1도전형 반도체층(1030) 및 제 2도전형 반도체층(1010)의 일부 영역이 외부로 노출되어야 한다. 따라서, 추후 디스플레이 장치의 제조 공정에서, 패시베이션 층(1070) 중 일부 영역이 식각될 수 있다.
도 11은 도 10에 도시된 구조를 갖는 반도체 발광 소자가 자가조립 방식에 의해 기판에 조립되는 방법의 일 실시예를 나타내는 도면이다.
또한, 도 12는 도11의 E 부분을 확대한 확대도이다.
도 11 내지 도 12에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 기판에 조립되는 예를 간략히 설명한다.
도 11과 도 12를 참조하면, 반도체 발광 소자(1000)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다.
이 후, 기판(1100)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 기판(1100)은 챔버(1300) 내로 투입될 수도 있다.
기판(1100)에는 조립될 반도체 발광 소자(1000) 각각에 대응하는 한 쌍의 전극(1111, 1112)이 형성될 수 있다. 상기 전극(1111, 1112)은 투명 전극(ITO)으로 구현되거나, 기타 일반적인 재료를 이용해 구현될 수 있다. 상기 전극(1111, 1112)은 전압이 인가됨에 따라 전기장을 생성함으로써, 조립 홀(1102)에 접촉한 반도체 발광 소자(1000)를 안정적으로 고정시키는 조립전극에 해당한다.
상기 전극(1111,1112)간의 간격은 예를 들어, 반도체 발광 소자(1000)의 폭 및 조립 홀(1102)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(1000)의 조립 위치를 보다 정밀하게 고정할 수 있다.
상기 전극(1111, 1112) 상에는 절연층(1120)이 형성되어, 전극(1111,1112)을 유체(1200)로부터 보호하고, 전극(1111, 1112)에 흐르는 전류의 누출을 방지할 수 있다. 예컨대, 절연층(1120)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1120)은, 반도체 발광 소자(1000)의 조립 시 전극(1111, 1112)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 반도체 발광 소자(1000)가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.
절연층(1120)의 상부에는 격벽(1130)이 형성될 수 있다. 상기 격벽(1130)의 일부 영역은 상기 전극(1111, 1112)의 상부에 위치하고, 나머지 영역은 상기 기판(1100)의 상부에 위치할 수 있다.
예컨대, 기판(1100)의 제조 시, 절연층(1120) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광 소자(1000)들 각각이 상기 기판(1100)에 결합되는 조립 홀(1102)이 형성될 수 있다.
상기 기판(1100)에는 반도체 발광 소자(1000)들이 결합되는 조립 홀(1102)이 형성되고, 상기 조립 홀(1102)이 형성된 면은 유체(1200)와 접촉할 수 있다. 상기 조립 홀(1102)은 반도체 발광 소자(1000)의 정확한 조립 위치를 가이드할 수 있다.
한편, 상기 조립 홀(1102)은 조립되는 반도체 발광 소자(1000)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(1102)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
또한 상기 조립 홀(1102)의 깊이는, 상기 반도체 발광 소자(1000)의 세로 높이보다는 커서, 상기 반도체 발광 소자(1000)가 한번 조립되면, 이후 이탈하는 것은 어렵도록 형성할 수 있다.
기판(1100)이 배치된 후, 자성체를 포함하는 조립 장치(1400)가 기판(1100)을 따라 이동할 수 있다. 조립 장치(1400)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(1100)과 접촉한 상태로 이동할 수 있다. 예를 들어, 조립 장치(1400)는 복수의 자성체를 포함하거나, 기판(1100)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1400)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1400)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(1000)는 조립 장치(1400)를 향해 이동할 수 있다.
반도체 발광 소자(1000)는 조립 장치(1400)를 향해 이동 중, 조립 홀(1102)로 진입하여 기판(1100)과 접촉될 수 있다. 예컨대, 조립 홀(1102) 및/또는 반도체 발광 소자(1000)에는 반도체 발광 소자(1000)의 제 2도전형 반도체층(1010)이 기판(1100)과 접촉되기 위한 패턴이나 형상 등이 형성될 수 있다.
또한, 기판(1100)의 조립전극(1111, 1112)에 의해 생성된 전기장으로 인해, 기판(1100)에 접촉된 반도체 발광 소자(1000)는 조립 장치(1400)의 이동에 의해 이탈되는 현상을 방지할 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들은 기판에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다만, 상기 자가조립 방식의 경우, 조립되는 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 작아야 한다. 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 크면 상기 조립 홀에 반도체 발광 소자는 조립되지 않을 것이다. 또한 예를 들어, 반도체 발광 소자의 가로 길이가 조립 홀의 너비와 거의 동일하다면, 정밀하게 조립될 수는 있으나, 조립되는 시간이 급격하게 증가할 것이다.
따라서 반도체 발광 소자의 가로 길이는 조립 홀의 너비와 적절한 차이를 가지며, 상기 조립 홀에 조립된다. 실험적으로, 수평형 반도체 발광 소자에서 상기 반도체 발광 소자의 가로 길이가 50㎛일 때, 조립 홀의 너비는 55㎛로 형성하여, 대략 5㎛ 이내의 간격 차이를 두는 것이 조립시간 관점에서 효율적임을 확인하였다.
하지만 이러한 간격 차이는 효율적인 조립시간을 제공하는 반면, 반도체 발광 소자의 조립 후 수행되는 식각이나 전극 연결 등의 공정 과정에서는 새로운 문제를 발생시킬 수 있다. 예를 들어, 디스플레이 장치의 양산 관리 단계에서는, 전극 배치의 오차범위는 ±3㎛ 수준까지 관리되어야 하며, 이는 패널 공정 수율에 있어서 가장 중요한 핵심 요소이다.
예컨데, 반도체 발광 소자의 가로 길이가 조립 홀의 너비보다 5㎛ 작다면, 조립 간격의 오차범위는 최대 5㎛ 범위일 수 있다. 또한 후속 배선 공정에서 상기 오차범위는 전극 형성의 배열 오차로 그대로 작용하는 바, 적절한 오차 범위인 ±3㎛ 수준을 초과하게 되어, 이에 따른 쇼트(short) 및 오픈(Open) 불량이 발생할 확률이 커지게 된다.
상술한 문제를 해결하기 위한 본 발명의 실시 예에 따른 디스플레이 장치 및 이의 제조 방법에 대해 이하 도 13 내지 도 21에서 설명한다.
도 13은 본 발명의 다른 실시예에 따른 디스플레이 장치의 제조 방법을 구체적으로 나타내는 순서도이다.
먼저, 기판에 조립전극을 형성한다(S1310). 상기 기판은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다.
또한 상기 조립전극은 예를 들어, 투명 전극(ITO)으로 구현되거나, 몰리브덴 단일층 또는 몰리브덴과 알루미늄의 다층구조로 구현될 수 있다.
또한 상기 조립전극은 한 쌍으로 구성되어, 조립전극들 간에 전압 차이를 유발한다.
상기 조립전극 형성의1차적 목표는 자가조립 시 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 유발하여 반도체 발광 소자를 조립 홀에 고정시키기 위함이다.
유전영동 현상은 균일하지 않는 전기장 내에서 분극성 입자가 존재할 때, 상기 분극성 입자가 전기장이 큰 영역 또는 작은 영역을 향하여 끌려가는 현상을 말한다.
본 발명에서 상기 조립전극의 역할은 단순히 조립 홀 내 반도체 발광 소자를 고정시키는 데 그치지 않고, 상기 조립전극의 배치 또는 형상을 조절하여 상기 조립 홀의 특정 위치에 반도체 발광 소자가 조립될 수 있도록 설정하는 것이다. 이에 대한 구체적인 실시예는 14에서 후술한다.
상기 기판에 조립전극이 형성되면, 그 상부에 절연층을 증착한다(S1320). 전술하였듯이, 절연층은 자가조립 시 유체로부터 조립전극을 보호하고, 상기 조립전극에 전압을 인가하는 과정에서 누설전류를 방지한다.
이후, 상기 절연층의 상부에 조립 홀을 형성하고(S1330), 상기 기판을 유체가 채워진 챔버의 상부에 위치시킨다.
상기 조립 홀을 형성하는 과정은 예를 들어, 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성한다.
또한, 상기 조립 홀을 형성하는 과정에서, 상기 조립 홀의 하부에 금속 반사막을 형성할 수 있다. 금속 반사막은 반도체 발광 소자의 하부로 방출되는 빛을 반사하도록, 서로 다른 굴절률을 가지는 복수의 레이어를 구비할 수 있다. 또한, 상기 복수의 레이어는 상대적으로 굴절률이 높은 물질과 낮은 물질이 반복하여 적층될 수 있다.
또한, 상기 조립 홀의 하부에는 상기 반도체 발광 소자를 안정적으로 고정하기 위한 접착층이 포함될 수 있다. 상기 접착층은 예를 들어, PDMS(Polydimethylsiloxane)이나 PET(Polyethylene Terephthalate) 또는 폴리우레탄 필름과 같은 유기물 소재일 수 있다.
이후, 상기 조립 홀을 구비한 기판이 위치하는 유체 내에는 자성층을 구비한 반도체 발광 소자(LED)가 제공된다(S1340). 이후 기판의 상부에 자성체를 구비한 조립 장치를 이용하여 상기 반도체 발광 소자(LED)를 상기 조립 홀에 접촉시킨다(S1350).
상기 반도체 발광 소자는 예를 들어, 대면적 디스플레이 장치를 구현하기 위한 마이크로미터 단위의 크기를 가진 LED(Micro-LED)이다.
또한, 상기 조립 홀의 하부에 형성된 한 쌍의 조립전극은 전압 인가에 의하여 상기 조립 홀 내 불균일한 전기장을 생성함으로써, 상기 반도체 발광 소자(LED)가 특정 방향으로 이동하여 상기 조립 홀 내 특정 위치에 조립되도록 한다(S1360).
상기 조립과정(S1360)에서 예를 들어, 상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하여 두 조립전극간에 전기장을 생성할 수 있다.
상기 한 쌍의 조립전극에 인가된 전압 차이에 의해 무극성의 반도체 발광 소자는 유전자 분극 현상이 발생하고, 이후 상기 전압이 인가되는 동안에는 분극 입자의 성질을 지니게 되어, 유전영동력(DEP force)에 의해 영향을 받을 수 있다.
또한, 상기 교류 전압은 5V 내지 20V 범위에서 가변될 수 있다. 과도한 크기의 인가전압은 직/간접적으로 조립되는 반도체 발광 소자의 다이오드 동작을 유발시킬 수 있어 자제하는 것이 바람직하다.
또한, 상기 반도체 발광 소자가 조립된 기판은 상기 반도체 발광 소자와 전기적으로 연결되는 배선전극을 형성하는 단계가 추가될 수 있다.
또한, 상기 기판을 제 1기판으로 하여, 상기 제 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계가 추가될 수 있다. 이 경우, 제 2기판은 또 다른 기판으로 전사를 위한 도너기판일 수 있고, 배선전극이 이미 형성되어 있는 배선기판 또는 최종기판일 수 있다. 상기 최종기판에는 액티브 매트릭스 (Active Matrix) 구동을 위한 트랜지스터가 구비될 수 있다.
또한 상기 전사하는 단계는, 상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 얼라인먼트(Alignment) 단계를 포함할 수 있다.
상기 얼라인먼트(Alignment)하는 단계는, 예를 들어, 도너기판 및 배선기판 중 어느 하나를 다른 하나에 대해 수평 이동시킨 후, 상기 다른 하나에 대해 수직 이동 시킴으로써 수행된다. 이후, 카메라 센서 등에 의해 도너기판의 반도체 발광 소자와 상기 반도체 발광 소자에 대응하는 배선기판의 조립홈의 위치가 중첩되는지 검사하고, 중첩된다면 조립 홈에 맞게 반도체 발광 소자를 조립하게 된다.
도 14는 도 13의 불균일한 전기장을 형성하기 위한 조립전극에 대한 일 실시예를 나타내는 도면이다.
도 14에 도시된 바와 같이, 한 쌍의 조립전극(1111,1112)이 조립 홀(1102)에 오버랩되어 상기 조립 홀(1102)의 하부에 배치될 수 있다. 상기 조립 홀(1102)은 격벽(1130)에 의해 둘러싸여 형성된다.
상기 한 쌍의 조립전극(1111,1112)은 기판 상에 세로 방향으로 일렬로 길게 배열될 수 있으며, 상기 조립전극의 상부에는 다수의 조립 홀이 구비될 수도 있다. 다만 조립 홀과 오버랩 되는 조립전극의 형상은 불균일한 전기장이 형성되도록 하는 패턴을 갖는다.
도 14에 도시된 바와 같이, 상기 조립 홀(1102)과 오버랩되는 조립전극(1111,1112)은 복수의 이격 거리(d1, d2)를 갖는다. 이격 거리 d1은 이격 거리 d2보다 길다. 즉 상기 조립전극(1111,1112)은 조립 홀의 내부에서는 적어도 수평으로 배열되어 있지 않다.
상기 조립전극에 전압을 인가하는 경우, 예를 들어, 제 1조립전극(1111)에는 교류전압을 인가하고, 제 2조립전극(1112)은 접지하면, 상기 조립 홀(1102)에서 유전영동력(DEP force)은 d1에서 d2방향으로 작용하게 된다.
도 15는 도 14에 도시된 조립전극을 기초로, 조립전극간의 이격 거리에 따른 전기장의 세기를 나타내는 도면이다.
일 실시예로, 도 15(a)에 도시된 바와 같이, 조립전극(1111,1112)간의 이격 거리는 상부에서 하부로 내려올수록 짧아진다.
도 15(b)는 도 15(a)의 조립전극간 이격 거리(20㎛, 15㎛, 5㎛)에 따른 전기장의 세기를 나타내는 시뮬레이션 그래프이다.
도 15(b)에 도시된 바와 같이, 조립전극간의 이격 거리가 짧아질수록 상기 조립전극 사이에 형성되는 전기장의 세기는 커진다.
예를 들어, 조립전극간의 이격 거리가 5㎛일 때, 상기 조립전극의 ±10㎛ 범위 내에서는 약 110kV/m의 전기장의 세기가 존재한다. 반면, 상기 조립전극간의 이격 거리가 20㎛일 때, 상기 조립전극의 ±10㎛ 범위 내에서는 약 60kV/m의 전기장의 세기가 존재한다.
따라서, 20㎛의 이격 거리 위치에서 5㎛의 이격 거리 위치로 이동함에 따라 전기장의 세기가 강해지며, 유전영동력의 방향도 20㎛의 이격 거리 위치에서 5㎛의 이격 거리 위치로 향하게 된다.
도 16은 도 14의 조립전극을 구비한 기판의 조립 홀에 조립되는 반도체 발광 소자를 나타내는 도면이다.
반도체 발광 소자(1000)는 도 16에 도시된 바와 같이, 상부에서 관찰할 때, 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)이 구비된 원형 모양의 수평형 반도체 발광 소자를 예로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 반도체 발광 소자(1000)에서 상기 자성층(1050)의 하부에는 제 2도전형 반도체층이 존재한다.
상기 조립 홀(1102)은 도 14에 도시된 바와 같은 조립전극(1111,1112)이 구비되어 있기 때문에, 전압을 인가하게 되면, 상기 조립 홀(1102) 내에는 조립전극의 이격 거리에 따른 불균일한 전기장이 생성된다. 구체적으로 상기 불균일한 전기장은 조립 홀(1102)내 기판과 수평한 방향 및 기판과 수직한 방향 모두에서 발생할 수 있으나, 반도체 발광 소자가 조립되는 관점에서는 수평 방향으로 생성되는 불균일한 전기장이 중요하다. 상기 수평 방향으로 생성된 불균일한 전기장에 의해 조립 홀 내 유전영동력(DEP force)의 방향성이 결정되기 때문이다. 구체적으로 상기 유전영동력의 방향은 조립 홀 내 수평 방향으로 전기장의 세기가 강한 영역에 대응한다.
도 16에 구비된 조립전극의 경우, 조립 홀(1102)의 아래 방향(평면도로 관찰할 때, 조립 홀의 아래 영역)으로 유전영동력이 발생하게 된다. 따라서 유체 내에서 상기 반도체 발광 소자(1000)가 조립 홀(1102)에 접촉하는 경우, 상기 유전영동력에 의해 반도체 발광 소자(1000)는 조립 홀(1102) 의 아래 방향으로 위치하게 된다.
도 17은 도 16의 반도체 발광 소자의 상부에 배선전극을 형성한 후의 형상을 나타내는 평면도이다.
한 쌍의 조립전극(1111,1112)을 구비한 조립 홀(1102)의 특정 방향으로 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 구비한 반도체 발광 소자(1000)가 조립된다. 상기 특정 방향은 유전영동력이 작용하는 방향과 일치한다.
상기 반도체 발광 소자(1000)의 상부에는 자성층(1050)과 전기적으로 연결되는 제 2도전형 전극(1781) 및 제 2배선전극(1780)이 형성된다. 상기 자성층(1050)의 하부에는 제 2도전형 반도체층이 위치하기 때문에, 상기 제 2배선전극(1780)은 제 2도전형 반도체층을 전기적으로 연결하기 위한 것이다.
또한, 상기 제 1도전형 반도체층(1030)과 전기적으로 연결되는 제 1도전형 전극(1791) 및 제 1배선전극(1790)이 형성된다.
도 18은 도 17의 F-F라인을 따라 절단한, 배선전극이 형성된 반도체 발광 소자의 단면도이다.
도 18에 도시된 바와 같이, 기판(1100)의 조립 홀(1102)에 제 1도전형 반도체층(1030), 제 2도전형 반도체층(1010) 및 자성층(1050)을 구비한 반도체 발광 소자가 조립된다. 또한 상기 반도체 발광 소자의 상부에는 배선공정을 위한 평탄화 공정이 선행되며, 이에 따라 절연물질(1870)이 증착되어있다.
또한, 상기 반도체 발광 소자는 조립전극에 의해 유도된 유전영동력의 영향으로 상기 조립 홀(1102)의 한쪽 방향으로 치우쳐 조립되어 있으며, 상기 조립 홀(1102)과의 관계에서 G만큼의 조립 간격을 가진다.
상기 기 설정된 G만큼의 조립 간격을 감안한 후속의 배선공정은 전극 형성 과정에서 발생할 수 있는 배열 오차를 최소화할 수 있다.
예를 들어, 반도체 발광 소자를 이용하여 디스플레이 장치를 구현함에 있어서, 매우 많은 수의 반도체 발광 소자들이 기판의 조립 홀에 조립되어야 한다. 또한, 이후 상기 매우 많은 수의 반도체 발광 소자들에 대해 배선공정을 진행하는 경우에는 개별 소자가 아닌 복수의 소자들에 대한 일괄적인 전극홀 형성 공정을 선행한다. 상기 전극홀 형성을 위한 식각 공정을 진행하는 경우에는, 제 1도전형 반도체층과 제 2도전형 반도체층의 정확한 위치를 식각해야 하며, 상기 식각 위치가 잘못되면 후속 배선공정에서 쇼트와 같은 불량으로 직결된다.
한편, 도 18에 도시된 반도체 발광 소자와 같은 구조로, 복수의 반도체 발광 소자들이 조립 홀 내 특정 위치로 모두 조립되어 있다면, 반도체 발광 소자가 조립되는 과정에서 발생하는 조립 간격의 오차범위를 고려할 필요없이, 일괄적으로 기 설정된 조립 간격의 차이를 반영하여 전극홀을 형성하는 공정을 수행할 수 있다.
따라서 도 18에 도시된 바와 같이, 안정적으로 제 1도전형 반도체층(1030)의 상부에는 제 1도전형 전극(1791) 및 제 1배선전극(1790)이 형성되며, 자성층(1050) 상부에는 제 2도전형 전극(1781) 및 제 2배선전극(1780)이 형성될 수 있다.
도 19는 불균일한 전기장을 형성하기 위한 조립전극에 대한 다른 실시예를 나타내는 도면이다.
도 14에 도시된 조립전극에 의한 유전영동력이 조립 홀 내 한쪽 방향을 향했다면, 도 19의 조립전극(1911,1912)은 조립 홀(1102)의 중심 방향으로 유전영동력이 작용하도록 설계된다. 다만 본 발명은 상기 실시예에 한정되지 않으며, 예를 들어, 복수의 이격 거리를 가진 조립전극을 형성하고, 상기 이격 거리 중 최소값을 지니는 이격 거리의 방향으로 반도체 발광 소자가 조립되도록 설계할 수 있다.
도 19(a)는 격벽(1130)에 의해 둘러 싸여진 조립 홀(1102) 및 하부에 형성된 조립전극(1911,1912)를 도시하고 있다. 상기 조립 홀(1102)과 오버랩되는 제 1조립전극(1911)과 제 2조립전극(1912)은 대칭 구조를 이루며, 상기 조립 홀(1102)의 중심을 향해 돌출되는 돌출부를 구비하고 있다.
또한 상기 제 1조립전극(1911) 및 상기 제 2조립전극(1912)의 이격 거리는 조립되는 반도체 발광 소자의 가로 길이보다 짧게 형성되어 있다.
또한, 상기 조립전극간의 형성된 이격 거리(d3내지 d5)의 경우, 상기 돌출부들 사이의 이격 거리 d4가 다른 이격 거리들(d3,d5)보다 짧으므로, 상기 조립전극에 전압을 인가하게 되면, 상기 조립 홀(1102)의 중심 방향인, 이격 거리 d4의 방향으로 유전영동력이 작용하게 된다.
도 19(b)는 도 19(a)의 조립전극(1911,1912)이 형성된 기판의 조립 홀(1102)에 조립되는 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 구비한 반도체 발광 소자(1000)를 나타낸다. 전술하였듯이, 상기 조립 홀(1102)의 중심 방향으로 유전영동력이 작용하게 되며, 상기 반도체 발광 소자(1000)는 조립 홀(1102)의 중심에 조립된다.
도 20은 종래 조립전극의 형상 및 이에 따라 조립된 반도체 발광 소자와 배선전극 형성 후의 불량현상을 나타내는 도면이다.
도 20(a)에 도시된 바와 같이, 종래에는 자가조립 방식에 의해 반도체 발광 소자를 조립하는 경우에도, 조립전극(2011, 2012)은 세로 방향으로 수평하게 배치되었다. 따라서 예를 들어, 상기 조립전극(2011, 2012)에 전압을 인가하더라도 격벽(1130)에 의해 둘러 싸여진 조립 홀(1102) 내부에는 균일한 전기장이 형성된다.
도 20(b)는 도 20(a)에 의한 균일한 전기장에 의해 고정되는 반도체 발광 소자(1000)를 나타내는 도면이다. 상기 반도체 발광 소자(1000)는 격벽(1130) 및 조립 홀(1102)의 임의의 위치에 고정될 수 있다. 따라서 상기 반도체 발광 소자(1000)의 가로 길이와 상기 조립 홀(1102)의 너비 차이만큼의 조립 간격이 존재할 수 있다. 이후 배선공정을 진행하는 경우, 상기 조립 홀(1102)에 임의의 조립 간격을 가지고 상기 반도체 발광 소자(1000)가 조립되기 때문에, 예를 들어, 배선공정을 위한 전극홀은 상기 반도체 발광 소자(1000)가 조립 홀(1102)의 중앙에 위치하는 것을 가정하고 형성된다.
도 20(c)는 도 20(b)에 도시된 바와 같이, 조립 홀(1102)의 한쪽 방향으로 치우쳐 조립된 반도체 발광 소자(1000)에 대해, 이후 배선 공정을 진행한 후 나타날 수 있는 불량 현상을 도시한 도면이다. 이 때 전극홀 및 배선공정은 예를 들어, 반도체 발광소자가 조립 홀의 중심을 기준으로 형성되는 것을 가정하여 수행된다.
도 20(c)에 도시된 바와 같이, 조립 홀(1102)의 중심부에 제 1도전형 전극(2091) 및 제 1배선전극(2090)이 형성된다. 또한, 이에 따라 자성층(1050)의 상부에도 제 2도전형 전극(2080) 및 제 2배선전극(2081)이 형성되었다.
상기 제 2도전형 전극(2091)의 경우, 상기 전극(2091)이 형성된 영역은 반도체 발광 소자(1000)가 조립 홀(1102) 내 한쪽 방향으로 치우쳐 조립됨으로 인해, 제 1도전형 반도체층(1030)의 상부에 정확히 위치하지 않는다. 즉, 상기 전극(2091)이 형성되는 영역은 제 1도전형 반도체층(1030), 절연층(1070) 및 자성층(1050)을 포함한다. 따라서 제 1도전형 반도체층(1030)과 상기 자성층(1050) 하부의 제 2도전형 반도체층은 같은 전극에 의해 전기적으로 연결되게 된다. 결국 상기 반도체 발광 소자(1000)를 구동하기 위해, 상기 제 1도전형 전극(2091)으로 전압을 인가하면, 상기 반도체층들은 통전되어 전압 차이를 발생하지 않으므로, 상기 반도체 발광 소자(1000)는 발광 다이오드로써 역할을 수행할 수 없게 된다.
도 21은 조립전극의 형상에 따라 실제 조립된 반도체 발광 소자들간의 전극홀 형성 위치 차이를 나타내는 광학 이미지들이다.
도 21(a)는 본 발명에 따라 기판과 수평 방향으로 불균일한 전기장을 형성하는 조립전극이 구비된 반도체 발광 소자(2100)의 광학 이미지이다.
도 21(a)에 도시된 바와 같이, 상기 반도체 발광 소자(2100)는 제 1도전형 반도체층, 제 2도전형 반도체층(2110,2111), 절연층(2170) 및 자성층(2150)을 구비한다. 제 2도전형 반도체층의 상부에 띠 모양으로 배치된 자성층(2150)에 의해, 도 21(a)의 광학이미지와 같이 상부에서 상기 반도체 발광 소자(2100)를 관찰할 때, 상기 제 2도전형 반도체층(2110,2111)은 두 영역으로 구분된다. 또한 상기 조립 홀(2102)의 특정 방향으로 반도체 발광 소자(2100)는 조립되어 있고, 이를 감안하여 전극홀(2182,2192)이 형성되어 있다.
따라서 제 1도전형 반도체층을 전기적으로 연결하기 위한 제 1전극홀(2192)은 제 1도전형 반도체층 상부에 정확하게 위치하고 있으며, 그 주변부로 절연층(2170)이 둘러 쌓여 있음을 관찰할 수 있다. 또한 제 2도전형 반도체층(2110, 2111)을 전기적으로 연결하기 위한 제 2전극홀(2182)은 자성층(2150) 및 제 2도전형 반도체층(2110,2111)에 형성되어 있다. 이 때, 상기 자성층(2150)을 통해 제 2도전형 반도체층(2110,2111)이 전기적으로 연결되는 구조인 바, 제 2전극홀(2182)의 형성 위치는 문제되지 않는다.
도 21(b)는 종래 기술에 따라 기판과 수평 방향으로 균일한 전기장을 형성하는 조립전극이 구비된 반도체 발광 소자(2102)의 광학 이미지이다.
도 21(b)에 도시된 바와 같이, 상기 반도체 발광 소자(2101)는 제 1도전형 반도체층(2131), 제 2도전형 반도체층(2112,2113), 절연층(2171) 및 자성층(2151)을 구비하고 있다. 상기 조립 홀(2102) 내 임의의 위치에 반도체 발광 소자(2101)는 조립되어 있고, 전극홀(2183,2193)은 조립 홀(2103)의 중심 위치를 기준으로 형성되었다. 도 21(b)에서는 상기 반도체 발광 소자(2101)가 상기 조립 홀(2103)의 위쪽 방향을 접하며 조립되어 있기 때문에 상기 전극홀(2183,2193)은 상기 반도체 발광 소자(2101)와 조립 홀(2103) 간의 조립 간격을 반영하지 못하고 형성되었다.
따라서, 도 21(b)에 도시된 바와 같이, 제 1도전형 반도체층(2131)을 전기적으로 연결하기 위한 제 1전극홀(2193)은 제 1도전형 반도체층(2131), 절연층(2171) 및 제 2도전형 반도체층(2112)의 경계에 위치한다. 또한 제 2도전형 반도체층을 전기적으로 연결하기 위한 제 2전극홀(2183)은 자성층(2151)의 상부에 형성된다.
결국, 상기 반도체 발광 소자(2101)에 이후 배선공정을 진행하게 되면, 상기 제 1전극홀(2193)을 통해 형성되는 전극은 제 1도전형 반도체층(2131), 절연층(2171) 및 제 2도전형 반도체층(2112)의 경계에 형성된다. 따라서 상기 반도체 발광 소자(2101)를 구동하기 위해 개별 반도체층에 전압을 인가하는 경우, 제 1도전형 반도체층(2131)과 제 2도전형 반도체층(2112,2113)이 전기적으로 연결되어 상기 반도체 발광 소자(2101)은 발광 다이오드로서의 역할을 수행할 수 없게 된다.
즉, 본 발명에 따르면, 자가조립 방식에서 문제될 수 있는 조립 홀과 반도체 발광 소자의 조립 간격을 미리 설정할 수 있다. 따라서 상기 설정된 조립 간격을 기초로 이후 전극홀 및 배선공정을 수행함으로써, 배선 공정에서 발생할 수 있는 쇼트(short) 및 오픈(open) 불량을 최소화시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1000 : 반도체 발광 소자 1030 : 제 1도전형 반도체층
1050 : 자성층 1070 : 절연층
1102 : 조립 홀 1111 : 제 1조립전극
1112 : 제 2조립전극

Claims (17)

  1. 기판;
    상기 기판 상에 이격 배치되는 제 1조립전극 및 제 2조립전극;
    상기 제 1조립전극 및 상기 제 2조립전극의 상부에 증착되는 절연층;
    상기 절연층 상에 형성되는 화소 영역을 정의하는 조립 홀;
    상기 조립 홀에 조립(assembly)되는 반도체 발광 소자; 및
    상기 반도체 발광 소자와 전기적으로 연결되는 배선전극; 을 포함하고,
    상기 제 1조립전극 및 상기 제 2조립전극은, 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며,
    상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 특정 방향으로 이동 후 상기 조립 홀 내 특정 위치에 조립되는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 조립 홀 내 특정 위치는 상기 조립 홀 내 생성된 불균일한 전기장에서, 상대적으로 전기장의 세기가 강한 영역에 대응하는 것을 특징으로 하는 디스플레이 장치.
  3. 제 2항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극은 상기 조립 홀과 오버랩되는 위치에 형성되고, 상기 제 1조립전극 및 상기 제 2조립전극의 이격 거리는 상기 반도체 발광 소자의 가로 길이보다 짧은 것을 특징으로 하는 디스플레이 장치.
  4. 제 3항에 있어서,
    상기 이격 거리는, 서로 다른 적어도 두 개 이상의 값을 가지고,
    상기 반도체 발광 소자는 상기 이격 거리 중 최소값을 가지는 이격 거리의 방향으로 조립되는 것을 특징으로 하는 디스플레이 장치.
  5. 제 2항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극 중 적어도 하나는 상기 조립 홀과 오버랩되는 위치에 형성된 것을 특징으로 하는 디스플레이 장치.
  6. 제 1항에 있어서,
    상기 제 1조립전극 및 상기 제 2조립전극은 대칭 구조를 이루며, 상기 조립 홀의 중심을 향해 돌출되는 돌출부를 구비하고,
    상기 반도체 발광 소자는 상기 조립 홀의 중심 위치에 조립되는 것을 특징으로 하는 디스플레이 장치.
  7. 제 2항에 있어서,
    상기 조립 홀의 너비는 상기 반도체 발광 소자의 가로 길이보다 길고, 상기 조립 홀의 깊이는 상기 반도체 발광 소자의 세로 길이보다 큰 것을 특징으로 하는 디스플레이 장치.
  8. 제 1항에 있어서,
    상기 반도체 발광 소자는 제 1도전형 반도체층, 활성층, 제 2도전형 반도체층 및 자성층을 포함하는 디스플레이 장치.
  9. 제 1항에 있어서,
    상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 하는 디스플레이 장치.
  10. 제 1기판 상에 이격 배치되는 한 쌍의 조립전극을 형성하는 단계;
    상기 한 쌍의 조립전극이 형성된 기판에 절연층을 증착하는 단계;
    상기 절연층을 증착한 기판에 조립 홀을 형성하는 단계;
    상기 조립 홀에 대응하는 형상을 가지며, 자성층을 구비하는 반도체 발광 소자를 제공하는 단계;
    자성체를 갖는 조립 장치를 이용하여 상기 반도체 발광 소자를 상기 기판의 상기 조립 홀에 접촉하는 단계; 및
    상기 조립 홀의 하부에 형성된 상기 한 쌍의 조립전극에 전압을 인가하여, 상기 반도체 발광 소자를 상기 조립 홀의 특정 위치에 조립하는 단계를 포함하고,
    상기 한 쌍의 조립전극은 상기 인가되는 전압에 의해 상기 조립 홀 내 불균일한 전기장을 생성하도록 하는 패턴을 가지며,
    상기 반도체 발광 소자는 상기 불균일한 전기장에 기초하여, 상기 조립 홀 내 전기장의 세기가 강한 방향으로 조립되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  11. 제 10항에 있어서,
    상기 1기판 상에 조립된 상기 반도체 발광 소자를 제 2기판으로 전사하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제 11항에 있어서,
    상기 제 2기판으로 전사하는 단계는,
    상기 제 2기판에 배선 전극 및 전도성 접착층을 형성하는 단계 및 상기 제 1기판의 상기 반도체 발광 소자가 상기 배선 전극에 얼라인(Align)되도록 상기 제 1기판을 상기 전도성 접착층에 부착하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  13. 제 10항에 있어서,
    상기 제 1기판 상에 조립된 상기 반도체 발광 소자와 전기적으로 연결되는 배선 전극을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  14. 제 10항에 있어서,
    상기 조립 홀을 형성하는 단계는 상기 한 쌍의 조립전극 중 적어도 하나의 조립전극과 오버랩되는 위치에 상기 조립 홀을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  15. 제 10항에 있어서,
    상기 반도체 발광 소자를 조립하는 단계는,
    상기 한 쌍의 조립전극 중 하나의 조립전극에는 교류 전압을 인가하고, 다른 하나의 조립전극은 접지하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 교류 전압은 5V 내지 20V범위에서 가변되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.
  17. 제 10항에 있어서,
    상기 반도체 발광 소자는 마이크로미터 단위의 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치의 제조 방법.
KR1020190078747A 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 KR20190085892A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19936069.4A EP3996139A4 (en) 2019-07-01 2019-07-01 DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
KR1020190078747A KR20190085892A (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
PCT/KR2019/007973 WO2021002490A1 (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US17/619,549 US20220415859A1 (en) 2019-07-01 2019-07-01 Display device using micro led, and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190078747A KR20190085892A (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20190085892A true KR20190085892A (ko) 2019-07-19

Family

ID=67512102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190078747A KR20190085892A (ko) 2019-07-01 2019-07-01 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220415859A1 (ko)
EP (1) EP3996139A4 (ko)
KR (1) KR20190085892A (ko)
WO (1) WO2021002490A1 (ko)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026693A (ko) * 2019-07-23 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200026763A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
KR20200026764A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2020117032A3 (ko) * 2019-09-19 2020-09-03 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
WO2020122696A3 (ko) * 2020-02-10 2020-12-17 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021025249A1 (ko) * 2019-08-08 2021-02-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021040066A1 (ko) * 2019-08-26 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021049692A1 (ko) * 2019-09-09 2021-03-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2021054491A1 (ko) * 2019-09-18 2021-03-25 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060595A1 (ko) * 2019-09-26 2021-04-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021070977A1 (ko) * 2019-10-07 2021-04-15 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021100947A1 (ko) * 2019-11-22 2021-05-27 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
WO2021149861A1 (ko) * 2020-01-22 2021-07-29 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2021172652A1 (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
WO2022034931A1 (ko) * 2020-08-10 2022-02-17 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
US11264257B2 (en) 2019-09-19 2022-03-01 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11410864B2 (en) 2019-09-19 2022-08-09 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2023136378A1 (ko) * 2022-01-14 2023-07-20 엘지전자 주식회사 디스플레이 장치
WO2023153532A1 (ko) * 2022-02-08 2023-08-17 엘지전자 주식회사 디스플레이 장치
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치
EP4012769A4 (en) * 2019-08-06 2023-08-30 LG Electronics Inc. METHOD FOR MANUFACTURING DISPLAY DEVICE AND SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE
EP4020567A4 (en) * 2019-08-20 2023-09-27 LG Electronics Inc. DISPLAY DEVICE WITH MICRO-LED AND PRODUCTION METHOD THEREOF
EP4020569A4 (en) * 2019-08-23 2023-10-04 LG Electronics Inc. DISPLAY DEVICE USING LIGHT-EMITTING SEMICONDUCTOR ELEMENTS AND PRODUCTION METHOD THEREOF
US11804384B2 (en) 2019-09-19 2023-10-31 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes magnets in a plurality of rows
US11854852B2 (en) 2019-09-19 2023-12-26 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
US11869880B2 (en) 2019-11-05 2024-01-09 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diode for LED display
EP4080573A4 (en) * 2019-12-20 2024-01-10 LG Electronics Inc. DISPLAY DEVICE WITH LIGHT-EMITTING SEMICONDUCTOR COMPONENT

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901497B2 (en) * 2019-12-24 2024-02-13 Seoul Viosys Co., Ltd. Method of repairing light emitting device, apparatus for repairing light emitting device, and display panel having repaired light emitting device
CN113964151B (zh) * 2021-10-29 2023-01-31 季华实验室 一种全彩微型显示器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536106B1 (en) * 1999-06-30 2003-03-25 The Penn State Research Foundation Electric field assisted assembly process
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP6219929B2 (ja) * 2012-04-20 2017-10-25 レンセレイアー ポリテクニック インスティテュート 発光ダイオード及びそのパッケージング方法
US9835587B2 (en) * 2014-04-01 2017-12-05 C.C. Imex Electrophoresis running tank assembly
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102385091B1 (ko) * 2017-03-07 2022-04-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026693A (ko) * 2019-07-23 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
EP4012769A4 (en) * 2019-08-06 2023-08-30 LG Electronics Inc. METHOD FOR MANUFACTURING DISPLAY DEVICE AND SUBSTRATE FOR MANUFACTURING DISPLAY DEVICE
WO2021025249A1 (ko) * 2019-08-08 2021-02-11 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
EP4020567A4 (en) * 2019-08-20 2023-09-27 LG Electronics Inc. DISPLAY DEVICE WITH MICRO-LED AND PRODUCTION METHOD THEREOF
EP4020569A4 (en) * 2019-08-23 2023-10-04 LG Electronics Inc. DISPLAY DEVICE USING LIGHT-EMITTING SEMICONDUCTOR ELEMENTS AND PRODUCTION METHOD THEREOF
EP4002470A4 (en) * 2019-08-26 2023-08-23 LG Electronics Inc. DISPLAY DEVICE USING A MICRO-LED AND METHOD FOR MAKING IT
WO2021040066A1 (ko) * 2019-08-26 2021-03-04 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021049692A1 (ko) * 2019-09-09 2021-03-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
EP4030481A4 (en) * 2019-09-09 2023-10-18 LG Electronics Inc. DISPLAY DEVICE USING A SEMICONDUCTOR LIGHT-EMITTING DIODE
WO2021054491A1 (ko) * 2019-09-18 2021-03-25 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US12002691B2 (en) 2019-09-19 2024-06-04 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11804384B2 (en) 2019-09-19 2023-10-31 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes magnets in a plurality of rows
WO2020117032A3 (ko) * 2019-09-19 2020-09-03 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
US11264257B2 (en) 2019-09-19 2022-03-01 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11410864B2 (en) 2019-09-19 2022-08-09 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US11901208B2 (en) 2019-09-19 2024-02-13 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light emitting diodes
US11854852B2 (en) 2019-09-19 2023-12-26 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2021060595A1 (ko) * 2019-09-26 2021-04-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026763A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
KR20200026764A (ko) * 2019-09-27 2020-03-11 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021070977A1 (ko) * 2019-10-07 2021-04-15 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US11869880B2 (en) 2019-11-05 2024-01-09 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diode for LED display
WO2021100947A1 (ko) * 2019-11-22 2021-05-27 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 및 이에 사용되는 자가조립 장치
EP4080573A4 (en) * 2019-12-20 2024-01-10 LG Electronics Inc. DISPLAY DEVICE WITH LIGHT-EMITTING SEMICONDUCTOR COMPONENT
WO2021149861A1 (ko) * 2020-01-22 2021-07-29 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
WO2020122696A3 (ko) * 2020-02-10 2020-12-17 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021172652A1 (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
WO2022034931A1 (ko) * 2020-08-10 2022-02-17 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
WO2023136378A1 (ko) * 2022-01-14 2023-07-20 엘지전자 주식회사 디스플레이 장치
WO2023153532A1 (ko) * 2022-02-08 2023-08-17 엘지전자 주식회사 디스플레이 장치
WO2023157987A1 (ko) * 2022-02-17 2023-08-24 엘지전자 주식회사 디스플레이 장치의 제조 장치

Also Published As

Publication number Publication date
EP3996139A1 (en) 2022-05-11
WO2021002490A1 (ko) 2021-01-07
US20220415859A1 (en) 2022-12-29
EP3996139A4 (en) 2023-03-22

Similar Documents

Publication Publication Date Title
KR20190085892A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220352446A1 (en) Display device using micro led and method for manufacturing same
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190105537A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220375915A1 (en) Display device using micro led, and manufacturing method therefor
US20230059135A1 (en) Display device related to micro-led and manufacturing method therefor
KR101476688B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20190104277A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190099164A (ko) 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US20220399313A1 (en) Display device using micro led and method of manufacturing same
KR20190076929A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190113695A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
KR102206782B1 (ko) 디스플레이 장치
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR20190117413A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
US20220293823A1 (en) Display device using micro led and manufacturing method therefor
KR20190116198A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190088929A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190092330A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
US20220376141A1 (en) Display apparatus using micro led and method for manufacturing same
US20220246593A1 (en) Display device using micro-led, and manufacturing method therefor
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR20180115173A (ko) 반도체 발광소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal