CN112531079B - 用于自组装半导体发光二极管的装置 - Google Patents

用于自组装半导体发光二极管的装置 Download PDF

Info

Publication number
CN112531079B
CN112531079B CN202010207689.0A CN202010207689A CN112531079B CN 112531079 B CN112531079 B CN 112531079B CN 202010207689 A CN202010207689 A CN 202010207689A CN 112531079 B CN112531079 B CN 112531079B
Authority
CN
China
Prior art keywords
substrate
assembly
light emitting
semiconductor light
fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010207689.0A
Other languages
English (en)
Other versions
CN112531079A (zh
Inventor
杨仁范
鲁正勋
郑任悳
崔凤云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190115574A external-priority patent/KR102323256B1/ko
Priority claimed from KR1020190120060A external-priority patent/KR102260639B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN112531079A publication Critical patent/CN112531079A/zh
Application granted granted Critical
Publication of CN112531079B publication Critical patent/CN112531079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H01L2224/75655—Means for transporting the components to be connected in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75735—Magnetic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了用于自组装半导体发光二极管的装置。根据本公开的实施例，一种用于自组装半导体发光二极管的装置包括设置在组装腔室中并且支撑基板并将该基板设置在组装位置处的基板卡盘，其中，基板卡盘在装载和卸载基板期间抽吸或注入存在于基板与流体之间的气体。

Description

用于自组装半导体发光二极管的装置
技术领域
本公开涉及在用于制造显示装置的方法中进行的自组装，并且更具体地说，涉及一种用于自组装microLED的装置。
背景技术
近年来，在显示技术领域中，液晶显示器(LCD)、有机发光二极管(OLED)显示器、microLED显示器等已加入竞争，以实现大面积显示器。
同时，当在显示器中使用时，直径或横截面积小于100μm的半导体发光二极管(microLED)可以提供非常高的效率，这是由于显示器不需要偏振器来吸收光。然而，大型显示器需要数百万个半导体发光二极管，这使得与其它技术相比，其难以将装置转移。
目前，正在开发的用于转移过程的一些技术包括拾取和放置、激光剥离(LLO)和自组装。在这些技术中，自组装方法是一种允许半导体发光二极管在流体中自己找到它们的位置的方法，这在实现大屏幕显示装置中是最有利的。
最近，登记号为No.9,825,202的美国专利公开了一种适于自组装的microLED结构，但是对通过microLED的自组装来制造显示装置的技术未进行足够的研究。
鉴于此，本公开提出了一种新的用于自组装microLED的制造装置。
发明内容
本公开的一个方面是提供一种在使用微尺寸的半导体发光二极管的大屏幕显示器中具有高可靠性的制造过程以及一种在该制造过程中使用的装置。
本公开的另一方面是提供一种基板卡盘(chuck)的结构，其能够消除在组装腔室中装载或卸载基板期间使组装产量恶化的原因，以提高自组装产量。
根据本公开的实施例，在一种用于通过使用电场和磁场来将半导体发光二极管放置在基板上的预定位置处的自组装半导体发光二极管的装置中，所述基板被容纳在容纳有流体的组装腔室中，用于自组装半导体发光二极管的装置包括：基板支撑部，用于支撑其上形成有组装电极的基板；转动部，用于转动基板支撑部；竖直移动部，用于向上和向下移动由基板支撑部支撑的基板，以调整基板相对于流体的位置；电极连接部，连接到形成在基板上的组装电极以生成电场；以及控制器，用于控制基板卡盘的驱动，其中，基板支撑部包括用于抽吸存在于流体与基板之间的气体或将气体注入到流体与基板之间的微孔，并且控制器根据基板是升高还是下降来控制是通过微孔抽吸气体还是或还是通过微孔注入气体。
在本实施例中，当基板下降成与流体接触时，控制器进行控制，使得存在于流体与基板之间的气体通过微孔被抽吸，并且当基板升高以便与流体分离时，控制器进行控制，使得气体通过微孔被注入到流体与基板之间。
在本实施例中，基板支撑部包括：第一框架，其用于支撑基板的其上形成有组装电极的一个表面；和第二框架，其用于支撑基板的另一表面。
在本实施例中，第一框架包括具有开放的中心部分的底部部分和沿着底部部分的外周以预定高度形成的侧壁部分，并且微孔沿着第一框架的内周的至少一部分以预定间距(pitch)形成。
在本实施例中，微孔至少沿着形成底部部分的内周的侧面之中的彼此面对的两个侧面的纵向方向形成。
在本实施例中，沿着彼此面对的两个侧面中的任一侧面形成的微孔抽吸存在于流体与基板之间的气体，并且沿着彼此面对的两个侧面中的另一个侧面形成的微孔将气体注入到流体与基板之间。
在本实施例中，还包括用于控制通过微孔注入的气体的注入体积和注入速率(rate)的质量流控制部件。
在本实施例中，当基板升高或下降时，转动部使基板倾斜，使得基板的一个侧面首先与流体接触或与流体分离。
在本实施例中，微孔形成在用于支撑基板的一个侧面的基板支撑部的至少一个侧面处和用于支撑面对基板的一个侧面的基板的另一个侧面的基板支撑部的另一侧面处。
转动部使基板支撑部围绕基板的宽度方向或纵向方向转动，使得第一框架和第二框架的竖直位置被切换。
根据本公开的实施例的用于自组装半导体发光二极管的装置，限制在基板和流体表面的气体(包括气泡)和流体被去除，并因此可以提高组装产量。
此外，通过提高的组装产量可以确保自组装过程的可靠性，并且自组装过程可以应用于大面积基板。
附图说明
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图。
图2是图1的显示装置中的部分A的局部放大视图。
图3是图2的半导体发光二极管的放大视图。
图4是示出图2的半导体发光二极管的另一实施例的放大视图。
图5A至图5E是用于说明用于制造上述半导体发光二极管的新过程的概念图。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图。
图7是图6的自组装装置的框图。
图8A至图8E是示出使用图6的自组装装置的用来自组装半导体发光二极管的过程的概念图。
图9是用于说明图8A至图8E的半导体发光二极管的概念图。
图10是示出根据本公开的用于自组装的方法的流程图。
图11是示出基板卡盘的第一状态的概念图。
图12是示出基板卡盘的第二状态的概念图。
图13是设置在基板卡盘处的第一框架的平面图。
图14是示出组装基板被装载在基板卡盘处的状态的概念图。
图15是根据本公开的一个实施例的磁场形成部的透视图。
图16是根据本公开的一个实施例的磁场形成部的一个侧视图。
图17是根据本公开的一个实施例的磁场形成部的下侧视图。
图18是示出根据本公开的设置在磁场形成部处的磁体的轨迹的概念图。
图19是示出半导体发光二极管被供应的状态的概念图。
图20是根据本公开的一个实施例的组装腔室的平面图。
图21是沿图20的线A-A′截取的剖视图。
图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念视图。
图24是示出在自组装期间产生的基板的翘曲现象的概念图。
图25是示出用于修正基板的翘曲现象的方法的概念图。
图26是示出用于修正基板的翘曲现象的流程图。
图27是示出在装载/卸载基板期间发生的基板的翘曲现象的视图。
图28是在其中微孔形成在根据本公开的实施例的基板卡盘中的一部分的放大视图。
图29示出了在装载基板期间抽吸在基板与流体之间的气体的过程。
图30是在卸载基板期间将气体注入到基板与流体之间的过程。
具体实施方式
现在将参考附图详细给出根据本文所公开的示例性实施例的描述。为了参考附图简要描述起见，相同或等同组件可以提供有相同或类似的附图标记，并且将不再重复其描述。通常，诸如“模块”和“单元”这样的后缀可以用于指元件或组件。本文使用这样的后缀仅仅旨在便于说明书的描述，而后缀本身并不旨在给出任何特殊含义或功能。在本公开中，为了简洁起见，通常省略相关领域普通技术人员公知的内容。使用附图有助于容易理解各种技术特征，并且应该理解的是本文所呈现的实施例不受附图的限制。
此外，将理解的是，当元件(诸如层、区域或基板)被描述为“设置”在另一元件上时，该元件可直接设置在另一元件上或者没有居间元件存在)。
本文所描述的移动终端可包括蜂窝电话、智能电话、膝上型计算机、数字广播终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航装置、便携式个人计算机、平板PC、超极本、数字TV、数字标牌、头戴显示器(HMD)、台式计算机等。然而，本领域技术人员可以容易地理解的是，根据本说明书的示例性实施例的构造也可以应用于能够显示信息的任何装置，即使这种装置是待开发的新型产品。
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图。图2是图1的显示装置中的部分A的局部放大视图。图3是图2的半导体发光二极管的放大视图。图4是示出图2的半导体发光二极管的另一实施例的放大视图。
根据该图示，由显示装置100的控制器处理的信息可以由显示模块140输出。围绕显示模块的边缘延伸的闭环形状的壳体101可以形成显示装置的边框。
显示模块140具有显示图像的面板141，并且面板141可具有微尺寸的半导体发光二极管150和安装有半导体发光二极管150的布线基板110。
布线基板110可以形成有布线线路，该布线线路可以连接到半导体发光二极管150的n型电极152和p型电极156。这样，半导体发光二极管150可以作为自己独立发光的各个像素而设置在布线基板110上。
显示在面板141上的图像是视觉信息，通过经由布线线路独立地控制以矩阵布置的单位像素(子像素)的发光来渲染该视觉信息。
本公开以microLED(发光二极管)为例来说明将电流转换成光的半导体发光二极管150。microLED可以是尺寸小(小于100微米)的发光二极管。半导体发光二极管150具有红色、绿色和蓝色的发光区域，并且单位像素可以通过这些颜色的组合来产生光。即，单位像素是用于产生一个颜色的最小单位。每个单位像素可含有至少三个microLED。
更具体地说，参考图3，半导体发光二极管150可具有竖直结构。
例如，半导体发光二极管150可以实现为主要由氮化镓(GaN)组成、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管，并且发出各种颜色的光。
这种竖直型半导体发光二极管包括p型电极156、形成在p型电极156上的p型半导体层155、形成在p型半导体层155上的有源层154、形成在有源层154上的n型半导体层153、以及形成在n型半导体层153上的n型电极152。在这种情况下，底部处的p型电极156可以电连接到布线基板的p型电极，并且顶部处的n型电极152可以电连接到半导体发光二极管上方的n型电极。竖直型半导体发光二极管150的最大优点之一在于，通过竖直对准的电极可以减小芯片尺寸。
在另一示例中，参考图4，半导体发光二极管可以是倒装芯片型发光二极管。
作为这种倒装芯片型发光二极管的示例，半导体发光二极管150'包括p型电极156'、形成在p型电极156'上的p型半导体层155'、形成在p型半导体层155'上的有源层154'、形成在有源层154'上的n型半导体层153'、以及在n型半导体层153'上与p型电极156'竖直地分离的n型电极152'。在这种情况下，p型电极156'和n型电极152'两者均可在半导体发光二极管下方电连接到布线基板的p型电极和n型电极。
竖直型半导体发光二极管和水平型半导体发光二极管各自可以被用作绿色半导体发光二极管、蓝色半导体发光二极管或红色半导体发光二极管。绿色半导体发光二极管和蓝色半导体发光二极管可以实现为主要由氮化镓(GaN)组成、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管，并且分别发出绿色光和蓝色光。作为这种高功率发光二极管的示例，半导体发光二极管可以由氮化镓薄膜构成，该氮化镓薄膜由n-GaN、p-GaN、AlGaN、InGaN等的各种层形成。更具体地说，p型半导体层可以是P型GaN，且n型半导体层可以是N型GaN。
此外，p型半导体层可以是在p型电极上掺杂有Mg的P型GaN，且n型半导体层可以是在n型电极上掺杂有Si的N型GaN。在这种情况下，上述半导体发光二极管可以不具有有源层。
同时，参考图1至图4，由于发光二极管的尺寸非常小，因此自发射的高清晰度单位像素可以布置在显示面板上，并且因此显示装置可以递送高质量画面。
在根据本公开的使用半导体发光二极管的上述显示装置中，半导体发光二极管生长在晶片上、通过台面和隔离件形成，并且用作各个像素。在这种情况下，应该将微尺寸的半导体发光二极管150转移到晶片上，置于显示面板的基板上的预设位置处。可用的转移技术之一是拾取和放置，但是其成功率低并且需要大量时间。在另一示例中，可通过使用印模(stamp)或辊(roll)来一次转移若干二极管，然而，由于有限的产量，其不适于大屏幕显示器。本公开提出了一种用于制造显示装置的新方法和装置，其能够解决这些问题。
为此，下面将首先描述用于制造显示装置的新方法。图5A至图5E是用于说明制造上述半导体发光二极管的新过程的概念图。
在本说明书中，将说明使用无源矩阵(PM)半导体发光二极管的显示装置。应该注意的是，下面给出的说明也适用于有源矩阵(AM)半导体发光二极管。此外，虽然将给出水平型半导体发光二极管如何自组装的说明，但是其也可以应用于竖直型半导体发光二极管的自组装。
首先，根据该制造方法，在生长基板159上生长第一导电半导体层153、有源层154和第二导电半导体层155(图5A)。
一旦生长了第一导电半导体层153，就在第一导电半导体层153上生长有源层154，随后在有源层154上生长第二导电半导体层155。通过依次生长第一导电半导体层153、有源层154和第二导电半导体层155，第一导电半导体层153、有源层154和第二导电半导体层155形成如图5A所示的堆叠结构。
在这种情况下，第一导电半导体层153可以是p型半导体层，第二导电半导体层155可以是n型半导体层。然而，本公开不必限于此，并且第一种导电类型可以是n型，并且第二种导电类型可以是p型。
此外，尽管通过假设存在有源层来说明本示例性实施例，但是如上所述，如有必要可以省略有源层。在示例中，在n型电极上，p型半导体层可以是掺杂有Mg的P型GaN，n型半导体层可以是掺杂有Si的N型GaN。
生长基板159(晶片)可以由透光材料(例如，蓝宝石(Al2O3)、GaN、ZnO和AlO中的至少一种)形成，但不限于此。此外，生长基板159可以由适于生长半导体材料或载体晶片的材料制成。生长基板159可以由高导热材料形成，并且可以是导电基板或绝缘基板，例如，具有比蓝宝石(Al2O3)基板更高的导热率的SiC、Si、GaAs、GaP、InP和Ga2O3基板中的至少一种。
接着，通过去除第一导电半导体层153、有源层154和第二导电半导体层155的至少一部分来形成多个半导体发光二极管(图5B)。
更具体地说，执行隔离以使发光二极管形成发光二极管阵列。即，通过竖直刻蚀第一导电半导体层153、有源层154和第二导电半导体层155来形成多个半导体发光二极管。
在水平型半导体发光二极管的情况下，可以执行台面工艺，该台面工艺通过竖直地去除有源层154和第二导电层155的一部分而将第一导电半导体层153暴露于外部，随后可以执行隔离，该隔离通过刻蚀第一导电半导体层153而形成半导体发光二极管的阵列。
接着，在第二导电半导体层155的一个表面上形成第二导电电极156(或p型电极)(图5C)。第二导电电极156可以通过诸如溅射的沉积方法形成，但是本公开不必限于此。在第一导电半导体层和第二导电半导体层分别是n型半导体层和p型半导体层的情况下，第二导电电极156可以用作n型电极。
接着，去除生长基板159，从而留下多个半导体发光二极管。例如，可以使用激光剥离(LLO)或化学剥离(CLO)来去除生长基板159(图5D)。
随后，在填充有流体的腔室内进行将半导体发光二极管150安装在基板上的步骤(图5E)。
例如，半导体发光二极管150和基板被放入到填充有流体的腔室中，并且利用流动性、重力、表面张力等将半导体发光二极管自组装到基板161上。在这种情况下，基板可以是组装基板161。
在另一示例中，可以将布线基板而不是组装基板161放入到组装腔室中，并且可以将半导体发光二极管150直接安装到布线基板上。在这种情况下，基板可以是布线基板。为了便于说明，本公开以将半导体发光二极管150安装到组装基板161上为示例进行说明。
为了便于将半导体发光二极管150安装到组装基板161上，可以在组装基板161上设置半导体发光二极管150被装配在其中的单元(未示出)。具体地说，在组装基板161上在半导体发光二极管150与布线电极对准的位置处形成安装有半导体发光二极管150的单元。当半导体发光二极管150在流体内移动时，半导体发光二极管150被组装到单元。
在将半导体发光二极管排列在组装基板161上之后，可将半导体发光二极管从组装基板161转移到布线基板，从而能够在大面积上进行大面积转移。因此，组装基板161可被称为临时基板。
同时，上述自组装方法需要更高的转移产量(transfer yield)，使得其可以应用于大屏幕显示器的制造。本公开提出了一种使重力或摩擦的效果最小化并且避免非特异性结合的方法和装置，以增加转移产量。
在这种情况下，在根据本公开的显示装置中，磁性材料被放置在半导体发光二极管上，使得半导体发光二极管通过磁力移动，并且半导体发光二极管在被移动的过程中通过电场安装在预设位置处。下面将参考附图更详细地描述该转移方法和装置。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图。图7是图6的自组装装置的框图。图8A至图8D是示出使用图6的自组装装置的自组装半导体发光二极管的过程的概念图。图9是用于说明图8A至图8D的半导体发光二极管的概念图。
参考图6和图7，本公开的自组装装置160可包括组装腔室162、磁体163和位置控制器164。
组装腔室162配备有用于多个半导体发光二极管的空间。该空间可填充有流体，并且该流体可以是组装溶液，其包括水等。因此，组装腔室162可以是水箱并且被构造为开放型。然而，本公开不限于此，并且组装腔室162可以是具有封闭空间的封闭型腔室。
基板161可以放置在组装腔室162中，使得组装了半导体发光二极管150的组装表面朝下。例如，通过馈送单元将基板161馈送到组装位置，并且该馈送单元可具有台165，在该台165处安装基板。可通过控制器调整台165的位置，由此可将基板161馈送到组装位置。
在这种情况下，基板161在组装位置处的组装表面面向组装腔室162的底部。如图中所示，基板161的组装表面以被组装腔室162中的流体浸泡的方式来放置。由此，流体中的半导体发光二极管150移动到组装表面。
基板161是在该处可形成电场的组装基板，并且可包括基底部分161a、介电层161b和多个电极161c。
基底部分161a由绝缘材料制成，并且电极161c可以是在基底部分161a的一个表面上图案化的薄膜或厚膜双平面电极。电极161c可以由Ti/Cu/Ti、Ag膏、ITO等的堆叠形成。
介电层161b可由诸如SiO2、SiNx、SiON、Al2O3、TiO2、HfO2等的无机材料制成。或者，介电层161b可以是有机绝缘体并且由单个层或多个层构成。介电层161b的厚度范围可以从几十nm到几μm。
此外，根据本公开的基板161包括由分隔壁161e分开的多个单元161d。单元161d可以沿一个方向依次布置并且由聚合物材料制成。此外，可以与相邻的单元161d共享用于形成单元161d的分隔壁161e。分隔壁161e可以从基底部分161a突出，并且单元161d可以沿着分隔壁161e沿一个方向依次布置。更具体地说，单元161d可以沿列和行的方向依次布置，并且具有矩阵结构。
如图所示，单元161d可具有用于容纳半导体发光二极管150的凹部，并且凹部可以是由分隔壁161e所限定的空间。凹部可具有与半导体发光二极管的形状相同或类似的形状。例如，如果半导体发光二极管是矩形的，则凹部也可以是矩形的。此外，尽管未示出，但是如果半导体发光二极管是圆形的，则形成在单元中的凹部可以是圆形的。此外，每个单元被构造为容纳一个半导体发光二极管。即，一个单元容纳一个半导体发光二极管。
同时，多个电极161c具有放置在单元161d的底部处的多条电极线路，并且电极线路可被构造为延伸到相邻的单元。
电极161c放置在单元161d的下侧，并且可以施加不同的极性以在单元161d内建立电场。为了形成电场，介电层161b可以形成单元161d的底部，同时覆盖电极161c。利用该结构，当向每个单元161d的下侧上的一对电极161c施加不同的极性时，形成电场并且半导体发光二极管可以通过该电场插入到单元161d中。
基板161的电极在组装位置处电连接到电源171。电源171通过将电力施加到电极来执行产生电场的功能。
如图中所示，自组装装置可具有用于将磁力施加到半导体发光二极管的磁体163。磁体163放置在距组装腔室162一定距离处，并且将磁力施加到半导体发光二极管150。磁体163可被放置为面向基板161的组装表面的相对侧，并且磁体163的位置由连接到磁体163的位置控制器164来控制。
半导体发光二极管1050可具有磁性材料，使得它们通过磁场在流体内移动。
参考图9，具有磁性材料的半导体发光二极管可包括第一导电电极1052、第二导电电极1056、在该处放置第一导电电极1052的第一导电半导体层1053、与第一导电半导体层1053叠置并且放置了第二导电电极1056的第二导电半导体层1055、以及放置在第一导电半导体层1053与第二导电半导体层1055之间的有源层1054。
在此，第一导电类型可以指p型，第二导电类型可以指n型，反之亦然。如前所述，半导体发光二极管可以形成为不具有有源层。
同时，在本公开中，可以在通过半导体发光二极管的自组装将半导体发光二极管组装到布线基板上之后形成第一导电电极1052。此外，在本公开中，第二导电电极1056可包括磁性材料。磁性材料可以指磁性金属。磁性材料可以是Ni、SmCo等。在另一示例中，磁性材料可包括Gd基、La基和Mn基材料中的至少一种。
磁性材料可以以颗粒的形式设置在第二导电电极1056上。或者，包括磁性材料的导电电极的一层可以由磁性材料构成。其示例是半导体发光二极管1050的第二导电电极1056，其包括第一层1056a和第二层1056b，如图9所示。在此，第一层1056a可包括磁性材料，第二层1056b可包括不同于磁性材料的金属材料。
如图中所示，在本示例中，包括磁性材料的第一层1056a可被放置为与第二导电半导体层1055接触。在这种情况下，第一层1056a被放置在第二层1056b与第二导电半导体层1055之间。第二层1056b可以是连接到布线基板上的布线电极的接触金属。然而，本公开不必限于此，并且磁性材料可以放置在第一导电半导体层的一个表面上。
再次参考图6和图7，更具体地说，在自组装装置的组装腔室的顶部上，可以设置能够自动或手动地在x、y和z轴上移动磁体163的磁体操纵器或能够转动磁体163的马达。磁体操纵器和马达可以构成位置控制器164。这样，磁体163可以沿水平、顺时针或逆时针方向转动到基板161。
同时，组装腔室162可以形成有透光底板166，并且半导体发光二极管可以放置在底板166与基板161之间。图像传感器167可以与底板166相对放置，以便通过底板166监测组装腔室162的内部。图像传感器167可以由控制器172控制，并且可具有倒置型透镜、CCD等，以便观察基板161的组装表面。
上述自组装装置被构造为组合地使用磁场和电场。由此，在借助于磁体的位置变化而移动的过程中，通过电场将半导体发光二极管安装在基板上的预设位置处。下面，将更详细地描述使用上述自组装装置的组装过程。
首先，可以通过参考图5A至图5C说明的过程形成具有磁性材料的多个半导体发光二极管1050。在这种情况下，在形成图5C的第二导电电极的过程中，磁性材料可以沉积到半导体发光二极管上。
接着，将基板161馈送到组装位置，并将半导体发光二极管1050放入到组装腔室162中(图8A)。
如上所述，基板161上的组装位置可以是以组装了半导体发光二极管150的组装表面朝下的方式将基板161放置在组装腔室162中的位置。
在这种情况下，半导体发光二极管1050中的一些可以下沉到组装腔室162的底部，并且它们中的一些可以漂浮在流体中。如果组装腔室162具有透光底板166，则半导体发光二极管1050中的一些可以下沉到底板166。
接着，将磁力施加到半导体发光二极管1050，使得组装腔室162中的半导体发光二极管1050到达该表面(图8B)。
当自组装装置的磁体163从它们的原始位置移动到基板161的组装表面的相对侧时，半导体发光二极管1050在流体中朝向基板161浮动。原始位置可以指磁体163在组装腔室162外部的位置。在另一示例中，磁体163可由电磁体组成。在这种情况下，通过向电磁体供电来产生初始磁力。
同时，在该实施例中，可以通过调整磁力的强度来控制基板161的组装表面和半导体发光二极管1050之间的间隔。例如，通过使用半导体发光二极管1050的重量、浮力和磁力来控制间隔。该间隔可以距基板161的最外部分几毫米到几十微米。
接着，将磁力施加到半导体发光二极管1050，使得半导体发光二极管1050在组装腔室162内沿一个方向移动。例如，磁体163可以沿水平、顺时针或逆时针方向移动到基板161(图8C)。在这种情况下，半导体发光二极管1050通过磁力水平移动到基板161，与基板161间隔开。
接着，通过施加电场将半导体发光二极管1050引导到基板161上的预设位置，使得半导体发光二极管1050在被移动的过程中安装在预设位置处(图8C)。例如，半导体发光二极管1050在水平移动到基板161的同时通过电场竖直地移动到基板161并安装在基板161上的预设位置。
更具体地说，通过向基板161上的双平面电极供电而产生电场，并且半导体发光二极管1050被引导到预设位置并且仅在那里通过电场进行组装。即，半导体发光二极管1050通过选择性产生的电场在基板161上的组装位置处自组装。为此，基板161可以形成有单元，半导体发光二极管1050装配到这些单元中。
然后，执行基板161的卸载，从而完成组装过程。在基板161是组装基板的情况下，如前所述，可以将半导体发光二极管的阵列转移到布线基板上，以执行用于实现显示装置的后续工艺。
同时，在将半导体发光二极管1050引导到预设位置之后，磁体163可沿它们变得更远离基板161的方向移动，以使在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部(图8D)。在另一示例中，如果在磁体163是电磁体的情况下停止供电，则在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部。
此后，可以收集组装腔室162的底部上的半导体发光二极管1050，并且可以重新使用收集的半导体发光二极管1050。
在上述自组装装置和方法中，通过使用磁场来将彼此远离的部件集中在预设的组装位置附近，以便增大流体组装中的组装产量，并且通过将电场施加到组装位置而仅在组装位置选择性地组装部件。在这种情况下，将组装基板以其组装表面朝下的方式定位在水箱的顶部，从而使重力对部件重量的影响最小化，并且避免非特异性结合并消除缺陷。
如上所述，利用根据本公开的上述构造，在由半导体发光二极管构成各个像素的显示装置上，可以一次组装大量半导体发光二极管。
这样，根据本公开，可在小尺寸的晶片上将大量半导体发光二极管像素化，并且随后将它们转移到大面积基板上。这实现了以低成本制造大面积显示装置。
当执行上述自组装过程时，会出现若干问题。
首先，随着显示器面积的增大，组装基板的面积增大。随着组装基板面积的增加，存在基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时，由于组装基板表面处的磁场不均匀地形成，因此难以稳定地执行自组装。
其次，由于半导体发光二极管可能不会完全均匀地分散在流体中，并且在组装基板的表面处形成的磁场可能不会完全均匀，因此可能发生半导体发光二极管仅集中在组装基板的局部区域处的问题。
本公开提供了一种能够解决上述问题并提高自组装产量的自组装装置。
根据本公开的自组装装置可包括基板表面处理部、基板卡盘200、磁场形成部300、芯片供应部400和组装腔室500。然而，本公开不限于此，并且根据本公开的自组装装置可包括比上述那些更多或更少的组件。
在描述根据本公开的自组装装置之前，将简要描述用于使用根据本公开的自组装装置来进行自组装的方法。
图10是示出根据本公开的用于自组装的方法的流程图。
首先，执行组装基板的表面处理步骤S110。该步骤不是必须的，但在对基板的表面进行亲水化时，可以防止在基板的表面上产生气泡。
接着，执行将组装基板装载到基板卡盘上的步骤S120。装载在基板卡盘200上的组装基板被转移到组装腔室的组装位置。此后，磁场形成部通过竖直和水平移动接近组装基板。
在这种状态下，执行供应芯片的步骤S130。具体地说，执行使半导体发光二极管分散在组装基板的组装表面上的步骤。当在磁场形成部300足够靠近组装基板的状态下半导体发光二极管分散在组装表面附近时，半导体发光二极管通过磁场形成部附着到组装表面。半导体发光二极管以适当的分散散布在组装表面上。
然而，本公开不限于此，并且半导体发光二极管可以在基板被转移到组装位置之前分散到组装腔室中的流体中。即，执行芯片供应步骤S130的时间点不限于在组装基板被转移到装配位置之后。
供应半导体发光二极管的方法可以根据组装基板的面积、待组装的半导体发光二极管的类型和自组装速度而变化。
此后，执行进行自组装并收集半导体发光二极管的步骤S140。稍后将与根据本公开的自组装装置的描述一起来描述自组装。同时，半导体发光二极管在自组装之后不必被收集。在完成自组装之后，补充组装腔室中的半导体发光二极管，随后可以自组装新的基板。
最后，在完成自组装之后，可以执行检查和烘干组装基板并将基板与基板卡盘分离的步骤S150。可以在已经执行自组装的位置处执行组装基板的检查，并且可以在将组装基板转移到另一位置之后执行组装基板的检查。
同时，可以在将组装基板与流体分离之后执行组装基板的烘干。在烘干组装基板之后，可以执行自组装的后过程。
利用图1至图9中描述的内容来替代自组装的基本原理、基板(或组装基板)的结构以及半导体发光二极管的内容。同时，由于可以通过几种已知机构(诸如马达和滚珠丝杠、齿条齿轮和小齿轮、以及滑轮和同步带等)实现下面描述的竖直移动部、水平移动部、转动部和其它移动机构，因此将省略对它们的详细描述。
同时，图7中描述的控制器172控制竖直移动部、水平移动部、转动部和在上述组件中设置的其它移动机构的移动。即，控制器172被构造为控制每个组件沿x、y和z轴的移动以及转动移动。尽管在说明书中没有单独提及，但是竖直移动部、水平移动部、转动部和其它移动机构的移动通过控制器172的控制而产生。
同时，图6至图9中描述的设置在基板(或组装基板161)处的电极161c被称为组装电极，组装电极161c通过基板卡盘200电连接到图7中描述的电源171，并且电源171通过控制器172的控制向组装电极161c供电。稍后将描述其详细说明。
下面，将描述上述组件。
首先，基板表面处理部用于使基板表面亲水化。具体地说，根据本公开的自组装装置在组装基板与流体表面接触的状态下执行自组装。当组装基板的组装表面具有与流体表面的异质性质时，在组装表面处可能出现气泡等，并且可能出现半导体发光二极管与组装表面之间的非特异性联接(non-specific coupling)。为了防止这种情况，在自组装之前，可利用对流体友好的性质来处理基板表面。
在一个实施例中，当流体是诸如水的极性材料时，基板表面处理部可以使基板的组装表面亲水化。
例如，基板表面处理部可包括等离子体发生器。亲水官能基团可以通过基板表面的等离子体处理而形成在基板表面处。具体地说，亲水官能基团可以通过等离子体处理形成在设置于基板处的介电层和分隔壁中的至少一个处。
同时，可以在分隔壁表面处和介电层的通过单元而暴露于外部的表面处执行不同的表面处理，以防止半导体发光二极管的非特异性联接。例如，可以在介电层的通过单元而暴露于外部的表面处执行亲水处理，并且可以执行表面处理以在分隔壁的表面处形成疏水官能基团。因此，可以防止半导体发光二极管相对于分隔壁的表面的非特异性联接，并且可以将半导体发光二极管牢固地固定在单元内部。
然而，在根据本公开的自组装装置中，基板表面处理部不是必要组件。取决于构造基板的材料，基板表面处理部可以不是必需的。
将基板(由基板表面处理部来完成在该基板处的表面处理)装载到基板卡盘200上。
接着，将描述基板卡盘200。
图11是示出基板卡盘的第一状态的概念图，图12是示出基板卡盘的第二状态的概念图，图13是设置在基板卡盘处的第一框架的平面图，图14是示出组装基板被装载在基板卡盘处的状态的概念图。
参考附图，基板卡盘200包括基板支撑部。在一个实施例中，基板支撑部包括第一框架210和第二框架220以及固定部230。第一框架210和第二框架220设置在插入其间的被装载的基板的上侧与下侧处，并且固定部230支撑第一框架210和第二框架220。基板卡盘200可包括转动部240、竖直移动部250和水平移动部250。如图11所示，竖直移动部250和水平移动部250可以形成为一个装置。同时，本公开不限于下面描述的附图，并且设置在基板卡盘处的转动部、竖直移动部和水平移动部可以形成为一个装置。
在本说明书中，第一框架210被限定为在基板S的组装表面面向流体的状态下设置在基板的下侧的框架，并且第二框架220被限定为在基板的组装表面面向流体的状态下设置在基板的上侧的框架。第一框架210与第二框架220之间的上侧和下侧关系可因转动部240而相互切换。在本说明书中，将第一框架210位于第二框架220下方的状态限定为第一状态(见图11)，将第一框架210位于第二框架220上方的状态限定为第二状态(见图12)。转动部240转动固定部230以及第一框架210和第二框架220中的至少一个，以从第一状态和第二状态中的任意一个切换到另一个。稍后将描述转动部240。
第一框架210是在自组装期间与在组装腔室中填充的流体接触的框架。参考图14，第一框架210包括底部部分210'和侧壁部分210"。
当基板S被装载时，底部部分210'用于在基板S的下侧或上侧处支撑基板。底部部分210'可以形成为一个板形状，或者可以以形成板形状的多个构件彼此联接的形式而形成。参考图13，底部部分210'包括穿过中心部分的孔210”'。孔210"'可以使稍后将描述的基板暴露于外部以与流体接触。即，孔210"'限定基板的组装表面。基板被装载成使得矩形基板的四个拐角安装在第一框架210的孔210"'的边缘上。因此，除了基板的边缘以外的剩余区域与设置在第一框架210处的孔210"'重叠。与孔210"'重叠的基板的区域变成组装表面。
同时，密封部212和电极连接部213可以设置在孔210”'的边缘处。
密封部212与基板紧密接触，以防止填充在组装腔室中的流体在自组装期间渗透到第一框架210和第二框架220中。此外，密封部212防止流体渗透到组装电极161c和电极连接部213中。为此，密封部212应该设置在比电极连接部213更靠近孔210"'的位置处。
密封部212形成为环形，并且密封部212的材料不受特别限制。形成密封部212的材料可以是已知的密封材料。
电极连接部213连接到形成在基板处的组装电极，以向组装电极供电。在一个实施例中，电极连接部213可以将从图7中描述的电源171供应的电力施加到组装电极161c，以在基板上形成电场。
同时，侧壁部分210"形成在底部部分210'的边缘处。侧壁部分210"防止流体在自组装期间渗透到基板的组装表面的相对表面中。具体地说，根据本公开的自组装装置在将基板浸没在流体中的状态下执行自组装。当基板浸没在流体中时，侧壁部分210"防止流体渗透到基板的组装表面的相对表面中。
为此，侧壁部分210"形成为环绕基板的整个边缘。侧壁部分210"的高度应大于基板浸没在流体中的深度。侧壁部分210"防止流体渗透到基板的组装表面的相对表面中，从而防止基板被损坏，并且流体的浮力仅施加到基板的一个表面。这将在稍后描述。
同时，第二框架220用于在自组装期间在第一框架210的相对侧挤压基板。与第一框架210类似，第二框架220包括穿过中心部分的孔。形成在第二框架220处的孔被形成为具有等于或大于形成在第一框架210处的孔210"'的尺寸。
形成在第二框架220处的孔允许基板的组装表面的相对表面暴露于外部。基板的组装表面的相对表面应该以与组装表面相同的面积或者以比组装表面更大的面积暴露于外部。这是由于磁场形成部300在基板的组装表面的相对侧处形成磁场。基板的组装表面的相对表面应该暴露于外部，使得磁场形成部300可以充分地接近基板。
同时，在第二状态下，基板S被装载在第一框架210与第二框架220之间。因此，基板S在第二框架220的一个表面处滑动并装载。用于引导基板的对准位置的突出物可形成在第一框架和第二框架中的至少一个处，使得基板对准到正确的位置。在一个实施例中，参考图13，可在第一框架210处形成引导基板S的对准位置的突出物211。
同时，当将基板S装载在第二框架220上时，第一框架210和第二框架220中的至少一个竖直地移动，使得第一框架210和第二框架220挤压基板。为此，基板卡盘200可包括框架移动部，该框架移动部被设置在固定部230、第一框架210和第二框架220中的至少一个处。此时，密封部212挤压基板S。
在一个实施例中，用于竖直移动第二框架220的框架移动部可以设置在固定部230处。在基板卡盘处于第二状态的情况下，当基板S被装载在第二框架220上时，竖直移动部向上移动第二框架220，使得基板S可以牢固地固定在第一框架210与第二框架220之间。此时，设置在第一框架210处的电极连接部213连接到基板S的组装电极，并且设置在第一框架210处的密封部212挤压基板S的边缘。在这种状态下，当基板卡盘切换到第一状态时，基板卡盘具有如图14所示的形状。
然而，本公开不限于此，并且框架移动部可以形成为使第一框架210和第二框架220中的任意一个相对于另一个水平地移动。在这种情况下，框架移动部被形成为使第一框架210和第二框架220中的任意一个相对于另一个竖直地和水平地移动。当第一框架210和第二框架220中的任意一个可相对于另一个水平移动时，电极连接部213与组装电极之间的连接部可改变。这可以用于检测组装的电极是否有缺陷。
同时，转动部240设置在固定部230的被安置于上述基板卡盘200处的一侧。转动部240转动固定部230，使得第一框架210和第二框架220的上侧和下侧关系可以彼此切换。通过转动部240的转动移动，基板卡盘200从第一和第二状态中的任意一个切换到另一个。转动部240的转动速度、转动的角度、转动方向等可以由图7中描述的控制器172控制。
在一个实施例中，在装载基板S之前，基板卡盘200处于第二状态，并且在装载基板S之后控制器172控制转动部240以将固定部230转动180度，使得基板卡盘200切换到第一状态。
同时，竖直移动部和水平移动部设置在固定部230的一侧。
水平移动部移动固定部230、第一框架210和第二框架220中的至少一个，使得在装载基板之后，基板的组装表面可以在组装腔室的打开位置处对准。
竖直移动部移动固定部230、第一框架210和第二框架220中的至少一个，使得基板与组装腔室之间的竖直距离被调整。基板S的翘曲现象可以通过竖直移动部来修正。这将在稍后描述。
总之，在基板卡盘200的第二状态下装载基板S(见图12)。此后，基板卡盘200切换到第一状态(见图11)，随后与组装腔室对准。在此过程中，基板卡盘200竖直和水平地移动，以使基板S的组装表面与在组装腔室中填充的流体接触。此后，控制器172控制磁场形成部300。
接着，将描述磁场形成部300。
图15是根据本公开的一个实施例的磁场形成部的透视图，图16是根据本公开的一个实施例的磁场形成部的一个侧视图，图17是根据本公开的一个实施例的磁场形成部的底部侧视图，并且图18是示出根据本公开的设置在磁场形成部处的磁体的轨迹的概念图。
参考附图，磁场形成部300包括磁体阵列310、竖直移动部320、水平移动部320和转动部320。磁场形成部300设置在组装电极的上侧，以用于形成磁场。
具体地说，磁体阵列310包括多个磁体313。设置在磁体阵列310处的磁体313可以是永磁体或电磁体。磁体313用于形成磁场，使得半导体发光二极管被引导到基板的组装表面。
磁体阵列310可包括支撑部311和磁体移动部312。支撑部311连接到竖直移动部320、水平移动部320和转动部320。
同时，磁体移动部312的一端固定到支撑部311，并且磁体313固定到磁体移动部312的另一端。磁体移动部312形成为在长度上可伸缩，并且随着磁体移动部312的伸缩，磁体313与支撑部311之间的距离改变。
如附图所示，磁体移动部312可被构造为一次竖直地移动设置成一排的磁体313。在这种情况下，磁体移动部312可以针对磁体阵列的每一列来设置。
另一方面，磁体移动部312可以按照磁体阵列中提供的磁体的数量来设置。因此，可以不同地调整多个磁体中的每一个与支撑部之间的距离。
多个磁体移动部用于精细地调整磁体313与基板S之间的间隙，并且当基板翘曲时，用于均匀地调整磁体313与基板S之间的间隙。自组装可以在磁体313与基板S接触的状态下执行，或者可以在磁体313与基板S间隔开预定距离的状态下执行。
同时，水平移动部可包括转动部。当执行自组装时，设置在磁场形成部300处的水平移动部使磁体沿一个方向移动，并且同时转动磁体。因此，磁体阵列310相对于预定的转动轴线转动，并且同时沿着一个方向移动。例如，参考图18，设置在磁体阵列310处的磁体313可以在绘制混合有曲线和直线的轨迹P的同时移动。
可以在磁场形成部300在预定距离内靠近基板S的状态下供应半导体发光二极管。
图19是示出供应半导体发光二极管的状态的概念图。
参考图19，芯片供应部400可以设置在稍后将描述的组装腔室500中。基板S与组装腔室500对准，随后芯片供应部400用于将半导体发光二极管供应到基板S的组装表面。具体地说，芯片供应部400可以包括：可在其上部部分处容纳芯片的芯片容纳部、竖直移动部和水平移动部。竖直移动部和水平移动部允许芯片容纳部在填充于组装腔室中的流体中移动。
多个半导体发光二极管可以被装载在芯片容纳部处。在基板与组装腔室对准之后，当使磁场形成部300在预定距离内靠近基板时，在组装表面上形成预定强度或更大的磁场。在这种状态下，当芯片容纳部在预定距离内靠近组装表面时，装载在芯片容纳部处的半导体发光二极管与基板接触。设置在芯片供应部处的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近基板的组装表面的局部区域。
在经过了预定时间之后，设置在芯片供应部处的竖直移动部通过竖直移动允许芯片容纳部与基板的组装表面的局部区域分离开预定的距离或更长的距离。此后，设置在芯片供应部处的水平移动部水平地移动芯片容纳部，使得芯片容纳部与不同于组装表面的局部区域的区域重叠。此后，设置在芯片供应部的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近该不同区域。通过重复这样的过程，芯片供应部使多个半导体发光二极管与基板的组装表面的整个区域接触。可以在多个半导体发光二极管不断地分散并且与基板的组装表面的整个区域接触的状态下执行自组装。
如上所述，自组装主要存在两个问题。第二个问题是，由于半导体发光二极管可能不能完全均匀地分散在流体中，并且在组装基板的表面处形成的磁场可能不是完全均匀的，因此存在半导体发光二极管仅集中在组装基板的局部区域处的问题。当使用上述芯片供应部400时，可以解决上述的第二个问题。
然而，本公开不限于此，并且芯片供应部不是本公开的必要组件。自组装可以在半导体发光二极管分散在流体中的状态下执行，或者可以在多个半导体发光二极管被分散并通过不是芯片供应部的其它部件与基板的组装表面接触的状态下执行。
接着，将描述组装腔室500。
图20是根据本公开的一个实施例的组装腔室的平面图，图21是沿图20的线A-A'截取的剖视图，并且图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念图。
组装腔室500包括用于容纳多个半导体发光二极管的空间。该空间可以填充有流体，并且该流体可包括水等作为组装溶液。因此，组装腔室500可以是水箱，并且可被构造为开放型。然而，本公开不限于此，并且组装腔室500的空间可以是形成在封闭空间中的封闭类型。
在组装腔室500中，基板S被设置为使得组装了半导体发光二极管150的组装表面朝下。例如，基板S通过基板卡盘200转移到组装位置。
此时，基板S在组装位置处的组装表面面向组装腔室500的底部。因此，组装表面朝向重力的方向。基板S的组装表面被设置为浸没在组装腔室500中的流体中。
在一个实施例中，组装腔室500可分为两个区域。具体地说，组装腔室500可分为组装区域510和检查区域520。在组装区域510中，在基板S浸没在流体中的状态下，将设置在流体中的半导体发光二极管组装到基板S。
另一方面，在检查区域520中，检查已经被自组装的基板S。具体地说，基板S在组装区域处组装，并且随后通过基板卡盘转移到检查区域。
相同的流体可以被填充在组装区域510和检查区域520中。在基板浸没在流体中的状态下，基板可以从组装区域转移到检查区域。当将设置在组装区域510中的基板S从流体中取出时，由于流体与半导体发光二极管之间的表面能量，先前组装的半导体发光二极管可能与基板分离。出于该原因，基板优选在浸没在流体中的状态下进行转移。
组装腔室500可包括门530，其被构造为能够上下移动，使得基板可以在浸没在流体中的状态下进行转移。如图22所示，在自组装期间或基板检查期间，门530保持抬起状态(第一状态)，使得容纳在组装腔室500的组装区域510和检查区域520中的流体彼此分开。门530将组装区域和检查区域分开，从而防止在自组装期间由于半导体发光二极管移动到检查区域而干扰对基板的检查。
如图23所示，当转移基板S时，门530向下移动(第二状态)以去除组装区域510与检查区域520之间的界线。因此，基板卡盘200可仅通过水平移动而无需另外的竖直移动来将基板从组装区域510转移到检查区域520。
同时，用于防止半导体发光二极管结块的声波发生器可设置在组装区域510处。声波发生器可以通过振动来防止多个半导体发光二极管彼此结块。
同时，组装区域510和检查区域520的底部表面可以由透光材料制成。在一个实施例中，参考图20，透光区域511和512可以分别设置在组装区域510和检查区域520的底部表面处。因此，本公开能够在自组装期间监测基板，或者执行关于基板的检查。优选地，透光区域的面积大于基板的组装表面的面积。然而，本公开不限于此，并且组装腔室可被构造为在相同位置处执行自组装和检查。
当使用如上所述的基板卡盘200、磁场形成部300和组装腔室500时，可以执行图8A至图8E中描述的自组装。在下文中，将详细描述用于解决在自组装期间引起的问题的详细结构和方法。
首先，将描述用于解决在自组装期间发生的最关键问题的结构和方法。在详细描述该问题时，随着显示器的面积增大，组装基板的面积会增大，并且随着组装基板的面积增大，会发生基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时，由于磁场不是均匀地形成在组装基板的表面，因此难以稳定地执行自组装。
图24是示出在自组装期间引起的基板翘曲现象的概念图。
参考图24，当基板S在自组装期间保持平坦状态时，多个磁体313与基板S之间的距离可以是均匀的。在这种情况下，可以在基板的组装表面处均匀地形成磁场。然而，当基板被实际装载到基板卡盘200上时，基板由于重力而翘曲。在翘曲的基板S'中，由于多个磁体313与基板S'之间的距离不是恒定的，因此难以进行均匀的自组装。由于磁场形成部设置在基板的上侧，因此难以在基板的上侧设置用于修正基板的翘曲现象的单独的仪器。此外，当用于修正基板的翘曲现象的单独仪器被设置在基板的下侧时，半导体发光二极管的移动可能受到限制，并且存在仪器覆盖组装表面的一部分的问题。出于该原因，难以将用于修正基板的翘曲现象的仪器设置在基板的上侧或下侧。
本公开提供了用于修正基板的翘曲现象的基板卡盘的结构和方法。
图25是示出用于修正基板的翘曲现象的方法的概念图。
参考图25，在将基板S'装载在基板卡盘200处之后，当基板的组装表面面向重力方向时，基板S'翘曲。为了在装载基板时使基板的翘曲最小化，设置在基板卡盘处的第一框架210和第二框架220中的至少一个向矩形基板的所有四个拐角施加压力。尽管如此，当基板S'的面积增大时，基板由于重力而不可避免地翘曲。
如图25的第二附图所示，在将基板卡盘200移动到组装位置之后，当将基板卡盘200向下移动预定距离时，基板S'与流体F接触。在基板S'与流体F简单接触的状态下，基板S'的翘曲现象未被修正。尽管可以在如图25的第二附图所示的状态下执行自组装，但是难以执行均匀的自组装。
本公开还在基板S'与流体F接触的状态下进一步向下移动基板卡盘200，以便修正基板的翘曲现象。此时，设置在第一框架210处的密封部212防止流体F渗透到第一框架的窗口中。此外，设置在第一框架210处的侧壁部分210”防止流体F经过第一框架流到基板S'的组装表面的相对表面。
在此，密封部212应被形成为环绕基板的所有边缘。此外，侧壁部分210"的高度应该大于第一框架210基于第一框架210与流体F接触的状态向下移动到最大时的深度。即，当基板卡盘200向下移动时，流体不应经过第一框架210的窗口和侧壁部分210”渗透。
当基板卡盘200向下移动时，流体F的表面由于如上所述的密封部212和侧壁部分210"而升高。此时，流体F的浮力作用在基板S'上。随着流体F的表面上升宽度的增大，作用在基板S'上的浮力会增大。
在本公开中，可以通过测量基板S'的翘曲程度并根据基板的翘曲程度调整基板卡盘200的下降宽度来改变作用在基板上的浮力。当适当的浮力施加到基板时，如图25的第三附图所示，基板S保持在平坦状态。
磁场形成部300在浮力施加到基板S的状态下被转移到基板S的上侧，随后沿着基板S水平地移动。此时，电源171的电力经由电极连接部213施加到组装电极161c。即，自组装在浮力被施加到基板S的组装表面的状态下继续进行。
根据以上描述，不需要在基板的上侧和下侧设置单独的结构，就可修正基板的翘曲现象。因此，即使在组装基板的面积增大时，本公开也能够实现高的自组装产量。
同时，本公开允许在组装基板几乎平坦的状态下执行自组装。此外，本公开通过控制基板卡盘的移动使干扰自组装的因素最小化，并防止半导体发光二极管在自组装完成之后与组装基板分离。
为此，图7中描述的控制器172控制基板卡盘的移动。具体地说，控制器172被构造为控制设置在基板卡盘200处的转动部以及竖直移动部和水平移动部的移动。同时，竖直移动部可以被执行以便不仅竖直移动整个基板卡盘，而且可以相对于其它构造竖直移动固定部230以及第一和第二框架210和220中的至少一个。在本说明书中，通过控制器172控制基板卡盘以使基板竖直移动不仅可以包括竖直移动整个基板卡盘的含义，而且可以包括相对于其它构造竖直移动固定部230以及第一框架210和第二框架220中的至少一个的含义。
例如，通过控制器172控制基板卡盘以使基板下降不仅可以包括使整个基板卡盘下降的含义，而且可以包括使固定部230以及第一框架210和第二框架220中的至少一个下降的含义。由于其可以根据基板卡盘的结构而变化，因此本公开并不单独地限于此。
在下文中，将详细描述通过控制器来控制基板卡盘以将浮力施加到图25中所述的基板的方法。
控制器172基于基板的翘曲程度控制基板被浸没在流体中的深度。为此，本公开还包括用于感测基板的翘曲程度的位移传感器。具体地说，位移传感器被构造为感测传感器与测量目标点之间的距离。由于位移传感器利用了已知的设备，因此将省略其详细描述。
位移传感器可以设置在被提供于基板卡盘中的固定部230以及第一框架210和第二框架220中的任一个处，并且可以被构造为通过单独的移动机构来改变其位置。
位移传感器感测基板的一个点与基板的上侧面上的位移传感器之间的竖直距离。具体地说，位移传感器移动到基板的一个点上，并随后感测位移传感器与基板之间的距离。此后，位移传感器移动到基板的另一个点上，并随后测量该另一个点与位移传感器之间的距离。此时，位移传感器应该相对于参考平面水平地移动以感测距离。由于位移传感器在其上移动的参考平面是固定的，因此当测量基板上的多个点中的每一个与位移传感器之间的距离时，可以获知基板的翘曲程度。
例如，设置在基板的上侧面上的位移传感器测量距基板的边缘和中心部分中的每一个的距离。当基板沿重力方向翘曲时，基板边缘的一个点与位移传感器之间的竖直距离小于基板的中心部分的一个点与位移传感器之间的竖直距离。
同时，参考高度可以由用户来设定，并且由位移传感器测量的距离可以基于参考值进行转换。例如，参考值可以被定义为组装表面的边缘与位移传感器之间的距离。用于计算参考值的测量点可以由用户来设定。
当使用参考值来转换由位移传感器测量的距离值时，可以将其用作指示基板的绝对翘曲程度的标度(scale)(在下文中，称为翘曲值)。该翘曲值可以如下面的等式1所示的那样来计算。
[等式1]
翘曲值＝参考值–由位移传感器测量的距离值
根据上面的等式1，当翘曲值具有正值时，可以看出基板沿与重力相反的方向翘曲。此外，当翘曲值具有负值时，可以看出基板沿重力方向翘曲。控制器172可以根据翘曲值的符号确定基板是升高或是下降。
在一个实施例中，位移传感器感测基板的25个点中的每一个与位移传感器之间的距离。此后，控制器172可以将感测到的值转换为翘曲值，并且基于25个翘曲值之中的最大值和最小值来控制基板的竖直移动距离和竖直移动方向。具体地说，当25个翘曲值之中的最大值的绝对值大于最小值的绝对值时，控制器172确定基板沿与重力相反的方向完全翘曲，并且控制基板卡盘以使基板升高。另一方面，当25个翘曲值之中的最小值的绝对值大于最大值的绝对值时，控制器172确定基板沿重力方向完全翘曲，并且控制基板卡盘以使基板下降。
由于随着基板被浸没在流体中的深度增大，作用在基板上的浮力增加，因此控制器172可随着基板的翘曲值的增大而增大基板的竖直移动距离。在一个实施例中，当25个翘曲值中的最大值的绝对值大于最小值的绝对值时，控制器172确定与最大值的绝对值成比例的基板的升高距离。另一方面，当25个翘曲值中的最小值的绝对值大于最大值的绝对值时，控制器172确定与最小值的绝对值成比例的基板的下降距离。
在基板以预定深度浸没在流体中之后，控制器172可以通过位移传感器重新测量基板的翘曲程度。此后，控制器172根据重新测量结果确定是升高基板还是额外降低基板。在一个实施例中，控制器172可以重复上述过程，直到翘曲值的最大值和最小值中的至少一个在预定值内为止。
在另一实施例中，控制器172可基于关于基板的实验数据来确定基板浸没在流体中的深度。具体地说，在基板浸没在流体中之前，在使基板下降预定距离的同时通过位移传感器来感测基板的翘曲程度。即使在基板被浸没在流体中之后，在使基板下降预定距离的同时通过位移传感器感测基板的翘曲程度。当重复这种感测时，可以计算基板的浸没深度与基板的翘曲的变化量之间的相关性。可以对每种类型的基板进行这种实验。
当特定类型的基板被用于自组装时，控制器172感测特定类型的基板的翘曲程度，并随后基于关于特定类型的基板的实验数据和感测结果来计算基板被浸没在流体中的深度。此后，控制器172控制基板卡盘，使得基板以计算的深度被浸没在流体中。根据上述方法，由于不需要重复地感测基板的翘曲程度，因此可以缩短过程时间。
同时，基板的翘曲的修正结果可以用于修正另一基板的翘曲。具体地说，参考图26，在本公开中，在根据上述实验数据将基板浸没在预定深度之后，重新测量基板的翘曲程度。
此时，在本公开中，用户通过单独设置在控制器172中的输入部来选择是测量整个基板的翘曲程度还是仅测量基板的一部分的翘曲程度(S201)。
此后，分别输入用作位移测量目标的目标位置和用作基板的翘曲程度的参考的参考位置(参考值计算目标位置)(S202至S204)。
此后，控制器172将位移传感器移动到预定测量位置(S205)。位移传感器感测位移传感器与基板之间的距离(S206)。此后，控制器172将位移传感器移动到下一个测量位置(S207)。每当位移传感器的测量完成时，控制器172就确定由用户指定的所有目标位置的感测是否完成(S208)，并且在感测未完成时，控制器172将位移传感器转移到下一个测量位置。
当完成了所有目标位置的感测时，控制器172将感测值转换为翘曲值，并确定翘曲值的最大值和最小值中的至少一个是否在预定范围内。
当翘曲值在预定范围内时，控制器172在单独设置的输出部上显示测量结果(S211)，并在修正相应基板的翘曲时更新控制基板卡盘的实验数据(S212)，并在修正另一基板的翘曲时使用。
另一方面，当差值在预定范围之外时，控制器172根据感测结果升高或降低基板(S210)，并且随后重复步骤S205。
同时，控制器172可以控制基板卡盘，使得逐步地执行基板与流体接触的步骤和基板浸没在流体中的步骤。在基板与流体接触的过程中，气泡可能留在基板的表面上。控制器172执行控制以使气泡最小化，直到基板与流体接触为止，并且执行控制以在基板与流体完全接触之后将浮力施加到基板。
具体地说，在控制器172降低基板卡盘以使基板的组装表面与流体接触之后，控制器172可以在基板的组装表面与流体接触的状态下进一步降低基板卡盘。
控制器172可以区分降低基板直到基板的整个组装表面与流体接触为止的速度和在基板被进一步降低时降低基板的速度。
在一个实施例中，控制器172控制基板卡盘，使得降低基板直到基板的整个组装表面与流体接触为止的速度小于在基板被进一步降低时降低基板卡盘的速度。因此，控制器172确保在基板与流体接触的过程中气泡有足够的时间逸出到基板的边缘。
此外，在本公开中，为了使形成在基板与流体之间的气泡最小化，当基板与流体接触时，基板与流体斜着接触。为此，控制器172在基板与流体接触的过程中控制设置在基板卡盘处的竖直移动部和转动部。
具体地说，控制器172控制竖直移动部，以在基板的组装表面与流体的表面斜着设置的状态下降低基板直到组装表面的一端与流体接触为止，并且顺序地在组装表面的一端与流体接触后控制转动部以使组装表面沿一个方向与流体接触。因此，基板的组装表面与流体斜着接触。在该过程中，形成在基板与流体之间的气泡被推出基板的边缘，并最终被推出基板。因此，本公开使形成在基板与流体之间的气泡最小化。
此后，控制器172控制竖直移动部以进一步降低基板。
如上所述，通过在将基板降低到流体中的过程中使基板与流体斜着接触，控制器172使在基板与流体之间形成的气泡最小化。
同时，控制器172控制基板卡盘的移动，以防止在完成自组装之后半导体发光二极管与基板分离。具体地说，在完成自组装之后，基板应该与流体分离，这可能引起在基板与流体分离的过程中由于流体与半导体发光二极管之间的表面能量而引起的半导体发光二极管与基板分离的问题。
为了防止这种问题，在完成自组装之后，控制器172将浸没在流体中的基板卡盘升高到预定高度，并且控制器172随后可以进一步升高基板卡盘，使得基板的组装表面与流体分离。此处，优选地，预定高度高达流体的表面高度。
控制器172可以不同地控制将基板升高到预定高度的速度和进一步升高基板的速度。在一个实施例中，控制器172以高速将基板升高，一直到流体的表面高度，并随后以相对较慢的速度将基板与流体分离。因此，本公开防止了在将基板与流体分离过程中先前组装的半导体发光二极管与基板分离。
此外，控制器172将基板一直升高到预定高度，并随后驱动竖直移动部和转动部以使基板的组装表面与流体斜着分离。具体地说，控制器172将基板一直升高到预定高度，随后控制转动部以使得组装表面沿着一个方向与流体依次分离。
此时，控制器172可以控制转动部的转动速度以根据时间改变。具体地说，控制器172可以随着时间的流逝而增加转动部的转动速度，使得基板与流体快速分离。
如上所述，本公开防止了在自组装完成之后在将基板与流体分离的过程中先前组装的半导体发光二极管与基板分离。
本公开涉及一种基板卡盘1000，其用于在用于自组装半导体发光二极管的上述装置的构造之中在组装位置处设置基板S。
图27是示出在装载/卸载基板期间发生的基板翘曲现象的视图。
如上所述，自组装过程可以在容纳于组装腔室500中的流体中进行。因此，基板S可被设置为在组装腔室500的上侧处与流体接触，并且特别地，其上放置有半导体发光二极管的组装表面可被设置为面对组装腔室500的底部表面。此外，可以将具有矩形形状的基板S的所有侧面挤压固定，以使基板S的翘曲最小化。
参照图27，在装载和卸载基板S的期间，处于其中的气体和液体被限制在基板S与流体表面之间的空间(穴状空间(pocket))可以通过固定构件形成，该固定构件被设置用来在基板S的圆周处挤压基板S。
存在的问题在于，存在于所述空间中的气体和液体可能阻止半导体发光二极管C组装在基板S上，并且在完成组装之后，当基板S与流体分离时，可能由于与从外部流入其中的气体一起瞬间产生强压力而将组装在基板S上的半导体发光二极管C分离。因此，自组装产量降低，并且作为后处理的修复处理需要许多时间。
当将基板S装载到组装位置和从组装位置卸载基板S时，根据本公开的自组装装置包括形成有微孔hs和hp的基板卡盘1000，所述微孔hs和hp用于抽吸存在于基板S和流体表面上的气体和/或液体或者将气体注入到基板S和流体表面中。在下文中，将详细描述作为根据本公开的实施例的自组装装置的一种构造的基板卡盘1000。
图28是在其中微孔形成在根据本公开的实施例的基板卡盘中的一部分的放大视图，图29示出了在装载基板期间抽吸在基板与流体之间的气体的过程，并且图30是在卸载基板期间将气体注入到基板与流体之间的过程。
根据本公开的用于自组装半导体发光二极管的装置可用于通过使用电场和磁场将半导体发光二极管C放置在容纳于容纳了流体的组装腔室500中的基板S上的预定位置处。
根据本公开，自组装装置可包括基板支撑部1010、竖直移动部1020、转动部1030和控制器1040，并且可包括用于将基板S设置在组装腔室500的组装位置处的基板卡盘1000。
同时，基板卡盘1000可包括集成的竖直移动部和水平移动部(见图11)。然而，在下文中，由于将主要描述基板S的竖直移动，因此将竖直移动部和水平移动部称为竖直移动部。
基板支撑部1010可以支撑其上形成有组装电极的基板S，并且可以按照能够挤压和固定具有矩形形状的基板S的四个侧面的结构来形成。此外，基板支撑部1010可包括电极连接部，该电极连接部连接到形成在基板S上的组装电极，以在基板S的一个表面上生成电场。
根据本公开的实施例，当基板S被装载到组装位置(基板S的向下移动)时和当基板S被卸载(基板S的向上移动)时，基板支撑部1010可包括微孔hs和hp，所述微孔hs和hp用于抽吸限定在由基板S的挤压固定结构而形成的空间中的流体(特别是气体)或将气体注入到该空间中。稍后将描述根据本公开的实施例的基板支撑部1010的详细结构。
竖直移动部1020可以沿竖直方向移动基板S，即，向上和向下。基板S的位置可通过竖直移动而相对于流体调整。即，基板S可竖直移动以与流体接触或分离。由于基板S在由基板支撑部1010支撑的状态下移动，因此竖直移动部1020可以基本上沿竖直方向移动基板支撑部1010。
转动部1030可以转动基板S。具体地说，转动部1030可以围绕基板S的宽度方向或纵向方向转动基板S，并将不与组装腔室500重叠的基板S设置在组装腔室500的上侧处，使得基板S通过转动与组装腔室500重叠。由于基板S在被基板支撑部1010支撑的状态下转动，因此转动部1030大体上可以转动基板支撑部1010。
控制器1040可以控制上述构造以控制基板卡盘1000的驱动。特别地，根据本公开，控制器1040可以根据基板S是升高还是降低来控制是通过微孔hs和hp抽吸气体还是注入气体。可以强制进行这种过程以提高自组装产量。
具体地说，当基板S被降低而与流体接触时，控制器1040可以进行控制，使得通过微孔hs和hp的抽吸孔hs抽吸存在于基板S与流体之间的气体，并且当基板S升高而与流体分离时，控制器1040可以进行控制，以使得通过注入孔hp将气体注入到基板S与流体之间。
此外，当基板S被降低以与流体接触时，存在于基板S与流体之间的液体(例如，组装腔室500中的液体)可以与气体一起被抽吸和去除。因此，可以在基板支撑部1010处设置用于抽吸液体的单独构造，或者液体可以与气体一起通过抽吸孔hs被抽吸。
此外，当基板S被降低以与流体接触时，控制器1040可以进行控制以防止通过抽吸孔hs抽吸的气体和液体的回流，并且基板卡盘1000还可包括诸如阀的构造以作为防回流部。
在下文中，将描述根据本公开的实施例的包括微孔hs和hp的基板支撑部1010的结构。
基板支撑部1010可包括用于支撑基板S的在其上形成有组装电极的一个表面(即，基板S的组装表面)的第一框架1011和用于支撑基板S的另一表面的第二框架。第一框架1011和第二框架可竖直地设置。
根据本实施例，在第一框架1011被设置为在不与组装腔室500重叠的位置处位于第二框架的上侧的状态下，基板S可被放置在基板支撑部1010处。此后，转动部1030可以围绕基板S的宽度方向或纵向方向转动基板支撑部1010，使得第一框架1011和第二框架的竖直位置被切换以便设置在基板S和组装腔室500重叠的组装位置处。即，基板S的组装表面还可被设置为通过转动而面对组装腔室500。
用于支撑基板S的组装表面的第一框架1011可包括中心部分开放的底部部分1011'和沿着底部部分1011'的外周以预定高度形成的侧壁部分1011”。
当装载基板S时，基板S的组装表面中形成有组装电极的区域可以通过底部部分1011'的开放部分与流体接触。同时，侧壁部分1011”可以用于在向基板S施加电力的状态下防止组装腔室500中的流体溢流到基板S的另一表面。
根据一个实施例，微孔hs和hp可以形成在第一框架1011的邻近组装表面的内周上，并且可以沿第一框架1011的内周的至少一部分以预定间距形成。
例如，微孔hs和hp可以形成在第一框架1011的内周的所有四个侧面处，或者可以形成在侧面的一部分上。当微孔hs和hp形成在内周的一部分处时，微孔hs和hp可以至少沿形成内周的侧面中的彼此面对的两个侧面1011a和1011b的长度方向形成。
当微孔hs和hp形成在彼此面对的两个侧面1011a和1011b处时，沿两个侧面中的一个侧面1011a形成的微孔hs可以是用于抽吸存在于基板S与流体之间的气体和/或液体的抽吸孔hs，并且沿着另一个侧面1011b形成的微孔hp可以是用于将气体注入基板S与流体之间的注入孔hp。
即，根据本实施例，微孔hs和hp可以根据形成位置执行不同的功能(气体的抽吸或注入)。微孔hs和hp的功能可以通过装载和卸载基板S的方法来确定，并且与其相关的实施例将在后面进行描述。
同时，微孔hs和hp可以是通过精密机械加工而形成的中空形状的结构(其中一侧与另一侧连通的结构)，并且尽管微孔hs和hp被举例为形成在第一框架1011的内周上，但是它们可以形成在基板卡盘1000的各种位置处。此外，考虑到微孔hs和hp形成的位置、自组装过程的特性(例如，浸没基板S的深度、基板S的材料等)，微孔hs和hp可被处理成合适的尺寸。
根据本公开的实施例，基板卡盘1000还可包括质量流控制部，其控制通过微孔hs和hp的注入孔hp注入的气体的注入体积和注入速率。此外，质量流控制部(未示出)可以由控制器1040控制，例如，质量流控制部可以根据基板S的装载和卸载速度来设定气体的注入体积和注入速率。
根据本发明的实施例，基板S可以在以倾斜状态被倾斜的同时装载和卸载。例如，控制器1040可以使基板S的一个侧面斜着对准以首先与流体接触，并使基板S向下移动，并且装载面对这一侧面的另一个侧面以最后与组装腔室500中的流体接触。在卸载过程的情况下，基板可以倾斜并向上移动，使得基板S的一个侧面首先与流体分离，而面对基板S的一个侧面的另一个侧面可以最后与组装腔室500中的流体分离。
即，控制器1040可在基板S斜着倾斜的状态下使基板S与流体接触或使基板S与流体分离。当基板S以这种方式装载和卸载时，流体与基板S完全接触或分离所需的时间可以被最大化。因此，通过允许基板S与流体之间的空间中的剩余气体和液体逐渐从该空间逸出，使得形成在基板S的组装表面上的气泡可被有效地去除，并且可以防止大量气体从外部立刻流入，以减轻在卸载期间可能施加到基板S的冲击。
此外，在本实施例中，当如上所述在基板S的装载和卸载过程期间执行通过微孔hs和hp的流体的强制注入和抽吸时，可以使抑制气泡形成和减轻冲击的效果最大化。
同时，根据本公开的实施例，微孔hs和hp可至少形成在基板支撑部1010的用于支撑基板S的一个侧面和另一个侧面的至少一个区域处，或者至少形成在第一框架1011的区域处。在此，基板支撑部1010或第一框架1011的区域可以意指基板支撑部1010或第一框架1011的与基板S的一个侧面和另一个侧面重叠的一个侧面。
此时，形成在基板支撑部1010的用于支撑基板S的最后与流体接触或分离的另一个侧面的区域中的微孔hs和hp可以执行如抽吸孔hs的功能。
图29示出了气体抽吸过程以及连接到抽吸孔hs的控制器1040s的结构(A：DI排放口，B：排放管线，C：真空发生器，D：电磁阀，E：气体供应部)。
控制器1040s可以进行控制，使得通过利用真空发生器C建立真空状态通过排放管线B来抽吸存在于基板S与流体之间的气体。此时，可以通过DI排放口A去除存在于基板S与流体之间的流体DI。通过这种抽吸过程，可将存在于基板S与流体之间的气体等与存在于基板S的表面处的气泡一起去除。
同时，形成在用于支撑基板S的首先与流体接触或分离的一个侧面的基板支撑部1010的区域中的微孔hs和hp可以执行如注入孔hp的功能。
图30示出了气体注入过程以及连接到注入孔hp的控制器1040p的结构(A：气体供应部件，B：电磁阀，和C：质量流控制部(MFC))。
控制器1040p可将通过气体供应部A供应的气体注入到基板S与流体之间的空间中，并且注入的气体的体积和速率可由质量流控制部控制。通过这种注入过程，可以防止在卸载基板S期间将强压力施加到基板S上，从而防止组装的半导体发光二极管与基板S分离。此外，通过注入孔hp注入的气体可以烘干容纳在流体中的基板S的表面。
同时，通过上述控制器1040对气体的抽吸和注入的控制可以独立地执行，附图中示出的控制器1040的构造仅仅是说明性的，当然，可以制造可以执行相同功能的其它构造。
如上所述，根据本公开的实施例的自组装装置可以通过去除妨碍自组装过程的进展的因素来提高组装产量，并且存在确保自组装过程的可靠性的效果。
上面描述的本公开不限于上述实施例的构造和方法，并且可以通过选择性地组合每个实施例的全部或部分来构造这些实施例，使得各种修改可以被进行。

Claims (9)

1.一种用于自组装半导体发光二极管的装置，所述装置用于通过使用电场和磁场将半导体发光二极管放置在容纳于组装腔室中的基板上的预定位置处，所述组装腔室中容纳有流体，
所述用于自组装半导体发光二极管的装置包括：
基板卡盘，用于将基板设置在组装位置处，
其中，所述基板卡盘包括：基板支撑部，用于支撑其上形成有组装电极的基板；转动部，用于转动基板支撑部；竖直移动部，用于向上和向下地移动由基板支撑部支撑的基板，以调整基板相对于流体的位置；电极连接部，连接到形成在基板上的组装电极，以生成电场；以及控制器，用于控制所述基板卡盘的驱动，
其中，所述基板支撑部包括用于抽吸存在于流体与基板之间的气体或将气体注入到流体与基板之间的微孔，
其中，所述控制器根据基板是升高还是下降来控制是通过所述微孔抽吸气体还是通过所述微孔注入气体，
其中，当基板下降而与流体接触时，所述控制器进行控制，以使得存在于流体与基板之间的气体通过所述微孔被抽吸，以及
当基板升高以便与流体分离时，所述控制器进行控制，以使得气体通过所述微孔被注入到流体与基板之间。
2.根据权利要求1所述的用于自组装半导体发光二极管的装置，
其中，所述基板支撑部包括用于支撑基板的其上形成有组装电极的一个表面的第一框架和用于支撑基板的另一表面的第二框架。
3.根据权利要求2所述的用于自组装半导体发光二极管的装置，
其中，所述第一框架包括具有开放的中心部分的底部部分和沿着所述底部部分的外周以预定高度形成的侧壁部分，以及
所述微孔沿着第一框架的内周的至少一部分以预定间距形成。
4.根据权利要求3所述的用于自组装半导体发光二极管的装置，
其中，所述微孔至少沿着形成所述底部部分的内周的侧面之中的彼此面对的两个侧面的纵向方向形成。
5.根据权利要求4所述的用于自组装半导体发光二极管的装置，
其中，沿着彼此面对的两个侧面中的任一侧面形成的微孔抽吸存在于流体与基板之间的气体，以及
沿着彼此面对的两个侧面中的另一个侧面形成的微孔将气体注入到流体与基板之间。
6.根据权利要求1至5中的任一项所述的用于自组装半导体发光二极管的装置，还包括：
质量流控制部，用于控制通过所述微孔注入的气体的注入体积和注入速率。
7.根据权利要求1至5中的任一项所述的用于自组装半导体发光二极管的装置，
其中，当基板升高或下降时，所述转动部使基板倾斜，以使得基板的一个侧面首先与流体接触或与流体分离。
8.根据权利要求7所述的用于自组装半导体发光二极管的装置，
其中，所述微孔形成在用于支撑基板的一个侧面的基板支撑部的至少一个侧面处和用于支撑面对基板的所述一个侧面的基板的另一个侧面的基板支撑部的另一个侧面处。
9.根据权利要求2至5中的任一项所述的用于自组装半导体发光二极管的装置，
其中，所述转动部使所述基板支撑部围绕基板的宽度方向或纵向方向转动，使得第一框架和第二框架的竖直位置被切换。
CN202010207689.0A 2019-09-19 2020-03-23 用于自组装半导体发光二极管的装置 Active CN112531079B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0115574 2019-09-19
KR1020190115574A KR102323256B1 (ko) 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치
KR1020190120060A KR102260639B1 (ko) 2019-09-27 2019-09-27 반도체 발광소자의 자가조립 장치
KR10-2019-0120060 2019-09-27

Publications (2)

Publication Number Publication Date
CN112531079A CN112531079A (zh) 2021-03-19
CN112531079B true CN112531079B (zh) 2023-11-14

Family

ID=70390972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010207689.0A Active CN112531079B (zh) 2019-09-19 2020-03-23 用于自组装半导体发光二极管的装置

Country Status (4)

Country Link
US (1) US11410864B2 (zh)
EP (1) EP3796380B1 (zh)
CN (1) CN112531079B (zh)
WO (1) WO2021054507A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416124B (zh) * 2019-07-05 2020-10-13 深超光电（深圳）有限公司 Led的转移方法及led显示面板的制备方法
WO2021054507A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
EP4071789A4 (en) * 2019-09-19 2024-02-14 Lg Electronics Inc SUBSTRATE CHUCK FOR SELF-ASSEMBLY OF LIGHT-EMITTING SEMICONDUCTOR DIODES

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310373A (zh) * 2005-09-29 2008-11-19 松下电器产业株式会社 电子电路构成部件的装配方法以及装配装置
CN102687258A (zh) * 2009-12-28 2012-09-19 东京毅力科创株式会社 安装方法和安装装置
CN106058001A (zh) * 2015-04-07 2016-10-26 Lg电子株式会社 半导体发光装置、其转移头及转移半导体发光装置的方法
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297210A (ja) 1994-04-28 1995-11-10 Japan Energy Corp 半導体素子の製造方法
JP3490993B2 (ja) * 2001-10-29 2004-01-26 アプライド マテリアルズ インコーポレイテッド めっき方法
JP3823118B2 (ja) * 2002-07-19 2006-09-20 株式会社 日立インダストリイズ 基板組立装置
KR101023727B1 (ko) 2004-06-29 2011-03-25 엘지디스플레이 주식회사 액정표시소자 제조용 기판 반전장치 및 그 구동방법
KR100729427B1 (ko) 2005-03-07 2007-06-15 주식회사 디엠에스 미세패턴 형성장치
WO2007062268A2 (en) 2005-11-28 2007-05-31 University Of Florida Research Foundation, Inc. Method and structure for magnetically-directed, self-assembly of three-dimensional structures
US20100170086A1 (en) 2006-11-03 2010-07-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
KR100928951B1 (ko) 2008-06-09 2009-11-30 세메스 주식회사 케미컬 플로우 방법, 그리고 이를 이용하는 집적 회로소자의 제조 방법 및 장치
US9677188B2 (en) * 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8586410B2 (en) 2010-01-25 2013-11-19 University Of Florida Research Foundation, Inc. Enhanced magnetic self-assembly using integrated micromagnets
JP5008776B2 (ja) 2010-03-19 2012-08-22 パナソニック株式会社 微細構造物を配置する方法
JP5414602B2 (ja) * 2010-03-31 2014-02-12 株式会社日立ハイテクノロジーズ 検査装置
KR20120035033A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 이물질 제거 유닛과, 이를 이용한 반도체 패키징 장치 및 방법
KR102031296B1 (ko) 2012-04-20 2019-10-11 렌슬러 폴리테크닉 인스티튜트 발광 다이오드들 및 이를 패키징하는 방법
TWI440059B (zh) 2012-05-10 2014-06-01 Ind Tech Res Inst 自組裝設備、使元件自組裝的方法以及熱電元件組裝方法
KR101681437B1 (ko) 2012-09-23 2016-11-30 도호쿠 다이가쿠 칩 지지 기판, 칩 지지 방법, 3차원 집적 회로, 어셈블리 장치 및 3차원 집적 회로의 제조 방법
EP3207618A4 (en) 2014-10-16 2018-06-20 Rensselaer Polytechnic Institute Directed self-assembly of electronic components using diamagnetic levitation
KR102317159B1 (ko) 2014-10-29 2021-10-25 삼성디스플레이 주식회사 합착 장치 및 이를 이용한 표시 장치의 제조 방법
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
WO2017008254A1 (en) 2015-07-14 2017-01-19 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
US10950583B2 (en) * 2015-08-26 2021-03-16 Lg Electronics Inc. Transfer head and transfer system for semiconductor light-emitting device and method for transferring semiconductor light-emitting device
US10211237B2 (en) 2016-07-28 2019-02-19 AGC Inc. Transparent substrate and process for producing it
DE102016011747B4 (de) 2016-09-29 2018-06-07 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum berührungslosen Übertragen von zumindest teilweise ferromagnetischen elektronischen Bauteilen von einem Träger zu einem Subtrat
US20180190614A1 (en) 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
JP6512454B2 (ja) 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102300851B1 (ko) 2017-04-13 2021-09-13 엘지전자 주식회사 엘이디칩 전사헤드 및 이를 포함하는 엘이디칩 전사장비
KR20180117004A (ko) 2017-04-18 2018-10-26 광주과학기술원 액체를 이용한 마이크로 소자의 이송방법
US20180312421A1 (en) 2017-04-28 2018-11-01 Corning Incorporated Systems and methods for display formation using a mechanically pressed pattern
KR102102818B1 (ko) 2017-08-10 2020-05-29 고려대학교산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR102572669B1 (ko) 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치
US10361337B2 (en) 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
KR102458007B1 (ko) 2018-02-13 2022-10-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
CN108682312B (zh) 2018-05-12 2020-11-06 汕头超声显示器技术有限公司 一种led阵列装置的制造方法
KR20190085892A (ko) 2019-07-01 2019-07-19 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190105537A (ko) 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021054507A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102302475B1 (ko) 2020-01-22 2021-09-16 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310373A (zh) * 2005-09-29 2008-11-19 松下电器产业株式会社 电子电路构成部件的装配方法以及装配装置
CN102687258A (zh) * 2009-12-28 2012-09-19 东京毅力科创株式会社 安装方法和安装装置
CN106058001A (zh) * 2015-04-07 2016-10-26 Lg电子株式会社 半导体发光装置、其转移头及转移半导体发光装置的方法
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판

Also Published As

Publication number Publication date
CN112531079A (zh) 2021-03-19
US11410864B2 (en) 2022-08-09
EP3796380B1 (en) 2022-11-02
US20210090916A1 (en) 2021-03-25
EP3796380A1 (en) 2021-03-24
US20220301902A1 (en) 2022-09-22
WO2021054507A1 (ko) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112531079B (zh) 用于自组装半导体发光二极管的装置
CN112531088B (zh) 用于自组装半导体发光二极管的装置
CN112531087B (zh) 用于自组装半导体发光二极管的装置
KR102302475B1 (ko) 반도체 발광소자의 자가조립용 기판 척
CN112530852B (zh) 用于自组装半导体发光二极管的基板卡盘
EP4071789A2 (en) Substrate chuck for self-assembly of semiconductor light-emitting diodes
EP4105971A1 (en) Chip tray for self-assembly, and method for supplying semiconductor light emitting elements
KR102260639B1 (ko) 반도체 발광소자의 자가조립 장치
CN112530833B (zh) 用于自组装半导体发光二极管的装置
KR102387811B1 (ko) 반도체 발광소자의 자가조립용 기판 척
EP4105972A1 (en) Chip dispenser for self-assembly
KR102260638B1 (ko) 반도체 발광소자의 자가조립 장치
EP4071788A1 (en) Chip tray for self-assembly and method for supplying semiconductor light emitting diode
US12002691B2 (en) Device for self-assembling semiconductor light-emitting diodes
CN113270359B (zh) 用于自组装半导体发光二极管的基板卡盘
KR102345331B1 (ko) 반도체 발광소자의 자가조립 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant