WO2017158046A1 - Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips - Google Patents

Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips Download PDF

Info

Publication number
WO2017158046A1
WO2017158046A1 PCT/EP2017/056153 EP2017056153W WO2017158046A1 WO 2017158046 A1 WO2017158046 A1 WO 2017158046A1 EP 2017056153 W EP2017056153 W EP 2017056153W WO 2017158046 A1 WO2017158046 A1 WO 2017158046A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
light
mirror
semiconductor chip
layer
Prior art date
Application number
PCT/EP2017/056153
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/081,159 priority Critical patent/US10573787B2/en
Priority to DE112017001345.3T priority patent/DE112017001345A5/de
Publication of WO2017158046A1 publication Critical patent/WO2017158046A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • Specify light-emitting semiconductor chip which is particularly resistant to corrosion. Another object to be solved is to provide a method for producing such
  • a light-emitting semiconductor chip is specified.
  • the light emitting semiconductor chip is
  • a light emitting diode such as a laser diode, or a light emitting diode.
  • the light-emitting semiconductor chip emits light during operation. Under light is electromagnetic radiation in the spectral range
  • the light-emitting semiconductor chip can be designed, for example, to produce light with a wavelength of at least 450 nm, typically 470 nm and more, that is, in particular blue or green light, during operation.
  • the light-emitting semiconductor chip comprises a semiconductor body.
  • the semiconductor body comprises a plurality of regions, for example, epitaxially to each other can be separated.
  • the semiconductor body comprises at least one active region which is part of the
  • the light is generated in the active region, which at least partially leaves the semiconductor chip and is emitted by the latter.
  • the light-emitting semiconductor chip comprises a dielectric mirror that is formed with an electrically insulating material.
  • the dielectric mirror may, for example, be a so-called Bragg mirror.
  • the dielectric mirror then comprises a plurality of first mirror layers and second mirror layers, wherein the first mirror layers and the second mirror layers are in terms of their
  • the first and second mirror layers may differ in thickness from each other.
  • the dielectric mirror is in particular designed to reflect the light generated in the active region during operation of the semiconductor chip.
  • the dielectric mirror is in particular designed to be particularly high in the wavelength range of the light which is generated in the active region
  • Reflectivity This can be done for example by suitable choice of the number, thickness and refractive index of the first and second mirror layers.
  • the light-emitting semiconductor chip comprises a metallic mirror which is connected to an electrically
  • the metallic mirror contains or consists of at least one metal. Of the Metallic mirror is characterized by a reflectivity of at least 50% for the light generated in the active region during operation of the semiconductor chip. The metallic mirror is further characterized by its electrical conductivity. Due to the electrical conductivity of the metallic mirror, it is possible to use the active area over the
  • the metallic mirror may for this purpose contain at least one of the following metals or consist of at least one of the following metals: gold, silver,
  • the semiconductor body expands toward a light exit side.
  • the light exit side can be, for example, the light exit side of the
  • Light exit side of the light emitting semiconductor chip may be facing away, for example, a mounting side of the light emitting semiconductor chip.
  • the light emitting semiconductor chip may be facing away, for example, a mounting side of the light emitting semiconductor chip.
  • Semiconductor body facing away from the semiconductor chip may be formed.
  • the light exit side is then that side of the semiconductor chip on which a majority of the
  • Embodiment to the light exit side towards That is, in cross sections parallel to in a main extension plane of the semiconductor body, the area of the Semiconductor body to the light exit side towards.
  • the semiconductor body in cross-section perpendicular to the main plane of extension in the context of
  • the semiconductor body has a side facing the light exit side
  • the dielectric mirror is arranged on a side of the semiconductor body which is remote from the light exit side. That is, the dielectric mirror is
  • the semiconductor body for example, arranged on the bottom surface of the semiconductor body, from which the semiconductor body widens in the direction of the light exit side.
  • dielectric mirror and the semiconductor body can be any dielectric mirror and the semiconductor body.
  • At least one further layer may be arranged, which may be, for example, a current spreading layer.
  • the metallic mirror contacts the
  • the dielectric mirror has at least one opening, preferably two or more openings.
  • the opening completely penetrates the dielectric mirror, so that there is the possibility of the Semiconductor body through the opening of the
  • Semiconductor body are, but it can be arranged at least one further layer between the metallic mirror and the semiconductor body.
  • the dielectric mirror covers the semiconductor body on its side facing away from the light exit side.
  • Dielectric mirror may, apart from the at least one opening, the semiconductor body at its the
  • Semiconductor body terminates flush with the semiconductor body or disposed between the semiconductor body and the dielectric mirror layer or the dielectric
  • the mirror can, for example, with the semiconductor body or the layer in direct contact
  • the lateral directions are those directions which are parallel to the main extension plane of the semiconductor body.
  • the metallic mirror in turn can the dielectric mirror at its the semiconductor body
  • the semiconductor body is this way
  • a reflection of the light generated in the active region takes place.
  • a semiconductor body comprising an active region, which is designed to generate light
  • a metallic mirror which is formed with an electrically conductive material, wherein
  • the semiconductor body expands towards a light exit side
  • the dielectric mirror is arranged on a side of the semiconductor body which faces away from the light exit side
  • the metallic mirror electrically contacted by at least one opening in the dielectric mirror, the semiconductor body, and
  • the dielectric mirror apart from the at least one opening, the semiconductor body at its the
  • the mirror is susceptible to corrosion, in particular in the production of the semiconductor chip, in which, for example, a dicing into individual semiconductor chips is carried out by means of etching. Such semiconductor chips can therefore only be produced if the etching depth is chosen such that the metallic mirror is not removed by the etching
  • Loss of energized surface leads, since the semiconductor body must continue to project beyond the mirror in lateral directions.
  • the reflectivity of the dielectric encapsulation is not comparable to that of, for example, a mirror made of silver, since it is used for reasons of aging,
  • the dielectric mirror covers apart from the
  • the semiconductor body completely on its side facing away from the light exit side. That is, due to the use of a dielectric mirror, it is not necessary to retract the mirror behind the side surfaces of the semiconductor body. Furthermore, the
  • Semiconductor body is energized by opening in the dielectric mirror, which makes it possible to uniformly energize the active area over its entire lateral extent.
  • a first current spreading layer is arranged between the semiconductor body and the dielectric mirror. The first current spreading layer completely covers the semiconductor body on its side facing away from the light exit side and closes in lateral direction
  • the first current spreading layer not in lateral directions. This can be achieved, for example, by a common structuring of the current spreading layer and of the semiconductor body in the production of the light-emitting semiconductor chip.
  • the first current spreading layer is formed in particular transparent.
  • the first current spreading layer can have a high transparency of at least 85%, in particular of at least 90%, for the active substance passing through it
  • the first current spreading layer is a layer formed with a transparent conductive oxide such as ITO.
  • Current spreading layer has a thickness of at most 100 nm, in particular of at most 50 nm, for example, of 15 nm.
  • the first current spreading layer is to
  • the first current spreading layer Distribute the outer surface of the semiconductor body.
  • the first current spreading layer it is possible, in particular, for the first current spreading layer to directly adjoin the first semiconductor body.
  • the first current spreading layer directly adjoins a p-type region of the first semiconductor body.
  • the dielectric mirror is in direct contact with the first current spreading layer. That is, in this embodiment, the dielectric mirror is applied directly to the first current spreading layer and adheres to the semiconductor body via the first current spreading layer of the light-emitting semiconductor chip. In other words, in addition to its electrical and optical properties, the current spreading layer also performs the function of
  • an improved adhesion of the dielectric mirror can be achieved on the semiconductor body compared to a direct
  • a planarization surrounds the
  • the vertical direction is that direction which is perpendicular to the lateral directions.
  • the vertical direction within the manufacturing tolerance runs parallel to a growth direction of the semiconductor body of the semiconductor chip.
  • the planarization is, for example, a layer used in the production of the optoelectronic
  • Semiconductor body is introduced to a flat surface for to receive further processing.
  • the planarization can be done with an electrically insulating material such as
  • silicon dioxide or silicon nitride or be formed with an electrically conductive material such as nickel.
  • the planarization completely surrounds the semiconductor body in lateral directions and partially forms the edge of the light-emitting semiconductor chip.
  • the planarization is applied in a thickness which exceeds the thickness of the semiconductor body.
  • the semiconductor body projects beyond the planarization towards the light exit side in the vertical direction, but the thickness of the semiconductor body is less than the total thickness of the planarization.
  • Such a planarization of the semiconductor body is particularly well protected from its side surfaces against chemical and mechanical damage.
  • the semiconductor body lies, for example, on the side surfaces of the
  • the semiconductor body is at the
  • the electrically insulating material is
  • insulating material may be at the light exit side of the
  • connection element for electrical contacting of the active region is arranged such that the connection element in lateral
  • connection element Surrounding directions.
  • the connection element it is possible for the connection element to surround the semiconductor body in the manner of a frame in the lateral direction, so that the semiconductor body is laterally completely enclosed by the connection element.
  • the connection element is arranged in particular laterally spaced from the semiconductor body. That is, the connection element is not in direct contact with the semiconductor body and does not cover the semiconductor body in a plan view of the semiconductor body, but is formed laterally spaced at least in places around the semiconductor body.
  • the connection element can be designed, for example, as a wire-contactable metallization.
  • the connection element the light-emitting semiconductor chip can be contacted on the n-side, for example.
  • connection element is arranged on the side of the electrically insulating material facing away from the carrier for the semiconductor body.
  • the connection element may be, for example, a second
  • the connection element is electrically conductively connected to the semiconductor body via the second current spreading layer.
  • the light-emitting semiconductor chip comprises a further metallic mirror, which is in places
  • the metallic mirror is arranged between the dielectric mirror and the metallic mirror.
  • the metallic mirror is arranged between the dielectric mirror and the metallic mirror.
  • the further metallic mirror can, for example, an opening
  • the further metallic mirror is in
  • the further metallic mirror is surrounded on all sides by electrically insulating layers of the semiconductor chip. That is, the further metallic mirror is in particular also not exposed on a side surface of the semiconductor chip, but is completely in electrically insulating layers of the
  • the further metallic mirror can therefore be formed in particular by silver or preferably aluminum or consist of one of these materials.
  • a light-emitting semiconductor chip described here can be produced. That is, all features disclosed for the light-emitting semiconductor chip described herein are also disclosed for the method and vice versa.
  • a substrate is first provided.
  • the substrate is designed so that a semiconductor body can be deposited epitaxially on a growth surface of the substrate.
  • the substrate may be a wafer act, which is formed with sapphire or with silicon or consists of one of these materials.
  • Semiconductor body comprising a first region with a connection layer, an active region on the side facing away from the substrate of the first region and a second
  • the semiconductor body is deposited epitaxially on the substrate.
  • the first region of the semiconductor body is, for example, an n-type region of the
  • the semiconductor body In the n-conducting area of the
  • connection layer is in the direction of
  • connection layer is characterized for example by a particularly good electrical
  • Conductivity which can be achieved by a particularly high doping.
  • the semiconductor material which can be achieved by a particularly high doping.
  • Dopant concentration in the terminal layer at least 10 times as high as the dopant concentration in the surrounding first region of the semiconductor body, in particular at least 100 times or 1000 times as large.
  • the dopant concentration in the terminal layer may be, for example, at least ⁇ - ⁇ per cm-3, in particular at least 10 19 per cm-3.
  • the second region of the semiconductor body may be, for example, a p-type region which is doped with a p-type dopant.
  • the semiconductor body may be, for example, a semiconductor body acting based on a nitride compound semiconductor material. The n-dopant may then be
  • the p-type dopant may be magnesium.
  • a removal of the semiconductor body in places from the side facing away from the substrate to underneath is effected
  • Semiconductor body takes place for example by reactive ion etching. In the local removal of the
  • Semiconductor body is a mesa etching, by which the semiconductor bodies of the semiconductor chips to be produced are defined. In the local removal of the
  • Semiconductor bodies are, for example, along a
  • a portion of the first region may remain and is not ablated, such that the semiconductor bodies have individual semiconductor chips over the remaining portion of the first
  • a detachment of the substrate takes place in the next method step.
  • the substrate can be detached mechanically and / or chemically and / or by means of laser radiation, for example.
  • the substrate is a sapphire substrate, so this can be replaced by a Laserabhebeclar.
  • Semiconductor chips are free of a growth substrate.
  • semiconductor chips are connected to each other after detachment, for example, over remaining parts of the first region.
  • the method comprises a step of exposing the
  • Terminal layer of the substrate before the detachment of the substrate side facing away by removing a portion of the first region is carried out. That is, the first area is removed by chemical-mechanical polishing, for example, until the terminal layer is exposed. It is possible that when exposing the connection layer, a dicing into individual semiconductor body takes place, since the remaining parts of the first region are removed.
  • the method comprises the following steps:
  • a semiconductor body comprising a first region with a connection layer, an active region on the side of the first region that faces away from the substrate, and a second region on the side of the active region that faces away from the first region,
  • the exposure of the connection layer is detected on the basis of a change in the area occupation by the material of the semiconductor body.
  • the first area is uniformly reduced in thickness, resulting in
  • Example can be done by chemical-mechanical polishing or etching.
  • connection layer is reached, the first region is between individual semiconductor bodies
  • Semiconductor bodies exposed, for example, a layer of electrically insulating material. That is, before the
  • Exposing the connection layer is the side in the substrate before the detachment of the substrate side facing completely or almost completely formed of material of the first region of the semiconductor body.
  • Connection layer for example, an electrically insulating material is present. It has thus by exposing the area occupation by material of the semiconductor body of a state in which 100% of the outer surface facing the substrate before peeling is formed by semiconductor material is changed to a state where less than 100%, for example, 90% or less, is formed by semiconductor material of the semiconductor body. This can be detected optically, for example, by optical recognition of the insulating material or by a change, in particular a reduction in the removal rate per unit of time, if the exposure is carried out by etching. In this way it is possible in a simple way, the connection layer accurately
  • a layer of electrically insulating material is used as the marker layer, which is transferred to other layers.
  • the electrically insulating material may then be, for example, the dielectric mirror or the passivation.
  • a first current spreading layer is applied to the active region
  • the facing outer surface of the semiconductor body is covered by the first current spreading layer and in this way in the light emitting semiconductor chip to be produced
  • Power can be applied over the entire surface.
  • a dielectric mirror is formed before the removal of the semiconductor body applied to the side facing away from the active region side of the second region. In this case, it is possible to use the dielectric mirror in the partial removal of the
  • Semiconductor body also in places to remove.
  • the dielectric mirror is applied directly to the first current spreading layer and subsequently together with the semiconductor body and the first
  • Figures 1A to 1R show a first embodiment of a method described herein with reference to schematic sectional views.
  • FIG. 1R shows a first exemplary embodiment of a light-emitting semiconductor chip described here on the basis of a schematic sectional illustration.
  • FIGS. 2A to 2P show a second exemplary embodiment of a method according to schematic sectional representations.
  • FIG. 2P shows a schematic diagram of FIG
  • Figures 3A to 3P show a third embodiment of a method described herein with reference to schematic sectional views.
  • FIG. 3P shows a schematic diagram of FIG
  • Figures 1A to 1R show a first embodiment of a method described herein with reference to schematic sectional views.
  • a substrate 1 is provided, which is for example a
  • Growth substrate is made of sapphire.
  • the semiconductor body 2 On the substrate 1, the semiconductor body 2 is applied.
  • the semiconductor body 2 comprises a first region 21 which is, for example, an n-type region, an active region 22 which is designed to generate light in the operation of the semiconductor chip to be produced, and a second region 23 which is applied.
  • a p-type region may be.
  • the first region 21 has a thickness of about 6 ym and the second region 23 has a thickness of about 130 nm.
  • the terminal layer 24 is
  • Semiconductor body 2 is epitaxially grown on the substrate and which is parallel to the vertical direction V, further material of the first region 21 below and above the connection layer 24 is arranged.
  • the vertical direction V is perpendicular to the lateral
  • the current spreading layer can be, for example, a thin ITO layer, which may have a thickness of approximately 15 nm. After application of the ITO layer, annealing can be performed.
  • Figure IC is a
  • dielectric mirror 4 is applied to the exposed outer surface of the first current spreading layer 3.
  • Dielectric mirror 4 includes, for example, first
  • the first mirror layers 41 have, for example
  • Silicon dioxide the second mirror layers 42 may, for example, titanium dioxide or M32O5 have.
  • the first mirror layers 41 each have a thickness of approximately 100 nm and the second
  • Mirror layers 42 each have a thickness of approximately 60 nm.
  • a method step is illustrated in which a location-wise removal of the
  • Stromaufweitungs für 3 with removed.
  • the removal takes place for example via a plasma-assisted etching, such as, for example, a reactive ion etching.
  • Ablation trenches between unstructured areas of the semiconductor body 2 are generated, for example, a
  • the distance between unstructured regions of the semiconductor body 2 can be ⁇ 150 ⁇ m, so that the method makes it particularly small
  • an AlGaN layer having a high aluminum concentration and a low gallium concentration may be used as a marker layer, indicating that the terminal layer 24 has been removed.
  • This marker layer can be arranged between the substrate and the connection layer a few 10 nm below the connection layer 24 and is detected for example by a decrease of the gallium signal.
  • a passivation 5 in the form of a layer is applied over a large area
  • Passivation is, for example, an S1O2
  • the passivation 5 can be applied, for example, by means of a CVD method.
  • the passivation arranged in the region of the dielectric mirror is treated, for example polished, on its upper side facing away from the dielectric mirror 4.
  • the polishing can be done by means of
  • the polishing in particular reduces the roughness of the passivation 5 and reduces the thickness of the passivation 5 above the
  • Openings 6 are introduced into the dielectric mirror 4, which completely penetrate the dielectric mirror 4 and expose the first current spreading layer 3 on its bottom surface.
  • the openings also pass through the passivation 5.
  • the openings 6 are produced, for example, by reactive ion etching.
  • the metallic mirror covers the entire semiconductor body 2 and fills in particular the openings 6 and thus is in direct contact with the first
  • the metallic mirror is a mirror which is formed with a metal which is less prone to corrosion and does not tend to migrate to moisture.
  • the metal is rhodium. With such a metal, it is possible, the metallic mirror 7 over a large area on the
  • the metallic mirror in this case may be formed with silver.
  • silver in the metallic mirror 7 is the use of silver.
  • Planarization 8 applied which can be produced for example with a metal such as nickel or an electrically insulating material such as SiC> 2. In the event that a metal is used as a planarization, this can be produced for example with a metal such as nickel or an electrically insulating material such as SiC> 2. In the event that a metal is used as a planarization, this can be produced for example with a metal such as nickel or an electrically insulating material such as SiC> 2. In the event that a metal is used as a planarization, this can be used as a planarization.
  • Polishing step for example by means of chemical-mechanical polishing, in which on the upper side facing away from the substrate, a flat surface is generated, wherein the planarization 8 flush with the metallic mirror 7 at the
  • a carrier 9 is fastened to the side facing away from the substrate 1.
  • the carrier 9 may be, for example, an auxiliary carrier after completion of the process is replaced again.
  • the support 9 it is possible for the support 9 to be a permanent support which is to be produced in the light-emitting
  • the carrier 9 is then, for example, an electrically conductive carrier which may be formed with materials such as germanium or silicon. Further, the carrier 9 may be formed with a metal or made of a metal.
  • the carrier 9 can by
  • the substrate 1 is removed, for example by a laser lift-off method.
  • connection layer 24 is exposed from the side facing the substrate 1 before detachment of the substrate 1
  • Removal of a portion of the first region 21 can be done for example by chemical mechanical polishing or by etching.
  • the fact that the terminal layer 24 is exposed can be determined by a change in the
  • Terminal layer 24 the entire the carrier 9 facing away
  • the passivation 5 is exposed, which projects beyond the connection layer 24 in the vertical direction V or is flush with it. That is, the surface coverage of semiconductor material changes from a surface completely formed by semiconductor material to a surface partially filled with passivation material 5 is formed. This can be determined, for example, optically or by changing the etching rate.
  • connection layer 24 is flush with the passivation 5.
  • a second current spreading layer 10 is applied over the whole area on the side facing away from the carrier 9.
  • the second current spreading layer 10 completely covers the connection layer 24.
  • the second current spreading layer 10 is formed, for example, with ITO and has a thickness of 30 nm.
  • the second current spreading layer 10 is in direct contact with the connection layer 24.
  • Decoupling layer 11 which may be formed for example with titanium dioxide or b2Ü5, facing away from the carrier 9
  • the coupling-out layer 11 may, for example, have a thickness of 2 ⁇ m and in the subsequent method step, FIG. 10, be patterned by reactive ion etching into light coupling-out structures.
  • Decoupling layer 11 form, for example, elevations on the second Stromaufweitungs Mrs 10, the one
  • the carrier 9 is optionally thinned and sawing trenches are produced by the carrier 9 opposite side generated, which extend to the support 9.
  • the decoupling layer 11 by means of a protective layer 12, for example, by a
  • the water-soluble paint can be formed, covered. Further, on the side facing away from the protective layer 12 of the carrier 9, a contact layer 13 is applied, via which the light-emitting semiconductor chip in operation, for example, p-side can be contacted. In the subsequent method step, FIG. 1C, the second current spreading layer 10 can be pulled back at the edges of the light-emitting semiconductor chip to be produced by forming a groove 14. In this way, shorts on the chip edge during operation of the semiconductor chip can be prevented.
  • a division into individual semiconductor chips takes place, for example, by "plasma dicing" by means of reactive ion etching, removal of the protective layer 12 and severing of the contact layer 13.
  • the light-emitting semiconductor chip includes the
  • Semiconductor body 2 which has an active region 22 for
  • the dielectric mirror 4 which is arranged on the side facing away from the light exit side 100a side of the semiconductor body 2.
  • the dielectric mirror has a plurality of first ones Mirror layers 41 and second mirror layers 42, which differ from each other in terms of their refractive index and their thickness.
  • the light-emitting semiconductor chip has a metallic mirror 7, which is formed with an electrically conductive material, for example rhodium.
  • the metallic mirror 7 is arranged on the side facing away from the semiconductor body 2 of the dielectric mirror 4. The metallic mirror 7 contacts the semiconductor body 2 via the first
  • the second current spreading layer 10 extends completely over the
  • Connection element 15 for example, like a frame around the
  • the Connection element 15 may be formed, for example, wire-contact.
  • the light-emitting semiconductor chip described is distinguished, for example, in that the p-side mirror is a dielectric mirror 4, which can be pattern-patterned together with the semiconductor body 2 before the metallic mirror 7 is applied.
  • the mesostructuring that is, the partial removal of the semiconductor body 2, takes place with a defined etching depth beyond the connection layer 24 using an example, aluminum-containing marker layer, which is linked to the connection layer 24 with respect to their position in the vertical direction in the semiconductor body 2.
  • the terminal layer 24 is exposed by detecting the change in the area occupation with semiconductor material.
  • the semiconductor body On the n-side, the semiconductor body is contacted over the whole area by means of a thin second current spreading layer, which is arranged on a largely planar outer surface of the semiconductor body 2.
  • Semiconductor body can be used. This is a true self - structuring of the
  • the light-emitting semiconductor chip does not include age-susceptible components, so that an explicit
  • Encapsulation for example, against moisture is no longer necessary.
  • Photographic techniques are produced, resulting in a particularly inexpensive light-emitting semiconductor chip.
  • the semiconductor body 2 widens in the direction of the light exit side, that is to say the semiconductor chip has an inverse mesa, allows a better one
  • a substrate 1 is provided, which is for example a
  • Growth substrate is made of sapphire. On the substrate 1, the semiconductor body 2 is applied. Of the
  • Semiconductor body 2 comprises a first region 21 which is, for example, an n-type region, an active region 22 which is designed to generate light in the operation of the semiconductor chip to be produced, and a second region 23 which, for example, has a p-type region. can be a leading area.
  • the first region 21 has a thickness of approximately 6 ⁇ m
  • the second region 23 has a thickness of approximately 130 nm.
  • the connection layer 24 is shown, which in the first
  • Area 21 is embedded. That is, along the
  • Growth direction R with which the semiconductor body 2 is epitaxially grown on the substrate, and which is parallel to the vertical direction V, is further material of the first region 21 below and above the
  • Terminal layer 24 is arranged.
  • the vertical direction V in this case runs perpendicular to the lateral directions L which run parallel to the main extension plane of the semiconductor body 2 or of the substrate 1.
  • the first current spreading layer 3 may be, for example, a thin ITO layer, which may have a thickness of about 15 nm. After application of the ITO layer, annealing can be performed. Subsequently, FIG. 2C, the semiconductor body 2 is ablated in places from the side facing away from the substrate 1 to below the connection layer 24. In this case, the first current spreading layer 3 is also removed.
  • Ablation takes place for example via a plasma-assisted etching, such as, for example, reactive ion etching.
  • the ablation creates trenches between unstructured regions of the semiconductor body 2, which for example have a width of less than 30 ⁇ m.
  • the distance between unstructured regions of the semiconductor body 2 can be ⁇ 150 ⁇ m, so that the method makes it particularly small
  • an AlGaN layer having a high aluminum concentration and a low gallium concentration may be used as a marker layer, indicating that the terminal layer 24 has been removed.
  • This marker layer can be arranged between the substrate and the connection layer a few 10 nm below the connection layer 24 and is detected for example by a decrease of the gallium signal.
  • the dielectric mirror 4 will subsequently be provided on the entire surface
  • the dielectric mirror 4 is treated on its upper side, for example polished.
  • the polishing can be done by means of chemical ⁇ mechanical polishing. The polishing particularly reduces the roughness and reduces the thickness of the dielectric mirror 4.
  • Openings 6 are introduced into the dielectric mirror 4, which completely penetrate the dielectric mirror 4 and expose the first current spreading layer 3 on its bottom surface.
  • the openings 6 are generated, for example, by reactive ion etching. In the next method step, FIG. 2F, this takes place
  • the metallic mirror covers the entire semiconductor body 2 and fills in particular the openings 6 and thus is in direct contact with the first
  • the metallic mirror 7 is a mirror formed with a metal which is less susceptible to corrosion and does not tend to migrate to moisture.
  • the metal is rhodium. With such a metal, it is possible, the metallic mirror 7 over a large area on the
  • the metallic mirror 7 targeted only above the dielectric mirror 4 at its the semiconductor body 2 facing away from the side or the metallic mirror in the edge regions, ie in the trenches between the unstructured areas of the
  • the metallic mirror 7 may be formed with silver in this case. By using silver in the metallic mirror 7, the efficiency of the light-emitting
  • Planarization 8 applied which can be produced for example with a metal such as nickel or an electrically insulating material such as SiC> 2. In the event that nickel is used as planarization, this can be applied for example by means of galvanic or electroless deposition.
  • a polishing step for example by means of chemical-mechanical polishing, in which on the upper side facing away from the substrate, a flat surface is generated, wherein the planarization 8 flush with the
  • a carrier 9 is fastened to the side facing away from the substrate 1.
  • the carrier 9 may be, for example, an auxiliary carrier, which is replaced again after completion of the method.
  • the support 9 it is possible for the support 9 to be a permanent support which is to be produced in the light-emitting
  • the carrier 9 is for example, then an electrically leicertainen carrier which may be formed with materials such as germanium or silicon. Further, the carrier 9 may be formed with a metal or made of a metal.
  • the carrier 9 can by
  • the substrate 1 is removed, for example, by a laser lift-off method.
  • Figure 2J takes place
  • connection layer 24 Exposing the connection layer 24 from the side facing the substrate 1 before detachment of the substrate 1 side
  • Removal of a portion of the first region 21 can be done for example by chemical mechanical polishing or by etching.
  • the fact that the terminal layer 24 is exposed can be determined by a change in the
  • Terminal layer 24 the entire the carrier 9 facing away
  • Terminal layer 24 surmounted or flush with this
  • Semiconductor material changes from a surface completely formed by semiconductor material to a surface partially formed with material of the dielectric mirror 4. This can, for example, optically or by
  • the dielectric mirror 4 thus serves as a marker layer for achieving the
  • Terminal layer 24 The partial removal of the
  • the result is an arrangement in which the connecting layer 24 terminates flush with the dielectric mirror 4 on the upper side facing away from the carrier 9.
  • a second current spreading layer is applied over the whole area on the side facing away from the carrier 9.
  • the second current spreading layer 10 completely covers the connection layer 24.
  • the second current spreading layer 10 is formed, for example, with ITO and has a thickness of 30 nm.
  • the second current spreading layer 10 is in direct contact with the connection layer 24.
  • Decoupling layer 11 which may be formed for example with titanium dioxide or b2Ü5, facing away from the carrier 9
  • the coupling-out layer 11 may, for example, have a thickness of 2 ⁇ m and in the subsequent method step, FIG 2M, are patterned by reactive ion etching to Lichtauskoppel füren.
  • Decoupling layer 11 form, for example, elevations on the second StromaufWeitungs Mrs 10, a
  • the carrier 9 is optionally thinned, and sawing trenches are produced from the side facing away from the carrier 9, which extend up to the carrier 9.
  • the decoupling layer 11 by means of a protective layer 12, for example, by a
  • a contact layer 13 is applied, via which the light-emitting semiconductor chip in operation, for example, p-side can be contacted.
  • the second current spreading layer 10 can be pulled back at the edges of the light-emitting semiconductor chip to be produced by forming a groove 14. In this way, shorts on the chip edge during operation of the semiconductor chip can be prevented.
  • FIG. 2P shows the resulting optoelectronic semiconductor chip according to the second exemplary embodiment. In contrast to the first embodiment of the closes
  • a substrate 1 is provided, which is for example a
  • Growth substrate is formed with sapphire or consists of sapphire.
  • the semiconductor body 2 is epitaxially deposited on the substrate 1.
  • the semiconductor body 2 comprises a first region 21, which is, for example, an n-type region, an active region 22, which in the operation of the finished semiconductor chip for
  • Region 23 which may be a p-type region, for example.
  • Terminal layer 24 is arranged, which is surrounded in the growth direction R on both sides of further material of the first region 21.
  • the connection layer 24 extends, for example, parallel to a main extension plane of the semiconductor body 2 over its entire cross section.
  • the connection layer 24 is characterized by a particularly high n-type doping with a dopant concentration of at least] _ Q18 p ro cm 3 of.
  • the first current spreading layer 3 is applied to the upper side of the second region 23 facing away from the substrate 1, in which case For example, it is a thin ITO layer.
  • the thickness of the first current spreading layer 3 is
  • nm for example at most 50 nm, in particular for example approximately 15 nm.
  • a dielectric mirror 4 is applied to the exposed outer surface of the first current spreading layer 3, for example, a plurality of first
  • Mirror layers 41 and second mirror layers 42 which may differ from each other in terms of their refractive index and their thickness.
  • the semiconductor body 2 is ablated from the side facing away from the substrate 1 to below the connection layer 24.
  • the partial removal of the semiconductor body 2 on an AlGaN layer can be stopped which has a high aluminum concentration and a low gallium concentration.
  • Passivation 5 as a layer on the substrate 1 facing away and exposed arrangement of the semiconductor body 2, first Stromaufweitungs Mrs 3 and dielectric mirror 4 applied.
  • the further metallic mirror 16 is, for example separated by sputtering and subsequently structured. Furthermore, a structured deposition of the further metallic mirror 16 by means of a mask layer is possible.
  • the further metallic mirror 16 has at the
  • the further metallic mirror 16 is structured at the edges of each semiconductor chip to be produced such that it does not extend to the edge, but instead
  • the trenches between the unstructured regions of the semiconductor body 2 are not completely covered by the material of the further metallic mirror 16, but the further metallic mirror 16 is there, for example
  • Planarization 8 applied, for example, with a
  • Metal such as nickel or an electrically insulating material such as SiC> 2 can be produced.
  • the planarization 8 initially also covers the further metallic mirror 16 and is thinned, for example by means of chemical-mechanical polishing, until the further metallic mirror 16 is exposed.
  • the further metallic mirror 16 is formed for example with aluminum or consists of aluminum, so that the exposure of the further metallic mirror 16 can be detected by the occurrence of aluminum.
  • the openings in the further metallic mirror 16 on the side facing away from the dielectric mirror 4 of the passivation are filled with the material of the planarization 8, wherein the material of the planarization 8 is flush in the openings with the other metallic mirror 16. That is, the openings 16a in the further metallic mirror 16 are, for example, completely filled with the material of the planarization 8.
  • a further passivation 17, which may for example be formed with S1O2 is applied to the exposed surface of the arrangement facing away from the substrate 1.
  • Passivation 17 covers the planarization 8 as well as the further metallic mirror 16 and is in direct contact with these in places.
  • openings 6 In the subsequent method step, FIG. 31, the introduction of openings 6 takes place, which extend through the area of the openings 16a in the further metallic layer 16. The openings 6 extend from the
  • the material of the first current spreading layer 3 for example ITO.
  • the metallic mirror 7 extends through the opening to the first current spreading layer 3, where it electrically contacts them.
  • Planarization is formed with an electrically conductive material such as nickel, it is possible that the side surfaces of the opening 6 are passivated by an insulating layer prior to applying the metallic mirror 7 to an electrical contact between the metallic mirror 7 and the other metallic mirror 16 prevent.
  • an electrically conductive material such as nickel
  • the metallic mirror 7 is preferably arranged such that it does not touch the further metallic mirror 16 and is not electrically conductive
  • connection layer 24 is exposed from the side facing the substrate 1 before detachment of the substrate 1
  • Removal of a portion of the first area 21 can be done, for example, as described in connection with the figure IL.
  • Insulation 18 can be structured to deposit an example, metallic connection element 15, which may be in direct contact with the connection layer 24 and, for example, to the n-side contacting the
  • connection element 15 may be, for example, a wire contact
  • Decoupling layer 11 as described for example in connection with the figures IN and 1P.
  • the overall result is the light-emitting semiconductor chip of FIG. 3P, which has, in addition to the dielectric mirror 4 and the metallic mirror 7, a further metallic mirror 16 which is potential-free and in operation
  • the light-emitting semiconductor chip as shown in FIG. 3P, is located above the centrally arranged one
  • Connection element 15 can be contacted electrically.
  • connection element 15 can be dispensed with the second StromaufWeitungs Mrs 10 shown in connection with Figures 1 and 2, which can reduce the manufacturing cost.
  • the centrally arranged connection element 15 is arranged on the light exit side 100a of the semiconductor chip and therefore can lead to shading and reflection of transmitted light.

Abstract

Es wird ein lichtemittierender Halbleiterchip angegeben, bei demsich ein Halbleiterkörper (2) zu einer Lichtaustrittsseite (100 a) hin aufweitet, -ein dielektrischer Spiegel (4) an einer der Lichtaustrittsseite (100 a) abgewandten Seite des Halbleiterkörpers (2) angeordnet ist, -ein metallischer Spiegel (7) an der dem Halbleiterkörper (2) abgewandten Seite des dielektrischen Spiegels (4) angeordnet ist, -der metallische Spiegel (7) durch zumindest eine Öffnung (6) im dielektrischen Spiegel (4) den Halbleiterkörper (2) elektrisch kontaktiert, und der dielektrische Spiegel (4) abgesehen von der zumindest einen Öffnung (6) den Halbleiterkörper (2) an seiner der Lichtaustrittsseite (100a) abgewandten Seite vollständig überdeckt.

Description

Beschreibung
Lichtemittierender Halbleiterchip und Verfahren zur
Herstellung eines lichtemittierenden Halbleiterchips
Die Druckschrift EP 1277240 Bl beschreibt einen
lichtemittierenden Halbleiterchip sowie ein Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips. Eine zu lösende Aufgabe besteht darin, einen
lichtemittierenden Halbleiterchip anzugeben, der besonders korrosionsstabil ist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen
lichtemittierenden Halbleiterchips anzugeben, das besonders kostengünstig durchgeführt werden kann.
Es wird ein lichtemittierender Halbleiterchip angegeben. Bei dem lichtemittierenden Halbleiterchip handelt es sich
beispielsweise um eine Lumineszenzdiode, wie beispielsweise eine Laserdiode, oder eine Leuchtdiode. Der lichtemittierende Halbleiterchip emittiert im Betrieb Licht. Unter Licht wird dabei elektromagnetische Strahlung im Spektralbereich
zwischen UV-Strahlung und Infrarotstrahlung verstanden.
Insbesondere kann der lichtemittierende Halbleiterchip beispielsweise dazu ausgebildet sein, im Betrieb Licht mit einer Wellenlänge von wenigstens 450 nm, typisch von 470 nm und mehr, also insbesondere blaues oder grünes Licht, zu erzeugen . Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips umfasst der lichtemittierende Halbleiterchip einen Halbleiterkörper. Der Halbleiterkörper umfasst mehrere Bereiche, die beispielsweise epitaktisch aufeinander abgeschieden sein können. Der Halbleiterkörper umfasst insbesondere zumindest einen aktiven Bereich, der zur
Erzeugung von Licht ausgebildet ist. Das heißt, im Betrieb des Halbleiterchips wird im aktiven Bereich das Licht erzeugt, welches den Halbleiterchip zumindest zum Teil verlässt und von diesem emittiert wird.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips umfasst der lichtemittierende Halbleiterchip einen dielektrischen Spiegel, der mit einem elektrisch isolierenden Material gebildet ist. Bei dem dielektrischen Spiegel kann es sich beispielsweise um einen sogenannten Bragg-Spiegel handeln. Der dielektrische Spiegel umfasst dann eine Mehrzahl von ersten Spiegelschichten und von zweiten Spiegelschichten, wobei sich die ersten Spiegelschichten und die zweiten Spiegelschichten hinsichtlich ihres
Brechungsindex voneinander unterscheiden. Des Weiteren können sich die ersten und die zweiten Spiegelschichten hinsichtlich ihrer Dicke voneinander unterscheiden. Der dielektrische Spiegel ist insbesondere dazu ausgebildet, das im aktiven Bereich im Betrieb des Halbleiterchips erzeugte Licht zu reflektieren. Dazu ist der dielektrische Spiegel insbesondere dazu ausgebildet, im Wellenlängenbereich des Lichts, das im aktiven Bereich erzeugt wird, eine besonders hohe
Reflektivität aufzuweisen. Dies kann beispielsweise durch geeignete Wahl der Anzahl, Dicke und des Brechungsindex der ersten und der zweiten Spiegelschichten erfolgen.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips umfasst der lichtemittierende Halbleiterchip einen metallischen Spiegel, der mit einem elektrisch
leitenden Material gebildet ist. Der metallische Spiegel enthält oder besteht aus zumindest einem Metall. Der metallische Spiegel zeichnet sich durch eine Reflektivität von wenigstens 50 % für das im aktiven Bereich im Betrieb des Halbleiterchips erzeugte Licht aus. Der metallische Spiegel zeichnet sich weiterhin durch seine elektrische Leitfähigkeit aus. Aufgrund der elektrischen Leitfähigkeit des metallischen Spiegels ist es möglich, den aktiven Bereich über den
metallischen Spiegel zu bestromen. Das heißt, neben seinen optischen Eigenschaften nimmt der metallische Spiegel im Halbleiterchip auch die Funktion eines Kontakts wahr, über den der aktive Bereich des Halbleiterchips im Betrieb
bestromt wird. Der metallische Spiegel kann dazu zumindest eines der folgenden Metalle enthalten oder aus zumindest einem der folgenden Metalle bestehen: Gold, Silber,
Aluminium, Rhodium.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips weitet sich der Halbleiterkörper zu einer Lichtaustrittsseite hin auf. Bei der Lichtaustrittsseite kann es sich beispielsweise um die Lichtaustrittsseite des
lichtemittierenden Halbleiterchips handeln. Die
Lichtaustrittsseite des lichtemittierenden Halbleiterchips kann beispielsweise einer Montageseite des lichtemittierenden Halbleiterchips abgewandt sein. Insbesondere kann die
Lichtaustrittsseite an einer einem Träger für den
Halbleiterkörper abgewandten Seite des Halbleiterchips ausgebildet sein. Die Lichtaustrittsseite ist dann diejenige Seite des Halbleiterchips, an der ein Großteil des den
Halbleiterchip verlassenden Lichts aus diesem austritt. Der Halbleiterkörper weitet sich in der vorliegenden
Ausführungsform zur Lichtaustrittsseite hin auf. Das heißt, in Querschnitten parallel zu in einer Haupterstreckungsebene des Halbleiterkörpers nimmt der Flächeninhalt des Halbleiterkörpers zur Lichtaustrittsseite hin zu.
Beispielsweise ist der Halbleiterkörper im Querschnitt senkrecht zur Haupterstreckungsebene im Rahmen der
Herstellungstoleranz trapezförmig ausgebildet, wobei die längste Seitenfläche des Trapezes der Lichtaustrittsseite zugewandt ist. Beispielsweise weist der Halbleiterkörper an seiner der Lichtaustrittsseite zugewandten Seite eine
Deckfläche auf, die im Rahmen der Herstellungstoleranz parallel zu einer Bodenfläche des Halbleiterkörpers
ausgebildet ist. Seitenflächen des Halbleiterkörpers
verbinden die Bodenfläche mit der Deckfläche, wobei die
Seitenflächen einen Winkel mit einem Betrag von größer 90° mit der Bodenfläche einschließen. Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist der dielektrische Spiegel an einer der Lichtaustrittsseite abgewandten Seite des Halbleiterkörpers angeordnet. Das heißt, der dielektrische Spiegel ist
beispielsweise an der Bodenfläche des Halbleiterkörpers angeordnet, von der aus sich der Halbleiterkörper in Richtung der Lichtaustrittsseite aufweitet. Zwischen dem
dielektrischen Spiegel und dem Halbleiterkörper kann
zumindest eine weitere Schicht angeordnet sein, bei der es sich beispielsweise um eine Stromaufweitungsschicht handeln kann.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips kontaktiert der metallische Spiegel den
Halbleiterkörper durch zumindest eine Öffnung im
dielektrischen Spiegel. Das heißt, der dielektrische Spiegel weist zumindest eine Öffnung, vorzugsweise zwei oder mehr Öffnungen, auf. Die Öffnung durchdringt den dielektrischen Spiegel vollständig, sodass die Möglichkeit besteht, den Halbleiterkörper durch die Öffnung hindurch von der dem
Halbleiterkörper abgewandten Seite des dielektrischen
Spiegels her zu kontaktieren. In der zumindest einen Öffnung des dielektrischen Spiegels ist Material des metallischen Spiegels eingebracht, sodass der metallische Spiegel den Halbleiterkörper elektrisch kontaktiert. Der metallische Spiegel muss dabei nicht in direktem Kontakt mit dem
Halbleiterkörper stehen, sondern es kann zumindest eine weitere Schicht zwischen dem metallischen Spiegel und dem Halbleiterkörper angeordnet sein.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips überdeckt der dielektrische Spiegel abgesehen von der zumindest einen Öffnung den Halbleiterkörper an seiner der Lichtaustrittsseite abgewandten Seite. Der
dielektrische Spiegel kann, abgesehen von der zumindest einen Öffnung, den Halbleiterkörper an seiner der
Lichtaustrittsseite abgewandten Seite insbesondere
vollständig überdecken. Das heißt zum Beispiel, dass der dielektrische Spiegel an den Seitenflächen des
Halbleiterkörpers bündig mit dem Halbleiterkörper oder einer zwischen dem Halbleiterkörper und dem dielektrischen Spiegel angeordneten Schicht abschließt oder der dielektrische
Spiegel den Halbleiterkörper in lateralen Richtungen
überragt. Dabei kann sich der Spiegel zum Beispiel mit dem Halbleiterkörper oder der Schicht in direktem Kontakt
befinden .
Die lateralen Richtungen sind dabei diejenigen Richtungen, die zur Haupterstreckungsebene des Halbleiterkörpers parallel verlaufen. Der metallische Spiegel seinerseits kann den dielektrischen Spiegel an seiner dem Halbleiterkörper
abgewandten Seite vollständig bedecken und sich dort mit dem dielektrischen Spiegel beispielsweise in direktem Kontakt befinden. Der Halbleiterkörper ist auf diese Weise
vollständig von einer Schichtenfolge aus dielektrischem
Spiegel und metallischem Spiegel bedeckt, wobei die Öffnungen des dielektrischen Spiegels mit Material des metallischen Spiegels befüllt sind, sodass auch im Bereich der Öffnungen eine Reflexion des im aktiven Bereichs erzeugten Lichts stattfindet . Gemäß zumindest einer Ausführungsform wird ein
lichtemittierender Halbleiterchip angegeben mit
- einem Halbleiterkörper umfassend einen aktiven Bereich, der zur Erzeugung von Licht ausgebildet ist,
- einem dielektrischen Spiegel, der mit einem elektrisch isolierenden Material gebildet ist, und
- einem metallischen Spiegel, der mit einem elektrisch leitenden Material gebildet ist, wobei
- sich der Halbleiterkörper zu einer Lichtaustrittsseite hin aufweitet,
- der dielektrische Spiegel an einer der Lichtaustrittsseite abgewandten Seite des Halbleiterkörpers angeordnet ist,
- der metallische Spiegel an der dem Halbleiterkörper
abgewandten Seite des dielektrischen Spiegels angeordnet ist,
- der metallische Spiegel durch zumindest eine Öffnung im dielektrischen Spiegel den Halbleiterkörper elektrisch kontaktiert, und
- der dielektrische Spiegel abgesehen von der zumindest einen Öffnung den Halbleiterkörper an seiner der
Lichtaustrittsseite abgewandten Seite vollständig überdeckt.
Einem hier beschriebenen lichtemittierenden Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen
zugrunde . Für lichtemittierende Halbleiterchips ist es möglich, einen Spiegel zur Reflexion des im Betrieb erzeugten Lichts
metallisch auszubilden und als Metall beispielsweise Silber zu verwenden. Ohne einen expliziten Schutz, das heißt einer ausreichenden Einkapselung eines solchen metallischen
Spiegels, ist der Spiegel aber anfällig für Korrosion, insbesondere bei der Herstellung des Halbleiterchips, bei der beispielsweise ein Zertrennen in einzelne Halbleiterchips mittels Ätzen erfolgt. Solche Halbleiterchips können daher nur hergestellt werden, wenn die Ätztiefe so gewählt ist, dass der metallische Spiegel durch das Ätzen nicht
angegriffen wird, das heißt wenn die Ätztiefe weniger als 1 ym tief ist. Zum Schutz des metallischen Spiegels ist es möglich, den Spiegel hinter die Seitenfläche des Halbleiterkörpers zu ziehen, sodass der Halbleiterkörper den Spiegel in lateralen Richtungen überragt. Dadurch ergeben sich jedoch Verluste an bestromter Fläche und Bereiche, in denen der Spiegel nicht vorhanden ist, sodass insgesamt auch eine deutlich reduzierte Reflektivität resultiert. Dies wirkt sich insbesondere bei kleinen lichtemittierenden Halbleiterchips mit Kantenlängen von höchstens 300 ym als besonders negativ aus. Weiter ist es möglich, den Spiegel beispielsweise
dielektrisch zu kapseln, was jedoch ebenfalls zu einem
Verlust an bestromter Fläche führt, da der Halbleiterkörper weiterhin den Spiegel in lateralen Richtungen überragen muss. Die Reflektivität der dielektrischen Kapselung ist zudem nicht vergleichbar mit der beispielsweise eines Spiegels, der aus Silber besteht, da sie aus Gründen der Alterung,
insbesondere im Hinblick auf eine Feuchtemigration, und der Korrosion, insbesondere im Hinblick auf Salznebel weder aus Silber noch aus Aluminium gebildet sein kann.
Beim hier beschriebenen lichtemittierenden Halbleiterchip überdeckt der dielektrische Spiegel abgesehen von der
zumindest einen Öffnung den Halbleiterkörper an seiner der Lichtaustrittsseite abgewandten Seite vollständig. Das heißt, aufgrund der Verwendung eines dielektrischen Spiegels ist es nicht notwendig, den Spiegel hinter die Seitenflächen des Halbleiterkörpers zurückzuziehen. Ferner weist der
Halbleiterkörper eine sich in Richtung der
Lichtaustrittsseite des Halbleiterchips aufweitende Form auf, wodurch der Halbleiterchip eine besonders große
Lichtemissionsfläche aufweist. Ferner wird der
Halbleiterkörper durch Öffnung im dielektrischen Spiegel bestromt, was es ermöglicht, den aktiven Bereich über seine gesamte laterale Erstreckung gleichmäßig zu bestromen.
Insgesamt kann es sich daher beim vorliegenden
lichtemittierenden Halbleiterchip um einen kleinen
lichtemittierenden Halbleiterchip handeln, der trotz seiner relativ kleinen Kantenlänge von beispielsweise höchstens 300 ym eine hohe Lichtausbeute aufweist. Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist eine erste Stromaufweitungsschicht zwischen dem Halbleiterkörper und dem dielektrischen Spiegel angeordnet. Die erste Stromaufweitungsschicht überdeckt dabei den Halbleiterkörper an seiner der Lichtaustrittsseite abgewandten Seite vollständig und schließt in lateralen
Richtungen bündig mit diesem ab. Das heißt, unmittelbar an die erste Stromaufweitungsschicht grenzend überragt der
Halbleiterkörper die erste Stromaufweitungsschicht nicht in lateralen Richtungen. Dies kann beispielsweise durch eine gemeinsame Strukturierung der Stromaufweitungsschicht und des Halbleiterkörpers bei der Herstellung des lichtemittierenden Halbleiterchips erreicht sein.
Die erste Stromaufweitungsschicht ist dabei insbesondere lichtdurchlässig ausgebildet. Insbesondere aufgrund ihrer geringen Dicke kann die erste Stromaufweitungsschicht eine hohe Transparenz von wenigstens 85 %, insbesondere von wenigstens 90 % für das durch sie tretende, im aktiven
Bereich erzeugte Licht aufweisen.
Bei der ersten Stromaufweitungsschicht handelt es sich beispielsweise um eine Schicht, die mit einem transparenten leitfähigen Oxid wie ITO gebildet ist. Die erste
Stromaufweitungsschicht weist dabei eine Dicke von höchstens 100 nm, insbesondere von höchstens 50 nm, zum Beispiel von 15 nm, auf. Die erste Stromaufweitungsschicht ist dazu
ausgebildet, einen an ihrer dem dielektrischen Spiegel zugewandten Seite in sie eingeprägten elektrischen Strom möglichst gleichmäßig über die gesamte ihr zugewandte
Außenfläche des Halbleiterkörpers zu verteilen. Dazu ist es insbesondere möglich, dass die erste Stromaufweitungsschicht direkt an den ersten Halbleiterkörper grenzt. Beispielsweise grenzt die erste Stromaufweitungsschicht direkt an einen p- leitenden Bereich des ersten Halbleiterkörpers.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips steht der dielektrische Spiegel in direktem Kontakt mit der ersten Stromaufweitungsschicht . Das heißt, in dieser Ausführungsform ist der dielektrische Spiegel direkt auf die erste Stromaufweitungsschicht aufgebracht und haftet über die erste Stromaufweitungsschicht am Halbleiterkörper des lichtemittierenden Halbleiterchips. Mit anderen Worten nimmt die StromaufWeitungsschicht neben ihren elektrischen und optischen Eigenschaften auch die Funktion eines
Haftvermittlers zwischen dem Halbleiterkörper und dem
dielektrischen Spiegel wahr. Dabei hat sich gezeigt, dass unter Verwendung einer StromaufWeitungsschicht , die
insbesondere mit ITO gebildet sein kann, eine verbesserte Haftwirkung des dielektrischen Spiegels am Halbleiterkörper erreicht werden kann im Vergleich zu einem direkten
Aufbringen des dielektrischen Spiegels auf den
Halbleiterkörper .
In den Öffnungen des dielektrischen Spiegels steht dann der metallische Spiegel in direktem Kontakt mit der ersten
Stromaufweitungsschicht und prägt den Strom zum Betreiben in die Stromaufweitungsschicht ein.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips umgibt eine Planarisierung den
Halbleiterkörper in lateralen Richtungen vollständig, wobei die Planarisierung entlang einer vertikalen Richtung eine Dicke aufweist, die größer ist als die Dicke des
Halbleiterkörpers entlang der vertikalen Richtung. Die vertikale Richtung ist dabei diejenige Richtung, die zu den lateralen Richtungen senkrecht steht. Beispielsweise verläuft die vertikale Richtung im Rahmen der Herstellungstoleranz parallel zu einer Wachstumsrichtung des Halbleiterkörpers des Halbleiterchips . Bei der Planarisierung handelt es sich beispielsweise um eine Schicht, die bei der Herstellung des optoelektronischen
Halbleiterchips zwischen Gräben des strukturierten
Halbleiterkörpers eingebracht wird, um eine ebene Fläche zur weiteren Prozessierung zu erhalten. Die Planarisierung kann dabei mit einem elektrisch isolierenden Material wie
beispielsweise Siliziumdioxid oder Siliziumnitrid oder mit einem elektrisch leitenden Material wie beispielsweise Nickel gebildet sein. Die Planarisierung umgibt den Halbleiterkörper in lateralen Richtungen vollständig und bildet stellenweise den Rand des lichtemittierenden Halbleiterchips aus. Die Planarisierung wird dabei in einer Dicke aufgebracht, welche die Dicke des Halbleiterkörpers übersteigt. Dabei ist es jedoch möglich, dass der Halbleiterkörper die Planarisierung zur Lichtaustrittsseite hin in vertikaler Richtung überragt, die Dicke des Halbleiterkörpers ist jedoch geringer als die Gesamtdicke der Planarisierung. Durch eine solche Planarisierung ist der Halbleiterkörper von seinen Seitenflächen her besonders gut gegen chemische und mechanische Beschädigung geschützt. Der Halbleiterkörper liegt beispielsweise an den Seitenflächen des
lichtemittierenden Halbleiterchips an keiner Stelle frei. Bei der Herstellung des lichtemittierenden Halbleiterchips erfolgt eine Vereinzelung in einzelne Halbleiterchips durch die Planarisierung hindurch. Das heißt, beim schlussendlichen Vereinzeln in die lichtemittierenden Halbleiterchips wird der Halbleiterkörper nicht durchtrennt, sondern das Durchtrennen erfolgt lateral beabstandet zum Halbleiterkörper unter anderem durch die Planarisierung hindurch. Auf diese Weise ist die chemische oder mechanische Belastung des
Halbleiterkörpers beim Zertrennen stark reduziert, was zu besonders langlebigen Halbleiterchips führt.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist der Halbleiterkörper an der
Lichtaustrittsseite in den lateralen Richtungen vollständig von einem elektrisch isolierenden Material umgeben und schließt bündig mit dem elektrisch isolierenden Material ab oder wird in der vertikalen Richtung von dem elektrisch isolierenden Material überragt, wobei das elektrisch
isolierende Material durch einen Teil des dielektrischen Spiegels und/oder durch einen Teil einer Passivierung
gebildet ist. Das elektrisch isolierende Material ist
beispielsweise an der Lichtaustrittsseite des Halbleiterchips auf die Planarisierung aufgebracht. Das elektrisch
isolierende Material kann an der Lichtaustrittsseite des
Halbleiterchips mit dem Halbleiterkörper bündig abschließen und auf diese Weise eine ebene Fläche ausbilden. Ferner ist es möglich, dass das elektrisch isolierende Material den Halbleiterkörper in der vertikalen Richtung überragt. Beides führt zu einem besonders guten mechanischen und chemischen Schutz des Halbleiterkörpers während der Herstellung und im Betrieb des Halbleiterkörpers.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist ein Anschlusselement zur elektrischen Kontaktierung des aktiven Bereichs derart angeordnet, dass das Anschlusselement den Halbleiterkörper in lateralen
Richtungen umgibt. Beispielsweise ist es möglich, dass das Anschlusselement den Halbleiterkörper in lateralen Richtung rahmenartig umgibt, sodass der Halbleiterkörper seitlich vollständig von dem Anschlusselement umschlossen ist. Dabei ist das Anschlusselement insbesondere lateral beabstandet zum Halbleiterkörper angeordnet. Das heißt, das Anschlusselement befindet sich mit dem Halbleiterkörper nicht in direktem Kontakt und überdeckt den Halbleiterkörper nicht in einer Draufsicht auf den Halbleiterkörper, sondern ist lateral beabstandet zumindest stellenweise um den Halbleiterkörper herum ausgebildet. Das Anschlusselement kann dabei beispielsweise als drahtkontaktierbare Metallisierung ausgebildet sein. Über das Anschlusselement kann der lichtemittierende Halbleiterchip beispielsweise n-seitig kontaktierbar sein.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist das Anschlusselement an der einem Träger für den Halbleiterkörper abgewandten Seite des elektrisch isolierenden Materials angeordnet. Das Anschlusselement kann sich dabei beispielsweise mit einer zweiten
Stromaufweitungsschicht in direktem Kontakt befinden, sodass das Anschlusselement über die zweite Stromaufweitungsschicht elektrisch leitend mit dem Halbleiterkörper verbunden ist. Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips umfasst der lichtemittierende Halbleiterchip einen weiteren metallischen Spiegel, der stellenweise
zwischen dem dielektrischen Spiegel und dem metallischen Spiegel angeordnet ist. Dabei kann sich der metallische
Spiegel stellenweise durch den weiteren metallischen Spiegel zum Halbleiterkörper erstrecken. Das heißt, der weitere metallische Spiegel kann beispielsweise eine Öffnung
aufweisen, die sich vom weiteren metallischen Spiegel durch den dielektrischen Spiegel hindurch bis zum Halbleiterkörper oder der zweiten Stromaufweitungsschicht erstreckt, wodurch eine Kontaktierung des Halbleiterkörpers, beispielsweise von seiner p-Seite her, erreicht ist.
Gemäß zumindest einer Ausführungsform des lichtemittierenden Halbleiterchips ist der weitere metallische Spiegel im
Betrieb des lichtemittierenden Halbleiterchips potentialfrei. Das heißt, im Betrieb des lichtemittierenden Halbleiterchips liegt der weitere metallische Spiegel weder auf n-Potential noch auf p-Potential.
Vielmehr ist der weitere metallische Spiegel nicht
angeschlossen, sondern von den Anschlüssen des
lichtemittierenden Halbleiterchips elektrisch isoliert. Dies kann beispielsweise dadurch erreicht sein, indem der weitere metallische Spiegel durch elektrisch isolierende Schichten des Halbleiterchips allseitig umgeben ist. Das heißt, der weitere metallische Spiegel liegt insbesondere auch nicht an einer Seitenfläche des Halbleiterchips frei, sondern ist vollständig in elektrisch isolierenden Schichten des
Halbleiterchips eingebettet. Dadurch ist es möglich, für den weiteren metallischen Spiegel Materialien zu wählen, die im elektrischen Feld, beispielsweise beim Vorleigen von
Feuchtigkeit, zur Migration neigen. Der weitere metallische Spiegel kann daher insbesondere durch Silber oder bevorzugt Aluminium gebildet sein oder aus einem dieser Materialien bestehen .
Es wird weiter ein Verfahren zur Herstellung eines
lichtemittierenden Halbleiterchips angegeben. Bei dem
Verfahren kann ein hier beschriebener lichtemittierender Halbleiterchip hergestellt werden. Das heißt, sämtliche für den hier beschriebenen lichtemittierenden Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Substrat bereitgestellt. Das Substrat ist dazu ausgebildet, dass ein Halbleiterkörper epitaktisch auf eine Aufwachsfläche des Substrats abgeschieden werden kann. Bei dem Substrat kann es sich insbesondere um einen Wafer handeln, der mit Saphir oder mit Silizium gebildet ist oder aus einem dieser Materialien besteht.
Gemäß zumindest einer Ausführungsform wird ein
Halbleiterkörper umfassend einen ersten Bereich mit einer Anschlussschicht, einem aktiven Bereich an der dem Substrat abgewandten Seite des ersten Bereichs und einem zweiten
Bereich an der dem ersten Bereich abgewandten Seite des aktiven Bereichs auf das Substrat aufgebracht. Beispielsweise wird der Halbleiterkörper epitaktisch auf dem Substrat abgeschieden .
Bei dem ersten Bereich des Halbleiterkörpers handelt es sich beispielsweise um einen n-leitenden Bereich des
Halbleiterkörpers. Im n-leitenden Beriech des
Halbleiterkörpers ist eine Anschlussschicht eingebettet. Das heißt, die Anschlussschicht ist in Richtung der
Wachstumsrichtung beidseitig von weiteren Schichten des ersten Bereichs umgeben. Die Anschlussschicht zeichnet sich beispielsweise durch eine besonders gute elektrische
Leitfähigkeit aus, die durch eine besonders hohe Dotierung erreicht werden kann. Beispielsweise ist die
Dotierstoffkonzentration in der Anschlussschicht wenigstens 10-mal so hoch wie die Dotierstoffkonzentration im umgebenden ersten Bereich des Halbleiterkörpers, insbesondere wenigstens 100-mal oder 1000-mal so groß. Die Dotierstoffkonzentration in der Anschlussschicht kann beispielsweise wenigstens ΙΟ-^ pro cm-3, insbesondere wenigstens 1019 pro cm-3 betragen. Bei dem zweiten Bereich des Halbleiterkörpers kann es sich beispielsweise um einen p-leitenden Bereich handeln, der mit einem p-Dotierstoff dotiert ist. Bei dem Halbleiterkörper kann es sich beispielsweise um einen Halbleiterkörper handeln, der auf einem Nitrid-Verbindungshalbleitermaterial basiert. Bei dem n-Dotierstoff kann es sich dann
beispielsweise um Silizium handeln, bei dem p-Dotierstoff kann es sich um Magnesium handeln.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein stellenweises Abtragen des Halbleiterkörpers von der dem Substrat abgewandten Seite bis unterhalb der
Anschlussschicht. Das stellenweise Abtragen des
Halbleiterkörpers erfolgt beispielsweise durch reaktives Ionenätzen. Bei dem stellenweisen Abtragen des
Halbleiterkörpers handelt es sich um eine Mesaätzung, durch die die Halbleiterkörper der herzustellenden Halbleiterchips definiert werden. Bei dem stellenweisen Abtragen des
Halbleiterkörpers werden beispielsweise entlang eines
Gittermusters Gräben im Halbleiterkörper erzeugt. Im Bereich der Gräben werden der zweite Bereich, der aktive Bereich und der erste Bereich bis unterhalb der Anschlussschicht
entfernt. Ein Teil des ersten Bereichs kann verbleiben und wird nicht abgetragen, sodass die Halbleiterkörper einzelne Halbleiterchips über dem verbleibenden Teil des ersten
Bereichs und das Substrat miteinander verbunden sind. Durch das stellenweise Abtragen des Halbleiterkörpers von der dem Substrat abgewandten Seite her wird für jeden zu erzeugenden Halbleiterchip ein Halbleiterkörper erzeugt, der sich in Richtung der Lichtaustrittsseite des Halbleiterchips hin aufweitet .
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt im nächsten Verfahrensschritt ein Ablösen des Substrats. Das Substrat kann beispielsweise mechanisch und/oder chemisch und/oder mittels Laserstrahlung abgelöst werden. Handelt es sich bei dem Substrat beispielsweise um ein Saphirsubstrat, so kann dieses durch ein Laserabhebeverfahren abgelöst werden .
Das heißt, die hier beschriebenen lichtemittierenden
Halbleiterchips sind frei von einem Aufwachssubstrat .
Die verbleibenden einzelnen Halbleiterkörper der
herzustellenden Halbleiterchips sind nach dem Ablösen beispielsweise über verbleibende Teile des ersten Bereichs miteinander verbunden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, bei dem ein Freilegen der
Anschlussschicht von der dem Substrat vor dem Ablösen des Substrats zugewandten Seite her durch Entfernen eines Teils des ersten Bereichs erfolgt. Das heißt, der erste Bereich wird beispielsweise durch chemisch-mechanisches Polieren so weit abgetragen, bis die Anschlussschicht freiliegt. Dabei ist es möglich, dass beim Freilegen der Anschlussschicht ein Zertrennen in einzelne Halbleiterkörper erfolgt, da die verbleibenden Teile des ersten Bereichs entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren die folgenden Schritte:
- Bereitstellen eines Substrats,
- Aufbringen eines Halbleiterkörpers umfassend einen ersten Bereich mit einer Anschlussschicht, einen aktiven Bereich an der dem Substrat abgewandten Seite des ersten Bereichs und einen zweiten Bereich an der dem ersten Bereich abgewandten Seite des aktiven Bereichs,
- stellenweises Abtragen des Halbleiterkörpers von der dem Substrat abgewandten Seite bis unterhalb der
Anschlussschicht , - Ablösen des Substrats, und
- Freilegen der Anschlussschicht von der dem Substrat vor dem Ablösen des Substrats zugewandten Seite her durch Entfernen eines Teils des ersten Bereichs.
Die Verfahrensschritte können dabei insbesondere in der angegebenen Reihenfolge durchgeführt werden.
Gemäß zumindest einer Ausführungsform wird das Freilegen der Anschlussschicht anhand einer Änderung der Flächenbelegung durch Material des Halbleiterkörpers detektiert. Beim
Freilegen der Anschlussschicht wird ein Teil des ersten
Bereichs von der dem Substrat vor dem Ablösen des Substrats zugewandten Seite her entfernt. Beispielsweise wird der erste Bereich gleichmäßig in seiner Dicke reduziert, was zum
Beispiel durch chemisch-mechanisches Polieren oder Ätzen erfolgen kann. Beim Erreichen der Anschlussschicht ist der erste Bereich zwischen einzelnen Halbleiterkörpern
herzustellender lichtemittierender Halbleiterchips
vollständig entfernt und es ist zwischen den
Halbleiterkörpern beispielsweise eine Schicht aus elektrisch isolierendem Material freigelegt. Das heißt, vor dem
Freilegen der Anschlussschicht ist die die im Substrat vor dem Ablösen des Substrats zugewandte Seite vollständig oder nahezu vollständig aus Material des ersten Bereichs des Halbleiterkörpers gebildet.
Nach dem Freilegen der Anschlussschicht ist lediglich im Bereich der Anschlussschicht Halbleitermaterial des
Halbleiterkörpers vorhanden, wohingegen außerhalb der
Anschlussschicht beispielsweise ein elektrisch isolierendes Material vorhanden ist. Es hat sich also durch das Freilegen die Flächenbelegung durch Material des Halbleiterkörpers von einem Zustand, bei dem 100 % der dem Substrat vor dem Ablösen zugewandten Außenfläche durch Halbleitermaterial gebildet sind, zu einem Zustand geändert, bei dem weniger als 100 %, zum Beispiel 90 % oder weniger, durch Halbleitermaterial des Halbleiterkörpers gebildet sind. Dies kann beispielsweise optisch detektiert werden, durch optisches Erkennen des isolierenden Materials oder durch eine Änderung, insbesondere eine Reduzierung der Abtragrate pro Zeiteinheit, wenn das Freilegen durch Ätzen erfolgt. Auf diese Weise ist es in einfacher Art möglich, die Anschlussschicht zielgenau
freizulegen. Es wird also beispielsweise eine Schicht aus elektrisch isolierendem Material als Markerschicht verwendet, die auf andere Schichten übertragen wird. Bei dem elektrisch isolierenden Material kann es sich dann beispielsweise um den dielektrischen Spiegel oder die Passivierung handeln.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem stellenweisen Abtragen des Halbleiterkörpers eine erste Stromaufweitungsschicht an der dem aktiven Bereich
abgewandten Seite des zweiten Bereichs auf den zweiten
Bereich aufgebracht, wobei die erste Stromaufweitungsschicht beim stellenweisen Abtragen des Halbleiterkörpers ebenfalls stellenweise entfernt wird. Das heißt, die erste
Stromaufweitungsschicht wird zusammen mit dem
Halbleiterkörper strukturiert, wodurch sichergestellt ist, dass die gesamte der ersten Stromaufweitungsschicht
zugewandte Außenfläche des Halbleiterkörpers von der ersten Stromaufweitungsschicht bedeckt ist und auf diese Weise im herzustellenden lichtemittierenden Halbleiterchip eine
Bestromung über die gesamte Fläche erfolgen kann.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Abtragen des Halbleiterkörpers ein dielektrischer Spiegel an der dem aktiven Bereich abgewandten Seite des zweiten Bereichs aufgebracht. In diesem Fall ist es möglich, den dielektrischen Spiegel beim stellenweisen Abtragen des
Halbleiterkörpers ebenfalls stellenweise zu entfernen.
Beispielsweise wird der dielektrische Spiegel direkt auf die erste Stromaufweitungsschicht aufgebracht und nachfolgend zusammen mit dem Halbleiterkörper und der ersten
Stromaufweitungsschicht strukturiert. In diesem Fall ist es möglich, dass der dielektrische Spiegel seitlich bündig mit dem ersten Halbleiterkörper abschließt.
Im Folgenden werden der hier beschriebene lichtemittierende Halbleiterchip sowie das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
Die Figuren 1A bis 1R zeigen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand schematischer Schnittdarstellungen .
Die Figur 1R zeigt ein erstes Ausführungsbeispiel eines hier beschriebenen lichtemittierenden Halbleiterchips anhand einer schematischen Schnittdarstellung. Die Figuren 2A bis 2P zeigen ein zweites Ausführungsbeispiel eines hier Verfahrens anhand schematischer Schnittdarstellungen .
Die Figur 2P zeigt anhand einer schematischen
Schnittdarstellung ein zweites Ausführungsbeispiel eines hier beschriebenen lichtemittierenden
Halbleiterchips . Die Figuren 3A bis 3P zeigen ein drittes Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand schematischer Schnittdarstellungen . Die Figur 3P zeigt anhand einer schematischen
Schnittdarstellung ein drittes Ausführungsbeispiel eines hier beschriebenen lichtemittierenden
Halbleiterchips . Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die Figuren 1A bis 1R zeigen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens anhand schematischer Schnittdarstellungen.
Zum Beginn des Verfahrens, Figur 1A, wird ein Substrat 1 bereitgestellt, bei dem es sich beispielsweise um ein
Aufwachssubstrat handelt, das aus Saphir besteht.
Auf das Substrat 1 wird der Halbleiterkörper 2 aufgebracht. Der Halbleiterkörper 2 umfasst einen ersten Bereich 21, bei dem es sich beispielsweise um einen n-leitenden Bereich handelt, einen aktiven Bereich 22, der im Betrieb des herzustellenden Halbleiterchips zur Erzeugung von Licht ausgebildet ist, und einen zweiten Bereich 23, der
beispielsweise ein p-leitender Bereich sein kann.
Beispielsweise weist der erste Bereich 21 eine Dicke von zirka 6 ym auf und der zweite Bereich 23 weist eine Dicke von zirka 130 nm auf.
Ferner ist in der Figur 1A die Anschlussschicht 24
dargestellt, die in dem ersten Bereich 21 eingebettet ist. Das heißt, entlang der Wachstumsrichtung R, mit der der
Halbleiterkörper 2 auf dem Substrat epitaktisch aufgewachsen wird und die parallel zur vertikalen Richtung V verläuft, ist weiteres Material des ersten Bereichs 21 unterhalb und oberhalb der Anschlussschicht 24 angeordnet. Die vertikale Richtung V verläuft dabei senkrecht zu den lateralen
Richtungen L, die parallel zur Haupterstreckungsebene des Halbleiterkörpers 2 oder des Substrats 1 verlaufen. Im nächsten Verfahrensschritt, Figur 1B, wird die erste
Stromaufweitungsschicht 3 auf die dem Substrat 1 abgewandte Oberseite des zweiten Bereichs 23 aufgebracht. Bei der
Stromaufweitungsschicht kann es sich beispielsweise um eine dünne ITO-Schicht handeln, die eine Dicke von zirka 15 nm aufweisen kann. Nach dem Aufbringen der ITO-Schicht kann ein Annealing durchgeführt werden.
Im nächsten Verfahrensschritt, Figur IC, wird ein
dielektrischer Spiegel 4 auf die freiliegende Außenfläche der ersten Stromaufweitungsschicht 3 aufgebracht. Der
dielektrische Spiegel 4 umfasst beispielsweise erste
Spiegelschichten 41 und zweite Spiegelschichten 42. Die ersten Spiegelschichten 41 weisen beispielsweise
Siliziumdioxid auf, die zweiten Spiegelschichten 42 können beispielsweise Titandioxid oder M32O5 aufweisen.
Beispielsweise weisen die ersten Spiegelschichten 41 eine Dicke von jeweils zirka 100 nm und die zweiten
Spiegelschichten 42 eine Dicke von jeweils zirka 60 nm auf. In Verbindung mit der Figur 1D ist ein Verfahrensschritt dargestellt, bei dem ein stellenweises Abtragen des
Halbleiterkörpers 2 von der dem Substrat 1 abgewandten Seite bis unterhalb der Anschlussschicht 24 erfolgt. Dabei werden auch der dielektrische Spiegel 4 und die erste
Stromaufweitungsschicht 3 mit abgetragen. Das Abtragen erfolgt beispielsweise über ein plasmaunterstütztes Ätzen, wie beispielsweise ein reaktives Ionenätzen. Durch das
Abtragen werden Gräben zwischen unstrukturierten Bereichen des Halbleiterkörpers 2 erzeugt, die beispielsweise eine
Breite von weniger als 30 ym aufweisen. Der Abstand zwischen unstrukturierten Bereichen des Halbleiterkörpers 2 kann < 150 ym sein, sodass mit dem Verfahren besonders kleine
lichtemittierende Halbleiterchips hergestellt werden können.
Beim stellenweisen Abtragen des Halbleiterkörpers 2 bis unterhalb der Anschlussschicht 24 kann beispielsweise eine AlGaN-Schicht , die eine hohe Aluminiumkonzentration und eine geringe Galliumkonzentration aufweist, als Markerschicht verwendet werden, welche anzeigt, dass die Anschlussschicht 24 abgetragen wurde. Diese Markerschicht kann zwischen dem Substrat und der Anschlussschicht wenige 10 nm unterhalb der Anschlussschicht 24 angeordnet sein und wird beispielsweise durch einen Rückgang des Galliumsignals detektiert.
Im nächsten Verfahrensschritt, Figur IE, wird großflächig eine Passivierung 5 in Form einer Schicht auf den
Halbleiterkörper 2, die erste Stromaufweitungsschicht 3 und den dielektrischen Spiegel 4 aufgebracht. Bei der
Passivierung handelt es sich beispielsweise um eine S1O2-
Schicht. Die Passivierung 5 kann zum Beispiel mittels eines CVD-Verfahrens aufgebracht werden. Im nächsten Verfahrensschritt, Figur 1F, wird die im Bereich des dielektrischen Spiegels angeordnete Passivierung an ihrer dem dielektrischen Spiegel 4 abgewandten Oberseite behandelt, zum Beispiel poliert. Das Polieren kann dabei mittels
chemisch-mechanischem Polierens erfolgen. Das Polieren verringert insbesondere die Rauigkeit der Passivierung 5 und reduziert die Dicke der Passivierung 5 oberhalb des
dielektrischen Spiegels 4. Im nachfolgenden Verfahrensschritt, Figur IG, werden
Öffnungen 6 in den dielektrischen Spiegel 4 eingebracht, welche den dielektrischen Spiegel 4 vollständig durchdringen und an ihrer Bodenfläche die erste StromaufWeitungsschicht 3 freilegen. Dabei durchstrecken sich die Öffnungen auch durch die Passivierung 5. Die Öffnungen 6 werden beispielsweise durch reaktives Ionenätzen erzeugt.
Im nächsten Verfahrensschritt, Figur 1H, erfolgt das
Aufbringen eines metallischen Spiegels 7. Der metallische Spiegel überdeckt vorliegend den gesamten Halbleiterkörper 2 und füllt insbesondere die Öffnungen 6 aus und befindet sich damit in direktem Kontakt mit der ersten
Stromaufweitungsschicht 3. Beim metallischen Spiegel handelt es sich vorliegend um einen Spiegel, der mit einem Metall gebildet ist, das wenig korrosionsanfällig ist und nicht zur Feuchtemigration neigt. Beispielsweise handelt es sich bei dem Metall um Rhodium. Mit einem solchen Metall ist es möglich, den metallischen Spiegel 7 großflächig auf den
Halbleiterkörper 2 aufzubringen, ohne dass es notwendig ist, den metallischen Spiegel zwischen den unstrukturierten
Bereichen des Halbleiterkörpers, dort wo sich später der Rand des herzustellenden lichtemittierenden Halbleiterchips befindet, zu entfernen. Alternativ ist es jedoch möglich, den metallischen Spiegel 7 gezielt nur oberhalb des dielektrischen Spiegels 4 an seiner dem Halbleiterkörper 2 abgewandten Seite aufzubringen oder den metallischen Spiegel in den Randbereichen, also in den Gräben zwischen den unstrukturierten Bereichen der
Halbleiterschichtenfolge, zu entfernen. In diesem Fall kann für den metallischen Spiegel auch ein Metall verwendet werden, das korrosionsanfällig ist und/oder zur
Feuchtemigration neigt. Zum Beispiel kann der metallische Spiegel in diesem Fall mit Silber gebildet werden. Durch die Verwendung von Silber im metallischen Spiegel 7 ist die
Effizienz des herzustellenden lichtemittierenden
Halbleiterchips weiter erhöht, dies geht jedoch mit einem erhöhten Aufwand bei der Herstellung des lichtemittierenden Halbleiterchips einher.
Im nächsten Verfahrensschritt, Figur II, wird eine
Planarisierung 8 aufgebracht, die beispielsweise mit einem Metall wie Nickel oder einem elektrisch isolierenden Material wie SiC>2 erzeugt werden kann. Für den Fall, dass ein Metall als Planarisierung Verwendung findet, kann dies
beispielsweise mittels galvanischen oder stromlosen
Abscheidens aufgebracht werden. Weiter erfolgt ein
Polierschritt, beispielsweise mittels chemisch-mechanischem Polierens, bei dem an der dem Substrat abgewandten Oberseite eine ebene Fläche erzeugt wird, bei der die Planarisierung 8 bündig mit dem metallischen Spiegel 7 an der dem
dielektrischen Spiegel 4 abgewandten Oberseite der
Passivierung 5 abschließt.
Im nächsten Verfahrensschritt, Figur 1J, wird ein Träger 9 an der dem Substrat 1 abgewandten Seite befestigt. Der Träger 9 kann beispielsweise ein Hilfsträger sein, der nach Abschluss des Verfahrens wieder abgelöst wird. Ferner ist es möglich, dass es sich bei dem Träger 9 um einen permanenten Träger handelt, der im herzustellenden lichtemittierenden
Halbleiterchip verbleibt. Bei dem Träger 9 handelt es sich dann beispielsweise um einen elektrisch leifähigen Träger, der mit Materialien wie Germanium oder Silizium gebildet sein kann. Ferner kann der Träger 9 mit einem Metall gebildet sein oder aus einem Metall bestehen. Der Träger 9 kann durch
Löten, Kleben oder galvanisches Erzeugen befestigt werden.
Im nächsten Verfahrensschritt, Figur 1K, wird das Substrat 1 beispielsweise durch ein Laserabhebeverfahren entfernt.
Im nachfolgenden Verfahrensschritt, Figur IL, erfolgt ein Freilegen der Anschlussschicht 24 von der dem Substrat 1 vor dem Ablösen des Substrats 1 zugewandten Seite her durch
Entfernen eines Teils des ersten Bereichs 21. Das Freilegen kann beispielsweise durch chemisch-mechanisches Polieren oder durch Ätzen erfolgen. Die Tatsache, dass die Anschlussschicht 24 freigelegt ist, kann anhand einer Änderung der
Flächenbelegung durch Material des Halbleiterkörpers 2 detektiert werden. So ist vor dem Freilegen der
Anschlussschicht 24 die gesamte dem Träger 9 abgewandte
Oberseite durch Material des Halbleiterkörpers 2,
insbesondere den ersten Bereich 21, gebildet. Beim Abtragen des ersten Bereichs 21, zum Beispiel beim Dünnen durch
Polieren oder Ätzen, wird die Passivierung 5 freigelegt, welche in vertikaler Richtung V die Anschlussschicht 24 überragt oder bündig mit dieser abschließt. Das heißt, die Flächenbelegung mit Halbleitermaterial ändert sich von einer vollständig durch Halbleitermaterial gebildeten Oberfläche zu einer Oberfläche, die teilweise mit Material der Passivierung 5 gebildet ist. Dies kann beispielsweise optisch oder durch Änderung der Ätzrate festgestellt werden.
Es resultiert eine Anordnung, bei der an der dem Träger 9 abgewandten Oberseite die Anschlussschicht 24 bündig mit der Passivierung 5 abschließt.
Im nächsten Verfahrensschritt, Figur IM, wird eine zweite Stromaufweitungsschicht 10 ganzflächig an der dem Träger 9 abgewandten Seite aufgebracht. Die zweite
Stromaufweitungsschicht 10 überdeckt die Anschlussschicht 24 vollständig. Die zweite Stromaufweitungsschicht 10 ist beispielsweise mit ITO gebildet und weist eine Dicke von 30 nm auf.
Die zweite Stromaufweitungsschicht 10 steht dabei mit der Anschlussschicht 24 in direktem Kontakt.
Im nächsten Verfahrensschritt, Figur IN, wird eine
Auskoppelschicht 11, die beispielsweise mit Titandioxid oder b2Ü5 gebildet sein kann, auf der dem Träger 9 abgewandten
Oberseite der zweiten Stromaufweitungsschicht 10 aufgebracht. Die Auskoppelschicht 11 kann beispielsweise eine Dicke von 2 ym aufweisen und im nachfolgenden Verfahrensschritt, Figur 10, durch reaktives Ionenätzen zu Lichtauskoppelstrukturen strukturiert werden. Die Lichtauskoppelstrukturen der
Auskoppelschicht 11 bilden beispielsweise Erhebungen auf der zweiten Stromaufweitungsschicht 10 aus, die einen
Lichtaustritt aus dem Halbleiterkörper im Betrieb des
Halbleiterchips wahrscheinlicher machen.
Im nächsten Verfahrensschritt, Figur 1P, wird der Träger 9 optional gedünnt und es werden Sägegräben von der dem Träger 9 abgewandten Seite her erzeugt, die sich bis zum Träger 9 erstrecken. Dabei kann die Auskoppelschicht 11 mittels einer Schutzschicht 12, die beispielsweise durch einen
wasserlöslichen Lack gebildet sein kann, abgedeckt werden. Ferner wird an der der Schutzschicht 12 abgewandten Seite des Trägers 9 eine Kontaktschicht 13 aufgebracht, über die der lichtemittierende Halbleiterchip im Betrieb beispielsweise p- seitig kontaktiert werden kann. Im nachfolgenden Verfahrensschritt, Figur IQ, kann die zweite Stromaufweitungsschicht 10 an den Rändern des herzustellenden lichtemittierenden Halbleiterchips durch Ausbildung einer Hohlkehle 14 zurückgezogen werden. Auf diese Weise können Kurzschlüsse am Chiprand im Betrieb des Halbleiterchips verhindert werden.
Im abschließenden Verfahrensschritt, Figur 1R, erfolgt ein Zerteilen in einzelne Halbleiterchips beispielsweise durch "Plasma Dicing" mittels reaktivem Ionenätzens, Entfernen der Schutzschicht 12 und Zertrennen der Kontaktschicht 13.
Es resultiert der in der Figur 1R dargestellte
lichtemittierende Halbleiterchip gemäß eines ersten
Ausführungsbeispiels eines hier beschriebenen
lichtemittierenden Halbleiterchips.
Der lichtemittierende Halbleiterchip umfasst den
Halbleiterkörper 2, der einen aktiven Bereich 22 zur
Erzeugung von Licht aufweist. Ferner umfasst der
lichtemittierende Halbleiterchip den dielektrischen Spiegel 4, der an der der Lichtaustrittsseite 100a abgewandten Seite des Halbleiterkörpers 2 angeordnet ist. Der dielektrische Spiegel weist beispielsweise eine Vielzahl von ersten Spiegelschichten 41 und zweiten Spiegelschichten 42 auf, die sich hinsichtlich ihres Brechungsindex und ihrer Dicke voneinander unterscheiden. Der lichtemittierende Halbleiterchip weist einen metallischen Spiegel 7 auf, der mit einem elektrisch leitenden Material, zum Beispiel Rhodium, gebildet ist. Der metallische Spiegel 7 ist an der dem Halbleiterkörper 2 abgewandten Seite des dielektrischen Spiegels 4 angeordnet. Der metallische Spiegel 7 kontaktiert den Halbleiterkörper 2 über die erste
Stromaufweitungsschicht 3 durch Öffnungen 6 im dielektrischen Spiegel 4. Abgesehen von den Öffnungen 6 überdeckt der dielektrische Spiegel 4 den Halbleiterkörper 2 an seiner der Lichtaustrittsseite 100a abgewandten Seite vollständig.
Sämtliche Seitenflächen des Halbleiterkörpers 4 sind frei vom dielektrischen Spiegel 4.
An der dem Träger 9 abgewandten Seite erstreckt sich die zweite Stromaufweitungsschicht 10 vollständig über den
Halbleiterkörper 2 und befindet sich in direktem Kontakt mit der Anschlussschicht 24. Auf diese Weise kann der
lichtemittierende Halbleiterchip sowohl p-seitig, über die erste Stromaufweitungsschicht 3, als auch n-seitig, über die zweite Stromaufweitungsschicht 10, ganzflächig kontaktiert werden, ohne dass Anschlussstellen den Halbleiterkörper 2 an seiner dem Träger 9 abgewandten Seite überdecken. Ein
elektrischer Anschluss an der dem Träger 9 abgewandten
Oberseite des Halbleiterchips kann beispielsweise im
Randbereich an der zweiten Stromaufweitungsschicht 10 oberhalb der Planarisierung 8 erfolgen. Hierzu kann ein
Anschlusselement 15 beispielsweise rahmenartig um den
Halbleiterkörper 2 herum ausgebildet sein. Das Anschlusselement 15 kann beispielsweise drahtkontaktierbar ausgebildet sein.
Der beschriebene lichtemittierende Halbleiterchip zeichnet sich beispielsweise dadurch aus, dass der p-seitige Spiegel ein dielektrischer Spiegel 4 ist, welcher vor Aufbringen des metallischen Spiegels 7 zusammen mit dem Halbleiterkörper 2 measastrukturiert werden kann. Die Mesastrukturierung, also das stellenweise Abtragen des Halbleiterkörpers 2, erfolgt mit einer definierten Ätztiefe über die Anschlussschicht 24 hinaus unter Nutzung einer beispielsweise aluminiumhaltigen Markerschicht, die mit der Anschlussschicht 24 im Hinblick auf ihre Lage in vertikaler Richtung im Halbleiterkörper 2 verknüpft ist.
Die Anschlussschicht 24 wird durch Detektion der Änderung in der Flächenbelegung mit Halbleitermaterial freigelegt. Der Halbleiterkörper ist n-seitig mittels einer dünnen zweiten Stromaufweitungsschicht ganzflächig kontaktiert, die auf einer weitgehenden ebenen Außenfläche des Halbleiterkörpers 2 angeordnet ist.
Dadurch, dass vorliegend der dielektrische Spiegel 4
Verwendung findet, ist keine Kapselung des Spiegels gegen das korrosive Gas Cl nötig, das beim stellenweisen Abtragen des
Halbleiterkörpers Verwendung finden kann. Auf diese Weise ist eine echte selbstj ustierende Strukturierung des
dielektrischen Spiegels 4 zusammen mit dem Halbleiterkörper möglich .
Ferner wird beim hier beschriebenen lichtemittierenden
Halbleiterchip der aktive Bereich 22 sowohl von der p-Seite als auch von der n-Seite durch die jeweiligen
StromaufWeitungsschichten 3, 10 ganzflächig bestromt.
Insbesondere für den Fall, dass der metallische Spiegel 7 mit einem nichtkorrosionsanfälligen Metall wie Rhodium gebildet ist, umfasst der lichtemittierende Halbleiterchip keine alterungsanfälligen Bestandteile, sodass eine explizite
Kapselung beispielsweise gegen Feuchtigkeit nicht mehr notwendig ist.
Ferner kann der hier beschriebene lichtemittierende
Halbleiterchip mittels einer geringen Anzahl von
Fototechniken hergestellt werden, was zu einem besonders kostengünstigen lichtemittierenden Halbleiterchip führt.
Die Tatsache, dass sich der Halbleiterkörper 2 in Richtung der Lichtaustrittsseite aufweitet, der Halbleiterchip also eine inverse Mesa aufweist, erlaubt eine bessere
Lichtauskopplung, was sich gerade bei kleinen
lichtemittierenden Halbleiterchips mit Kantenlängen von < 300 ym als positiv erweist. Zudem sind die Seitenflächen des Halbleiterkörpers im lichtemittierenden Halbleiterchip durch die Passivierung 5 und die metallische Spiegelschicht 7 verspiegelt, sodass eine seitliche Emission unterdrückt ist, was die Leuchtdichte an der Lichtaustrittsseite 100a des Halbleiterchips weiter erhöht.
In Verbindung mit den Figuren 2A bis 2P ist ein weiteres Ausführungsbeispiel eines hier beschriebenen
lichtemittierenden Halbleiterchips näher erläutert.
Im Unterschied zum Ausführungsbeispiel der Figuren 1A bis 1R erfolgt im zweiten Ausführungsbeispiel des Herstellungsverfahrens die Strukturierung des
Halbleiterkörpers durch stellenweises Abtragen des
Halbleiterkörpers von der dem Substrat abgewandten Seite bis unterhalb der Anschlussschicht 24 vor dem Aufbringen des dielektrischen Spiegels 4.
Zum Beginn des Verfahrens, Figur 2A, wird ein Substrat 1 bereitgestellt, bei dem es sich beispielsweise um ein
Aufwachssubstrat handelt, das aus Saphir besteht. Auf das Substrat 1 wird der Halbleiterkörper 2 aufgebracht. Der
Halbleiterkörper 2 umfasst einen ersten Bereich 21, bei dem es sich beispielsweise um einen n-leitenden Bereich handelt, einen aktiven Bereich 22, der im Betrieb des herzustellenden Halbleiterchips zur Erzeugung von Licht ausgebildet ist, und einen zweiten Bereich 23, der beispielsweise ein p-leitender Bereich sein kann. Beispielweise weist der erste Bereich 21 eine Dicke von zirka 6 ym auf und der zweite Bereich 23 weist eine Dicke von zirka 130 nm auf. Ferner ist in der Figur 2A die Anschlussschicht 24 dargestellt, die in dem ersten
Bereich 21 eingebettet ist. Das heißt, entlang der
Wachstumsrichtung R, mit der der Halbleiterkörper 2 auf dem Substrat epitaktisch aufgewachsen wird, und die parallel zur vertikalen Richtung V verläuft, ist weiteres Material des ersten Bereichs 21 unterhalb und oberhalb der
Anschlussschicht 24 angeordnet. Die vertikale Richtung V verläuft dabei senkrecht zu den lateralen Richtungen L, die parallel zur Haupterstreckungsebene des Halbleiterkörpers 2 oder des Substrats 1 verlaufen. Im nächsten Verfahrensschritt, Figur 2B, wird die erste
Stromaufweitungsschicht 3 auf die dem Substrat 1 abgewandte Oberseite des zweiten Bereichs 23 aufgebracht. Bei der ersten Stromaufweitungsschicht 3 kann es sich beispielsweise um eine dünne ITO-Schicht handeln, die eine Dicke von zirka 15 nm aufweisen kann. Nach dem Aufbringen der ITO-Schicht kann ein Annealing durchgeführt werden. Anschließend, Figur 2C, erfolgt ein stellenweises Abtragen des Halbleiterkörpers 2 von der dem Substrat 1 abgewandten Seite bis unterhalb der Anschlussschicht 24. Dabei wird auch die erste StromaufWeitungsschicht 3 mit abgetragen. Das
Abtragen erfolgt beispielsweise über ein plasmaunterstütztes Ätzen, wie beispielsweise ein reaktives Ionenätzen. Durch das Abtragen werden Gräben zwischen unstrukturierten Bereichen des Halbleiterkörpers 2 erzeugt, die beispielsweise eine Breite von weniger als 30 ym aufweisen. Der Abstand zwischen unstrukturierten Bereichen des Halbleiterkörpers 2 kann < 150 ym sein, sodass mit dem Verfahren besonders kleine
lichtemittierende Halbleiterchips hergestellt werden können.
Beim stellenweisen Abtragen des Halbleiterkörpers 2 bis unterhalb der Anschlussschicht 24 kann beispielsweise eine AlGaN-Schicht , die eine hohe Aluminiumkonzentration und eine geringe Galliumkonzentration aufweist, als Markerschicht verwendet werden, welche anzeigt, dass die Anschlussschicht 24 abgetragen wurde. Diese Markerschicht kann zwischen dem Substrat und der Anschlussschicht wenige 10 nm unterhalb der Anschlussschicht 24 angeordnet sein und wird beispielsweise durch einen Rückgang des Galliumsignals detektiert.
Wie in der Figur 2C dargestellt ist, wird nachfolgend der dielektrische Spiegel 4 ganzflächig auf dem bereits
strukturierten Halbleiterkörper 2 aufgebracht, sodass der dielektrische Spiegel 4 die dem Substrat 1 abgewandte Seite des Halbleiterkörpers 2 als Schicht konform überdeckt. Im nächsten Verfahrensschritt, Figur 2D, wird der dielektrische Spiegel an seiner Oberseite behandelt, zum Beispiel poliert. Das Polieren kann dabei mittels chemisch¬ mechanischem Polierens erfolgen. Das Polieren verringert insbesondere die Rauigkeit und reduziert die Dicke des dielektrischen Spiegels 4.
Im nachfolgenden Verfahrensschritt, Figur 2E, werden
Öffnungen 6 in den dielektrischen Spiegel 4 eingebracht, welche den dielektrischen Spiegel 4 vollständig durchdringen und an ihrer Bodenfläche die erste StromaufWeitungsschicht 3 freilegen. Die Öffnungen 6 werden beispielsweise durch reaktives Ionenätzen erzeugt. Im nächsten Verfahrensschritt, Figur 2F, erfolgt das
Aufbringen eines metallischen Spiegels 7. Der metallische Spiegel überdeckt vorliegend den gesamten Halbleiterkörper 2 und füllt insbesondere die Öffnungen 6 aus und befindet sich damit in direktem Kontakt mit der ersten
Stromaufweitungsschicht 3. Beim metallischen Spiegel 7 handelt es sich vorliegend um einen Spiegel, der mit einem Metall gebildet ist, das wenig korrosionsanfällig ist und nicht zur Feuchtemigration neigt. Beispielsweise handelt es sich bei dem Metall um Rhodium. Mit einem solchen Metall ist es möglich, den metallischen Spiegel 7 großflächig auf den
Halbleiterkörper 2 aufzubringen, ohne dass es notwendig ist, den metallischen Spiegel 7 zwischen den unstrukturierten Bereichen des Halbleiterkörpers 2, dort wo sich später der Rand des herzustellenden lichtemittierenden Halbleiterchips befindet, zu entfernen.
Alternativ ist es jedoch möglich, den metallischen Spiegel 7 gezielt nur oberhalb des dielektrischen Spiegels 4 an seiner dem Halbleiterkörper 2 abgewandten Seite aufzubringen oder den metallischen Spiegel in den Randbereichen, also in den Gräben zwischen den unstrukturierten Bereichen der
Halbleiterschichtenfolge, zu entfernen. In diesem Fall kann für den metallischen Spiegel auch ein Metall verwendet werden, das korrosionsanfällig ist und/oder zur
Feuchtemigration neigt. Zum Beispiel kann der metallische Spiegel 7 in diesem Fall mit Silber gebildet werden. Durch die Verwendung von Silber im metallischen Spiegel 7 ist die Effizienz des herzustellenden lichtemittierenden
Halbleiterchips weiter erhöht, dies geht jedoch mit einem erhöhten Aufwand bei der Herstellung des lichtemittierenden Halbleiterchips einher. Im nächsten Verfahrensschritt, Figur 2G, wird eine
Planarisierung 8 aufgebracht, die beispielsweise mit einem Metall wie Nickel oder einem elektrisch isolierenden Material wie SiC>2 erzeugt werden kann. Für den Fall, dass Nickel als Planarisierung Verwendung findet, kann dies beispielsweise mittels galvanischem oder stromlosem Abscheidens aufgebracht werden. Weiter erfolgt ein Polierschritt, beispielsweise mittels chemisch-mechanischem Polierens, bei dem an der dem Substrat abgewandten Oberseite eine ebene Fläche erzeugt wird, bei der die Planarisierung 8 bündig mit dem
metallischen Spiegel 7 abschließt.
Im nächsten Verfahrensschritt, Figur 2H, wird ein Träger 9 an der dem Substrat 1 abgewandten Seite befestigt. Der Träger 9 kann beispielsweise ein Hilfsträger sein, der nach Abschluss des Verfahrens wieder abgelöst wird. Ferner ist es möglich, dass es sich bei dem Träger 9 um einen permanenten Träger handelt, der im herzustellenden lichtemittierenden
Halbleiterchip verbleibt. Bei dem Träger 9 handelt es sich dann beispielsweise um einen elektrisch leifähigen Träger, der mit Materialien wie Germanium oder Silizium gebildet sein kann. Ferner kann der Träger 9 mit einem Metall gebildet sein oder aus einem Metall bestehen. Der Träger 9 kann durch
Löten, Kleben oder galvanisches Erzeugen befestigt werden.
Im nächsten Verfahrensschritt, Figur 21, wird das Substrat 1 beispielsweise durch ein Laserabhebeverfahren entfernt. Im nachfolgenden Verfahrensschritt, Figur 2J, erfolgt ein
Freilegen der Anschlussschicht 24 von der dem Substrat 1 vor dem Ablösen des Substrat 1 zugewandten Seite her durch
Entfernen eines Teils des ersten Bereichs 21. Das Freilegen kann beispielsweise durch chemisch-mechanisches Polieren oder durch Ätzen erfolgen. Die Tatsache, dass die Anschlussschicht 24 freigelegt ist, kann anhand einer Änderung der
Flächenbelegung durch Material des Halbleiterkörpers 2 detektiert werden. So ist vor dem Freilegen der
Anschlussschicht 24 die gesamte dem Träger 9 abgewandte
Oberseite durch Material des Halbleiterkörpers 2,
insbesondere den ersten Bereich 21, gebildet. Beim Abtragen des ersten Bereichs 21, zum Beispiel beim Dünnen durch
Polieren oder Ätzen, wird der dielektrische Spiegel 4
freigelegt, welcher in vertikaler Richtung V die
Anschlussschicht 24 überragt oder bündig mit dieser
abschließt. Das heißt, die Flächenbelegung mit
Halbleitermaterial ändert sich von einer vollständig durch Halbleitermaterial gebildeten Oberfläche zu einer Oberfläche, die teilweise mit Material des dielektrischen Spiegels 4 gebildet ist. Dies kann beispielsweise optisch oder durch
Änderung der Abtragrate pro Zeiteinheit festgestellt werden. Im Verfahrensschritt der Figur 2J dient der dielektrische Spiegel 4 also als Markerschicht für das Erreichen der
Anschlussschicht 24. Das stellenweise Abtragen des
Halbleiterkörpers, also die Mesaätzung, erfolgt hier tiefer als im ersten Ausführungsbeispiel des hier beschriebenen Verfahrens, damit der dielektrische Spiegel 4 weitgehend unterhalb der Anschlussschicht 24 angeordnet wird, sodass er durch das nachfolgende Freilegen der Anschlussschicht 24 weitgehend entfernt wird. Auf diese Weise können nicht gewünschte Seitenemissionen im Betrieb des lichtemittierenden Halbleiterchips effizient unterbunden werden.
Es resultiert eine Anordnung, bei der an der dem Träger 9 abgewandten Oberseite die Anschlussschicht 24 bündig mit dem dielektrischen Spiegel 4 abschließt.
Im nächsten Verfahrensschritt, Figur 2K, wird eine zweite Stromaufweitungsschicht ganzflächig an der dem Träger 9 abgewandten Seite aufgebracht. Die zweite
Stromaufweitungsschicht 10 überdeckt die Anschlussschicht 24 vollständig. Die zweite Stromaufweitungsschicht 10 ist beispielsweise mit ITO gebildet und weist eine Dicke von 30 nm auf. Die zweite Stromaufweitungsschicht 10 steht dabei mit der Anschlussschicht 24 in direktem Kontakt.
Im nächsten Verfahrensschritt, Figur 2L, wird eine
Auskoppelschicht 11, die beispielsweise mit Titandioxid oder b2Ü5 gebildet sein kann, auf der dem Träger 9 abgewandten
Oberseite der zweiten Stromaufweitungsschicht 10 aufgebracht. Die Auskoppelschicht 11 kann beispielsweise eine Dicke von 2 ym aufweisen und im nachfolgenden Verfahrensschritt, Figur 2M, durch reaktives Ionenätzen zu Lichtauskoppelstrukturen strukturiert werden. Die Lichtauskoppelstrukturen der
Auskoppelschicht 11 bilden beispielsweise Erhebungen auf der zweiten StromaufWeitungsschicht 10 aus, die einen
Lichtaustritt aus dem Halbleiterkörper 2 im Betrieb des
Halbleiterchips wahrscheinlicher machen.
Im nächsten Verfahrensschritt, Figur 2N, wird der Träger 9 optional gedünnt, und es werden Sägegräben von der dem Träger 9 abgewandten Seite her erzeugt, die sich bis zum Träger 9 erstrecken. Dabei kann die Auskoppelschicht 11 mittels einer Schutzschicht 12, die beispielsweise durch einen
wasserlöslichen Lack gebildet sein kann, geschützt werden. Ferner wird an der der Schutzschicht 12 abgewandten Seite des Trägers 9 eine Kontaktschicht 13 aufgebracht, über die der lichtemittierende Halbleiterchip im Betrieb beispielsweise p- seitig kontaktiert werden kann.
Im nachfolgenden Verfahrensschritt, Figur 20, kann die zweite Stromaufweitungsschicht 10 an den Rändern des herzustellenden lichtemittierenden Halbleiterchips durch Ausbildung einer Hohlkehle 14 zurückgezogen werden. Auf diese Weise können Kurzschlüsse am Chiprand im Betrieb des Halbleiterchips verhindert werden.
Die Figur 2P zeigt den resultierenden optoelektronischen Halbleiterchip gemäß des zweiten Ausführungsbeispiels. Im Unterschied zum ersten Ausführungsbeispiel schließt der
Halbleiterkörper 2 an seiner der Lichtaustrittsseite 100a zugewandten Seite bündig mit dem dielektrischen Spiegel 4 ab oder wird vom dielektrischen Spiegel 4 in vertikaler Richtung überragt . In Verbindung mit den Figuren 3A bis 3P ist ein weiteres Ausführungsbeispiel eines hier beschriebenen
Herstellungserfahrens erläutert. Das Herstellungsverfahren verläuft zunächst wie in Verbindung mit den Figuren 1A bis 1R beschrieben.
Zunächst wird, wie in der Figur 3A dargestellt, ein Substrat 1 bereitgestellt, bei dem es sich beispielsweise um ein
Aufwachssubstrat handelt, das mit Saphir gebildet ist oder aus Saphir besteht.
Auf das Substrat 1 wird der Halbleiterkörper 2 beispielsweise epitaktisch abgeschieden. Der Halbleiterkörper 2 umfasst einen ersten Bereich 21, bei dem es sich beispielsweise um einen n-leitenden Bereich handelt, einen aktiven Bereich 22, der im Betrieb des fertiggestellten Halbleiterchips zur
Erzeugung von Licht eingerichtet ist, und einen zweiten
Bereich 23, der beispielsweise ein p-leitender Bereich sein kann .
Im ersten Bereich 21 des Halbleiterkörpers 2 ist die
Anschlussschicht 24 angeordnet, die in Wachstumsrichtung R beidseitig von weiterem Material des ersten Bereichs 21 umgeben ist. Die Anschlussschicht 24 erstreckt sich dabei beispielsweise parallel zu einer Haupterstreckungsebene des Halbleiterkörpers 2 über dessen gesamten Querschnitt. Die Anschlussschicht 24 zeichnet sich durch eine besonders hohe n-Dotierung mit einer Dotierstoffkonzentration von wenigstens ]_ Q18 pro cm3 aus .
Im nachfolgenden Verfahrensschritt, Figur 3B, wird die ersten Stromaufweitungsschicht 3 auf die dem Substrat 1 abgewandte Oberseite des zweiten Bereichs 23 aufgebracht, bei der es sich beispielsweise um eine dünne ITO-Schicht handelt. Die Dicke der ersten Stromaufweitungsschicht 3 beträgt
beispielsweise höchstens 50 nm, insbesondere zum Beispiel zirka 15 nm.
Im in Verbindung mit der Figur 3C dargestellten
Verfahrensschritt wird ein dielektrischer Spiegel 4 auf die freiliegende Außenfläche der ersten Stromaufweitungsschicht 3 aufgebracht, der beispielsweise eine Vielzahl erster
Spiegelschichten 41 und zweiter Spiegelschichten 42 umfasst, die sich im Hinblick auf ihren Brechungsindex und ihre Dicke voneinander unterscheiden können.
Nachfolgend, Figur 3D, erfolgt ein stellenweises Abtragen des Halbleiterkörpers 2 von der dem Substrat 1 abgewandten Seite bis unterhalb der Anschlussschicht 24. Wie beispielsweise in Verbindung mit den Figuren 1A bis 1R beschrieben, kann das stellenweise Abtragen des Halbleiterkörpers 2 an einer AlGaN- Schicht stoppen, die eine hohe Aluminiumkonzentration und eine geringe Galliumkonzentration aufweist.
Im nachfolgenden Verfahrensschritt, Figur 3E, wird eine
Passivierung 5 als Schicht auf die dem Substrat 1 abgewandte und freiliegende Anordnung aus Halbleiterkörper 2, erster Stromaufweitungsschicht 3 und dielektrischem Spiegel 4 aufgebracht .
Im Unterschied zum in Verbindung mit den Figuren 1A bis 1R beschriebenen Ausführungsbeispiel des hier beschriebenen Verfahrens folgt im nachfolgenden Verfahrensschritt, siehe
Figur 3F, das Aufbringen eines weiteren metallischen Spiegels 16 an der dem Substrat 1 abgewandten Seite der Passivierung 5. Der weitere metallischen Spiegel 16 wird beispielsweise durch Sputtern abgeschieden und nachfolgend strukturiert. Ferner ist eine strukturierte Abscheidung des weiteren metallischen Spiegels 16 mittels einer Maskenschicht möglich. Der weitere metallische Spiegel 16 weist an der dem
dielektrischen Spiegel 4 abgewandten Oberseite der
Passivierung Öffnungen 16a auf, durch die hindurch später eine Kontaktierung zum Halbleiterkörper 2 hin erfolgt. Ferner ist der weitere metallische Spiegel 16 an den Rändern eines jeden herzustellenden Halbleiterchips derart strukturiert, dass er sich nicht bis zum Rand erstreckt, sondern
beispielsweise wenigstens 10 ym vom Rand zurückgezogen ist. Das heißt, die Gräben zwischen den unstrukturierten Bereichen des Halbleiterkörpers 2 sind nicht vollständig vom Material des weiteren metallischen Spiegels 16 bedeckt, sondern der weitere metallische Spiegel 16 ist dort zum Beispiel
stellenweise entfernt.
Im nächsten Verfahrensschritt, Figur 3G, wird eine
Planarisierung 8 aufgebracht, die beispielsweise mit einem
Metall wie Nickel oder einem elektrisch isolierenden Material wie SiC>2 erzeugt werden kann. Die Planarisierung 8 überdeckt zunächst auch den weiteren metallischen Spiegel 16 und wird beispielsweise mittels chemisch-mechanischem Polierens gedünnt, bis der weitere metallische Spiegel 16 freigelegt ist .
Der weitere metallische Spiegel 16 ist beispielsweise mit Aluminium gebildet oder besteht aus Aluminium, sodass das Freilegen des weiteren metallischen Spiegels 16 durch das Auftreten von Aluminium detektiert werden kann. Die Öffnungen im weiteren metallischen Spiegel 16 an der dem dielektrischen Spiegel 4 abgewandten Seite der Passivierung sind mit dem Material der Planarisierung 8 gefüllt, wobei das Material der Planarisierung 8 in den Öffnungen bündig mit dem weiteren metallischen Spiegel 16 abschließt. Das heißt, die Öffnungen 16a im weiteren metallischen Spiegel 16 sind zum Beispiel vollständig mit dem Material der Planarisierung 8 befüllt . Im nachfolgenden Verfahrensschritt, Figur 3H, wird eine weitere Passivierung 17, die beispielsweise mit S1O2 gebildet sein kann, auf die dem Substrat 1 abgewandte freiliegende Oberfläche der Anordnung aufgebracht. Die weitere
Passivierung 17 überdeckt die Planarisierung 8 sowie den weiteren metallischen Spiegel 16 und befindet sich mit diesen stellenweise in direktem Kontakt.
Im nachfolgenden Verfahrensschritt, Figur 31, erfolgt das Einbringen von Öffnungen 6, welche sich durch das Gebiet der Öffnungen 16a in der weiteren metallischen Schicht 16 erstrecken. Die Öffnungen 6 erstrecken sich von der dem
Substrat 1 abgewandten Oberseite bis hin zur ersten
Stromaufweitungsschicht 3. Die Öffnungen 6 werden
beispielsweise durch reaktives Ionenätzen erzeugt, welches selektiv auf dem Material der ersten Stromaufweitungsschicht 3, zum Beispiel ITO, stoppt.
Im nächsten Verfahrensschritt, Figur 3J, erfolgt das
Aufbringen eines metallischen Spiegels 7 an der dem weiteren metallischen Spiegel 16 abgewandten Oberseite der weiteren Passivierung 17. Der metallische Spiegel 7 kann
beispielsweise mit Rhodium oder mit TiRh gebildet sein. Der metallische Spiegel 7 erstreckt sich durch die Öffnung hindurch bis zur ersten StromaufWeitungsschicht 3, wo er diese elektrisch kontaktiert. Für den Fall, dass die
Planarisierung mit einem elektrisch leitenden Material wie Nickel gebildet ist, ist es möglich, dass die Seitenflächen der Öffnung 6 vor dem Aufbringen des metallischen Spiegels 7 durch eine Isolationsschicht passiviert werden, um einen elektrischen Kontakt zwischen dem metallischen Spiegel 7 und dem weiteren metallischen Spiegel 16 zu verhindern.
Insgesamt ist der metallische Spiegel 7 also vorzugswiese derart angeordnet, dass er den weiteren metallischen Spiegel 16 nicht berührt und sich nicht in elektrisch leitendem
Kontakt mit diesem befindet.
In den nächsten Verfahrensschritten, siehe Figuren 3K und 3L, wird ein Träger 9, der beispielsweise mit Silizium gebildet sein kann, an der dem Substrat abgewandten Seite aufgebracht und das Substrat 1 wird entfernt.
Im nachfolgenden Verfahrensschritt, Figur 3M, erfolgt ein Freilegen der Anschlussschicht 24 von der dem Substrat 1 vor dem Ablösen des Substrats 1 zugewandten Seite her durch
Entfernen eines Teils des ersten Bereichs 21. Das Freilegen kann beispielsweise wie in Verbindung mit der Figur IL beschrieben erfolgen.
In Verbindung mit der Figur 3N ist ein Verfahrensschritt beschrieben, bei dem eine Isolierung 18, beispielsweise mittels eines ALD (Atomic Layer Deposition) -Verfahren auf die dem Träger 9 abgewandte freiliegende Oberseite
aufgebracht wird. In Verbindung mit der Figur 30 ist gezeigt, dass die
Isolierung 18 strukturiert werden kann, um ein beispielsweise metallisches Anschlusselement 15 abzuscheiden, das mit der Anschlussschicht 24 in direktem Kontakt stehen kann und beispielsweise zur n-Seite hin Kontaktierung des
Halbleiterchips dient. Bei dem Anschlusselement 15 kann es sich beispielsweise um ein zur Drahtkontaktierung
ausgebildetes Bondpad handeln. Im nachfolgenden Verfahrensschritt, Figur 3P, wird eine
Auskoppelschicht 11 wie beispielsweise in Verbindung mit den Figuren IN und 1P beschrieben ausgebildet.
Insgesamt resultiert der lichtemittierende Halbleiterchip der Figur 3P, der neben dem dielektrischen Spiegel 4 und dem metallischen Spiegel 7 einen weiteren metallischen Spiegel 16 aufweist, der potentialfrei ist und im Betrieb des
lichtemittierenden Halbleiterchips nicht kontaktiert wird. Vielmehr ist der weitere metallische Spiegel 16 von
elektrisch isolierendem Material der Schichten 8, 17 und 5 komplett umschlossen. Mit Vorteil kann daher ein
hochreflektierendes Material wie beispielsweise Aluminium zur Bildung des weiteren metallischen Spiegels 16 Verwendung finden, ohne dass die Migration von Ionen des Metalls im Betrieb des lichtemittierenden Halbleiterchips auftritt.
Der lichtemittierende Halbleiterchip, wie er in der Figur 3P dargestellt ist, ist über das zentral angeordnete
Anschlusselement 15 elektrisch kontaktierbar . Mit Vorteil kann daher auf die in Verbindung mit den Figuren 1 und 2 dargestellte zweite StromaufWeitungsschicht 10 verzichtet werden, was den Herstellungsaufwand reduzieren kann.
Nachteilig ist, dass das zentral angeordnete Anschlusselement 15 an der Lichtaustrittsseite 100a des Halbleiterchips angeordnet ist und daher zur Abschattung und Reflexion von durchtretendem Licht führen kann. Es ist jedoch möglich, die n-seitige Kontaktierung des lichtemittierenden Halbleiterchips des Ausführungsbeispiels der Figur 3P als randseitiges Anschlusselement 15, wie es beispielsweise in der Figur 1R dargestellt ist, auszuführen. Darüber hinaus ist es möglich, das zentrale Anschlusselement 15 der Figur 3P bei den in Verbindung mit den Figuren 1R und 2P beschriebenen lichtemittierenden Halbleiterchips
alternativ zur randseitigen Kontaktierung anzuwenden. Darüber hinaus ist es auch möglich, den weiteren metallischen Spiegel
16 beim Ausführungsbeispiel der Figur 2 anzuwenden, bei dem die Passivierung 5 durch den dielektrischen Spiegel 4 ersetzt ist .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Es wird die Priorität der deutschen Patentanmeldung DE
102016104965.4 beansprucht, deren Offenbarung hiermit
ausdrücklich durch Rückbezug aufgenommen ist. Bezugs zeichenliste
1 Substrat
2 Halbleiterkörper
21 erster Bereich
22 aktiver Bereich
23 zweiter Bereich
24 Anschlussschicht
3 erste Stromaufweitungsschicht
4 dielektrische Spiegel
41 erste Spiegelschicht
42 zweite Spiegelschicht
5 Passivierung
6 Öffnung
7 metallische Spiegel
8 Planarisierung
9 Träger
10 zweite Stromaufweitungsschicht
11 Auskoppelschicht
12 Schutzschicht
13 KontaktSchicht
14 Hohlkehle
15 Anschlusselement
16 weiterer metallischer Spiegel
16a Öffnung
17 weitere Passivierung
18 Isolierung
100 Halbleiterchip
100a Lichtaustrittsseite

Claims

Patentansprüche
1. Lichtemittierender Halbleiterchip (100) mit
- einem Halbleiterkörper (2) umfassend einen aktiven Bereich (22), der zur Erzeugung von Licht ausgebildet ist,
- einem dielektrischen Spiegel (4), der mit einem elektrisch isolierenden Material gebildet ist, und
- einem metallischen Spiegel (7), der mit einem elektrisch leitenden Material gebildet ist, wobei
- sich der Halbleiterkörper (2) zu einer Lichtaustrittsseite (100 a) hin aufweitet,
- der dielektrische Spiegel (4) an einer der
Lichtaustrittsseite (100 a) abgewandten Seite des
Halbleiterkörpers (2) angeordnet ist,
- der metallische Spiegel (7) an der dem Halbleiterkörper (2) abgewandten Seite des dielektrischen Spiegels (4) angeordnet ist,
- der metallische Spiegel (7) durch zumindest eine Öffnung (6) im dielektrischen Spiegel (4) den Halbleiterkörper (2) elektrisch kontaktiert, und
- der dielektrische Spiegel (4) abgesehen von der zumindest einen Öffnung (6) den Halbleiterkörper (2) an seiner der Lichtaustrittsseite (100a) abgewandten Seite vollständig überdeckt .
2. Lichtemittierender Halbleiterchip (100) nach dem
vorherigen Anspruch,
bei dem der dielektrische Spiegel (4) eine Mehrzahl von ersten Spiegelschichten (41) und von zweiten Spiegelschichten (42) umfasst, wobei sich die ersten Spiegelschichten (41) und die zweiten Spiegelschichten (42) hinsichtlich ihres
Brechungsindex voneinander unterscheiden.
3. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem eine erste Stromaufweitungsschicht zwischen dem
Halbleiterkörper (2) und dem dielektrischen Spiegel (4) angeordnet ist, wobei die erste Stromaufweitungsschicht (3) den Halbleiterkörper (2) an seiner der Lichtaustrittsseite (100a) abgewandten Seite vollständig überdeckt und in
lateralen Richtungen bündig mit diesem abschließt.
4. Lichtemittierender Halbleiterchip (100) nach dem
vorherigen Anspruch,
bei dem der dielektrische Spiegel (4) in direktem Kontakt mit der ersten Stromaufweitungsschicht (3) steht.
5. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem eine Planarisierung (8) den Halbleiterkörper (2) in lateralen Richtungen vollständig umgibt, wobei die
Planarisierung (8) entlang einer vertikalen Richtung eine Dicke aufweist, die größer ist als die Dicke des
Halbleiterkörpers (2) entlang der vertikalen Richtung.
6. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem der Halbleiterkörper (2) an der Lichtaustrittsseite (100a) in den lateralen Richtungen vollständig von einem elektrisch isolierenden Material (4, 5) umgeben ist und bündig mit dem elektrisch isolierenden Material (4, 5) abschließt oder von dem elektrisch isolierenden Material (4, 5) in der vertikalen Richtung überragt wird, wobei das elektrisch isolierende Material durch einen Teil des
dielektrischen Spiegels (4) und/oder durch einen Teil einer Passivierung (5) gebildet ist.
7. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem ein Anschlusselement (15) zur elektrischen
Kontaktierung des aktiven Bereichs (22) den Halbleiterkörper (2) in lateralen Richtungen umgibt, wobei das
Anschlusselement (15) lateral beabstandet zum
Halbleiterkörper (2) angeordnet ist.
8. Lichtemittierender Halbleiterchip (100) nach dem
vorherigen Anspruch,
bei dem das Anschlusselement (15) an der einem Träger (9) für den Halbleiterkörper (2) abgewandten Seite des elektrisch isolierenden Materials (4, 5) angeordnet ist.
9. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem ein weiterer metallischer Spiegel (16) stellenweise zwischen dem dielektrischen Spiegel (4) und dem metallische Spiegel (7) angeordnet ist, wobei sich der metallische
Spiegel (7) stellenweise durch den weiteren metallischen Spiegel (16) zum Halbleiterkörper (2) erstreckt.
10. Lichtemittierender Halbleiterchip (100) nach einem der vorherigen Ansprüche,
bei dem der weitere metallische Spiegel (16) im Betrieb des lichtemittierende Halbleiterchips (100) potentialfrei ist.
11. Verfahren zur Herstellung eines lichtemittierenden
Halbleiterchips (100) mit den folgenden Schritten:
- Bereitstellen eines Substrats (1),
- Aufbringen eines Halbleiterkörpers (2) umfassend einen ersten Bereich (21) mit einer Anschlussschicht (24), einen aktiven Bereich (22) an der dem Substrat (1) abgewandten Seite des ersten Bereichs (21) und einen zweiten Bereich (23) an der dem ersten Bereich (21) abgewandten Seite des aktiven Bereichs ( 52 ) ,
- stellenweises Abtragen des Halbleiterkörpers (2) von der dem Substrat (1) abgewandten Seite bis unterhalb der
Anschlussschicht (24),
- Ablösen des Substrats (1), und
- Freilegen der Anschlussschicht (24) von der dem Substrat
(1) vor dem Ablösen des Substrats (1) zugewandten Seite her durch Entfernen eines Teils des ersten Bereichs (21) .
12. Verfahren nach dem vorherigen Anspruch,
wobei das Freilegen der Anschlussschicht (24) anhand einer Änderung der Flächenbelegung durch Material des
Halbleiterkörpers (2) detektiert wird.
13. Verfahren nach einem der beiden vorherigen Ansprüche, wobei vor dem stellenweisen Abtragen des Halbleiterkörpers
(2) eine erste StromaufWeitungsschicht (3) an der dem aktiven Bereich (23) abgewandten Seite des zweiten Bereichs (22) auf den zweiten Bereich (22) aufgebracht wird, wobei die erste Stromaufweitungsschicht (3) beim stellenweisen Abtragen des Halbleiterkörpers (2) ebenfalls stellenweise entfernt wird.
14. Verfahren nach einem der drei vorherigen Ansprüche, wobei vor dem stellenweisen Abtragen des Halbleiterkörpers (2) ein dielektrischer Spiegel (2) an der dem aktiven Bereich (23) abgewandten Seite des zweiten Bereichs (22) aufgebracht wird .
15. Verfahren nach dem vorherigen Anspruch, wobei der dielektrische Spiegel (2) beim stellenweisen Abtragen des Halbleiterkörpers (2) ebenfalls stellenweise entfernt wird.
16. Verfahren nach einem der fünf vorherigen Ansprüche, wobei ein lichtemittierender Halbleiterchip (100) nach der Ansprüche 1 bis 10 hergestellt wird.
PCT/EP2017/056153 2016-03-17 2017-03-15 Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips WO2017158046A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/081,159 US10573787B2 (en) 2016-03-17 2017-03-15 Light-emitting semiconductor chip and method for producing a light-emitting semiconductor chip
DE112017001345.3T DE112017001345A5 (de) 2016-03-17 2017-03-15 Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016104965.4A DE102016104965A1 (de) 2016-03-17 2016-03-17 Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102016104965.4 2016-03-17

Publications (1)

Publication Number Publication Date
WO2017158046A1 true WO2017158046A1 (de) 2017-09-21

Family

ID=58314231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/056153 WO2017158046A1 (de) 2016-03-17 2017-03-15 Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips

Country Status (3)

Country Link
US (1) US10573787B2 (de)
DE (2) DE102016104965A1 (de)
WO (1) WO2017158046A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017107198A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
DE102018119622A1 (de) * 2018-08-13 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2023018592A1 (en) * 2021-08-13 2023-02-16 Lumileds Llc Semiconductor light-emitting device with near-field multi-layer reflector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US20070114552A1 (en) * 2005-11-23 2007-05-24 Samsung Electro-Mechanics Co., Ltd. Vertical gallium-nitride based light emitting diode
US20090267096A1 (en) * 2008-04-25 2009-10-29 Samsung Electronics Co., Ltd. Luminous devices, packages and systems containing the same, and fabricating methods thereof
US20110272724A1 (en) * 2010-05-04 2011-11-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Algainp-based light-emitting diode with double reflective layers and fabrication method thereof
US20140367717A1 (en) * 2013-06-18 2014-12-18 Lsi Corporation Semiconductor optical emitting device with metallized sidewalls
EP1277240B1 (de) 2000-04-26 2015-05-20 OSRAM Opto Semiconductors GmbH Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035900A1 (de) 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
EP1277240B1 (de) 2000-04-26 2015-05-20 OSRAM Opto Semiconductors GmbH Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements
US20070114552A1 (en) * 2005-11-23 2007-05-24 Samsung Electro-Mechanics Co., Ltd. Vertical gallium-nitride based light emitting diode
US20090267096A1 (en) * 2008-04-25 2009-10-29 Samsung Electronics Co., Ltd. Luminous devices, packages and systems containing the same, and fabricating methods thereof
US20110272724A1 (en) * 2010-05-04 2011-11-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Algainp-based light-emitting diode with double reflective layers and fabrication method thereof
US20140367717A1 (en) * 2013-06-18 2014-12-18 Lsi Corporation Semiconductor optical emitting device with metallized sidewalls

Also Published As

Publication number Publication date
US20190019921A1 (en) 2019-01-17
US10573787B2 (en) 2020-02-25
DE102016104965A1 (de) 2017-09-21
DE112017001345A5 (de) 2018-11-29

Similar Documents

Publication Publication Date Title
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP2612372B1 (de) Leuchtdiodenchip
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102013105870A1 (de) Optoelektronischer Halbleiterchip
EP2980864B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE102012107921A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2332183A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2017121701A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102013107531A1 (de) Optoelektronischer Halbleiterchip
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112017001345

Country of ref document: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17710926

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17710926

Country of ref document: EP

Kind code of ref document: A1