DE112016000546T5 - Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Download PDF

Info

Publication number
DE112016000546T5
DE112016000546T5 DE112016000546.6T DE112016000546T DE112016000546T5 DE 112016000546 T5 DE112016000546 T5 DE 112016000546T5 DE 112016000546 T DE112016000546 T DE 112016000546T DE 112016000546 T5 DE112016000546 T5 DE 112016000546T5
Authority
DE
Germany
Prior art keywords
semiconductor
substrate
layer
semiconductor layer
bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016000546.6T
Other languages
English (en)
Inventor
Matthew Meitl
Christopher Bower
Tansen Varghese
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
X Celeprint Ltd
Original Assignee
Osram Opto Semiconductors GmbH
X Celeprint Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH, X Celeprint Ltd filed Critical Osram Opto Semiconductors GmbH
Publication of DE112016000546T5 publication Critical patent/DE112016000546T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements

Abstract

Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen angegeben, wobei eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem aktiven Bereich, der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist, auf ein Substrat aufgebracht wird. Eine Kontaktstruktur zur elektrischen Kontaktierung der ersten Halbleiterschicht und der zweiten Halbleiterschicht wird gebildet. Die Halbleiterschichtenfolge wird in eine Mehrzahl von Halbleiterkörpern durch Bilden zumindest eines Grabens, der die Halbleiterkörper trennt, strukturiert. Eine Isolationsschicht wird aufgebracht, die den Graben und vertikale Flächen der Halbleiterkörper bedeckt. Eine Vielzahl von Ankerelementen wird durch Strukturieren der Isolationsschicht in einem Bereich gebildet, der den Graben bedeckt. Das Substrat wird lokal von den Halbleiterkörpern gelöst, wobei die Ankerelemente an dem Substrat befestigt bleiben. Zumindest ein Halbleiterkörper mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem aktiven Bereich zusammen mit einer dazugehörigen Kontaktstruktur wird durch Trennen der Ankerelemente von dem Substrat wahlweise aufgegriffen. Des Weiteren wird ein Halbleiterbauelement angegeben, das nach dem oben genannten Verfahren hergestellt ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements und ein Halbleiterbauelement.
  • Flächenbeleuchtung mithilfe von LEDs erfordert eine große Anzahl kleiner LEDs, die mittels Chip-Bondens auf einem Träger zu befestigen sind. Dies ist zeitaufwändig und teuer, wenn Standardverfahren zur Herstellung der LEDs und Standard-Chipbond-Techniken eingesetzt werden.
  • Eine Aufgabe der Erfindung besteht darin, ein besonders flexibles Verfahren zur Herstellung eines Halbleiterbauelements oder einer Vielzahl von Halbleiterbauelementen anzugeben, und ferner ein Halbleiterbauelement anzugeben, welches auf einfache und kostengünstige Weise herstellbar ist.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche betreffen Weiterentwicklungen und weitere Ausführungsformen.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterbauelements oder einer Vielzahl von Halbleiterbauelementen wird ein Substrat bereitgestellt. Das Substrat kann strukturiert oder flach sein. Beispielsweise ist das Substrat strahlungsdurchlässig, insbesondere transparent. Bei dem Substrat handelt es sich beispielsweise um ein Aufwachssubstrat, welches in diesem Fall unter anderem aus Saphir oder Silizium bestehen kann oder Saphir oder Silizium enthalten kann.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung des Halbleiterbauelements wird eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem aktiven Bereich auf das Substrat aufgebracht, beispielsweise epitaktisch aufgewachsen.
  • Die Halbleiterschichtfolge weist eine erste Hauptfläche, die dem Substrat zugewandt ist, und eine zweite Hauptfläche, die dem Substrat abgewandt ist, auf. Die erste Hauptfläche ist beispielsweise einer Fläche des Substrats zugewandt. Die Oberfläche des Substrats kann strukturiert sein, so dass die erste Hauptfläche ebenfalls strukturiert ist. Insbesondere bildet die erste Hauptfläche die strukturierte Oberfläche des der Halbleiterschichtenfolge zugewandten Substrats nach. Insbesondere begrenzen die erste und die zweite Hauptfläche die Halbleiterschichtenfolge in einer vertikalen Richtung. Unter einer vertikalen Richtung wird eine Richtung verstanden, die quer, beispielsweise senkrecht, zu einer Haupterstreckungsebene des aktiven Bereichs verläuft. Eine seitliche Richtung verläuft parallel zu der Haupterstreckungsebene des aktiven Bereichs. Insbesondere sind die seitliche Richtung und die vertikale Richtung zueinander senkrecht.
  • Beispielsweise ist die erste Halbleiterschicht als n-leitende Schicht ausgebildet, und die zweite Halbleiterschicht ist als p-leitende Schicht ausgebildet, oder umgekehrt. Zum Beispiel ist der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Insbesondere handelt es sich bei dem aktiven Bereich um einen pn-Übergangsbereich, der zur Erzeugung oder zur Detektion elektromagnetsicher Strahlung während des Betriebs des Halbleiterbauelements eingerichtet ist.
  • Die Halbleiterschichtenfolge basiert beispielsweise auf einem Gruppe III-V Verbindungshalbleitermaterial, welches zumindest ein Element aus Hauptgruppe III, wie etwa Al, Ga, In, und ein Element aus Hauptgruppe V, wie etwa N, P, As, aufweist. Insbesondere umfasst der Begriff „III-V Halbleiterverbindungsmaterial” die Gruppe der binären, tertiären und quaternären Verbindungen, die zumindest ein Element aus Hauptgruppe III und zumindest ein Element aus Hauptgruppe V enthalten, beispielsweise Nitrid und Phosphid-Verbindungshalbleiter. N-leitende und p-leitende Schichten können jeweils mittels geeigneter Dotierung des Halbleitermaterials hergestellt werden. Die Halbleiterschichtenfolge kann ebenfalls auf einem Gruppe-II-VI Verbindungshalbleitermaterial basieren.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Kontaktstruktur aufweisend zumindest einen ersten Kontaktbereich, einen zweiten Kontaktbereich und einen Durchkontakt auf der Seite der zweiten Hauptfläche ausgebildet. Der Durchkontakt ist beispielsweise mit dem ersten Kontaktbereich elektrisch verbunden. Zur elektrischen Kontaktierung der ersten Halbleiterschicht kann sich der Durchkontakt von der zweiten Hauptfläche durch die zweite Halbleiterschicht und den aktiven Bereich hindurch in die erste Halbleiterschicht erstrecken. Es ist ebenfalls möglich, dass sich der Durchkontakt auch durch die erste Halbleiterschicht hindurch erstreckt. Der zweite Kontaktbereich ist beispielsweise mit der zweiten Halbleiterschicht elektrisch verbunden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge in eine Vielzahl von Halbleiterkörpern strukturiert. Die Halbleiterschichtenfolge kann in eine Vielzahl von Halbleiterkörpern unterteilt werden, zum Beispiel mittels Bildung von zumindest einem oder einer Vielzahl von Gräben, welche die Halbleiterkörper in seitlicher Richtung voneinander trennen.
  • Die Strukturierung der Halbleiterschichtenfolge kann beispielsweise durch ein Ätzverfahren und/oder ein Lasertrennverfahren zur Bildung des Mesa-Grabens oder der Vielzahl von Gräben erfolgen. Der Graben kann sich von der dem Substrat abgewandten zweiten Hauptfläche der Halbleiterschichtenfolge bis zur ersten Halbleiterschicht oder bis zum Substrat oder bis in das Substrat erstrecken. Der Graben kann derart gebildet werden, dass eine Bodenfläche des Grabens durch Oberflächen der ersten Halbleiterschicht und/oder des Substrats gebildet wird. Nach der Strukturierung der Halbleiterschichtenfolge sind die Halbleiterkörper insbesondere elektrisch voneinander isoliert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Isolationsschicht auf die strukturierte Halbleiterschichtenfolge aufgebracht, wobei die Isolationsschicht den Graben oder die Vielzahl von Gräben und vertikale Oberflächen der Halbleiterkörper bedeckt. Bei der Isolationsschicht kann es sich um eine dielektrische Schicht handeln, die beispielsweise Silizium wie etwa Siliziumoxid oder Siliziumnitrid enthält. Die Isolationsschicht kann auf die Halbleiterkörper beispielsweise durch Sputtern oder Beschichten wie etwa chemische oder physikalische Dampfphasenabscheidung aufgebracht werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von Ankerelementen durch Strukturierung der Isolationsschicht in dem den Graben bedeckenden Bereich gebildet. Insbesondere sind die Ankerelemente innerhalb des Grabens oder der Gräben gebildet. In diesem Fall sind die Ankerelemente in Draufsicht seitlich von den aktiven Bereichen der Halbleiterkörper angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Substrat lokal von den Halbleiterkörpern gelöst. Das lokale Lösen des Substrats von den Halbleiterkörpern bedeutet, dass das Substrat dann keinen unmittelbaren physischen Kontakt mehr mit den Halbleiterkörpern hat, insbesondere zumindest in Bereichen, die von den aktiven Bereichen oder den ersten Halbleiterschichten der Halbleiterkörper bedeckt sind. Die Halbleiterkörper können jedoch weiterhin mittelbar mit dem Substrat verbunden sein, beispielsweise durch die Ankerelemente, die seitwärts der Halbleiterkörper angeordnet sind.
  • Die lokale Ablösung des Substrats kann nach dem Bilden der Ankerelemente erfolgen. Während oder nach dem Schritt des lokalen Ablösens des Substrats von den Halbleiterkörpern bleiben die Ankerelemente insbesondere unmittelbar oder mittelbar an dem Substrat befestigt. In diesem Fall können die Halbleiterkörper zumindest während des Schritts des lokalen Ablösens des Substrats an Ort und Stelle gehalten werden. Nach dem Schritt des lokalen Ablösens des Substrats von den Halbleiterkörpern wird das Substrat von den Halbleiterkörpern und/oder von der Halbleiterschichtenfolge insbesondere zumindest in denjenigen Bereichen gelöst, die von den aktiven Bereichen der Halbleiterkörper bedeckt sind. Das Substrat ist jedoch bevorzugt an den Ankerelementen und/oder Teilen der ersten Halbleiterschicht, die von den Ankerelementen bedeckt sind, befestigt. In diesem Fall sind die Halbleiterkörper bevorzugt nur mittelbar durch die Ankerelemente mit dem Substrat verbunden. Das Ablösen des Substrats von den Halbleiterkörpern kann beispielsweise mittels eines Ätzverfahrens oder eines Laser-Lift-Off-Verfahrens erfolgen. Mithilfe eines Laser-Lift-Off-Verfahrens wird Strahlung beispielsweise durch das Substrat hindurch eingebracht, so dass ein Trennbereich zersetzt werden kann und die Halbleiterkörper von dem Substrat abgelöst werden können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zumindest ein Halbleiterkörper mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem aktiven Bereich zusammen mit einer dazugehörigen Kontaktstruktur wahlweise aufgegriffen durch Trennen der Ankerelemente von dem Substrat. Das Trennen der Ankerelemente von dem Substrat kann durch mechanisches Brechen der Ankerelemente oder durch Freigeben oder Auflösen der Ankerelemente von dem Substrat erfolgen. Der zumindest eine Halbleiterkörper kann dann vollständig von dem Substrat gelöst werden und auf einen Träger verbracht werden, etwa auf eine Zwischenablage oder auf eine finale Platine. Der Halbleiterkörper, der mechanisch mit dem Substrat insbesondere nur durch die Ankerelemente verbunden ist, kann wahlweise durch einen Stempel, der an dem Halbleiterkörper auf der Seite seiner zweiten Hauptfläche befestigt ist, entfernt werden. Durch Wegheben des Halbleiterkörpers von dem Substrat können die Ankerelemente, die den Halbleiterkörper an dem Substrat befestigen, mechanisch aufgebrochen oder freigegeben werden, so dass der Halbleiterkörper vollständig von dem Substrat getrennt wird. Es ist auch möglich, dass eine Vielzahl der Halbleiterkörper wahlweise gleichzeitig oder nacheinander von dem Substrat entfernt wird.
  • Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung einer Vielzahl von Halbleiterbauelementen, die jeweils einen Halbleiterkörper aufweisen, wird eine Halbleiterschichtenfolge auf ein Substrat aufgebracht, wobei die Halbleiterschichtenfolge eine erste Halbleiterschicht, eine zweite Halbleiterschicht und einen aktiven Bereich, der zwischen der ersten und zweiten Halbleiterschicht angeordnet ist, aufweist. Eine Kontaktstruktur wird zur elektrischen Kontaktierung der ersten Halbleiterschicht und der zweiten Halbleiterschicht gebildet. Zur elektrischen Kontaktierung der ersten Halbleiterschicht weist die Kontaktstruktur beispielweise zumindest einen Durchkontakt oder eine Vielzahl von Durchkontakten auf, die sich durch die zweite Halbleiterschicht und den aktiven Bereich hindurch erstreckt. Die Halbleiterschichtenfolge wird in eine Vielzahl von Halbleiterkörpern strukturiert, indem zumindest ein Graben oder eine Vielzahl von Gräben, welche die Halbleiterkörper trennen, gebildet wird. Eine Isolationsschicht wird auf die Halbleiterschichtenfolge aufgebracht, um den Graben oder die Vielzahl von Gräben und vertikale Flächen der Halbleiterkörper zu bedecken. In einem nächsten Schritt wird eine Vielzahl von Ankerelementen durch Strukturierung der Isolationsschicht in Bereichen gebildet, die den Graben oder die Vielzahl von Gräben bedecken. Nach Bilden der Ankerelemente wird das Substrat lokal von dem Halbleiterkörpern gelöst, während die Ankerelemente am Substrat befestigt bleiben. Jeder einzelne Halbleiterkörper oder eine Vielzahl der Halbleiterkörper kann dann wahlweise von dem Substrat aufgegriffen werden, indem die Ankerelemente von dem Substrat getrennt werden, wobei der Halbleiterkörper eine erste Halbleiterschicht, eine zweite Halbleiterschicht und einen aktiven Bereich zusammen mit einer dazugehörigen Kontaktstruktur aufweist.
  • Unter Verwendung der Bindung der Ankerelemente an das Aufwachssubstrat, wobei die mit den Halbleiterkörpern verbundenen Ankerelemente nach Ausbilden einer Vielzahl von Gräben, welche die Halbleiterkörper voneinander trennen oder isolieren, gebildet werden, kann jeder einzelne Halbleiterkörper durch die Ankerelemente während des Schritts des lokalen Lösens des Substrats von den Halbleiterkörpern an Ort und Stelle gehalten werden. In einem nachfolgenden Schritt können die Halbleiterkörper wahlweise aufgegriffen werden, beispielsweise durch einen Stempel, indem die Ankerelemente von dem Substrat aufgebrochen oder freigegeben werden. Die Halbleiterkörper können nacheinander oder in großer Stückzahl gleichzeitig auf einen Träger, etwa eine Zwischenablage oder eine finale Platine, verbracht werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper oder eine Vielzahl von Halbleiterkörpern in einer nach unten abstrahlenden Ausgestaltung auf einen transparenten Träger gedruckt. Eine nach unten abstrahlende Ausgestaltung bedeutet, dass der Halbleiterkörper derart auf dem Träger angeordnet wird, dass seine Strahlungsdurchtrittsfläche dem Träger zugewandt ist. Beispielsweise wird der Halbleiterkörper auf eine Verbindungsschicht aufgebracht, die auf dem Träger angeordnet ist. Die Verbindungsschicht kann eine Klebschicht und/oder eine Epoxidschicht sein, die nach dem Drucken des Halbleiterkörpers beispielsweise ausgehärtet wird. Die Ankerelemente oder Überreste der gebrochenen Ankerelemente können als seitliche Ankerstrukturen dienen, welche die mechanische Stabilität der Verbindung zwischen einem Halbleiterkörper und dem Träger zusätzlich verbessern.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Isolationsschicht strukturiert, so dass die Ankerelemente, die zu unterschiedlichen Halbleiterkörpern gehören, getrennt werden. Es ist ebenfalls möglich, dass zumindest ein Ankerbarren zwischen den Halbleiterkörpern gebildet wird, indem die Isolationsschicht in dem Bereich, der den Graben oder die Vielzahl von Gräben bedeckt, strukturiert wird, wobei die Halbleiterkörper durch die Ankerelemente mit dem Ankerbarren verbunden sind. Der Ankerbarren erstreckt sich beispielsweise entlang zumindest eines Grabens, der die Halbleiterkörper trennt. Der Ankerbarren trägt zusätzlich dazu bei, dass die Halbleiterkörper während des Schritts des Trennens des Substrats von den Halbleiterkörpern an Ort und Stelle gehalten werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zumindest ein Graben durch die zweite Halbleiterschicht sowie den aktiven Bereich hindurch in die erste Halbleiterschicht der Halbleiterschichtenfolge gebildet, so dass eine Bodenfläche des Grabens zumindest teilweise durch eine Fläche der ersten Halbleiterschicht gebildet wird. Innerhalb des Grabens kann die Isolationsschicht gebildet werden, um die erste Halbleiterschicht zu bedecken. In diesem Fall können die Ankerelemente durch Strukturierung der Isolationsschicht und insbesondere auch der ersten Halbleiterschicht derart gebildet werden, dass in einer Draufsicht die Ankerelemente die erste Halbleiterschicht innerhalb des Grabens oder der Gräben bedecken. Es ist ebenfalls möglich, dass die Isolationsschicht innerhalb des Grabens oder der Gräben in eine Vielzahl von Ankerelementen und Ankerbarren strukturiert wird, wobei die Ankerbarren ebenfalls die erste Halbleiterschicht innerhalb des Grabens oder der Gräben bedecken kann. Auf diese Weise erhöht die erste Halbleiterschicht innerhalb des Grabens oder der Gräben die mechanische Festigkeit der Ankerelemente und Ankerbarren.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden zumindest ein Graben oder eine Vielzahl von Gräben durch die Halbleiterschichtenfolge hindurch derart gebildet, dass eine Oberfläche, insbesondere eine strukturierte Oberfläche, des Substrats teilweise innerhalb des Grabens oder der Gräben freiliegt. Durch Aufbringen der Isolationsschicht, die den Graben oder die Vielzahl von Gräben bedeckt, kann die Isolationsschicht in das strukturierte Substrat derart eindringen, dass die Isolationsschicht und die zu bildenden Ankerelemente auf dem Substrat verankert werden. Eine Grenzfläche zwischen dem Substrat und der Isolationsschicht ist aufgrund der strukturierten Oberfläche des Substrats vergrößert, so dass eine Haftfläche für die Ankerelemente und/oder für die Ankerbarren auf der strukturierten Oberfläche vergrößert wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Substrat lokal mittels eines Laser-Lift-Off-Verfahrens von den Halbleiterkörpern gelöst. Das Substrat wird beispielsweise durch ein Material gebildet, das strahlungsdurchlässig ist, insbesondere transparent für Strahlung, die in dem Laser-Lift-Off-Verfahren eingesetzt wird. Das Substrat enthält beispielsweise Galliumnitrid oder Siliziumkarbid oder Saphir. Die Strahlung kann spezifisch und gezielt auf die Halbleiterkörper gerichtet werden. Ferner können die Halbleiterkörper aufgrund der unterschiedlichen Absorptionskoeffizienten des Materials der Halbleiterkörper und des Materials der Ankerelemente und/oder der Ankerbarren von dem Substrat getrennt werden, während die Ankerelemente und/oder Ankerbarren an dem Substrat befestigt bleiben. Daher können mithilfe eines Laser-Lift-Off-Verfahrens die Halbleiterkörper wahlweise lokal auf vereinfachte Art und Weise von dem Substrat gelöst werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Substrat mittels eines Ätzverfahrens lokal von den Halbleiterkörpern getrennt. Die Halbleiterkörper können durch ein Nass-Ätzmittel unterätzt werden. Insbesondere wird ein richtungsgebundenes Ätzverfahren zur Trennung des Substrats von den Halbleiterkörpern verwendet. Die Ankerelemente und Ankerbarren können ausgelegt sein, das richtungsgebundene Ätzen auszunutzen. Die Ankerbarren können derart gebildet sein, dass das Substrat nur in einer seitlichen Richtung, die parallel zu den Ankerbarren ist, geätzt wird, und nicht entlang einer seitlichen Richtung geätzt wird, die senkrecht zu den Ankerbarren verläuft. In diesem Fall kann das Substrat aus Silizium gebildet sein. Für das Richtungsätzen können Nass-Ätzmittel wie KOH Verwendung finden. Auf diese Weise kann das Substrat lokal von den Halbleiterkörpern gelöst werden, während die Ankerelemente an dem Substrat befestigt bleiben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Kombination von Ätzverfahren eingesetzt, um das Substrat lokal von den Halbleiterkörpern zu lösen und die ersten Hauptflächen der Halbleiterkörper, die dem Substrat zugewandt sind, zu strukturieren. In diesem Fall kann die Halbleiterschichtenfolge auf eine nicht-strukturierte, beispielsweise eine flache oder eine ebene Oberfläche des Substrats aufgewachsen werden, so dass die erste Hauptfläche der Halbleiterschichtenfolge zunächst unterstrukturiert sein kann. Nach Strukturierung der Halbleiterschichtenfolge in eine Vielzahl von Halbleiterkörpern können die ersten Hauptflächen der Halbleiterkörper, die dem Substrat zugewandt sind, beispielsweise mittels eines Ätzverfahrens strukturiert werden.
  • Insbesondere erfolgt das Strukturieren nach dem Schritt des Bildens der Vielzahl von Ankerelementen und vor dem Schritt des Aufgreifens der Halbleiterkörper von dem Substrat durch Trennen der Ankerelemente. Das Strukturieren der ersten Hauptflächen der Halbleiterkörper kann während des Schritts des lokalen Lösens des Substrats von den Halbleiterkörpern oder nach dem Schritt des lokalen Lösens des Substrats und vor dem Schritt des Trennens der Ankerelemente erfolgen. Es ist möglich, dass ein einzelnes Ätzmittel zum lokalen Ablösen des Substrats von den Halbleiterkörpern und zur Strukturierung der Hauptflächen der Halbleiterkörper eingesetzt wird. Beispielsweise kann das Ätzmittel KOH verwendet werden, um das Substrat, welches beispielsweise Silizium enthält, abzulösen, und gleichzeitig dazu verwendet werden, die erste Halbleiterschicht, die beispielsweise Galliumnitrid enthält, zu strukturieren. Es ist ebenfalls möglich, dass eine Kombination aus zwei Ätzvorgängen in Folge verwendet wird, also zunächst zum lokalen Lösen des Substrats und dann zur Strukturierung der ersten Hauptflächen der Halbleiterkörper, während diese durch die Ankerelemente mit dem Substrat verbunden sind.
  • Gemäß zumindest einer Ausführungsform eines Halbleiterbauelements weist das Halbleiterbauelement eine Kontaktstruktur und einen Halbleiterkörper auf, die auf einem lichtdurchlässigen Träger angeordnet ist, wobei der Halbleiterkörper eine erste Halbleiterschicht, eine zweite Halbleiterschicht und einen aktiven Bereich, der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist, aufweist. Der Halbleiterkörper weist eine erste strukturierte Hauptfläche, die dem Träger zugewandt ist, und eine zweite Hauptfläche, die von dem Träger abgewandt ist, auf. Die Kontaktstruktur weist einen einer ersten Kontaktbereich und einen zweiten Kontaktbereich auf, die auf der Seite der zweiten Hauptfläche angeordnet sind, wobei der zweite Kontaktbereich mit der zweiten Halbleiterschicht elektrisch verbunden ist. Die Kontaktstruktur weist einen Durchkontakt auf, der elektrisch mit dem ersten Kontaktbereich verbunden ist, und erstreckt sich in vertikaler Richtung insbesondere von der zweiten Hauptfläche durch die zweite Halbleiterschicht und den aktiven Bereich hindurch in die erste Halbleiterschicht. Zumindest eine vertikale Oberfläche des Halbleiterkörpers wird von einer Isolationsschicht bedeckt, die ein Ankerelement oder einen Überrest des Ankerelements aufweist. Darüber hinaus ist das Halbleiterbauelement insbesondere frei von einem Aufwachssubstrat.
  • Ein solches Halbleiterbauelement kann durch die hier beschriebenen Verfahren zur Herstellung eines Halbleiterbauelements hergestellt werden. Deshalb können Merkmale, die in Zusammenhang mit den Verfahren zur Herstellung eines Halbleiterbauelements oder einer Vielzahl von Halbleiterbauelementen beschrieben sind auch für das Halbleiterbauelement Anwendung finden und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Bauelements weist das Bauelement eine Verbindungsschicht auf, die den Halbleiterkörper mechanisch an den lichtdurchlässigen Träger fixiert. Das Bauelement weist insbesondere zumindest ein oder eine Vielzahl von Ankerelementen oder Überresten der Ankerelemente auf, die seitlich neben dem Halbleiterkörper angeordnet sind und in der Verbindungsschicht eingebettet sind. Das Ankerelement oder Überreste des Ankerelements ist insbesondere Teil einer Isolationsschicht, welche eine vertikale Fläche des Halbleiterkörpers bedeckt.
  • Gemäß zumindest einer Ausführungsform des Bauelements weist das Bauelement eine Spiegelschicht auf, die an der Seite der zweiten Hauptfläche des Halbleiterkörpers angeordnet ist. Ferner kann das Halbleiterbauelement eine weitere Spiegelschicht aufweisen, die beispielsweise in dem lichtdurchlässigen Träger eingebettet ist. Insbesondere ist der weitere Spiegel neben dem Halbleiterkörper angeordnet. In Draufsicht sind die Spiegelschicht und die weitere Spiegelschicht insbesondere frei von Überlappungen. Der lichtdurchlässige Träger kann eine Vielzahl solcher weiteren Spiegelschichten aufweisen.
  • Gemäß einer bevorzugten Ausführungsform des Bauelements ist der aktive Bereich eingerichtet, während des Betriebs des Halbleiterbauelements elektromagnetische Strahlung zu erzeugen. Die elektromagnetische Strahlung kann an einer Oberfläche des lichtdurchlässigen Trägers aus dem Halbleiterbauelement ausgekoppelt werden. Die Effizienz der Lichtauskopplung kann durch die Wirkweise einer internen Totalreflexion an der Oberfläche des lichtdurchlässigen Trägers negativ beeinflusst werden. Jedoch kann elektromagnetische Strahlung, die in den Träger zurück reflektiert wird, durch die weitere Spiegelschicht zurück in eine Vorwärtsrichtung reflektiert werden, was zu einer Erhöhung der Effizienz der Lichtauskopplung führt.
  • Gemäß zumindest einer Ausführungsform des Bauelements sind Leuchtstoffpartikel und/oder Streupartikel zwischen dem Halbleiterkörper und einer Strahlungsdurchtrittsfläche des Halbleiterbauelements angeordnet. Der Strahlungsdurchtrittsfläche des Bauelements kann durch die Oberfläche des lichtdurchlässigen Trägers gebildet werden, wobei die Oberfläche von dem Halbleiterkörper abgewandt ist. Leuchtstoffpartikel können elektromagnetische Strahlung, die von dem aktiven Bereich abgestrahlt wird, absorbieren und eine elektromagnetische Strahlung mit einer längeren Peak-Wellenlänge verglichen mit der elektromagnetischen Strahlung, die von den Leuchtstoffpartikeln absorbiert wird, reemittieren, so dass das Bauelement insgesamt weißes Licht abstrahlen kann. Die Leuchtstoffpartikel und/oder die Streupartikel können innerhalb des lichtdurchlässigen Trägers angeordnet sein. Alternativ können die Leuchtstoffpartikel und/oder die Streupartikel in eine Schicht eingebettet sein, die zwischen dem Träger und dem Halbleiterkörper oder auf der Seite der Oberfläche des Trägers, die von dem Halbleiterkörper abgewandt ist, angeordnet ist.
  • Eine Vielzahl der Halbleiterkörper kann auf einem gemeinsamen, lichtdurchlässigen Träger angeordnet werden, so dass eine Vorrichtung mit einer Vielzahl von Halbleiterbauelementen und einem gemeinsamen lichtdurchlässigen Träger gebildet wird. Die Halbleiterkörper können in der Form einer Matrix mit Spalten und Reihen auf dem einzelnen gemeinsamen lichtdurchlässigen Träger angeordnet werden. Der gemeinsame lichtdurchlässige Träger kann eine Vielzahl weiterer Spiegelschichten aufweisen, wobei die weiteren Spiegelschichten jeweils zwischen zwei benachbarten Spalten oder Reihen der Halbleiterkörper angeordnet sein können.
  • Das hier beschriebene Verfahren und das hier beschriebene Halbleiterbauelement werden untenstehend anhand von Ausführungsbeispielen und den dazugehörigen Figuren genauer beschrieben, in denen:
  • 1 bis 8 schematische Schnittansichten verschiedener Verfahrensstufen zur Herstellung einer Vielzahl von Halbleiterbauelementen zeigen,
  • 9A, 9B, 10 und 11 Ausführungsbeispiele eines Halbleiterbauelements zeigen,
  • 12 ein Ausführungsbeispiel einer Vorrichtung zeigt, die eine Vielzahl von Halbleiterbauelementen aufweist, und
  • 13A bis 13E schematische Schnittansichten von verschiedenen Verfahrensstufen von weiteren Ausführungsformen eines Verfahrens zur Herstellung einer Vielzahl von Halbleiterbauelementen zeigen.
  • Identische oder ähnliche Elemente, oder Elemente, die die gleiche Wirkung entfalten, sind in den Figuren mit den gleichen Bezugszeichen versehen. Bei den Figuren handelt es sich jeweils um schematische Ansichten, weshalb diese nicht notwendigerweise maßstabsgetreu sind. Vielmehr können vergleichsweise kleine Elemente, und insbesondere Schichtdicken zu Verdeutlichungszwecken übertrieben groß dargestellt sein.
  • In 1 wird ein Substrat 9 bereitgestellt. Das Substrat 9 weist eine Oberfläche 91 auf, die strukturiert ist. Es ist ebenfalls möglich, dass die Oberfläche 91 des Substrats 9 nicht strukturiert ist und als flache Oberfläche ausgebildet ist. Das Substrat 9 ist beispielsweise strahlungsdurchlässig, insbesondere transparent für elektromagnetische Strahlung im sichtbaren, infraroten und/oder ultravioletten Spektralbereich. Das Substrat 9 kann Galliumnitrid oder Siliziumkarbid oder Saphir aufweisen. Alternativ kann das Substrat 9 strahlungsopak sein. In diesem Fall kann es sich bei dem Substrat 9 um ein Siliziumsubstrat handeln.
  • Auf die Oberfläche 91 des Substrats 9 wird eine Halbleiterschichtenfolge 200 aufgebracht. Die Halbleiterschichtenfolge 200 weist eine erste Halbleiterschicht 21, eine zweite Halbleiterschicht 22 und einen aktiven Bereich 23 auf, der zwischen der ersten Halbleiterschicht 21 und der zweiten Halbleiterschicht 22 angeordnet ist. Die erste Halbleiterschicht 21 kann eine n-leitende Schicht sein, und die zweite Halbleiterschicht 22 kann eine p-leitende Schicht sein, oder umgekehrt. Der aktive Bereich 23 ist beispielsweise zur Erzeugung von elektromagnetischer Strahlung oder zur Absorption und Wandlung von elektromagnetischer Strahlung in elektrische Signale oder Energie eingerichtet.
  • Die Halbleiterschichtenfolge 200 kann epitaktisch auf dem Substrat 9 aufgewachsen werden. Die Halbleiterschichtenfolge 200 weist eine erste Hauptfläche 201 auf, die dem Substrat 9 zugewandt ist und eine zweite Hauptfläche 202, die von dem Substrat 9 abgewandt ist. Die erste Hauptfläche 201 ist strukturiert, was durch eine Oberfläche der ersten Halbleiterschicht 21, die dem Substrat 9 zugewandt ist, ausgebildet sein kann. Ein strukturiertes Substrat 9 kann die Qualität der epitaktischen Halbleiterschichten der Halbleiterschichtenfolge 200 verbessern. Darüber hinaus kann die Halbleiterschichtenfolge 200 auf der strukturierten Oberfläche 91 des Substrats 9 derart aufgewachsen werden, dass die erste strukturierte Hauptfläche 201 die strukturierte Oberfläche 91 des Substrats 9 nachbildet.
  • Eine Spiegelschicht 3 wird auf der zweiten Hauptfläche 202 abgewandt von dem Substrat 9 abgeschieden. Die Spiegelschicht 3 weist eine Vielzahl von Teilbereichen auf, die seitlich voneinander getrennt sind. Insbesondere weist die Spiegelschicht 3 eine Vielzahl von Öffnungen 30 auf. Jeder der Teilbereiche der Spiegelschicht 3 kann durchgängig sein und weist beispielsweise zumindest eine der Öffnungen 30 der Spiegelschicht 3 auf.
  • Die Spiegelschicht 3 ist insbesondere elektrisch leitfähig. In Draufsicht wird die Spiegelschicht 3 von einer Verbindungsschicht 4 bedeckt, die beispielsweise ebenfalls elektrisch leitfähig ist. Die Spiegelschicht 3 und/oder die Verbindungsschicht 4 kann ein Metall wie Aluminium, Rhodium, Palladium, Silber, Gold oder Platin oder Legierungen dieser Elemente enthalten.
  • In 2 wird eine dielektrische Schicht 5, zum Beispiel eine Siliziumnitridschicht oder eine Siliziumoxidschicht auf die Halbleiterschichtenfolge 200 aufgebracht, wobei die dielektrische Schicht 5 die Verbindungsschicht 4 und insbesondere die Halbleiterschichtenfolge 200 vollständig bedeckt.
  • In 3 ist eine Vielzahl von Ausnehmungen 24 in Bereichen der Öffnungen 30 der Spiegelschicht 3 ausgebildet. In vertikaler Richtung erstreckt sich jede Ausnehmung 24 durch die dielektrische Schicht 5, die zweite Halbleiterschicht 22, den aktiven Bereich 23 hindurch in die erste Halbleiterschicht 21. Die Ausnehmung 24 bildet ein Blindloch in der Halbleiterschichtenfolge 200, wobei die Ausnehmung 24 in seitlicher Richtung beispielsweise vollständig von der Halbleiterschichtenfolge 200 umgeben ist. Die Ausnehmung 24 kann durch ein Ätzverfahren gebildet werden, beispielsweise durch ein Trockenätzverfahren.
  • Nach dem Bilden der Ausnehmungen 24 wird eine Passivierungsschicht 61, beispielsweise eine Siliziumoxidschicht wie SiO2 oder eine Siliziumnitridschicht gebildet, um vertikale Flächen der Ausnehmungen 24 zu bedecken. Es ist möglich, dass die Passivierungsschicht 61 die Ausnehmungen 24 und die dielektrische Schicht 5 vollständig bedeckt. In einem nachfolgenden Schritt kann die Passivierungsschicht 61 teilweise entfernt werden. Die Passivierungsschicht 61 und die dielektrische Schicht 5 weisen bevorzugt unterschiedliche dielektrische Materialien auf. Beispielsweise enthält die dielektrische Schicht 5 Siliziumnitrid oder besteht vorwiegend daraus, und die Passivierungsschicht 61 enthält Siliziumoxid oder besteht vorwiegend daraus.
  • In 4 wird die Passivierungsschicht 61 teilweise, zum Beispiel durch Ätzen, derart entfernt, dass die erste Halbleiterschicht 21 in den Bereichen der Ausnehmungen 24 freiliegt. Durch teilweises Entfernen der Passivierungsschicht 61 liegt die dielektrische Schicht 5 ebenfalls zumindest teilweise frei. In einem nächsten Schritt wird die dielektrische Schicht 5 stellenweise derart entfernt, beispielsweise durch Ätzen, dass die dielektrische Schicht 5 zusätzlich zu den ersten Öffnungen 51 in den Bereichen der Ausnehmungen 24 eine Vielzahl zweiter Öffnungen 52 aufweist, die seitlich neben den Ausnehmungen 24 angeordnet sind. In den zweiten Öffnungen 52 liegt eine elektrisch leitfähige Schicht, wie etwa die Verbindungsschicht 4, teilweise frei.
  • In 5 wird eine Kontaktstruktur 7 aufweisend einen ersten Kontaktbereich 71, einen zweiten Kontaktbereich 72 und einen Durchkontakt 70 auf der Seite der zweiten Hauptfläche 202 der Halbleiterschichtenfolge 200 gebildet. Der erste Kontaktbereich 71 und der zweite Kontaktbereich 72 sind seitlich getrennt und auf diese Weise elektrisch voneinander isoliert. In vertikaler Richtung erstreckt sich der zweite Kontaktbereich 72 durch die zweite Öffnung 52 der dielektrischen Schicht 5 und ist elektrisch mit der zweiten Halbleiterschicht 22 durch die Spiegelschicht 3 und die Verbindungsschicht 4 verbunden. Der erste Kontaktbereich 71 wird außerhalb der Ausnehmung 24 abgeschieden und ist elektrisch mit dem Durchkontakt 70 verbunden, wobei der Durchkontakt 70 innerhalb der Ausnehmung 24 angeordnet ist. In vertikaler Richtung erstreckt sich der Durchkontakt 70 zumindest von der zweiten Hauptfläche 202 durch die zweite Halbleiterschicht 22 und den aktiven Bereich 23 hindurch in die erste Halbleiterschicht 21. Insbesondere zu Testzwecken kann die Halbleiterschichtenfolge 200 mittels des ersten und zweiten Kontaktbereichs 71 und 72 die an der zweiten Hauptfläche 202 von dem Substrat 9 abgewandt angeordnet sind, mit einer externen Stromquelle verbunden werden. Innerhalb der Ausnehmung 24 ist der Durchkontakt 70 in seitlicher Richtung elektrisch von der zweiten Halbleiterschicht 22 und dem aktiven Bereich 23 durch die Passivierungsschicht 61, die vertikale Flächen der Ausnehmung 24 bedeckt, isoliert.
  • In 5 wird die Halbleiterschichtenfolge 200 seitlich in eine Vielzahl von Halbleiterkörpern 2 strukturiert. Seitliches Laserstrukturieren bedeutet, dass die Halbleiterschichtenfolge 200 in eine Vielzahl von Halbleiterkörpern 2, die seitlich voneinander bestandet sind, geteilt wird. Ein Mesagraben 20 oder eine Vielzahl von Mesagräben 20 wird zwischen den Halbleiterkörpern 2 gebildet. In vertikaler Richtung erstreckt sich der Graben 20 durch die Halbleiterschichtenfolge 200 hindurch bis in das Substrat, so dass die Oberfläche 91, insbesondere die strukturierte Oberfläche 91, des Substrats 9 teilweise innerhalb des Grabens 20 oder der Gräben 20 freiliegt. Eine Bodenfläche oder Unterfläche des Grabens 20 kann durch die strukturierte Oberfläche 91 des Substrats 9 gebildet sein. Die Gräben 20 können durch ein Ätzverfahren, beispielsweise durch ein Trocken-Nass-, oder Laserätzverfahren, insbesondere in Bereichen zwischen den Teilbereichen der Spiegelschicht 3 gebildet werden. Der Graben 20 kann auch seitwärts von der Halbleiterschicht 200 gebildet werden.
  • In 6A wird eine Isolationsschicht 6 auf die Halbleiterkörper 2 und auf das Substrat 9 aufgebracht, wobei die Isolationsschicht 6 vertikale Flächen der Halbleiterkörper 2 und den Graben oder die Gräben 20 bedeckt, die seitlich der Halbleiterkörper 2 angeordnet sind. Insbesondere dringt die Isolationsschicht in die strukturierte Oberfläche 9 derart ein, dass die Isolationsschicht 6 an dem Substrat 9 zusätzlich aufgrund der strukturierten Oberfläche 91 des Substrats verankert wird. Die Isolationsschicht 6 kann ebenfalls aufgebracht werden, um die dielektrische Schicht 5 und die Kontaktstruktur 7, insbesondere den zweiten Kontaktbereich 72, derart zu bedecken, dass eine Rückseite 102 des Bauelements gebildet wird, wobei die Rückseite 102 im Wesentlichen flach ist, zumindest außerhalb der Ausnehmung oder der Ausnehmungen 24. Die Rückseite wird zum Beispiel teilweise durch Flächen der Isolationsschicht 6 und teilweise durch Flächen des ersten und zweiten Kontaktbereichs 71 und 72 gebildet. Auf der Rückseite 102 liegen der erste Kontaktbereich 71 und der zweite Kontaktbereich 72 teilweise frei und sind elektrisch kontaktierbar.
  • Nach dem Aufbringen der Isolationsschicht 6 wird eine Vielzahl von Ankerelementen 63 durch Strukturieren der Isolationsschicht 6 zumindest in Bereichen, die den Graben 20 oder die Gräben bedecken, gebildet. Die Ankerelemente 63 sind, insbesondere, Teile der Isolationsschicht 6, die neben ihrem zugehörigen Halbleiterkörper 2 angeordnet sind. In Draufsicht auf das Substrat 9 weist der Halbleiterkörper 2 bevorzugt keine Überlappungen mit den Ankerelementen 63 auf. Die Ankerelemente 63 werden gebildet, um den Halbleiterkörper 2 mechanisch an dem Substrat 9 zu fixieren. Die Ankerelemente 63 können ein Dielektrikum wie Siliziumnitrid oder Siliziumoxid enthalten, beispielsweise Siliziumdioxid. Zur Strukturierung der die Gräben 20 bedeckenden Isolationsschicht 6 kann ein Lithographie-Verfahren und/oder ein Ätzverfahren eingesetzt werden.
  • In 6B ist die Kontaktstruktur 7 dargestellt, welche den ersten Kontaktbereich 71, den Durchkontakt 70 und den zweiten Kontaktbereich 72 auf der Rückseite 102 aufweist. Vertikale Flächen jedes Halbleiterkörpers 2 werden von der Isolationsschicht 6 bedeckt. Die Isolationsschicht 6 wird in eine Vielzahl von seitlich beabstandeten Isolationsschichten 6, die zu unterschiedlichen Halbleiterkörpern 2 gehören, strukturiert. Jeder Halbleiterkörper 2 weist an seinen Seiten zumindest ein oder eine Vielzahl von Ankerelementen 63 auf. Die Isolationsschicht 6 ist in Bereichen, welche die Gräben 20 bedecken, derart strukturiert, dass die zu unterschiedlichen Halbleiterkörpern 2 gehörenden Ankerelemente getrennt werden. Die vereinfacht das Anheben eines einzelnen Halbleiterkörpers 2, ohne Einfluss auf dessen benachbarte Halbleiterkörper 2 zu nehmen.
  • In 6C wird ein Ankerbarren 64 zwischen den Halbleiterkörpern 2 durch Strukturieren der Isolationsschicht 6 in dem Bereich, der den Graben bedeckt, gebildet. Beispielhaft erstreckt sich der Ankerbarren entlang einer Reihe von Halbleiterkörpern 2 entlang einer seitlichen Richtung. Eine Vielzahl von Ankerbarren 64 kann in Bereichen der Gräben 20 zwischen den Halbleiterkörpern 2 gebildet werden. Die Ankerelemente 63 sind mit dem Ankerbarren 64 verbunden. In diesem Fall können benachbarte Halbleiterkörper 2 mechanisch miteinander durch die Ankerelemente 63 und die Ankerbarren 64 verbunden sein. Die Ankerelemente 63 und die Ankerbarren 64 können ausgelegt sein, um beispielsweise ein Richtungsätzverfahren auszunutzen, welches zum lokalen Ablösen des Substrats 9 von den Halbleiterkörpern 2 eingesetzt wird.
  • In 7A wird das Substrat 9 von den Halbleiterkörpern 2 getrennt. Dies kann durch ein Laser-Lift-Off-Verfahren erfolgen. Eine Strahlung S kann in die Halbleiterkörper 2 eingebracht werden, insbesondere in die ersten Halbleiterschichten 21 bereichsweise durch das Substrat 9, so dass die ersten Halbleiterschichten 21 der Halbleiterkörper 2, insbesondere aller Halbleiterkörper 2, lokal von dem Substrat 9 gelöst werden. Während des Schritts des Trennens des Substrats 9 werden die Halbleiterkörper 2 durch die Ankerelemente 63, die an dem Substrat 9 befestigt bleiben, an Ort und Stelle gehalten. Zusätzlich kann ein Stabilisierungsträger 81 verwendet werden, der an der Rückseite 102 der Halbleiterkörper 2 befestigt wird. Nach dem Ablösen des Substrats 9 von den Halbleiterkörpern 2 werden die ersten Halbleiterschichten 21 der Halbleiterkörper 2 bevorzugt vollständig von dem Substrat 9 getrennt, während die Ankerelemente 63 zumindest teilweise an dem Substrat 9 befestigt bleiben.
  • In 7B kann ein Ätzverfahren zum Ablösen des Substrats 9 von den Halbleiterkörpern 2 eingesetzt werden. Beispielsweise wird der Halbleiterkörper 2 durch ein Nass-Ätzmittel E unterätzt, das die Oberfläche 91 des Substrats 9 und/oder die erste Hauptfläche 201 des Halbleiterkörpers 2 ätzt. Beispielsweise wird ein richtungsabhängiges Ätzverfahren verwendet, wobei das Ätzmittel nur Bereiche, die von dem Halbleiterkörper 2 bedeckt sind, ätzt. Insbesondere werden die Ankerelemente 63 und/oder die Ankerbarren 64 nicht geätzt. Das Substrat 9 ist beispielsweise ein Siliziumsubstrat. In diesem Fall sind die Ankerelemente 63 und 64 derart ausgestaltet, dass das Substrat 9 nicht senkrecht zu den Ankerbarren geätzt wird, also nur entlang einer seitlichen Richtung parallel zu den Ankerbarren 64 geätzt wird. Beispielsweise wird ein Heiß-Nass-Ätzmittel wie KOH zum Richtungsätzen des Siliziumsubstrats entlang einer Richtung parallel zu den Ankerbarren 64 eingesetzt. Insbesondere ätzt das Nassätzmittel, wie etwa KOH, das Siliziumsubstrat 9 in einer (111)-Ebene wahlweise entlang <110> Richtungen und wird in <112> Richtungen gesperrt.
  • Es ist ebenfalls möglich, ein Ätzmittel zu verwenden, das die erste Halbleiterschicht 21 oder sowohl die erste Halbleiterschicht 21 und das Substrat 9 ätzt. Durch Unterätzen der Halbleiterkörper 2 kann das Substrat 9 lokal von den Halbleiterkörpern 2 entfernt werden, wobei die Ankerelemente 63 und/oder die Ankerbarren 64 zumindest teilweise an dem Substrat 9 befestigt bleiben (7C). Mithilfe eines Ätzmittels wie KOH wird die erste Hauptfläche 201 strukturiert, was in einer optimalen Lichtauskopplungsfläche 201 resultiert. Es ist ebenfalls möglich, eine Kombination aus zwei Ätzmitteln nacheinander zu verwendet, von denen eines dazu verwendet wird, das Substrat 9 zu ätzen, und das andere dazu verwendet wird, die erste Hauptfläche 201 der Halbleiterkörper dem Substrat 9 zugewandt zu ätzen.
  • In 8A wird ein Stempel 82 auf der Rückseite 102 befestigt, nachdem der Stabilisierungsbereich 81 entfernt worden ist. Ein Halbleiterkörper 2 mit einer ersten Halbleiterschicht 21, einer zweiten Halbleiterschicht 22 und einem aktiven Bereich 23 zusammen mit der dazugehörigen Kontaktstruktur 7 mit dem Durchkontakt 70 kann wahlweise durch den Stempel aufgegriffen werden und von dem Substrat 9 derart abgehoben werden, dass die Ankerelemente 63 von dem Substrat 9 getrennt werden. Beispielsweise werden die Ankerelemente 63 mechanische aufgebrochen oder von dem Substrat 9 gelöst. Es ist möglich, dass die Ankerelemente 63, oder zumindest ein Teil der Überreste der Ankerelemente 63 von dem Substrat abgelöst werden (8B), so dass die Isolationsschicht 6 weiterhin die Ankerelemente 63 oder zumindest manche der Ankerelemente 63 aufweist, nachdem der Halbleiterkörper 2 vollständig von dem Substrat 9 entfernt wurde. Es ist ebenfalls möglich, wahlweise eine Vielzahl von Halbleiterkörpern 2 gleichzeitig aufzugreifen.
  • In 9A wird der Halbleiterkörper 2 zusammen mit der dazugehörigen Kontaktstruktur 7 auf einen Träger 1 verbracht. Der Halbleiterkörper 2 wird beispielsweise auf den Träger 1 derart gedruckt, dass die strukturierte erste Hauptfläche 201 dem Träger 1 zugewandt ist. Die erste Hauptfläche 201 ist insbesondere frei von elektrischen Kontakten. Der Träger 1 ist beispielsweise als lichtdurchlässiger Träger ausgebildet. Der Träger 1 weist eine Verbindungsschicht 13 auf, bei der es sich um eine durchsichtige Schicht handelt, beispielsweise einen Klebstoff oder eine Epoxidschicht. Nach Aufbringen des Halbleiterkörpers 2 auf den Träger 1 kann die Verbindungsschicht 13 teilweise entfernt und ausgehärtet werden. Die Verbindungsschicht 13 fixiert den Halbleiterkörper 2 an dem Träger 1. Der Träger 1 weist einen weiteren Spiegel 10 oder eine Vielzahl von weiteren Spiegeln 10 auf, die in den Träger 1 eingebettet werden können. Der Halbleiterkörper 2 ist auf dem Träger 1 derart angeordnet, dass der weitere Spiegel 10 oder die weiteren Spiegel 10 seitwärts von dem Halbleiterkörper 2 angeordnet sind. In Draufsicht auf die Spiegelschicht 3, die auf der Seite der zweiten Hauptfläche 202 des Halbleiterkörpers 2 angeordnet ist, und die weiteren Spiegelschichten 10 sind insbesondere frei von Überlappungen. Nach Aufbringen des Halbleiterkörpers 2 auf den Träger 1 kann die Verbindungsschicht 13 teilweise entfernt und ausgehärtet werden. Nach Entfernen des Stempels 82 kann ein Halbleiterbauelement 100, wie in 9A dargestellt, elektrisch mit einer externen Stromquelle mittels des ersten Kontaktbereichs 71 und des zweiten Kontaktbereichs 72 auf der Rückseite 102 des Halbleiterbauelements 100 verbunden werden.
  • 9B zeigt schematisch ein weiteres Ausführungsbeispiel des Halbleiterbauelements 100. Diese Ausführungsform entspricht im Wesentlichen der Ausführungsform des Halbleiterbauelements 100 in 9A. Im Gegensatz hierzu weist die Isolationsschicht 6 ein Ankerelement 63 oder einen Überrest des Ankerelements 63 auf, der in der Verbindungsschicht 13 eingebettet ist. Das Ankerelement 63 oder der Überrest des Ankerelements 63 kann als zusätzliche seitliche Verankerungsstruktur dienen, welche die mechanische Stabilität der Verbindung zwischen dem Träger 1 und dem Halbleiterkörper 2 verbessert. Es ist ebenfalls möglich, dass das Halbleiterbauelement 100 eine Vielzahl von Ankerelementen 63 oder Überreste von Ankerelementen 63 aufweist, die in der Verbindungsschicht 13 eingebettet sind.
  • 10 veranschaulicht schematisch ein weiteres Ausführungsbeispiel des Halbleiterbauelements, das im Wesentlichen der Ausführungsform in 9A entspricht. Im Gegensatz dazu weist die Kontaktstruktur 7 ferner eine erste Kontaktschicht 710, eine zweite Kontaktschicht 720, einen ersten Kontaktpfad 721 und einen zweiten Kontaktpfad 722 auf, wobei die erste Kontaktschicht 710 und die zweite Kontaktschicht 720 neben dem Halbleiterkörper 2 auf dem Träger 1 angeordnet sind. Die erste Kontaktschicht 710 ist elektrisch mit dem ersten Kontaktbereich 71 durch den ersten Kontaktpfad 721 verbunden, der eine vertikale Fläche des Halbleiterkörpers 2 bedeckt. Die zweite Kontaktschicht 720 ist elektrisch mit dem zweiten Kontaktbereich 72 durch den zweiten Kontaktpfad 722 verbunden, der eine vertikale Fläche des Halbleiterkörpers 2 bedeckt. Es ist ebenfalls möglich, dass das Halbleiterbauelement 100 von einer zusätzlichen Passivierungsschicht (nicht dargestellt) bedeckt wird, die beispielsweise Teile der Kontaktstruktur 7 bedeckt.
  • In 11 weist das Halbleiterbauelement 100 Leuchtstoffpartikel 11 und/oder Streupartikel 12 auf. Die Leuchtstoffpartikel 11 und/oder die Streupartikel 12 können in einem Hauptkörper des Trägers 1 eingebettet sein. Der Träger 1 weist einen Strahlungsdurchtrittsfläche 101 auf einer Seite auf, die von dem Halbleiterkörper 2 abgewandt ist. Elektromagnetische Strahlung, die von dem aktiven Bereich 23 emittiert wird, kann absorbiert und von den Leuchtstoffpartikeln re-emittiert werden und von den Streupartikeln 12 gestreut werden, bevor sie das Halbleiterbauelement 100 verlassen, beispielsweise an dem Strahlungsdurchtrittsfläche 101. Es ist ebenfalls möglich, dass die Leuchtstoffpartikel 11 und/oder die Streupartikel 12 in die Verbindungsschicht 13 oder eine Schicht, die zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet ist oder auf dem Strahlungspassagenbereich 101 des Trägers angeordnet ist, eingebettet sind.
  • 12 veranschaulicht eine Vorrichtung, die eine Vielzahl von Halbleiterbauelementen 100 aufweist, wobei die Träger aller der Halbleiterbauelemente 100 als einzelner gemeinsamer lichtdurchlässiger Träger 1 gebildet werden. Die Halbleiterkörper 2 können in einer Vielzahl von Reihen oder Spalten auf dem gemeinsamen lichtdurchlässigen Träger 1 angeordnet werden. Insbesondere kann eine Vielzahl von Halbleiterkörpern 2 gleichzeitig oder einer nach dem anderen auf den gemeinsamen Träger 1 aufgebracht werden. Die Vorrichtung kann eine Vielzahl von weiteren Spiegelschichten 10 aufweisen, die in dem gemeinsamen Träger 1 eingebettet sind und zwischen Spalten und Reihen der Halbleiterkörper 2 angeordnet sind. Beispielsweise sind die Spiegelschichten 3 der Halbleiterkörper 2 und die weiteren Spiegelschichten 10 des gemeinsamen Trägers in Draufsicht frei von Überlappungen.
  • Die 13A bis 13E veranschaulichen weitere Schritte eines Verfahrens zur Herstellung eines Halbleiterbauelements 100.
  • Der in 13A veranschaulichte Herstellungsschritt entspricht im Wesentlichen dem in 1 beschriebenen Herstellungsschritt. Im Gegensatz hierzu weist das Substrat 9 eine Oberfläche 91 auf, die nicht strukturiert, sondern flach ist.
  • Der in 13B veranschaulichte Herstellungsschritt entspricht im Wesentlichen dem in 6A gezeigten Herstellungsschritt. Im Gegensatz dazu werden die Ankerelemente 63 auf der glatten Oberfläche 91 des Substrats 9 gebildet.
  • Der in 13C beschriebene Herstellungsschritt entspricht im Wesentlichen dem im 13B dargestellten Verfahrensschritt. Im Gegensatz dazu bedeckt die Isolationsschicht 6 den ersten Kontaktbereich 71, den zweiten Kontaktbereich 72 und den Durchkontakt 70 insbesondere vollständig derart, dass die Rückseite 102 insbesondere nur durch eine Außenfläche der Isolationsschicht 6 gebildet wird. Die Rückseite 102 kann auf vereinfachte Weise besonders flach ausgebildet sein, so dass in den nachfolgenden Herstellungsschritten der Stabilisierungsträger 81 oder der Stempel 82 auf einfache Weise an den Halbleiterkörpern 2 an der Rückseite 102 befestigt werden können. Zur elektrischen Kontaktierung des Bauelements 100 kann die Isolationsschicht 6 teilweise entfernt werden, so dass der erste und der zweite Kontaktbereich 71 und 72 zumindest teilweise freiliegen.
  • Der in 13D veranschaulichte Herstellungsschritt entspricht im Wesentlichen dem in 13D beschriebenen Herstellungsschritt. Im Gegensatz dazu wird der Graben 20 oder eine Vielzahl der Gräben 20 derart gebildet, dass ihre Bodenflächen teilweise durch freiliegende Abschnitte der ersten Halbleiterschicht 21 gebildet werden. Die Ankerelemente 63 und/oder die Ankerbarren 64 werden in diesem Fall teilweise durch die Isolationsschicht 6 und teilweise durch die erste Halbleiterschicht 21 gebildet. Hierdurch wird die mechanische Festigkeit der Ankerelemente 63 und der Ankerbarren 64 erhöht.
  • Der in 13E veranschaulichte Herstellungsschritt entspricht im Wesentlichen dem in 7B beschriebenen Verfahrensschritt. Im Gegensatz hierzu wurde die Halbleiterschichtenfolge 200 auf einer ebenen oder flachen Oberfläche 91 des Substrats 9 aufgewachsen, wobei die ersten Hauptflächen 201 der Halbleiterkörper 2 während oder nach dem Vorgang des Unterätzens der Halbleiterkörper 2 strukturiert werden, lokalem Ablösen dieser von dem Substrat 9. Zum Ablösen des Substrats 9 von den Halbleiterkörpers 2 und zur Strukturierung der ersten Hauptflächen 201 kann ein einzelnes Ätzmittel oder eine Kombination von zumindest zwei oder mehr Ätzmitteln verwendet werden. Das Strukturieren der ersten Hauptflächen 201 kann durchgeführt werden, während die Halbleiterkörper 2 immer noch mit dem Substrat 9 mittels der Ankerelemente 63 verbunden sind.
  • Mithilfe von Ankerelementen zur Anbindung von Halbleiterkörpern an einem Aufwachssubstrat, wobei die Ankerelemente innerhalb von Mesagräben gebildet werden, die die Halbleiterkörper trennen, können die Halbleiterkörper während und nach dem Vorgang des Ablösens des Aufwachssubstrats an Ort und Stelle gehalten werden, dann wahlweise aufgegriffen werden und auf einen Träger verbracht werden, wobei keine zusätzlichen Löseschichten erforderlich sind. Mithilfe der Ankerelemente wird das Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen vereinfacht, was zu einer Verringerung von Herstellungskosten führt.
  • Die im Hinblick auf die Ausführungsbeispiele getroffene Beschreibung beschränkt die Erfindung nicht auf diese Ausführungsformen. Die Erfindung umfasst vielmehr jedes neue Merkmal und jede Merkmalskombination, was insbesondere jede Kombination von Merkmalen in den Ansprüchen umfasst, selbst wenn dieses Merkmal oder diese Kombination selbst nicht ausdrücklich in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
  • Die vorliegende Anmeldung beansprucht die Priorität der US-Anmeldung 62/110,358, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims (18)

  1. Verfahren zur Herstellung einer Vielzahl von Halbleiterbauelementen (100), die jeweils einen Halbleiterkörper (2) aufweisen, umfassend die folgenden Verfahrensschritte: A) Aufbringen einer Halbleiterschichtenfolge (200) mit einer ersten Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem aktiven Bereich (23), der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist, auf ein Substrat (9); B) Bilden einer Kontaktstruktur (7) zur elektrischen Kontaktierung der ersten Halbleiterschicht (21) und der zweiten Halbleiterschicht (22); C) Strukturieren der Halbleiterschichtenfolge (200) durch Bilden zumindest eines Grabens (20), der die Halbleiterkörper (2) trennt; D) Aufbringen einer Isolationsschicht (6), die den Graben (20) und vertikale Flächen der Halbleiterkörper (2) bedeckt; E) Bilden einer Vielzahl von Ankerelementen (63) durch Strukturieren der Isolationsschicht (6) in einem Bereich, der den Graben (20) bedeckt; F) Lokales Lösen des Substrats (9) von den Halbleiterkörpern (20), wobei die Ankerelemente (63) an dem Substrat (9) befestigt bleiben; und G) Wahlweises Aufgreifen von zumindest einem Halbleiterkörper (2) mit einer ersten Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem aktiven Bereich (23) zusammen mit einer dazugehörigen Kontaktstruktur (7) durch Trennen der Ankerelemente (63) von dem Substrat (9).
  2. Verfahren nach Anspruch 1, wobei Schritt E vor Schritt F durchgeführt wird und die Halbleiterkörper (2) während Schritt F durch die Ankerelemente (63) an Ort und Stelle gehalten werden.
  3. Verfahren nach Anspruch 1, wobei während Schritt E die Isolationsschicht (6) derart strukturiert wird, dass die Ankerelemente (63), die zu unterschiedlichen Halbleiterkörpern gehören, getrennt werden.
  4. Verfahren nach Anspruch 1, wobei während Schritt E ein Ankerbarren (64) zwischen den Halbleiterkörpern (2) durch Strukturieren der Isolationsschicht (6) in einem Bereich, der den Graben (20) bedeckt, gebildet wird, und wobei die Halbleiterkörper (2) durch die Ankerelemente (63) mit dem Ankerbarren (64) verbunden sind.
  5. Verfahren nach Anspruch 1, wobei – in Schritt C zumindest ein Graben (20) durch die zweite Halbleiterschicht (22) sowie den aktiven Bereich (23) hindurch gebildet wird, so dass in Schritt D, innerhalb des Grabens (20), die Isolationsschicht (6) die erste Halbleiterschicht (21) bedeckt, und – in Schritt F die Vielzahl der Ankerelemente (63) durch Strukturieren der Isolationsschicht (6) derart gebildet werden, dass die Ankerelemente (63) die erste Halbleiterschicht (21) innerhalb des Grabens (20) bedecken.
  6. Verfahren nach Anspruch 1, wobei das Substrat (9) mit einer strukturierten Oberfläche (91) versehen ist und die Halbleiterschichtenfolge (200) auf die strukturierte Oberfläche (91) des Substrats (9) derart aufgewachsen wird, dass die Halbleiterschichtenfolge (200) eine erste strukturierte Hauptfläche (201) aufweist, welche die strukturierte Oberfläche (91) des Substrats (9) nachbildet.
  7. Verfahren nach Anspruch 6, wobei – in Schritt C der zumindest eine Graben (20) derart durch die Halbleiterschichtenfolge (200) hindurch gebildet wird, dass die strukturierte Oberfläche (91) des Substrats (9) teilweise innerhalb des Grabens (20) freiliegt, und – in Schritt D die Isolationsschicht (6) in die strukturierte Oberfläche (9) derart eindringt, dass die Ankerelemente (61) an dem Substrat (9) verankert werden.
  8. Verfahren nach Anspruch 1, wobei in Schritt F das Substrat (9) von den Halbleiterkörpern (2) durch ein Laser-Lift-Off-Verfahren abgelöst wird, und wobei die Ankerelemente (63) nach Schritt F zumindest teilweise an dem Substrat befestigt (9) verbleiben.
  9. Verfahren nach Anspruch 1, wobei in Schritt F das Substrat (9) von den Halbleiterkörpern (2) mittels eines Ätzverfahrens abgelöst wird, wobei die Ankerelemente (63) nach Schritt F zumindest teilweise an dem Substrat (9) befestigt verbleiben.
  10. Verfahren nach Anspruch 4, wobei das Substrat (9) durch ein Richtungsätzverfahren mithilfe eines Nass-Ätzmittels von den Halbleiterkörpern (2) abgelöst wird, wobei die Ankerelemente (63) und der Ankerbarren (64) nicht unterätzt werden.
  11. Verfahren nach Anspruch 1, wobei – die Halbleiterschichtenfolge (200) auf eine ebene Fläche (91) des Substrats (9) aufgewachsen wird, – nach Schritt E und vor Schritt G erste Hauptflächen (201) der Halbleiterkörper (2), die dem Substrat (9) zugewandt sind, mittels eines Ätzverfahrens strukturiert werden.
  12. Verfahren nach Anspruch 1, – wobei die Kontaktstruktur (7) auf einer Hauptfläche (202) der Halbleiterschichtenfolge (200) abgewandt von dem Substrat (9) gebildet wird, und – wobei die Kontaktstruktur (7) einen ersten Kontaktbereich (71), einen Durchkontakt (70), und einen zweiten Kontaktbereich (72) aufweist, wobei der zweite Kontaktbereich (72) elektrisch mit der zweiten Halbleiterschicht (22) verbunden ist, wobei der Durchkontakt (70) elektrisch mit dem ersten Kontaktbereich (71) verbunden ist und sich von der Hauptfläche (202) durch die zweite Halbleiterschicht (22) und den aktiven Bereich (23) hindurch in die erste Halbleiterschicht (21) erstreckt.
  13. Halbleiterbauelement mit einer Kontaktstruktur (7) und einem Halbleiterkörper (2), die auf einem lichtdurchlässigen Träger (1) angeordnet ist, wobei – der Halbleiterkörper (2) einen erste Halbleiterschicht (21), eine zweite Halbleiterschicht (22) und einen aktiven Bereich (23), der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist, aufweist – der Halbleiterkörper (2) eine erste strukturierte Hauptfläche (201), die dem Träger (1) zugewandt ist, und eine zweite Hauptfläche (202), die von dem Träger (1) abgewandt ist, aufweist – die Kontaktstruktur (7) einen ersten Kontaktbereich (71) und einen zweiten Kontaktbereich (72) aufweist, die auf der zweiten Hauptfläche (202) angeordnet sind, wobei der zweite Kontaktbereich (72) elektrisch mit der zweiten Halbleiterschicht (22) verbunden ist, – die Kontaktstruktur (7) einen Durchkontakt (70) aufweist, wobei der Durchkontakt (70) elektrisch mit dem ersten Kontaktbereich (71) verbunden ist und sich von der zweiten Hauptfläche (202) durch die zweite Halbleiterschicht (22) und den aktiven Bereich (23) hindurch in die erste Halbleiterschicht (21) erstreckt, – eine vertikale Fläche des Halbleiterkörpers von einer Isolationsschicht (6) mit einem Ankerelement (63) oder einem Überrest des Ankerelements (63) bedeckt wird, und – das Bauelement frei von einem Aufwachssubstrat ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei das Ankerelement (63) oder der Überrest des Ankerelements (63) seitwärts des Halbleiterkörpers (2) angeordnet ist und in einer Verbindungsschicht (13) eingebettet ist, die den Halbleiterkörper (2) an dem Träger (1) fixiert.
  15. Halbleiterbauelement nach Anspruch 13, aufweisend eine Spiegelschicht (3) und eine weitere Spiegelschicht (10), wobei – die Spiegelschicht (3) auf einer Seite des Halbleiterkörpers (2), die der zweiten Hauptfläche (202) zugewandt ist, angeordnet ist, – der weitere Spiegel (10) in dem lichtdurchlässigen Träger (1) eingebettet ist, – der weitere Spiegel (10) seitwärts des Halbleiterkörper (2) angeordnet ist, und – die Spiegelschicht (3) und die weitere Speiegelschicht (10) frei von Überlappungen sind.
  16. Halbleiterbauelement nach Anspruch 13, wobei der aktive Bereich (23) eingerichtet ist, während des Betriebs des Halbleiterbauelements elektromagnetische Strahlung zu erzeugen.
  17. Halbleiterbauelement nach Anspruch 13, wobei Leuchtstoffpartikel (11) innerhalb des lichtdurchlässigen Trägers (1) oder in einer Schicht, die auf dem lichtdurchlässigen Träger (1) angeordnet ist, angeordnet sind.
  18. Vorrichtung, aufweisend eine Vielzahl der Halbleiterbauelemente (100) nach Anspruch 13, wobei die lichtdurchlässigen Träger (1) all der Halbleiterbauelemente (100) als ein einzelner gemeinsamer lichtdurchlässiger Träger ausgebildet sind.
DE112016000546.6T 2015-01-30 2016-01-28 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Pending DE112016000546T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562110358P 2015-01-30 2015-01-30
US62/110,358 2015-01-30
PCT/EP2016/051830 WO2016120400A1 (en) 2015-01-30 2016-01-28 Method for producing a semiconductor component and semiconductor component

Publications (1)

Publication Number Publication Date
DE112016000546T5 true DE112016000546T5 (de) 2017-11-16

Family

ID=55299442

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000546.6T Pending DE112016000546T5 (de) 2015-01-30 2016-01-28 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Country Status (5)

Country Link
US (2) US9887180B2 (de)
JP (1) JP6544730B2 (de)
CN (1) CN107210335B (de)
DE (1) DE112016000546T5 (de)
WO (1) WO2016120400A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
MY182156A (en) 2014-06-18 2021-01-18 X Celeprint Ltd Systems and methods for controlling release of transferable semiconductor structures
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10297502B2 (en) * 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
DE102017106730A1 (de) * 2017-03-29 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil für ein elektronisches Bauelement
DE102017108385A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern
DE102017114467A1 (de) 2017-06-29 2019-01-03 Osram Opto Semiconductors Gmbh Halbleiterchip mit transparenter Stromaufweitungsschicht
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10651357B2 (en) 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
WO2019039914A2 (ko) * 2017-08-25 2019-02-28 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
TW201933605A (zh) 2018-01-23 2019-08-16 晶元光電股份有限公司 發光元件、其製造方法及顯示模組
WO2020070986A1 (ja) * 2018-10-02 2020-04-09 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11152540B2 (en) * 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
US11817526B2 (en) 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11626442B2 (en) * 2020-08-10 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming image sensors
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电(浙江)有限公司 发光二极管芯片及其制作方法
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
CN113054074B (zh) * 2021-03-01 2022-04-22 康佳集团股份有限公司 一种用于led芯片的巨量转移方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
DE102021112359A1 (de) * 2021-05-12 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische leuchtvorrichtung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091636A (ja) 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
US20030102473A1 (en) * 2001-08-15 2003-06-05 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
EP1810351B1 (de) 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan-halbleiter-verbundleuchtelement
JP2006237467A (ja) * 2005-02-28 2006-09-07 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2008047850A (ja) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
JP4910664B2 (ja) * 2006-11-30 2012-04-04 豊田合成株式会社 Iii−v族半導体素子の製造方法
JP2008186959A (ja) 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Iii−v族半導体素子、およびその製造方法
WO2009010762A1 (en) * 2007-07-19 2009-01-22 Photonstar Led Limited Vertical led with conductive vias
DE102008039790B4 (de) * 2008-08-26 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
FR2946777B1 (fr) 2009-06-12 2011-07-22 Commissariat Energie Atomique Dispositif de detection et/ou d'emission de rayonnement electromagnetique et procede de fabrication d'un tel dispositif
JP2012195435A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2013183020A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体発光装置およびその製造方法
JP6107024B2 (ja) * 2012-09-26 2017-04-05 日亜化学工業株式会社 発光装置およびその製造方法
CN103887218B (zh) * 2012-12-21 2018-03-09 晶能光电(常州)有限公司 一种GaN基白光倒装芯片的制备方法
JP2014139998A (ja) * 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
US8933478B2 (en) * 2013-02-19 2015-01-13 Cooledge Lighting Inc. Engineered-phosphor LED packages and related methods
JP2014216588A (ja) * 2013-04-30 2014-11-17 株式会社沖データ 発光装置、その製造方法、画像表示装置、及び画像形成装置
CN103311395B (zh) * 2013-05-08 2016-02-17 北京大学 一种激光剥离薄膜led及其制备方法
JP6166954B2 (ja) * 2013-05-24 2017-07-19 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
JP6136649B2 (ja) * 2013-06-28 2017-05-31 日亜化学工業株式会社 発光素子及び発光装置
US9614127B2 (en) 2013-07-05 2017-04-04 Epistar Corporation Light-emitting device and method of manufacturing thereof
CN103730480B (zh) * 2013-12-26 2016-04-13 广州有色金属研究院 一种高压驱动倒装led薄膜芯片的制造方法
CN104183675B (zh) * 2014-07-10 2017-02-22 华南理工大学 基于区域激光剥离及化学腐蚀的GaN基LED制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen

Also Published As

Publication number Publication date
CN107210335B (zh) 2019-07-05
US10475773B2 (en) 2019-11-12
CN107210335A (zh) 2017-09-26
WO2016120400A1 (en) 2016-08-04
US20180145058A1 (en) 2018-05-24
US20160254253A1 (en) 2016-09-01
JP2018503982A (ja) 2018-02-08
US9887180B2 (en) 2018-02-06
JP6544730B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE102006043843B4 (de) Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102012112530A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102009025015A1 (de) Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
WO2009003435A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014173590A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102014102029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
WO2020200645A1 (de) Verfahren zur herstellung einer mehrzahl von bauteilen, bauteil und bauteilverbund aus bauteilen
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102021101657A1 (de) Verfahren zur Herstellung eines hybriden Bauelements
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE102019131074A1 (de) Lichtemittierende halbleitervorrichtung und herstellungsverfahren für dieselbe
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
DE102015107742A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication