CN107210335B - 用于制造半导体组件的方法及半导体组件 - Google Patents

用于制造半导体组件的方法及半导体组件 Download PDF

Info

Publication number
CN107210335B
CN107210335B CN201680007715.7A CN201680007715A CN107210335B CN 107210335 B CN107210335 B CN 107210335B CN 201680007715 A CN201680007715 A CN 201680007715A CN 107210335 B CN107210335 B CN 107210335B
Authority
CN
China
Prior art keywords
semiconductor
layer
substrate
attaching means
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680007715.7A
Other languages
English (en)
Other versions
CN107210335A (zh
Inventor
马修·迈因特尔
克里斯托弗·鲍尔
坦森·瓦尔盖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exxon Optoelectronic Technology Co Ltd
Ams Osram International GmbH
Original Assignee
Eccles Arthur Le Poiyethylene Co Ltd
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eccles Arthur Le Poiyethylene Co Ltd, Osram Opto Semiconductors GmbH filed Critical Eccles Arthur Le Poiyethylene Co Ltd
Publication of CN107210335A publication Critical patent/CN107210335A/zh
Application granted granted Critical
Publication of CN107210335B publication Critical patent/CN107210335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提供了一种用于制造多个半导体组件的方法，其中在衬底上施加具有第一半导体层、第二半导体层和有源区的半导体层序列。形成用于电接触第一半导体层和第二半导体层的接触结构。半导体层序列通过形成使半导体本体分离的至少一个沟槽而结构化成多个半导体本体。形成绝缘层以覆盖沟槽和半导体本体的垂直表面。通过对覆盖沟槽的区域中的绝缘层进行结构化而形成多个约束件。衬底从半导体本体局部分离，其中约束件保持附接至衬底。通过使约束件从衬底分离来选择性地拾取至少一个半导体本体。此外，提供了一种通过所述方法制造的半导体组件。

Description

用于制造半导体组件的方法及半导体组件
技术领域
本发明涉及用于制造半导体组件的方法及半导体组件。
背景技术
使用LED的区域照明需要大量待管芯接合在载体上的小的LED。当使用用于制造LED的标准方法并使用标准管芯接合技术时，这是耗时且昂贵的。
发明内容
本发明的目的是指定一种用于制造半导体组件或多个半导体组件的特别灵活的方法，并且还指定一种可以以简化和成本有效的方式制造的半导体组件。
该目的是通过独立专利权利要求的主题来实现的。从属专利权利要求涉及另外的配置和开发。
根据用于制造半导体组件或多个半导体组件的方法的至少一个实施方案，提供衬底。衬底可以被图案化或平坦化。例如，衬底是辐射透过性的，特别地是透明的。衬底是例如生长衬底，其可以在这种情况下尤其由蓝宝石或硅组成或包含蓝宝石或硅。
根据用于制造半导体组件的方法的至少一个实施方案，将具有第一半导体层、第二半导体层和有源区的半导体层序列施加(例如外延生长)到衬底上。
半导体层序列包括面向衬底的第一主表面和背向衬底的第二主表面。第一主表面例如面向衬底的表面。衬底的表面可以被图案化，使得第一主表面也被图案化。特别地，第一主表面复制衬底的面向半导体层序列的图案化表面。第一和第二主表面特别地在垂直方向限定半导体层序列。垂直方向被理解为与有源区的主延伸平面横向地定向(例如垂直地)的方向。侧向方向与有源区的主延伸平面平行地延伸。特别地，侧向方向和垂直方向彼此垂直。
例如，第一半导体层形成为n导电层并且第二半导体层形成为p导电层，反之亦然。有源区例如设置在第一半导体层与第二半导体层之间。特别地，有源区是被设置用于在半导体组件的运行期间生成或检测电磁辐射的pn结区域。
半导体层序列例如基于第III-V族化合物半导体材料，其包括来自第III主族的至少一种元素(例如Al，Ga，In)以及来自第五主族的一种元素(例如N，P，As)。特别地，术语“第III-V族化合物半导体材料”包括二元、三元和四元化合物的群组，其含有来自第III主族的至少一种元素和来自第五主族的至少一种元素，例如氮化物和磷化物化合物半导体。N导电层和p导电层可以分别通过适当掺杂半导体材料来制造。半导体层序列也可以基于第II-VI族化合物半导体材料。
根据该方法的至少一个实施方案，在第二主表面的侧上形成包括至少第一接触区域、第二接触区域和通路的接触结构。通路电连接至例如第一接触区域。为了电接触第一半导体层，通路可以从第二主表面延伸贯穿第二半导体层和有源区至第一半导体层中。通路也可延伸贯穿第一半导体层。第二接触区域例如电连接至第二半导体层。
根据该方法的至少一个实施方案，半导体层序列被结构化成多个半导体本体。半导体层序列可以例如通过在侧向方向上形成使半导体本体分开的至少一个或多个沟槽而被分成多个半导体本体。
对半导体层序列进行结构化可以例如通过蚀刻和/或激光分离方法执行，使得形成至少一个台面沟槽或多个沟槽。沟槽可以从半导体层序列的远离衬底的第二主表面延伸远至第一半导体层中或者远至衬底或者远至衬底中。沟槽可以形成为使得沟槽的底表面由第一半导体层和/或衬底的表面形成。在对半导体层序列进行结构化之后，半导体本体特别地彼此电绝缘。
根据该方法的至少一个实施方案，将绝缘层施加到结构化的半导体层序列上，其中绝缘层覆盖沟槽或多个沟槽以及半导体本体的垂直表面。绝缘层可以是包含例如硅(例如硅氧化物或硅氮化物)的介电层。绝缘层可以例如通过溅射或涂覆(例如化学或物理气相沉积)被施加至半导体本体。
根据该方法的至少一个实施方案，通过在覆盖沟槽的区域中对绝缘层进行结构化形成多个约束件(tether)。特别地，约束件形成在沟槽或多个沟槽内。在这种情况下，在平面图中，约束件相对于半导体本体的有源区侧向地布置。
根据该方法的至少一个实施方案，使衬底从半导体本体局部分离。使衬底从半导体本体局部分离意味着然后特别地至少在由半导体本体的有源区或第一半导体层覆盖的区域中衬底与半导体本体不直接物理接触。然而，半导体本体仍然可以例如通过相对于半导体本体侧向布置的约束件间接地连接至衬底。
衬底的局部分离可以在形成约束件之后进行。在使衬底从半导体本体分离的步骤期间和之后，约束件特别地直接地或间接地附接至衬底。在这种情况下，半导体本体可以至少在使衬底局部分离的步骤期间保持在适当位置。在使衬底从半导体本体分离的步骤之后，特别地至少在被半导体本体的有源区覆盖的区域中，使衬底从半导体本体和/或从半导体层序列分离。然而，衬底优选地附接至约束件和/或第一半导体层的被约束件覆盖的部分。在这种情况下，半导体本体优选地仅间接通过约束件连接至衬底。使衬底从半导体本体分离可以例如通过蚀刻方法或者激光剥离方法进行。使用激光剥离方法，例如在整个衬底上引入辐射，使得分离区可以被分解，并且可以使半导体本体从衬底分离。
根据该方法的至少一个实施方案，通过使约束件从衬底分开来选择性地拾取具有一个第一半导体层、一个第二半导体层和一个有源区的至少一个半导体本体以及一个相关联的接触结构。可以通过机械地断开约束件或通过使约束件从衬底释放或溶解来执行使约束件与衬底分开。然后，可以将至少一个半导体本体与衬底完全分开并转移至载体(例如中介层(interposer)或最终板)。可以通过在其第二主表面侧上附接至半导体本体的印模来选择性地去除特别地仅通过约束件机械地连接至衬底的半导体本体。通过将半导体本体从衬底提离，可以使将半导体本体附接至衬底的约束件机械地断开或释放，使得半导体本体与衬底完全分开。也可以选择性地同时或一个接一个地将多个半导体本体从衬底去除。
根据用于制造各自具有半导体本体的多个半导体组件的方法的至少一个实施方案，半导体层序列被施加在衬底上，其中半导体层序列包括第一半导体层、第二半导体层和设置在第一和第二半导体层之间的有源区。形成用于电接触第一半导体层和第二半导体层的接触结构。作为示例，为了电接触第一半导体层，接触结构包括延伸贯穿第二半导体层和有源区的至少一个通路或多个通路。通过形成使半导体本体分开的至少一个沟槽或多个沟槽而将半导体层序列结构化成多个半导体本体。绝缘层被施加至半导体层序列上以覆盖沟槽或多个沟槽以及半导体本体的垂直表面。在下一步骤中，通过在覆盖沟槽或多个沟槽的区域中对绝缘层进行结构化来形成多个约束件。在形成约束件之后，使衬底从半导体本体局部分离，同时约束件保持附接至衬底。然后可以通过使约束件与衬底分开来选择性地从衬底拾取各个单独的半导体本体或多个半导体本体，其中半导体本体包括一个第一半导体层、一个第二半导体层和一个有源区以及一个相关联的接触结构。
使用结合至生长衬底的约束件，其中连接至半导体本体的约束件在形成使半导体本体彼此分开或隔离的多个沟槽之后形成，各个单独的半导体本体可以在使衬底从半导体本体局部分离的步骤期间通过约束件保持在适当位置。在随后的步骤中，半导体本体可以例如通过印模通过将约束件从衬底断开或释放来选择性地拾取。半导体本体可以一个接一个地或同时大量地转移至载体(例如中介层或最终板)。
根据该方法的至少一个实施方案，将半导体本体或多个半导体本体以向下发出的配置印刷在透明载体上。向下发出的配置意味着半导体本体以使得其辐射通道区域面向载体的方式布置在载体上。例如，半导体本体被施加至设置在载体上的连接层上。连接层可以是例如在印刷半导体本体之后固化的粘合剂层和/或环氧树脂层。约束件或断裂约束件的残余物可以用作附加地增强半导体本体与载体之间的连接的机械稳定性的侧向锚固结构。
根据该方法的至少一个实施方案，绝缘层被结构化成使得与不同的半导体本体相关联的约束件断开。也可以通过在覆盖沟槽或多个沟槽的区域中对绝缘层进行结构化而在半导体本体之间形成至少一个锚条(anchor bar)，其中半导体本体通过约束件连接至锚条。锚条例如沿着使半导体本体分开的至少一个沟槽延伸。在将衬底与半导体本体分开的步骤期间，锚条另外地有助于使半导体本体保持在适当位置。
根据该方法的至少一个实施方案，至少一个沟槽形成为贯穿半导体层序列的第二半导体层和有源区到第一半导体层中，使得沟槽的底表面至少部分地由第一半导体层的表面形成。在沟槽内，绝缘层可以形成为覆盖第一半导体层。在这种情况下，约束件可以通过对绝缘层并且特别是第一半导体层进行结构化来形成，使得在平面图中，约束件覆盖沟槽或多个沟槽内的第一半导体层。沟槽或沟槽内的绝缘层也可以被结构化成多个约束件和锚条，其中锚条还可覆盖沟槽或多个沟槽内的第一半导体层。以此方式，沟槽或多个沟槽内的第一半导体层增加约束件和锚条的机械强度。
根据该方法的至少一个实施方案，贯穿半导体层序列形成至少一个沟槽或多个沟槽，使得衬底的表面——特别是图案化表面——在沟槽或多个沟槽内部分地露出。通过施加覆盖沟槽或多个沟槽的绝缘层，绝缘层可以穿透到该图案化衬底中，使得要形成的绝缘层和约束件锚固至衬底。衬底与绝缘层之间的界面由于衬底的图案化表面而增大，因此图案化表面上的约束件和/或锚条的粘附区域增加。
根据该方法的至少一个实施方案，通过激光剥离工艺使衬底从半导体本体局部分离。衬底例如由辐射透射的特别是对于激光剥离工艺使用的辐射是透明的材料形成。衬底例如包含氮化镓或碳化硅或蓝宝石。辐射可以具体地靶向到半导体本体上。此外，由于半导体本体的材料和约束件和/或锚条的材料的不同的吸收系数，半导体本体可以与衬底分开，同时使约束件和/或锚条保持附接至衬底。因此，使用激光剥离工艺，半导体本体可以以简化的方式选择性地从衬底局部分离。
根据该方法的至少一个实施方案，通过蚀刻方法使衬底从半导体本体局部分离。半导体本体可以通过湿蚀刻剂进行钻蚀(underetch)。特别地，使用定向蚀刻方法来将衬底与半导体本体分开。约束件和锚条可以设计成利用定向蚀刻。锚条可以以这样的方式形成：衬底仅在与锚条平行的侧向方向上被蚀刻，而沿着垂直于锚条的侧向方向不被蚀刻。这种情况下的衬底可以由硅形成。对于定向蚀刻，可以使用诸如KOH的湿蚀刻剂。以此方式，可以使衬底从半导体本体局部分离，同时约束件保持附接至衬底。
根据该方法的至少一个实施方案，使用蚀刻方法的组合来使衬底从半导体本体局部地分离并且对半导体本体的面向衬底的第一主表面进行图案化。在这种情况下，可以将半导体层序列生长到衬底的未图案化(例如平坦或平面)的表面上，使得半导体层序列的第一主表面起初可以是未图案化的。将半导体层序列结构化成多个半导体本体之后，半导体本体的面向衬底的第一主表面可以例如通过蚀刻方法被图案化。
特别地，图案化在形成多个约束件的步骤之后，并且在通过将约束件分开以从衬底拾取半导体本体的步骤之前进行。可以在使衬底从半导体本体局部分离的步骤期间或者在使衬底局部分离之后并且在使约束件分开的步骤之前进行半导体本体的第一主表面的图案化。可以使用单一蚀刻剂以使衬底从半导体本体局部分离并且图案化半导体本体的主表面。例如，蚀刻剂KOH可以例如用于分离含硅的衬底，并且例如可以同时用于图案化含有氮化镓的第一半导体层。也可以依次使用两种蚀刻工艺的组合，即首先使衬底局部分离，然后在通过约束件连接至衬底的同时图案化半导体本体的第一主表面。
根据半导体组件的至少一个实施方案，半导体组件具有布置在透光载体上的半导体本体和接触结构，其中半导体本体包括第一半导体层、第二半导体层和布置在第一半导体层与第二半导体层之间的有源区。半导体本体包括面向载体的第一图案化主表面和背向载体的第二主表面。接触结构包括布置在第二主表面侧的第一接触区域和第二接触区域，其中第二接触区域电连接至第二半导体层。接触结构包括电连接至第一接触区域的通路并且在垂直方向上特别地从第二主表面贯穿第二半导体层和有源区延伸到第一半导体层中。半导体本体的至少垂直表面被包括约束件或约束件的残留物的绝缘层覆盖。此外，半导体组件特别地没有生长衬底。
这样的半导体组件可以通过本文所述的用于制造半导体组件的方法来制造。因此，与用于制造半导体组件或多个半导体组件的方法相关的特征也可以用于半导体组件，反之亦然。
根据组件的至少一个实施方案，组件包括将半导体本体机械地固定到透光载体的连接层。组件特别地包括相对于半导体本体侧向布置并且嵌入在连接层中的至少一个或多个约束件或约束件的残余物。约束件或约束件的残余物特别地是覆盖半导体本体的垂直表面的绝缘层的一部分。
根据组件的至少一个实施方案，组件包括布置在半导体本体的第二主表面的侧上的镜层。此外，半导体组件可以包括例如嵌入到透光载体中的另外的镜层。特别地，另外的镜层相对于半导体本体侧向布置。在平面图中，镜层和另外的镜层特别地没有重叠。透光载体可以包括多个这样的另外的镜层。
根据组件的优选实施方案，有源区被配置成在半导体组件的运行期间生成电磁辐射。电磁辐射可以在透光载体的表面处从半导体组件向外耦合。光向外耦合的效率可以受在透光载体的表面处的全内反射的不利影响。然而，反射回载体的电磁辐射可以被另外的镜层反射回正向方向，致使光向外耦合的效率提高。
根据组件的至少一个实施方案，在半导体组件的半导体本体与辐射通道区域之间设置有磷光体颗粒和/或散射颗粒。组件的辐射通道区域可以由透光载体的表面形成，所述表面远离半导体本体。磷光体颗粒可以吸收由有源区发射的电磁辐射，并且重新发射与由磷光体颗粒吸收的电磁辐射相比具有较长峰值波长的电磁辐射，使得该组件可以完全发射白色光。磷光体颗粒和/或散射颗粒可以设置在透光载体内。可替选地，磷光体颗粒和/或散射颗粒可以嵌入在设置在载体与半导体本体之间或载体的远离半导体本体的表面的侧上的层中。
多个半导体本体可以布置在单个共用透光载体上，从而形成具有多个半导体组件和共用透光载体的装置。半导体本体可以布置成在单个共用透光载体上具有列和行的矩阵的形式。共用透光载体可以包括多个另外的镜层，其中各个情况下的另外的镜层可以布置在半导体本体的两个相邻的列或行之间。
附图说明
下面参考示例性实施方案和相关附图更详细地说明本文所描述的方法和本文所描述的半导体组件，其中：
图1至图8示出了用于制造多个半导体组件的多个方法阶段的示意性截面图，
图9A、9B、10和11示出了半导体组件的示例性实施方案，
图12示出了包括各种半导体组件的装置的示例性实施方案，以及
图13A至13E示出了用于制造多个半导体组件的方法的另外的实施方案的多个方法阶段的示意性截面图。
具体实施方式
相同或相似的元件或以相同方式起作用的元件在附图中具有相同的附图标记。在各个情况下，这些附图是示意图，因此不一定是按比例正确的。相反地，为了说明的目的，可以将相对较小的元件，特别是层的厚度过大地示出。
在图1中，提供衬底9。衬底9具有图案化的表面91。衬底9的表面91也可以不被图案化而是形成为平坦表面。衬底9是例如辐射透过性的，特别是对于可见光、红外线和/或紫外线光谱范围中的电磁辐射是透明的。衬底9可以包括氮化镓或碳化硅或蓝宝石。可替选地，衬底9可以是辐射不透明的。在这种情况下，衬底9可以是硅衬底。
在衬底9的表面91上施加半导体层序列200。半导体层序列200包括第一半导体层21、第二半导体层22和设置在第一半导体层层21与第二半导体层22之间的有源区23。第一半导体层21可以是n导电层，第二半导体层22可以是p导电层，反之亦然。有源区23例如被配置成用于生成电磁辐射或用于吸收电磁辐射并且将电磁辐射转换成电信号或能量。
半导体层序列200可以在衬底9上外延生长。半导体层序列200具有面向衬底9的第一主表面201和远离衬底9的第二主表面202。第一主表面201被图案化，其可以由第一半导体层21的面对衬底9的表面形成。图案化的衬底9可以提高半导体层序列200的外延半导体层的品质。此外，半导体层序列200可以生长在衬底9的图案化表面91上，使得第一图案化主表面201复制衬底9的图案化表面91。
在远离衬底9的第二主表面202上沉积镜层3。镜层3包括彼此侧向分开的多个子区域。特别地，镜层3包括多个开口30。镜层3的子区中的每一个可以是连续的，并且包括例如镜层3的开口30中的至少之一。
镜层3特别地是导电的。在顶视图中，镜层3被例如也导电的连接层4覆盖。镜层3和/或连接层4可以包含诸如铝、铑、钯、银、金或铂或这些元素的合金的金属。
在图2中，在半导体层序列200上施加介电层5(例如硅氮化物层或硅氧化物层)，其中介电层5覆盖连接层4，特别是完全覆盖半导体层序列200。
在图3中，在镜层3的开口30的区域中形成多个凹部24。在垂直方向上，各个凹部24延伸贯穿介电层5、第二半导体层22、有源区23到第一半导体层21中。凹部24在半导体层序列200中形成盲孔，其中在侧向方向上，凹部24被例如半导体层序列200完全包围。凹部24可以通过蚀刻方法(例如通过干式蚀刻方法)形成。
在形成凹部24之后，形成覆盖凹部24的垂直表面的钝化层61(例如硅氧化物层(例如SiO2)或硅氮化物层)。钝化层61可以完全覆盖凹部24和介电层5。在随后的步骤中，可以部分地去除钝化层61。钝化层61和介电层5优选地包括不同的介电材料。作为示例，介电层5包含硅氮化物或主要由硅氮化物组成，钝化层61包含硅氧化物或主要包含硅氧化物。
在图4中，钝化层61例如通过蚀刻被部分去除，使得第一半导体层21在凹部24的区域中露出。通过部分去除钝化层61，介电层5也至少部分地露出。在下一步骤中，介电层5例如通过蚀刻在使得介电层5除了包括在凹部24的区域中的第一开口51之外还包括相对于凹部24侧向地布置的多个第二开口52的位置中被去除。在第二开口52中，导电层(例如连接层4)部分地露出。
在图5中，在半导体层序列200的第二主表面202的侧上形成包括第一接触区域71、第二接触区域72和通路70的接触结构7。第一接触区域71和第二接触区域72侧向分开并且以这种方式彼此电隔离。在垂直方向上，第二接触区域72延伸穿过介电层5的第二开口52，并且通过镜层3和连接层4电连接至第二半导体层22。第一接触区域71沉积在凹部24的外部并且电连接至通路70，其中通路70布置在凹部24内部。在垂直方向上，通路70至少从第二主表面202延伸贯穿第二半导体层22和有源区23到第一半导体层21中。特别地为了测试目的，半导体层序列200可以通过布置在远离衬底9的第二主表面202上的第一和第二接触区域71和72来电连接至外部电流源。在凹部24内，在侧向方向上，通路70通过覆盖凹部24的垂直表面的钝化层61与第二半导体层22和有源区23电隔离。
在图5中，半导体层序列200被侧向地结构化成多个半导体本体2。侧向地结构化意味着半导体层序列200被分成彼此侧向间隔开的多个半导体本体2。在半导体本体2之间形成有台面沟槽20或多个沟槽20。在垂直方向上，沟槽20延伸贯穿半导体层序列200至衬底，使得衬底9的表面91——特别是图案化表面91——在沟槽20或多个沟槽20内部分地露出。沟槽20的底表面可以由衬底9的图案化表面91形成。沟槽20可以通过蚀刻方法(例如通过干式、湿式或激光蚀刻方法)特别地在镜层3的子区域之间的区域中形成。沟槽20也可以相对于半导体层序列200侧向形成。
在图6A中，在半导体本体2上和衬底9上施加绝缘层6，其中绝缘层6覆盖半导体本体2和与半导体本体2侧向地布置的沟槽或多个沟槽20的垂直表面。特别地，绝缘层穿透到图案化衬底9中，使得绝缘层6由于衬底9的图案化表面91被附加地锚固至衬底9。绝缘层6也可以被施加以覆盖介电层5和接触结构7，特别是第二接触区域72，使得形成组件的后侧102，其中后侧102基本上是平坦的，至少在凹部或多个凹部24的外侧如此。后侧102例如部分地由绝缘层6的表面并且部分地由第一和第二接触区域71和72的表面形成。在后侧102上，第一接触区域71和第二接触区域72部分地露出并且可电接触。
在施加绝缘层6之后，通过至少在覆盖沟槽20或多个沟槽的区中对绝缘层6进行结构化形成有多个约束件63。特别地，约束件63是绝缘层6的相对于其相关联的半导体本体2侧向地布置的部分。在衬底9上的顶视图中，半导体本体2优选地与约束件63不具有任何重叠。约束件63形成为将半导体本体2机械地固定至衬底9。约束件63可以包含介电材料如硅氮化物或硅氧化物(例如二氧化硅)。为了结构化覆盖沟槽20的绝缘层6，可以使用光刻工艺和/或蚀刻工艺。
在图6B中，示出了后表面102上的包括第一接触区域71、通路70和第二接触区域72的接触结构7。各个半导体本体2的垂直表面被绝缘层6覆盖。绝缘层6被结构化成与不同的半导体本体2相关联的多个侧向分开的绝缘层6。各个半导体本体2在其侧向侧上包括至少一个或多个约束件63。绝缘层6在覆盖沟槽20的区域中以使得与不同半导体本体2相关联的约束件63断开的方式被结构化。这简化了在不影响其相邻半导体本体2的情况下提升任何单个半导体本体2的过程。
在图6C中，通过在覆盖沟槽20的区域中对绝缘层6进行结构化，在半导体本体2之间形成锚条64。作为示例，锚条沿着半导体本体2的沿侧向方向的列延伸。可以在半导体本体2之间的沟槽20的区中形成多个锚条64。约束件63连接至锚条64。在这种情况下，相邻的半导体本体2可以通过约束件63和锚条64彼此机械连接。约束件63和锚条64可以被设计为利用例如用于使衬底9从半导体本体2局部分离的定向蚀刻方法。
在图7A中，使衬底9从半导体本体2分离。这可以通过激光剥离工艺进行。可以将辐射S引入到半导体本体2中，特别是引入到局部地穿过衬底9的第一半导体层21中，使得半导体本体2特别是所有半导体本体2的第一半导体层21从衬底9局部分离。在使衬底9分离的步骤期间，半导体本体2通过保持附接至衬底9的约束件63而保持在适当位置。另外，可以使用附接至半导体本体2的后侧102的稳定载体81。在使衬底9从半导体本体2分离之后，半导体本体2的第一半导体层21优选地与衬底9完全分离，同时约束件63保持至少部分地附接至衬底9。
在图7B中，可以使用蚀刻方法使衬底9从半导体本体2分离。例如，通过湿蚀刻剂E对半导体本体2进行钻蚀，湿蚀刻剂E蚀刻衬底9的表面91和/或半导体本体2的第一主表面201。例如，使用定向蚀刻方法，其中蚀刻剂仅蚀刻由半导体本体2覆盖的区域。特别地，约束件63和/或锚条64不被蚀刻。例如，衬底9是硅衬底。在这种情况下，约束件63和64被设计成使得衬底9不垂直于锚条64被蚀刻，即仅沿着平行于锚条64的侧向方向被蚀刻。例如，使用诸如KOH的热湿蚀刻剂沿着平行于锚条64的方向对硅衬底进行定向蚀刻。特别地，如KOH这样的湿蚀刻剂在面中沿着方向选择性地蚀刻硅衬底，并且在方向上被阻止。
也可以使用蚀刻第一半导体层21或第一半导体层21和衬底9二者的蚀刻剂。通过对半导体本体2进行钻蚀，可以使衬底9从半导体本体2局部分离，其中约束件63和/或锚条64保持为至少部分地附接至衬底9(图7C)。使用诸如KOH的蚀刻剂对第一主表面201进行图案化，得到最佳的光提取表面201。也可以依次使用两种蚀刻剂的组合，其中一种用于蚀刻衬底9，另一种蚀刻剂用于图案化半导体本体的面向衬底9的第一主表面201。
在图8A中，在已经移除稳定区域81之后，将印模82附接至后侧102上。可以通过印模将具有一个第一半导体层21、一个第二半导体层22和一个有源区23的一个半导体本体2与具有通路70的相关联的接触结构7一起选择性地拾取并且使其从衬底9提升，使得约束件63与衬底9分开。例如，约束件63从衬底9机械地断开或释放。约束件63或约束件63的至少一些残余物可以从衬底分离(图8B)，使得在半导体本体2已经从衬底9完全移除之后绝缘层6仍然包括约束件63或约束件63的至少一些残余物。也可以同时选择性地拾取多个半导体本体2。
在图9A中，半导体本体2与相关联的接触结构7一起被转移至载体1。半导体本体2被例如印刷到载体1上，使得图案化的第一主表面201面向载体1。第一主表面201特别地没有任何电接触。载体1例如形成为透光载体。载体1包括连接层13，该连接层13为透明层，例如粘合剂层或环氧树脂层。在将半导体本体2施加在载体1上之后，可以将连接层13部分地去除并固化。连接层13将半导体本体2固定至载体1。载体1包括可以嵌入到载体1中的另外的镜10或多个另外的镜10。半导体本体2以使得另外的镜10或多个另外的镜10相对于半导体本体2侧向布置的方式布置在载体1上。在顶视图中，设置在半导体本体2的第二主表面202侧上的镜层3和另外的镜层10特别地没有重叠。在将半导体本体2施加至载体1上之后，可以将连接层13部分地去除并固化。在去除印模82之后，可以通过半导体组件100的后侧102上的第一接触区域71和第二接触区域72将如图9A所示的半导体组件100电连接至外部电源。
图9B示意性地示出半导体组件100的另一示例性实施方案。该实施方案基本上对应于图9A中的半导体组件100的实施方案。相比之下，绝缘层6包括嵌入连接层13中的约束件63或者约束件63的残余物。约束件63或约束件63的残余物可以用作增强载体1与半导体本体2之间的连接的机械稳定性的附加的侧向锚固结构。半导体组件100还可以包括嵌入连接层13中的多个约束件63或约束件63的残余物。
图10示意性地示出基本上对应于图9A中的实施方案的半导体组件的另一示例性实施方案。相比之下，接触结构7还包括第一接触层710、第二接触层720、第一接触路径721和第二接触路径722，其中第一接触层710和第二接触层720相对于半导体本体2侧向地设置在载体1上。第一接触层710通过覆盖半导体本体2的垂直表面的第一接触路径721电连接至第一接触区域71。第二接触层720通过覆盖半导体本体2的垂直表面的第二接触路径722电连接至第二接触区域72。半导体组件100还可以被例如覆盖接触结构7的一部分的附加的钝化层(未示出)覆盖。
在图11中，半导体组件100包括磷光体颗粒11和/或散射颗粒12。磷光体颗粒11和/或散射颗粒12可以嵌入到载体1的主体中。载体1包括在远离半导体本体2的侧上的辐射通道区域101。由有源区23发射的电磁辐射在离开半导体组件100之前例如在辐射通过区域101处可以被磷光体颗粒11吸收和重新发射，并且被散射颗粒12散射。磷光体颗粒11和/或散射颗粒12也可以嵌入到连接层13中，或嵌入到设置在半导体本体2与载体1之间或者设置在载体1的辐射通道区域101上的层中。
图12示出了包括多个半导体组件100的装置，其中所有半导体组件100的载体形成为单个共用透光载体1。半导体本体2可以以多个行和列的方式被布置在共用透光载体1上。特别地，可以将多个半导体本体2同时或一个接一个地施加在共用载体1上。装置可以包括多个另外的镜层10，该镜层10嵌入共用载体1中并且布置在半导体本体2的行与列之间。作为示例，在顶视图中，半导体本体2的镜层3和共用载体的另外的镜层10没有重叠。
图13A至13E示出了用于制造多个半导体组件100的方法的一些其它步骤。
图13A中所示的制造步骤基本上对应于图1中描述的制造步骤。相比之下，衬底9包括未图案化但平坦的表面91。
图13B所示的制造步骤基本上对应于图6A所示的制造步骤。相比之下，约束件63形成在衬底9的平坦表面91上。
图13C中描述的制造步骤基本上对应于图13B所示的方法步骤。相比之下，绝缘层6特别地完全覆盖第一接触区域71、第二接触区域72和通路70，使得后侧102特别地仅由绝缘层6的外表面形成。后侧102可以以简化的方式特别地形成为平坦的，使得在随后的制造步骤中，可以容易地在后侧102处将稳定载体81或印模82附接至半导体本体2。为了电接触组件100，可以部分地去除绝缘层6，使得第一和第二接触区域71和72至少部分地露出。
图13D所示的制造步骤基本上对应于图13D中描述的制造步骤。相比之下，沟槽20或多个沟槽20以这样的方式形成，即它们的底表面由第一半导体层21的露出部分部分地形成。约束件63和/或锚条64在这种情况下部分地由绝缘层6并且部分地由第一半导体层21形成。通过这样做，约束件63和锚条64的机械强度增加。
图13E所示的方法步骤基本上对应于图7B中描述的方法步骤。相比之下，半导体层序列200已经生长到衬底9的平面或平坦表面91上，其中半导体本体2的第一主表面201在使半导体本体2从衬底9局部分离的对半导体本体2进行钻蚀的处理期间或之后被图案化。为了使衬底9从半导体本体2分离并且为了对第一主表面201进行图案化，可以使用一种单一蚀刻剂或至少两种或更多种蚀刻剂的组合。可以在半导体本体2仍然通过约束件63连接至衬底9时执行第一主表面201的图案化。
使用约束件将半导体本体结合至生长衬底，其中约束件形成在使半导体本体分离的台面沟槽内，半导体本体可以在使生长衬底分离的过程期间保持在适当位置，然后被选择性地拾取并转移至载体，其中不需要额外的释放层。通过使用约束件，可以简化用于制造多个半导体组件的方法，致使制造成本的降低。
参照示例性实施方案进行的描述不将本发明限制于这些实施方案。相反，本发明包括任何新特征和特征的任何组合，特别包括权利要求中的特征的任何组合，即使该特征或该组合本身在权利要求或示例性实施方案中未被明确地指示亦如此。
本申请要求美国申请62/110,358的优先权，其公开内容通过引用并入本文。

Claims (18)

1.一种用于制造各自具有半导体本体(2)的多个半导体组件(100)的方法，所述方法包括以下方法步骤：
A)在衬底(9)上施加具有第一半导体层(21)、第二半导体层(22)和设置在所述第一半导体层与所述第二半导体层之间的有源区(23)的半导体层序列(200)；
B)形成用于电接触所述第一半导体层(21)和所述第二半导体层(22)的接触结构(7)；
C)通过形成使所述半导体本体(2)分开的至少一个沟槽(20)来对所述半导体层序列(200)进行结构化；
D)施加覆盖所述沟槽(20)以及所述半导体本体(2)的垂直表面的绝缘层(6)；
E)通过在覆盖所述沟槽(20)的区域中对所述绝缘层(6)进行结构化来形成多个约束件(63)；
F)使所述衬底(9)从所述半导体本体(2)局部分离，其中所述约束件(63)保持附接至所述衬底(9)；以及
G)通过使所述约束件(63)从所述衬底(9)分开来选择性地拾取具有一个第一半导体层(21)、一个第二半导体层(22)和一个有源区(23)的至少一个半导体本体(2)以及一个相关联的接触结构(7)。
2.根据权利要求1所述的方法，其中步骤E在步骤F之前执行，并且在步骤F期间所述半导体本体(2)通过所述约束件(63)保持在适当位置。
3.根据权利要求1所述的方法，其中在步骤E期间，以使得与不同半导体本体(2)相关联的约束件(63)断开的方式在覆盖所述沟槽(20)的区域中对所述绝缘层(6)进行结构化。
4.根据权利要求1所述的方法，其中在步骤E期间，通过在覆盖所述沟槽(20)的区域中对所述绝缘层(6)进行结构化在所述半导体本体(2)之间形成锚条(64)，其中所述半导体本体(2)通过所述约束件(63)连接至所述锚条(64)。
5.根据权利要求1所述的方法，
其中
-在步骤C中，形成贯穿所述第二半导体层(22)以及所述有源区(23)的所述至少一个沟槽(20)，使得在步骤D中，在所述沟槽(20)内，所述绝缘层(6)覆盖所述第一半导体层(21)，以及
-在步骤F中，通过对所述绝缘层(6)进行结构化形成所述多个约束件(63)，使得所述约束件(63)覆盖所述沟槽(20)内的所述第一半导体层(21)。
6.根据权利要求1所述的方法，其中所述衬底(9)设置有图案化表面(91)，所述半导体层序列(200)生长到所述衬底(9)的所述图案化表面(91)上，使得所述半导体层序列(200)包括复制所述衬底(9)的所述图案化表面(91)的第一图案化主表面(201)。
7.根据权利要求6所述的方法，
其中
-在步骤C中，形成贯穿所述半导体层序列(200)的所述至少一个沟槽(20)，使得所述衬底(9)的所述图案化表面(91)在所述沟槽(20)内部分地露出，以及
-在步骤D中，所述绝缘层(6)穿透到图案化的所述衬底(9)中，使得所述约束件(61)被锚固至所述衬底(9)。
8.根据权利要求1所述的方法，其中在步骤F中，通过激光剥离工艺使所述衬底(9)从所述半导体本体(2)分离，其中在步骤F之后所述约束件(63)保持至少部分地附接至所述衬底(9)。
9.根据权利要求1所述的方法，其中在步骤F中，通过蚀刻方法使所述衬底(9)从所述半导体本体(2)分离，其中在步骤F之后所述约束件(63)保持至少部分地附接至所述衬底(9)。
10.根据权利要求4所述的方法，其中通过使用湿蚀刻剂的定向蚀刻方法使所述衬底(9)从所述半导体本体(2)分离，其中所述约束件(63)和所述锚条(64)未被钻蚀。
11.根据权利要求1所述的方法，
其中
-所述半导体层序列(200)生长到所述衬底(9)的平面表面(91)上，
-在步骤E之后并且在步骤G之前，通过蚀刻方法对所述半导体本体(2)的面向衬底(9)的第一主表面(201)进行图案化。
12.根据权利要求1所述的方法，
-其中所述接触结构(7)形成在所述半导体层序列(200)的背向所述衬底(9)的主表面(202)上，以及
-其中所述接触结构(7)包括第一接触区域(71)、通路(70)和第二接触区域(72)，所述第二接触区域(72)电连接至所述第二半导体层(22)，所述通路(70)电连接至所述第一接触区域(71)并且从所述主表面(202)延伸贯穿所述第二半导体层(22)和所述有源区(23)到所述第一半导体层(21)中。
13.根据权利要求1所述的方法，
-其中在步骤E期间，以这样的方式在覆盖所述沟槽(20)的区域中对所述绝缘层(6)进行结构化：使得与不同的半导体本体(2)相关联的所述约束件(63)连接至沿着所述半导体本体(2)的行延伸的锚条(64)，以及
-其中通过在覆盖所述沟槽(20)的区域中对所述绝缘层(6)进行结构化在所述半导体本体(2)之间形成至少一个锚条(64)。
14.一种具有布置在透光载体(1)上的半导体本体(2)、接触结构(7)、镜层(3)和另外的镜层(10)的半导体组件，其中
-所述半导体本体(2)包括第一半导体层(21)、第二半导体层(22)和布置在所述第一半导体层与所述第二半导体层之间的有源区(23)，
-所述半导体本体(2)包括面向所述载体(1)的第一图案化主表面(201)和背向所述载体(1)的第二主表面(202)，
-所述接触结构(7)包括布置在所述第二主表面(202)上的第一接触区域(71)和第二接触区域(72)，所述第二接触区域(72)电连接至所述第二半导体层(22)，
-所述接触结构(7)包括通路(70)，所述通路(70)电连接至所述第一接触区域(71)并且从所述第二主表面(202)延伸贯穿所述第二半导体层(22)和所述有源区(23)到所述第一半导体层(21)中，
-所述半导体本体的垂直表面被具有约束件(63)或所述约束件(63)的残留物的绝缘层(6)覆盖，
-所述组件没有生长衬底，
-所述镜层(3)布置在所述半导体本体(2)的面向所述第二主表面(202)的侧上，
-所述另外的镜(10)嵌入到所述透光载体(1)中，
-所述另外的镜(10)相对于所述半导体本体(2)侧向布置，以及
-所述镜层(3)和所述另外的镜层(10)没有重叠。
15.一种具有布置在透光载体(1)上的半导体本体(2)和接触结构(7)的半导体组件，其中
-所述半导体本体(2)包括第一半导体层(21)、第二半导体层(22)和布置在所述第一半导体层与所述第二半导体层之间的有源区(23)，
-所述半导体本体(2)包括面向所述载体(1)的第一图案化主表面(201)和背向所述载体(1)的第二主表面(202)，
-所述接触结构(7)包括布置在所述第二主表面(202)上的第一接触区域(71)和第二接触区域(72)，所述第二接触区域(72)电连接至所述第二半导体层(22)，
-所述接触结构(7)包括通路(70)，所述通路(70)电连接至所述第一接触区域(71)并且从所述第二主表面(202)延伸贯穿所述第二半导体层(22)和所述有源区(23)到所述第一半导体层(21)中，
-所述半导体本体的垂直表面被具有约束件(63)或所述约束件(63)的残留物的绝缘层(6)覆盖，
-所述组件没有生长衬底，并且
所述约束件(63)或所述约束件(63)的残余物相对于所述半导体本体(2)侧向布置并且嵌入在将所述半导体本体(2)固定至所述载体(1)的连接层(13)中。
16.根据权利要求14或15所述的半导体组件，其中所述有源区(23)被配置成在所述半导体组件的运行期间生成电磁辐射。
17.根据权利要求14或15所述的半导体组件，其中磷光体颗粒(11)设置在所述透光载体(1)内或在设置在所述透光载体(1)上的层中。
18.一种包括多个根据权利要求14或15所述的半导体组件(100)的装置，其中所有所述半导体组件(100)的所述透光载体(1)形成为单个共用透光载体。
CN201680007715.7A 2015-01-30 2016-01-28 用于制造半导体组件的方法及半导体组件 Active CN107210335B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562110358P 2015-01-30 2015-01-30
US62/110,358 2015-01-30
PCT/EP2016/051830 WO2016120400A1 (en) 2015-01-30 2016-01-28 Method for producing a semiconductor component and semiconductor component

Publications (2)

Publication Number Publication Date
CN107210335A CN107210335A (zh) 2017-09-26
CN107210335B true CN107210335B (zh) 2019-07-05

Family

ID=55299442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007715.7A Active CN107210335B (zh) 2015-01-30 2016-01-28 用于制造半导体组件的方法及半导体组件

Country Status (5)

Country Link
US (2) US9887180B2 (zh)
JP (1) JP6544730B2 (zh)
CN (1) CN107210335B (zh)
DE (1) DE112016000546T5 (zh)
WO (1) WO2016120400A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
KR102174266B1 (ko) 2014-06-18 2020-11-05 엑스-셀레프린트 리미티드 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10297502B2 (en) * 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
DE102017106730A1 (de) 2017-03-29 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauteils und Bauteil für ein elektronisches Bauelement
DE102017108385A1 (de) 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Laserbarren und Halbleiterlaser sowie Verfahren zur Herstellung von Laserbarren und Halbleiterlasern
DE102017114467A1 (de) 2017-06-29 2019-01-03 Osram Opto Semiconductors Gmbh Halbleiterchip mit transparenter Stromaufweitungsschicht
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
TWI780195B (zh) 2017-08-03 2022-10-11 美商克里公司 高密度像素化發光二極體晶片和晶片陣列裝置以及製造方法
WO2019039914A2 (ko) * 2017-08-25 2019-02-28 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR20190061147A (ko) * 2017-11-27 2019-06-05 주식회사 루멘스 엘이디 칩 및 그 엘이디 칩이 적용된 엘이디 모듈
US11355549B2 (en) 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
CN110071134B (zh) 2018-01-23 2023-09-12 晶元光电股份有限公司 发光元件、其制造方法及显示模块
CN112740359B (zh) * 2018-10-02 2022-07-12 株式会社菲尔尼克斯 半导体元件的制造方法及半导体基板
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11152540B2 (en) * 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11626442B2 (en) * 2020-08-10 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming image sensors
CN112216782B (zh) * 2020-08-26 2021-10-08 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
CN113054074B (zh) * 2021-03-01 2022-04-22 康佳集团股份有限公司 一种用于led芯片的巨量转移方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
DE102021112359A1 (de) * 2021-05-12 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische leuchtvorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084583A (zh) * 2004-10-22 2007-12-05 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
CN102012269A (zh) * 2009-06-12 2011-04-13 原子能和代替能源委员会 用于检测和/或发射电磁辐射的器件及其制造方法
CN103311395A (zh) * 2013-05-08 2013-09-18 北京大学 一种激光剥离薄膜led及其制备方法
CN103730480A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种高压驱动倒装led薄膜芯片的制造方法及其结构
EP2757603A1 (en) * 2013-01-21 2014-07-23 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN104183675A (zh) * 2014-07-10 2014-12-03 华南理工大学 基于区域激光剥离及化学腐蚀的GaN基LED制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
US20030102473A1 (en) * 2001-08-15 2003-06-05 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
JP2006237467A (ja) * 2005-02-28 2006-09-07 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2008047850A (ja) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子
JP4910664B2 (ja) * 2006-11-30 2012-04-04 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP2008186959A (ja) 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
US8212273B2 (en) * 2007-07-19 2012-07-03 Photonstar Led Limited Vertical LED with conductive vias
DE102008039790B4 (de) * 2008-08-26 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
DE102009019161A1 (de) * 2009-04-28 2010-11-04 Osram Opto Semiconductors Gmbh Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
JP2012195435A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP2013183020A (ja) * 2012-03-01 2013-09-12 Toshiba Corp 半導体発光装置およびその製造方法
JP6107024B2 (ja) * 2012-09-26 2017-04-05 日亜化学工業株式会社 発光装置およびその製造方法
CN103887218B (zh) * 2012-12-21 2018-03-09 晶能光电（常州）有限公司 一种GaN基白光倒装芯片的制备方法
US8933478B2 (en) * 2013-02-19 2015-01-13 Cooledge Lighting Inc. Engineered-phosphor LED packages and related methods
JP2014216588A (ja) * 2013-04-30 2014-11-17 株式会社沖データ 発光装置、その製造方法、画像表示装置、及び画像形成装置
JP6166954B2 (ja) * 2013-05-24 2017-07-19 スタンレー電気株式会社 半導体発光素子アレイおよび半導体発光素子アレイの製造方法
JP6136649B2 (ja) * 2013-06-28 2017-05-31 日亜化学工業株式会社 発光素子及び発光装置
CN109802014B (zh) * 2013-07-05 2022-05-31 晶元光电股份有限公司 发光元件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101084583A (zh) * 2004-10-22 2007-12-05 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
CN102012269A (zh) * 2009-06-12 2011-04-13 原子能和代替能源委员会 用于检测和/或发射电磁辐射的器件及其制造方法
EP2757603A1 (en) * 2013-01-21 2014-07-23 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN103311395A (zh) * 2013-05-08 2013-09-18 北京大学 一种激光剥离薄膜led及其制备方法
CN103730480A (zh) * 2013-12-26 2014-04-16 广州有色金属研究院 一种高压驱动倒装led薄膜芯片的制造方法及其结构
CN104183675A (zh) * 2014-07-10 2014-12-03 华南理工大学 基于区域激光剥离及化学腐蚀的GaN基LED制备方法

Also Published As

Publication number Publication date
DE112016000546T5 (de) 2017-11-16
CN107210335A (zh) 2017-09-26
US20160254253A1 (en) 2016-09-01
US10475773B2 (en) 2019-11-12
JP2018503982A (ja) 2018-02-08
US9887180B2 (en) 2018-02-06
JP6544730B2 (ja) 2019-07-17
US20180145058A1 (en) 2018-05-24
WO2016120400A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN107210335B (zh) 用于制造半导体组件的方法及半导体组件
JP7384848B2 (ja) 半導体発光素子の製造方法
TWI385825B (zh) 光電元件及其製造方法
JP6103276B2 (ja) Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造
CN102473814B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
CN108417682A (zh) 一种微型发光元件及其制作方法
CN107210294A (zh) 用于制造半导体组件的方法及半导体组件
US8604491B2 (en) Wafer level photonic device die structure and method of making the same
JP4848638B2 (ja) 半導体素子の形成方法および半導体素子のマウント方法
CN102157662A (zh) 装置及其形成方法
CN105593991B (zh) 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
CN102593316A (zh) 晶片级发光装置封装件及其制造方法
US9847467B2 (en) Optoelectronic component and method for the production thereof
TWI590302B (zh) 半導體發光元件及其製作方法
CN103904170A (zh) 分离基板的方法和利用其制造半导体装置的方法
CN110168751A (zh) 包括蚀刻生长衬底后部面的步骤的用于制造光电设备的方法
CN103477453B (zh) 用于制造半导体本体的方法
EP2930749B1 (en) Light-emitting device and method of producing the same
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
CN106716651A (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
CN101681877B (zh) 准垂直结构发光二极管
JP7153183B2 (ja) 発光装置の製造方法
KR20060057855A (ko) ＧａＮ 계 화합물 반도체 발광소자 및 그 제조방법
KR20090028235A (ko) 질화물계 발광소자 및 그 제조방법
CN103314457B (zh) 发光装置晶片级封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Regensburg, Germany

Co-patentee after: Exxon Optoelectronic Technology Co., Ltd

Patentee after: OSRAM OPTO SEMICONDUCTORS GmbH

Address before: Regensburg, Germany

Co-patentee before: X-Celeprint Ltd.

Patentee before: OSRAM OPTO SEMICONDUCTORS GmbH