JP6103276B2 - Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造 - Google Patents

Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造 Download PDF

Info

Publication number
JP6103276B2
JP6103276B2 JP2015517733A JP2015517733A JP6103276B2 JP 6103276 B2 JP6103276 B2 JP 6103276B2 JP 2015517733 A JP2015517733 A JP 2015517733A JP 2015517733 A JP2015517733 A JP 2015517733A JP 6103276 B2 JP6103276 B2 JP 6103276B2
Authority
JP
Japan
Prior art keywords
layer
type
substrate
basic
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015517733A
Other languages
English (en)
Other versions
JP2015524173A (ja
Inventor
パスカル ゲナール，
パスカル ゲナール，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1255934A external-priority patent/FR2992466A1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2015524173A publication Critical patent/JP2015524173A/ja
Application granted granted Critical
Publication of JP6103276B2 publication Critical patent/JP6103276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）の製造に関する。
ＬＥＤは一般に、少なくとも１つのｎ型層又は領域と、ｐ型層又は領域と、ｎ型及びｐ型層の間に配置された活性層とを備える積層に対応する基本構造から製造される。これらの基本ＬＥＤ構造は、上述の積層がエピタキシャル成長によって上に形成される同じ成長基板から形成することができ、次いでこの積層の部分が基板から切り離されて各基本ＬＥＤ構造を形成する。
しかし、ｎ及びｐ型コンタクトパッドの形成によるＬＥＤの配線、又は特に高輝度ＬＥＤの場合に処理を行う必要がある成長支持部の分解／除去などの、他のＬＥＤ製造作業は、すべて又は一部が各ＬＥＤのレベルで個々に行われる、つまり、基本構造は互いに分離され、従って一回につき１つの構造が処理されることを意味する。
機械的支持部上のＬＥＤの組み立てに関わる作業、及び光変換材料（「リン」）の堆積作業にも同じことが当てはまり、これらは各ＬＥＤに対して個々に行われる。
これらの作業を個々に行うことは、ＬＥＤ製造プロセスの精度の良好な制御を可能にするが、作業数に製造すべきＬＥＤの数を掛けた数の作業が必要となり、その結果としてＬＥＤ製造コストを増加させる。
本発明の目的は特に、ＬＥＤの集合的製造を可能にすることによって上述の不利な点を改善することである。
この目的は、第１の基板の表面に、少なくとも１つのｎ型層、活性層、及びｐ型層をそれぞれが備える複数の基本ＬＥＤ構造を形成するステップであって、基本ＬＥＤ構造は第１の基板上でトレンチによって互いに隔てられる、ステップを含む、発光ダイオード（ＬＥＤ）デバイスの集合的製造の方法によって達成され、方法は、
ｐ型層、活性層、及び活性層と接触するｎ型層の第１の部分の横方向寸法を縮小するステップであって、ｎ型層は、ｎ型層の第１の部分より大きな横方向寸法を有する第２の部分を有する、ステップと、
少なくとも各基本構造に絶縁材料層を堆積するステップと、
ｐ型層、活性層、及びｎ型層の第１の部分の側部に絶縁材料の一部分を形成するステップと
露出されたｎ型層の少なくとも第２の部分の全体に、ｎ型電気的コンタクトパッドを形成するステップと、
横方向寸法縮小ステップの前又は後に、ｐ型電気的コンタクトパッドを形成するステップと、
基本ＬＥＤ構造を備える第１の基板の表面の全体に導電性材料層を堆積し、導電性材料層を研磨するステップであって、研磨するステップは、ｐ及びｎ型電気的コンタクトパッドの間に存在する絶縁材料層の少なくとも一部に到達するまで行われて、導電性材料層の個々の部分を備える構造を形成し、各個々の部分は１つ又は複数のｎ型電気的コンタクトパッドと接触する、ステップと、
前記構造の研磨された面に第２の基板を分子付着によってボンディングするステップとを、さらに含む。
従って本発明の方法は、基板上に存在する基本構造の全体に対して、ｎ型コンタクトパッド及びｐ型コンタクトパッドを集合的に形成することを可能にする。ここではコンタクトパッドを形成するために必要な作業の数は、コンタクトパッドが各基本構造上に独立して形成される従来技術と比べて大幅に少ない。従ってＬＥＤデバイスを形成するために、個々に又はグループとして切り離すことができる、複数の配線された基本構造を備えた基板又は平板が得られる。
本発明は、ｎ及びｐ型コンタクトパッドを形成し、すべて最少のステップで、移転基板を有する基本ＬＥＤ構造を備える基板を組み立てることを可能にし、それによりコスト及び生産時間を短縮することを可能にするという有利がある。
特定の実施形態では、ｎ及びｐ型コンタクトパッドは、金属層が基本構造の全体に堆積されるのと同じステップの間に同時に用意される。
特定の実施形態では、絶縁材料層が、基本ＬＥＤ構造の間に存在するトレンチの一部にさらに堆積され、絶縁材料のないトレンチは、複数の基本ＬＥＤ構造の周りに切断区域を画定する。
特定の実施形態では、各基本ＬＥＤ構造は、緩和された又は部分的に緩和された材料のアイランド上に形成される。
緩和された又は部分的に緩和された材料は、例えばＩｎＧａＮである。
特定の実施形態では方法は、第２の基板をボンディングするステップの後に、第１の基板を除去するステップを含む。
初めの基板は、特にＬＥＤデバイスの発光面を開放することを可能にし、基本構造の全体に対する単一の作業において除去される。いくつかの場合には、基板は除去された後にリサイクルされ、再び１回又は複数回使用することができる。
方法は、第１の基板を除去するステップの後に露出された、基本ＬＥＤ構造の表面に、光変換材料層を堆積するステップをさらに含むことができる。
従って、それぞれが１つ又は複数の配線された基本構造から形成され、最終基板が設けられ、光変換層で覆われたＬＥＤデバイスをそれから切り離すことができる構造が得られる。
特定の実施形態では方法は、第１の基板を除去するステップの後に露出された、基本ＬＥＤ構造の表面に微細構造を形成するステップを含む。
従って、それぞれが１つ又は複数の配線された基本構造から形成され、最終基板と、特にＬＥＤデバイスに特定の光学特性をもたらすことを可能にする微細構造とが設けられたＬＥＤデバイスをそれから切り離すことができる構造が得られる。
特定の実施形態では第２の基板はそのボンディング面上に、導電性材料層の個々の部分と又はｐ型コンタクトパッドと整列する位置に配置された、複数の電気的コンタクトパッドを備える。
従ってＬＥＤデバイスは、第２の基板から電力供給及び制御することができる。
特定の実施形態では、ｎ型コンタクトパッドを形成するステップは、基本ＬＥＤ構造を備える第１の基板の表面の全体に、定められた厚さの導電性材料層を堆積するサブステップを含む。
特定の実施形態では方法は、導電性材料層の堆積するステップの後に、導電性材料層を方向性エッチングし、基本構造の側壁に導電性材料層の部分が残ることを可能にするステップをさらに含み、前記部分がｎ型コンタクトパッドを形成する。
特定の実施形態では方法は、選択（又は方向性）エッチングステップの後に、各基本ＬＥＤ構造のｐ型層内に限られた深さまでの開口を形成し、これらの開口を導電性材料で充填してｐ型コンタクトパッドを形成するステップを含む。
これに対応して本発明は、少なくとも１つのｎ型層、活性層、及びｐ型層をそれぞれが備える複数の基本ＬＥＤ構造を表面上に含む第１の基板を備え、基本構造は第１の基板上でトレンチによって互いに隔てられる、発光ダイオード（ＬＥＤ）デバイスの集合的製造のための構造に関し、各基本ＬＥＤ構造は、
ｐ型層、活性層、及び活性層と接触するｎ型層の第１の部分を備える第１の部分、及びｎ型層の第２の部分を備える第２の部分であって、各基本ＬＥＤ構造の第１の部分は、各基本ＬＥＤ構造の第２の部分より小さな横方向寸法を有する、第１の部分及び第２の部分と、
ｐ型層、活性層、及びｎ型層の第１の部分の側部の絶縁材料の一部と、
露出されたｎ型層の少なくとも第２の部分の全体上のｎ型電気的コンタクトパッドと、
ｐ型電気的コンタクトパッドとを備え、
構造は第１の基板を備えるものと反対のその側部上に、それぞれが個々にｎ型電気的コンタクトパッドと接触する導電性材料の個々の部分を備える平面をさらに備え、導電性材料の層の個々の部分は絶縁材料層の部分によって分離され、
第２の基板（５０）は、構造の前記平面にボンディングされる。
特定の実施形態では第２の基板は、構造にボンディングされたその側部上に、絶縁材料の部分によって互いに分離された一連のコンタクトパッドを備え、
一連のコンタクトパッドのパッドは、基本構造のｎ及びｐ型電気的コンタクトパッドに接続される。
特定の実施形態では構造は、基本ＬＥＤ構造のｎ型層上に、光変換材料層をさらに備える。
特定の実施形態では構造は、基本ＬＥＤ構造のｎ型層上に存在する微細構造をさらに備える。
本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略斜視図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 本発明の一実施形態による、ＬＥＤデバイスの集合的製造を示す概略断面図である。 図１Ａから１Ｏにおいて実施されるステップの一部のフロー図である。 図２Ａから続く図であり、図１Ａから１Ｏにおいて実施されるステップの他の一部のフロー図である。 本発明の一実施形態による、ｎ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｎ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｎ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｎ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｎ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 図３Ａから３Ｅにおいて実施されるステップのフロー図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 図５Ａから５Ｅにおいて実施されるステップのフロー図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 本発明の一実施形態による、ｐ型コンタクトパッドの変形形態を示す概略斜視図及び断面図である。 図７Ａから７Ｃにおいて実施されるステップのフロー図である。
本発明は、発光ダイオード（ＬＥＤ）デバイスの集合的製造に適用される。以下で詳しく説明されるように、本発明はプロセスの異なる段階で以下の要素の１つ又は複数がさらに設けられる、少なくとも１つ又は複数の基本ＬＥＤ構造をそれぞれが備えるＬＥＤデバイスの平板上での集合的製造を可能にする。
ｐ型コンタクト、
ｎ型コンタクト、
コンタクトへのアクセスのための垂直の電子的接続（ビア）が設けられた最終基板であって、電子回路をさらに設けることができる最終基板、
光変換材料層、
微細構造、特に光学的微細構造。
上述の要素のすべては、以下で述べられる例のように集合的に、すなわち平板上に存在する基本ＬＥＤ構造の全体に対して行われる同じ作業時に用意することができる。しかし必要ならＬＥＤデバイスは、集合的製造方法の中間段階において、例えばｐ及びｎ型コンタクトの形成後に切り離し、次いでその後の製造ステップにおいて個々に処理することができる。必要性に従って、特に光強度の観点から、平板から切断されるＬＥＤデバイスは直列に又は並列に接続されたいくつかの基本ＬＥＤ構造を含むことができる。
ＬＥＤの集合的製造の方法は、図１Ａから１Ｏ、並びに２Ａ及び２Ｂを参照して述べられる。
ここで述べられる例では方法は、支持基板１０１、埋め込み層１０２、及び成長アイランド１０３を備える、平板又は複合成長基板１００から実施される（図１Ａ）。ここで支持基板１０１はサファイアからなる。基板１０１はまた、特にシリコン、炭化珪素、又はゲルマニウムなどの半導体材料から構成され得る。埋め込み層は、ここではＳｉＯ２において用意されるボンディング層である。成長アイランド１０３は、ここでは例えば、ＧａＮ起源層（ｇｅｒｍ ｌａｙｅｒ）上のエピタキシャル成長によって用意され、埋め込み層１０２を通じて支持基板１０１上に移転される、ＩｎＧａＮ層である歪み材料の成長層から得られる。
トレンチ１６０は、ＩｎＧａＮ成長アイランド１３１を画定するように成長層内に作製された。これらのトレンチはまた、成長層の歪み材料を緩和させることを可能にした。非限定的な例として各アイランド１３１は、ここでは１辺の長さが１ｍｍの正方形である。最終のＬＥＤの形状、及び寸法の少なくとも一部を規定する、アイランドの形状及び寸法はもちろん異なることができ、特にアイランドは円形形状をもつことができる。
方法は、各アイランド１３１への、エピタキシによる、ｎ型層１３２（厚さ約１μｍ）、活性層１３３（約１０ｎｍ）及びｐ型層１３４（厚さ約１００ｎｍ〜２００ｎｍ）の形成で開始し（ステップＳ１、Ｓ２、Ｓ３、図１Ｂ）、これら３つの層は各アイランド上に基本ＬＥＤ構造１５０を形成する。プロセスのこの段階において、平板の形での構造１０が得られ、これはその上面にトレンチ１６０によって互いに分離された複数のＬＥＤ構造１５０を備える。
ｎ及びｐ型層は、逆の順序で（ｐ型層がアイランド１３１に最も近くなるように）形成することができ、非意図的にドープされた層を備える、様々な組成物、厚さ、又はドーパント濃度のいくつかの層を含むことができる。
活性層１３３は、単一の厚い若しくは薄い層、又はバリア層によって互いに分離された発光量子井戸の複数の層から形成され得る発光層である。
絶縁材料層１３６は、ここではＳｉＯ２であり、基本構造１５０を備える構造１０の上面の全体にプラズマ化学気相成長法（ＰＥＣＶＤ）によって堆積され、層１３６は基本構造１５０及びトレンチ１６０の両方を覆う（ステップＳ４、図１Ｃ）。堆積の後に絶縁材料層１３６は、化学機械研磨（ＣＭＰ）又はエッチングによって平坦化される（ステップＳ５、図１Ｃ）。ＳｉＯ２層１３６はまた、スピナ上で回転する基板に粘性ＳｉＯ２前駆体組成物を堆積することからなる、よく知られたスピンオンガラス（ＳＯＧ）技法によって形成され得る。この堆積技法によりＳｉＯ２層は、堆積後の平坦化を必要としない満足な表面品質を有する。
本発明の一態様によれば、それぞれが１つ又は複数のＬＥＤ構造を備える複数のブロックに、構造を切断するのを容易にするために、特定のトレンチ１６０は絶縁材料１３６で充填されない。絶縁材料のないトレンチは従って、諸基本構造の周りに切断区域を画定する。
接着層１３５は、例えば厚さが約１０ｎｍのチタン層であり、ＳｉＯ２への接着が困難な特定の金属に構造を接着するのを容易にするために絶縁材料層１６０上に形成することができる（ステップＳ６、図１Ｃ）。
次いで層１３５及び１３６は、例えばドライ又はウエット選択化学エッチングによって、ｐ型層１３４上で開口される（ステップＳ７、図１Ｄ）。ここで述べられる例では開口１３７は、ｐ型層１３４の上の層１３６内に形成される。この目的のために、構造内のエッチングされるべき区域を画定する開口（樹脂のない区域）を有する保護樹脂層を備えたエッチングマスクが使用される。
ｐ型コンタクトパッド１３８は、開口１３７内に、後者内への少なくとも１つの導電性材料の堆積によって形成される（ステップＳ８、図１Ｅ）。コンタクトパッド１３８のための材料の堆積時に、用いられるマスクは開口１３７をエッチングするために保存される。ｐ型コンタクトパッド１３８が形成された後に、エッチングマスクの保護樹脂は除去され、これは、開口１３７を超えて堆積されたｐ型コンタクトパッド１３８の構成材料を同時に除去することを可能にする。
ｐ型コンタクトパッド１３８を形成する層は、特に以下を含むことができる。
良好な抵抗率及び良好なオーム特性を得るための、１Å〜５ｎｍの厚さを有するＮｉ、Ｐｄ、又はＰｔなどの金属、
反対面に向かって出る光子（すなわち、構造が最終基板に移転されたときにｐ型層に向かって移動する光子であり、従って放射面はｎ型層１３２の側に見出される）を、放射面に戻すための、例えば約１００ｎｍの厚さを有するＡｇの層の形でのリフレクタ、
例えば２０〜５０ｎｍの厚さを有するＷＮ又はＴｉＮの層の形での拡散バリア。
基本構造１５０の全体への絶縁材料層１３６の形成は、集合的に、すなわち１つの作業で、すべての構造１５０に対してｐ型コンタクトパッド１３８を形成することを可能にする。
プロセスのこの段階において既に、それぞれにｐ型コンタクトパッドが設けられた複数の基本構造１５０を有する平板の形での構造２０が得られた。構造２０は、想定される最終用途に従った１つ又は複数基本構造１５０をそれぞれが備える、複数のデバイスに切り離すことができ、ｎ型コンタクトパッドの形成などの残りのＬＥＤ形成作業は、切り離された各デバイスに対して個々に行われる。
ここで述べられる例では方法では、基本構造１５０の横側面及びトレンチ１６０内に存在する絶縁材料層１３６の例えば化学エッチングによる開口又は除去を含む、ｎ型コンタクトパッドの用意に続く（ステップＳ９、図１Ｆ）。プロセスのこの段階においてはまた、構造から複数のデバイスを切断した後に、単独で又は複数で形成することができるｐ型コンタクトパッドがそれぞれに設けられた、複数の基本構造１５０を有する平板の形での構造３０が得られる。
次いで、各構造の横方向マージンから定められた幅にわたる、及びｎ型層１３２内の定められた深さへの基本構造１５０の横の部分の、例えば化学エッチング又はドライエッチング、例えば反応性イオンエッチング（ＲＩＥ）によるミリングに進み、それにより各基本構造１５０内に縮小された横方向寸法（幅、直径など）を有するミリングされた部分１５１が形成され、このミリングされた部分は、層１３４及び１３３と、活性層１３３と接触する層１３２の第１の部分１３２０とを備える（ステップＳ１０、図１Ｇ）。従って各基本構造１５０において、ミリングされていない層１３２の残りの部分１３２１を備える第２の下層部分１５２と比べて、縮小された横方向寸法（幅、直径など）を有する、第１の部分１５１が形成される。
ミリングの後に、薄い絶縁材料層１３９例えばＳｉＯ２の、平板全体への堆積に進む（ステップＳ１１、図１Ｈ）。絶縁材料層の厚さは、基本ＬＥＤ構造１５０及びトレンチ１６０の輪郭に従うように制限される。この堆積の後に垂直方向に優先的にエッチングする方向性ドライエッチングが続き、それによりｐ型コンタクトパッド１３８の表面、及びミリングされていない部分１５２上に存在するｎ型層１３２上の、絶縁材料層１３９が開口される。ドライエッチングの後に層１３９は、ミリングされた部分１５１の基本構造１５０の側部のみに残る（ステップＳ１２、図１Ｉ）。
次に導電性材料層１４０、例えばＴｉ／Ａｌ／Ｎｉの堆積を行い、その後に、基本構造１５０の側壁に残る層１４０を残すように、垂直方向に優先的にエッチングする方向性ドライエッチングが続く（ステップＳ１３及びＳ１４、図１Ｊ）。導電性材料層１４０は、基本構造１５０のミリングされていない部分１５２に存在するｎ型層１３２の側壁と接触し、ｎ型コンタクトパッド１４５を形成することができる。
層１３２のミリングされていない部分の上にある各基本構造の部分を保護するための絶縁材料層１３９の事前の堆積の結果、ｎ型コンタクトパッド１４５を形成することを目的とする導電性材料層１４０は、平板の全体に対して全体的に（すなわち単一の作業で）堆積することができ、これは各ＬＥＤのためにｎ型コンタクトパッドを集合的に用意することを可能にする。
プロセスのこの段階において、それぞれにｐ型コンタクトパッド及びｎ型コンタクトパッドが設けられた、複数の基本構造１５０を有する平板の形での構造４０が得られ、構造４０は、想定される最終用途に従った１つ又は複数の基本構造１５０をそれぞれが備える、複数のデバイスに切断することができ、残りのＬＥＤ形成作業は切り離された各デバイスに対して個々に行われる。
ここで述べられる例では導電性材料層１４０は、基本構造１５０の側壁のみに存在する。変形形態によれば導電性材料層は、トレンチ１６０を全体に充填することができる。この第２の場合では、隣接する基本構造のｎ型層１３２は接続される。
他の変形形態によれば、導電性材料の２つの部分の間のトレンチ内に存在する空間は、絶縁材料で充填することができる。
これらすべての変形形態において導電性材料層１４０は、ミリングされていない部分１５２上に露出されたｎ型層１３２の側壁全体と接触する。従って大きな面での接触が生成され、これは構成要素の集積化密度には実際に不利にならずに、ｎ型コンタクトパッドの電気抵抗を著しく低減することを可能にする。実際、ｎ型コンタクトパッドはｎ型層の周りに用意されるので、最終構成要素の幅及び上面面積は少ししか増加しない。
さらに層１４０が、ｎ型層１３２の側壁及びトレンチ１６０内（トレンチの底部に、又はトレンチの体積を充填して）の両方に堆積された場合は、いくつかの隣接する基本構造を直接並列にすることができ、従ってやはり、いくつかの構造に共通なｎ型コンタクトの電気抵抗を最小にすることができる。
上記で示されたようにエッチングされた場合のように、導電性材料層が２つの基本構造の間で連続していないときは、最終配線作業時にいくつかの基本構造を直列に接続することができる。
導電性材料層１４１は、ここでは銅であり、ｐ型コンタクトパッド１３８及びｎ型コンタクトパッド１４５でそれを覆うように平板の全体に堆積される（ステップＳ１５、図１Ｋ）。従って導電性材料層１４２は、コンタクトパッド１３８の上の基本ＬＥＤ構造の全体を覆い、トレンチ１６０を充填し、それによりここで、隣接する基本構造のｎ型コンタクトパッド１４５を接続する。
層１４１の堆積の前に、半導体／金属接着を促進するボンディング層、例えばＴａ及び／又はＴａＮが、ｐ型コンタクトパッド１３８及びｎ型コンタクトパッド１４５に堆積されることが好ましい。
導電性材料層１４１は、深さＰｐｏｌ（図１Ｊ）まで化学機械研磨（ＣＭＰ）によって研磨され、それによりｐ型コンタクトパッド１３８を露出し、ｎ型コンタクトパッド１４５と接触してこれらのパッドのそれぞれへの接触を可能にする、導電性材料層１４１の部分又はｎ型コンタクトプラグ１４３を形成する（ステップＳ１６、図１Ｌ）。コンタクトパッド１３８及び１４４は、絶縁材料層１３９によって互いに分離される。導電性材料層１４１の研磨は例えば、ｐ型１３８とｎ型１４５電気的コンタクトパッドの間に存在する、絶縁材料層１３９の少なくとも一部に到達するまで行われ、それにより導電性材料層１４１の個々の部分１４３を備える構造７０を形成し、これらの個々の部分１４３のそれぞれは１つ又は複数のｎ型電気的コンタクトパッド１４５と接触する。
プロセスのこの段階において、最終又はレシーバ基板への直接ボンディングに適合する平面７０ａを有する、構造７０が得られる。
ここで述べられる例では方法は、構造７０の最終又はレシーバ基板５０との分子付着によるボンディングに続く（ステップＳ１７、図１Ｍ）。直接ボンディングとも呼ばれる分子付着によるボンディングの原理は、それ自体でよく知られているように、２つの面（ここでは構造７０及び基板５０の、面７０ａ及び５０ａ）を直接接触に、すなわち特定の材料（接着剤、蝋、半田など）を使用せずに、もたらすことに基づく。このような作業は、ボンディングされる面が十分に平滑で粒子又は汚染がないこと、及び接触を生じることを可能にするために、それらが十分近くに、通常は数ナノメートル未満にもたらされることを必要とする。この場合には２つの面の間の引力は、分子付着（ボンディングされるべき２つの面の原子又は分子の間の電子相互作用の引力（ファンデルワールス力）の合計によって誘起されるボンディング）を引き起こすのに十分に大きくなる。
しかし構造７０及び最終基板５０は、陽極接合、金属ボンディング、又は接着剤を用いたものなどの、他のタイプのボンディングによって組み立てることもできる。
最終基板５０は少なくとも、最終のＬＥＤデバイスに対する良好な機械的支持、並びにｎ及びｐ型コンタクトパッドへのアクセスを確実にすることを可能にする。ここで述べられる例では、最終基板５０は、基板のボンディング面５０ａの側に、絶縁材料５０３例えばＳｉＮの部分によって互いに絶縁された銅コンタクトパッド５０２を備える、平板５０１から形成される。各コンタクトパッド５０２は、少なくともｐ型コンタクトパッド１３８の一部、又は構造７０の平面７０ａ上に露出されたｎ型コンタクトプラグ１４３の一部と整列した位置に形成された（図１Ｍ）。平板５０１は特に、良好な熱伝導体であるアルミナ若しくは多結晶のＡｌＮ、又はシリコンから構成され得る。
この場合は、構造７０のｐ型コンタクトパッド１３８及びｎ型コンタクトプラグ１４３は、平板５０１を通して、ビアとも呼ばれる、例えば銅の垂直の電子的接続５０４を形成することによって、最終基板５０のボンディング面５０ａと反対の面５０ｂからアクセスされ、これらの垂直接続のそれぞれはコンタクトパッド５０２に出て来る（ステップＳ１８、図１Ｎ）。シリコンの平板５０１の場合、ビアの内側面は、よく知られたシリコン貫通ビア（ＴＳＶ）法に従って予め絶縁されることになる。電子的接続５０４及びそれらのオプションの内側絶縁は、最終基板５０をボンディングする前に用意されることが好ましい。
変形形態によれば最終基板は、中実の平板、例えばシリコン又はＡｌＮから形成することができ、そのボンディング面には、ｐ型コンタクトパッド１３８及びｎ型コンタクトプラグ１４３の、構造７０の平面７０ａに露出された部分と整列した位置に、複数の空洞が切り取られており、空洞は導電性材料、例えば銅で充填される。最終基板が構造７０にボンディングされた後に、後者は空洞に存在する導電性材料の覆いを取るように薄くされ、それによりそれぞれが個々にｐ型コンタクトパッド１３８又はｎ型コンタクトプラグ１４３と接触し、最終基板の背面からアクセス可能な、垂直の電気的接続を形成する。
最終基板材料により可能になる場合、例えば最終基板がシリコン平板から形成される、又はシリコンの層を備える場合は、ＬＥＤデバイスと共に機能することを目的とする電子回路を、前もって形成し、最終基板内に形成された垂直の電子的接続によってｐ型コンタクトパッド１３８及びｎ型コンタクトプラグ１４３に接続することができる。想定され得る電子回路の中でも、受動調整デバイス（保護ダイオード、ＥＳＤに対する抵抗、コンデンサなど）、及び能動調整デバイス（電流レギュレータ）を挙げることができる。
最終基板はまた、直列に又は並列に接続されたいくつかの基本ＬＥＤ構造を備えたＬＥＤデバイスを用意することを可能にする、電子的相互接続回路を含むことができる。
他の変形形態によれば構造７０の面７０ａは、化学機械研磨によって平坦化されたＳｉＯ２の層で覆うことができる。この場合の最終基板は、バージンシリコンの平板、又は絶縁基板（例えばアルミナ又はＡｌＮ）から構成される。最終基板のボンディング面が分子付着によるボンディングのためには粗すぎる場合（典型的には５×５μｍ表面走査に対して＞０．３ｎｍＲＭＳ）は、またＳｉＯ２の層を堆積し平坦化することができる。このようにして用意された２つの面は、分子付着によって一緒にボンディングされる。ボンディングを強化するためにアニールを行うことができる。次いで最終基板は、ＬＥＤ構造７０のｐ及びｎ型コンタクトパッドと接触する垂直の電気的接続すなわちビアの用意を可能にするように薄く（例えば１００μｍに）される。この変形形態により、ＬＥＤ構造のコンタクトパッドと、最終基板の電気的接続すなわちビアとの間の整列の問題がなくなり、なぜなら後者はＬＥＤ構造の最終基板へのボンディングの後に用意されるからである。
最終基板５０及び構造７０が組み立てられた後に、支持基板１０１は、例えば特にサファイア基板の場合はよく知られたレーザリフトオフ技法によって、又は化学エッチングによって除去される（ステップＳ１９、図１Ｏ）。ＩｎＧａＮ支持基板の特定の場合は、レーザリフトオフによるその除去は、この技法による基板の分離を容易にする層を挿入することによって適合させることができる。化学エッチングによる除去の場合はまた、ＬＥＤ構造の残りの部分を維持するために、バリア層を挿入することができる。レーザリフトオフ又は他の非破壊的技法による除去の場合は、支持基板は再使用することができる。
ここではレーザリフトオフによって行われる支持基板１０１の除去の後に、例えば化学エッチングによって、埋め込み層１０２及び成長アイランド１３１が除去される（ステップＳ２０、図１Ｏ）。
プロセスのこの段階において、それぞれが、配線された１つ又は複数の基本構造から形成され、ｎ及びｐ型接続がその一方の表面に配置された基板が設けられた、ＬＥＤデバイスを切り離すことができる構造８０が得られる。
ＬＥＤ構造７０の覆いを取られた裏面７０ｂは、やはり集合的に、支持基板１０１、埋め込み層１０２、又は成長アイランド１３１から残る残留物を除去するためにエッチングすることができ、それからの光の抽出を増加するように構造化することができる（ステップＳ２１、図１Ｏ）。エッチングは、特に反応性プラズマエッチング（塩素処理又はフッ化処理）によって、又はＵＶ補助化学（ＰＥＣ）エッチングによって行うことができる。
白色光ＬＥＤデバイスの形成の場合は、デバイスによって放射される光を白色光に変換することができるルミノフォリック材料の層を、ＬＥＤ構造７０の面７０ｂに、例えば液体リンベースの組成物を構造７０の面７０ｂに適用し、その後に分散溶媒を蒸発させるようにアニールすることによって、堆積することができる（スピンオンガラス）。
さらにＬＥＤデバイスにはフレネルレンズなどの微細構造を、例えば構造７０の面７０ｂへの微細構造のナノ印刷又はマイクロ印刷によって設けることができる。
本発明の方法の変形形態によれば、基本ＬＥＤ構造の内側にｎ型コンタクトパッドが形成される。この変形形態は、図１Ｆに示される構造３０と同一の構造６０から実施され、上述のステップＳ１からＳ９の後に得られる。より正確には図３Ａに示されるように構造６０は、上述のように、支持基板２０１と、埋め込み層２０２と、トレンチ２６０によって分離されその上に、ｎ型層２３２、活性層２３３、及びｐ型層２３４を備えた基本構造２５０が用意された成長アイランド２３１とを備えた、平板又は複合成長基板２００を備える。ｐ型コンタクトパッド２３８がさらに、上述のようにｐ型層２３４上に形成されている。
この変形形態によれば各基本構造２５０内に、ｐ型コンタクトパッド１３８を貫通してｎ型層２３２まで中央開口２５１が作られる（ステップＳ２０、図３Ａ）。開口２５１は、特に化学エッチング又はドライエッチング、例えば反応性イオンエッチング（ＲＩＥ）によって用意することができる。
絶縁材料層２３９、例えばＳｉＯ２は、基本構造２５０を備えた構造２００の上面の全体に、プラズマ化学気相成長法（ＰＥＣＶＤ）によって堆積され、層２３９は、基本構造２５０及びトレンチ２６０の両方を覆う（ステップＳ２１、図３Ｂ）。
次いで層２３９は、例えばドライ又はウエット選択化学エッチングによって開口され、それにより開口２５１と同じ深さであるが後者より狭い幅にわたる、中央開口２５２が生成される（ステップＳ２２、図３Ｃ）。この目的のために、構造内のエッチングされるべき区域を画定する開口、ここでは開口２５２を有する、保護樹脂層を備えたエッチングマスクが使用される。開口２５２は開口２５１より狭く、絶縁材料層２３９の一部分は、ｐ型コンタクトパッド、並びに開口２５１内に露出された層２３４、２３３、及び２３２の側部に残る（図３Ｃ）。
ｎ型コンタクトパッド２４５は、開口２５２内に、後者内への少なくとも１つの導電性材料、例えばＴｉ／Ａｌ／Ｎｉの堆積によって形成され、これは開口２５２の底部において露出されたｎ型層２３２と接触する（ステップＳ２３、図３Ｄ）。ｎ型コンタクトパッド２４５のための材料の堆積時に、用いられたマスクは開口２５２をエッチングするために保存される。コンタクトパッド２４５が形成された後に、エッチングマスクの保護樹脂が除去され、これは、開口２５２を超えて堆積されたｎ型コンタクトパッド２４５の構成材料を同時に除去することを可能にする（ステップＳ２４、図３Ｄ）。
絶縁材料層２３９及びｎ型コンタクトパッド２４５は、深さＰｐｏｌ（図３Ｄ）まで化学機械研磨（ＣＭＰ）によって研磨され、それによりｐ型コンタクトパッド２３８及びｎ型コンタクトパッド２４５を露出して、これらのパッドのそれぞれへのコンタクトプラグを可能にする（ステップＳ２５、図３Ｅ）。コンタクトパッド２３８及び２４５は、絶縁材料層２３９によって互いに分離される。
プロセスのこの段階において、最終又はレシーバ基板との直接ボンディングに適合する平面８０ａを有する構造８０が得られる。
次いで方法は、上述と同じようにして、すなわち図１Ｍから１Ｏを参照して上述したステップＳ１７からＳ２０を繰り返すことによって続行する。
図５Ａから５Ｅ及び６を参照して述べられる本発明の方法の他の変形形態によれば、ｐ型コンタクトパッドは、ｎ型コンタクトパッドの後に形成される。この変形形態は、図１Ｇにおいて示された構造と同一であるが、ｐ型コンタクトパッドをもたない構造４００から実施され、構造４００は、トレンチ３６０によって分離され、上述のステップＳ１、Ｓ２、及びＳ３と同じ条件下で用意されるｎ型層３３２、活性層３３３、及びｐ型層３３４を備えた、基本構造３５０を形成するステップの後に、及び上述のステップＳ１０と同じ条件下で行われるミリングステップの後に得られる。ミリングは例えば、定められた幅にわたり、及びｎ型層３３２内の定められた深さまでの、基本構造３５０の横の部分の化学エッチング又はドライエッチングによって行われ、それにより各基本構造３５０内に、一方で、縮小された横方向寸法を有し、層３３４及び３３３、並びに層３３２の一部を備えるミリングされた部分３５１と、他方で、ミリングされていない層３３２の残りの部分を備える下層部分３５２とを形成する（ステップＳ３０、図５Ａ）。
ミリングの後に、例えばステップＳ１１に関連して上述したものなどの、薄い絶縁材料層３３９、例えばＳｉＯ２の、平板全体への堆積に進む（ステップＳ３１、図５Ｂ）。この堆積の後に、垂直方向に優先的にエッチングする方向性ドライエッチング（上述のステップＳ１２と同様な）が続き、それによりｐ型コンタクトパッド３３８、及びミリングされていない部分３５２に存在するｎ型層３３２の表面の絶縁材料層３３９を開口する。ドライエッチングの後に層３３９は、ミリングされた部分３５１の基本構造３５０の側部のみに残る（ステップＳ３２、図５Ｃ）。
次いで導電性材料層３４０、例えばＴｉ／Ａｌ／Ｎｉの堆積が行われ、その後に垂直方向に優先的にエッチングする方向性ドライエッチングが続き、それにより基本構造１５０の側壁に残る層３４０を残す（ステップＳ３３及びＳ３４、図５Ｃ）。これらのステップＳ３３及びＳ３４は、それぞれステップＳ１３及びＳ１４と同じ条件下で行われる。導電性材料層３４０は、基本構造３５０のミリングされていない部分３５２に存在するｎ型層３３２の側壁と接触し、ｎ型コンタクトパッド３４５を形成することができる。
次いでｐ型層３３４は、限られた深さにわたって、例えばドライ又はウエット選択化学エッチングによって開口される（ステップＳ３５、図５Ｄ）。この目的のために、構造内のエッチングされるべき区域を画定する開口、すなわち開口３３７を有する保護樹脂層を備えるエッチングマスクが使用される。
ｐ型コンタクトパッド３３８は、開口３３７内に、後者内への少なくとも１つの導電性材料の堆積によって形成される（ステップＳ３６、図５Ｅ）。コンタクトパッド３３８のための材料の堆積時に、用いられたマスクは開口３３７をエッチングするために保存される。ｐ型コンタクトパッド３３８が形成された後に、エッチングマスクの保護樹脂は除去され、これは開口３３７を超えて堆積されたｐ型コンタクトパッド３３８の構成材料を、同時に除去することを可能にする。
プロセスのこの段階において、それぞれにｐ型コンタクトパッド及びｎ型コンタクトパッドが設けられた、複数の基本構造３５０を有する平板の形での構造５００が得られ、構造５００は、想定される最終用途に従った１つ又は複数の基本構造３５０をそれぞれが備える、複数のデバイスに切り離すことができ、残りのＬＥＤ形成作業は切り離された各デバイスに対して個々に行われる。
次いで方法は、上述と同じようにして、すなわち図１Ｋから１Ｏを参照して上述したステップＳ１５からＳ２１を繰り返すことによって続行する。
図７Ａから７Ｃ及び８を参照して述べられる本発明の方法の他の変形形態によれば、ｎ及びｐ型コンタクトパッドは同時に形成される。この変形形態は、ステップＳ３２の完結において、上述の構造と同一の構造６００から、すなわち以下のステップの後に実施される。
上述のステップＳ１、Ｓ２、及びＳ３と同じ条件下で行われる、トレンチ６６０によって分離され、ｎ型層６３２、活性層６３３、及びｐ型層６３４を備える、基本ＬＥＤ構造６５０を形成するステップ、
上述のステップＳ１０と同じ条件下で行われるステップであって、各基本ＬＥＤ構造６５０内に、ｐ型層６３４、活性層６３３、及び活性層６３３と接触するｎ型層の第１の部分６３２０を備え、ミリングされていないｎ型層６３２の第２の部分６３２１を備える第２の下層部分６５２と比べて縮小された横方向寸法（幅、直径など）を有する、第１の部分６５１を形成することを可能にする、ステップ、
基本ＬＥＤ構造６５０及びトレンチ６６０の輪郭に従うように、限られた厚さを有する絶縁材料層例えばＳｉＯ２を、平板全体に堆積する上述のステップＳ１１と同様なステップ、及び
垂直方向に優先的にエッチングする方向性ドライエッチングの上述のステップＳ１２と同様なステップであって、それにより縮小された横方向寸法の第１の部分６５１の基本構造６５０の側部の、絶縁材料層の残る唯一の部分６３９０を残す、ステップ。
この変形形態では次いでｐ型層６３４が、定められた深さまで、例えばドライ又はウエット選択化学エッチングによって開口される（ステップＳ４０、図７Ａ）。この目的のために構造内のエッチングされるべき区域を画定する開口、ここでは開口６３７を有する保護樹脂層を備えたエッチングマスクが使用される。
次いで導電性材料層６４０の平板全体への堆積が行われ、これは開口６３７を充填しながら、基本構造６５０及びトレンチ６６０の全体を覆う（ステップＳ４１、図７Ｂ）。
導電性材料層６４０は、深さＰｐｏｌ（図７Ｂ）まで化学機械研磨（ＣＭＰ）によって研磨され、それにより絶縁材料の部分６３９０によって互いに分離された、ｐ型コンタクトパッド６３８及びｎ型コンタクトパッド６４５を形成する（ステップＳ４２、図７Ｃ）。
プロセスのこの段階において、それぞれにｐ型コンタクトパッド及びｎ型コンタクトパッドが設けられた複数の基本構造６５０を有する、平板の形での構造６１０が得られ、構造６１０は、最終又はレシーバ基板への分子付着によるボンディングに適合する、平面６１０ａを有する。

Claims (15)

  1. 第１の基板（１００）の表面に、少なくとも１つのｎ型層（１３２、３３２）、活性層（１３３、３３３）、及びｐ型層（１３４、３３４）をそれぞれが備える、複数の基本ＬＥＤ構造（１５０）を形成するステップであって、前記基本ＬＥＤ構造（１５０、３５０）は、前記第１の基板上でトレンチ（１６０、３６０）によって互いに隔てられる、ステップを含む、発光ダイオード（ＬＥＤ）デバイスの集合的製造の方法であり、
    前記ｐ型層（１３４）、前記活性層（１３３）、及び前記活性層と接触する前記ｎ型層（１３２）の第１の部分（１３２０）の横方向寸法を縮小するステップであって、前記ｎ型層（１３２）は、前記ｎ型層の前記第１の部分（１３２０）より大きな横方向寸法を有する第２の部分（１３２１）を有する、ステップと、
    少なくとも各基本構造（１５０、３５０）に、絶縁材料層（１３９、３３９）を堆積するステップと、
    前記ｐ型層（１３４）、前記活性層（１３３）、及び前記ｎ型層（１３２）の前記第１の部分（１３２０）の側部に、絶縁材料（１３９）の一部分を形成するステップと、
    前記露出されたｎ型層（１３２）の少なくとも前記第２の部分（１３２１）の全体に、ｎ型電気的コンタクトパッド（１４５）を形成するステップと、
    横方向寸法を縮小する前記ステップの前又は後に、ｐ型電気的コンタクトパッド（１３８）を形成するステップと、
    前記基本ＬＥＤ構造（１５０）を備える前記第１の基板（１００）の表面の全体に導電性材料層（１４１）を堆積し、前記導電性材料層（１４１）を研磨するするステップであって、前記研磨するステップは、前記ｐ及びｎ型電気的コンタクトパッド（１３８、１４５）の間に存在する前記絶縁材料層（１３９）の少なくとも一部に到達するまで行われて、前記導電性材料層（１４１）の個々の部分（１４３）を備える構造（７０）を形成し、各個々の部分（１４３）は１つ又は複数のｎ型電気的コンタクトパッド（１４５）と接触する、ステップと、
    前記構造（７０）の前記研磨された面（７０ａ）に、第２の基板（５０）を分子付着によってボンディングするステップと
    をさらに含む方法。
  2. 前記絶縁材料層が、前記基本ＬＥＤ構造（１５０、３５０）の間に存在する前記トレンチ（１６０、３６０）の一部にさらに堆積され、絶縁材料のない前記トレンチは、複数の前記基本ＬＥＤ構造の周りに切断区域を画定することを特徴とする請求項１に記載の方法。
  3. 各基本ＬＥＤ構造（１５０、３５０）が、緩和された又は部分的に緩和された材料のアイランド（１３１、２３１、３３１）上に形成されることを特徴とする請求項１又は２に記載の方法。
  4. 前記緩和された又は部分的に緩和された材料が、ＩｎＧａＮであることを特徴とする請求項３に記載の方法。
  5. 前記第２の基板（５０）をボンディングする前記ステップの後に、前記第１の基板（１００）を除去するステップを含むことを特徴とする請求項１〜４のいずれか一項に記載の方法。
  6. 前記第１の基板（１００）を除去する前記ステップの後に露出された、前記基本ＬＥＤ構造（１５０）の前記面（７０ｂ）に光変換材料層を堆積するステップを含むことを特徴とする請求項５に記載の方法。
  7. 前記第１の基板（１００）を除去する前記ステップの後に露出された、前記基本ＬＥＤ構造（１５０）の前記面（７０ｂ）に微細構造を形成するステップを含むことを特徴とする請求項５又は６に記載の方法。
  8. 前記第２の基板（５０）がそのボンディング面（５０ａ）上に、前記導電性材料層（１４１）の個々の部分（１４３）又は前記ｐ型コンタクトパッド（１３８）と整列する位置に配置された、複数の電気的コンタクトパッド（５０２）を備えることを特徴とする請求項１〜７のいずれか一項に記載の方法。
  9. 前記ｎ型コンタクトパッド（１４５）を形成する前記ステップが、前記基本ＬＥＤ構造（１５０）を備える前記第１の基板（１００）の表面の全体に、定められた厚さの導電性材料層（１４０）を堆積するサブステップを含むことを特徴とする請求項１〜８のいずれか一項に記載の方法。
  10. 前記導電性材料層（１４０）を堆積する前記ステップの後に、前記導電性材料層を方向性エッチングして、前記基本構造（１５０）の側壁の導電性材料層（１４０）の残りの部分を残すステップをさらに含み、前記部分はｎ型コンタクトパッド（１４５）を形成することを特徴とする請求項９に記載の方法。
  11. 前記選択エッチングステップの後に、各基本ＬＥＤ構造（１５０）の前記ｐ型層（１３４）内に限られた深さまでの開口（１３７）を形成し、これらの開口を導電性材料で充填してｐ型コンタクトパッド（１３８）を形成するステップを含むことを特徴とする請求項１０に記載の方法。
  12. 少なくとも１つのｎ型層（１３２、３３２）、活性層（１３３、３３３）、及びｐ型層（１３４、３３４）をそれぞれが備える、複数の基本ＬＥＤ構造（１５０、３５０）を表面上に含む第１の基板（１００）を具備し、前記基本構造は、前記第１の基板上でトレンチ（１６０、３６０）によって互いに隔てられる、発光ダイオード（ＬＥＤ）デバイスの集合的製造のための構造（７０）において、
    各基本ＬＥＤ構造が、
    前記ｐ型層（１３４）、前記活性層（１３３）、及び前記活性層と接触する前記ｎ型層（１３２）の第１の部分（１３２０）を備える第１の部分（１５１）、及び前記ｎ型層（１３２）の第２の部分（１３２１）を備える第２の部分（１５２）であって、各基本ＬＥＤ構造（１５０）の前記第１の部分（１５１）は各基本ＬＥＤ構造（１５０）の前記第２の部分（１５２）より小さな横方向寸法を有する、第２の部分（１５２）と、
    前記ｐ型層（１３４）、前記活性層（１３３）、及び前記ｎ型層（１３２）の前記第１の部分（１３２０）の側部の絶縁材料（１３９）の一部と、
    前記露出されたｎ型層（１３２）の少なくとも前記第２の部分（１３２１）の全体上のｎ型電気的コンタクトパッド（１４５）と、
    ｐ型電気的コンタクトパッド（１３８）と
    を備え、前記第１の基板を備えるものと反対のその側部（７０ａ）上に、それぞれが個々にｎ型電気的コンタクトパッド（１４５）と接触する導電性材料（１４１）の個々の部分（１４３）を備える平面をさらに備え、前記導電性材料の層の前記個々の部分は、絶縁材料層（１３９）の部分によって分離され、
    第２の基板（５０）は前記構造（７０）の前記平面（７０ａ）にボンディングされることを特徴とする構造。
  13. 前記第２の基板（５０）は、前記構造にボンディングされたその面（５０ａ）上に、絶縁材料（５０３）の部分によって互いに分離された一連のコンタクトパッド（５０２）を備え、
    前記一連のコンタクトパッド（５０２）の前記パッドは、前記基本構造の前記ｎ及びｐ型電気的コンタクトパッドに接続される
    請求項１２に記載の構造（７０）。
  14. 前記基本ＬＥＤ構造（１５０）の前記ｎ型層（１３２）上に、光変換材料層をさらに備えることを特徴とする請求項１２又は１３に記載の構造。
  15. 前記基本ＬＥＤ構造（１５０）の前記ｎ型層（１３２）上に、微細構造をさらに備えることを特徴とする請求項１２〜１４のいずれか一項に記載の構造。
JP2015517733A 2012-06-22 2013-06-18 Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造 Active JP6103276B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR1255934 2012-06-22
FR1255931 2012-06-22
FR1255931A FR2992465B1 (fr) 2012-06-22 2012-06-22 Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR1255934A FR2992466A1 (fr) 2012-06-22 2012-06-22 Procede de realisation de contact pour led et structure resultante
PCT/EP2013/062658 WO2013189949A1 (en) 2012-06-22 2013-06-18 Method of collective manufacture of leds and structure for collective manufacture of leds.

Publications (2)

Publication Number Publication Date
JP2015524173A JP2015524173A (ja) 2015-08-20
JP6103276B2 true JP6103276B2 (ja) 2017-03-29

Family

ID=48656041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015517733A Active JP6103276B2 (ja) 2012-06-22 2013-06-18 Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造

Country Status (8)

Country Link
US (1) US20150155331A1 (ja)
EP (1) EP2865021B1 (ja)
JP (1) JP6103276B2 (ja)
KR (1) KR102011351B1 (ja)
CN (1) CN104396033B (ja)
FR (1) FR2992465B1 (ja)
TW (1) TWI518954B (ja)
WO (1) WO2013189949A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
FR3007580B1 (fr) * 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
FR3023061B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
KR102300517B1 (ko) * 2014-10-17 2021-09-13 인텔 코포레이션 마이크로led 디스플레이 및 어셈블리
JP6483246B2 (ja) 2014-10-17 2019-03-13 インテル・コーポレーション 微小持ち上げ・接合組立法
FR3042913B1 (fr) 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015121056A1 (de) * 2015-12-03 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
FR3046247B1 (fr) * 2015-12-28 2018-06-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre pour detection d’un defaut d’isolation avec une armature conductrice
KR102574122B1 (ko) * 2016-05-13 2023-09-01 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 복수의 질화갈륨 다이오드를 포함하는 광전자 장치를 제조하기 위한 방법
FR3056825B1 (fr) 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
US10665760B2 (en) * 2016-11-22 2020-05-26 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor component and optoelectronic semiconductor component
FR3061357B1 (fr) * 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
CN110447100B (zh) 2017-03-17 2023-07-18 索泰克公司 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用
FR3079071B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR3064108B1 (fr) 2017-03-17 2022-12-30 Soitec Silicon On Insulator Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR3079070B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR3066317B1 (fr) 2017-05-09 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
DE102017117414A1 (de) * 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
FR3076170B1 (fr) * 2017-12-22 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de report de structures electroluminescentes
US10615305B1 (en) 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
US11342479B2 (en) * 2018-09-11 2022-05-24 Facebook Technologies, Llc Reducing bowing of materials before wafer-to-wafer bonding for LED manufacturing
US11245051B2 (en) 2018-10-12 2022-02-08 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
FR3088478B1 (fr) 2018-11-08 2020-10-30 Soitec Silicon On Insulator Procede de fabrication collective d'une pluralite de structures semi-conductrices
FR3091622B1 (fr) * 2019-01-09 2021-09-17 Soitec Silicon On Insulator Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
FR3093862B1 (fr) * 2019-03-11 2022-07-29 Soitec Silicon On Insulator Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
KR102712725B1 (ko) * 2019-07-10 2024-10-02 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR102275367B1 (ko) * 2019-08-21 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
FR3102613A1 (fr) 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une diode photo-emettrice ou photo-receptrice
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
FR3127072B1 (fr) * 2021-09-14 2023-08-04 Commissariat Energie Atomique Procédé de fabrication d’une diode semiconductrice par gravures sèche et humide
US20230154969A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Composite cathode contact with spacer layer for monolithically integrated micro-leds, mini-leds, and led arrays
US20230155066A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Composite cathode contact with spacer layer for monolithically integrated micro-leds, mini-leds, and led arrays
US20230155065A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Composite cathode contact for monolithically integrated micro-leds, mini-leds and led arrays
JP7406292B1 (ja) 2023-07-27 2023-12-27 アルディーテック株式会社 マイクロ発光ダイオードチップ、マイクロ発光ダイオードチップの製造方法、マイクロ発光ダイオードチップ転写用基板、マイクロ発光ダイオードチップ転写用基板の製造方法、マイクロ発光ダイオードディスプレイおよびｘｒグラス

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839077B2 (ja) * 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
US5543643A (en) * 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
EP2475006B1 (en) * 2003-07-16 2015-09-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
FR2863405B1 (fr) * 2003-12-08 2006-02-03 Commissariat Energie Atomique Collage moleculaire de composants microelectroniques sur un film polymere
US7122840B2 (en) * 2004-06-17 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with optical guard ring and fabrication method thereof
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US7592637B2 (en) * 2005-06-17 2009-09-22 Goldeneye, Inc. Light emitting diodes with reflective electrode and side electrode
EP2023411A1 (en) * 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integrated semiconductor light-emitting device and its manufacturing method
TW200837943A (en) * 2007-01-22 2008-09-16 Led Lighting Fixtures Inc Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
KR100928259B1 (ko) * 2007-10-15 2009-11-24 엘지전자 주식회사 발광 장치 및 그 제조방법
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
US8779445B2 (en) * 2008-07-02 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-alleviation layer for LED structures
US7868379B2 (en) * 2008-12-17 2011-01-11 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
KR101650518B1 (ko) * 2010-09-13 2016-08-23 에피스타 코포레이션 발광 구조체
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
TWI414004B (zh) * 2010-10-25 2013-11-01 Univ Nat Chiao Tung 具有氮化鎵層的多層結構基板及其製法
US9673363B2 (en) * 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
CN102290524B (zh) * 2011-09-21 2013-03-06 晶科电子（广州）有限公司 一种led器件及其led模组器件

Also Published As

Publication number Publication date
WO2013189949A1 (en) 2013-12-27
US20150155331A1 (en) 2015-06-04
FR2992465A1 (fr) 2013-12-27
CN104396033B (zh) 2017-07-18
EP2865021A1 (en) 2015-04-29
KR20150032946A (ko) 2015-03-31
EP2865021B1 (en) 2017-02-01
KR102011351B1 (ko) 2019-10-21
FR2992465B1 (fr) 2015-03-20
CN104396033A (zh) 2015-03-04
TWI518954B (zh) 2016-01-21
JP2015524173A (ja) 2015-08-20
TW201405891A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
JP6103276B2 (ja) Ｌｅｄの集合的製造の方法及びｌｅｄの集合的製造のための構造
JP6269664B2 (ja) Ｌｅｄ又は太陽電池セルの構造を製造する方法
CN107210335B (zh) 用于制造半导体组件的方法及半导体组件
US9105714B2 (en) Stabilization structure including sacrificial release layer and staging bollards
TWI527267B (zh) 微發光二極體
US8476116B2 (en) Reduction of etch microloading for through silicon vias
CN105593991B (zh) 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
FR3033939A1 (fr) Dispositif optoelectronique a diode electroluminescente
TWI569480B (zh) 發光二極體封裝體及其形成方法
US20220238751A1 (en) Method of manufacturing a hybrid device
CN110364545A (zh) 发光二极管显示装置
CN112825341A (zh) 形成多个光电器件的公共电极的方法
US9828244B2 (en) Compliant electrostatic transfer head with defined cavity
CN106033754B (zh) 具有纳米孔隙的半导体元件及其制造方法
JP5535213B2 (ja) オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスの製造方法
US11469095B2 (en) Etching method
TWI566427B (zh) 發光元件及其製造方法
TWI427699B (zh) Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
JP2016167536A (ja) 電子部品及びその製造方法
TWI520372B (zh) 發光元件及其製造方法
TW201448116A (zh) 於一積體電路中形成柵欄導體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R150 Certificate of patent or registration of utility model

Ref document number: 6103276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250