CN110447100B - 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用 - Google Patents

用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用 Download PDF

Info

Publication number
CN110447100B
CN110447100B CN201880018523.5A CN201880018523A CN110447100B CN 110447100 B CN110447100 B CN 110447100B CN 201880018523 A CN201880018523 A CN 201880018523A CN 110447100 B CN110447100 B CN 110447100B
Authority
CN
China
Prior art keywords
islands
layer
substrate
manufacturing
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880018523.5A
Other languages
English (en)
Other versions
CN110447100A (zh
Inventor
D·索塔
奥利弗·勒杜
O·邦宁
J-M·贝斯奥谢
莫尔加纳·洛吉奥
R·考尔米隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1752230A external-priority patent/FR3064108B1/fr
Priority claimed from FR1852155A external-priority patent/FR3079070B1/fr
Priority claimed from FR1852156A external-priority patent/FR3079071B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN110447100A publication Critical patent/CN110447100A/zh
Application granted granted Critical
Publication of CN110447100B publication Critical patent/CN110447100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种用于形成光电器件的生长基板(1)，其包括生长介质(2)以及设置在该生长介质(2)上的具有第一晶格参数的第一组晶体半导体岛状物(3a)以及具有不同于第一晶格参数的第二晶格参数的第二组晶体半导体岛状物(3b)。本发明还涉及一种用于制造该生长基板的方法以及用于在该生长基板上集体制造多个光电器件的方法。本发明用于提供单片式发光二极管微面板或微显示器。

Description

用于形成光电器件的生长基板、制造该基板的方法以及该基 板特别是在微显示器领域的使用
技术领域
本发明涉及一种用于形成光电器件的生长基板以及制造该基板的方法。其还适用于使用该基板来集体制造具有可彼此不同的光电性质的器件。本发明可特别适用于微显示器屏领域。
背景技术
文献EP2151852和EP2151856公开了一种旨在在基板上形成弛豫或部分弛豫晶体半导体材料的岛状物的技术。这些岛状物可用于集体制造发光二极管(LED)，例如文献EP2865021中详细说明的。
多个产品将以各种波长发射的LED组合以形成彩色光点。除了别的以外，对于允许形成由像素组成的图像的显示器屏就是如此，各个像素组合红色、绿色和蓝色LED，其发射可被单独地控制以通过将光发射组合来形成所选颜色的光点。
组合以形成像素的LED通常并非使用相同的技术由相同的材料制造。由此，绿色或绿色LED可由氮化物(具有通式InGaN)组成，红色LED可由磷化物(具有通式AlGaInP)组成。制造屏幕涉及逐个组装二极管，以例如使用取放技术形成最终装置的像素。
由于材料不具有相同的性质，所以与使用它们的器件的老化、热/电行为和/或效率有关的特性通常非常不同。在设计包括由不同材料组成的LED的产品时必须考虑这些可变性，这有时可能使得设计非常复杂。
其它解决方案提供用于由全部相同、在同一基板上和/或使用相同技术制造的二极管形成像素。然后可实现具有减小的尺寸和高分辨率的单片式微LED面板。作为这种实现的示例，可参考题为“360 PPI Flip-Chip Mounted Active Matrix Addressable LightEmitting Diode on Silicon(LEDoS)Micro-Displays”(Zhao Jun Liu等人，Journal ofDisplay Technology，2013年4月)的文献。由微面板的LED发射的光辐射可在紫外范围内选择并且从一个二极管到另一二极管选择性地转换为各种波长以便与红色、绿色和蓝色光发射对应以形成彩色屏幕。该转换可通过在LED的发射面上放置磷光材料来实现。然而，该转换消耗光能，这减少了由各个像素发射的光的量，因此降低了显示装置的效率。还需要在LED的发射表面上分配磷光材料，这使得这些微面板的制造方法更复杂。此外，磷光材料的颗粒的大小可能超过亮像素的期望尺寸，这不总是允许使用该解决方案。
为了克服上述限制，将理想的是，能够在同一基板上使用相同的技术同时制造能够以不同的波长发射的LED。更一般地，将有利的是，集体制造具有彼此不同的光电性质的器件。
发明内容
考虑到实现这些目标之一，在第一方面，本发明提供一种用于制造具有各种晶格参数的多个晶体半导体岛状物的方法。
该方法包括旨在提供弛豫基板的步骤，该弛豫基板包括介质、设置在介质上的流层以及布置在流层上的多个晶体半导体岛状物，所述多个晶体半导体岛状物具有相同的初始晶格参数，并且包括具有第一横向膨胀势的第一组岛状物以及具有不同于第一横向膨胀势的第二横向膨胀势的第二组岛状物。
还包括如下的步骤，即，该步骤旨在在高于或等于流层的玻璃化转变温度的温度下对弛豫基板进行热处理以导致第一和第二组的岛状物的差异化弛豫，第一组的弛豫岛状物和第二组的弛豫岛状物的晶格参数然后具有不同的值。
根据本发明的其它有利和非限制性特性(单独地或按照任何技术上可行的组合)：
-在热处理步骤之前，第一组的岛状物具有第一应变水平并且第二组具有不同于第一应变水平的第二应变水平；
-提供弛豫基板的步骤包括以下步骤：
ο在基础基板上形成具有应变水平不同的第一区域和第二区域的基本晶体半导体层的层叠物；
ο将层叠物的至少一部分转移到介质；
ο在层叠物上开沟槽，以在第一区域中形成第一组岛状物中的岛状物并在第二区域中形成第二组岛状物中的岛状物；
-在层叠物中开沟槽的步骤在向介质转移的步骤之后执行；
-在基础基板上形成层叠物的步骤包括以下步骤：
ο形成具有不同组成的多个假晶基本层；
ο局部去除基本层的部分以限定第一区域和第二区域；
-流层由在弛豫温度下具有第一粘度的第一组块以及在弛豫温度下具有不同于第一粘度的第二粘度的第二组块组成，第一组岛状物中的岛状物布置在第一组块中的块上，第二组岛状物中的岛状物布置在第二组块中的块上；
-提供基板的步骤包括以下步骤：
ο在介质上形成由第一材料制成的第一流层；
ο在第一流层中形成至少一个凹陷；
ο考虑到形成流层的层叠物，在第一流层上和在凹陷中沉积由第二材料制成的第二流层；
ο将层叠物平坦化以除了凹陷中之外消除第二层，并形成第一组块和第二组块；
-提供步骤包括以下步骤：
ο在流层上形成多个晶体半导体岛状物，所述多个岛状物具有相同的初始应变水平；
ο选择性地处理应变岛状物以形成第一组的应变岛状物和第二组的应变岛状物；
-选择性处理步骤包括形成在第一组应变岛状物上具有第一厚度并在第二组应变岛状物上具有第二厚度的加强层；
-选择性处理步骤包括在第一组应变岛状物上形成由第一材料形成的加强层并在第二组应变岛状物上形成由不同于第一材料的第二材料形成的加强层；
-选择性处理步骤包括减小第一组应变岛状物和/或第二组应变岛状物的厚度，以使得它们具有不同的厚度；
-在400℃至900℃范围内的温度下执行热处理；
-晶体半导体岛状物(3a,3b)由III-N材料组成；
-制造方法包括第一组的弛豫岛状物和第二组的弛豫岛状物被转移到生长介质的步骤。
在另一方面，本发明提供了一种用于形成光电器件的生长基板，其包括生长介质、组装层以及布置在组装层上的具有第一晶格参数的第一组晶体半导体岛状物和具有不同于第一晶格参数的第二晶格参数的第二组晶体半导体岛状物。
根据该生长基板的其它有利和非限制性特性(单独地或按照任何技术上可行的组合)：
-生长介质是硅或蓝宝石晶圆；
-晶体半导体岛状物由InGaN组成；
-第一组的各个岛状物被放置在第二组的岛状物旁边以形成像素；
-组装层包括至少一种介电材料。
在另一方面，本发明提供了一种使用生长基板来集体制造包括各种组成的有源层的多个光电器件的方法，该方法包括以下步骤：提供生长基板以及将生长基板暴露于包含初始浓度的原子元素的气氛以在第一组的岛状物上形成吸收第一浓度的原子元素的第一有源层并在第二组的岛状物上形成吸收不同于第一浓度的第二浓度的原子元素的第二有源层。
根据该用途的其它有利和非限制性特性(单独地或按照任何技术上可行的组合)：
-所述气氛由包括TMGa、TEGa、TMIn和氨的前体气体形成；
-原子元素是铟；
-第一和第二有源层包括n掺杂InGaN层、多量子阱、p掺杂InGaN或GaN层。
附图说明
本发明的另外的特性和优点将从参照附图进行的本发明的详细描述而清楚，附图中：
-图1a、图1b和图1c示意性地示出根据本发明的生长基板的横截面和俯视图；
-图2a、图2b和图2c示出晶体半导体岛状物可如何在生长介质的表面上排列和分布的示例；
-图3a至图3e示出根据本发明的制造生长基板的第一方法；
-图4a至图4c示出根据本发明的制造生长基板的第二方法；
-图5a至图5d示出制备包括不同粘度的块的流层的方法；
-图6a至图6m示出根据本发明的制造生长基板的第三方法。
具体实施方式
生长基板
在第一方面，本发明涉及一种用于形成光电器件的生长基板1。图1a和图1b示意性地示出根据本发明的两个生长基板的横截面。图1c是这些基板的俯视图。生长基板1旨在被置于诸如外延框架的沉积设备中，以便在基板1的暴露表面上形成光电部件的有源层。基板1还可在另外的制造步骤(形成电触点、将一个器件与另一器件隔离等)期间用作允许操纵器件的机械支撑，从而实现功能装置。
生长基板1包括生长介质2。这可以是标准尺寸(例如，直径为2英寸(50mm)、4英寸(100mm)或者甚至200mm)的材料(例如，硅或蓝宝石)的圆形晶圆。然而，本发明决不限于这些尺寸或该形状。
生长介质2的性质通常被选择为能够经受在制造实际生长基板1时以及在制造光电器件时实现的处理(例如沉积、热处理等)。优选地，生长介质2具有与将形成光电器件的有用层的材料相似或接近的热膨胀因子，以限制在其制备之后可损坏这些器件的显著应变。
生长基板1还包括放置在生长介质2上的多个晶体半导体岛状物3(以下简称为“岛状物”)。各个岛状物3旨在承载诸如LED、激光器或光伏电池的光电器件的有源层。为此，岛状物3可由III-N材料制成。为了形成基于氮化物的LED，岛状物3因此可由纤锌矿结构GaN或InGaN组成，其轴c垂直于表面，并且其中铟的比例可在0％和20％之间，特别是在1.5％和8％之间变化。
术语“岛状物”是指与布置在生长介质2上的其它岛状物完全分离的材料块。术语“晶体”意指构成岛状物3的原子以有序方式聚集以形成单晶材料块，然而块可包括诸如位错、滑移面或点缺陷的排列缺陷。
岛状物3通过沟槽4彼此分离。这些沟槽可具有将两个岛状物3分离的横向尺寸，其在0.1至50微米或1至50微米的范围内，通常约为2至20微米。各个岛状物相对于生长基板具有相对减小的尺寸，根据预期的最终应用，其最大尺寸可例如伸展从1微米至1mm。岛状物3的表面可在1μm2或4μm2至1mm2，优选25μm2至400μm2的范围内。从上方看时，各个岛状物3可具有任何形状，例如圆形、正方形、三角形、六边形或矩形。其厚度通常小于200nm，特别是当其由InGaN组成时。岛状物3可全部具有相同或不同的形状和尺寸。
岛状物3并非全部具有相同的晶格参数。因此，第一组的岛状物3a具有第一晶格参数，第二组的岛状物3b具有不同于第一晶格参数的第二晶格参数。
在图1a所示的生长介质1的变型中，并且在该基板的制造方法的描述中将变得显而易见，所有岛状物3由相同的材料组成。由于岛状物3的材料彼此相同，所以存在晶格参数的差异指示构成两个组3a和3b的岛状物3之间存在不同的应变状态。
在图1b所示的生长介质1的变型中，岛状物3的材料从一个组到下一组并不彼此相同。此外，构成两个组3a、3b的岛状物3的应变状态也可能从一个组到下一组不同。因此，两个组的岛状物3a、3b具有不同的晶格参数。
生长基板1的岛状物3的各种晶格参数将有利地用于使用单一制造技术和单个生长基板来集体制造具有不同光性质的光电器件。
作为示例，在具有第一晶格参数的第一组的岛状物3a上，将可形成直接以第一波长(例如，在绿色范围内)发射的第一LED，并且在具有第二晶格参数的第二组的岛状物3b上，形成直接以第二波长(例如，在蓝色范围内)发射的第二LED。术语“直接发射”用于指示发射与LED的有源层(量子阱)所发射的光辐射对应，而无需使用磷转换。
还可规定，生长基板1包括至少一个第三组岛状物，该第三组岛状物具有不同于第一和第二晶格参数的第三晶格参数。更一般地，生长基板可包括任何数量的岛状物组，各个组由晶格参数与属于其它组的岛状物不同的岛状物形成。以这种方式，将可获得生长基板1，其允许使用单一技术在同一基板上形成在红色、绿色、蓝色和红外波长的范围内发射的LED。
岛状物组3a、3b在生长介质2的表面上的分布和排列不是本发明的该方面的基本特性，可考虑所有可能分布和排列。它们有时可由所考虑的应用决定。
第一和第二组的岛状物3a、3b在介质2的表面上的分布和排列的第一示例因此已表示在图1a和图1b中。在此示例中，第一组的岛状物3a占据介质2的第一区域，第二组的岛状物3b占据介质2的第二区域，其彼此分离并且彼此相邻。
可有利地选择将第一、第二和第三组岛状物中的岛状物3、3’、3”放置在彼此旁边，这将允许分别形成分别以不同颜色(例如，红色、绿色和蓝色)发射的LED。该布置已示意性地表示在图2a中。LED的这种组合构成了发射颜色可控制的亮像素P。将承载构成这些P像素的LED的岛状物3、3’、3”可按照规则的方式布置在生长介质2的表面上。因此可形成单片式P像素，即，放置在同一基板上并且可作为像素来处理(例如，通过部件插入装置)，以便包括在功能装置中。
在旨在形成LED的单片式微面板的情况下，例如，对于彩色微显示器屏，P像素可例如根据线和行均匀地分布以形成矩阵M，如图2b中表示的。并且生长基板1可包括多个这样的M矩阵，如图2c中表示的。
返回到图1a和图1b的描述，并且除了生长介质2和晶体半导体岛状物3之外，生长基板1还包括布置在生长介质2和岛状物3之间的至少一个组装层5。本文中，组装层与生长介质以及与岛状物3直接接触，但生长基板可包括其它中间层。该组装层5可包括诸如氧化硅或氮化硅层的介电材料或者由这些层的层叠物组成，其被设计为例如方便后续去除生长介质。
在图1b所示的生长基板1的变型中，组装层5不具有均匀的厚度。出于结合生长基板1的制造方法的描述将变得显而易见的原因，组装层在第一组岛状物3a中的岛状物3的位置具有第一厚度，在第二组岛状物3b中的岛状物3的位置具有不同于第一厚度的第二厚度。更一般地说，组装层5在基板1的各组岛状物中的岛状物的位置具有不同的厚度。
制造生长基板的方法
现在讨论上面已介绍的生长基板1的制造方法的多个示例。
这些方法实现晶体半导体岛状物转移和弛豫技术的原理，例如在文献EP2151852、EP2151856或FR2936903中对它们进行了描述。
我们回忆一下根据符合此方法的示例性实现方式，首先在供体基板上形成应变晶体半导体层。然后通过结合并且通过减薄和/或破碎供体基板将该层转移到包括流层的基板。然后在转移的层中限定岛状物，随后在高于流层(例如，由BPSG组成)的粘度转变温度的温度下对基板和岛状物执行热处理，这导致岛状物至少部分弛豫。在弛豫热处理后实现的弛豫度可达到与完全弛豫层的实现对应的最大弛豫度的70至80％或95％。该弛豫度取决于岛状物的厚度以及热处理的持续时间和程度。
为了帮助该弛豫并防止在弛豫期间发生的塑性变形期间的岛状物翘曲现象，可规定在应用弛豫热处理之前在岛状物上或下方形成加强层。如题为“Buckling suppressionof SiGe islands on compliant substrates”(Yin等人(2003)，Journal of AppliedPhysics，94(10)，6875-6882)的文献中详细说明的，在该热处理步骤之后实现的岛状物的弛豫度在于平衡加强层中和岛状物中的应变。要注意，加强层可由(或包括)在转移到流层之后保留在应变层上的供体基板的残留物形成。其可被放置在供体基板的暴露面上以在转移应变层和形成岛状物之后最终处于岛状物下方。
本发明利用弛豫现象来提供制造具有各种晶格参数的多个晶体半导体岛状物的方法。更具体地，这些方法旨在提供一种弛豫基板，其包括介质7、设置在介质7上的流层8以及布置在流层上的具有初始晶格参数的多个晶体半导体岛状物9，这多个岛状物中的至少部分是应变岛状物。第一组岛状物9a具有第一横向膨胀势，第二组岛状物9b具有不同于第一横向膨胀势的第二横向膨胀势。
“横向膨胀势”是指为了减小岛状物9的弹性应变能并将该弹性应变能平衡到保持与岛状物9接触的流层8所需的能量，岛状物9必须经受的横向膨胀或收缩。
该方法还提供用于在高于或等于流层8的玻璃化转变温度的弛豫温度下对弛豫基板6进行热处理，以导致第一和第二组的岛状物的差异化弛豫(differentiatedrelaxation)，因为第一组弛豫岛状物3a和第二组弛豫岛状物3b的晶格参数具有不同的值。
第一方法
如图3a所示，根据本发明的第一制造方法包括供应弛豫基板，其包括弛豫介质7、设置在介质7上的流层8以及布置在流层8上的多个应变晶体半导体岛状物9。应变岛状物9全部具有相同的晶格参数。可参考关于现有技术提及的文献以选择弛豫介质7和流层8的性质。
这些应变岛状物9可来自供体基板并且可使用上面简要提及的结合和减薄步骤转移到弛豫基板6的流层8。作为示例，供体基板可由蓝宝石基础介质、形成在基础基板上的GaN缓冲层以及在GaN缓冲层上的铟的比例在1％或1.5％至10％或20％的范围内的InGaN应变层组成。传统光刻、树脂沉积和蚀刻步骤可用于从连续InGaN层限定应变InGaN岛状物9。这些步骤可在转移步骤之前或之后应用。如上所述，岛状物3可承载作为供体基板的残留物的加强层10’。这可以是初始形成供体基板的缓冲层的10至100nm厚的GaN。
不管可形成弛豫基板6的方式如何，在制造方法的后续步骤中，选择性地处理弛豫基板的应变岛状物9以形成具有第一横向膨胀势的第一组应变岛状物9a以及具有不同于第一横向膨胀势的第二横向膨胀势的第二组应变岛状物9b。换句话说，包含在第一组9a的岛状物中的应变能不同于包含在第二组9b的岛状物中的应变能。
这种选择性处理可包括形成在弛豫基板6的第一组应变岛状物9a上具有第一厚度并在第二组应变岛状物9b上具有第二厚度的加强层10。这种布置表示在图3c中。
加强层10的该厚度配置可通过如图3b所示在所有岛状物9上形成均匀厚度的初始加强层10’，然后通过选择性地减薄该层10’以减小其在两组岛状物9a、9b之一上的厚度来实现。同样，可使用平板印刷光掩模步骤来保护设置在岛状物组之一上的加强层10免受该减薄处理影响。作为减薄的替代，还可选择增厚两个岛状物组9a、9b之一上的初始加强层10’以最终具有图3c中的配置。如上所述，该均匀厚度的加强层10’可由供体基板的残留物组成。
作为替代或另外，并非修改加强层10或一个岛状物组相对于其它的厚度，可选择变化其性质。因此可具有在第一组岛状物9a上由第一材料形成的加强层10以及在第二组岛状物9b上由具有不同于第一材料的刚度或刚性的第二材料形成的加强层10。在这种情况下，加强层10可从一组应变岛状物9a、9b到另一组具有均匀厚度。
出于可用性和成本的原因，加强层10通常由氧化硅或氮化硅组成。但这可以是足够刚性以修改其所在的岛状物9的横向膨胀势并且可能防止该岛状物9在随后的弛豫热处理期间翘曲的任何其它材料。根据该层的性质以及在其上设置的岛状物9的预期弛豫度，加强层10可具有10nm至几百nm(例如，200nm)范围内的厚度。
还可规定，某些岛状物9不涂覆有加强层10。当岛状物的应变程度相对低，因此该层翘曲的风险仅微小时，尤其如此。
旨在以差异化方式影响岛状物9的横向膨胀容量的选择性处理也可包括减薄某些岛状物9，即，减小岛状物中的第一组的岛状物9a的厚度和/或第二组的岛状物9b的厚度，以使得这些岛状物9a、9b在该处理之后具有不同的厚度。这可例如包括将至少一组的岛状物9a、9b减薄其初始厚度的10％至50％，以便在这些岛状物组之间创建可大于10％的厚度差异。当在流层8和晶体半导体岛状物9a、9b之间形成加强层(例如，通过在将应变层转移到弛豫介质之前在供体基板上放置加强材料层)时，该变型尤其有用。
在未示出的变型中，加强层仅形成在一些应变岛状物9下方。加强层可预先形成在供体基板11的暴露表面上并被局部蚀刻以选择性地形成具有或没有该下面层或具有该加强层的可变厚度的岛状物。对于相同的流层，具有下面加强层的岛状物9将具有比没有加强层的岛状物低的横向膨胀势。
刚刚描述的所有选择性处理可彼此组合。在所有情况下，在该旨在形成至少两组岛状物9a、9b的处理之后，第一组岛状物9a具有与第二组岛状物9b的特性不同的至少一个特性(厚度、承载的加强层的厚度或性质)。因此，它们具有不同的横向膨胀势或容量。
在图3d所示的制造方法的后续步骤中，在高于或等于流层8的玻璃化转变温度的温度下对弛豫基板6进行热处理。根据该层的性质，该热处理可包括将弛豫基板暴露于400℃和900℃之间的温度达几分钟至几小时范围内的时段。当流层由BPSG组成时尤其如此。以这种方式进行导致第一和第二组的岛状物9a、9b中的应变岛状物9弛豫，以形成图3e所示的至少部分弛豫的岛状物3。如详尽记载的，在弛豫热处理期间以及之后实现的弛豫度取决于岛状物9的厚度、可能覆盖该岛状物9的加强层10的厚度和/或性质。
第一组9a的应变岛状物和第二组9b的应变岛状物具有不同的特性，因此具有不同的横向膨胀势，热处理导致第一和第二组9a、9b中的初始应变岛状物9弛豫不同的程度。换句话说，在弛豫热处理之后，第一组3a的岛状物3的晶格参数不同于第二组3b的岛状物3的晶格参数。
第二方法
现在参照图4a至图4c描述制造具有各种晶格参数的岛状物3的该第二方法。如第一方法一样，供应弛豫基板6，其包括弛豫介质7、设置在介质7上的流层8以及布置在流层8上的多个应变晶体半导体岛状物9。应变岛状物9全部初始具有相同的晶格参数。
在该第二方法中并且参照图4a，流层8由第一组块8a和第二组块8b组成。本文中，为了简化描述，各个组8a、8b由单个块组成，但一般而言，一组块可由一个或多个块组成。术语“块”必须在非常广的意义上理解，是指块或均质材料的块的组合，其中该快限定任何体积(未必是凸的)。
第一组8a的块和第二组8b的块由不同的材料形成，其对于给定温度分别具有彼此不同的第一和第二粘度。布置在第一组的块8a上的应变岛状物9形成第一组应变岛状物9a，类似地，布置在第二组的块8b上的应变岛状物9形成第二组应变岛状物9b。
第一组的块8a的粘度不同于第二组的块8b的粘度，应变岛状物9可能以差异化方式至少部分地弛豫。换句话说，第一组9a的应变岛状物的弛豫势不同于第二组的应变岛状物9b的弛豫势。在应变岛状物9全部具有相同尺寸的情况下，它们所包含的应变能通常相似，但是它们所在的块的性质不同，岛状物9可能以差异化方式弛豫。
应变岛状物9可来自供体基板11并且可使用结合第一方法的描述提及的相同或相似的步骤转移到弛豫基板6的流层8。
图5a至图5d示出制备由不同粘度的块8a、8b组成的流层8的一系列可能步骤。参照图5a，在介质7上形成第一流层8a。这可以是二氧化硅或氮化硅的介电层，其包含确定比例的硼和/或磷以便给予其第一粘度值。在图5b所示的随后步骤中，通过部分掩模并蚀刻第一流层8a来提供至少一个凹陷10。凹陷10可以是部分的(如图所示)，或者与第一流层8a的整个厚度对应。在后续步骤中，涂覆剩余第一层8a和第二流层8b的凹陷10。该第二层8b优选具有足够的厚度以填充整个凹陷10。构成第二流层8b的材料具有与第一层8a不同的性质，以使得第一和第二层在暴露于确定的弛豫温度时具有不同的粘度。
该不同粘度可高于或低于第一层8a的粘度。例如，如果第一层由具有特别高的粘度的二氧化硅或氮化硅制成，则为第二层8b选择的材料可以是BPSG，其具有足够的硼和磷质量比(例如，高于4％)以具有低于第一层的粘度。
参照图5d，然后将基板的暴露表面平坦化以除了凹陷10中之外消除第二流层，直至第一流层8a暴露。因此形成构成流层8的第一块8a和第二块8b。应该注意，如此制备的流层8具有特别平坦的表面，这使得它有利于通过层转移接纳应变岛状物9。
返回第二制造方法并且在图4b所示的该方法的后续步骤中，在高于或等于流层(即，流层8的第一和第二块8a、8b中的至少一个)的玻璃化转变温度的弛豫温度下对弛豫基板6进行热处理以导致第一和第二组的岛状物9a、9b的差异化弛豫。根据构成该层的块的性质，热处理可包括将弛豫基板6暴露于介于400℃和900℃之间的弛豫温度达几分钟至几小时的时段。以这种方式进行导致第一和第二组的岛状物9a、9b中的应变岛状物9的横向膨胀，以形成图4c所示的至少部分弛豫的岛状物3。
换句话说，由于第一组9a的应变岛状物和第二组9b的应变岛状物搁在在弛豫热处理温度下具有不同粘度并因此具有不同横向膨胀势的块上，所以热处理导致第一和第二组9a、9b中的初始应变岛状物9弛豫不同的程度并导致其差异化横向膨胀。因此，在弛豫热处理之后，第一组3a的岛状物3的晶格参数不同于第二组3b的岛状物3的晶格参数。
第三方法
参照图6a至图6m呈现提供具有各种晶格参数的弛豫岛状物3的第三方法。该第三方法包括制备供体基板11，其包括形成层叠物12的多个应变晶体半导体基本层12a、12b。该层叠物具有至少一个第一区域13a和一个第二区域13b，其具有不同的应变水平。
图6a示出制备供体基板11的第一步骤。其包括供应例如由蓝宝石、硅或碳化硅组成的基础基板14。在基础基板14上形成半导体和晶体基本层的层叠物12，层叠物中的各个层具有不同的性质。在图3a所示的示例中，形成两个晶体半导体基本层12a、12b。作为例示，第一基本层12a可以是厚度为2微米或以上的氮化镓层，其形成缓冲层并且其上部基本上弛豫。第二基本层12b可以是InGaN层，其厚度为约100nm并且其铟比例为约6％。层叠物12中的第二基本层12b(一般而言，层叠物12中的各个基本层)具有小于其临界弛豫厚度的厚度。至少一些层因此应变(在上面选择的示例中，压缩)。以这种方式，第二基本层12b(或形成在第一基本层12a之上的层叠物12中的各个层)为假晶的，因此具有与层叠物12中的第一层12a相同的晶格参数。
图6b中示出制备供体基板11的后续步骤，其包括局部消除第二基本层12b以暴露第一基本层12的部分。该消除步骤可涉及传统光刻掩模和蚀刻手段(例如，干法蚀刻)。以这种方式进行在供体基板11的暴露表面上限定暴露第一层12a的第一区域13a以及暴露层叠物的第二层12b的第二区域13b。一般来说，在此步骤期间，局部消除层叠物12的部分以在相应区域13中仅保留形成层叠物12的层的部分。区域13具有彼此不同的应变水平，因为各个区域13分别由一个或多个基本层(各自处于不同的应变状态)的不同层叠物形成。
因此，在图6b所示的示例中，区域13a由第一层12a组成并且具有第一参考应变水平。区域13b包括由第一基本层12a和应变第二基本层12b形成的层叠物。第二区域13b因此具有高于第一区域13a的应变水平。
区域13a、13b未必全部为一体的，即，可在多个不同的非邻接的位置中执行局部消除层叠物12的基本层以暴露特定层。术语“区域”将用于指定供体基板11的表面上具有相同应变水平(例如，在消除步骤之后层叠物12的相同层12a、12b暴露)的位置的集合。
供体基板的第一和第二区域13a、13b将各自分别允许创建生长基板1的第一和第二组的弛豫岛状物3a、3b中的岛状物3。将寻求在供体基板11的表面上限定这些区域，使得它们与组3a、3b的岛状物3的所选排列对应，这已在上面结合图2a至图2c公开。
图6c和图6d所示的随后的供体基板11制备步骤旨在制备将如此限定的层叠物12转移到弛豫介质7。
因此提供具有平坦且光滑的暴露表面的结合层15的形成以允许供体基板11组装在介质7上。这可以是例如由二氧化硅或氮化硅制成的介电层。当使用二氧化硅时，其可包括硼和/或磷以在结合层15暴露于高于其玻璃化转变温度的温度时向其提供流动性质。该结合层15沉积足够的厚度以能够封装整个层叠物12，因此提供平坦表面。当其形成提供用于应用抛光步骤时，必须考虑在该处理期间发生的厚度去除。例如，可沉积500nm或以上厚度的材料以形成结合层15。
在图6d所示的可选步骤中，在供体基板11中引入诸如氢或氦的轻物质。这些物质的引入导致形成脆性平面16，其允许基础基板14在制造方法的后续步骤中被消除并且将层叠物12转移到弛豫介质7。脆性平面16可优选位于基础介质14中或层叠物12的第一基本层12a中以使得层叠物12可确实被转移到介质7。
应该注意，当通过遍及结合层15以及遍及层叠物12的基本层注入离子执行轻物质的引入时，脆化平面16有时可能不是完美平面。这对制造方法的应用没有影响，只要该平面在层叠物12内保持良好局部化即可。还可规定，形成结合层15以及形成脆性平面16的步骤的顺序反转，以防止这种现象。还可规定，在限定具有不同应变水平的区域13之前形成脆性平面16。在这两种情况下，将确保在形成结合层15期间，供体基板11不暴露于过多热预算(thermal budget)，所述过多热预算将通过注入的物质的起泡效应而导致层叠物的变形。
图6e至图6f分别示出供体基板11与弛豫介质7组装以及去除基础介质14和第一基本层12a的残留物12c。在脆化平面16(在这种情况下，布置在第一基本层12a中)处破碎组件之后执行去除。该去除步骤可包括将组件暴露于几百度的中等温度和/或施加应变(例如，由机械引起)。
然而，该第三制造方法决不限于涉及形成脆化平面16的转移。可行的是通过机械/化学去除基础介质14来执行向介质7的转移，特别是当其由硅组成时。还可行的是通过对分离基础基板14和第一基本层12a的界面进行激光照射来分离它，特别是当基础基板由蓝宝石组成时。
弛豫介质7先前已设置有流层8，以使得在包括去除基础介质14的操作之后，获得弛豫基板6，其包括弛豫介质7、流层8、结合层15以及限定具有不同应变水平的区域13的晶体半导体基本层的层叠物12。
在图6g所示的随后步骤中，在层叠物12中形成沟槽4以限定应变岛状物9。在层叠物12中形成沟槽14以在第一区域13a中限定第一组岛状物9a中的岛状物9并在第二区域13b中限定第二组岛状物9b中的岛状物9。这些沟槽4可进入结合层15中(如果没有进入流层8中)。该限定岛状物9的步骤可如这里所示在转移层叠物12的至少部分之后执行，但在将层叠物12直接转移到供体基板11上之后执行该步骤也是可行的。如我们所见，沟槽4的形成可导致限定各种形状和尺寸的岛状物9。
无论如何，在这些步骤之后，获得弛豫基板6，其包括介质7、布置在介质上的流层8以及布置在流层8上的结合层15。如我们所见，流层8和结合层15二者可由BPSG组成，因此具有流动性质。弛豫基板6还在流层8上包括全部具有相同的初始晶格参数的多个晶体半导体岛状物。第一组的岛状物9a具有第一应变水平。这些是在层叠物12的第一区域13a的水平处形成在该层叠物中的岛状物9。第二组的岛状物9b具有不同于第一应变水平的第二应变水平。第二组9b的这些岛状物9是在该层叠物12的第二区域13b的水平处形成在该层叠物中的岛状物。
更一般地说，弛豫基板6可包括从一个到下一个具有不同的应变水平的多个岛状物组，各个岛状物组在层叠物12的良好限定的区域13的水平处形成在该层叠物12中。各个岛状物组的应变岛状物9从一个组到下一组具有不同的横向膨胀势。包含在第一组9a的岛状物9中的应变能因此不同于包含在第二组9b的岛状物9中的应变能。
为了释放该应变能并导致第一组9a的岛状物9和第二组9b的岛状物9的差异化横向膨胀，并且类似于所公开的第一和第二方法，提供用于弛豫基板6的热处理。如其它方法一样，这例如可以是将基板6带到800℃的温度达四个小时的时段的热处理。更一般地说，为该热处理选择的弛豫温度将使得其超过流层8的玻璃化转变温度以及可能结合层15的玻璃化转变温度(当其具有流动性质时)。该弛豫温度通常在400℃至900℃的范围内。热处理可持续30分钟至几小时。
当然，如果一组岛状物9不处于应变状态(先前示例中包括由氮化镓制成的第一层12a的岛状物9就是如此)，则这些岛状物的晶格参数不受弛豫热处理影响。
无论如何，由于形成各种岛状物组9a、9b的岛状物初始具有不同的应变水平，所以应用弛豫热处理导致岛状物的从一个组到下一组差异化的弛豫和横向膨胀。第一组3a的弛豫岛状物3和第二组3b的岛状物3然后具有不同的晶格参数。
因此为了例示，图6h和图6j中示出以不同方式导致应变岛状物9的弛豫的两个弛豫热处理。如图3i所示，在这两个步骤之间进行减小第二组岛状物3b中的初始弛豫岛状物3的厚度的步骤。在所示的示例中，减小厚度导致从这些岛状物3消除与原始层12a对应的厚度部分以暴露原始层12b。但该选择决非限制性的，可保留第二组岛状物3b的原始层12a的部分，或者可减薄各组岛状物3a、3b中的所有岛状物3。
在上述该第三制造方法之后，可选择继续将至少部分弛豫的岛状物3转移到另一介质。参照图6k至图6m，可例如通过组装层5将岛状物3转移到生长介质2。为此，利用组装层5涂覆岛状物3，将该层组装到生长介质2(图6k)(组装层可经过处理以方便该操作)，并且通过任何适当的手段消除弛豫介质7以获得图3l中的结构。然后从所获得的结构消除流层8和结合层15。附加蚀刻步骤可帮助消除任何过多的组装层5以获得诸如先前结合图1b描述的生长基板1(图6m)。
不管用于提供弛豫岛状物的方法如何，在弛豫热处理期间和之后获得的弛豫度取决于(除了别的以外)岛状物9的尺寸、其应变水平以及其所在的流层8的性质，更具体地，取决于该层(或者在第二方法的情况下，该块)所包括的材料的粘度。
并且，不管所使用的方法如何，还可规定，修改岛状物的厚度，或者在应用附加弛豫热处理步骤之前减薄/增厚第一组和/或第二组岛状物3a、3b或者任何其它组的岛状物中的岛状物的可能加强层。以这种方式，可通过重复应用弛豫热处理来细化布置在弛豫基板6上的岛状物3的晶格参数。如已经提及的，当然可考虑形成超过两组岛状物3a、3b。
在第一方法的情况下，在考虑将其差异化而选择性地处理岛状物9之前可提供初步弛豫热处理步骤。在这种情况下，所有岛状物9弛豫为相同的弛豫度。在所公开的三种方法中的每一种中，还可规定，修改岛状物的厚度，或者在应用附加弛豫热处理步骤之前减薄/增厚第一组和/或第二组岛状物3a、3b或者任何其它组的岛状物的加强层。以这种方式，可通过重复选择性处理岛状物和应用弛豫热处理的循环来细化布置在弛豫基板6上的岛状物3的晶格参数。如已经提及的，当然可考虑形成超过两组岛状物3a、3b。
更一般地说，并且不管所使用的方法如何，旨在修改影响其横向膨胀势的岛状物组9a、9b的特性的任何步骤可组合，以使得在弛豫热处理之后各个岛状物具有与目标晶格参数接近或相同的晶格参数。
在上述任何制造方法之后，可选择继续将弛豫岛状物3转移到另一介质，如针对第三方法所示。该转移可包括将这些岛状物转移到中间介质上，然后将它们转移到该另一介质。例如，可选择可能经由组装层5将岛状物3转移到生长介质2，然后这将允许得到生长基板1，例如上面所描述并在图1a中(针对第一和第二方法)和图1b(针对第三方法)中示出的。因此获得不包含任何流层的生长基板，因为流层可能与制造光电器件的有源层所需的步骤不相容。此外，在这些岛状物由极性材料组成的情况下，该转移允许从生长介质1的暴露表面恢复例如形成在供体基板上的该材料的初始极性。
用于制造多个光电器件的方法
根据另一方面，本发明还涉及一种用于集体制造多个光电器件的方法。根据本发明，这些器件各自包括可从一个器件到另一器件不同的有源层。器件然后具有彼此不同的光电性质。术语“集体制造”用于意指这些器件的制造使用应用于单个基板的单一技术来形成有源层。
该方法包括供应符合上面所提供的一般描述的生长基板1。因此其至少包括具有第一晶格参数的第一组晶体半导体岛状物3a以及具有不同于第一晶格参数的第二晶格参数的第二组晶体半导体岛状物3b。
随后的步骤旨在通过在这些岛状物3的暴露面上生长来形成有源层。众所周知，为了实现这一点，生长基板被置于沉积室(例如，外延框架的沉积室)中。在沉积期间，前体气体流流过这样的室，这些气体包含构成要沉积在岛状物3上的有源层的原子元素。前体气体被加热至高于生长基板1的温度以释放原子元素并使得它们能够吸附在生长基板1的表面上，特别是岛状物3的表面上。根据性质、相对浓度以及这些前体气体循环的时段，可控制逐渐形成在晶体半导体岛状物3上的这些层的性质和厚度。如果需要，可规定在室中引入p或n型掺杂剂以制备掺杂层。特别是，可控制前体气体以在岛状物上形成电子器件的有源层(例如，量子阱或LED异质结构)。
作为示例，LED的有源层可包括在岛状物3上具有下列层的层叠物，岛状物3由InGaN组成，In浓度小于20％，并且至少部分地弛豫(通常大约70％或90％)：
-具有与岛状物3相似的In浓度的n掺杂InGaN层；
-包括多个层的多量子阱，各个层包含不同比例的铟，与下面的n掺杂层具有几个百分比的差异。该量子阱能够发射根据其所包括的层的性质选择的波长的光辐射；
-具有0至10％范围内的In浓度的p掺杂InGaN层。为了简化其制造，还可规定p掺杂层由GaN形成。
用于形成LED的这些有源层的前体气体可包括三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铟(TMIn)和氨气(NH3)。
在沉积的层中吸收前体气体的某些原子元素受该层的晶格参数影响。关于在InGaN层中吸收铟尤其如此，如题为“Strain effects on indium incorporation andoptical transitions in green-light InGaN heterostructures of differentorientations”(M.V Durnev等人，Phys.Status Solidi A 208，No.11，2671–2675(2011))的文献中所报告的。看起来随着材料的晶格参数增加，铟在该材料中的溶解度增加。换句话说，在所有其它条件相等的情况下，在通过沉积形成铟期间铟在材料中的吸收随着要吸收铟的材料的晶格参数而增加。
本发明利用了这一观察来形成多个光电器件的有源层的生长基板1，这些有源层可从一个器件到另一器件不同。该方法通常实现将生长基板1暴露于包含至少一种初始浓度的原子元素的气氛的步骤。
在具有第一晶格参数的生长基板1的第一组3a的岛状物3上，在有源层中以第一浓度吸收原子元素。在具有不同于第一晶格参数的第二晶格参数的第二组岛状物3b中的岛状物3上，在有源层中根据不同于第一浓度的第二浓度吸收原子元素。如果第二晶格参数大于第一晶格参数，则第二浓度将大于第一浓度。
换句话说，第一和第二浓度由室中的原子物质的初始浓度以及岛状物的第一和第二晶格参数确定。在材料生长领域众所周知，其它参数也可影响所形成的层的性质，例如室的压力、温度、前体气体的相应流量等。
通过提供第一和第二晶格参数已恰当选择的生长基板，可形成具有不同光电性质的有源层。作为示例，沉积在第一组岛状物中的岛状物上的InGaN有源层中吸收的铟的比例可导致形成直接在蓝色范围内发射辐射的LED。同时，沉积在第二组岛状物中的岛状物上的InGaN有源层中吸收的铟的比例可导致形成直接在绿色范围内发射辐射的LED。
一旦有源层形成在岛状物上，可继续制造电子器件的方法，特别是形成电触点并将器件彼此隔离，如例如文献US9478707中描述的。还可规定，将涂覆有其有源层的岛状物3转移到LED支撑件上并消除生长介质2。
制造LED的单片式微面板和微显示器屏的应用
上述生长基板和集体制造方法的具体应用旨在制造LED的单片式微面板。
我们记得这种微面板包括在面板支撑件上以恒定间距排列成行和列的LED排列(通常全部相同并具有非常小的尺寸)。当LED被集体制造时，微面板被称为“单片式”的。该特性是有利的，因为LED然后具有非常相似的性质(例如电流和/或电压行为、随老化的改变等)，这有利于微面板的设计和制造。在本发明的范围内，所有LED被集体制造并从同一制造介质集体提取以形成微面板的微面板将被称为单片式微面板；或者由单片式像素组成的微面板，即，各个像素由集体制造并从同一制造介质集体提取的LED组成。在这种情况下，单片式像素被组装在一起以形成微面板。
可使用“倒装芯片”技术将LED的单片式微面板与控制电路(pilot circuit)组装，这允许执行微面板的各个LED与控制电路的驱动电路的电连接。该组装可包括将整个单片式微面板与控制电路组装，在组装后微面板的各个LED与驱动电路关联。或者，组装可包括将一个或多个单片式像素依次组装到控制电路以将它们与控制电路关联。不管所选择的方法如何，当以这种方式进行时形成单片式微显示器屏。
由于LED全部具有相同或相似的电性质，所以控制电路的驱动电路也可具有相同或相似的电性质，这极大地方便了微显示器屏的制造。
该装置及其制造方法的详细讨论可见于“Monolithic LED Microdisplay onActive Matrix Substrate Using Flip-Chip Technology”(Liu等人，IEEE Journal ofSelected Topics in Quantum Electronics(第15卷，第4期，2009年7至8月))。
需要注意，已知单片式微面板全部由直接发射单一波长的LED组成，因此允许单色显示。彩色显示经由置于这些LED中的一些的发射面上的磷转换实现，或者通过将各自发射在互补色组合(例如，红色、绿色和蓝色)中选择的辐射的多个微面板光学组合来实现。这些技术由于实现复杂度、效率和密度的显著原因而不利，如在本申请的介绍中回顾的那样。
相反，根据本发明的方法和基板可用于提供LED的单片式微面板，其包括面板支撑件以及布置在该面板上的多个LED。这多个LED包括能够直接发射具有第一波长的光辐射的第一组LED以及能够直接发射具有不同于第一波长的第二波长的第二光辐射的第二组LED。
根据本发明的微面板因此能够发射不同颜色而无需将多个微面板光学组合或应用转换手段。对于彩色显示领域中的应用，微面板包括至少三组LED，各组发射与其它组不同的波长。例如，可存在直接以红色发射的第一组LED、直接发射绿色辐射的第二组LED以及直接发射绿色辐射的第三组LED。也可考虑具有直接以红外发射的第四组LED，该照明用于向集成有微面板的装置提供附加特征(触觉功能、眼睛虹膜识别、运动感测等)。
对于彩色显示器领域中的应用，各组的LED均匀地布置在面板支撑件上，例如沿着行和列间隔开恒定间距以便形成显示器矩阵。它们还被布置为并排放置，或者更精确地，彼此紧邻放置，各组的LED以在矩阵的各个位置形成颜色可控的亮像素。LED的大小可根据组而变化，以便影响各种发射颜色的发光强度的分布。例如，红色LED可大于蓝色和绿色LED。
微面板可由LED组成，这些LED可用于形成大尺寸像素矩阵，例如50像素×50像素或200像素×200像素或更多。
即使面板的亮像素由以不同波长发射的LED组成，这些LED也使用单一技术在单个基板上集体形成。它们因此具有彼此非常相似的性质(更具体地，电性质和老化性质)，这允许将它们与由全部相同或非常相似的驱动电路组成的控制电路关联。
现在公开如何制备微面板和/或微显示器屏的多个示例，其实现已详细说明的用于制造具有多个晶格参数的岛状物的三种方法之一。
第一示例
在此第一示例中，首先制备生长基板1，其包括设置有氧化硅组装层3的生长介质2。例如，生长介质可由直径150mm的硅晶圆组成。生长基板由包含8％铟的三组InGaN岛状物3a、3b、3c组成。岛状物3a、3b、3c全部具有200nm的厚度并且为边长50微米的正方形形状。第一组岛状物3a具有0.3190纳米的晶格参数，第二组具有0.3200纳米的晶格参数，第三组具有0.3205nm的晶格参数。这些目标晶格参数被选择为使得LED的有源层的集体制造步骤导致形成发射蓝色、绿色和红色或接近这些颜色的辐射的LED。
构成这些组中的每一组的岛状物3根据符合关于图2a至图2c的描述公开的矩阵排列在生长介质2上分布和排列。各组的三个岛状物3、3’和3”因此彼此邻近布置以限定像素；并且岛状物的这些分组在生长基板1的表面上沿着行和列根据矩阵分布。可提供比分离两个岛状物的沟槽4大的面板沟槽4’以将矩阵彼此分离，各个矩阵界定旨在承载微面板的LED的岛状物3、3’、3”集合。
为了制造该生长基板1，首先制备弛豫基板6，其包括弛豫介质7(例如由蓝宝石制成，也为150mm)以及由BPSG组成的流层。弛豫基板还包括包含8％铟的应变InGaN岛状物9。这些应变岛状物9按照与上面针对生长基板1的弛豫岛状物3描述的相似方式排列。同样，这些应变岛状物9的参数为0.3185纳米。
应变岛状物9涂覆有50nm厚的初始GaN加强层10’(用于实现弛豫基板的供体基板的GaN缓冲层的残留物)。例如在800℃下执行弛豫热处理达一小时。该处理导致初始应变岛状物9弛豫，以在弛豫热处理之后形成具有接近0.3190纳米的晶格参数的部分弛豫岛状物3。如果不是这种情况，则可再次应用弛豫热处理(可能通过减薄初始加强层以促进岛状物3的弛豫)。
然后通过蚀刻仅消除覆盖第二和第三组的岛状物3的加强层10’，然后重新开始弛豫热处理。还可规定，将第二和第三组的岛状物3减薄例如40nm，以促进其弛豫。在该处理之后，涂覆有加强层10的第一组岛状物的晶格参数没有改变太多，接近0.3190nm。然而，第二和第三组的岛状物的晶格参数增加至接近0.3200nm。
在后续步骤中，仅将第三组的岛状物减薄例如70nm，并且再次应用弛豫热处理。第一和第二组岛状物的晶格参数保持相对恒定并且在任何情况下与第三组岛状物的晶格参数相比不太受该热处理影响，然后第三组岛状物的晶格参数接近0.3205nm。
该最终弛豫热处理可重新开始，可能结合有减薄设置在第一组岛状物上的加强层或者减薄第二和第三组岛状物，以使得这些岛状物的晶格参数朝其目标晶格参数收敛。
无论如何，重复这些步骤导致岛状物组的选择性弛豫，并且在这些步骤之后，第一组岛状物3a具有0.3190纳米或接近的晶格参数，第二组具有3.200纳米或接近的晶格参数，第三组具有3.205nm或接近的晶格参数。
部分弛豫InGaN岛状物3然后通过结合在设置有组装层5的生长介质2(例如，二氧化硅和氮化物的多层)上来转移。
然后将其放置在外延框架的室中，在该室中一组前体气体(TMGa、TEGa、TMIn和NH3)循环以便使得基于氮化物的LED的有源层在各个岛状物上生长。
第一组、第二组和第三组岛状物中的岛状物的晶格参数彼此不同，在这些组的岛状物上形成的InGaN有源层中的铟吸收也不同。在第一组岛状物上，获得直接在蓝色范围内发射辐射的LED，在第二组岛状物上，获得直接在绿色范围内发射辐射的LED，在第三组岛状物上，形成直接在红色范围内发射辐射的LED。
在该沉积步骤之后，在生长基板1上，因此存在以像素的水平布置并发射红色、绿色和蓝色范围内的颜色的LED的有源层。
除了别的以外，可通过在有源层的任一侧形成LED触点来完成生长基板上的功能LED的制造。
如果在此阶段，期望单片式微面板，则可沿着限定像素矩阵的沟槽4’切割刚刚形成的LED所在的晶圆。这些矩阵中的每一个然后构成微面板。
另选地，也可将包括微面板的晶圆与形成有由驱动电路矩阵组成的控制电路的第二晶圆组装。各个矩阵根据与生长基板上的LED相同的排列在该晶圆的表面上排列。该组装允许各个二极管与驱动电路电接触。在单个接触步骤中构成多个显示器。然后可决定消除生长介质2(例如，通过激光照射)以及组装层5(例如，通过化学蚀刻)，以暴露LED的光发射表面。可使用光学表面处理或保护元件来制备这些表面以便改进屏幕的质量和鲁棒性。考虑到其封装，可以传统方式切割晶圆以将屏幕彼此隔离。
第二示例
制备供体基板11，其由直径150nm的蓝宝石基板以及具有以下特性的基本层的层叠物组成：
-第一缓冲氮化镓层，2微米厚并且其上部基本上弛豫；
-第二应变InGaN基本层，包含8％铟并且200nm厚；
-第三应变InGaN基本层，具有16％的铟含量并且40nm厚。
可在第二和第三层之间设置中间AlGaN层，其包含介于0％和10％之间的铝并且厚度在1至3nm的范围内。该中间层允许确保层叠物12(特别是第三基本层)实际上是假晶的，即，所有基本层全部具有相同的晶格参数。铟浓度从一个层到下一层增加。各个层的应变水平也增加。
通过局部蚀刻在供体基板的三个区域的水平处暴露第一、第二和第三基本层，其可通过光刻掩模和干法蚀刻以传统方式执行。各个区域根据结合图2a至图2c介绍的像素和矩阵分布分别分布到供体基板11的表面。
在限定区域之后，制备包含二氧化硅和硼以及4％质量比的磷的500nm厚结合层15。对该结合层进行抛光以允许其组装到蓝宝石生长介质7。然后，例如根据在该方法的一般描述中详细说明的破碎植入(fracture implantation)技术，将基本层的层叠物12转移到蓝宝石弛豫介质7(直径也为150nm)。蓝宝石基板7预先设置有BPSG流层8，即，包含二氧化硅以及硼和磷(在这种情况下，具有4％质量比的磷和6％的硼)。
在层叠物12被转移到蓝宝石弛豫基板7的流层8之后，通过形成沟槽4来界定三组应变岛状物9，第一组岛状物中的岛状物9a限定在层叠物的第一区域13a中，第二组的岛状物9b限定在第二区域中，第三组的岛状物限定在第三区域中。在这种情况下，岛状物9a、9b全部为10微米正方形。第一组的岛状物9由单层GaN(基本上弛豫的第一基本层)组成。第二组的岛状物9由包括一层GaN和包含6％铟的一层InGaN的层叠物组成，第二基本层是应变的。第三组的岛状物由包括一层GaN、包含8％铟的一层InGaN(第二基本层)和包含16％铟的一层InGaN(第三基本层)的层叠物组成。
然后执行旨在使得流层8和结合层15流动并释放岛状物的应变的第一弛豫热处理。在此示例中，该步骤在800℃下执行4小时。
由于第一组岛状物中的岛状物9没有应变，所以其晶格参数在该热处理的过程中没有改变。第二和第三组的岛状物由具有不同应变水平的层的层叠物组成。这些岛状物的晶格参数趋向于它们所包括的层的层叠物的平衡晶格参数。所获得的参数将接近层叠物的厚度上的平均组成的合金(In,Ga)N的晶格参数。
在后续步骤中，部分地蚀刻岛状物以便将其减薄。蚀刻的厚度通常为大约100nm。岛状物的厚度然后为约50至60nm。通过应用新的弛豫热处理来再次使得流层8和结合层15流动，以释放第二和第三组的岛状物的剩余应变。在这种情况下，第二热处理的条件与第一热处理相同。
弛豫热处理可重新开始，可能结合有减薄岛状物以使其晶格参数朝其目标晶格参数收敛。
无论如何，重复这些步骤导致岛状物组的差异化弛豫，并且在这些步骤之后，第一组的岛状物3a具有通常在3.180A至3.190A范围内的晶格参数，第二组具有3.210A至3.225A范围内的晶格参数，第三组具有3.240A至3.255A范围内的晶格参数。
弛豫或部分弛豫岛状物3然后通过结合在设置有组装层5的生长介质2(例如，二氧化硅和氮化物的多层)上来转移。因此形成生长基板1。通过使得基于氮化物的LED的有源层在各个岛状物上生长并且特别是通过在有源层的任一侧或以单片式面板的形式形成LED触点完成生长基板上的功能LED的制造，可类似于示例1中继续该方法。
第三示例
首先制备生长基板1，该生长基板1包括设置有组装层5的生长介质2，组装层5由与蓝宝石介质接触的氧化硅、200nm氮化硅和1微米二氧化硅的500nm层叠物组成。该层叠物被设计为允许在该方法的后续步骤中通过激光照射使生长介质脱离。例如，该生长介质可由直径150mm的硅晶圆组成。生长基板由包含18％铟的三组InGaN岛状物组成。岛状物全部具有40nm的厚度以及边长10微米的正方形形状。第一组岛状物具有0.3184纳米的晶格参数，第二组具有0.3218纳米的晶格参数，第三组具有0.3248纳米的晶格参数。这些目标晶格参数被选择为使得LED的有源层的集体制造步骤导致形成发射蓝色、绿色和红色辐射的LED。
构成这些组中的每一组的岛状物3根据符合关于图2a至图2c的描述和两个先前示例公开的矩阵排列在生长介质2上分布和排列。
为了制造该生长基板1，首先制备弛豫基板6，弛豫基板6包括弛豫介质7(例如，由蓝宝石制成，也为150mm)并在弛豫基板6上形成流层8。
流层的制备包括首先形成由与蓝宝石介质接触的500nm氧化硅和200nm氮化硅的层叠物组成的剥离层。该剥离层叠物被设计为允许在该方法的后续步骤中通过激光照射使弛豫介质7脱离。然后在剥离层上形成1微米二氧化硅的第一层。在第一层中通过光刻掩模和蚀刻形成布置在介质的表面上的凹陷以使得它们与第二组岛状物对应并且使得第一层二氧化硅的厚度下降至100nm。然后在基板的表面上、第一层上以及凹陷中沉积厚度约1微米的第二层，该第二层由二氧化硅以及质量比为3％的硼和4％的磷组成。重复光刻掩模和蚀刻步骤以形成这次布置在基板的表面上的新凹陷以使得它们与第三组岛状物对应。执行蚀刻以继续去除第二BPSG层的整个厚度并保留100nm厚度的第一二氧化硅层。然后沉积由二氧化硅以及质量比为4％的硼和4％的磷组成的第三层。最后，将表面平坦化以部分地消除第三层和第二层，以形成构成流层8的第一、第二和第三组块。
弛豫基板还包括应变InGaN岛状物9(10微米正方形)，包含18％的铟，根据在本发明的一般描述中详细说明的层转移方法以及通过形成沟槽4转移到流层8。这些应变岛状物9按照与上面针对生长基板1的弛豫岛状物3描述的相似方式来排列。这些应变岛状物9的晶格参数为0.3184纳米。各个应变岛状物9搁在第一、第二和第三组之一的块上，因此限定第一、第二和第三组应变岛状物。
应变岛状物9涂覆有50nm厚的初始GaN加强层，即，用于实现弛豫基板的供体基板的GaN缓冲层的残留物。
例如在750℃下执行弛豫热处理一小时。该处理导致初始应变岛状物9的横向膨胀以形成部分弛豫岛状物3。在750℃的弛豫温度下，第三组块的粘度被估计为约1E10 N.m- 2.s-1，第二组块的粘度被估计为约4E10 N.m-2.s-1，由二氧化硅制成的第一组块不发粘，即，它们具有大于1E12 N.m-2.s-1的粘度。因此，在750℃下的弛豫热处理之后，第三组岛状物中的应变的弛豫率为90％，它们因此具有的晶格参数。第二组岛状物中的应变的弛豫率为约50％，即，晶格参数为/>第一组岛状物的晶格参数没有改变，保持在/>
仅作为示例给出估计的粘度值。对于不同组成的块或对于不同的弛豫温度，可调节热处理时间以使得作为处理的结果布置在中间粘度的块上的岛状物的弛豫率介于40％和60％之间，并且布置在较低粘度的块上的岛状物的弛豫率大于70％。
然后仅通过蚀刻来消除涂覆部分弛豫岛状物的GaN加强层，并且在先前所公开的相同条件下重新开始弛豫热处理。在该处理之后，第一、第二和第三组岛状物的晶格参数分别为约和/>即，在/>内。
部分弛豫InGaN岛状物3然后通过结合在设置有组装层5的生长介质2(即，二氧化硅和氮化物的多层)上来转移。通过使得基于氮化物的LED的有源层在各个岛状物上生长并且特别是通过在有源层的任一侧或以单片式面板的形式形成LED触点完成生长基板上的功能LED的制造，可类似于示例1中或示例2中继续该方法。
当然，本发明不限于所描述的实施方式，在不脱离权利要求中限定的本发明的范围的情况下，可使用替代解决方案。

Claims (18)

1.一种用于具有各种晶格参数的多个晶体半导体岛状物(3a,3b)的制造方法，其中，该方法包括以下步骤：
-提供弛豫基板(6)，该弛豫基板(6)包括介质(7)、设置在所述介质(7)上的流层(8)以及布置在所述流层上的多个晶体半导体岛状物(9)，所述多个晶体半导体岛状物(9)具有相同的初始晶格参数，并且包括具有第一横向膨胀势的第一组岛状物(9a)以及具有不同于所述第一横向膨胀势的第二横向膨胀势的第二组岛状物(9b)；
-在高于或等于所述流层(8)的玻璃化转变温度的弛豫温度下对所述弛豫基板(6)进行热处理以导致所述第一组和所述第二组的岛状物的差异化弛豫，这是因为所述第一组的弛豫岛状物(3a)和所述第二组的弛豫岛状物(3b)的晶格参数然后具有不同的值。
2.根据权利要求1所述的制造方法，其中，在热处理步骤之前，所述第一组岛状物(9a)具有第一应变水平，并且所述第二组(9b)具有不同于所述第一应变水平的第二应变水平。
3.根据权利要求2所述的制造方法，其中，提供所述弛豫基板(6)的步骤包括以下步骤：
-在基础基板(14)上形成具有应变水平不同的第一区域(13a)和第二区域(13b)的基本晶体半导体层(12a,12b)的层叠物(12)；
-将所述层叠物(12)的至少部分转移到所述介质(7)；
-在所述层叠物(12)上开沟槽(4)以使所述第一组岛状物(9a)中的岛状物(9)形成在所述第一区域(13a)中并使所述第二组岛状物(9b)中的岛状物(9)形成在所述第二区域(13b)中。
4.根据权利要求3所述的制造方法，其中，在所述层叠物(12)中开所述沟槽(4)的步骤在向所述介质(7)转移的步骤之后执行。
5.根据权利要求3或4所述的制造方法，其中，在所述基础基板(14)上形成所述层叠物(12)的步骤包括以下步骤：
-形成具有不同组成的多个假晶基本层(12a,12b)；
-局部去除所述基本层(12a,12b)的部分以限定所述第一区域(13a)和所述第二区域(13b)。
6.根据权利要求1所述的制造方法，其中，所述流层(8)由在所述弛豫温度下具有第一粘度的第一组块(8a)以及在所述弛豫温度下具有不同于所述第一粘度的第二粘度的第二组块(8b)组成，所述第一组岛状物(9a)中的岛状物布置在所述第一组块(8a)中的块上，并且所述第二组岛状物(9b)中的岛状物布置在所述第二组块(8b)中的块上。
7.根据权利要求6所述的制造方法，其中，提供所述基板的步骤包括以下步骤：
-在所述介质(7)上形成由第一材料制成的第一流层(8a)；
-在所述第一流层(8a)中形成至少一个凹陷(10)；
-考虑形成流层的层叠物，在所述第一流层(8a)上以及在所述凹陷(10)中沉积由第二材料制成的第二流层(8b)；
-将所述层叠物平坦化以除了所述凹陷中之外消除所述第二流层并形成所述第一组块(8a)以及所述第二组块(8b)。
8.根据权利要求1所述的制造方法，其中，提供步骤包括以下步骤：
-在所述流层上形成所述多个晶体半导体岛状物(9)，所述多个晶体半导体岛状物(9)具有相同的初始应变水平；
-选择性地处理应变岛状物(9)以形成第一组应变岛状物(9a)和第二组应变岛状物(9b)。
9.根据权利要求8所述的制造方法，其中，选择性处理包括形成加强层(10)，该加强层(10)在所述第一组应变岛状物(9a)上具有第一厚度并且在所述第二组应变岛状物(9b)上具有不同于所述第一厚度的第二厚度。
10.根据权利要求8或9所述的制造方法，其中，选择性处理包括在所述第一组应变岛状物(9a)上形成由第一材料形成的加强层(10)并且在所述第二组应变岛状物(9b)上形成由不同于所述第一材料的第二材料形成的加强层(10)。
11.根据权利要求8至9中的一项所述的制造方法，其中，选择性处理包括减小第一组(9a)的应变岛状物和/或第二组(9b)的应变岛状物的厚度，以使得它们具有不同的厚度。
12.根据权利要求10所述的制造方法，其中，所述热处理在400℃至900℃范围内的温度下执行。
13.根据权利要求1至4中的一项所述的制造方法，其中，所述晶体半导体岛状物(3a,3b)由III-N材料组成。
14.根据权利要求1至4中的一项所述的制造方法，该制造方法包括将所述第一组(3a)的弛豫岛状物和所述第二组(3b)的弛豫岛状物转移到生长介质(5)的步骤。
15.一种使用生长基板(1)来集体制造包括各种组成的有源层的多个光电器件的方法，其中，所述生长基板(1)包括生长介质(2)、组装层(5)、以及布置在所述组装层(5)上的具有第一晶格参数的第一组晶体半导体岛状物(3a)和具有不同于所述第一晶格参数的第二晶格参数的第二组晶体半导体岛状物(3b)，该方法包括以下步骤：
-提供所述生长基板(1)；
-将所述生长基板(1)暴露于包含初始浓度的原子元素的气氛，以在所述第一组(3a)的岛状物上形成吸收第一浓度的所述原子元素的第一有源层并在所述第二组(3b)的岛状物上形成吸收不同于所述第一浓度的第二浓度的所述原子元素的第二有源层。
16.根据权利要求15所述的方法，其中，所述气氛由包括TMGa、TEGa、TMIn和氨的前体气体形成。
17.根据权利要求16所述的方法，其中，所述原子元素是铟。
18.根据权利要求17所述的方法，其中，所述第一有源层和所述第二有源层包括n掺杂InGaN层、多量子阱、p掺杂InGaN或GaN层。
CN201880018523.5A 2017-03-17 2018-03-14 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用 Active CN110447100B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
FR1752230A FR3064108B1 (fr) 2017-03-17 2017-03-17 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR1752230 2017-03-17
FR1852156 2018-03-13
FR1852155A FR3079070B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR1852156A FR3079071B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR1852155 2018-03-13
PCT/FR2018/050606 WO2018167426A2 (fr) 2017-03-17 2018-03-14 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage

Publications (2)

Publication Number Publication Date
CN110447100A CN110447100A (zh) 2019-11-12
CN110447100B true CN110447100B (zh) 2023-07-18

Family

ID=61827769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880018523.5A Active CN110447100B (zh) 2017-03-17 2018-03-14 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用

Country Status (8)

Country Link
US (1) US20210210653A1 (zh)
EP (2) EP4033531B1 (zh)
JP (2) JP7053055B2 (zh)
KR (1) KR102456048B1 (zh)
CN (1) CN110447100B (zh)
SG (1) SG11201908017RA (zh)
TW (1) TWI740015B (zh)
WO (1) WO2018167426A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049673A (ja) * 2004-08-06 2006-02-16 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
CN101221901A (zh) * 2007-01-11 2008-07-16 国际商业机器公司 应力绝缘体上硅场效应晶体管及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751963B2 (ja) * 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
KR100268567B1 (ko) * 1994-10-11 2000-10-16 포만 제프리 엘 다중 파장으로 광을 발생시키기 위한 발광 다이오드의 모놀리식 어레이 및 이를 사용한 멀티 컬러 디스플레이
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP2004022969A (ja) 2002-06-19 2004-01-22 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
GB2451884A (en) * 2007-08-16 2009-02-18 Sharp Kk A Semiconductor Device and a Method of Manufacture Thereof
CN101540357B (zh) * 2008-03-19 2010-09-01 中国科学院半导体研究所 控制自组织铟镓砷量子点成核的生长方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
KR101081169B1 (ko) * 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
WO2011145283A1 (ja) 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN105051920A (zh) 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体发光结构体及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049673A (ja) * 2004-08-06 2006-02-16 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
CN101221901A (zh) * 2007-01-11 2008-07-16 国际商业机器公司 应力绝缘体上硅场效应晶体管及其制作方法

Also Published As

Publication number Publication date
EP3596756B1 (fr) 2023-02-15
JP2020512684A (ja) 2020-04-23
WO2018167426A3 (fr) 2018-11-22
JP7322329B2 (ja) 2023-08-08
KR102456048B1 (ko) 2022-10-19
WO2018167426A2 (fr) 2018-09-20
CN110447100A (zh) 2019-11-12
SG11201908017RA (en) 2019-10-30
KR20190123347A (ko) 2019-10-31
TWI740015B (zh) 2021-09-21
JP2022087136A (ja) 2022-06-09
JP7053055B2 (ja) 2022-04-12
EP3596756A2 (fr) 2020-01-22
US20210210653A1 (en) 2021-07-08
EP4033531B1 (fr) 2023-08-02
EP4033531A1 (fr) 2022-07-27
TW201903830A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
US20180261488A1 (en) Lift off process for chip scale package solid state devices on engineered substrate
US8334543B2 (en) III-V light emitting device including a light extracting structure
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
CN102439695A (zh) 应变材料层的松弛和转移
CN110447100B (zh) 用于形成光电器件的生长基板、制造该基板的方法以及该基板特别是在微显示器领域的使用
US10084011B1 (en) Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens
US11171256B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
WO2019217976A2 (en) Patterning on layer transferred templates
US11081521B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant