TW201903830A - 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用 - Google Patents

用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用 Download PDF

Info

Publication number
TW201903830A
TW201903830A TW107108791A TW107108791A TW201903830A TW 201903830 A TW201903830 A TW 201903830A TW 107108791 A TW107108791 A TW 107108791A TW 107108791 A TW107108791 A TW 107108791A TW 201903830 A TW201903830 A TW 201903830A
Authority
TW
Taiwan
Prior art keywords
island
layer
islands
group
strain
Prior art date
Application number
TW107108791A
Other languages
English (en)
Other versions
TWI740015B (zh
Inventor
大衛 梭塔
奧利維耶 雷道斯
奧利維耶 波寧
尚馬克 貝圖
摩根 洛基歐
拉斐爾 卡米隆
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1752230A external-priority patent/FR3064108B1/fr
Priority claimed from FR1852156A external-priority patent/FR3079071B1/fr
Priority claimed from FR1852155A external-priority patent/FR3079070B1/fr
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201903830A publication Critical patent/TW201903830A/zh
Application granted granted Critical
Publication of TWI740015B publication Critical patent/TWI740015B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係關於一種用於製作光電元件之生長底材(1)，其包含一生長介質(2)，以及設置在生長介質(2)上，具有第一晶格參數之第一結晶半導體島狀物群(3a)及具有不同於第一晶格參數之第二晶格參數之第二結晶半導體島狀物群(3b)。本發明也涉及一種用於製作該生長底材之方法，以及一種在該生長底材上統一製作複數個光電元件之方法。本發明適用於提供單晶微型面板、發光二極體或微型顯示螢幕。

Description

用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用
本發明係關於一種用於形成光電元件之生長底材及製作此底材之方法。本發明也適用於使用此底材以統一製作具有不同光電特性之元件。本發明尤其適用於微型顯示螢幕（micro-display screens）領域。
文件EP2151852與文件EP2151856皆提出目標為在底材上形成鬆弛或部分鬆弛之結晶半導體材料島狀物之技術。如文件EP2865021所詳述，這些島狀物可用於統一製作發光二極體（LED）。
許多產品會將以不同波長發光之LED結合，以形成具有色彩之光點。以能夠形成由像素組成圖像之顯示螢幕為例，每個像素包含紅色、綠色和藍色LED，其發光可獨立控制以透過組合發光形成選定顏色之光點。
組合形成像素的LED通常不是以相同的材料和技術製作而成。因此，藍色或綠色LED可由氮化物組成（通式為InGaN），紅色LED可由磷化物組成（通式為AlGaInP）。製作螢幕涉及二極體的逐一組裝，以形成最終元件之像素，例如使用取放（pick-and-place）之技術。
由於不同材料具有不同性質，因此使用這些材料之元件所具有之特徵，例如與老化、熱學／電學行為及／或效率相關之特徵，通常非常相異。在設計包含由不同材料組成之LED之產品時，必須考慮到這些變異數，因此有時會使設計變得相當複雜。
其他解決方案提出以完全相同之二極體形成像素，該些二極體係在同一底材上及／或使用相同技術製作而成。該方法可實現具有較小尺寸及高解析度之單晶（monolithic）微型LED面板。以其為例，可參考ZhaoJingLiu等人之〈360 PPI Flip-Chip Mounted Active Matrix Addressable Light Emitting Diode on Silicon (LEDoS) Micro-Displays〉文件（Zhao Jun Liu et al., Journal of Display Technology, April 2013）。由微型面板之LED發出的光輻射可在紫外線範圍內選擇，並可視需要選擇性將每一二極體轉換成不同波長，以對應於發出之紅色、綠色和藍色光，從而形成彩色螢幕。這種轉換可透過在LED的發光面上設置磷光材料而達成。但是，該轉換將消耗光能，此將減少每個像素發出的光量，從而降低了顯示裝置的效率。該方法還需要在LED的發光表面上分配磷光材料，使得這些微型面板的製作方法更加複雜。此外，磷光材料之顆粒尺寸可能超過亮像素（bright pixel）之理想尺寸，使得此解決方案無法普遍適用。
為了克服上述限制，有需要能夠在同一底材上使用相同技術同時製作能在不同波長中發光之LED。一般而言，有利者為統一製作具有互異光電特性之元件。
為了達到這些目標，本發明於第一面向提供一種用於製作具有不同晶格參數之複數個結晶半導體島狀物之方法。
該方法包括一步驟，其目的在於提供一鬆弛底材，該鬆弛底材包含一介質、設置在該介質上之一流動層，以及設置在該流動層上具有相同初始晶格參數之複數個結晶半導體島狀物（crystalline semiconductor islands），該鬆弛底材亦包含具有第一側向膨脹位能（lateral expansion potential）之第一島狀物群及具有不同於第一側向膨脹位能之第二側向膨脹位能之第二島狀物群。
該方法亦包括一步驟，其旨在一溫度下對鬆弛底材進行熱處理，所述溫度高於或等於流動層之玻璃轉化溫度（glass transition temperature），以造成第一及第二島狀物群之島狀物之差異化鬆弛（differentiated relaxation），這樣該第一鬆弛島狀物群及該第二鬆弛島狀物群之晶格參數便具有不同值。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： – 在所述熱處理步驟前，該第一島狀物群具有第一應變位準（strain level），且該第二島狀物群具有不同於第一應變位準之第二應變位準； – 提供該鬆弛底材之步驟包含以下： 　 ○在一基底底材上形成結晶半導體基本層之一堆疊，其第一區及第二區，第一區及第二區具有不同應變位準； 　 ○將該堆疊之至少一部分移轉到該介質； 　 ○在該堆疊中製作多個溝槽以在該第一區形成第一島狀物群之島狀物並在該第二區形成第二島狀物群之島狀物； – 在該堆疊中製作溝槽係在移轉到該介質之後進行； – 在該基底底材上形成該堆疊包含以下： 　 ○形成具有不同組成之複數個假晶基本層（pseudomorphic elementary layer）； 　 ○局部移除該些假晶基本層之一部分以定義出該第一及第二區； – 該流動層由在所述鬆弛溫度下具有第一黏性之第一塊狀物群（group of blocks），以及在所述鬆弛溫度下具有不同於第一黏性之第二黏性之第二塊狀物群組成，該第一島狀物群之島狀物設置在該第一塊狀物群之塊狀物上，且該第二島狀物群之島狀物設置在該第二塊狀物群之塊狀物上； – 提供該底材之步驟包含以下： 　 ○在該介質上形成由第一材料製成之第一流動層； 　 ○在該第一流動層中形成至少一凹部（recess）； 　 ○在該第一流動層上及該凹部中沉積由第二材料製成之第二流動層，以形成流動層之一堆疊； 　 ○使該堆疊平坦化，以去除不在該凹部中之該第二流動層並形成該第一塊狀物群及該第二塊狀物群； – 所述提供該鬆弛底材之步驟包含以下： 　 ○在該流動層上形成複數個結晶半導體島狀物，該些島狀物具有相同之初始應變位準； 　 ○選擇性處理該些應變島狀物以形成第一應變島狀物群及第二應變島狀物群； – 所述選擇性處理包括形成一硬化層，使其在該第一應變島狀物群上具有第一厚度並在該第二應變島狀物群上具有第二厚度； – 所述選擇性處理包括在該第一應變島狀物群上形成由第一材料形成之一硬化層，以及在該第二應變島狀物群上形成由不同於第一材料之第二材料形成之一硬化層； – 所述選擇性處理包括減少該第一應變島狀物群及／或該第二應變島狀物群之厚度，使它們具有不同厚度； – 所述熱處理在範圍400℃至900℃之溫度下進行； – 該些結晶半導體島狀物由III-N族材料組成； – 該製作方法包括使該第一鬆弛島狀物群之鬆弛島狀物及該第二鬆弛島狀物群之鬆弛島狀物移轉至一生長介質之步驟。
本發明於另一面向提供一種用於製作光電元件之生長底材，其包含一生長介質、一組裝層，以及設置在該組裝層上，具有第一晶格參數之第一結晶半導體島狀物群及具有不同於第一晶格參數之第二晶格參數之第二結晶半導體島狀物群。
根據此生長底材之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： – 該生長介質為一矽晶圓或藍寶石晶圓； – 該些結晶半導體島狀物由InGaN組成； – 該第一結晶半導體島狀物群之每一島狀物被設置在該第二結晶半導體島狀物群之一島狀物旁邊，以形成一像素（pixel）； – 該組裝層包含至少一介電材料。
根據另外一面向，本發明提供一種使用生長底材以統一製作含不同組成之主動層之複數個光電元件之方法，該方法之步驟包括提供該生長底材並使其暴露在包含一初始濃度之原子元素之環境下，以在該第一島狀物群之島狀物上，形成以第一濃度結合所述原子元素之第一主動層，並在該第二島狀物群之島狀物上，形成以第二濃度結合所述原子元素之第二主動層，所述第二濃度不同於所述第一濃度。
根據此方法之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： – 所述環境由前驅氣體組成，前驅氣體包含TMGa、 TEGa、TMIn及氨； – 所述原子元素為銦； – 該第一及第二主動層包含一n型摻雜InGaN層、一多重量子井、一p型摻雜InGaN或GaN層。
生長底材 在第一面向中，本發明係關於一種用於形成光電元件之生長底材1。圖1a與圖1b係概要繪示根據本發明之二生長底材之截面圖。圖1c係繪示該些底材之頂視圖。生長底材1預計被放置於沉積設備中，例如磊晶框架（epitaxy frame），以在生長底材1之暴露表面上形成光電構件之主動層。生長底材1亦可作為機械支撐件使用，其允許在後續的製作步驟期間（形成電氣接點、將一個元件與其他元件隔離等）操縱元件，以完成能正常運作之元件。
生長底材1包含一生長介質2。生長底材1可為圓形晶圓，例如由矽或藍寶石製成，且具有標準尺寸，例如直徑2英寸（50公釐）、4英寸（100公釐）或甚至200公釐。然而，本發明不限於這些尺寸與此形狀。
生長介質2之性質通常經過挑選，以便能夠承受製作實際生長底材1時和製作光電元件時實施的各種處理（例如沉積、熱處理等）。生長介質2較佳者為具有與待形成光電元件有用層之材料相似或接近之熱膨脹係數，以限制可能在製作過程後損壞這些元件的顯著應變（significant strains）。
生長底材1亦包含複數個結晶半導體島狀物3（以下簡稱為「島狀物」），其被設置於生長介質2上。每一島狀物3預計承載光電元件（例如LED、雷射或光伏電池）之主動層。為此，島狀物3可由III-N族材料製成。為了形成氮化物LED，島狀物3可因此由纖鋅礦結構（wurtzite structure）之GaN或InGaN組成，其c軸垂直於表面，且該結構中之銦比例可在0％和20％之間變化，詳言之在1.5％和8％之間變化。
「島狀物」一詞意指與設置在生長介質2上的其他島狀物完全分離之材料塊。「結晶」一詞意指構成島狀物3的原子以有序的方式組合而形成單晶材料塊，但該材料塊可包含排列缺陷（arrangement defect），例如錯位、滑移面或點缺陷。
島狀物3透過溝槽4彼此分離。該些溝槽可具有將兩個島狀物3分開之橫向尺寸，其尺寸範圍0.1微米至50微米，或1微米至50微米，通常約至2微米至20微米。相對於生長底材，每一島狀物具有相對較小之尺寸，舉例而言可為1微米至最大1毫米，視預期之最終應用而定。島狀物3的表面尺寸可在範圍1μｍ2 或4μｍ2 至1ｍｍ2 內，較佳者在範圍25μｍ2 至400μｍ2 內。每一島狀物3可具有任何形狀，例如俯瞰時其可為圓形、方形、三角形、六邊形或矩形。島狀物厚度通常小於200奈米，尤其是由InGaN組成時。所有島狀物3可具有完全相同或不同之形狀及尺寸。
並非所有島狀物3都具有相同之晶格參數。因此，第一島狀物群3a具有第一晶格參數，第二島狀物群3b具有不同於第一晶格參數之第二晶格參數。
如圖1a所繪示之生長介質1之變化例，其在下文關於此類底材製作方式之說明中將變得顯而易見，所有島狀物3皆由相同的材料組成。由於島狀物3的材料彼此完全相同，因此晶格參數相異之存在，意味著構成兩島狀物群3a和3b之島狀物3間具有相異之應變狀態。
如圖1b所繪示之生長介質1之變化例，島狀物3的材料在不同島狀物群之間並非完全相同。此外，構成兩島狀物群3a與3b之島狀物3之應變狀態也可互異。因此，兩島狀物群3a與3b具有相異之晶格參數。
生長底材1之島狀物3之晶格參數之變化，將可以有利地用於透過使用單一製作技術與單一生長底材，統一製作具有不同光特性之光電元件。
舉例而言，在具有第一晶格參數的第一島狀物群3a上可形成直接以第一波長（例如在綠色範圍內）發光的第一LED，以及在具有第二晶格參數的第二島狀物群3b上可形成直接以第二波長（例如在藍色範圍內）發光的第二LED。「直接發光」一詞意指該發光對應於由LED的主動層（量子井）發出而不需使用磷轉化之光輻射。
生長底材1亦可包括至少一第三島狀物群，該第三島狀物群具有不同於第一島狀物群及第二島狀物群之第三晶格參數。一般而言，生長底材可包括任何數量之島狀物群，形成每個島狀物群之島狀物具有不同於其他島狀物群之晶格參數。透過此方式可獲得一生長底材1，其允許使用單一技術在同一底材上形成發出紅色、綠色、藍色和紅外線波長範圍內的LED。
島狀物群3a和3b在生長介質2表面上的分佈和排列，不是本發明此面向之必要特徵，且所有可能的分佈和排列皆可納入考量。該些分佈和排列有時可取決於所考慮應用的方式。
圖1a及圖1b係繪示第一島狀物群3a及第二島狀物群3b在介質2表面上之分佈與排列之第一示例。在此示例中，第一島狀物群3a佔據介質2的第一區，第二島狀物群3b佔據介質2的第二區，兩區彼此分開且彼此鄰近。
可有利地選擇將第一、第二和第三島狀物群之島狀物3、3’及3’’彼此相鄰放置，這樣會允許其各自形成以不同顏色發光的LED，例如紅色，綠色和藍色。圖2a係概要繪示此種安排。此種LED組合方式構成發光顏色可受控制之亮像素P。承載構成像素P之LED的島狀物3、3’及3’’，可以規則方式排列在生長介質2的表面上。單晶P像素可因此被形成，即被放置在相同的底材上，且可被如像素般處理，例如以元件插入裝置處理，以被包含在功能元件中。
當LED單晶微型面板的形成旨在用於諸如彩色微型顯示螢幕時，像素P可，舉例而言，按照行與列均勻分佈以形成矩陣M，如圖2B所繪示。此外，生長底材1可包含複數個矩陣M，如圖2c所繪示。
回到圖1a和圖1b之說明，除生長介質2及結晶半導體島狀物3外，生長底材1還包括設置在生長介質2和島狀物3之間的至少一組裝層5。在此，該組裝層與生長介質及島狀物3直接接觸，但生長底材可包含其他中間層。此組裝層5可包括一介電材料，例如氧化矽層或氮化矽層，或一堆疊，該堆疊由被設計成，舉例而言，便於後續移除生長介質之層所組成。
圖1b係繪示生長底材1之一變化例，其中組裝層5並不具有均勻厚度。其原因將在關於生長底材1製作方法的說明中彰顯；組裝層具有取決於第一島狀物群3a之島狀物3之第一厚度，以及取決於第二島狀物群3b之島狀物3且不同於第一厚度之第二厚度。一般而言，組裝層5根據底材1的每一島狀物群的島狀物而具有不同厚度。
製作生長底材之方法 以下將揭露上文已提及的生長底材1製作方法之若干示例。
該些方法採用結晶半導體島狀物之移轉和鬆弛技術的原理，例如文件EP2151852、EP2151856或FR2936903中所描述。
根據符合此方法之示例性實施方式，首先可在施體底材上形成一應變結晶半導體層。接著透過鍵合、薄化及／或斷裂施體底材，而將應變結晶半導體層移轉至包含一流動層之底材上。接著，在移轉層中定義出島狀物，然後對該底材及島狀物進行熱處理，熱處理之溫度係高於流動層（例如由BPSG組成之流動層）之黏性轉化溫度（viscosity transition temperature），以使島狀物至少部分鬆弛。鬆弛熱處理後達成的鬆弛程度，可達到對應於完全鬆弛層之最大鬆弛程度的70％至80％或95％。此鬆弛程度取決於島狀物厚度及熱處理的時間及程度。
為了促進鬆弛及防止島狀物於鬆弛期間所發生的塑性變形期間發生翹曲（warpage）現象，可在實施鬆弛熱處理前，先在島狀物上方或下方形成硬化層（stiffening layer）。如Yin等人之〈Buckling suppression of SiGe islands on compliant substrates〉文章（Yin et al. (2003), Journal of Applied Physics, 94(10), 6875-6882）所詳述，在此熱處理步驟後所獲得之島狀物鬆弛程度，平衡了硬化層與島狀物中的應變。值得注意的是，硬化層可由施體底材的殘留物形成或包含施體底材的殘留物，其原本會在應變層移轉到流動層後保留在應變層上。硬化層可設置於施體底材的暴露面上，以在應變層移轉和島狀物形成後位在島狀物下方。
本發明善用了鬆弛現象以提供一種用於製作具有不同晶格參數之複數個結晶半導體島狀物之方法。更詳細而言，本發明的方法旨在提供一鬆弛底材，該鬆弛底材包含一介質7、設置在該介質7上之一流動層8，以及設置在該流動層8上具有初始晶格參數之複數個結晶半導體島狀物9，其至少部分為應變島狀物。第一應變島狀物群9a具有第一側向膨脹位能，第二應變島狀物群9b具有不同於第一側向膨脹位能之第二側向膨脹位能。
「側向膨脹位能（lateral expansion potential）」一詞意指島狀物9必須承受之側向膨脹或收縮，以減少其彈性應變能（elastic strain energy）並使其與保留流動層8（其與島狀物9接觸）所需能量達成平衡。
本發明的方法亦包括在一鬆弛溫度下對鬆弛底材6進行熱處理，所述鬆弛溫度高於或等於流動層8之玻璃轉化溫度，以造成第一及第二島狀物群之島狀物產生差異化鬆弛，以使第一鬆弛島狀物群3a及第二鬆弛島狀物群3b之晶格參數具有不同值。
第一方法 如圖3a所繪示，根據本發明之第一製作方法包括提供一鬆弛底材，該鬆弛底材包含一鬆弛介質7、設置在該介質7上之一流動層8，以及設置在該流動層8上之複數個應變結晶半導體島狀物9。應變島狀物9全都具有相同的晶格參數。可參考先前技術中所提及之文件，以選定鬆弛介質7與流動層8之性質。
該些應變島狀物9可來自施體底材，且已使用上文簡要提到的鍵合及薄化步驟移轉至鬆弛底材6的流動層8。舉例而言，施體底材可包含一藍寶石基底介質、形成在基底底材上之一GaN緩衝層，以及設置在該GaN緩衝層上，銦比例為1％或1.5％至10％或20％之InGaN應變層。傳統的微影技術、樹脂沉積和蝕刻步驟，可用於從連續的InGaN層定義出應變InGaN島狀物9。這些步驟可在移轉步驟之前或之後進行。如上所述，島狀物3可承載一硬化層10’，其為施體底材之殘留。此可為厚度自10奈米至100奈米，一開始形成施體底材緩衝層之GaN。
無論以何種方式形成鬆弛底材6，在此製作方法隨後的步驟中，鬆弛底材之應變島狀物9被選擇性處理以形成具有第一側向膨脹位能之第一應變島狀物群9a，以及具有不同於第一側向膨脹位能之第二側向膨脹位能之第二應變島狀物群9b。換言之，第一應變島狀物群9a之島狀物中所含之應變能，不同於第二應變島狀物群9b之島狀物中所含之應變能。
選擇性處理可包括形成一硬化層10，使其在鬆弛底材6之第一應變島狀物群9a上具有第一厚度且在第二應變島狀物群9b上具有第二厚度。此種設置方式係繪示於圖3c中。
如圖3b所繪示，硬化層10之厚度配置，可透過在所有島狀物9上形成具均勻厚度之一初始硬化層10’，然後選擇性薄化該硬化層10’以減少其在兩島狀物群9a與9b其中一者上方之厚度來達成。此處同樣可使用微影光罩步驟以保護設置在其中一島狀物群上的硬化層10免受此薄化處理。作為薄化的替代方案，亦可選擇使兩島狀物群9a與9b其中一者之初始硬化層10’增厚，以最終形成如圖3c所繪示之配置。如上所述，此厚度均勻之硬化層10’可由施體底材之殘留物組成。
作為替代方案或補充，可選擇改變硬化層10之性質，而不是改變硬化層10之厚度或改變一島狀物群相較於另一島狀物群之厚度。因此，可在第一應變島狀物群9a上使用由第一材料形成的硬化層10並在第二應變島狀物群9b上使用由硬度或剛性不同於第一材料之第二材料形成的硬化層10。在此情況下，硬化層10可從應變島狀物群9a、9b至其他應變島狀物群皆具有均勻厚度。
出於可取得性與成本因素，硬化層10通常由氧化矽或氮化矽組成。然而，其亦可為任何剛性足以調整硬化層10下方島狀物9之側向膨脹位能，並防止此島狀物9在隨後的鬆弛熱處理期間發生翹曲之材料。根據硬化層的性質及其下方島狀物9之預期鬆弛程度，硬化層10可具有範圍10奈米至數百奈米之厚度，例如200奈米。
某些島狀物9亦可被提供成未覆有硬化層10。當島狀物之應變程度相對低且該層的翹曲風險很低時尤其如此。
以差異化方式影響島狀物9側向膨脹位能為目的之選擇性處理，還可包括薄化某些島狀物9之步驟，即減少第一島狀物群之島狀物9a之厚度及／或減少第二島狀物群之島狀物9b之厚度，以使該些島狀物9a與9b在此處理後具有不同厚度。所述處理可包括，舉例而言，對島狀物群9a或9b當中至少一者進行薄化，減少其初始厚度之10％至50％，以在該些島狀物群之間產生大於10％之厚度差異。當流動層8與結晶半導體島狀物9a與9b之間已形成硬化層時（例如在應變層移轉至鬆弛介質前，於施體底材上設置一層硬化材料），此變化例尤其實用。
在圖中未繪出之一變化例中，硬化層僅在部分應變島狀物9下方形成。該硬化層可預先在施體底材11之暴露表面上形成並被局部蝕刻，以選擇性使形成之島狀物下方具有或不具有硬化層，或具有可變厚度之硬化層。對於完全相同之流動層而言，下方具有硬化層之島狀物9比沒有硬化層之島狀物具有較低的側向膨脹位能。
所有上述之選擇性處理皆可彼此組合進行。在所有情況下，在形成至少二組島狀物群9a與9b之處理後，第一應變島狀物群9a有至少一特徵（厚度、所承載之硬化層之厚度或性質）不同於第二應變島狀物群9b之特徵。因此，該些島狀物群具有相異之側向膨脹位能或能力。
在本製作方法接下來的步驟中，如圖3d所繪示，鬆弛底材6在高於或等於流動層8之玻璃轉化溫度之溫度中進行熱處理。根據流動層之性質，此熱處理可包括將鬆弛底材暴露在400℃和900℃之間的溫度中一段時間，其可從數分鐘至數小時。當流動層由BPSG組成時尤其如此。如圖3e所繪示，以此方式進行，將使第一應變島狀物群9a和第二應變島狀物群9b之應變島狀物9鬆弛，從而形成至少部分鬆弛之島狀物3。如已詳細記載之內容所述，在鬆弛熱處理期間和之後達成的鬆弛程度，取決於島狀物9之厚度及可能覆蓋該島狀物9之硬化層10之性質及／或厚度。
第一應變島狀物群9a之應變島狀物及第二應變島狀物群9b之應變島狀物具有不同性質，因此具有不同側向膨脹位能，而熱處理使第一應變島狀物群9a和第二應變島狀物群9b之初始應變島狀物9產生不同程度的鬆弛。換言之，在鬆弛熱處理後，第一島狀物群3a之島狀物3之晶格參數，將不同於第二島狀物群3b之島狀物3之晶格參數。
第二方法 現在參考圖4a至圖4c，以下將描述製作具不同晶格參數之島狀物3之第二方法。第一方法提供一鬆弛底材6，其包含一鬆弛介質7、設置在該介質7上之一流動層8，以及設置在該流動層8上之複數個應變結晶半導體島狀物9。該些應變島狀物9最初皆具有相同之晶格參數。
在此第二方法中，參照圖4a，流動層8由第一塊狀物群8a及第二塊狀物群8b組成。在此為了簡化以下說明內容，塊狀物群8a及8b各由單一塊狀物組成，但一般而言，每一塊狀物群可由一個或多個塊狀物組成。「塊狀物」一詞十分廣義，意指一塊狀均質材料或數塊均質材料之組合，其中該塊狀物可為任何體積且不一定凸起。
第一塊狀物群8a和第二塊狀物群8b之塊狀物由不同材料構成，其在特定的溫度中分別具有互異之第一及第二黏性。設置在第一塊狀物群8a上之應變島狀物9形成第一應變島狀物群9a，同理，設置在第二塊狀物群8b上之應變島狀物9形成第二應變島狀物群9b。
第一塊狀物群8a之黏性不同於第二塊狀物群8b之黏性，因此應變島狀物9有可能至少局部產生差異化鬆弛。換言之，第一應變島狀物群9a之應變島狀物具有不同於第二應變島狀物群9b之應變島狀物之鬆弛位能。在應變島狀物9全部具有相同尺寸的範圍內容，其所含之應變能通常是相似的，但由於其下方之塊狀物之性質不同，因此島狀物9可能以差異化方式鬆弛。
應變島狀物9可來自施體底材11，且可使用與第一方法之說明所提及之步驟完全相同或相似之方法，將該些應變島狀物9移轉至鬆弛底材6之流動層8。
圖5a至圖5d係繪示可用於製作由具不同黏性之塊狀物8a及8b組成之流動層8之一連串步驟。參照圖5a，第一流動層8a形成於介質7上。此可為二氧化矽或氮化矽之介電層，其包含確定比例之硼及／或磷以使其具有第一黏性值。在接下來的步驟中，如圖5b所繪示，透過第一流動層8a之部分光罩遮蓋與蝕刻，提供至少一凹部10。如圖所示，凹部10可為局部，或對應於第一流動層8a的整個厚度。在接下來的步驟中，第一流動層8a之剩餘部分及第二流動層8b之凹部10被包覆。此第二流動層8b最好具有足夠厚度以填滿整個凹部10。構成第二流動層8b的材料與構成第一流動層8a的材料，兩者性質不同，因此第一流動層和第二流動層在暴露在給定的鬆弛溫度下時具有不同黏性。
此不同黏性可高於或低於第一流動層8a之黏性。舉例而言，若第一流動層由黏性特別高之二氧化矽或氮化矽製成，第二流動層8b的選定材料可為BPSG，其具有足夠的硼和磷質量比例（mass proportion），例如高於4％，以具有比第一流動層低的黏性。
參照圖5d，底材之暴露表面接著被平坦化，以除去第二流動層中不在凹部10內的部分，直到第一流動層8a露出。構成流動層8之第一塊狀物8a及第二塊狀物8b因此形成。值得注意的是，由此產生之流動層8具有特別平坦的表面，使其有利於透過層移轉接受應變島狀物9。
回到第二製作方法，在圖4b所繪方法之後續步驟中，於一溫度下對鬆弛底材6進行熱處理，所述溫度高於或等於流動層之玻璃轉化溫度，即流動層8之第一及第二塊狀物8a，8b當中至少一者的玻璃轉化溫度，以使第一及第二島狀物群9a、9b之島狀物產生差異化鬆弛。根據形成該流動層之塊狀物之性質，熱處理可包括將鬆弛底材6暴露在400℃至900℃之間的鬆弛溫度中一段時間，其可為數分鐘至數小時。如圖4c所繪示，以此方式進行，將使第一及第二島狀物群9a、9b之應變島狀物9側向膨脹，以形成至少部分鬆弛之島狀物3。
換言之，由於第一應變島狀物群9a之應變島狀物及第二應變島狀物群9b之應變島狀物所在下方之塊狀物，在鬆弛熱處理之溫度下具有不同黏性，因此具有不同側向膨脹位能，而熱處理使第一及第二島狀物群9a、9b之初始應變島狀物9產生不同程度的鬆弛。因此，在鬆弛熱處理後，第一島狀物群3a之島狀物3之晶格參數，不同於第二島狀物群3b之島狀物3之晶格參數。
第三方法 參照圖6a至圖6m，以下將描述提供具不同晶格參數之鬆弛島狀物3之第三方法。第三方法包括準備一施體底材11，其包括複數個應變結晶半導體基本層12a，12b，這些基本層形成一堆疊12。該堆疊具有不同應變位準之至少一第一區13a及至少一第二區13b。
圖6a係繪示準備施體底材11之第一步驟。其包括提供一基底底材14，例如由藍寶石、矽或碳化矽組成之基底底材。在基底底材14上形成半導體及結晶基本層的堆疊12，其中每層具有不同性質。如圖3a所繪示之示例，兩結晶半導體基本層12a，12b被形成。作為說明，第一基本層12a可為具有2微米或更大之厚度之一氮化鎵層，該氮化鎵層將形成緩衝層且其上部實質上已鬆弛。第二基本層12b可為具有約100奈米厚度之一InGaN層，其銦比例約為6％。堆疊12中的第二基本層12b，及原則上堆疊12中的每個基本層，具有小於其臨界鬆弛厚度（critical relaxation thickness）之厚度。因此，在上面選擇的示例中，至少一些層受到壓縮應變。根據此方式，第二基本層12b（或在第一基本層12a的頂部形成之堆疊12中的每層）為假晶，且因此具有與堆疊12中的第一層12a中的層具有完全相同之晶格參數。
圖6b係繪示準備施體底材11之後續步驟，其包括局部去除第二基本層12b，以露出一部分第一基本層12a。此去除步驟可包括傳統的微影光罩和蝕刻方法，例如乾式蝕刻法。以此方式進行，將在施體底材11的暴露表面上定義出第一區13a，其中第一層12a被暴露，及一第二區13b，其中該堆疊之第二層12b被暴露。一般而言，在此步驟期間，該堆疊12的一部分將被局部去除，以在各自區13中僅保留形成堆疊12之層之部分。該些區13具有互異之應變位準，因為每一區13各由一或多個基本層之不同堆疊形成，其各具相異之應變狀態。
因此，在如圖6b所繪示之示例中，第一區13a由第一層12a組成並具有第一參考應變位準。第二區13b包括由第一基本層12a和應變第二基本層12b形成之堆疊。因此，第二區13b具有比第一區13a更高的應變位準。
數個相異且不連續的位置中進行。「區」一詞將用於指施體底材11表面上具有相同應變位準的位置之集合，舉例而言，在去除步驟後，堆疊12中相同的層12a，12b將被暴露。
施體底材之第一和第二區13a，13b將分別允許製作生長底材1的第一和第二鬆弛島狀物群3a、3b之島狀物3。如前文參考圖2a至圖2C之說明，可尋求在施體底材11表面上定義該些區，使其對應於島狀物群3a、3b之島狀物3之選定佈置方式。
如圖6c及6d所繪示，準備施體底材11之後續步驟旨在準備將前述已定義之堆疊12移轉至鬆弛介質7。
提供具有平面及光滑暴露表面之鍵合層15，以使施體底材11能組裝至介質7上。該鍵合層15可為一介電層，例如由二氧化矽或氮化矽製成。使用二氧化矽的情況下，鍵合層15可包括硼及／或磷，以在暴露於高於其玻璃轉化溫度之溫度時提供流動特性。鍵合層15沉積之厚度足以包住整個堆疊12並因此提供一平坦表面。當鍵合層15之形成過程中需實施拋光步驟時，必須將此處理過程中發生之厚度去除納入考量。舉例而言，可沉積厚度500奈米或更厚的材料以形成鍵合層15。
如圖6d所繪示之選擇性實施步驟中，輕物種，例如氫或氦，被引入至施體底材11中。引入該些物種將形成一脆性平面16，其允許在製作方法之後續步驟中去除基底底材14，並將堆疊12移轉至鬆弛介質7。脆性平面16較佳者為位於基底底材14中或位於堆疊12之第一基本層12a中，使該堆疊12可被確實移轉至介質7。
應注意的是，在整個鍵合層15和整個堆疊12之基本層中植入離子以引入輕物種時，脆性平面16有時可能不完全平坦。只要該平面穩定維持在堆疊12中，此現象對於製作方法之施行將不會有任何影響。亦可將形成鍵合層15和形成脆性平面16兩步驟之順序顛倒，以防止該現象發生。亦可在定義出具有不同應變位準之區13前形成脆性平面16。在這兩種情況中，必須確保在形成鍵合層15的過程中，施體底材11不會暴露在過度的熱預算中，以免因植入物種之起泡效應（bubbling effect）而導致堆疊變形。
圖6e及圖6f係分別繪示施體底材11與鬆弛介質7之組裝步驟，以及基底底材14及第一基本層12a之殘留物12c之移除步驟。移除係在組件於脆性平面16處斷裂後進行，在此情況下，該脆性平面16設置於第一基本層12a中。此移除步驟可包括將組件暴露於數百度之適當溫度中及／或施加應變，例如基於機械之應變。
然而，此第三製作方法不限於涉及形成脆性平面16之移轉。移轉至介質7之步驟可透過以機械／化學方式去除基底底材14進行，當該基底底材14由矽組成時尤其可行。亦可藉由雷射照射分隔基底底材14和第一基本層12a之界面以使其分離，當基底底材由藍寶石組成時尤其可行。
鬆弛介質7具有預先提供之流動層8，因此在除去基底底材14之操作後將獲得鬆弛底材6，其包含鬆弛介質7、流動層8、鍵合層15和結晶半導體基本層之堆疊12，其定義出具有相異應變位準之區13。
在接下來的步驟中，如圖6g所繪示，將溝槽4製作於堆疊12中以定義出應變島狀物9。將溝槽4製作於堆疊12中以在第一區13a中定義出第一應變島狀物群9a之島狀物9，並在第二區13b中定義出第二應變島狀物群9b之島狀物9。溝槽4即使未延伸至流動層8中，也可延伸至鍵合層15中。如此處所示，定義出島狀物9之步驟可在將堆疊12之至少一部分移轉後進行，但此步驟也可在將堆疊12直接移轉至施體底材11前進行。如上所述，溝槽4之形成可使定義出之島狀物9之形狀及尺寸產生非常大的差異。
在任何情況下，按照這些步驟進行後將獲得一鬆弛底材6，其包括一介質7、設置在該介質7上之一流動層8，以及設置在該流動層8上之一鍵合層15。如上所述，流動層8及鍵合層15皆由BPSG組成，因此具有流動特性。鬆弛底材6也包括位於流動層8上之複數個具有相同初始晶格參數之結晶半導體島狀物。第一應變島狀物群9a具有第一應變位準。第一應變島狀物群9a之島狀物9是已在堆疊12之第一區13a形成的島狀物9。第二應變島狀物群9b具有不同於第一應變位準之第二應變位準。第二應變島狀物群9b之島狀物9是已在堆疊12之第二區13b形成的島狀物9。
一般而言，鬆弛底材6可包括複數個彼此具有相異應變位準之島狀物群，每一島狀物群已在堆疊12中明確定義之區13之位置形成。每一應變島狀物群之島狀物9在不同島狀物群之間具有互異之側向膨脹位能。因此，第一應變島狀物群9a之島狀物9所包含之應變能，不同於第二應變島狀物群9b之島狀物9所包含之應變能。
為了釋放該應變能並使第一應變島狀物群9a之島狀物9及第二應變島狀物群9b之島狀物9產生差異化之側向膨脹，因此，可以近似於上文揭示之第一及第二方法，對鬆弛底材6進行熱處理。其他方法可為，舉例而言，將底材6以800℃之溫度進行四小時之熱處理。一般而言，選擇用於此熱處理之鬆弛溫度將高於流動層8之玻璃轉化溫度，而當鍵合層15具有流動特性時，所述鬆弛溫度亦可高於鍵合層15之玻璃轉化溫度。該鬆弛溫度通常為範圍400℃至900℃之溫度。該熱處理之持續時間可介於30分鐘至數小時之間。
當然，若一島狀物群9非處於應變狀態，例如在上述示例中島狀物9由氮化鎵製成之第一層12a組成之情況中，該些島狀物之晶格參數將不受鬆弛熱處理影響。
在任何情況下，由於形成不同島狀物群9a、9b之島狀物最初具有相異之應變位準，因此實施鬆弛熱處理將使島狀物發生鬆弛及側向膨脹，其程度在不同島狀物群之間互異。第一島狀物群3a之鬆弛島狀物3及第二島狀物群3b之島狀物3因此具有相異之晶格參數。
為了便於說明，因此於圖6h及圖6j繪示以不同方式使應變島狀物9鬆弛之兩種鬆弛熱處理。如圖6i所繪示，在該二步驟之間已執行減少第二島狀物群3b之部分鬆弛島狀物3之厚度之一步驟。如前文示例所述，減少厚度會使對應於基本層12a之部分之厚度自該些島狀物3除去，以使基本層12b暴露。然而此選擇絕非限制性，且第二島狀物群3b之島狀物之部分基本層12a可被保留，或者島狀物群3a、3b其中一島狀物群之所有島狀物3可被薄化。
接續上述之第三製作方法，可選擇繼續將至少部分鬆弛之島狀物3移轉至另一介質。參照圖6k至圖6m，島狀物3，舉例而言，可透過組裝層5移轉至生長介質2。為此，將島狀物3以組裝層5包覆、將組裝層5組裝至生長介質2（圖6k），該組裝層可能已經過處理以促進此過程，並將鬆弛介質7以任何適當之方法除去，以獲得如圖31所繪示之結構。接著，將流動層8及鍵合層15自獲得之結構中除去。額外的蝕刻步驟可幫助去除組裝層5多餘部分，以便獲得如先前搭配圖1b所描述之生長底材1（圖6m）。
無論使用何種方式提供鬆弛島狀物，在鬆弛熱處理期間和之後獲得之鬆弛程度都取決於島狀物9之尺寸、其應變位準，以及位於島狀物9下方之流動層8之性質，更詳細而言，取決於組成該流動層（或在第二方法的情況下為塊狀物）之材料之黏性。
無論使用何種方法，亦可使島狀物之厚度經過修改，或使第一及／或第二島狀物群3a、3b或其他島狀物群之硬化層，在實施額外的鬆弛熱處理步驟前進行薄化／增厚。透過此方式，設置在鬆弛底材6上之島狀物3之晶格參數可透過重複實施鬆弛熱處理進行改善。如上所述，可理所當然考慮形成多於兩組島狀物群3a、3b。
在第一方法之情況下，可在選擇性處理島狀物9前提供一初步鬆弛熱處理步驟以差異化該些島狀物9。在此情況下，所有島狀物9皆被鬆弛至相同的鬆弛程度。在已揭示之三種方法之任一方法中，亦可使島狀物之厚度經過修改或使第一島狀物群3a及／或第二島狀物群3b或任何其他島狀物群之硬化層10在實施額外的鬆弛熱處理步驟前被薄化／加厚。透過此方式，可藉由對設置於鬆弛底材6上之島狀物3重複一循環之選擇性處理及實施鬆弛熱處理，以改善該些島狀物3之晶格參數。如上所述，可理所當然考慮形成多於兩組島狀物群3a、3b。
一般而言，無論使用何種方法，可結合任何目的在於修改島狀物群9a、9b之特性從而影響其側向膨脹位能之步驟，以使每一島狀物群具有與鬆弛熱處理後之目標晶格參數接近或完全相同之晶格參數。
依照上述任一種製作方法，可選擇繼續將鬆弛島狀物3移轉至另一介質上，如第三方法所述。該移轉可包括在移轉至該另一介質前，先將該些島狀物置於一中間介質上。舉例而言，可選擇透過組裝層5將島狀物3移轉至生長介質2，這樣便可有一生長底材1，例如上述及圖1a（第一與第二方法）與圖1b（第三方法）中所示之生長底材。如此便獲得不包含任何流動層之一生長底材，因為流動層可能與製作光電元件之主動層所需之步驟不相容。另外，在島狀物由極性材料（polar material）製成的情況下，此移轉步驟允許從生長介質1的暴露面恢復該材料之初始極性，例如已在施體底材上形成之極性。
用於製作複數個光電元件之方法 根據另一面向，本發明亦涉及一種用於統一製作複數個光電元件之方法。根據本發明，該些元件各自包含主動層，其在不同的元件間彼此相異。因此，該些元件具有之光電特性互異。「統一製作」一詞意指元件之製作過程係使用單一技術實施至單一底材以形成主動層。
此方法包括根據前文的一般性描述提供生長底材1。因此，該生長底材1至少包含具有第一晶格參數之第一結晶半導體島狀物群3a及具有不同於第一晶格參數之第二晶格參數之第二結晶半導體島狀物群3b。
以下步驟之目的為在島狀物3之暴露面上透過生長以形成主動層。眾所周知，為了達成此目的，須將生長底材置於沉積室中，例如磊晶框架之沉積室。在沉積期間，數道前驅氣體將流經沉積室，該些前驅氣體包含組成待沉積於島狀物3上之主動層之原子元素。前驅氣體在生長底材1上方被加熱，以釋放原子元素並使其吸附於生長底材1之表面上，詳言之於島狀物3之表面上。主動層之性質和厚度，可根據前驅氣體之特性、相對濃度及循環的期間長度加以控制，所述主動層係逐漸形成於結晶半導體島狀物3上。若有需要，可在沉積室中引入p型或n型摻雜劑以精製摻雜層。更詳細而言，可控制前驅氣體，以在島狀物上形成電子元件之主動層，例如量子井或LED異質結構。
作為示例，LED的主動層可包括一堆疊，其在島狀物3（由具有低於20％之銦濃度且至少部分鬆弛（通常約為70％或90％）之InGaN構成）上包含以下層： – 一n型摻雜InGaN層，其具有與島狀物3相似之銦濃度； – 一多重量子井，其包括複數層，每一層包含不同比例之銦，其相對於下方之n摻雜層具有數個百分點之差異。該量子井，根據其包含之層之性質，能發出預先選擇之波長之光輻射； – 一p型摻雜InGaN層，其具有範圍0％至10％之銦濃度。為了簡化製作方法，該p型摻雜層也可由GaN形成。
用於形成LED主動層之前驅氣體可包含三甲基鎵（TMGa）、三乙基鎵（TEGa）、三甲基銦（TMIn）和氨（NH3）。
某些摻入沉積層中之前驅氣體之原子元素，將受到該沉積層之晶格參數影響。將銦摻入InGaN層時尤其如此，如M.V Durnev等人之文件〈Strain effects on indium incorporation and optical transitions in green-light InGaN heterostructures of different orientations〉（Phys. Status Solidi A 208, No. 11, 2671–2675 (2011)）所記錄。銦在材料中之溶解度，看起來會隨著該材料之晶格參數增加而增加。換言之，當其他條件均相同時，若在材料沉積過程中透過沉積將銦摻入該材料，被摻入銦之該材料之晶格參數將增加。
本發明利用此觀察結果，以形成複數個光電元件之主動層之生長底材1，該些主動層在不同元件之間可互異。該方法通常實施一步驟，其中生長底材1暴露在包含至少一初始濃度之原子元素之環境下。
在具有第一晶格參數之生長底材1之第一島狀物群3a之島狀物3上，原子元素以第一濃度與主動層結合。在第二島狀物群3b之島狀物3上，其具有不同於第一晶格參數之第二晶格參數，原子元素根據異於第一濃度之第二濃度與主動層結合。若第二晶格參數高於第一晶格參數，第二濃度亦將高於第一濃度。
換言之，第一及第二濃度取決於沉積室中原子物種之初始濃度及島狀物之第一與第二晶格參數。如材料生長領域人員通常所習知，其他參數，例如沉積室的壓力、溫度、前驅氣體分別的流量等，也可能影響形成之層之性質。
藉由提供一生長底材，其第一及第二晶格參數已經過充分挑選，可形成具有相異光電特性之主動層。作為示例，與沉積於第一島狀物群之島狀物上的InGaN主動層結合之銦比例，可使直接在藍色範圍內發光之LED形成。同時，與沉積於第二島狀物群之島狀物上的InGaN主動層結合之銦比例，可使直接在綠色範圍內發光之LED形成。
一旦主動層於島狀物上形成，即可透過例如文件US9478707所述之方法接續製作電子元件，詳言之形成電氣接點並將元件彼此隔離。亦可將已覆有主動層之島狀物3，移到LED支撐件上並將生長介質2移除。
製作 LED 單晶微型面板及微型顯示螢幕之應用 上述生長底材及統一製作方法之具體應用，目的在於製作出LED單晶微型面板。
此種微型面板由LED排列而成，其通常具有完全相同及非常小之尺寸且在面板支撐件上以固定間距排成行與列。當LED為統一製作時，該微型面板即被稱為「單晶（monolithic）」。此特性非常有利，因為該些LED具有非常相似之性質（例如電流及／或電壓特性，隨著老化而出現之改變等），其有助於微型面板之設計與製作。在本發明之範疇內，以統一製作且從同一製作介質統一提取之LED所形成之微型面板，將被稱為單晶微型面板；由單晶像素組成之微型面板亦同，即每一像素由統一製作且從相同製作介質統一提取之LED組成。在此情況下，單晶像素被組裝在一起以形成微型面板。
LED單晶微型面板可使用「覆晶」（flip-chip）技術以導引電路（pilot circuit）進行組裝，該組裝允許微型面板之每一LED與導引電路之驅動電路進行電性連接。該組裝可包含將整個單晶微型面板與一導引電路進行組裝之步驟，該微型面板的每個LED在組裝之後將與驅動電路連接。該組裝亦可包含依序將一或多個單晶像素組裝至導引電路之步驟，以使所述單晶像素與導引電路連接。無論選擇何種方法，當此製作過程結束時，將形成一單晶微型顯示螢幕。
由於LED全部具有完全相同或相似之電特性，因此導引電路之驅動電路也可具有完全相同或相似之電特性，其對於微型顯示螢幕之製作非常有利。
此元件及其製作方法之詳細討論可在Liu等人於IEEE Journal of Selected Topics in Quantum Electronics上發表之文章〈Monolithic LED Microdisplay on Active Matrix Substrate Using Flip-Chip Technology〉（Volume: 15, Issue: 4, July-aug. 2009）中找到。
值得注意的是，已知的單晶微型面板均由直接發出單一波長之LED組成，因此可單色顯示。彩色顯示係透過置於其中一些LED射出面上之磷轉換達成，或透過光學組合複數個各自發出選自互補色組合，例如紅色、綠色和藍色，之輻射之微型面板達成。如本發明於概要中所提及，這些技術明顯因為實行上的複雜性、效率和密度而非常不利。
反之，本發明之方法與底材可被用於提供一LED單晶微型面板，其包含一面板支撐件及複數個設置在此面板上之LED。所述複數個LED包含能夠直接發出具有第一波長之光輻射之第一LED組，及能夠直接發出具有不同於第一波長之第二波長之第二光輻射之第二LED組。
本發明之微型面板因此能夠發出不同顏色的光，而不需要光學組合複數個微型面板或實施轉換步驟。對於彩色顯示器領域之應用，所述微型面板包括至少三LED組，其中每組發出不同於其他組之波長。舉例而言，第一LED組可直接發出紅光，第二LED組可直接發出綠光，第三LED組可直接發出藍光。亦可考慮設有可直接發出紅外光之第四LED組，此照明方式可為整合有微型面板的設備提供額外功能（觸覺功能、眼虹膜辨識、移動偵測等）。
對於彩色顯示領域之應用，每組LED係均勻分佈在面板支撐件上，例如沿著行與列以固定間距隔開，以形成顯示矩陣。每一組LED也將被並排設置，更精確而言LED彼此非常接近，以在矩陣的每個位置形成一亮像素，其顏色可被控制。LED之尺寸可根據不同LED組而變化，以善用各顏色之發光強度之分佈。舉例而言，紅色LED可比藍色LED及綠色LED大。
微型面板可包括能用於形成大尺寸像素矩陣之LED，例如50像素乘以50像素，或200像素乘以200像素，或甚至更大之尺寸。
雖然面板之亮像素由以不同波長發光之LED組成，但這些LED係使用單一技術及單一底材統一形成。因此，該些LED具有彼此非常相似之特性，詳言之電學特性和老化特性，使其能與由完全相同或非常相似之驅動電路組成之導引電路連接。
以下將揭示數個示例，示範如何透過以上詳細解釋過之三種製作具有不同晶格參數之島狀物之方法，來製備微型面板及／或微型顯示螢幕。
第一示例 在第一示例中，首先製備生長底材1，其包含生長介質2，該生長介質設有一氧化矽組裝層3。該生長介質可由，舉例而言，直徑150公釐之一矽晶圓構成。該生長底材包含三組含8％銦的InGaN島狀物群3a、3b和3c。島狀物群3a、3b和3c都具有200奈米之厚度，且為邊長50微米之正方形。第一島狀物群3a之晶格參數為0.3190奈米，第二島狀物群之晶格參數為0.3200奈米，第三島狀物群的晶格參數為0.3205奈米。該些目標晶格參數已經過選擇，以使LED主動層的統一製作步驟可形成發出藍色、綠色和紅色光或接近這些顏色之LED。
構成該些島狀物群之島狀物3係根據一矩陣排列分佈及設置在生長介質2上，所述矩陣排列符合上述有關圖2a至圖2c之說明。三島狀物群各自之島狀物3、3’及3’’接著以非常接近彼此方式設置，以定義出一像素；該些島狀物群沿著生長底材1表面上的行列矩陣分佈。可提供面板溝槽4'，其大於分隔二島狀物之溝槽4，以將各矩陣彼此分開，其中每個矩陣將限定一組島狀物3、3'及3’’，其預定用於承載微型面板之LED。
為了製作此生長底材1，首先準備一鬆弛底材6，其包含一鬆弛介質7，例如為藍寶石製成且厚度為150公釐，以及由BPSG組成之一流動層。鬆弛底材亦包括應變InGaN島狀物9，其包含8％銦。該些應變島狀物9以類似上述生長底材1之鬆弛島狀物3之排列方式設置。應變島狀物9之晶格參數為0.3185奈米。
應變島狀物9覆有50奈米厚之初始GaN硬化層10’，其為用於製作鬆弛底材之施體底材之GaN緩衝層之殘留物。鬆弛熱處理在，舉例而言，800℃的溫度下進行一小時。該熱處理將使初始應變島狀物9鬆弛，以形成部分鬆弛之島狀物3，其在鬆弛熱處理後將具有接近0.3190奈米之晶格參數。若非如此，該鬆弛熱處理可再次實施，即可藉由薄化初始硬化層促進島狀物3之鬆弛。
透過蝕刻除去覆蓋第二及第三島狀物群之島狀物3之硬化層10'後，接著重新進行鬆弛熱處理。第二及第三島狀物群之島狀物3亦可被薄化，例如減少40奈米，以促進其鬆弛。在處理後，第一島狀物群之島狀物因為覆有硬化層10，因此該些島狀物之晶格參數將不會大幅改變，其接近0.3190奈米。然而，第二及第三島狀物群之島狀物之晶格參數將增加至近0.3200奈米。
在一後續步驟中，僅第三島狀物群之島狀物被薄化，例如減少70奈米，並再次被實施鬆弛熱處理。第一及第二島狀物群之島狀物之晶格參數維持相對恆定，且在任何情況下所受到該熱處理之影響，皆較第三島狀物群之島狀物之晶格參數（其在熱處理後接近0.3205奈米）所受影響小。
最後的鬆弛熱處理可重新進行，且其可與第一島狀物群之島狀物上硬化層薄化步驟結合，或與第二及第三島狀物群之島狀物薄化步驟結合，以使該些島狀物之晶格參數趨近其目標晶格參數。
在任何情況下，重複這些步驟將使該些島狀物群產生差異化鬆弛，而在這些步驟後，第一島狀物群3a將具有，或接近，0.3190奈米之晶格參數，第二島狀物群將具有，或接近，3.200奈米之晶格參數，第三島狀物群將具有，或接近，3.205奈米之晶格參數。
部分鬆弛之InGaN島狀物3接著透過鍵合移轉至生長介質2上，其具有一組裝層5，例如二氧化矽及氮化物之多層。
接著將生長介質置於磊晶框架之沉積室中，沉積室中有一組前驅氣體（TMGa、TEGa、TMIn及NH3）進行循環，以使氮化物LED之主動層於每一島狀物上生長。
由於第一島狀物群、第二島狀物群及第三島狀物群之島狀物之晶格參數互異，因此在形成於該些島狀物群之島狀物上之InGaN主動層中所摻入之銦亦彼此相異。在第一島狀物群之島狀物上將獲得直接於藍色範圍內發光之LED，在第二島狀物群之島狀物上將獲得直接於綠色範圍內發光之LED，在第三島狀物群之島狀物上將獲得直接於紅色範圍內發光之LED。
在此沉積步驟後，生長底材1上將因此具有LED主動層，其被置於像素之位置並於紅色、綠色及藍色之範圍發光。
此外，可透過在主動層的任一側上形成LED接點，以完成在生長底材上可正常運作之LED之製作。
若在此階段想要獲得單晶微型面板，可沿著定義出像素矩陣之溝槽4’切割，以割下LED剛於其上形成之晶圓。該些矩陣中的每一個都構成一微型面板。
包括微型面板之晶圓也可與一第二晶圓進行組裝，該第二晶圓上已形成由驅動電路矩陣構成之一導引電路。根據與生長底材上的LED相同之佈置，將每個矩陣設置於該晶圓的表面上。此組合使每個二極體能與驅動電路電性接觸。複數個顯示螢幕在單一接觸步驟中構成。接著可決定透過諸如雷射照射移除生長介質2，及透過諸如化學蝕刻移除組裝層5，以露出LED之發光表面。可使用光學表面處理或保護元件來準備該些表面，以提高螢幕之品質與堅固性。晶圓可透過傳統方式切下以將螢幕彼此隔離以便進行包裝。
第二示例 準備由直徑150奈米之藍寶石底材和基本層之堆疊組成之施體底材11，該些基本層具有以下特徵： – 一第一緩衝氮化鎵層，其厚度為2微米且上部實質上已鬆弛； 一第二應變InGaN基本層，其包含8％銦且厚度為200奈米； 一第三應變InGaN基本層，其具有16％之銦含量和40奈米之厚度。
一AlGaN中間層，其包含介於0％與10％間之鋁及範圍1至3奈米之厚度，可提供於第二與第三層之間。該中間層將允許確保堆疊12，詳言之第三基本層，為假晶，即所有基本層具有相同之晶格參數。銦濃度隨著每一層遞增。每一層之應變位準亦遞增。
第一、第二及第三基本層透過局部蝕刻暴露在施體底材之三個區之位置，所述蝕刻可透過傳統的微影光罩及乾式蝕刻法進行。每一區將分別根據圖2a至圖2c所示之像素及矩陣分佈，分佈在施體底材11表面。
在定義出該些區後，準備一鍵合層15，其厚度為500奈米且包含二氧化矽、硼與質量比例為4％之磷。將該鍵合層進行研磨，使其能被組裝至藍寶石生長介質7。基本層之堆疊12接著以本說明書中詳細解釋之斷裂植入技術移轉至一藍寶石鬆弛介質，其直徑同樣為150奈米。藍寶石底材7已預先被提供一BPSG流動層8，例如包含二氧化矽、硼與磷，在此情況下磷之質量比例為4％，硼之質量比例為6％。
在堆疊12已移轉至藍寶石鬆弛底材7之流動層8後，透過製作溝槽4以分隔出三應變島狀物群9，其中第一島狀物群之島狀物9a被定義於第一區13a中，第二島狀物群之島狀物9b被定義於第二區中，第三島狀物群之島狀物被定義於第三區中。在此情況下，島狀物9a與9b皆為邊長10微米之方形。第一島狀物群之島狀物9包括單一GaN層，第一基本層實質上已鬆弛。第二島狀物群之島狀物9包括一GaN層與包含6％銦之一InGaN層，第二基本層已應變。第三島狀物群之島狀物包括由一GaN層、包含8％銦之一InGaN層（第二基本層）及包含16％銦之一InGaN層（第三基本層）構成之堆疊。
接著進行第一鬆弛熱處理，其目的在於使流動層8及鍵合層15流動並釋放島狀物之應變。在此示例中，此步驟係在800°C之溫度中進行4小時。
由於第一島狀物群之島狀物9未受應變，因此其晶格參數不會在此熱處理期間改變。第二及第三島狀物群之島狀物包含具有相異應變位準之層之堆疊。該些島狀物之晶格參數將傾向於由其組成之層堆疊之平衡晶格參數（equilibrium lattice parameter）。獲得之參數將接近該堆疊整個厚度之由（In、Ga）N平均組成之合金之晶格參數。
在接下來的步驟中，島狀物被部分蝕刻以將其薄化。被蝕刻之厚度通常約為100奈米。島狀物之厚度將因此約為50奈米至60奈米。實施新的鬆弛熱處理以再次引起流動層8及鍵合層15之流動，進而釋放第二及第三島狀物群之島狀物之剩餘應變。在此情況下，第二熱處理之條件與第一熱處理之條件完全相同。
鬆弛熱處理可重新進行，且可與薄化島狀物之步驟結合，以使該些島狀物之晶格參數趨近目標晶格參數。
在任何情況下，重複這些步驟將使該些島狀物群產生差異化鬆弛，而在這些步驟後，第一島狀物群3a將具有範圍3.180 A至3.190 A之晶格參數，第二島狀物群將具有範圍3.210 A至3.225 A之晶格參數，第三島狀物群將具有範圍3.240 A至3.255 A之晶格參數。
鬆弛或部分鬆弛之島狀物3接著透過鍵合移轉至生長介質2上，其設有一組裝層5，例如二氧化矽及氮化物之多層。一生長底材1因而形成。藉由使氮化物LED之主動層在每個島狀物上生長，並藉由在生長底材上完成製作正常運作之LED，更詳細而言藉由在主動層任一側形成LED接點或以單晶面板的形式，即可透過類似第一示例之方式進行此方法。
第三示例 首先準備包含生長介質2之生長底材1，生長介質2設有組裝層5，其由與藍寶石介質接觸之500奈米氧化矽堆疊、200奈米之氮化矽和1微米之二氧化矽組成。此堆疊被設計用於使生長介質能在該方法之後續步驟中透過雷射照射分離。該生長介質可包含，舉例而言，直徑150公釐之一矽晶圓。該生長底材由三組包含18％銦之InGaN島狀物群組成。該些島狀物都具有40奈米之厚度，且為邊長10微米之正方形。第一島狀物群之晶格參數為0.3184奈米，第二島狀物群之晶格參數為0.3218奈米，第三島狀物群之晶格參數為0.3248奈米。該些目標晶格參數已經過選擇，以使LED主動層的統一製作步驟形成發出藍色、綠色和紅色光之LED。
構成該些島狀物群之島狀物3係根據一矩陣排列分佈及設置在生長介質2上，所述矩陣排列符合上文關於圖2a至圖2c之說明及前兩個示例之內容。
為了製作此生長底材1，首先準備一鬆弛底材6，其包含一鬆弛介質7，該鬆弛介質7，舉例而言，可為藍寶石製成且厚度為150公釐，以及在該鬆弛介質7上形成一流動層8。
流動層之製作包括首先形成一剝離層，其由與藍寶石介質接觸之500奈米之氧化矽堆疊及200奈米之氮化矽組成。該剝離堆疊被設計成能夠在此方法之後續步驟中透過雷射照射使鬆弛介質7分離。接著在該剝離層上形成1微米之二氧化矽之第一層。設置在介質表面上之凹部透過微影光罩及蝕刻在第一層中形成，以使該些凹部對應於第二島狀物群之島狀物，並使二氧化矽之第一層之厚度降低至100奈米。厚度約1微米之第二層接著沉積於底材表面上，其位於第一層上與凹部中，該第二層由二氧化矽、質量比例為3％之硼與質量比例為4％之磷組成。微影光罩和蝕刻步驟被重複進行以形成新的凹部，該些凹部這次被設置在底材表面上，以對應於第三島狀物群之島狀物。進行蝕刻以持續除去第二BPSG層之整個厚度並為第一二氧化矽層保留100奈米之厚度。接著沉積由二氧化矽、質量比例為4％之硼與質量比例為4％之磷組成之第三層。最後，使表面平坦化以部份除去第三與第二層，進而形成第一、第二及第三塊狀物群，該些塊狀物群將組成流動層8。
鬆弛底材亦包括應變InGaN島狀物9，其為10微米之方形且包含18％之銦，並根據本說明書所詳細解釋之層移轉方法及透過製作溝槽4，使該些應變島狀物9被帶至流動層8。該些應變島狀物9以類似上述生長底材1之鬆弛島狀物3之排列方式設置。該些應變島狀物9之晶格參數為0.3184奈米。每一應變島狀物9置於第一、第二和第三塊狀物群其中一塊狀物群之一塊狀物上，以定義出第一、第二和第三應變島狀物群。
應變島狀物9覆有50奈米厚之初始GaN硬化層，其為用於製作鬆弛底材之施體底材之GaN緩衝層之殘留物。
鬆弛熱處理在諸如750℃的溫度下進行一小時。該處理使最初應變的島狀物9側向膨脹，以形成部分鬆弛之島狀物3。在750℃的鬆弛溫度下，第三塊狀物群的黏性估計約為1E10 N.m-2 .s-1 ，第二塊狀物群的黏性估計約為4E10 N.m-2 .s-1 ，而由氧化矽製成之第一塊狀物群不具黏性，即具有高於1E12 N.m-2 .s-1 之黏性。因此，在750℃進行鬆弛熱處理後，第三島狀物群之島狀物中的應變之鬆弛率為90％，因此該些島狀物具有3.246 Å之晶格參數。第二島狀物群之島狀物中的應變之鬆弛率約為50％，即晶格參數為3.218 Å。第一島狀物群之島狀物之晶格參數未改變，維持在3.184 Å。
此預計之黏性數值僅為示例。對於不同組成的塊狀物或不同的鬆弛溫度，可藉由調整熱處理時間，使設置在中間黏性塊狀物上的島狀物之鬆弛率在此方法結束後落在40％和60％之間的範圍內，並使設置於較低黏性塊狀物上的島狀物之鬆弛率高於70％。
覆蓋部分鬆弛島狀物之GaN硬化層接著僅透過蝕刻去除，並在如前文所述的條件下重新進行鬆弛熱處理。在此處理後，第一、第二和第三島狀物群之島狀物的晶格參數分別約為3.184 Å、3.218 Å及3.248 Å，即在0.005 Å以內。
部分鬆弛之InGaN島狀物3接著透過鍵合移轉至生長介質2上，其具有一組裝層5，例如二氧化矽及氮化物之多層。藉由使氮化物LED之主動層在每個島狀物上生長，並藉由在生長底材上完成製作正常運作之LED，更詳細而言藉由在主動層任一側形成LED接點或以單晶面板的形式，即可透過類似第一示例或第二示例的方法進行此方法。
當然，本發明不限於所述之實施例，且對於實施例所為之各種替代方案，均落入以下申請專利範圍所界定之範疇。
1‧‧‧生長底材
2‧‧‧生長介質
3、3’、3’’‧‧‧島狀物
3a‧‧‧第一鬆弛島狀物群
3b‧‧‧第二鬆弛島狀物群
4‧‧‧溝槽
4’‧‧‧面板溝槽
5‧‧‧組裝層
6‧‧‧鬆弛底材
7‧‧‧鬆弛介質
8‧‧‧流動層
8a‧‧‧第一塊狀物群
8b‧‧‧第二塊狀物群
9‧‧‧應變島狀物
9a‧‧‧第一應變島狀物群
9b‧‧‧第二應變島狀物群
10、10’‧‧‧硬化層
11‧‧‧施體底材
12‧‧‧堆疊
12a‧‧‧第一基本層
12b‧‧‧第二基本層
12c‧‧‧殘留物
13a‧‧‧第一區
13b‧‧‧第二區
14‧‧‧基底底材
15‧‧‧鍵合層
16‧‧‧脆性平面
M‧‧‧矩陣
P‧‧‧像素
下文之實施方式將更清楚說明本發明的其他特徵和優點，其內容可參照所附圖式，其中： – 圖1a、1b及1c係概要繪示根據本發明之生長底材之截面圖和頂視圖； – 圖2a、2b及2c係繪示如何將結晶半導體島狀物設置並分佈在生長介質表面之一示例； – 圖3a至圖3e係繪示根據本發明製作生長底材之第一方法； – 圖4a至圖4c係繪示根據本發明製作生長底材之第二方法； – 圖5a至圖5d係繪示用於製作包含不同黏性塊狀物之流動層之方法； – 圖6a至圖6m係繪示根據本發明製作生長底材之第三方法。

Claims (23)

  1. 一種用於製作具不同晶格參數之複數個結晶半導體島狀物(3a, 3b)之方法，該方法包括以下步驟： – 提供一鬆弛底材(6)，其包含一介質(7)、設置在該介質(7)上之一流動層(8)，以及設置在該流動層上具有相同初始晶格參數之複數個結晶半導體島狀物(9)，該鬆弛底材(6)亦包含具有第一側向膨脹位能之第一島狀物群(9a)及具有不同於第一側向膨脹位能之第二側向膨脹位能之第二島狀物群(9b)； – 在一鬆弛溫度下對該鬆弛底材(6)進行熱處理，所述鬆弛溫度高於或等於該流動層(8)之玻璃轉化溫度以造成該第一及第二島狀物群之島狀物產生差異化鬆弛，以使該第一鬆弛島狀物群(3a)及該第二鬆弛島狀物群(3b)之晶格參數具有不同值。
  2. 如申請專利範圍第1項之製作方法，其中，在所述熱處理步驟前，該第一島狀物群(9a)具有第一應變位準，且該第二島狀物群(9b)具有不同於第一應變位準之第二應變位準。
  3. 如申請專利範圍第2項之製作方法，其中所述提供該鬆弛底材(6)之步驟包含以下： - 在一基底底材(14)上形成結晶半導體基本層(12a, 12b)之一堆疊(12)，其具有不同應變位準之第一區(13a)及第二區(13b)； - 將該堆疊(12)之至少一部分移轉到該介質(7)； - 在該堆疊(12)中製作多個溝槽(4)以在該第一區(13a)形成該第一島狀物群(9a)之島狀物(9)並在該第二區(13b) 形成該第二島狀物群(9b)之島狀物(9)。
  4. 如申請專利範圍第3項之製作方法，其中在該堆疊(12)中製作溝槽(4)係在移轉到該介質(7)之後進行。
  5. 如申請專利範圍第3或4項之製作方法，其中在該基底底材(14)上形成該堆疊(12)包含以下： - 形成具有不同組成之複數個假晶基本層(12a, 12b)； - 局部移除該些假晶基本層(12a, 12b)之一部分以定義出該第一及第二區(13a, 13b)。
  6. 如申請專利範圍第1項之製作方法，其中該流動層(8)由在所述鬆弛溫度下具有第一黏性之第一塊狀物群(8a)，以及在所述鬆弛溫度下具有不同於第一黏性之第二黏性之第二塊狀物群(8b)組成，該第一島狀物群(9a)之島狀物設置在該第一塊狀物群(8a)之塊狀物上，且該第二島狀物群(9b)之島狀物設置在該第二塊狀物群(8b)之塊狀物上。
  7. 如申請專利範圍第1項之製作方法，其中所述提供該鬆弛底材之步驟包含以下： - 在該介質(7)上形成由第一材料製成之第一流動層(8a)； - 在該第一流動層(8a)中形成至少一凹部(10)； - 在該第一流動層(8a)上及該凹部(10)中沉積由第二材料製成之第二流動層(8b)，以形成流動層之一堆疊； – 使該堆疊平坦化以去除不在該凹部中之該第二流動層並形成該第一塊狀物群(8a)及該第二塊狀物群(8b)。
  8. 如申請專利範圍第1項之製作方法，其中所述提供該鬆弛底材之步驟包含以下： – 在該流動層上形成複數個結晶半導體島狀物(9)，該些島狀物(9)具有完全相同之初始應變位準； – 選擇性處理該些應變島狀物(9)以形成第一應變島狀物群(9a)及第二應變島狀物群(9b)。
  9. 如申請專利範圍第8項之製作方法，其中所述選擇性處理包括形成一硬化層(10)，使其在該第一應變島狀物群(9a)上具有第一厚度並在該第二應變島狀物群(9b)上具有不同於第一厚度之第二厚度。
  10. 如申請專利範圍第8或9項之製作方法，其中所述選擇性處理包括在該第一應變島狀物群(9a)上形成由第一材料形成之一硬化層(10)，以及在該第二應變島狀物群(9b)上形成由不同於第一材料之第二材料形成之一硬化層(10)。
  11. 如申請專利範圍第8至10項中任一項之製作方法，其中所述選擇性處理包括減少該第一應變島狀物群(9a)及/或該第二應變島狀物群(9b)之厚度，使它們具有不同厚度。
  12. 如申請專利範圍第1或2項之製作方法，其中所述熱處理在範圍400℃ 至900℃之溫度下進行。
  13. 如申請專利範圍第1至12項中任一項之製作方法，其中該些結晶半導體島狀物(3a, 3b)由III-N族材料組成。
  14. 如申請專利範圍第1至13項中任一項之製作方法，其包括使該第一鬆弛島狀物群(3a)之鬆弛島狀物及該第二鬆弛島狀物群(3b)之鬆弛島狀物移轉至一生長介質(5)之步驟。
  15. 一種用於製作光電元件之生長底材(1)，其包含一生長介質(2)、一組裝層(5)，以及設置在該組裝層(5)上，具有第一晶格參數之第一結晶半導體島狀物群(3a)及具有不同於第一晶格參數之第二晶格參數之第二結晶半導體島狀物群(3b)。
  16. 如申請專利範圍第15項之生長底材(1)，其中該生長介質(2)為一矽晶圓或藍寶石晶圓。
  17. 如申請專利範圍第15或16項之生長底材(1)，其中該些結晶半導體島狀物(3a, 3b)由InGaN組成。
  18. 如申請專利範圍第15至17項中任一項之生長底材(1)，其中該第一結晶半導體島狀物群(3a)之每一島狀物被設置在該第二結晶半導體島狀物群(3b)之一島狀物旁邊，以形成一像素。
  19. 如申請專利範圍第15至18項中任一項之生長底材(1)，其中該組裝層(5)包含至少一介電材料。
  20. 一種使用如申請專利範圍第15至19項中任一項之生長底材以統一製作包含不同組成之主動層之複數個光電元件之方法，該方法包括以下步驟： - 提供該生長底材(1)； - 使該生長底材(1)暴露在包含一初始濃度之原子元素之環境下，以在該第一島狀物群(3a)之島狀物上形成以第一濃度結合所述原子元素之第一主動層，並在該第二島狀物群(3b)之島狀物上形成以不同於第一濃度之第二濃度結合所述原子元素之第二主動層。
  21. 如申請專利範圍第20項之使用方法，其中所述環境由前驅氣體組成，所述前驅氣體包含TMGa、 TEGa、TMIn及氨。
  22. 如申請專利範圍第21項之使用方法，其中所述原子元素為銦。
  23. 如申請專利範圍第22項之使用方法，其中該第一及第二主動層包含一n型摻雜InGaN層、一多重量子井、一p型摻雜InGaN或GaN層。
TW107108791A 2017-03-17 2018-03-15 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用 TWI740015B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
??1752230 2017-03-17
FR1752230A FR3064108B1 (fr) 2017-03-17 2017-03-17 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR1752230 2017-03-17
FR1852156 2018-03-13
??1852155 2018-03-13
FR1852156A FR3079071B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR1852155 2018-03-13
??1852156 2018-03-13
FR1852155A FR3079070B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille

Publications (2)

Publication Number Publication Date
TW201903830A true TW201903830A (zh) 2019-01-16
TWI740015B TWI740015B (zh) 2021-09-21

Family

ID=61827769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108791A TWI740015B (zh) 2017-03-17 2018-03-15 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用

Country Status (8)

Country Link
US (1) US20210210653A1 (zh)
EP (2) EP4033531B1 (zh)
JP (2) JP7053055B2 (zh)
KR (1) KR102456048B1 (zh)
CN (1) CN110447100B (zh)
SG (1) SG11201908017RA (zh)
TW (1) TWI740015B (zh)
WO (1) WO2018167426A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751963B2 (ja) * 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
US5952680A (en) * 1994-10-11 1999-09-14 International Business Machines Corporation Monolithic array of light emitting diodes for the generation of light at multiple wavelengths and its use for multicolor display applications
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP2004022969A (ja) 2002-06-19 2004-01-22 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
JP4706204B2 (ja) 2004-08-06 2011-06-22 セイコーエプソン株式会社 半導体基板の製造方法および半導体装置の製造方法
US7888197B2 (en) 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
GB2451884A (en) 2007-08-16 2009-02-18 Sharp Kk A Semiconductor Device and a Method of Manufacture Thereof
CN101540357B (zh) * 2008-03-19 2010-09-01 中国科学院半导体研究所 控制自组织铟镓砷量子点成核的生长方法
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
KR101081169B1 (ko) * 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
JP5789782B2 (ja) 2010-05-20 2015-10-07 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
DE112014001423T5 (de) 2013-03-15 2015-12-24 Soitec Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen

Also Published As

Publication number Publication date
EP3596756B1 (fr) 2023-02-15
KR20190123347A (ko) 2019-10-31
WO2018167426A2 (fr) 2018-09-20
EP4033531B1 (fr) 2023-08-02
EP4033531A1 (fr) 2022-07-27
JP2020512684A (ja) 2020-04-23
CN110447100B (zh) 2023-07-18
SG11201908017RA (en) 2019-10-30
CN110447100A (zh) 2019-11-12
TWI740015B (zh) 2021-09-21
US20210210653A1 (en) 2021-07-08
JP7053055B2 (ja) 2022-04-12
JP2022087136A (ja) 2022-06-09
JP7322329B2 (ja) 2023-08-08
EP3596756A2 (fr) 2020-01-22
KR102456048B1 (ko) 2022-10-19
WO2018167426A3 (fr) 2018-11-22

Similar Documents

Publication Publication Date Title
US7981767B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
KR20190117706A (ko) 수직으로 적층된 다색 발광 다이오드(led) 디스플레이를 위한 방법들 및 장치들
CN100452456C (zh) 氮化物半导体发光器件及其制造方法
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
CN102439695B (zh) 应变材料层的松弛和转移
JP7322329B2 (ja) 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
KR101144842B1 (ko) 접합기판 제조방법
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
CN103346228B (zh) 半导体元件
US10084011B1 (en) Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens
US11171256B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
US11081521B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
WO2017127183A1 (en) Layered active region light emitting diode
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101241331B1 (ko) 질화물계 발광 소자 및 그 제조방법
KR101244298B1 (ko) 열처리를 이용하는 발광 다이오드의 제조방법 및 이를 이용하여 형성된 발광 다이오드
KR20120097583A (ko) 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법