JP7053055B2 - 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用 - Google Patents

光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用 Download PDF

Info

Publication number
JP7053055B2
JP7053055B2 JP2019541084A JP2019541084A JP7053055B2 JP 7053055 B2 JP7053055 B2 JP 7053055B2 JP 2019541084 A JP2019541084 A JP 2019541084A JP 2019541084 A JP2019541084 A JP 2019541084A JP 7053055 B2 JP7053055 B2 JP 7053055B2
Authority
JP
Japan
Prior art keywords
islands
group
layer
relaxation
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019541084A
Other languages
English (en)
Other versions
JP2020512684A (ja
Inventor
デイビッド ソッタ，
オリビア ルドゥー，
オリビア ボニン，
ジーン―マーク ベソウ，
モルゲン ロギオウ，
ラファエル カルミロン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1752230A external-priority patent/FR3064108B1/fr
Priority claimed from FR1852155A external-priority patent/FR3079070B1/fr
Priority claimed from FR1852156A external-priority patent/FR3079071B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2020512684A publication Critical patent/JP2020512684A/ja
Priority to JP2022048947A priority Critical patent/JP7322329B2/ja
Application granted granted Critical
Publication of JP7053055B2 publication Critical patent/JP7053055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、光電子デバイスを形成するための成長基板、及びこの基板を作製するための方法に関する。それはまた、互いと異なる場合のある光電子特性を有するデバイスを一括で作製するためのこの基板の使用にも適用される。本発明はとりわけ、マイクロディスプレイスクリーンの分野に適用することができる。
文献欧州特許出願公開第２１５１８５２号及び欧州特許出願公開第２１５１８５６号は、緩和された、又は幾分緩和された結晶性半導体材料のアイランドを基板上に形成することを目標とする技術を開示する。このようなアイランドは、例えば文献欧州特許出願公開第２８６５０２１号に詳細に説明されるように発光ダイオード（ＬＥＤ）を一括で作製するために使用することができる。
多くの製品が、様々な波長で発光する複数のＬＥＤを組み合わせて有色光点を形成する。これはとりわけ、複数の画素で構成される画像を形成することを可能にするディスプレイスクリーンに当てはまり、各々の画素は、赤色、緑色及び青色ＬＥＤを組み合わせ、その放射は個別に制御されて、光の放射を組み合わせることによって選択された色の光点を形成することができる。
画素を形成するために組み合わされるＬＥＤは一般に、同一材料から、及び同一の技術を用いて作製されるわけではない。よって青色又は緑色ＬＥＤは窒化物（一般式ＩｎＧａＮによる）で構成され、赤色ＬＥＤはリン化物（一般式ＡｌＧａＩｎＰによる）で構成される場合もある。スクリーンの作製には、例えばピックアンドプレース技術を用いて、ダイオードを１つずつ組み立てて最終的なデバイスの画素を形成することが伴う。
材料は同一の特性を持つわけではないため、エージング、熱／電気による振る舞い、及び／又はそれらを使用するデバイスの効率に関連する特徴は一般に極めて異なる。異なる材料で構成されているＬＥＤを含む製品を設計する際には、このような多様性を考慮する必要があり、このことは、ときには設計を極めて複雑なものにする場合がある。
他の解決策は、同一の基板に作製された及び／又は同一の技術を用いて作製された全く同一のダイオードから画素を形成することを実現する。サイズが縮小され高い解像度を有するモノリシックマイクロＬＥＤパネルを次いで実現させることができる。そのような実現の一例として、「３６０ ＰＰＩ Ｆｌｉｐ－Ｃｈｉｐ Ｍｏｕｎｔｅｄ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ａｄｄｒｅｓｓａｂｌｅ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ｏｎ Ｓｉｌｉｃｏｎ（ＬＥＤｏＳ）Ｍｉｃｒｏ－Ｄｉｓｐｌａｙｓ」というタイトルの、Ｚｈａｏ Ｊｕｎ Ｌｉｕらの、Ｊｏｕｒｎａｌ ｏｆ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ、２０１３年４月の文献を参照してもよい。マイクロパネルのＬＥＤから発せられる光放射は、カラースクリーンを形成するために、赤色、緑色及び青色の光放射に対応するように紫外線範囲内で選択され、あるダイオードから別のダイオードまで様々な波長に選択的に変換させることができる。この変換は、ＬＥＤの放射面に燐光性物質を置くことによって実現することができる。しかしながらこの変換は、光エネルギーを消費し、このことは、各画素によって放出される光の品質を低下させ、これによりディスプレイデバイスの効率も低下させる。それはまた、ＬＥＤの発光面に燐光性物質を分配することを必要とし、このことはこのようなマイクロパネルの作製方法をより複雑なものにする。さらに燐光性物質の粒子サイズは、明るい画素の所望される寸法を超える場合があり、これはこの解決策が使用されることを常に許容するわけではない。
上記で考察した制限を克服するために、異なる波長において発光することが可能なＬＥＤを同一基板に、同一技術を用いて、同時に作製することを可能にすることが望ましい。より一般的には、互いに異なる光電子特性を有するデバイスを一括で作製することが有利であろう。
このような目標の１つを達成することを鑑みて、第１の態様では、本発明は、多様な格子定数を有する複数の結晶性半導体アイランドを作製するための方法を提供する。
方法は、媒体と、媒体上に配置されている流れ層と、流れ層の上に配置されている複数の結晶性半導体アイランドであって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群と、第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群を有する、複数の結晶性半導体アイランドとを備える緩和基板を準備することを目標としたステップを含む。
それは、緩和基板を流れ層のガラス転移温度を超える、又はそれと等しい温度で熱処理することで第１の群と第２の群のアイランドの差別化された緩和を生じさせ、緩和されたアイランドの第１の群の格子定数と、緩和されたアイランドの第２の群の格子定数がその後異なる値を有することを目的としたステップも含む。
別々に又は任意の技術的に実現可能な組み合わせのいずれかが採用される、本発明の他の有利な及び非制限的な特徴によって、
熱処理するステップの前に、アイランドの第１の群が第１の歪みレベルを有し、第２の群が第１ものと異なる第２の歪みレベルを有し、
緩和基板を準備するステップが、以下の、
異なる歪みレベルを有する第１の領域と第２の領域とを有する基本の結晶性半導体層のスタックのベース基板上での形成と、
スタックの少なくとも一部の媒体への移動と、
第１の領域にアイランドの第１の群のアイランドを形成し、第２の領域にアイランドの第２の群のアイランドを形成するためのスタック上でのトレンチの実施とを含み、
スタック内でのトレンチの実施が媒体への移動の後に行われ、
ベース基板上でのスタックの形成が、以下の、
異なる組成を有する複数の擬似格子整合の基本層の形成と、
第１の領域及び第２の領域を画定するための基本層の一部の局所的な除去とを含み、
流れ層が、緩和温度において第１の粘度を有するブロックの第１の群と、緩和温度において第１のものと異なる第２の粘度を有するブロックの第２の群とで構成されており、アイランドの第１の群のアイランドがブロックの第１の群のブロックに配置されており、アイランドの第２の群のアイランドがブロックの第２の群のブロックに配置されており、
基板を準備するステップが、以下の、
第１の材料でできた第１の流れ層の媒体上での形成と、
第１の流れ層における少なくとも１つのくぼみの形成と、
流れ層のスタックの形成を鑑みて第１の流れ層上及びくぼみの中での第２の材料でできた第２の流れ層の堆積と、
くぼみの中以外の第２の層を除去するため、並びにブロックの第１の群及びブロックの第２の群を形成するためのスタックの平坦化とを含み、
準備するステップが、以下の、
流れ層に複数の結晶性半導体アイランドを形成するステップであって、複数のアイランドが同一の最初の歪みレベルを有する、形成するステップと、
歪みのあるアイランドの第１の群及び歪みのあるアイランドの第２の群を形成するために、歪みのあるアイランドを選択的に処理するステップとを含み、
選択的に処理するステップが、歪みのあるアイランドの第１の群の上では第１の厚さを有し、歪みのあるアイランドの第２の群の上では第２の厚さを有する強化層の形成を含み、
選択的に処理するステップが、歪みのあるアイランドの第１の群の上での、第１の材料から形成されている強化層の形成と、歪みのあるアイランドの第２の群の上での、第１のものと異なる第２の材料から形成されている強化層の形成を含み、
選択的に処理するステップが、第１の群の歪みのあるアイランドの厚さ及び／又は第２の群の歪みのあるアイランドの厚さを削減することであって、それらが異なる厚さを有することを含み、
熱処理するステップが、４００℃から９００℃の温度範囲で行われ、
結晶性半導体アイランド（３ａ、３ｂ）が、ＩＩＩ－Ｎ材料から構成されており、
作製方法が、第１の群の緩和されたアイランド及び第２の群の緩和されたアイランドが成長媒体に移動されるステップを含む。
別の態様において、本発明は、成長媒体と、組み立て層と、組み立て層の上に配置されている、第１の格子定数を有する結晶性半導体アイランドの第１の群と、第１のものと異なる第２の格子定数を有する結晶性半導体アイランドの第２の群とを備える、光電子デバイスを形成するための成長基板を提供する。
別々に又は任意の技術的に実現可能な組み合わせのいずれかが採用される、この成長基板の他の有利な及び非制限的な特徴によると、
成長媒体が、シリコン又はサファイアウェーハであり、
結晶性半導体アイランドが、ＩｎＧａＮから構成されており、
第１の群の各アイランドが、第２の群のアイランドの隣に配置されて画素を形成し、
組み立て層が、少なくとも１つの誘電体材料を含む。
さらに別の態様では、本発明は、種々の組成の活性層を備える複数の光電子デバイスを一括で作製するために成長基板を使用する方法を提供し、方法は、成長基板を準備するステップと、最初の濃度の原子を有する大気に成長基板を暴露して、第１の群のアイランドに原子を第１の濃度で取り込んでいる第１の活性層を形成し、第２の群のアイランドに原子を第１のものと異なる第２の濃度で取り込んでいる第２の活性層を形成するステップとを含む。
別々に又は任意の技術的に実現可能な組み合わせのいずれかが採用される、この使用の他の有利な及び非制限的な特徴によると、
大気が、ＴＭＧａ、ＴＥＧａ、ＴＭＩｎ及びアンモニアを含む前駆体ガスから形成されており、
原子が、インジウムであり、
第１及び第２の活性層が、ｎドープされたＩｎＧａＮ層、多重量子井戸、ｐドープされたＩｎＧａＮ又はＧａＮ層を含む。
本発明のさらなる特徴及び利点は、添付の図面を参照して作成された本発明の詳細な説明から明らかになるであろう。
本発明による成長基板の断面を概略的に示す図である。 本発明による成長基板の断面を概略的に示す図である。 本発明による成長基板の上面を概略的に示す図である。 結晶性半導体アイランドをどのように成長媒体の表面に配置させ、分散させることができるかの一例を示す図である。 結晶性半導体アイランドをどのように成長媒体の表面に配置させ、分散させることができるかの一例を示す図である。 結晶性半導体アイランドをどのように成長媒体の表面に配置させ、分散させることができるかの一例を示す図である。 本発明による成長基板を作製するための第１の方法を示す図である。 本発明による成長基板を作製するための第１の方法を示す図である。 本発明による成長基板を作製するための第１の方法を示す図である。 本発明による成長基板を作製するための第１の方法を示す図である。 本発明による成長基板を作製するための第１の方法を示す図である。 本発明による成長基板を作製するための第２の方法を示す図である。 本発明による成長基板を作製するための第２の方法を示す図である。 本発明による成長基板を作製するための第２の方法を示す図である。 異なる粘度のブロックを有する流れ層を生成するための方法を示す図である。 異なる粘度のブロックを有する流れ層を生成するための方法を示す図である。 異なる粘度のブロックを有する流れ層を生成するための方法を示す図である。 異なる粘度のブロックを有する流れ層を生成するための方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。 本発明による成長基板を作製するための第３の方法を示す図である。
成長基板
第１の態様において、本発明は光電子デバイスを形成するための成長基板１に関する。図１ａ及び１ｂは、本発明による２つの成長基板の断面を概略的に示している。図１ｃは、このような基板の上面図である。成長基板１は、基板１の露出した面に光電子構成要素の活性層を形成するために、例えばエピタキシフレームなどの堆積装置内に置かれることが意図されている。基板１はまた、機能的なデバイスの実現をもたらすさらなる作製工程（電気接点の形成、あるデバイスの他のデバイスからの隔離など）中にデバイスを操作することを可能にする機械的な支持体として機能することもできる。
成長基板１は、成長媒体２を含む。これは、例えば２インチ（５０ｍｍ）、４インチ（１００ｍｍ）又はさらには２００ｍｍの直径の標準化された寸法の、例えばシリコン又はサファイアなどの材料の円形ウェーハであり得る。しかしながら本発明は、いかなる点においてもこのような寸法又はこのような形状に制限されるものではない。
成長媒体２の性質は、実際の成長基板１を作製する際、及び光電子デバイスを作製する際に履行される処理（堆積、熱処理など）に耐えることができるように一般的に選択される。成長媒体２は、その製造後にこのようなデバイスに損傷を与える可能性がある重大な歪みを制限するために、光電子デバイスの有益な層を形成する材料のものと同様の、又はそれに近い熱膨張係数を有することが好ましい。
成長基板１はまた、成長媒体２の上に置かれた複数の結晶性半導体アイランド３（以後単に「アイランド（複数可）」と呼ばれる）も備える。各アイランド３は、例えばＬＥＤ、レーザ又は太陽電池などの光電子デバイスの活性層を保持することが意図されている。この目的のために、アイランド３は、ＩＩＩ－Ｎ材料で作製することができる。窒化物系ＬＥＤの形成に関して、アイランド３はこれにより、ウルツ鉱型構造ＧａＮ又はＩｎＧａＮで構成することができ、その軸ｃは、その表面に直交しており、またインジウムの割合は、０％から２０％の間で、及び特に１．５％から８％の間で変動してもよい。
用語「アイランド」は、成長媒体２の上に配列された他のアイランドから完全に分かれた材料のブロックを指している。用語「結晶性」は、アイランド３を作り上げている原子が、規則正しく組み立てられて、単結晶材料のブロックを形成することを意味しており、このブロックは、それでもなお、転位、スリップ面又は点欠陥などの配列の欠陥を有する場合がある。
アイランド３は、トレンチ４によって互いから隔てられている。このようなトレンチは、０．１から５０ミクロン、又は１から５０ミクロン、及び典型的には２から２０ミクロンほどの範囲で２つのアイランド３を隔てる横方向の寸法を有してもよい。各々のアイランドは、成長基板に対して相対的に縮小されたサイズを有し、成長基板は、目的とする最終用途に応じて、その最大寸法が、例えば１ミクロンから１ｍｍまで伸びる場合がある。アイランド３の表面は、１μｍ２又は４μｍ２から１ｍｍ２まで、及び好ましくは２５μｍ２から４００μｍ２までの範囲であってもよい。各アイランド３は、上からみたとき、例えば円形、正方形、三角形、六角形又は矩形などの任意の形状であってもよい。その厚さは、特にそれがＩｎＧａＮで構成される場合、典型的には２００ｎｍ未満である。アイランド３は全く同一であり得る、又は異なる形状及び寸法である場合もある。
アイランド３は全て同一の格子定数を有するわけではない。よってアイランドの第１の群３ａは第１の格子定数を有し、アイランドの第２の群３ｂは、第１のものと異なる第２の格子定数を有する。
図１ａに示される成長媒体１の変形形態では、及びこの基板の作製方法の記載において明らかになるように、全てのアイランド３は、同一の材料で構成される。アイランド３の材料は互いに同じであるため、格子定数に差が生じることは、２つの群３ａ及び３ｂを作り上げているアイランド３の間に異なる歪み状態が存在することを示している。
図１ｂに示される成長媒体１の変形形態では、アイランド３の材料は、一つの群と隣の群で同じではない。さらに、２つの群３ａ及び３ｂを作り上げているアイランド３の歪み状態もまた、一つの群と隣の群で異なる場合がある。したがってアイランドの２つの群３ａ、３ｂは、異なる格子定数を有する。
成長基板１のアイランド３に関する格子定数の相違は、単一の作製技術及び単一の成長基板を利用して、異なる光特性を有する光電子デバイスを一括で作製するのに有利に使用されることになる。
一例として、第１の格子定数を有するアイランドの第１の群３ａには、第１の波長で、例えば緑色の帯域で直接発する第１のＬＥＤを形成することが可能であり、第２の格子定数を有するアイランドの第２の群３ｂには、第２の波長で、例えば青色の帯域内で直接発する第２のＬＥＤを形成することが可能である。用語「直接発する」は、その放出が、リン変換を使用する必要なしに、ＬＥＤの活性層（量子井戸）によって放出される光の放射に相当することを示すために使用される。
成長基板１は、アイランドの少なくとも１つの第３の群を備え、アイランドのこの第３の群は、第１及び第２の格子定数とは異なる第３の格子定数を有することが行われてもよい。より一般的には、成長基板は、任意の数のアイランド群を有してもよく、各々の群は、他の群に属するアイランドの格子定数とは異なる格子定数を有するアイランドによって形成される。この方法において、単一の技術を利用して、同一基板上に赤色、緑色、青色及び赤外線波長の帯域で発光するＬＥＤの形成を可能にする成長基板１を獲得することが可能である。
成長媒体２の表面でのアイランドの群３ａ、３ｂの分散及び配列は、本発明のこの態様の必須の特徴ではなく、全ての可能な分散及び配列が考慮されてよい。それらはときには、検討中の用途によって決定される場合もある。
媒体２の表面でのアイランドの第１の群３ａ及び第２の群３ｂの分散及び配列の第１の例が、図１ａ及び図１ｂにこのように表現されている。この例では、アイランドの第１の群３ａは媒体２の第１の領域を占め、アイランドの第２の群３ｂは媒体２の第２の領域を占めており、これらは、一方を他方から隔て、かつ互いに隣り合っている。
アイランドの第１、第２及び第３の群のアイランド３、３’、３’’を互いのすぐ隣に配置することを有利に選択することができ、このことは、異なる色、例えば赤色、緑色及び青色をそれぞれ発光するＬＥＤを個々に形成することを可能にする。このような配列は、図２ａに概略的に表されている。ＬＥＤのそのような組み合わせは、その放射カラーを制御することができる明るい画素Ｐを構成する。このようなＰ画素を構成しているＬＥＤを保持するアイランド３、３’、３’’を規則的な方法で成長媒体２の表面に配列させることができる。モノリシックＰ画素は、機能的デバイスに含まれるために、このように形成することができる、すなわち、例えば構成要素挿入デバイスによって同一基板上に、画素として扱うことができるように配置することができる。
例えばカラーマイクロディスプレイスクリーン用にＬＥＤのモノリシックマイクロパネルの形成が意図されるケースでは、Ｐ画素は、図２ｂに表されるように、例えばマトリクスＭを形成するために線及び列に従って均一に分散される場合がある。また成長基板１は、図２ｃに表されるように、そのような複数のＭマトリクスを有する場合もある。
図１ａ及び図１ｂの記載に戻り、また成長媒体２及び結晶性半導体アイランド３の域を超えて、成長基板１はまた、成長媒体２とアイランド３との間に配列された少なくとも１つの組み立て層５を備える。ここでは、組み立て層は、成長媒体及びアイランド３と直接接触しているが、成長基板が、他の仲介層を有する場合もある。この組み立て層５は、酸化ケイ素又は窒化ケイ素の層などの誘電材料を含んでもよい、又は例えば成長媒体のその後の除去を容易にするように設計されたそのような層のスタックで構成される場合もある。
図１ｂに示される成長基板１の変形形態では、組み立て層５は、均一の厚さを持たない。成長基板１の作製方法の記述に関連して明らかになる理由のために、組み立て層は、アイランドの第１の群３ａのアイランド３の付近では第１の厚さを有し、アイランドの第２の群３ｂのアイランド３の付近では、第１のものと異なる第２の厚さを有する。より一般的な言い方では、組み立て層５は、基板１のアイランドの群の各々のアイランドの付近で別々の厚さを有する。
成長基板を作製するための方法
上記で紹介した成長基板１の作製方法のいくつかの例を次に開示する。
このような方法は、それらが文献欧州特許出願公開第２１５１８５２号、欧州特許出願公開第２１５１８５６号又は仏国特許出願公開第２９３６９０３号に記載されるように、結晶性半導体アイランドの移動及び緩和技術の原理を履行する。
この手法に準拠する例示の実装形態に従って、ドナー基板に歪みのある結晶性半導体層を形成することによって開始することを想起している。この層はその後、ドナー基板を接合することによって、並びにドナー基板を薄くする、及び／又は破断することによって流れ層を有する基板に移動される。アイランドがその後、移された層に形成され、熱処理がその後、例えばＢＰＳＧで構成される流れ層の粘度転移温度より高い温度で基板及びアイランドに対して行われ、このことは、アイランドの少なくとも部分的な緩和につながる。緩和熱処理の後に達成される緩和の度合いは、完全に緩和された層の実現に相当する緩和の最大度の７０から８０％又は９５％に達することができる。この緩和の度合いは、アイランドの厚さ並びに熱処理の持続時間及び範囲に左右される。
このような緩和を助け、緩和中に起こる塑性変形においてアイランドが反る現象を阻止するために、緩和熱処理を適用する前に、アイランドの上又は下に強化層が形成されることが行われる場合もある。「Ｂｕｃｋｌｉｎｇ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ＳｉＧｅ ｉｓｌａｎｄｓ ｏｎ ｃｏｍｐｌｉａｎｔ ｓｕｂｓｔｒａｔｅｓ」というタイトルが付けられた、Ｙｉｎら（２００３年）、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、９４（１０）、６８７５－６８８２の文献に詳細に説明されるように、この熱処理工程の後に実現されるアイランドの緩和の度合いは、強化層における歪みと、アイランドにおける歪みを均衡するものである。強化層は、流れ層へのその移動の後で歪みのある層に保持されるドナー基板の残留物から形成する、（又はそれを含む）ことができることに留意されたい。それは、歪みのある層の移動及びアイランドの形成後に、ドナー基板の露出した面に配置されて最後にはアイランドの下にある場合もある。
本発明は、多様な格子定数を有する複数の結晶性半導体アイランドを作製するための方法を提供するために緩和現象を上手く利用している。より具体的には、このような方法は、媒体７と、媒体７に配置された流れ層８と、流れ層に配列され、最初の格子定数を有する複数の結晶性半導体アイランド９とを備え、この複数のアイランドの少なくとも一部は歪みのあるアイランドである、緩和基板を設けることを詳述している。アイランドの第１の群９ａは、第１の側方膨張のポテンシャルを有し、アイランドの第２の群９ｂは、第１のものと異なる第２の側方膨張のポテンシャルを有する。
「側方膨張のポテンシャル」は、アイランド９がその弾性歪みエネルギーを低減させ、弾性ひずみエネルギーを、アイランドが接触する流れ層８を保持するために必要とされるエネルギーに均衡させるために受ける必要がある側方膨張又は収縮を指している。
緩和されたアイランドの第１の群３ａの格子定数と、緩和されたアイランドの第２の群３ｂの格子定数はその後異なる値を有するため、方法はまた、第１及び第２の群のアイランドの差別化された緩和を生じさせるために、流れ層８のガラス転移温度を超える、又はこれと等しい緩和温度で緩和基板６を熱処理することも提供している。
第１の方法
図３ａに示されるように、本発明による第１の作製方法は、緩和媒体７と、媒体７に配置された流れ層８と、流れ層８に配列された複数の歪みのある結晶性半導体アイランド９とを備える緩和基板の供給を含む。歪みのあるアイランド９は全て同一の格子定数を有する。最新技術に関して挙げた引例を参照して緩和媒体７及び流れ層８の性質を選択することができる。
このような歪みのあるアイランド９は、ドナー基板から生じてよく、上記に簡単に述べた接合及び薄化工程を用いて、緩和基板６の流れ層８に移動させることができる。一例として、ドナー基板は、サファイア系媒体と、ベース基板に形成されたＧａＮバッファ層と、ＧａＮバッファ層上の１％又は１．５％から１０％又は２０％の範囲のインジウムの割合を含むＩｎＧａＮの歪みのある層とで構成されてもよい。連続するＩｎＧａＮ層から歪みのあるＩｎＧａＮアイランド９を形成するのに従来のフォトリソグラフィ、樹脂付着及びエッチング工程が使用されてもよい。このような工程は、移動工程の前、又は後に適用することもできる。上記で言及したように、アイランド３は、ドナー基板の残留物である強化層１０’を保持する場合もある。これは、ドナー基板のバッファ層を最初に形成した１０から１００ｎｍの厚さのＧａＮである場合もある。
緩和基板６が形成され得る方法に関わらず、作製方法のその後の工程において、緩和基板の歪みのあるアイランド９は、第１の側方膨張のポテンシャルを有する歪みのあるアイランドの第１の群９ａと、第１のものと異なる第２の側方膨張のポテンシャルを有する歪みのあるアイランドの第２の群９ｂを形成するために選択的に処理される。換言すると、第１の群９ａのアイランドに含まれる歪みエネルギーは、第２の群９ｂのアイランドに含まれる歪みエネルギーとは異なる。
そのような選択的な処理は、緩和基板６の歪みのあるアイランドの第１の群９ａにおいて第１の厚さを有し、歪みのあるアイランドの第２の群９ｂにおいて第２の厚さを有する強化層１０の形成を含んでもよい。このような構成は、図３ｃに表現されている。
強化層１０のこのような厚さの構成は、図３ｂに示されるように全てのアイランド９上に均一の厚さの最初の強化層１０’を形成し、その後、アイランドの２つの群９ａ、９ｂの一方においてその厚さを削減するために選択的にこの層１０’を薄くすることによって達成されてもよい。またアイランド群の一方に置かれた強化層１０をこの薄化処理から保護するために、リソグラフィフォトマスキング工程が使用される場合もある。薄化の１つの代替として、最後に図３ｃの構成になるように、２つのアイランド群９ａ、９ｂの一方において最初の強化層１０’を薄くすることを選択することもできる。上記で分かるように、均一な厚さのこのような強化層１０’は、ドナー基板の残留物で構成することができる。
代替として、又は追加で、強化層１０の厚さを修正する、又は一方のアイランド群の厚さを互いに対して修正するのではなく、その性質を変えることを選択することもできる。こうして、アイランドの第１群９ａに第１の材料から形成された強化層１０を有し、アイランドの第２の群９ｂに、第１のものと異なる剛性又は硬さを有する第２の材料から形成された強化層１０を有することができる。このようなケースでは、強化層１０は、歪みのあるアイランドの一方の群９ａ、９ｂと他方の群とで均一の厚さを有することができる。
有用性及びコストの理由のために、強化層１０は典型的には酸化ケイ素又は窒化ケイ素から構成されている。しかしながらこれは、強化層が載せられるアイランド９の側方膨張のポテンシャルを改変するのに十分な硬さであり、その後に続く緩和熱処理中にこのアイランド９の反りを潜在的に阻止する任意の他の材料であってもよい。この層の性質、及びそれが置かれるアイランド９の予測される緩和の度合いに応じて、強化層１０は、１０ｎｍから数百ｎｍ、例えば２００ｎｍまでの範囲の厚さを有することができる。
特定のアイランド９は、強化層１０によって被覆されないことが行われる場合もある。これはとりわけ、アイランドの歪みの度合いが比較的低く、よってこの層の反りのリスクが取るに足らないものに過ぎない場合に当てはまる。
アイランド９の側方膨張能力に異なるやり方で影響を与えることを目的とした選択的な処理はまた、特定のアイランド９の薄化を含んでもよく、すなわちアイランドの第１の群のアイランド９ａの厚さ、及び／又はアイランドの第２の群のアイランド９ｂの厚さを削減することであって、これらのアイランド９ａ、９ｂがこの処理の後に異なる厚さを有することを含んでもよい。これは例えば、１０％を超える場合がある、アイランドのこれらの群における厚さの差を生み出すために、その最初の厚さの１０％から５０％だけアイランドの少なくとも一方の群９ａ、９ｂを薄くすることを含んでもよい。この変形形態は、例えば歪みのある層を緩和媒体に移動する前にドナー基板に強化材料の層を配置することによって、強化層が流れ層８と結晶性半導体アイランド９ａ、９ｂとの間に形成される場合にとりわけ有益である。
示されない変形形態では、強化層は、歪みのあるアイランド９の一部のみの下に形成される。強化層は、この下位層と共に、又は下位層なしで、或いはこの強化層の可変の厚さと共にアイランドを選択的に形成するように、ドナー基板１１の露出した面に予め形成され、局所的にエッチングされてもよい。下位の強化層を有するアイランド９は、同一の流れ層の場合、強化層なしのアイランドよりも低い側方膨張のポテンシャルを有することになる。
今しがた記載した全ての選択的な処理は、互いに組み合わせることもできる。全てのケースにおいて、アイランドの少なくとも２つの群９ａ、９ｂを形成することを目標とするこの処理の後に、アイランドの第２の群９ｂの特徴と異なる少なくとも１つの特徴（厚さ、保持する強化層の厚さ又は性質）を有するアイランドの第１の群９ａが存在する。その結果、それらは異なる側方膨張のポテンシャル又は能力を有する。
図３ｄに示される作製方法のその後の工程において、緩和基板６は、流れ層８のガラス転移温度を超える、又はそれと等しい温度で熱処理される。この層の性質によって、この熱処理は、数分から数時間の範囲の期間の間、４００℃から９００℃の温度に緩和基板を曝すことを含んでもよい。これはとりわけ、流れ層がＢＰＳＧで構成される場合に当てはまる。このようにして続行することで、アイランドの第１の群９ａ及び第２の群９ｂの歪みのあるアイランド９の緩和を生じさせて、図３ｅに示される少なくとも幾分緩和されたアイランド３を形成する。十分に文献に残されているように、緩和熱処理中、及びその後に達成される緩和の度合いは、アイランド９の厚さ、このアイランド９を場合によって被覆し得る強化層１０の厚さ及び／又は性質に左右される。
第１の群９ａの歪みのあるアイランド及び第２の群９ｂの歪みのあるアイランドは、異なる特徴を有し、よって異なる側方膨張のポテンシャルを有しており、熱処理は、第１の群９ａ及び第２の群９ｂの最初のうちは歪みのあるアイランド９の異なる度合いの緩和をもたらす。換言すると、緩和熱処理の後、第１の群３ａのアイランド３の格子定数は、第２の群３ｂのアイランド３の格子定数と異なっている。
第２の方法
多様な格子定数を有するアイランド３を作製するこの第２の方法を図４ａ～図４ｃを参照して次に説明する。第１の方法の場合のように、緩和媒体７と、媒体７に配置された流れ層８と、流れ層８の上に配置され複数の歪みのある結晶性半導体アイランド９とを備える緩和基板６が供給される。歪みのあるアイランド９は全て最初は同一の格子定数を有する。
この第２の方法において、及び図４ａを参照して、流れ層８は、ブロックの第１の群８ａと、ブロックの第２の群８ｂとで構成される。ここでは、各々の群８ａ、８ｂは、説明を簡素化するために単一のブロックで構成されるが、一般論としては、ブロックの群は、複数のブロックのうちの１つ又は複数のブロックで構成される場合もある。用語「ブロック」は、極めて広い意味において、同質の材料のブロック又はブロックの組み合わせを指すものと理解するべきであり、この場合、このブロックは任意の空間を画定しており、これは必ずしも凸状ではない。
第１の群８ａのブロック及び第２の群８ｂのブロックは、異なる材料から構成され、この材料は、所与の温度に関して、互いと異なる第１及び第２の粘度をそれぞれ有する。第１の群のブロック８ａに配列された歪みのあるアイランド９は、歪みのあるアイランドの第１の群９ａを形成し、また同様に第２の群のブロック８ｂに配列された歪みのあるアイランド９は、歪みのあるアイランドの第２の群９ｂを形成する。
第１の群のブロック８ａの粘度は、第２の群のブロック８ｂの粘度とは異なり、歪みのあるアイランド９は、恐らく差別化されたやり方で少なくともある程度緩和される。換言すると、第１の群９ａの歪みのあるアイランドは、第２の群の歪みのあるアイランド９ｂの緩和のポテンシャルと異なる緩和のポテンシャルを有する。歪みのあるアイランド９が全て同一寸法である限り、それらが包含する歪みエネルギーは概ね同様であるが、それらが載せられるブロックの性質は異なっており、アイランド９は恐らく差別化されたやり方で緩和される。
歪みのあるアイランド９は、ドナー基板１１から生じてよく、第１の方法の記述に関連して挙げたものと同じ、又は同様の工程を利用して緩和基板６の流れ層８に移動されてよい。
図５ａから図５ｄは、異なる粘度のブロック８ａ、８ｂで構成される流れ層８を生み出すための一連の可能な工程を示す。図５ａを参照すると、第１の流れ層８ａが媒体７に形成される。これは、それに第１の粘度値を与えるために、所定の割合のボロン及び／又はリンを含む二酸化ケイ素又は窒化ケイ素の誘電体層であってよい。続く工程において、図５ｂに示されるように、第１の流れ層８ａの部分的なマスキング及びエッチングを通して少なくとも１つのくぼみ１０が形成される。くぼみ１０は、図面に示されるように、一部分である場合、又は第１の流れ層８ａの全体の厚さに相当する場合もある。その後の工程において、残りの第１の層８ａ及び第２の流れ層８ｂのくぼみ１０が被覆される。この第２の層８ｂは好ましくは、くぼみ１０全体を満たすのに十分な厚さを有する。第２の流れ層８ｂを作り上げている材料は、第１の層８ａの材料とは異なる性質であることから、第１及び第２の層は、これらの層が決められた緩和温度に曝されたとき、異なる粘度を有することになる。
この異なる粘度は、第１の層８ａの粘度より高い場合、或いはそれより低い場合もある。例えば第１の層が、二酸化ケイ素又は窒化ケイ素でできている場合、これは特に高い粘度を有し、第２の層８ｂのために選択される材料は、第１の層の粘度より低い粘度を有するために、例えば４％を超える、十分なボロンとリンの質量割合を有するＢＰＳＧであり得る。
図５ｄを参照すると、基板の露出した面はその後、くぼみ１０の中以外の第２の流れ層を除去するために第１の流れ層８ａが露出するまで平坦化される。流れ層８を作り上げている第１のブロック８ａ及び第２のブロック８ｂはこうして形成される。こうして形成された流れ層８は、とりわけ平らな表面を有し、このことは、層移動を利用して歪みのあるアイランド９を受け入れるのにそれを好適なものにすることに留意されたい。
第２の作製方法に戻り、かつ図４ｂに示されるこの方法のその後の工程において、緩和基板６は、流れ層の、すなわち流れ層８の第１のブロック８ａ及び第２のブロック８ｂの少なくとも一方のガラス転移温度を超える、又はそれと等しい緩和温度で熱処理されて、第１の群及び第２の群のアイランド９ａ、９ｂの差別化された緩和を生じさせる。この層を作り上げているブロックの性質によって、熱処理は、緩和基板６を数分から数時間の範囲内の期間の間、４００℃から９００℃の緩和温度に曝すことを含んでもよい。このようにして続行することで、アイランドの第１の群９ａ及び第２の群９ｂの歪みのあるアイランド９の側方膨張を生じさせて、図４ｃに示される少なくとも幾分緩和されたアイランド３を形成する。
換言すると、第１の群９ａの歪みのあるアイランド及び第２の群９ｂの歪みのあるアイランドは、緩和熱処理温度において異なる粘度を有するブロック上に載っており、よって異なる側方膨張のポテンシャルを有するため、熱処理は、第１の群９ａ及び第２の群９ｂの最初は歪みのあるアイランド９を異なる度合いまで緩和させ、またそれぞれの差別化された側方膨張を生じさせることにつながる。したがって緩和熱処理の後、第１の群３ａのアイランド３の格子定数は、第２の群３ｂのアイランド３の格子定数とは異なっている。
第３の方法
多様な格子定数を有する緩和されたアイランド３を形成するための第３の方法が図６ａから図６ｍを参照して提示される。この第３の方法は、スタック１２を形成している結晶性半導体の複数の歪みのある基本層１２ａ、１２ｂを有するドナー基板１１の準備を含む。スタックは、異なる歪みレベルを有する少なくとも１つの第１の領域１３ａと、少なくとも１つの第２の領域１３ｂとを有する。
図６ａは、ドナー基板１１を準備する第１の工程を示す。それは、例えばサファイア、シリコン又は炭化ケイ素から成るベース基板１４の供給を含む。半導体及び結晶性基本層のスタック１２が、ベース基板１４に形成され、スタック内の各々の層は、異なる性質を有する。図３ａに示される例では、２つの結晶性基本層１２ａ、１２ｂが形成される。例示のために、第１の基本層１２ａは、２ミクロン以上の厚さを有する窒化ガリウムの層であってよく、バッファ層を形成しており、その上部が基本的に緩和される。第２の基本層１２ｂは、およそ１００ｎの厚さのＩｎＧａＮの層であってよく、そのインジウムの割合は、およそ６％である。スタック１２の第２の基本層１２ｂ、一般的に言えば、スタック１２における各基本層は、その臨界緩和厚さを下回る厚さを有する。層の少なくとも一部は上記で選択した例での圧縮においてこのようにして歪まされる。この方法において、第２の基本層１２ｂ（又は第１の基本層１２ａの頂部に形成されたスタック１２における各々の層）は擬似格子整合であり、よってスタック１２における第１の層１２ａのものと同じ格子定数を有する。
ドナー基板１１の準備におけるその後の工程が図６ｂに示されており、これは第２の基本層１２ｂを局所的に除去することで第１の基本層１２ａの一部を露出させることで構成される。この除去工程には、フォトリソグラフィマスキング及びエッチング、例えばドライエッチングの従来式の手段が含まれてもよい。このようにして続行することは、ドナー基板１１の露出した表面に、第１の層１２ａが露出される第１の領域１３ａを画定し、スタックの第２の層１２ｂが露出される第２の領域１３ｂを画定する。一般的に言えば、この工程において、スタック１２の一部は、それぞれの領域１３において、スタック１２を形成する層の一部のみを保持するように局所的に除去される。各領域１３は、複数の基本層のうちの１つ又は複数の基本層の異なるスタックによって各々異なる歪み状態でそれぞれ形成されるため、領域１３は互いに異なる歪みレベルを有する。
こうして図６ｂに示される例では、領域１３ａは第１の層１２ａで構成され、第１の基準歪みレベルを有する。領域１３ｂは、第１の基本層１２ａと、歪みのある第２の基本層１２ｂとで形成されたスタックで構成される。第２の領域１３ｂはしたがって、第１の領域１３ａより高い歪みレベルを有する。
領域１３ａ、１３ｂは、完全に１つの部分である必要はなく、すなわち特有の層を露出させるためのスタック１２の基本層の局所的な除去は、複数の別個の、及び隣接しない場所で行うことができる。用語「領域」は、例えばそのためにスタック１２の同一の層１２ａ、１２ｂが除去工程後に露出される、同一の歪みレベルを有するドナー基板１１の表面の場所の集合を指示するのに使用される。
ドナー基板の第１の領域１３ａ及び第２の領域１３ｂは各々、成長基板１の緩和されたアイランドの第１の群３ａ及び第２の群３ｂのアイランド３を形成することをそれぞれ可能にすることになる。図２ａから図２ｃに関連して上記で開示されているように、それらが群３ａ、３ｂのアイランド３の選択された配列に一致するような方法で、ドナー基板１１の表面にこのような領域を画定することが要求されるであろう。
図６ｃ及び図６ｄに示されるその後のドナー基板１１準備工程は、このように画定されたスタック１２の緩和媒体７への移動を準備することを目的とする。
媒体７上でのドナー基板１１の組み立てを可能にするために平面かつ平滑な露出した面を有する接合層１５の形成がこうして行われる。これは、例えば二酸化ケイ素又は窒化ケイ素でできた誘電体層であってよい。二酸化ケイ素が使用される場合、それはボロン及び／又はリンを含むことで接合層１５が、そのガラス転移温度を超える温度に曝されたとき接合層に流れ特性を与えることができる。この接合層１５は、スタック１２全体を内部に封入し、よって平坦な面を提供することを可能にするのに十分な厚さを有するように堆積される。その形成が研磨工程を適用するために提供する場合、このような処理の間に生じる厚さの除去を考慮する必要がある。例えば５００ｎｍ以上の厚さの材料を接合層１５を形成するために堆積させることができる。
図６ｄに示される任意選択の工程において、軽量種、例えば水素又はヘリウムがドナー基板１１に導入される。このような化学種の導入は、作製方法のその後の工程においてベース基板１４を除去することを可能にし、またスタック１２を緩和媒体７に移動することを可能にする脆弱な面１６の形成をもたらす。脆弱な面１６は好ましくは、ベース媒体１４内、又はスタック１２の第１の基本層１２ａ内に配置され得ることで、スタック１２は確かに媒体７に移動されてよい。
脆化面１６はときには、イオンが接合層１５にくまなく、及びスタック１２の基本層にくまなく注入することによって軽量種の導入が行われた場合、完全に平面ではない場合があることに留意されたい。この面がスタック１２の内部で十分に局所的なままである限り、これは作製方法の適用に対して因果関係は全く持たない。このような現象を阻止するために、接合層１５を形成する工程と脆弱な面１６を形成する工程の順序が逆にされることが行われる場合もある。脆弱な面１６が、異なる歪みレベルを有する領域１３が画定される前に形成されることが行われる場合もある。これら両方のケースにおいて、接合層１５の形成中、ドナー基板１１が過度な熱量に曝され、注入された化学種の泡立ち作用によってスタックの変形を引き起こすことがないことが保証される。
図６ｅ及び図６ｆは、緩和媒体７とのドナー基板１１の組み立て、並びにベース媒体１４及び第１の基本層１２ａの残留物１２ｃの除去をそれぞれ示している。除去は、このケースでは、第１の基本層１２ａに配置された脆化面１６での組み立て体の破断の後に行われる。この除去工程は、組み立て体の、数百度の中温への暴露及び／又は、例えば機械由来の歪みの適用を含んでもよい。
しかしながらこの第３の作製方法は、脆化面１６の形成を伴う移動に限定されるものでは決してない。特にベース媒体１４がシリコンで構成される場合、ベース媒体１４の機械的／化学的除去によって媒体７への移動を行うことは実現可能である。特にベース基板がサファイアで構成される場合、ベース基板１４及び第１の基本層１２ａを隔てる境界面をレーザ照射することによって切り離すことも実現可能である。
緩和媒体７には予め流れ層８が備わっているため、ベース媒体１４の除去から成る作業の後、緩和基板６が獲得され、これは緩和媒体７、流れ層８、接合層１５及び異なる歪みレベルを有する領域１３を画定する結晶性半導体基本層のスタック１２を備える。
以下の工程において、図６ｇに示されるように、歪みのあるアイランド９を形成するためにトレンチ４がスタック１２内に形成される。トレンチ１４は、第１の領域１３ａにおけるアイランドの第１の群９ａのアイランド９を画定し、第２の領域１３ｂにおけるアイランドの第２の群９ｂのアイランド９を画定するようにスタック１２内に作製される。このようなトレンチ４は、流れ層８には進入しないにせよ接合層１５には進入してもよい。アイランド９を画定するこの工程は、ここに示されるようにスタック１２の少なくとも一部の移動の後に行うことができるが、スタック１２の移動の前に、直接ドナー基板１１上にこの工程を行うことも実現可能である。ここから分かるように、トレンチ４の形成は、極めて変動する形状及び寸法のアイランド９の定義付けをもたらす可能性がある。
いずれにしても、これらの工程に続いて緩和基板６が取得され、これは媒体７、媒体に配列された流れ層８、及び流れ層８に配列された接合層１５を有する。ここから分かるように、流れ層８及び接合層１５は共にＢＰＳＧで構成され、これにより流れ特性を有してもよい。緩和基板６はまた、流れ層８上に、同一の最初の格子定数を全てが有する複数の結晶性半導体アイランドを含む。アイランドの第１の群９ａは第１の歪みレベルを有する。これらは、このスタックの第１の領域１３ａのレベルにおいてスタック１２内に形成されているアイランド９である。アイランドの第２の群９ｂは、第１のものと異なる第２の歪みレベルを有する。第２の群９ｂのこのようなアイランド９は、このスタックの第２の領域１３ｂのレベルにおいてスタック１２内に形成されているものである。
より一般的に言えば、緩和基板６は、１つの群と隣の群で異なる歪みレベルを有するアイランドの複数の群を備えてよく、アイランドの各々の群は、このスタック１２の明確な領域１３のレベルにおいてスタック１２内に形成されている。アイランドの各々の群の歪みのあるアイランド９は、１つの群と隣の群で異なる側方膨張のポテンシャルを有する。第１の群９ａのアイランド９に含まれる歪みエネルギーはよって、第２の群９ｂのアイランド９に含まれる歪みエネルギーとは異なる。
この歪みエネルギーを解放させ、第１の群９ａのアイランド９及び第２の群９ｂのアイランド９の差別化された側方膨張を生じさせるために、及び開示される第１の方法及び第２の方法と同様に、緩和基板６の熱処理が提供される。他の方法に関してのように、これは、基板６を４時間の期間にわたって８００℃の温度にする熱処理であってもよい。より一般的には、この熱処理のために選択される緩和温度は、それが流れ層８のガラス転移温度を超えるようなものであり、また場合によっては接合層１５が流れ特性を有するとき、接合層１５のガラス転移温度を超えるようなものになる。この緩和温度は典型的には、４００℃から９００℃の範囲である。熱処理は３０分から数時間の間持続してもよい。
当然のことながら、これまでの例における窒化ガリウムで作製された第１の層１２ａで構成されているアイランド９のケースのようにアイランド９の群が歪みのある状態にない場合、このようなアイランドの格子定数は、緩和熱処理によって影響を受けない。
いずれにしても、アイランドの種々の群９ａ、９ｂを形成するアイランドは最初は異なる歪みレベルを有するため、緩和熱処理の適用は、緩和をもたらし、１つの群と隣の群とで差別化されたアイランドの側方膨張をもたらす。第１の群３ａの緩和されたアイランド３と、第２の群３ｂのアイランド３はこのとき異なる格子定数を有する。
異なる様式での歪みのあるアイランド９の緩和をもたらす２つの緩和熱処理が例示のために図６ｈ及び６ｊにこのように示される。図３ｉに示されるように、アイランドの第２の群３ｂの幾分緩和されたアイランド３の厚さが削減される工程が、これら２つの工程の間に行われる。示される例では、厚さの削減は、元の層１２ｂを露出するために、このようなアイランド３から元の層１２ａに相当する厚さの部分を除去することにつながる。しかしながらこの選択は決して限定的ではなく、第２の群３ｂのアイランドの元の層１２ａの一部が保持される場合もあり、又はアイランドの各々の群３ａ、３ｂのアイランド３の全てが薄くされる場合もある。
上記に記載したこの第３の作製方法に続いて、少なくとも幾分緩和されたアイランド３の別の媒体への移動を続行することを選択することができる。図６ｋから図６ｍを参照すると、アイランド３は、例えば組み立て層５を利用して成長媒体２に移動することができる。この目的のために、アイランド３は、組み立て層５によって被覆され、この層が成長媒体に対して組み立てられ（図６ｋ）、組み立て層は、これを促進させるために処理を受ける場合があり、緩和媒体７が、任意の適切な手段によって除去されて、図３ｌにおける構造体を獲得する。流れ層８及び接合層１５がその後、獲得した構造体から除去される。追加のエッチング工程が、図１ｂに関連してこれまでに記載したような成長基板１（図６ｍ）をこの後取得するために組み立て層５の任意の余分な部分を除去するのを助けることができる。
緩和されたアイランドを提供するのに使用される方法に関わらず、緩和熱処理中、及びその後に得られる緩和の度合いは、とりわけアイランド９の寸法、その歪みレベル、及びアイランドが載っている流れ層８の性質、またより具体的には、この層（又は第２の方法のケースではこのブロック）が構成される材料の粘度に左右される。
また使用される方法に関わらず、追加の緩和熱処理工程を適用する前にアイランドの厚さが修正される、或いはアイランドの第１の群３ａ及び／又は第２の群３ｂのアイランド又はアイランドの任意の他の群のアイランドの可能な強化層が薄くされる／厚くされることが行われる場合もある。この方法において、緩和基板６に配列されたアイランド３の格子定数は、緩和熱処理の適用を繰り返すことによって改良することができる。既に述べたように、アイランドの２つ以上の群３ａ、３ｂを形成することも当然のことながら考慮されてよい。
第１の方法のケースでは、アイランド９の差別化を鑑みてアイランド９を選択的に処理する前に、予備の緩和熱処理工程が行われる場合もある。このようなケースでは、全てのアイランド９は、同一の緩和度合いに緩和される。開示される３つの方法の各々では、追加の緩和熱処理工程を適用する前にアイランドの厚さが修正される、或いはアイランドの第１の群３ａ及び／又は第２の群３ｂ又はアイランドの任意の他の群の強化層１０が薄くされる／厚くされることが行われる場合もある。この方法において、緩和基板６に配列されたアイランド３の格子定数は、アイランドの選択的な処理のサイクル及び緩和熱処理の適用を繰り返すことによって改良されてよい。既に述べたように、アイランドの２つ以上の群３ａ、３ｂを形成することも当然のことながら考慮されてよい。
より一般的には、及び使用される方法に関わらず、その側方膨張のポテンシャルに影響を与えるアイランドの群９ａ、９ｂの特徴を修正することを目的とする任意の工程は、組み合わされる場合もあり、その結果各アイランドは、緩和熱処理の後、目的の格子定数に近い、又はそれと同じ格子定数を有することになる。
上記に記載した作製方法のいずれかに続いて、第３の方法に関して例示したように、緩和されたアイランド３の別の媒体への移動を進めることを選択することができる。この移動は、この他の媒体にアイランドを移動する前に、仲介媒体の上でこれらのアイランドを保持することを含んでもよい。例えば、場合によって組み立て層５を介するアイランド３の成長媒体２への移動を選択することができ、この組み立て層は、この後、上記に記載され、かつ図１ａ（第１及び第２の方法の場合）並びに図１ｂ（第３の方法の場合）に示されるような成長基板１を有することを可能にする。流れ層は、光電子デバイスの活性層を作製するのに必要とされる工程と不適合である場合もあるため、いかなる流れ層も含まない成長基板がこうして獲得される。さらに、これらのアイランドが極性材料から構成されているケースでは、このような移動は、成長媒体１の露出した面から、ドナー基板上に形成されたものなど、この材料の最初の極性を取り戻すことを可能にする。
複数の光電子デバイスを作製するための方法
別の態様によると、本発明はまた、複数の光電子デバイスの一括作製に関する方法に関する。本発明によると、このようなデバイスは各々、１つのデバイスと別のデバイスとで異なる可能性のある活性層を備える。デバイスはこのとき、互いに異なる光電子特性を有する。用語「一括作製」は、このようなデバイスの作製が、単一の基板に適用される単一の技術を使用して活性層を形成することを意味するのに使用される。
この方法は、上記に提供した一般的な記載に沿って成長基板１を供給することを含む。したがってそれは、第１の格子定数を有する結晶性半導体アイランドの第１の群３ａと、第１のものと異なる第２の格子定数を有する結晶性半導体アイランドの第２の群３ｂとを少なくとも備える。
その後の工程は、このようなアイランド３の露出した面での成長によって活性層を形成することを目的としている。そういうものとしてよく知られるように、このことを達成するには、成長基板は、例えばエピタキシフレームの堆積チャンバ内に配置される。堆積中、前駆体ガスの流れが、そのようなチャンバを通って流れ、このようなガスは、アイランド３上に堆積させるべき活性層を構成する原子を含んでいる。前駆体ガスは、原子を自由にし、かつ成長基板１の表面での、及び特にアイランド３の表面でのその吸着を可能にするために、成長基板１を超える温度まで加熱される。その性質、相対的な濃度、及びこのような前駆体ガスが循環する期間によって、結晶性半導体アイランド３に徐々に形成されるこのような層の性質及び厚さを制御することができる。これが必須である場合、ドープされた層を仕上げるためにｐ型又はｎ型ドーピング剤がチャンバに投入されることが行われる場合もある。特に、量子井戸又はＬＥＤヘテロ構造などの電子デバイスの活性層をアイランドに形成するために前駆体ガスを制御することができる。
一例として、ＬＥＤの活性層は、２０％未満のＩｎ濃度を有するＩｎＧａＮから構成されており、少なくとも幾分緩和された（典型的には７０％又は９０％ほど）アイランド３の上に、以下の、
アイランド３の濃度と同様のＩｎ濃度を有するｎドープＩｎＧａＮ層と、
複数の層を備える多数の量子井戸であって、各層は、異なる割合のインジウムを含んでおり、下位のｎドープ層のインジウムの割合に対して数パーセントポイントの差を有する、多数の量子井戸とを有するスタックを含んでもよい。
量子井戸は、層の性質に従って選択された波長の光放射を発することが可能であり、それは、
０から１０％の範囲のＩｎ濃度を有するｐドープＩｎＧａＮ層で構成される。その作製を簡素化するために、ｐドープ層は、ＧａＮから形成されることを行うこともできる。
ＬＥＤのこのような活性層を形成するのに使用される前駆体ガスは、トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）及びアンモニア（ＮＨ３）を含むことができる。
堆積された層に前駆体ガスの特定の原子を取り込むことは、この層の格子定数によって影響を受ける。これはとりわけ、「Ｓｔｒａｉｎ ｅｆｆｅｃｔｓ ｏｎ ｉｎｄｉｕｍ ｉｎｃｏｒｐｏｒａｔｉｏｎ ａｎｄ ｏｐｔｉｃａｌ ｔｒａｎｓｉｔｉｏｎｓ ｉｎ ｇｒｅｅｎ－ｌｉｇｈｔ ＩｎＧａＮ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｏｆ ｄｉｆｆｅｒｅｎｔ ｏｒｉｅｎｔａｔｉｏｎｓ」というタイトルが付けられたＭ．Ｖ Ｄｕｒｎｅｖらによる、Ｐｈｙｓ． Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２０８、Ｎｏ．１１，２６７１～２６７５ページ（２０１１年）の文献に報告されているように、ＩｎＧａＮ層へのインジウムの組み込みに関係するものに関して当てはまる。材料中のインジウムの溶解度は、この材料の格子定数が増大する際に増大することは明らかである。換言すると全ての他のものは等しく、その形成中に、堆積による材料へのインジウムの取り込みは、それが取り込まれる材料の格子定数と共に増大する。
本発明は、複数の光電子デバイスの活性層の成長基板１を形成するためにこのような観測を利用しており、このような活性層は、１つのデバイスと別のデバイスとで異なっていてもよい。方法は一般に、成長基板１が、原子の少なくとも１つの最初の濃度を有する大気に暴露される工程を履行する。
第１の格子定数を有する成長基板１の第１の群３ａのアイランド３では、原子は、第１の濃度で活性層に取り込まれる。第１のものと異なる第２の格子定数を有する第２の群３ｂのアイランド３では、原子は、第１のものと異なる第２の濃度で活性層に取り込まれる。第２の格子定数が、第１の格子定数を超える場合、第２の濃度は第１の濃度より大きくなる。
換言すると、第１及び第２の濃度は、チャンバ内の原子種の最初の濃度によって、並びにアイランドの第１及び第２の格子定数によって決定される。材料成長の分野でよく知られるように、他のパラメータ、例えばチャンバの圧力、温度、前駆体ガスのそれぞれの流れなどもまた、形成される層の性質に影響を与える可能性がある。
第１及び第２の格子定数が適切に選択される成長基板を提供することによって、異なる光電子特性を有する活性層を形成することが可能になる。一例として、アイランドの第１の群のアイランドに堆積されたＩｎＧａＮ活性層に取り込まれるインジウムの割合は、青色の範囲内の放射を直接発するＬＥＤの形成をもたらすことができる。同時に、アイランドの第２の群のアイランドに堆積されたＩｎＧａＮ活性層に取り込まれるインジウムの割合は、緑色の範囲内の放射を直接発するＬＥＤの形成をもたらすことができる。
ひとたびアイランドに活性層が形成されると、例えば文献米国特許第９４７８７０７号に記載されるように、とりわけ電子接点を形成し、一方のデバイスを他方のデバイスから隔離するために、電子デバイスを作製する方法を続けることができる。それぞれの活性層で被覆されたアイランド３がＬＥＤ支持体の上に担持され、成長媒体２が除去されることが行われてもよい。
ＬＥＤのモノリシックマイクロパネルの作製への適用、及びマイクロディスプレイスクリーンへの適用
成長基板、及び上記に記載した一括作製の方法の特有の用途は、ＬＥＤのモノリシックマイクロパネルを作製することに向けられている。
そのようなマイクロパネルは、一般には全て同じで、極めて小さいサイズであり、パネル支持体上に一定のピッチで列と行で配列されたＬＥＤの配列で構成されていることを想起する。ＬＥＤが一括で作製されている場合、マイクロパネルは「モノリシック」というべきである。このような特徴は、ＬＥＤはこのとき極めてよく似た特性（例えば電流及び／又は電圧の振る舞い、エージングによる変化など）を有するために有利であり、このことはマイクロパネルの設計及び作製を容易にする。本発明の範囲において、マイクロパネルを形成するために全てのＬＥＤが一括で作製され、同一の作製用媒体から一括で取り出されたマイクロパネルは、モノリシックマイクロパネルによって指定され、又はモノリシック画素で構成されるマイクロパネル、すなわち各画素が、一括で作製され、同一の作製用媒体から一括で取り出されたＬＥＤで構成されるマイクロパネルによって指定される。このようなケースでは、モノリシック画素は、マイクロパネルを形成するために合わせて組み立てられる。
ＬＥＤのモノリシックマイクロパネルは、「フリップチップ」技術を用いてパイロット回路と共に組み立てることができ、この技術は、パイロット回路の駆動回路と、マイクロパネルの各ＬＥＤの電気接続を行うことを可能にする。この組み立ては、パイロット回路とモノリシックマイクロパネル全体を組み立てることで構成することができ、マイクロパネルの各ＬＥＤは、組み立て後、駆動回路と対応付けられる。そうでなければ組み立ては、１つ又は複数のモノリシック画素をパイロット回路に連続して組み立てて、それらをパイロット回路に対応付けることで構成される場合もある。選択される手法に関わらず、モノリシックマイクロディスプレイスクリーンは、このようにして進行する場合に形成される。
ＬＥＤは全て同じ、又は同様の電気特性を有するため、パイロット回路の駆動回路もまた、同じ又は同様の電気特性を有することができ、このことは、マイクロディスプレイスクリーンの作製をかなり容易にする。
このようなデバイス及びその作製方法の詳細な考察は、「Ｍｏｎｏｌｉｔｈｉｃ ＬＥＤ Ｍｉｃｒｏｄｉｓｐｌａｙ ｏｎ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｓｕｂｓｔｒａｔｅ Ｕｓｉｎｇ Ｆｌｉｐ－Ｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ」Ｌｉｕら、ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｅｌｅｃｔｅｄ Ｔｏｐｉｃｓ ｉｎ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ（１５巻、４版、２００９年７月～８月）に見いだすことができる。
既知のモノリシックマイクロパネルは全て、単一の波長を直接放射し、これによりモノクロ表示を可能にするＬＥＤで構成されていることに留意されたい。カラーディスプレイは、このようなＬＥＤの一部の発光面に置かれたリン変換物を介して実現される、又は例えば赤色、緑色及び青色などの補色の組み合わせで選択された放射を各々放出する複数のマイクロパネルを任意選択で組み合わせることによって実現される。このような技術は、本出願に対する導入部において想起されるように、実装の複雑さ、効率及び密度の明白な理由のために有利ではない。
対照的に本発明による方法及び基板を使用して、パネル支持体と、このパネルに配列された複数のＬＥＤとを備えるＬＥＤのモノリシックマイクロパネルを提供することができる。複数のＬＥＤは、第１の波長を有する光放射を直接発することが可能なＬＥＤの第１の群と、第１のものと異なる第２の波長を有する第２の光放射を直接発することが可能なＬＥＤの第２の群とを含む。
本発明によるマイクロパネルはよって、複数のマイクロパネルを光学的に組み合わせる、又は変換手段を適用する必要なしに異なる色を放射することが可能である。カラーディスプレイの分野における用途の場合、マイクロパネルは、ＬＥＤの少なくとも３つの群を備え、各群は、他の波長と異なる波長を放射する。例えば、赤色で直接発するＬＥＤの第１の群と、緑色で放射を直接発するＬＥＤの第２の群と、青色で放射を直接発するＬＥＤの第３の群とが存在する場合がある。赤外線で直接発するＬＥＤの第４の群を有することも考慮することができ、この照射は、マイクロパネルが統合されるデバイスに追加の機構（触覚機能、眼球の虹彩認識、動作感知など）を与えるのに使用される。
カラーディスプレイの分野における用途に関して、各群のＬＥＤは、パネル支持体に均一に配列され、例えばディスプレイマトリクスを形成するために、行と列に沿って一定のピッチで離間されて配列される。それらはまた、明るい画素を形成するために、各群のＬＥＤを横並びに、又はより正確には互いに近接近して配置するように配列されており、その色をマトリクスの各々の場所において制御することができる。ＬＥＤのサイズは、種々の放射カラーの光度の分散に対して働きかけるために、群によって変化し得る。例えば赤色ＬＥＤは、青色及び緑色ＬＥＤより大きい場合がある。
マイクロパネルは、例えば５０画素掛ける５０画素、又は少なくとも２００画素掛ける２００画素の大きなサイズの画素のマトリクスを形成するのに使用することができるＬＥＤで構成されてよい。
たとえパネルの明るい画素が異なる波長で発光するＬＥＤを構成するとしても、このようなＬＥＤは、単一の技術を用いて、かつ単一の基板上で一括で形成されている。それらはよって、互いとよく似た特性を有する、より具体的には互いとよく似た電気的特性及びエージング特性を有し、このことはそれらを、全く同一である、又は極めてよく似た駆動回路で構成されるパイロット回路に対応付けられることを可能にする。
ここで、詳細に説明してきた多様な格子定数を有するアイランドを作製するための３つの方法のうちの１つを履行してどのようにマイクロパネル及び／又はマイクロディスプレイスクリーンを準備するいくつかの例を開示する。
第１の実施例
この第１の実施例では、酸化ケイ素の組み立て層３が備わった成長媒体２を備える成長基板１が最初に準備される。成長媒体は、例えば１５０ｍｍの直径のシリコンウェーハで構成されてもよい。成長基板は、８％のインジウムを包含するＩｎＧａＮアイランド３ａ、３ｂ、３ｃから構成されている。アイランド３ａ、３ｂ、３ｃは全て２００ｎｍの厚さと、１辺が５０ミクロンの正方形の形状を有する。アイランドの第１の群３ａは、０．３１９０ナノメータの格子定数を有し、第２の群は、０．３２００ナノメータの格子定数を有し、第３の群は０．３２０５ｎｍの格子定数を有する。このような目標の格子定数は、ＬＥＤの活性層の一括での作製工程が、青色、緑色及び赤色又はそれらに近い放射を発するＬＥＤの形成につながるように選択されている。
３つの群の各々を作り上げるアイランド３は、図２ａから図２ｃの記載に関連して開示されているものに沿ってマトリクス配置に従って成長媒体２の上に分散され、配列される。群の各々の３つのアイランド３、３’及び３’’はしたがって、画素を定義するように互いに対して近接近して配列され、またアイランドのこのようなグループ分けは、成長基板１の表面に列とラインに沿った特定のマトリクスに従って分散される。２つのアイランドを隔てているトレンチ４より大きいパネルトレンチ４’が、マトリックスを互いから隔てるために設けられ、各マトリクスは、マイクロパネルのＬＥＤを担持することが意図される１セットのアイランド３、３’及び３’’の境界を定めている。
この成長基板１を作製するために、例えばこれもまた１５０ｍｍのサファイアでできた緩和媒体７と、ＢＰＳＧで構成される流れ層とを備える緩和基板６がまず準備される。 緩和基板はまた、８％のインジウムを包含する歪みのあるＩｎＧａＮアイランド９も備える。このような歪みのあるアイランド９は、成長基板１の緩和されたアイランド３に関して上記に記載したものと同様のやり方で配列される。同様に、このような歪みのあるアイランド９のパラメータは０．３１８５ナノメータである。
歪みのあるアイランド９は、５０ｎｍの厚さの最初のＧａＮ強化層１０’で被覆され、ドナー基板のＧａＮバッファ層の残留物が緩和基板を実現するのに使用される。緩和熱処理は、例えば８００℃で１時間行われる。この処理は、最初のうちは歪みのあるアイランド９の緩和をもたらすことで緩和熱処理後０．３１９０ナノメートルに近い格子定数を有する幾分緩和されたアイランド３を形成する。これが当てはまらない場合、緩和熱処理は、場合によってはアイランド３の緩和を促進するために最初の強化層を薄くすることによって再度適用させることもできる。
第２及び第３の群のアイランド３を被覆する強化層１０’のみがエッチングを通して、その後除去され、その後緩和熱処理は再開される。この緩和を促進するために第２及び第３の群のアイランド３が、例えば４０ｎｍだけ薄くされることが行われる場合もある。この処理の後、強化層１０によって被覆された第１の群のアイランドの格子定数は、大きくは変化せず、０．３１９０ｎｍに近づく。しかしながら第２及び第３の群のアイランドの格子定数は増大して０．３２００ｎｍに近くなる。
その後の工程において、第３の群のアイランドのみが、例えば７０ｎｍだけ薄くされ、緩和熱処理が再度適用される。第１及び第２の群のアイランドの格子定数は比較的一定であり、いずれのケースでも、このとき０．３２０５ｎｍに近い第３の群のアイランドの格子定数ほど、この熱処理によってあまり影響を受けることがない。
この最終的な緩和熱処理は、場合によって第１の群のアイランドに配置された強化層の薄化、又はこのようなアイランドの格子定数をそれぞれの目標格子定数に向けて集束させるための第２及び第３の群のアイランドの薄化を組み合わせて再開される場合もある。
いずれにしてもこのような工程を繰り返すことは、アイランド群の選択的な緩和につながり、このような工程の後、アイランドの第１の群３ａは、０．３１９０ナノメートルの、又はそれに近い格子定数を有し、第２の群は、３．２００ナノメートルの、又はそれに近い格子定数を有し、第３の群は、３．２０５ｎｍの、又はそれに近い格子定数を有する。
幾分緩和されたＩｎＧａＮアイランド３はその後、例えば二酸化ケイ素及び窒化物の多層の組み立て層５を備えた成長媒体２に接合させることによって引き継がれる。
それはその後エピタキシフレームのチャンバ内に置かれ、その中で、アイランドの各々で窒化物系ＬＥＤの活性層を成長させるために、１セットの前駆体ガス（ＴＭＧａ、ＴＥＧａ、ＴＭＩｎ及びＮＨ３）を循環させる。
第１の群のアイランドの格子定数、第２の群のアイランドの格子定数及びアイランドの第３の群のアイランドの格子定数は互いと異なっており、このような群のアイランドに形成するＩｎＧａＮの活性層へのインジウムの取り込みもまた異なっている。第１の群のアイランドには、青色の範囲の放射を直接発するＬＥＤが得られ、第２の群のアイランドには、緑色の範囲の放射を直接発するＬＥＤが得られ、第３の群のアイランドには、赤色の範囲の放射を直接発するＬＥＤが得られる。
この堆積工程後、成長基板１には、画素のレベルで配列され、赤色、緑色及び青色の範囲でカラーを放射するＬＥＤの活性層がこうして存在する。
成長基板上での機能的ＬＥＤの作製は、とりわけ活性層のいずれかの側にＬＥＤの接点を形成することによって完了させることができる。
この段階において、モノリシックマイクロパネルが所望される場合、ＬＥＤが上に載置されて正に形成されるウェーハを、画素マトリックスを画定するトレンチ４’に沿って切断することができる。このようなマトリクスの各々はその後マイクロパネルを構成する。
代替として、マイクロパネルを備えるウェーハはまた、駆動回路のマトリクスで構成されるパイロット回路が上に形成される第２のウェーハと一緒に組み立てられる場合もある。各マトリクスは、成長基板上のＬＥＤと同じ配列に従ってこのウェーハの表面に配列される。このような組み立ては、各ダイオードを駆動回路と電気的に接触させることを可能にする。複数のディスプレイスクリーンが単一の接触工程において構成される。その後、ＬＥＤの光放射面を露出させるために、例えばレーザ照射によって成長媒体２が除去され、例えば化学的エッチングによって組み立て層５が除去されることを決定することができる。このような面は、スクリーンの品質及び堅牢さを改善するために、光学的な表面処理又は保護要素を用いて準備することができる。ウェーハは、それらをパッケージングすることを鑑みてスクリーンを互いから隔てるために従来式のやり方で切断することができる。
第２の実施例
直径１５０ｎｍのサファイア基板と、以下の特徴、
その上部が基本的に緩和される、２ミクロンの厚さのバッファガリウム窒化物の第１の層と、
８％のインジウムを包含し、２００ｎｍの厚さの第２の歪みのあるＩｎＧａＮ基本層と、
１６％のインジウムを包含し、４０ｎｍの厚さの第３の歪みのあるＩｎＧａＮ基本層とを有する基本層のスタックとで構成されたドナー基板１１が準備される。
０％から１０％のアルミニウムを包含し、１から３ｎｍの範囲の厚さのＡｌＧａＮの仲介層が、第２の層と第３の層との間に設けられてもよい。この仲介層が、スタック１２、とりわけ第３の基本層が実際には擬似格子整合であること、すなわち全ての基本層は同一の格子定数を有することを保証することを可能する。インジウムの濃度は、１つの層から次の層へと増大する。各層の歪みレベルもまた増大する。
第１、第２及び第３の基本層は、局所的なエッチングを通してドナー基板の３つの領域のレベルにおいて露出され、この局所的なエッチングは、フォトリソグラフィマスキング及びドライエッチングによる従来のやり方で行うことができる。各領域は、図２ａ～図２ｃに関連して導入された画素及びマトリクス分布に従ってドナー基板１１の表面にそれぞれ分散される。
領域を画定した後、二酸化ケイ素及びボロン、並びに４％の質量割合のリンを包含する５００ｎｍの厚さの接合層１５が準備される。接合層は、サファイア成長媒体７に対するその組み立てを可能にするために研磨される。基本層のスタック１２はその後、例えば方法の一般的な記載に詳細に説明される破断注入技術に従って、これもまた１５０ｎｍの直径のサファイア緩和媒体７に移動される。サファイア基板７には、ＢＰＳＧ流れ層８が予め備わっており、すなわち二酸化ケイ素並びにボロン及びリンを含有し、このケースでは４％の重量割合のリンと、６％のボロンを有する。
スタック１２がサファイア緩和基板７の流れ層８に移動された後、歪みのあるアイランド９の３つの群は、トレンチ４を作成することによって境界が定められ、アイランドの第１の群のアイランド９ａは、第１の領域１３ａに画定され、アイランドの第２の群のアイランド９ｂは、第２の領域に画定され、アイランドの第３の群のアイランドは、スタックの第３の領域に画定される。このケースでは、アイランド９ａ、９ｂは全て１０ミクロン平方である。第１の群のアイランド９は、ＧａＮの単一の層、すなわち基本的に緩和される第１の基本層からなる。スタックの第２の群のアイランド９は、ＧａＮの１層と、６％のインジウムを含有するＩｎＧａＮの１層からなるスタックで構成され、第２の基本層は歪まされている。第３の群のアイランドは、ＧａＮの１層と、８％のインジウムを含有するＩｎＧａＮの１層（第２の基本層）と、１６％のインジウムを含有するＩｎＧａＮの層（第３の基本層）からなるスタックで構成される。
流れ層８及び接合層１５の流れを形成し、アイランドの歪みを解放することを目的とした第１の緩和熱処理がその後行われる。この例では、この工程は、８００℃で４時間行われる。
アイランドの第１の群のアイランド９は歪みがないため、その格子定数は、この熱処理の過程において変化しない。第２及び第３の群のアイランドは、異なる歪みレベルを有する層のスタックで構成されている。このようなアイランドの格子定数は、それらが構成する層スタックの均衡する格子定数に向かう傾向がある。獲得されるパラメータは、スタックの厚さにわたる平均組成の合金（Ｉｎ、Ｇａ）Ｎの格子定数に近くなる。
その後の工程において、アイランドは、それらを薄くするために部分的にエッチングされる。エッチングされる厚さは典型的には１００ｎｍほどである。アイランドの厚さはその後、およそ５０から６０ｎｍである。流れ層８及び接合層１５の流れを新たな緩和熱処理の適用によって再び生じさせて第２及び第３の群のアイランドの残っている歪みを解放する。このケースにおいて第２の熱処理の条件は、最初の熱処理のものと同じである。
緩和熱処理は、場合によってそれぞれの格子定数をそれぞれの目標の格子定数に集束させるためにアイランドの薄化と組み合わせて再開させることができる。
いずれにしてもこのような工程を繰り返すことは、アイランド群の選択的な緩和をもたらし、このような工程後、アイランドの第１の群３ａは、典型的には３．１８０Åから３．１９０Åの範囲の格子定数を有し、第２の群は、３．２１０Åから３．２２５Åの範囲の格子定数を有し、第３の群は、３．２４０Åから３．２５５Åの範囲の格子定数を有する。
緩和された、又は幾分緩和されたアイランド３はその後、例えば二酸化ケイ素及び窒化物の多層の組み立て層５を備えた成長媒体２に接合させることによって引き継がれる。成長基板１はこうして形成される。アイランドの各々において窒化物系ＬＥＤの活性層を成長させること、及び成長基板における機能性ＬＥＤの作製を完了することによって、特に活性層のいずれかの側にＬＥＤ接点を形成する、又はモノリシックパネルの形態でＬＥＤ接点を形成することによって実施例１における方法とよく似たこの方法を続けることができる。
第３の実施例
サファイア媒体と接触する酸化ケイ素と、２００ｎｍの窒化ケイ素と、１ミクロンの二酸化ケイ素の５００ｎｍのスタックで構成される組み立て層５が備わった成長媒体２を有する成長基板１が最初に準備される。このスタックは、方法のその後の工程においてレーザ照射を通して成長媒体の分離を可能にするように設計されている。この成長媒体は、例えば１５０ｍｍの直径のシリコンウェーハで構成されてよい。成長基板は、１８％のインジウムを包含するＩｎＧａＮアイランドの３つの群で構成されている。アイランドは全て４０ｎｍの厚さと、一辺が１０ミクロンの正方形の形状を有する。アイランドの第１の群は０．３１８４ナノメートルの格子定数を有し、第２の群は０．３２１８ナノメートルの格子定数を有し、第３の群は、０．３２４８ナノメートルの格子定数を有する。このような目標の格子定数は、ＬＥＤの活性層の一括での作製工程が、青色、緑色及び赤色で放射を発するＬＥＤの形成につながるように選択されている。
このような群の各々を作り上げるアイランド３は、図２ａ～図２ｃの記載及び２つの先の実施例に関連して開示されているものに沿ってマトリクス配置に従って成長媒体２の上に分散され、配列される。
このような成長基板１を作製するために、例えばこれもまた１５０ｍｍのサファイアでできた緩和媒体７を有し、その上に流れ層８を形成するための緩和基板６が最初に準備される。
流れ層の準備はまず第１に、サファイア媒体と接触する５００ｎｍの酸化ケイ素と、２００ｎｍの窒化ケイ素とのスタックで構成される除去層の形成を含む。この除去スタックは、方法のその後の工程におけるレーザ照射を通して緩和媒体７の分離を可能にするように設計されている。１ミクロンの二酸化ケイ素の第１の層がその後、除去層に形成される。媒体の表面に配列されたくぼみがリソグラフィマスキング及びエッチングを通して第１の層に形成されて、それらを第２の群のアイランドに対応させ、二酸化ケイ素の第１の層の厚さを１００ｎｍまで低下させる。およそ１ミクロンの厚さの第２の層がその後、基板の表面、すなわち第１の層及びくぼみの中に堆積され、この第２の層は、二酸化ケイ素と、３％の重量割合のボロンと、４％のリンで構成されている。フォトリソグラフィマスキング及びエッチング工程が繰り返されて、今度は基板の表面に配列される新たなくぼみを形成して、それらを第３の群のアイランドに対応させる。エッチングは、第２のＢＰＳＧ層の厚さ全体の除去を進め、第１の二酸化ケイ素層の１００ｎｍの厚さを保持するように行われる。二酸化ケイ素及び４％の重量割合のボロン及び４％のリンで構成される第３の層がその後堆積される。最後に、流れ層８を作り上げているブロックの第１、第２及び第３の群を形成するために、表面が平坦化されて第３及び第２の層を部分的に除去する。
緩和基板はまた、本発明の全体的な説明に詳細に説明される層移動法に従って、及びトレンチ４を作製することによって流れ層８に引き継がれる、１８％のインジウムを包含する１０ミクロン平方の歪みのあるＩｎＧａＮアイランド９も含んでいる。このような歪みのあるアイランド９は、成長基板１の緩和されたアイランド３に関して記載したものと同様のやり方で配列される。このような歪みのあるアイランド９の格子定数は、０．３１８４ナノメートルである。各々の歪みのあるアイランド９は、第１、第２及び第３の群のうちの１つのブロックの上に載り、歪みのあるアイランドの第１、第２及び第３の群をこうして画定する。
歪みのあるアイランド９は、５０ｎｍの厚さの最初のＧａＮ強化層によって被覆され、ドナー基板のＧａＮバッファ層の残留物が緩和基板を実現するのに使用される。
緩和熱処理は、例えば７５０℃で１時間行われる。この処理は、最初のうちは歪みのあるアイランド９の側方膨張をもたらすことで幾分緩和されたアイランド３を形成する。７５０℃の緩和温度において、第３の群のブロックの粘度は、およそ１Ｅ１０ Ｎ．ｍ－２．ｓ－１であると推定され、第２の群のブロックの粘度は、およそ４Ｅ１０ Ｎ．ｍ－２．ｓ－１であると推定され、二酸化ケイ素でできた第１の群のブロックの粘度は、粘性ではなく、すなわちそれらは１Ｅ１２ Ｎ．ｍ－２．ｓ－１より大きい粘度を有する。したがって、７５０℃での緩和熱処理の後、第３の群のアイランドにおける歪みの緩和比率は９０％であり、第３の群のアイランドはよって、３．２４６Åの格子定数を有する。第２の群のアイランドにおける歪みの緩和比率はおよそ５０％であり、すなわち３．２１８Åの格子定数を有する。第１の群のアイランドにおける格子定数は変化せず、３．１８４Åのままである。
推定される粘度の値は、単に一例として与えられているだけである。異なる組成のブロックに関して、又は異なる緩和温度に関して、プロセスの結果において４０％から６０％の範囲の中間の粘度のブロックに配列されたアイランドの緩和比率のために、及び７０％を超えるより低い粘度のブロックに配列されたアイランドの緩和比率のために、熱処理の時間が調整される場合もある。
幾分緩和されたアイランドを被覆するＧａＮ強化層はその後、エッチングのみを通して除去され、緩和熱処理は、先に開示したものと同一条件の下に再開される。この処理の後、第１、第２及び第３の群のアイランドの格子定数はそれぞれ、およそ３．１８４Å、３．２１８Å及び３．２４８Åであり、すなわち０．００５Åの範囲内である。
幾分緩和されたＩｎＧａＮアイランド３はその後、例えば二酸化ケイ素及び窒化物の多層の組み立て層５が備わった成長媒体２に接合することによって引き継がれる。アイランドの各々において窒化物系ＬＥＤの活性層を成長させることによって、及び成長基板における機能性ＬＥＤの作製を完了することによって、特に活性層のいずれかの側にＬＥＤ接点を形成する、又はモノリシックパネルの形態でＬＥＤ接点を形成することによって、実施例１における方法又は実施例２における方法とよく似たこの方法を続けることができる。
当然のことながら、本発明は、記載される実施形態に限定されるものではなく、代替の解決策を、特許請求の範囲において規定されるような本発明の範囲を離れることなく使用することができる。

Claims (13)

  1. 多様な格子定数を有する複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法であって、以下の複数のステップ、即ち、
    媒体（７）と、前記媒体（７）上に配置されている流れ層（８）と、前記流れ層の上に配置されている複数の結晶性半導体アイランド（９）であって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群（９ａ）と、前記第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群（９ｂ）を有する、複数の結晶性半導体アイランド（９）と、を備える緩和基板（６）を準備するステップと、
    緩和されたアイランドの前記第１の群（３ａ）の前記格子定数と、緩和されたアイランドの前記第２の群（３ｂ）の前記格子定数がその後異なる値を有するために、前記緩和基板（６）を前記流れ層（８）のガラス転移温度以上の緩和温度で熱処理することで前記第１の群と前記第２の群の前記アイランドの差別化された緩和を生じさせるステップと、
    を含み、
    前記熱処理する前記ステップの前に、アイランドの前記第１の群（９ａ）が第１の歪みレベルを有し、前記第２の群（９ｂ）が前記第１のものと異なる第２の歪みレベルを有する、複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法。
  2. 多様な格子定数を有する複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法であって、以下の複数のステップ、即ち、
    媒体（７）と、前記媒体（７）上に配置されている流れ層（８）と、前記流れ層の上に配置されている複数の結晶性半導体アイランド（９）であって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群（９ａ）と、前記第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群（９ｂ）を有する、複数の結晶性半導体アイランド（９）と、を備える緩和基板（６）を準備するステップと、
    緩和されたアイランドの前記第１の群（３ａ）の前記格子定数と、緩和されたアイランドの前記第２の群（３ｂ）の前記格子定数がその後異なる値を有するために、前記緩和基板（６）を前記流れ層（８）のガラス転移温度以上の緩和温度で熱処理することで前記第１の群と前記第２の群の前記アイランドの差別化された緩和を生じさせるステップと、
    を含み、
    前記熱処理する前記ステップの前に、アイランドの前記第１の群（９ａ）が第１の歪みレベルを有し、前記第２の群（９ｂ）が前記第１のものと異なる第２の歪みレベルを有し、
    前記緩和基板（６）を準備する前記ステップが、以下の、
    異なる歪みレベルを有する第１の領域（１３ａ）と第２の領域（１３ｂ）とを有する、基本の結晶性半導体層（１２ａ、１２ｂ）のスタック（１２）の、ベース基板（１４）上での形成と、
    前記スタック（１２）の少なくとも一部の、前記媒体（７）への移動と、
    前記第１の領域（１３ａ）にアイランドの前記第１の群（９ａ）の前記アイランド（９）を形成し、前記第２の領域（１３ｂ）にアイランドの前記第２の群（９ｂ）の前記アイランド（９）を形成するための、前記スタック（１２）上でのトレンチ（４）の実施とを含む、複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法。
  3. 前記スタック（１２）内での前記トレンチ（４）の前記実施が、前記媒体（７）への前記移動の後に行われる、請求項２に記載の作製方法。
  4. 前記ベース基板（１４）上での前記スタック（１２）の前記形成が、以下の、
    異なる組成を有する複数の擬似格子整合の基本層（１２ａ、１２ｂ）の形成と、
    前記第１の領域及び前記第２の領域（１３ａ、１３ｂ）を画定するための前記基本層（１２ａ、１２ｂ）の一部の局所的な除去と、を含む、請求項２又は３に記載の作製方法。
  5. 多様な格子定数を有する複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法であって、以下の複数のステップ、即ち、
    媒体（７）と、前記媒体（７）上に配置されている流れ層（８）と、前記流れ層の上に配置されている複数の結晶性半導体アイランド（９）であって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群（９ａ）と、前記第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群（９ｂ）を有する、複数の結晶性半導体アイランド（９）と、を備える緩和基板（６）を準備するステップと、
    緩和されたアイランドの前記第１の群（３ａ）の前記格子定数と、緩和されたアイランドの前記第２の群（３ｂ）の前記格子定数がその後異なる値を有するために、前記緩和基板（６）を前記流れ層（８）のガラス転移温度以上の緩和温度で熱処理することで前記第１の群と前記第２の群の前記アイランドの差別化された緩和を生じさせるステップと、
    を含み、
    前記流れ層（８）が、前記緩和温度において第１の粘度を有するブロックの第１の群（８ａ）と、前記緩和温度において前記第１のものと異なる第２の粘度を有するブロックの第２の群（８ｂ）とで構成されており、アイランドの前記第１の群（９ａ）の前記アイランドがブロックの前記第１の群（８ａ）の前記ブロックに配置されており、アイランドの前記第２の群（９ｂ）の前記アイランドがブロックの前記第２の群（８ｂ）の前記ブロックに配置されている、複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法。
  6. 前記基板を準備する前記ステップが、以下の、
    第１の材料でできた第１の流れ層（８ａ）の、前記媒体（７）上での形成と、
    前記第１の流れ層（８ａ）における少なくとも１つのくぼみ（１０）の形成と、
    流れ層のスタックの形成を鑑みて前記第１の流れ層（８ａ）上及び前記くぼみ（１０）の中での第２の材料でできた第２の流れ層（８ｂ）の堆積と、
    前記くぼみの中以外の前記第２の層を除去するため、並びにブロックの前記第１の群（８ａ）及びブロックの前記第２の群（８ｂ）を形成するための前記スタックの平坦化と、
    を含む、請求項５に記載の作製方法。
  7. 準備する前記ステップが、以下の、
    前記流れ層に前記複数の結晶性半導体アイランド（９）を形成するステップであって、前記複数のアイランド（９）が、同じ最初の歪みレベルを有する、ステップと、
    歪みのあるアイランドの前記第１の群（９ａ）及び歪みのあるアイランドの前記第２の群（９ｂ）を形成するために、前記歪みのあるアイランド（９）を選択的に処理するステップと、
    を含む、請求項１に記載の作製方法。
  8. 多様な格子定数を有する複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法であって、以下の複数のステップ、即ち、
    媒体（７）と、前記媒体（７）上に配置されている流れ層（８）と、前記流れ層の上に配置されている複数の結晶性半導体アイランド（９）であって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群（９ａ）と、前記第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群（９ｂ）を有する、複数の結晶性半導体アイランド（９）と、を備える緩和基板（６）を準備するステップと、
    緩和されたアイランドの前記第１の群（３ａ）の前記格子定数と、緩和されたアイランドの前記第２の群（３ｂ）の前記格子定数がその後異なる値を有するために、前記緩和基板（６）を前記流れ層（８）のガラス転移温度以上の緩和温度で熱処理することで前記第１の群と前記第２の群の前記アイランドの差別化された緩和を生じさせるステップと、
    を含み、
    準備する前記ステップが、以下の、
    前記流れ層に前記複数の結晶性半導体アイランド（９）を形成するステップであって、前記複数のアイランド（９）が、同じ最初の歪みレベルを有する、ステップと、
    歪みのあるアイランドの前記第１の群（９ａ）及び歪みのあるアイランドの前記第２の群（９ｂ）を形成するために、前記歪みのあるアイランド（９）を選択的に処理するステップと、
    を含み、
    選択的に処理する前記ステップが、歪みのあるアイランドの前記第１の群（９ａ）の上では第１の厚さを有し、歪みのあるアイランドの前記第２の群（９ｂ）の上では、前記第１のものと異なる第２の厚さを有する強化層（１０）の形成を含む、複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法。
  9. 選択的に処理する前記ステップが、歪みのあるアイランドの前記第１の群（９ａ）の上での、第１の材料から形成されている強化層（１０）の形成と、歪みのあるアイランドの前記第２の群（９ｂ）の上での、前記第１のものと異なる第２の材料から形成されている強化層（１０）の形成と、を含む、請求項７又は８に記載の作製方法。
  10. 多様な格子定数を有する複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法であって、以下の複数のステップ、即ち、
    媒体（７）と、前記媒体（７）上に配置されている流れ層（８）と、前記流れ層の上に配置されている複数の結晶性半導体アイランド（９）であって、同一の最初の格子定数を有し、第１の側方膨張のポテンシャルを有するアイランドの第１の群（９ａ）と、前記第１のものと異なる第２の側方膨張のポテンシャルを有するアイランドの第２の群（９ｂ）を有する、複数の結晶性半導体アイランド（９）と、を備える緩和基板（６）を準備するステップと、
    緩和されたアイランドの前記第１の群（３ａ）の前記格子定数と、緩和されたアイランドの前記第２の群（３ｂ）の前記格子定数がその後異なる値を有するために、前記緩和基板（６）を前記流れ層（８）のガラス転移温度以上の緩和温度で熱処理することで前記第１の群と前記第２の群の前記アイランドの差別化された緩和を生じさせるステップと、
    を含み、
    準備する前記ステップが、以下の、
    前記流れ層に前記複数の結晶性半導体アイランド（９）を形成するステップであって、前記複数のアイランド（９）が、同じ最初の歪みレベルを有する、ステップと、
    歪みのあるアイランドの前記第１の群（９ａ）及び歪みのあるアイランドの前記第２の群（９ｂ）を形成するために、前記歪みのあるアイランド（９）を選択的に処理するステップと、
    を含み、
    選択的に処理する前記ステップが、前記第１の群（９ａ）の前記歪みのあるアイランドの厚さ及び／又は前記第２の群（９ｂ）の前記歪みのあるアイランドの厚さを削減することであって、それらが異なる厚さを有することを含む、複数の結晶性半導体アイランド（３ａ、３ｂ）の作製方法。
  11. 前記熱処理する前記ステップが、４００℃から９００℃の温度範囲で行われる、請求項９又は１０に記載の作製方法。
  12. 前記結晶性半導体アイランド（３ａ、３ｂ）が、ＩＩＩ－Ｎ材料から構成されている、請求項１～１１のいずれか一項に記載の作製方法。
  13. 前記第１の群（３ａ）の緩和されたアイランド及び前記第２の群（３ｂ）の緩和されたアイランドが成長媒体（５）に移動されるステップを含む、請求項１～１２のいずれか一項に記載の作製方法。
JP2019541084A 2017-03-17 2018-03-14 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用 Active JP7053055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022048947A JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
FR1752230A FR3064108B1 (fr) 2017-03-17 2017-03-17 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR1752230 2017-03-17
FR1852156 2018-03-13
FR1852155A FR3079070B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR1852156A FR3079071B1 (fr) 2018-03-13 2018-03-13 Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR1852155 2018-03-13
PCT/FR2018/050606 WO2018167426A2 (fr) 2017-03-17 2018-03-14 Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel substrat, et utilisation du substrat notamment dans le domaine des micro-ecrans d'affichage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022048947A Division JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Publications (2)

Publication Number Publication Date
JP2020512684A JP2020512684A (ja) 2020-04-23
JP7053055B2 true JP7053055B2 (ja) 2022-04-12

Family

ID=61827769

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019541084A Active JP7053055B2 (ja) 2017-03-17 2018-03-14 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
JP2022048947A Active JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022048947A Active JP7322329B2 (ja) 2017-03-17 2022-03-24 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用

Country Status (8)

Country Link
US (1) US20210210653A1 (ja)
EP (2) EP4033531B1 (ja)
JP (2) JP7053055B2 (ja)
KR (1) KR102456048B1 (ja)
CN (1) CN110447100B (ja)
SG (1) SG11201908017RA (ja)
TW (1) TWI740015B (ja)
WO (1) WO2018167426A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103627B1 (fr) * 2019-11-25 2023-03-24 Soitec Silicon On Insulator Procede de production d'un substrat comprenant une etape de traitement thermique de relaxation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049673A (ja) 2004-08-06 2006-02-16 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US20080169508A1 (en) 2007-01-11 2008-07-17 International Business Machines Corporation Stressed soi fet having doped glass box layer
JP2009055016A (ja) 2007-08-16 2009-03-12 Sharp Corp 半導体デバイスおよびその製造方法
JP2011530181A (ja) 2008-08-06 2011-12-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 歪み層の緩和

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751963B2 (ja) * 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
KR100268567B1 (ko) * 1994-10-11 2000-10-16 포만 제프리 엘 다중 파장으로 광을 발생시키기 위한 발광 다이오드의 모놀리식 어레이 및 이를 사용한 멀티 컬러 디스플레이
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device
JP2004022969A (ja) 2002-06-19 2004-01-22 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
CN101540357B (zh) * 2008-03-19 2010-09-01 中国科学院半导体研究所 控制自组织铟镓砷量子点成核的生长方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
FR2936903B1 (fr) 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8278193B2 (en) * 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
KR101081169B1 (ko) * 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
WO2011145283A1 (ja) 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN105051920A (zh) 2013-03-15 2015-11-11 索泰克公司 具有包含InGaN的有源区的半导体发光结构体及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049673A (ja) 2004-08-06 2006-02-16 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US20080169508A1 (en) 2007-01-11 2008-07-17 International Business Machines Corporation Stressed soi fet having doped glass box layer
JP2009055016A (ja) 2007-08-16 2009-03-12 Sharp Corp 半導体デバイスおよびその製造方法
JP2011530181A (ja) 2008-08-06 2011-12-15 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 歪み層の緩和

Also Published As

Publication number Publication date
EP3596756B1 (fr) 2023-02-15
JP2020512684A (ja) 2020-04-23
WO2018167426A3 (fr) 2018-11-22
CN110447100B (zh) 2023-07-18
JP7322329B2 (ja) 2023-08-08
KR102456048B1 (ko) 2022-10-19
WO2018167426A2 (fr) 2018-09-20
CN110447100A (zh) 2019-11-12
SG11201908017RA (en) 2019-10-30
KR20190123347A (ko) 2019-10-31
TWI740015B (zh) 2021-09-21
JP2022087136A (ja) 2022-06-09
EP3596756A2 (fr) 2020-01-22
US20210210653A1 (en) 2021-07-08
EP4033531B1 (fr) 2023-08-02
EP4033531A1 (fr) 2022-07-27
TW201903830A (zh) 2019-01-16

Similar Documents

Publication Publication Date Title
JP5499371B2 (ja) 歪み層の弛緩及び転写
US9379283B2 (en) Method of manufacturing nanostructure semiconductor light emitting device by forming nanocores into openings
CN102194934B (zh) 半导体发光器件及其制造方法、以及晶片及其制造方法
US11735685B2 (en) Supports for a semiconductor structure and associated wafers for an optoelectronic device
JP7322329B2 (ja) 光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
TW201248920A (en) Light emitting diode element and method for fabricating the same
TWI414021B (zh) 具有氮化銦鎵層之半導體裝置
KR101144842B1 (ko) 접합기판 제조방법
US10084011B1 (en) Growth substrate for forming optoelectronic devices, method for manufacturing such a substrate, and use of the susbstrate, in particular in the field of micro-display screens
US11081521B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
US11171256B2 (en) Process for manufacturing a plurality of crystalline semiconductor islands having a variety of lattice parameters
TWI445061B (zh) 氮化鎵基板的製作方法
KR20150132204A (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
KR20140060688A (ko) 박막 접합 기판 제조방법
KR101018760B1 (ko) 반도체 기판과 이의 제조 방법
DE102016104584A1 (de) Licht emittierende Vorrichtung und Verfahren zur Herstellung einer Licht emittierenden Vorrichtung

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7053055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150