TWI445061B - 氮化鎵基板的製作方法 - Google Patents

氮化鎵基板的製作方法 Download PDF

Info

Publication number
TWI445061B
TWI445061B TW100102407A TW100102407A TWI445061B TW I445061 B TWI445061 B TW I445061B TW 100102407 A TW100102407 A TW 100102407A TW 100102407 A TW100102407 A TW 100102407A TW I445061 B TWI445061 B TW I445061B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
substrate
single crystal
metal layer
bonding metal
Prior art date
Application number
TW100102407A
Other languages
English (en)
Other versions
TW201232623A (en
Inventor
Jian Shihn Tsang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100102407A priority Critical patent/TWI445061B/zh
Priority to US13/049,911 priority patent/US8247310B2/en
Publication of TW201232623A publication Critical patent/TW201232623A/zh
Application granted granted Critical
Publication of TWI445061B publication Critical patent/TWI445061B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

氮化鎵基板的製作方法
本發明涉及一種氮化鎵基板的製作方法。
發光二極體(Light Emitting Diode,LED)是一種可將電流轉換成特定波長範圍的光電半導體元件。發光二極體以其亮度高、工作電壓低、功耗小、易與積體電路匹配、驅動簡單、壽命長等優點,從而可作為光源而廣泛應用於照明領域。
目前,藍光發光二極體主要是使用氮化鎵材料來作為發光材料。由於氮化鎵基板製作困難且價格高昂,大部份的廠商主要使用氧化鋁基板生產藍光發光二極體晶粒。然而,由於氧化鋁基板的晶格常數(lattice constant)與氮化鎵的晶格常數不同,在成長氮化鎵薄膜時會產生晶格不匹配(lattice mismatch)的問題,使到基板與氮化鎵材料介面上產生大量的晶格缺陷與差排。為了降低晶格常數不同所造成的晶格缺陷與差排,一般是在氧化鋁基板表面成長一低溫的氮化鎵或氮化鋁鎵緩衝層(buffer layer)來減緩晶格的差異,以降低直接高溫成長時所產生的垂直方向晶格缺陷及差排密度。然而,這種方法仍會產生晶格缺陷及差排的存在。
有鑒於此,有必要提供一種具有低成本的氮化鎵基板。
一種氮化鎵基板的製作方法,其包括以下步驟:在一個氮化鎵單晶基板中形成一層離子植入層,所述離子植入層將氮化鎵單晶基板分成第一部分與第二部分;利用接合金屬層將氮化鎵單晶基板與一個輔助基板連接在一起;加熱使離子植入層斷裂,使氮化鎵單晶基板的第二部分與輔助基板分離,並在輔助基板的表面留下氮化鎵單晶基板的第一部分,從而形成氮化鎵基板。
由於氮化鎵單晶基板的晶體品質較好,利用離子植入的方法從氮化鎵單晶基板中分離出氮化鎵單晶基板的第一部分,並利用該部分氮化鎵薄膜來生長氮化物系半導體材料,所生長的氮化物系半導體材料的晶格缺陷將較少。又由於氮化鎵單晶基板的生產成本較高,一個氮化鎵單晶基板可分離出多層氮化鎵薄膜,充分利用每一層氮化鎵薄膜去生長氮化物系半導體材料,這無疑會降低氮化物系發光二極體晶粒的生產成本。
110‧‧‧氮化鎵單晶基板
111‧‧‧第一部分
112‧‧‧第二部分
120‧‧‧覆蓋層
130‧‧‧離子植入層
140‧‧‧第一接合金屬層
210‧‧‧輔助基板
220‧‧‧第二接合金屬層
310‧‧‧接合金屬層
150‧‧‧氮化鎵薄膜
圖1係本發明實施例所提供的氮化鎵單晶基板的截面示意圖。
圖2係在圖1上形成覆蓋層的截面示意圖。
圖3係在圖2上形成離子植入層的截面示意圖。
圖4係在圖3上形成第一接合金屬層的截面示意圖。
圖5係本發明實施例所提供的輔助基板的截面示意圖。
圖6係將氮化鎵單晶基板與輔助基板相連接的截面示意圖。
圖7係加熱使離子植入層分解從而使氮化鎵單晶基板與輔助基板分離的截面示意圖。
圖8係對氮化鎵單晶基板遺留在輔助基板上的第一部分進行表面處理後的截面示意圖。
圖1-圖8為本發明的氮化鎵基板的製作過程示意圖。
如圖1所示,首先提供一個氮化鎵單晶基板110。該氮化鎵單晶基板110可藉由氫化物氣相外延生長(Hydride Vapor Phase Epitaxy,HVPE)、氨熱法(Ammonothermal Method)或者金屬有機化合物化學氣相沈積(Metal-organic Chemical Vapor DePosition,MOCVD)的方法製成。該氮化鎵單晶基板110的厚度在幾十微米到幾百微米的範圍內。優選地,該氮化鎵單晶基板110的厚度為20微米到500微米之間。
如圖2所示,在氮化鎵單晶基板110上形成一層覆蓋層120。該覆蓋層120可以是氮化矽(Si3N4、SiNx)或者是氧化矽(SiO2、SiOx)。該覆蓋層120用以控制表面潔淨度,後續離子植入過程中的離子植入深度與覆蓋層120的厚度有關。覆蓋層120的厚度越薄,則離子植入的深度越深。
如圖3所示,在氮化鎵單晶基板110形成有覆蓋層120的表面進行離子植入,從而在氮化鎵單晶基板110中形成一層離子植入層130。所述離子植入層130將氮化鎵單晶基板110分成第一部分111與 第二部分112。在本實施例中,所植入的離子為氫離子,植入的能量大於100keV,植入的濃度大於1×1015cm-2,即每平方釐米的半導體材料表面,氫離子植入的數量大於1×1015個。並且,離子植入層130在氮化鎵單晶基板110上植入的深度大於1微米,即第一部分111的厚度大於1微米。離子植入的能量與深度有關,且離子植入的濃度對晶格中原子鍵結的破壞程度有關。離子植入的濃度越高,晶格破壞的程度越高,即原子鍵結結合力變弱。
如圖4所示,在覆蓋層120上形成一層第一接合金屬層140。該第一接合金屬層140可以是鉻金屬材料(Chromium),其藉由電子束蒸鍍、等離子蒸鍍等方式形成在覆蓋層120上。
如圖5所示,另外提供一個輔助基板210,該輔助基板210可以是矽(Si)基板、氧化鋁(Al2O3)基板或者是氮化鋁(AlN)基板。然後在輔助基板210上形成一層第二接合金屬層220。該第二接合金屬層220亦可以是鉻金屬材料,其藉由電子束蒸鍍、等離子蒸鍍等方式形成在輔助基板210上。
如圖6所示,將第一接合金屬層140與第二接合金屬層220相互結合,從而形成接合金屬層310使氮化鎵單晶基板110與輔助基板210連接在一起。在第一接合金屬層140與第二接合金屬層220結合的同時可進行熱處理,以加強第一接合金屬層140與第二接合金屬層220之間的結合力。另外,所述熱處理的過程可以在含氨氣的環境下進行。在較高的溫度下,所述氨氣使金屬氮化,形成金屬氮化物,如鉻金屬經氮化後形成氮化鉻。該金屬氮化物的形成可降低第一接合金屬層140以及輔助基板210接合時對氮化鎵單 晶基板110晶格結構的影響。
如圖7所示,加熱使離子植入層130斷裂。由於在高濃度的離子植入區域中氮化鎵單晶基板110的原子鍵結被破壞,因此鍵結結合力較弱,使其容易在高溫下形成空穴而產生斷裂,從而使氮化鎵單晶基板110的第二部分112與輔助基板210脫離,並在輔助基板210的表面留下氮化鎵單晶基板110的第一部分111,從而形成具有輔助基板210的氮化鎵基板。
如圖8所示,根據需要,在輔助基板210的表面留下氮化鎵單晶基板110的第一部分111後,可以對遺留在輔助基板表面的氮化鎵單晶基板110的第一部分111進行研磨、拋光或者化學機械研磨(Chemical Mechanical Polish,CMP)。氮化鎵單晶基板110的第一部分111經研磨、拋光後,形成厚度不小於100nm的氮化鎵薄膜150,用以繼續生長氮化物系半導體材料。在後續的過程中,氮化物系半導體材料可在具有輔助基板210的氮化鎵薄膜150表面上進行生長。
由於氮化鎵單晶基板110與氮化物系半導體材料具有較好的晶格匹配性能,因而在氮化鎵單晶基板110上生長的氮化物系半導體材料將具有較少的晶格缺陷。然而,氮化鎵單晶基板110的製作過程較為複雜,其成本較高。若直接採用氮化鎵單晶基板110作為基板生長氮化物系半導體材料從而形成發光二極體晶粒,其成本亦較高。而在本發明的上述實施例中,首先在氮化鎵單晶基板110上形成一層離子植入層130。然後將氮化鎵單晶基板110與輔助基板210相結合。最後加熱使離子植入層130斷裂從而在輔助基 板210表面遺留下氮化鎵單晶基板110的第一部分111。該第一部分111即為形成輔助基板210表面的一層氮化鎵薄膜。利用從氮化鎵單晶基板110分割下來的部分氮化鎵薄膜150用以生長氮化物系半導體材料,由於上述氮化鎵薄膜是從氮化鎵單晶基板110中分割出來的,其必然會保留氮化鎵單晶基板110晶體品質較好的優點,從而使在氮化鎵薄膜150表面上生長的氮化物系半導體材料具有較少的晶格缺陷。並且,由於一個氮化鎵單晶基板110可分割成多個氮化鎵薄膜,並利用該多個氮化鎵薄膜分別生長氮化物系半導體材料,相應地,所制得的發光二極體晶粒的生產成本亦降低。
根據需要,在離子植入完成即離子植入層130形成在氮化鎵單晶基板110後,可以去除覆蓋層120。然後直接在氮化鎵單晶基板110的表面形成第一接合金屬層140。然後再繼續後續的過程。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
120‧‧‧覆蓋層
140‧‧‧第一接合金屬層
210‧‧‧輔助基板
220‧‧‧第二接合金屬層
310‧‧‧接合金屬層
150‧‧‧氮化鎵薄膜

Claims (11)

  1. 一種氮化鎵基板的製作方法,其包括以下步驟:在一個氮化鎵單晶基板中形成一層離子植入層,所述離子植入層將氮化鎵單晶基板分成第一部分與第二部分;利用接合金屬層將氮化鎵單晶基板與一個輔助基板連接在一起;加熱使離子植入層斷裂,使氮化鎵單晶基板的第二部分與輔助基板分離,並在輔助基板的表面留下氮化鎵單晶基板的第一部分,從而形成氮化鎵基板;其中,利用接合金屬層將將氮化鎵單晶基板與輔助基板連接在一起的步驟包括:在氮化鎵單晶基板的表面形成一層第一接合金屬層;在輔助基板表面形成一層第二接合金屬層;使第一接合金屬層與第二接合金屬層結合形成接合金屬層。
  2. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,離子植入層的形成過程包括:在氮化鎵單晶基板表面形成一層覆蓋層;在氮化鎵單晶基板的形成有覆蓋層的表面進行離子植入,形成離子植入層。
  3. 如申請專利範圍第2項所述之氮化鎵基板的製作方法,其中,在離子植入層形成後,去除所述覆蓋層。
  4. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,所述離子植入層中所植入的離子為氫離子。
  5. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,所述離子植入層在氮化鎵單晶基板中植入的深度大於1微米。
  6. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,在第一接合金屬層與第二接合金屬層結合的同時對第一接合金屬層與第二接合金屬層層進行熱處理。
  7. 如申請專利範圍第6項所述之氮化鎵基板的製作方法,其中,所述熱處理的過程在含氨氣的環境下進行,從而使第一接合金屬層與第二接合金屬層氮化。
  8. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,所述輔助基板選自矽基板、氧化鋁基板與氮化鋁基板其中之一。
  9. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,在輔助基板的表面留下氮化鎵單晶基板的第一部分後,對輔助基板的表面的氮化鎵單晶基板的第一部分進行研磨、拋光或者化學研磨處理,形成一後續供外延生長用的氮化鎵薄膜。
  10. 如申請專利範圍第9項所述之氮化鎵基板的製作方法,其中,所述氮化鎵薄膜的厚度不小於100nm。
  11. 如申請專利範圍第1項所述之氮化鎵基板的製作方法,其中,所述第一接合金屬層與第二接合金屬層為鉻金屬材料製成。
TW100102407A 2011-01-24 2011-01-24 氮化鎵基板的製作方法 TWI445061B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100102407A TWI445061B (zh) 2011-01-24 2011-01-24 氮化鎵基板的製作方法
US13/049,911 US8247310B2 (en) 2011-01-24 2011-03-17 Method for making gallium nitride substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100102407A TWI445061B (zh) 2011-01-24 2011-01-24 氮化鎵基板的製作方法

Publications (2)

Publication Number Publication Date
TW201232623A TW201232623A (en) 2012-08-01
TWI445061B true TWI445061B (zh) 2014-07-11

Family

ID=46544473

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102407A TWI445061B (zh) 2011-01-24 2011-01-24 氮化鎵基板的製作方法

Country Status (2)

Country Link
US (1) US8247310B2 (zh)
TW (1) TWI445061B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites

Also Published As

Publication number Publication date
US8247310B2 (en) 2012-08-21
US20120190172A1 (en) 2012-07-26
TW201232623A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
JP5031365B2 (ja) エピタキシャル成長層の形成方法
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
US20100291719A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP2010103424A (ja) 半導体発光素子の製造方法
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
KR20070010067A (ko) 산화갈륨 단결정 복합체 및 그 제조방법 및 산화갈륨단결정 복합체를 사용한 질화물 반도체막의 제조방법
US20120252191A1 (en) Gallium nitride semiconductor device on soi and process for making same
US20200258741A1 (en) Multi-deposition process for high quality gallium nitride device manufacturing
WO2007136064A1 (ja) 半導体発光素子及びその製造方法
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
CN111009602A (zh) 具有2d材料中介层的外延基板及制备方法和制作组件
CN110544623B (zh) 利用多离子注入的氮化镓基板的制造方法
JP2017059598A (ja) ウェーハ及び半導体装置
TW201413783A (zh) 碳化矽紋層
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
TWI445061B (zh) 氮化鎵基板的製作方法
US20130093063A1 (en) Bonded substrate and method of manufacturing the same
US20130029473A1 (en) Method of cleaving substrate and method of manufacturing bonded substrate using the same
WO2009119159A1 (ja) 光デバイス用基板及びその製造方法
JP2013098572A (ja) 薄膜接合基板の製造方法
CN101355124B (zh) 具有低缺陷密度的半导体发光组件及其制造方法
JP4711057B2 (ja) 化合物半導体ウェーハおよびその製造方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees