JP2005047792A - 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法 - Google Patents

微細構造、特にヘテロエピタキシャル微細構造およびそのための方法 Download PDF

Info

Publication number
JP2005047792A
JP2005047792A JP2004150941A JP2004150941A JP2005047792A JP 2005047792 A JP2005047792 A JP 2005047792A JP 2004150941 A JP2004150941 A JP 2004150941A JP 2004150941 A JP2004150941 A JP 2004150941A JP 2005047792 A JP2005047792 A JP 2005047792A
Authority
JP
Japan
Prior art keywords
microstructure
epitaxial layer
layer
holding structure
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004150941A
Other languages
English (en)
Inventor
Bruce Faure
フォーレ ブルース
Fabrice Letertre
ルタートル ファブリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005047792A publication Critical patent/JP2005047792A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 本発明は、高い結晶の品質と高い表面平滑性とを有する微細構造、特にヘテロエピタキシャル微細構造の、より効率の良い製造方法を提供すること、及び効率良く製造できる平坦表面を有する高品質微細構造を提供することである。
【解決手段】本発明は、微細構造、特にエピタキシャル層が保持構造の面上に形成されるヘテロエピタキシャル微細構造の製造方法であって、前記保持構造の面が、エピタキシャル層を形成する前に該保持構造を分割することにより生じせしめられるものであることを特徴とするヘテロエピタキシャル微細構造の製造方法、及び微細構造、特にエピタキシャル層がその上に形成されるところの面を有する保持構造を含むヘテロエピタキシャル微細構造であって、前記保持面が分割によって形成された面であることを特徴とする微細構造に関する。
【選択図】 図9

Description

本発明は、微細構造、特にエピタキシャル層が保持構造(carrier structure)の面上に形成されるヘテロエピタキシャル微細構造を製造する方法に関する。さらに本発明は、微細構造、特にエピタキシャル層がその上に形成される面を有する保持構造を含むヘテロエピタキシャル微細構造に関する。
α−Al基板上にエピタキシャル窒化ガリウム層を有する結晶性微細構造を製造することが、従来技術から知られており、そこでは、窒化アルミニウム・バッファ層が、窒化ガリウムとα−Alとの間で、これらの材料間での格子定数の不一致を緩和するために用いられている。さらに、炭化ケイ素、シリコン、または窒化ガリウム・エピタキシーと相性の良いその他の材料のベース基板上に、バッファ層の有無によらず窒化ガリウム層を設けることもできる。
また、平坦表面上にエピタキシャル成長によってSiGe層を形成することも知られている。
このような微細構造を形成するためには、良好な結晶の品質の堆積層を得るためにベース基板の平滑に仕上げられた表面が必要である。従って、非常に低い表面粗さを得るために、長く効率の低い研磨工程で、相当するベース基板表面を準備する必要があった。そのような研磨工程は、SiCのような硬い材料を研磨する必要がある場合に特に困難である。
炭化ケイ素のような、薄く、非常に硬い材料は、非常に低い効率でしか研磨することができない。それらには通常、大きな表面粗さと表面の引っかき傷のような欠陥とがあり、このことが、高品質のヘテロエピタキシャル構造(窒化ガリウム層を有する構造等)を製造するのにSiC基板は適していないという見方につながっていた。
従って、本発明の目的は、高い結晶の品質と高い表面平滑性とを有する微細構造、特にヘテロエピタキシャル微細構造の、より効率の良い製造方法を提供すること、および効率良く製造できる平坦表面を有する高品質微細構造を提供することにある。
この目的は、上記の種類の方法であって、保持構造の面が、エピタキシャル層を形成する前に該保持構造を分割することにより生じせしめられるものにより解決される。驚くべきことに、前記分割面(通常大きな表面粗さを有する)は、高い結晶品質および良好な平滑性を有するエピタキシャル層を形成するのに特に好適である。発明の方法は、分割しただけの保持構造だけでなく、処理がなされた分割保持構造も、微細構造を製造するために必要とされる時間と労力を減らす、エピタキシャル層を用意するための基礎構造として使用できるという利点を有している。
本発明の好適な実施形態においては、分割保持面が、種(species)の保持構造への注入と、該注入がなされた構造の熱アニーリングとを含む分割工程により生じせしめられる。この方法によれば、分割保持面の特性は、用いられる注入線量、選択される種、用いられるバッキング方法、またはアニールのパラメータ等の、分割工程のパラメータであり前記面の一定の形態につながるものを調節することにより制御できる。最終的な分割は、機械的な工程を伴ってもよい。
本発明の好ましい実施例においては、エピタキシャル層が、窒化アルミニウム、窒化ガリウムアルミニウム、シリコンゲルマニウム、ゲルマニウム、InGaNおよび窒化ガリウムからなる群の少なくとも1つの材料を含む。これらの層は、分割保持面上に特に良く成長することが判明した。
さらに有利であるのは、保持構造が、サファイヤ、炭化ケイ素、シリコン、ヒ化ガリウム、没食子酸リチウム、リン化インジウム、ゲルマニウム、アルミン酸リチウム、ZnO、窒化アルミニウムおよび窒化ガリウムからなる群の少なくとも1つの材料を含む場合である。これらの材料は、容易に分割でき、しかもその上に結晶層をエピタキシャルに形成するのに適している。
好ましくは、エピタキシャル層を、第2エピタキシャル層がその上に形成されるところのバッファ層として用いる。バッファ層によって、保持基板と第2エピタキシャル層との間の格子定数の不一致を軽減でき、第2エピタキシャル層を高い品質で形成できるようになる。
本発明の有益な変形においては、第2エピタキシャル層が、窒化ガリウムを含む。この方法は、多くの電子的および光電子的装置に対して非常に魅力的になりうる高品質微細構造をもたらす。本発明の方法により形成し得るほぼ完全な窒化ガリウムの広い直接バンドギャップによって、その微細構造は、例えば短波長の発光体や検出器に適したものになる。また、その良好な熱的安定性は、高温、高出力電子装置のために有利である。窒化ガリウムは、合金としてInGaN、および/またはAlGaNと組み合わせるか、または、共に第2エピタキシャル層を形成する材料の層と組み合わせることができる。
本発明のより有益な変形においては、第2エピタキシャル層が、緩和されたシリコンゲルマニウムを含む。GeSiは、共に第2エピタキシャル層を形成する歪んだシリコンやゲルマニウム等の他の材料層と組み合わせることができる。
本発明の目的はさらに、微細構造、特に上記の種類のヘテロエピタキシャル微細構造であって、保持面が分割によって形成されたものによっても解決される。
どんな分割面でも通常は大きな表面粗さを有しているが、特にこの面は、エピタキシャル層をその上に高品質で生じさせるのに驚くほど非常に好適である。このエピタキシャル層は、分割保持面上に非常に簡単に、かつ結果的に薄く形成することができ、微細構造を高い効率で製造できる。
本発明の好ましい実施例においては、保持構造が、サファイヤ、炭化ケイ素、シリコン、ヒ化ガリウム、没食子酸リチウム、アルミン酸リチウム、ZnO、窒化アルミニウム、ゲルマニウム、リン化インジウムおよび窒化ガリウムからなる群の少なくとも1つの材料を含む。これらの材料は良好な分割特性を呈し得て、エピタキシャル層をその上に高品質で形成できるところの分割保持面をもたらす。この特定の材料のいくつかはさらに、窒化ガリウム・エピタキシーに対して相性の良い材料であるという利点を有し、これらは良好な結晶性でエピタキシャル窒化ガリウムを形成するのに効果的となりうる。
本発明の更なる有利な実施形態においては、エピタキシャル層が、窒化アルミニウム、窒化ガリウムアルミニウム、InGaNおよび窒化ガリウムからなる群の少なくとも1つの材料を含む。これらの材料は、分割保持面上で非常に良い成長特性を示す。
本発明の好ましい変形によれば、分割面は、RMS値が約5〜150オングストローム、特には20〜100オングストロームあるいは20〜60オングストロームである表面粗さを有する。この粗さにより、非常に良好な核形成がなされ、この面上でのエピタキシャル層の高品質な成長を提供できる。
特に好ましいのは、保持構造が複合構造であり、少なくともベース・ウェーハと、前記分割面を有する単結晶最上層とを含む場合である。この微細構造において、結晶最上層は、ベース・ウェーハとエピタキシャル層との間の格子定数の不一致に起因する歪みを非常によく吸収できる。
本発明のさらなる有利な実施形態においては、エピタキシャル層が、第2エピタキシャル層がその上に形成されるところのバッファ層である。そのようなバッファ層は、保持構造と第2エピタキシャル層との間の格子定数の不一致を補償するために特に好ましい。
好ましくは、エピタキシャル層は窒化ガリウムを含む。この材料は非常に良い電子的特性を有し、得られる微細構造を、多くの電子的および光電子的装置において容易に利用できるようになる。
本発明は、添付の図面を参照してなされる以下の詳細な説明からより明らかとなるであろう。
図1から図10は、本発明による微細構造の一実施形態を作製するための代表的な工程を概略的に示している。
図1は、本発明において適用される保持構造を形成するのに用いられる基板を示している。図1の基板は、サファイヤ、炭化ケイ素、シリコン、ヒ化ガリウム、没食子酸リチウム、アルミン酸リチウム、酸化亜鉛、窒化アルミニウムまたは窒化ガリウムのウェーハ6を含む。示される実施形態において、酸化物層8’は、ウェーハ6上に形成される。他の実施形態(図示せず)においては、この酸化物層8’は、省略できるかまたは他の絶縁材料からなるものとすることができる。
図2は、本発明において適用される保持構造を形成するのに用いられる別の基板を示している。図2の基板は、表面に酸化物層8を有するウェーハ7からなる。他の実施形態(図示せず)において、この酸化物層8は、省略できるかまたは他の絶縁材料からなるものとすることができる。
酸化物層8を通して、種4、例えば水素イオンおよび/または希ガスがウェーハ7に注入される。注入された種の線量およびエネルギーは、注入された種4の濃度ピークがウェーハ7の特定の深さdに形成されるように調節され、この深さdまたはその近くでイオン注入11によりもたらされる脆弱化層を形成する。
図3は、図1および図2に示す基板からなる接着ウェーハ対を示している。該ウェーハ対は、本発明において適用される保持構造を形成するための基礎構造14として用いられる。基礎構造14は、間の絶縁体層8,8’を用いて接着された2枚のウェーハ6,7からなる。本発明の他の実施形態(図示せず)においては、ウェーハ6、7は直接接着され、絶縁体層8、8’は省略できる。
図4は、アニール工程中の図3の構造体を示しており、該アニール工程では、急速熱アニーリングに用いるあらゆる設備や加熱炉等の加熱環境10内で基礎構造14がアニールされる。温度やアニール時間の影響によって、分割の原因となる可能性のある原子注入によってもたらされた欠陥層11で、注入がなされた基礎構造14が脆弱化することになる。この領域11に沿って分割することにより、保持構造1と残りのウェーハ部分9(本発明のための保持構造としても使用可能)とが形成される。
図5は、ウェーハ6と絶縁体層8,8’と前のウェーハ7の残留部分7’とからなる、分割保持構造1を示している。保持構造1は、比較的粗いが一様である分割面3を有している。その粗さの代表的なRMS値は約5〜150オングストロームであり、特には20〜100オングストロームあるいは20〜60オングストロームである。
図6は、図4の分割工程によって形成された別の保持構造9を示している。保持構造9は、前のウェーハ7の残りの部分からなり、大きいながら一様である表面粗さを持つ面3’を有している。
本発明の更なる実施形態(図示せず)において、分割面3の粗さは、分割の後や、面3上に結晶層を成長させる前の付加的な工程によって減らすことができる。この付加的な工程は、酸化および脱酸、化学的機械的研磨、ガスクラスタによるエッチング、イオンビーム若しくは反応性イオンエッチング、HCLスムージング、またはこれらの工程の少なくとも2つの組合せでよい。例えば、面3は、その後に酸化物が除去される熱酸化によって処理してもよく、該面は、最後の化学的機械的研磨で一定程度まで仕上げられる。このようにして、面3の粗さは、広い範囲の粗さ値に渡って調節できる。
該粗さのパワースペクトル分布は、分割のパラメータおよび/または分割に続く処理工程によって形作られる。
分割面3の粗さは、分割直後においても、比較的一様である。分割面3が少なくとも1つの上記付加的な工程で処理された場合、その表面粗さは、分割しただけの面の高い粗さ値から低い粗さ値(面3の全体的な粗さの均一性は保たれている)に調節される。
熱処理、イオン処理、または化学的機械的研磨の後、保持面3は、最高で分割直後の分割面3の粗さ値までで、RMS値が約5オングストロームの粗さを有する。
図7は、保持構造1の粗い保持面3上に層2をエピタキシャル成長させることで形成された微細構造12を示している。エピタキシャル層2は、窒化アルミニウム、窒化ガリウムアルミニウムまたは窒化ガリウムからなる。エピタキシャル層2は、約20nmから500nmまでの厚みを有し、バッファ層となりうる。
図8は、図6の保持構造9を示しており、保持構造上には多結晶層2’が粗い保持面3’上に形成されている。エピタキシャル層2’は、窒化アルミニウム、窒化ガリウムアルミニウムまたは窒化ガリウムからなる。エピタキシャル層2’は、20nmから500nmまでの厚みを有する。
必要に応じて、エピタキシャル層2の成長とエピタキシャル層5の成長との間に、化学的機械的研磨工程を加えることができる。
図9は、図7の微細構造12のエピタキシャル層2上に単結晶第2エピタキシャル層5を成長させることによって形成される更なる微細構造13を示している。第2エピタキシャル層5は、窒化ガリウムからなる。この第2エピタキシャル層5は、非常に良い結晶性および非常に低い粗さの表面15を有する。第2エピタキシャル層5の二乗平均値平方根(RMS)値は、代表的には0.5ないし4オングストロームである。
図10は、図8の微細構造12’のエピタキシャル層2’上に単結晶第2エピタキシャル層5’を成長させることによって形成される更なる微細構造13’を示している。第2エピタキシャル層5’は、窒化ガリウムからなり、非常に良い結晶性および非常に低い度合いの粗さの表面15’を有する。第2エピタキシャル層5’の二乗平均値平方根(RMS)値は、代表的には0.5ないし4オングストロームである。
本発明の一実施形態による方法の例を、図5、図7および図9を参照して以下に説明する。
図5は、それから本方法が始まるところの、分割しただけの保持構造1を示している。従来技術においてエピタキシャル成長に使用される基板の非常に滑らかな表面と比較して、保持構造1の面3は、分割した後に処理されていないままである。これは、この面3が研磨されない、そうでなければ面3の表面粗さを減らすための処理がなされないことを意味している。しかしこれは、分割後の、その面3の洗浄等のさらなる工程のいかなるものも除外するものではない。
本発明の他の実施形態(図示せず)においては、面3は表面粗さを減らすために、分割後に処理がなされる。表面の処理は、熱酸化および酸化物除去、化学的機械的研磨、ガスクラスタによるエッチング、イオンビーム若しくは反応性イオンエッチング、またはこれらの工程の組合せを用いて行う。
図7に示すように、エピタキシャル層2(例えば窒化アルミニウム層)は、面3の大きい表面粗さに関わらず、粗いが均一な面3上に特によく成長する。該分割面3の特性は、単結晶第2エピタキシャル層5をその上に成長させるための非常に良い基礎を形成する多結晶バッファ層2を成長させるのに有効である。
図9を参照して、図7に示した微細構造12の第2エピタキシャル層は、該エピタキシャル層2上に単結晶第2エピタキシャル層5を形成するためのバッファ層として働く。エピタキシャル・バッファ層2は、保持構造1の残留部分7’と成長させられる第2エピタキシャル層5との間の格子定数の不一致を吸収する。この方法によって、第2エピタキシャル層5の非常に高い結晶の品質および非常に滑らかな表面15が得られる。
具体的には、結果として生じる微細構造13は、好ましくは、α−AlまたはSiCベースのウェーハ6、その上の二酸化シリコン絶縁体層8,8’、および更なるα−Alウェーハ7の残留部分7’からなる。該層7’の分割面3上に、薄い窒化アルミニウム層2が形成され、その上の層は単結晶窒化ガリウム層5である。
本発明において適用される保持構造を形成するのに用いられる基板の一つを示している。 本発明において適用される保持構造を形成するのに用いられる別の基板を示しており、基板は注入がなされている。 本発明において適用される保持構造を形成するのに用いられる、図1および図2に示した基板からなる接着ウェーハ対を示している。 本発明において適用される分割保持構造を形成するのに用いられるアニール工程中の、図3の接着ウェーハ対を示している。 本発明のための保持構造として用いられる、図4の接着ウェーハ対の一分割部分を示している。 本発明のための別の保持構造として用いられる、図4の接着ウェーハ対の他方の分割部分を示している。 微細構造を形成するために保持構造上にエピタキシャル・バッファ層を形成した後の、図5の保持構造を示している。 他の微細構造を形成するために保持構造上にエピタキシャル・バッファ層を形成した後の、図6の保持構造を示している。 微細構造上に単結晶第2エピタキシャル層を形成した後の、図7の微細構造を示している。 微細構造上に単結晶第2エピタキシャル層を形成した後の、図8の微細構造を示している。
符号の説明
1…保持構造、2…エピタキシャル・バッファ層、3…面、4…種、5…エピタキシャル層、6,7…ウェーハ、7…残留部分、8,8’…絶縁体層、9…保持構造、11…領域、12,13…微細構造、14…基礎構造、15…表面

Claims (15)

  1. 微細構造、特にエピタキシャル層(2)が保持構造(1)の面(3)上に形成されるヘテロエピタキシャル微細構造の製造方法であって、
    前記保持構造(1)の前記面(3)が、前記エピタキシャル層(2)を形成する前に前記保持構造(1)を分割することにより生じせしめられるものであることを特徴とする製造方法。
  2. 前記分割保持面(3)が、種(4)の前記保持構造(1)への注入と、該注入がなされた構造の熱アニーリングとを含む分割工程により生じせしめられることを特徴とする請求項1に記載の製造方法。
  3. 前記エピタキシャル層(2)が、窒化アルミニウム、窒化ガリウムアルミニウム、シリコンゲルマニウム、ゲルマニウム、InGaNおよび窒化ガリウムからなる群の少なくとも1つの材料を含むことを特徴とする請求項1または2に記載の製造方法。
  4. 前記保持構造(1)が、サファイヤ、炭化ケイ素、シリコン、ヒ化ガリウム、没食子酸リチウム、リン化インジウム、ゲルマニウム、アルミン酸リチウム、ZnO、窒化アルミニウムおよび窒化ガリウムからなる群の少なくとも1つの材料を含むことを特徴とする請求項1〜3のいずれか1項に記載の製造方法。
  5. 前記エピタキシャル層(2)を、第2エピタキシャル層(5)がその上に形成されるところのバッファ層として用いることを特徴とする請求項1〜4のいずれか1項に記載の製造方法。
  6. 前記第2エピタキシャル層(5)を形成する前に化学的機械的研磨工程を行うことを特徴とする請求項1〜5のいずれか1項に記載の製造方法。
  7. 前記第2エピタキシャル層(5)が、窒化ガリウムを含むことを特徴とする請求項5に記載の製造方法。
  8. 前記第2エピタキシャル層が、緩和されたGeSiを含むことを特徴とする請求項5に記載の製造方法。
  9. 微細構造、特にエピタキシャル層(2)がその上に形成されるところの面(3)を有する保持構造(1)を含むヘテロエピタキシャル微細構造であって、
    前記保持面(3)が分割によって形成された面であることを特徴とする微細構造。
  10. 前記保持構造(1)が、サファイヤ、炭化ケイ素、シリコン、ヒ化ガリウム、没食子酸リチウム、アルミン酸リチウム、ZnO、ゲルマニウム、窒化アルミニウム、リン化インジウムおよび窒化ガリウムからなる群の少なくとも1つの材料を含むことを特徴とする請求項9に記載の微細構造。
  11. 前記エピタキシャル層(2)が、窒化アルミニウム、窒化ガリウムアルミニウム、シリコンゲルマニウム、ゲルマニウムおよび窒化ガリウムからなる群の少なくとも1つの材料を含むことを特徴とする請求項9または10に記載の微細構造。
  12. 前記分割保持面(3)が、RMS値が約5〜150オングストローム、特には20〜100オングストロームあるいは20〜60オングストロームである表面粗さを有することを特徴とする請求項9〜11のいずれか1項に記載の微細構造。
  13. 前記保持構造(1)が、少なくともベース・ウェーハ(6)と、前記分割面(3)を有する単結晶最上層(7’)とを含む複合構造であることを特徴とする請求項9〜12のいずれか1項に記載の微細構造。
  14. 前記エピタキシャル層(2)が、第2エピタキシャル層(5)がその上に形成されるところのバッファ層であることを特徴とする請求項9〜13のいずれか1項に記載の微細構造。
  15. 前記第2エピタキシャル層(5)が、窒化ガリウムを含むことを特徴とする請求項14に記載の微細構造。
JP2004150941A 2003-05-27 2004-05-20 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法 Withdrawn JP2005047792A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03291284A EP1482549B1 (en) 2003-05-27 2003-05-27 Method of fabrication of a heteroepitaxial microstructure

Publications (1)

Publication Number Publication Date
JP2005047792A true JP2005047792A (ja) 2005-02-24

Family

ID=33104212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150941A Withdrawn JP2005047792A (ja) 2003-05-27 2004-05-20 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法

Country Status (5)

Country Link
US (3) US6946317B2 (ja)
EP (1) EP1482549B1 (ja)
JP (1) JP2005047792A (ja)
AT (1) ATE504082T1 (ja)
DE (1) DE60336543D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012147436A1 (ja) * 2011-04-25 2012-11-01 住友電気工業株式会社 GaN系半導体デバイスの製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 SiCモニタウェハ製造方法
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US9011598B2 (en) 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
US7759699B2 (en) * 2005-07-06 2010-07-20 International Rectifier Corporation III-nitride enhancement mode devices
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
JP5180189B2 (ja) 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
DE102009057020B4 (de) 2009-12-03 2021-04-29 Solaero Technologies Corp. Wachstumssubstrate für invertierte metamorphe Multijunction-Solarzellen
WO2011146015A1 (en) 2010-05-18 2011-11-24 Agency For Science, Technology And Research Method of forming a light emitting diode structure and a light emitting diode structure
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP2013089741A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体装置、半導体基板、半導体装置の製造方法、及び半導体基板の製造方法
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079533B1 (fr) * 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR3079531B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
CN113223928B (zh) * 2021-04-16 2024-01-12 西安电子科技大学 一种基于转移键合的氧化镓外延生长方法
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4011580A (en) * 1973-05-30 1977-03-08 U.S. Philips Corporation Integrated circuit
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
US5709577A (en) * 1994-12-22 1998-01-20 Lucent Technologies Inc. Method of making field emission devices employing ultra-fine diamond particle emitters
US6114188A (en) 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
JPH1012547A (ja) 1996-06-19 1998-01-16 Asahi Chem Ind Co Ltd 半導体基板の製造方法
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US5880491A (en) 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
FR2787919B1 (fr) 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2000223682A (ja) 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2003517726A (ja) 1999-09-20 2003-05-27 アンバーウェーブ システムズ コーポレイション 緩和シリコンゲルマニウム層の作製方法
JP3568112B2 (ja) * 1999-12-27 2004-09-22 豊田合成株式会社 半導体基板の製造方法
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6869806B2 (en) * 2002-03-14 2005-03-22 Wisys Technology Foundation, Inc. Method and apparatus for the production of a semiconductor compatible ferromagnetic film
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012147436A1 (ja) * 2011-04-25 2012-11-01 住友電気工業株式会社 GaN系半導体デバイスの製造方法
US8633087B2 (en) 2011-04-25 2014-01-21 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based semiconductor device

Also Published As

Publication number Publication date
ATE504082T1 (de) 2011-04-15
DE60336543D1 (de) 2011-05-12
EP1482549A1 (en) 2004-12-01
US7646038B2 (en) 2010-01-12
US20050266626A1 (en) 2005-12-01
EP1482549B1 (en) 2011-03-30
US7288430B2 (en) 2007-10-30
US20080210975A1 (en) 2008-09-04
US6946317B2 (en) 2005-09-20
US20040241975A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
JP5498163B2 (ja) 多層半導体ウエハ及びその製造方法並びに素子
US8383495B2 (en) Semiconductor layer structure and method for fabricating a semiconductor layer structure
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
WO2015199180A1 (ja) ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板
JP2007096274A (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP2006143581A (ja) 窒化ガリウム単結晶厚膜およびその製造方法
US8008181B2 (en) Propagation of misfit dislocations from buffer/Si interface into Si
US7605055B2 (en) Wafer with diamond layer
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
CN101724910A (zh) 消除GaN厚膜材料表面缺陷的方法
US7572331B2 (en) Method of manufacturing a wafer
JP2008207968A (ja) 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
EP1675166A2 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JP2004343052A (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
JP2010037139A (ja) 半導体基板の製造方法
KR20240088776A (ko) 헤테로에피택셜막의 제작방법
JP3479679B2 (ja) 炭化珪素基板とその製造方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法
JP2005259895A (ja) SiC半導体及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080421

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080509

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110819