JPH1012547A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH1012547A JPH1012547A JP15796296A JP15796296A JPH1012547A JP H1012547 A JPH1012547 A JP H1012547A JP 15796296 A JP15796296 A JP 15796296A JP 15796296 A JP15796296 A JP 15796296A JP H1012547 A JPH1012547 A JP H1012547A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon layer
- layer
- sapphire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 本発明の目的は、サファイア基板上に結晶欠
陥の少ない良質のシリコン層が形成された半導体基板の
製造方法を提供することにある。 【解決手段】 サファイア基板上にシリコン層を形成す
る工程と、形成したシリコン層を平坦化する工程と、平
坦化されたシリコン層上に再度シリコン層を形成する工
程とを有する製造方法によって結晶欠陥の少ない半導体
基板を得る。
陥の少ない良質のシリコン層が形成された半導体基板の
製造方法を提供することにある。 【解決手段】 サファイア基板上にシリコン層を形成す
る工程と、形成したシリコン層を平坦化する工程と、平
坦化されたシリコン層上に再度シリコン層を形成する工
程とを有する製造方法によって結晶欠陥の少ない半導体
基板を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、サファイア基板上
にシリコン層が形成された半導体基板の製造方法に関す
るものである。
にシリコン層が形成された半導体基板の製造方法に関す
るものである。
【０００２】
【従来の技術】シリコン基板は、安価に大型の単結晶の
基板が製造でき、基板上にトランジスタが形成しやすい
ことから各種のＩＣに幅広く利用され、最も普及してい
る半導体基板である。しかし、シリコンは絶縁性の基板
が得られないため、基板と基板上に形成された素子との
電気的分離をｐｎ接合により行わなければならなかっ
た。従って、基板上の素子は薄い空乏層を挟んで導電性
の基板上に形成されていることになり、基板上の素子と
基板間に寄生容量が発生し、基板上に高周波回路を構成
しようとすると動作速度の低下につながるほか、高温で
の動作にも影響を与えるなど大きな障害となっていた。
基板が製造でき、基板上にトランジスタが形成しやすい
ことから各種のＩＣに幅広く利用され、最も普及してい
る半導体基板である。しかし、シリコンは絶縁性の基板
が得られないため、基板と基板上に形成された素子との
電気的分離をｐｎ接合により行わなければならなかっ
た。従って、基板上の素子は薄い空乏層を挟んで導電性
の基板上に形成されていることになり、基板上の素子と
基板間に寄生容量が発生し、基板上に高周波回路を構成
しようとすると動作速度の低下につながるほか、高温で
の動作にも影響を与えるなど大きな障害となっていた。
【０００３】そこで、シリコン基板のかわりに、絶縁性
の基板上にシリコン層を形成したものを基板として用い
ることによってこうした問題を解決しようとする試みが
なされてきた。サファイア基板上にシリコンを形成した
ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）基
板やシリコン基板上に酸化膜を形成し、その酸化膜上に
シリコンを形成したＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉ
ｎｓｕｌａｔｏｒ）基板等がその代表的なものである。
しかしながら、これまでのところバルクのシリコン基板
と同様の高い結晶性を持つＳＯＳ、ＳＯＩ基板は得られ
ていない。
の基板上にシリコン層を形成したものを基板として用い
ることによってこうした問題を解決しようとする試みが
なされてきた。サファイア基板上にシリコンを形成した
ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）基
板やシリコン基板上に酸化膜を形成し、その酸化膜上に
シリコンを形成したＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉ
ｎｓｕｌａｔｏｒ）基板等がその代表的なものである。
しかしながら、これまでのところバルクのシリコン基板
と同様の高い結晶性を持つＳＯＳ、ＳＯＩ基板は得られ
ていない。
【０００４】ＳＯＩ基板は、いくつかの製造方法がある
が、一般には表面に酸化膜を形成したウエハ上にもう１
枚のシリコン基板を張り合わせることにより得られる。
本構造の場合、シリコンの酸化膜は厚くした方が基板と
の寄生容量が小さくできる点で有利だが、酸化膜の熱伝
導が悪いため、素子内の発熱による特性の変動が避けら
れない。反対に、酸化膜を薄くしていくと基板と素子と
の寄生容量が大きくなり、バルクのシリコンに対する優
位性がなくなる。また、張り合わせのＳＯＩ基板の場
合、シリコン基板を張り合わせる際に密着しない部分が
発生することもあり、基板上に回路を形成した時に素子
特性の不良につながることもあった。
が、一般には表面に酸化膜を形成したウエハ上にもう１
枚のシリコン基板を張り合わせることにより得られる。
本構造の場合、シリコンの酸化膜は厚くした方が基板と
の寄生容量が小さくできる点で有利だが、酸化膜の熱伝
導が悪いため、素子内の発熱による特性の変動が避けら
れない。反対に、酸化膜を薄くしていくと基板と素子と
の寄生容量が大きくなり、バルクのシリコンに対する優
位性がなくなる。また、張り合わせのＳＯＩ基板の場
合、シリコン基板を張り合わせる際に密着しない部分が
発生することもあり、基板上に回路を形成した時に素子
特性の不良につながることもあった。
【０００５】一方、ＳＯＳ基板は、サファイアが絶縁性
の高い材料であり、しかも熱伝導度も高いことから、Ｓ
ＯＩ基板に見られるような熱放散や寄生容量の問題はな
い。しかし、サファイアとシリコンの格子定数が大きく
異なること、熱膨張係数が異なることにより、サファイ
ア基板上に良質の薄膜を形成するのが非常に困難であっ
た。ＳＯＳ基板では、シリコン層の厚さにもよるが、バ
ルクのシリコンと比較して少なくとも１０〜１００００
倍の結晶欠陥が発生するほか、シリコン表面にＭＯＳ構
造を形成した場合、シリコンと酸化膜の間の界面準位に
よりトランジスタの閾値電圧がばらつくなどの問題があ
った。こうした問題を解決するために、シリコン層を形
成した後に熱処理、もしくは表面の研磨を行って表面を
平坦化するなど各種の試みが行われてきたが、厚くシリ
コン層を形成しても成長初期の凹凸はなかなか緩和され
ず、基板上に形成された素子特性の改善には到っていな
い。こうした事情からサファイア基板上に良質のシリコ
ン薄膜を形成する方法が求められていた。
の高い材料であり、しかも熱伝導度も高いことから、Ｓ
ＯＩ基板に見られるような熱放散や寄生容量の問題はな
い。しかし、サファイアとシリコンの格子定数が大きく
異なること、熱膨張係数が異なることにより、サファイ
ア基板上に良質の薄膜を形成するのが非常に困難であっ
た。ＳＯＳ基板では、シリコン層の厚さにもよるが、バ
ルクのシリコンと比較して少なくとも１０〜１００００
倍の結晶欠陥が発生するほか、シリコン表面にＭＯＳ構
造を形成した場合、シリコンと酸化膜の間の界面準位に
よりトランジスタの閾値電圧がばらつくなどの問題があ
った。こうした問題を解決するために、シリコン層を形
成した後に熱処理、もしくは表面の研磨を行って表面を
平坦化するなど各種の試みが行われてきたが、厚くシリ
コン層を形成しても成長初期の凹凸はなかなか緩和され
ず、基板上に形成された素子特性の改善には到っていな
い。こうした事情からサファイア基板上に良質のシリコ
ン薄膜を形成する方法が求められていた。
【０００６】
【本発明が解決しようとする課題】本発明は、上述した
ような問題点を解決し、サファイア基板上にバルクのシ
リコン基板並の結晶欠陥の少ないシリコン層を得る工業
的製造方法を提供することを目的とする。
ような問題点を解決し、サファイア基板上にバルクのシ
リコン基板並の結晶欠陥の少ないシリコン層を得る工業
的製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】発明者等は、サファイア
上に単結晶のシリコンを形成するための方法、条件を各
種検討した。しかしながら、シリコンの成長初期には、
シリコンが３次元的な島状成長を行うため、シリコン層
の表面を平坦にすることが困難であることが明らかにな
った。特に一般にシリコンのトランジスタで活性層とし
て使われる０．１から０．５μｍの厚さでは、表面の凹
凸が１０〜２０ｎｍ程度あり、単結晶と言うよりは結晶
欠陥が非常に多く、多結晶に近いものであることがわか
った。さらにシリコン層を形成してから熱処理や研磨に
よって表面の平坦化や結晶欠陥の低減を試みたが良好な
結果は得られなかった。
上に単結晶のシリコンを形成するための方法、条件を各
種検討した。しかしながら、シリコンの成長初期には、
シリコンが３次元的な島状成長を行うため、シリコン層
の表面を平坦にすることが困難であることが明らかにな
った。特に一般にシリコンのトランジスタで活性層とし
て使われる０．１から０．５μｍの厚さでは、表面の凹
凸が１０〜２０ｎｍ程度あり、単結晶と言うよりは結晶
欠陥が非常に多く、多結晶に近いものであることがわか
った。さらにシリコン層を形成してから熱処理や研磨に
よって表面の平坦化や結晶欠陥の低減を試みたが良好な
結果は得られなかった。
【０００８】そこで、１度の成膜で平坦な薄膜を得る成
長条件を検討するのではなく、サファイア基板上に形成
されたシリコン層を一旦強制的に平坦化することによ
り、擬似的にバルクのシリコン基板に近い表面を作り出
し、その表面に再度シリコン層を形成する工程を検討し
たところ従来法に比べ極めて著しい改善が見られた。す
なわち、本発明はサファイア基板上にシリコン層２を形
成する工程と、該形成したシリコン層の表面を平坦化す
る工程と、該平坦化されたシリコン層２’上に再度シリ
コン層３を形成する工程とを有することを特徴とする半
導体基板の製造方法である。
長条件を検討するのではなく、サファイア基板上に形成
されたシリコン層を一旦強制的に平坦化することによ
り、擬似的にバルクのシリコン基板に近い表面を作り出
し、その表面に再度シリコン層を形成する工程を検討し
たところ従来法に比べ極めて著しい改善が見られた。す
なわち、本発明はサファイア基板上にシリコン層２を形
成する工程と、該形成したシリコン層の表面を平坦化す
る工程と、該平坦化されたシリコン層２’上に再度シリ
コン層３を形成する工程とを有することを特徴とする半
導体基板の製造方法である。
【０００９】第二の発明は、請求項１の半導体基板の製
造方法において、前記サファイア基板の表面の凹凸が５
ｎｍ以下であることを特徴とする半導体基板の製造方法
である。第三の発明は、請求項１の半導体基板の製造方
法において、前記サファイア基板上に形成されたシリコ
ン層２の厚みが０．１μｍ以上５μｍ以下の厚みである
ことを特徴とする半導体基板の製造方法である。
造方法において、前記サファイア基板の表面の凹凸が５
ｎｍ以下であることを特徴とする半導体基板の製造方法
である。第三の発明は、請求項１の半導体基板の製造方
法において、前記サファイア基板上に形成されたシリコ
ン層２の厚みが０．１μｍ以上５μｍ以下の厚みである
ことを特徴とする半導体基板の製造方法である。
【００１０】第四の発明は、請求項１の半導体基板の製
造方法において、前記平坦化されたシリコン層２’の厚
みが０．０５μｍ以上０．５μｍ以下の厚みであること
を特徴とする半導体基板の製造方法である。第五の発明
は、請求項１の半導体基板の製造方法において、前記平
坦化する工程がサファイア基板上に形成したシリコン層
２を熱処理することを特徴とする半導体基板の製造方法
である。
造方法において、前記平坦化されたシリコン層２’の厚
みが０．０５μｍ以上０．５μｍ以下の厚みであること
を特徴とする半導体基板の製造方法である。第五の発明
は、請求項１の半導体基板の製造方法において、前記平
坦化する工程がサファイア基板上に形成したシリコン層
２を熱処理することを特徴とする半導体基板の製造方法
である。
【００１１】第六の発明は、請求項１の半導体基板の製
造方法において、前記シリコン層３の厚みが０．１μｍ
以上２μｍ以下であることを特徴とする半導体基板の製
造方法である。
造方法において、前記シリコン層３の厚みが０．１μｍ
以上２μｍ以下であることを特徴とする半導体基板の製
造方法である。
【００１２】
【発明の実施の形態】本発明において、基板として用い
るサファイア基板は、表面の平坦なものほど基板上に回
路を構成したときの特性は良好であり、表面の凹凸が５
ｎｍ以下のものを使用するとより好ましい。また、一旦
平坦化を行うまでにサファイア基板上に成長させるシリ
コン層の厚さは平坦化ができる厚さ以上であれば問題は
ないが、０．１μｍ以上５μｍ以下が好ましい。平坦化
の方法は、シリコンの表面が平坦にできる方法であれば
よいが、一般のシリコン基板の加工で使われる研磨方法
もしくは熱処理による平坦化が特に好ましい。研磨によ
り平坦化を行う際の研磨量は、最終的にサファイア上に
形成するシリコン層の厚さによって最適値は変わるが、
研磨後のシリコン層の厚さで０．０５μｍから０．５μ
ｍの範囲が最適である。
るサファイア基板は、表面の平坦なものほど基板上に回
路を構成したときの特性は良好であり、表面の凹凸が５
ｎｍ以下のものを使用するとより好ましい。また、一旦
平坦化を行うまでにサファイア基板上に成長させるシリ
コン層の厚さは平坦化ができる厚さ以上であれば問題は
ないが、０．１μｍ以上５μｍ以下が好ましい。平坦化
の方法は、シリコンの表面が平坦にできる方法であれば
よいが、一般のシリコン基板の加工で使われる研磨方法
もしくは熱処理による平坦化が特に好ましい。研磨によ
り平坦化を行う際の研磨量は、最終的にサファイア上に
形成するシリコン層の厚さによって最適値は変わるが、
研磨後のシリコン層の厚さで０．０５μｍから０．５μ
ｍの範囲が最適である。
【００１３】一旦平坦化した後に再度形成するシリコン
層の厚さは、平坦化後のシリコン層の厚さと関係なく選
んで良いが、０．１μｍ以上２μｍ以下は特に好まし
い。なお、サファイア基板上にシリコン層２を厚く形成
後、半導体装置のプロセスとして、シリコン層２を平坦
化し、再度シリコン層３を形成することも可能である。
層の厚さは、平坦化後のシリコン層の厚さと関係なく選
んで良いが、０．１μｍ以上２μｍ以下は特に好まし
い。なお、サファイア基板上にシリコン層２を厚く形成
後、半導体装置のプロセスとして、シリコン層２を平坦
化し、再度シリコン層３を形成することも可能である。
【００１４】
【実施例１】以下実施例によって本発明の実施の形態を
詳細に説明する。第１図は、本発明による基板の製造方
法を工程順に示した概略図である。まず、第１図（ａ）
に示すようにサファイア基板１上に化学気相成長法で堆
積温度７００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧
力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時間１８
０分の条件によりシリコン２を１．２μｍ形成した。こ
のときのシリコン層の表面をＡＦＭ（ＡｔｏｍｉｃＦｏ
ｒｃｅＭｉｃｒｏｓｃｏｐｙ）法により測定したとこ
ろ、１０〜２０ｎｍの凹凸があった。
詳細に説明する。第１図は、本発明による基板の製造方
法を工程順に示した概略図である。まず、第１図（ａ）
に示すようにサファイア基板１上に化学気相成長法で堆
積温度７００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧
力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時間１８
０分の条件によりシリコン２を１．２μｍ形成した。こ
のときのシリコン層の表面をＡＦＭ（ＡｔｏｍｉｃＦｏ
ｒｃｅＭｉｃｒｏｓｃｏｐｙ）法により測定したとこ
ろ、１０〜２０ｎｍの凹凸があった。
【００１５】その後、サファイア基板１上のシリコン２
を機械的化学研磨法（ＣＭＰ法）で研磨剤ヒュームドシ
リカ（粒径１５００Å）、研磨圧力４０ｋｇ／ｗａｆｅ
ｒ、定盤回転数３０ｒｐｍ、研磨時間３分の条件によ
り、０．２μｍまで研磨し、図１（ｂ）のように表面の
凹凸を１ｎｍ以下まで平坦化した。次に平坦化したシリ
コン２の表面に再度シリコン層３を化学気相成長法で堆
積温度８００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧
力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時間２０
分の条件で０．２μｍ成長させ、サファイア上のシリコ
ン層の厚さを総計０．４μｍとした。
を機械的化学研磨法（ＣＭＰ法）で研磨剤ヒュームドシ
リカ（粒径１５００Å）、研磨圧力４０ｋｇ／ｗａｆｅ
ｒ、定盤回転数３０ｒｐｍ、研磨時間３分の条件によ
り、０．２μｍまで研磨し、図１（ｂ）のように表面の
凹凸を１ｎｍ以下まで平坦化した。次に平坦化したシリ
コン２の表面に再度シリコン層３を化学気相成長法で堆
積温度８００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧
力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時間２０
分の条件で０．２μｍ成長させ、サファイア上のシリコ
ン層の厚さを総計０．４μｍとした。
【００１６】こうして製造した基板の表面の格子欠陥を
ＫＩ（ヨウ化カリ）溶液によるエッチングを行い評価し
たところ、欠陥密度は２×１０7〜５×１０8／ｃｍ2 で
あった。これは一般に基板として用いられるシリコン基
板（バルク）の欠陥密度１０ 7〜１０8／ｃｍ2 と比較し
ても遜色のない値である。また、本基板上にｎＭＯＳト
ランジスタを形成したところ、トランジスタのしきい値
のばらつきは、平均値１．２Ｖに対して１０ｍＶ以下で
あり、回路を設計する上で全く問題のない範囲であるこ
とが示された。
ＫＩ（ヨウ化カリ）溶液によるエッチングを行い評価し
たところ、欠陥密度は２×１０7〜５×１０8／ｃｍ2 で
あった。これは一般に基板として用いられるシリコン基
板（バルク）の欠陥密度１０ 7〜１０8／ｃｍ2 と比較し
ても遜色のない値である。また、本基板上にｎＭＯＳト
ランジスタを形成したところ、トランジスタのしきい値
のばらつきは、平均値１．２Ｖに対して１０ｍＶ以下で
あり、回路を設計する上で全く問題のない範囲であるこ
とが示された。
【００１７】
【実施例２】次に平坦化の工程を熱処理により行った実
施例を示す。実施例１と同様にサファイア基板上にシリ
コン層２を化学気相成長法で堆積温度８００℃、ガス
（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧力１０Ｐａ、ＳｉＨ4
の分圧０．２Ｐａ、堆積時間１０分の条件で０．１μｍ
形成した。
施例を示す。実施例１と同様にサファイア基板上にシリ
コン層２を化学気相成長法で堆積温度８００℃、ガス
（ＳｉＨ4 ＋Ｈ2 の混合ガス）圧力１０Ｐａ、ＳｉＨ4
の分圧０．２Ｐａ、堆積時間１０分の条件で０．１μｍ
形成した。
【００１８】次に水素雰囲気で１０００℃１時間の熱処
理によりシリコン表面の凹凸を１ｎｍ以下まで平坦化し
た。その後、再度、化学気相成長法によりシリコン層３
を堆積温度８００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガ
ス）圧力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時
間２０分の条件で０．２μｍ成長させ、サファイア上の
シリコン層の厚さを０．３μｍとした。このときのシリ
コン表面の欠陥密度は６×１０7〜８×１０8／ｃｍ2 で
あった。
理によりシリコン表面の凹凸を１ｎｍ以下まで平坦化し
た。その後、再度、化学気相成長法によりシリコン層３
を堆積温度８００℃、ガス（ＳｉＨ4 ＋Ｈ2 の混合ガ
ス）圧力１０Ｐａ、ＳｉＨ4 の分圧０．２Ｐａ、堆積時
間２０分の条件で０．２μｍ成長させ、サファイア上の
シリコン層の厚さを０．３μｍとした。このときのシリ
コン表面の欠陥密度は６×１０7〜８×１０8／ｃｍ2 で
あった。
【００１９】この製造法の場合、熱処理によってシリコ
ン層２の平坦化を行うため、実施例１の場合に比べシリ
コン層２の厚さを薄くする必要はあるという点が実施例
１の場合と異なるが、形成されたシリコン層３の結晶性
は実施例１のものとほとんどかわりのないものが得られ
る。
ン層２の平坦化を行うため、実施例１の場合に比べシリ
コン層２の厚さを薄くする必要はあるという点が実施例
１の場合と異なるが、形成されたシリコン層３の結晶性
は実施例１のものとほとんどかわりのないものが得られ
る。
【００２０】
【比較例１】本発明の効果を示すために、実施例１と同
じ製造方法でサファイア上にシリコン層を０．４μｍ成
長させたものをつくり、従来法のＳＯＳ基板の製造工程
と比較した。その結果、本発明による実施例１では１ｎ
ｍ以下であった表面の平坦度は、従来法のものではシリ
コン表面の凹凸が１０から２０ｎｍであって、また表面
の欠陥密度をＫＩ溶液でエッチングして評価したとこ
ろ、５×１０8 〜３×１０9／ｃｍ2であった。本発明に
よる実施例１と比較すると、同じシリコン層の厚さであ
りながら、実施例１のものに比べ１桁以上結晶欠陥の多
い膜となっていることから本発明の効果が大きいことが
明らかである。
じ製造方法でサファイア上にシリコン層を０．４μｍ成
長させたものをつくり、従来法のＳＯＳ基板の製造工程
と比較した。その結果、本発明による実施例１では１ｎ
ｍ以下であった表面の平坦度は、従来法のものではシリ
コン表面の凹凸が１０から２０ｎｍであって、また表面
の欠陥密度をＫＩ溶液でエッチングして評価したとこ
ろ、５×１０8 〜３×１０9／ｃｍ2であった。本発明に
よる実施例１と比較すると、同じシリコン層の厚さであ
りながら、実施例１のものに比べ１桁以上結晶欠陥の多
い膜となっていることから本発明の効果が大きいことが
明らかである。
【００２１】以上２つの実施例と一つの比較例により本
発明を説明した。しかし、ここで示した例はほんの一例
であり、各種の変化、条件の組み合わせ等が考えられる
が、これらもすべて本発明の範囲である。
発明を説明した。しかし、ここで示した例はほんの一例
であり、各種の変化、条件の組み合わせ等が考えられる
が、これらもすべて本発明の範囲である。
【００２２】
【発明の効果】本発明によれば、サファイア基板上に結
晶欠陥の少ない良質なシリコン薄膜を得るのが容易とな
り、工業的な生産が可能となる。しかもサファイア基板
上のシリコン層がバルクのシリコンと比較しても遜色の
ない特性を有するため、通常のシリコンプロセスで基板
上にトランジスタ、抵抗をはじめとしたＩＣ回路を構成
することが容易となるなど工業的利用価値は非常に大き
い。
晶欠陥の少ない良質なシリコン薄膜を得るのが容易とな
り、工業的な生産が可能となる。しかもサファイア基板
上のシリコン層がバルクのシリコンと比較しても遜色の
ない特性を有するため、通常のシリコンプロセスで基板
上にトランジスタ、抵抗をはじめとしたＩＣ回路を構成
することが容易となるなど工業的利用価値は非常に大き
い。
【図１】本発明による半導体基板の製造方法の工程概略
図である。
図である。
１ サファイア基板 ２ サファイア基板上に形成されたシリコン層 ２’平坦化されたシリコン層 ３ 再度形成されたシリコン層
Claims (6)
- 【請求項１】サファイア基板上にシリコン層２を形成す
る工程と、該形成したシリコン層２の表面を平坦化する
工程と、該平坦化されたシリコン層２’上に再度シリコ
ン層３を形成する工程とを有することを特徴とする半導
体基板の製造方法。 - 【請求項２】請求項１の半導体基板の製造方法におい
て、前記サファイア基板の表面の凹凸が５ｎｍ以下であ
ることを特徴とする半導体基板の製造方法。 - 【請求項３】請求項１の半導体基板の製造方法におい
て、前記サファイア基板上に形成されたシリコン層２の
厚みが０．１μｍ以上５μｍ以下の厚みであることを特
徴とする半導体基板の製造方法。 - 【請求項４】請求項１の半導体基板の製造方法におい
て、前記平坦化されたシリコン層２’の厚みが０．０５
μｍ以上０．５μｍ以下の厚みであることを特徴とする
半導体基板の製造方法。 - 【請求項５】請求項１の半導体基板の製造方法におい
て、前記平坦化する工程がサファイア基板上に形成した
シリコン層２を熱処理することを特徴とする半導体基板
の製造方法。 - 【請求項６】請求項１の半導体基板の製造方法におい
て、前記シリコン層３の厚みが０．１μｍ以上２μｍ以
下であることを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15796296A JPH1012547A (ja) | 1996-06-19 | 1996-06-19 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15796296A JPH1012547A (ja) | 1996-06-19 | 1996-06-19 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012547A true JPH1012547A (ja) | 1998-01-16 |
Family
ID=15661260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15796296A Withdrawn JPH1012547A (ja) | 1996-06-19 | 1996-06-19 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012547A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288430B2 (en) | 2000-11-27 | 2007-10-30 | S.O.I.Tec Silicon On Insulator Technolgoies | Method of fabricating heteroepitaxial microstructures |
| JP2011009746A (ja) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | エピタキシャル被覆された半導体ウェハの製造方法 |
| WO2012115269A1 (ja) | 2011-02-25 | 2012-08-30 | 京セラ株式会社 | 複合基板、電子部品、ならびに複合基板および電子部品の製造方法 |
| US8419963B2 (en) | 2010-02-23 | 2013-04-16 | Tokyo Electron Limited | Polishing method |
| CN103311181A (zh) * | 2013-06-03 | 2013-09-18 | 上海华力微电子有限公司 | 改善金属层-绝缘介质层-金属层失配参数的方法 |
| WO2014129433A1 (ja) | 2013-02-19 | 2014-08-28 | 日本碍子株式会社 | 複合基板、半導体デバイス及び半導体デバイスの製法 |
| US9287351B2 (en) | 2011-06-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method for manufacturing same |
| US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
-
1996
- 1996-06-19 JP JP15796296A patent/JPH1012547A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646038B2 (en) | 2000-11-27 | 2010-01-12 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating heteroepitaxial microstructures |
| US7288430B2 (en) | 2000-11-27 | 2007-10-30 | S.O.I.Tec Silicon On Insulator Technolgoies | Method of fabricating heteroepitaxial microstructures |
| US8551870B2 (en) | 2009-06-24 | 2013-10-08 | Siltronic Ag | Method for producing an epitaxially coated semiconductor wafer |
| JP2011009746A (ja) * | 2009-06-24 | 2011-01-13 | Siltronic Ag | エピタキシャル被覆された半導体ウェハの製造方法 |
| DE102009030296B4 (de) * | 2009-06-24 | 2013-05-08 | Siltronic Ag | Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
| US8419963B2 (en) | 2010-02-23 | 2013-04-16 | Tokyo Electron Limited | Polishing method |
| US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
| US9245942B2 (en) | 2011-02-25 | 2016-01-26 | Kyocera Corporation | Composite substrate, electronic component, and method of manufacturing composite substrate and electronic component |
| WO2012115269A1 (ja) | 2011-02-25 | 2012-08-30 | 京セラ株式会社 | 複合基板、電子部品、ならびに複合基板および電子部品の製造方法 |
| US9287351B2 (en) | 2011-06-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method for manufacturing same |
| WO2014129433A1 (ja) | 2013-02-19 | 2014-08-28 | 日本碍子株式会社 | 複合基板、半導体デバイス及び半導体デバイスの製法 |
| KR20150120354A (ko) | 2013-02-19 | 2015-10-27 | 엔지케이 인슐레이터 엘티디 | 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법 |
| US9812345B2 (en) | 2013-02-19 | 2017-11-07 | Ngk Insulators, Ltd. | Composite substrate, semiconductor device, and method for manufacturing semiconductor device |
| US9911639B2 (en) | 2013-02-19 | 2018-03-06 | Ngk Insulators, Ltd. | Composite substrate, elastic wave device, and method for producing elastic wave device |
| US10629470B2 (en) | 2013-02-19 | 2020-04-21 | Ngk Insulators, Ltd. | Composite substrate, elastic wave device, and method for producing elastic wave device |
| CN103311181A (zh) * | 2013-06-03 | 2013-09-18 | 上海华力微电子有限公司 | 改善金属层-绝缘介质层-金属层失配参数的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4045187B2 (ja) | 絶縁体上への緩和ＳｉＧｅ層の作製 | |
| US7528463B2 (en) | Semiconductor on insulator structure | |
| JP4686480B2 (ja) | 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。 | |
| JP2009501434A (ja) | 電力用途へのウェハーボンディングを介して得られた多層基板 | |
| JPS6089953A (ja) | 積層型半導体装置の製造方法 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| US20040150044A1 (en) | Element formation substrate, method of manufacturing the same, and semiconductor device | |
| JPH1012547A (ja) | 半導体基板の製造方法 | |
| JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH04206766A (ja) | 半導体装置の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH10223870A (ja) | 半導体装置製造用ウェーハ | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| KR20140096107A (ko) | 절연기판 상의 반도체 구조 및 그 제조방법 | |
| JPH0530052B2 (ja) | ||
| JP2000252354A (ja) | 埋め込み絶縁膜を有する基板の製造方法 | |
| KR20210020024A (ko) | 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH03292723A (ja) | シリコン単結晶薄膜の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |