JP2011009746A - エピタキシャル被覆された半導体ウェハの製造方法 - Google Patents

エピタキシャル被覆された半導体ウェハの製造方法 Download PDF

Info

Publication number
JP2011009746A
JP2011009746A JP2010142492A JP2010142492A JP2011009746A JP 2011009746 A JP2011009746 A JP 2011009746A JP 2010142492 A JP2010142492 A JP 2010142492A JP 2010142492 A JP2010142492 A JP 2010142492A JP 2011009746 A JP2011009746 A JP 2011009746A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
polishing
abrasive
silicon
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010142492A
Other languages
English (en)
Inventor
Juergen Schwandner
シュヴァントナー ユルゲン
Roland Koppert
コパート ローラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011009746A publication Critical patent/JP2011009746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】先行技術の欠点を受け入れる必要がなく、エピタキシャル被覆された半導体ウェハの成長縞を抑制し、そのナノトポグラフィーを改善すること
【解決手段】記載された順序で次の:(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程、(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して固体を含まない研磨剤溶液を供給しながら第1の研磨を行う工程、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用して研磨剤懸濁液を供給しながらCMP研磨を行う工程、(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程を有する、エピタキシャル被覆された半導体ウェハを製造する方法。
【選択図】なし

Description

本発明は、エピタキシャル被覆された半導体ウェハの製造方法に関する。
常により高い要求が課せられる半導体ウェハの最も重要なパラメータ(ITRS "International Technology Roadmap for Semiconductors"参照)は、ナノトポグラフィーである。このナノトポグラフィーは、通常では、2mm×2mmの面の正方形の測定ウィンドウに関する高さ変動PV(=ピーク・ツー・バレー(peak to valley))として表される。
このナノトポグラフィーを調査するために、例えばKLA Tencor社の装置Nanomapper(登録商標)が適している。この干渉計は、半導体ウェハの前面の−20nm〜+20nmの範囲内のトポグラフィーの測定のために適している。この測定の間に、前記半導体ウェハは柔軟で平坦なウェハホルダ(チャック)上に裁置されている。この生じたピーク・ツー・バレー(PV)値はフィルタ処理され(ガウスハイパスフィルター)、2mmの直径の円について(付加的に10mmの直径の円についても)ピーク・ツー・バレー変動に関して分析される。THA("threshold height analysis")分析(詳細はSEMI規格M43を参照)の場合に、全てのPV値の分布からの3シグマ−PV値が最終的にいわゆるTHA値として算出される。
しばしば、このTHA値は、2mmの直径の小さな分析ウィンドウが用いられたことを明らかにするためにTHA−2とも言われる。
エレクトロニクス、マイクロエレクトロニクス及びマイクロエレクトロメカニクスにとって、出発材料(基板)として、グローバルフラットネス及びローカルフラットネス、片面基準ローカルフラットネス(ナノトポロジー)、ラフネス、及び清浄度に関する極端な要求が課せられた半導体ウェハが必要とされる。半導体ウェハは、半導体材料、特に化合物半導体、例えばガリウムヒ素及び主に元素半導体、例えばシリコン及びしばしばゲルマニウムのウェハである。先行技術によると、半導体ウェハは多数の連続するプロセス工程で製造され、前記プロセス工程は一般に次のグループに分類される:
a) 単結晶半導体棒の製造(結晶成長);
b) 前記棒を個別のウェハに切断;
c) 機械的加工;
d) 化学的加工;
e) 化学機械的加工;
f) 場合による層構造体の製造。
前記結晶成長は、予め位置決めされた単結晶のシードをシリコン融液から引き上げ及び回転させる、いわゆるCZ(チョクラルスキー)法によるか、又は、気相から堆積された多結晶の結晶を、誘導コイルを用いて作成され、ゆっくりと軸方向に前記結晶わたり案内される融液ゾーンに沿って再結晶させる、いわゆるFZ(フローティングゾーン)法により行われる。
CZ結晶引き上げ法の先行技術において、それぞれのプロセスパラメータにより特徴付けられる成長界面の形状は、融液対流及び融液拡散、前記結晶界面でのドーパント偏析、融液及び結晶棒の熱伝導及び熱放射についての複雑な相互作用において形成されることは公知である。
前記融液中で及び前記相界面での材料堆積の間のこの複雑な材料輸送現象により、堆積されたドーパントの空間的に変動する濃度が成長する半導体単結晶中で生じる。
引き上げプロセス、引き上げ装置及び成長する半導体棒の回転対称に基づき、前記ドーパント濃度の変動は十分に放射対称である。つまり前記半導体単結晶の対称軸に沿って変動するドーパント濃度の同心のリングが形成される。
このドーパント濃度の変動は、「成長縞」とも言われる。
前記成長縞は、局所的表面伝導性の測定により又は欠陥エッチングによる処理後に構造的な非平坦性として視覚化することができる。
個別の半導体ウェハに切断するために前記半導体棒を鋸断することにより、得られた半導体ウェハの、単結晶性が損傷された表面近傍の層が生じる。この損傷された層は、引き続き化学的及び化学機械的加工により除去される。
半導体ウェハの表面の化学的又は化学機械的加工の際の材料研磨速度は、前記半導体表面の局所的な化学的特性又は電子的特性に依存する。このドーパント濃度の変動に応じてシリコンウェハの表面にリング状の非平坦性が形成される。化学的又は化学機械的加工の後の前記表面の同心の高さ変動は、同様に「成長縞」と言われる。
エレクトロニクス、マイクロエレクトロニクス又はマイクロエレクトロメカニクスにおける特に要求の多い適用のための基板として適した半導体ウェハは、その表面の平坦度及び均一性に関して特に高い等級を有する必要がある。前記基板ウェハの平坦度は、後にフォトリソグラフィーにより構造化される典型的な多層素子の個々の回路平面の達成可能な平坦度を決定的に制限する。この出発平坦度が不十分である場合、後に個々の配線平面の多様な平坦化プロセスの際に、設けられた絶縁層を突き破り、そのために短絡が生じ、こうして製造された前記素子の損傷が生じる。
従って、先行技術の場合には、できる限り小さくかつ長い波長のドーピング濃度変動を有する半導体ウェハが有利である。これは、特にゆっくりとした引き上げにより達成することができる。この理由は特に平坦な成長界面を維持する必要があることである。このプロセスは、しかしながら手間がかかり、かつ不経済である。
しばしば半導体ウェハはエピタキシャル層を備えていて、つまり、後に半導体ウェハが適用される、同じ結晶方位を有する単結晶の成長層を備えている。この種のエピタキシャル被覆された半導体ウェハは、均質な材料からなる半導体ウェハと比べて所定の利点、例えば前記素子の短絡によるバイポーラーCMOS−スイッチ回路中での電荷反転の抑制(「ラッチアップ」の問題)、低い欠陥密度(例えばCOP(crystal-originated particies)の低減された数)並びにかなりの酸素含有量の不在の利点を有し、それにより素子に関連する領域での酸素析出物による短絡の危険性を排除することができる。
前記表面上にリング構造は、エピタキシャル被覆された半導体ウェハの場合でも観察される。これにより比較的悪いナノトポグラフィーが生じる(THA−2値、上記参照)。
本発明の課題は、先行技術の欠点(ゆっくりとした、不経済な引き上げ)を受け入れる必要がなく、エピタキシャル被覆された半導体ウェハの成長縞を抑制し、そのナノトポグラフィーを改善することにある。
従って、本発明は、先行技術により単結晶を成長させ、前記単結晶から切断されかつさらに加工されたウェハは上記の典型的な結晶縞を有する単結晶の一つから出発する。
前記課題は、次の工程を記載の順序で有するエピタキシャル被覆された半導体ウェハを加工する方法により解決される:(a)半導体ウェハの片面にエピタキシャル層を堆積させ、(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用しかつ固体を含まない研磨剤溶液を供給しながら第1の研磨を行い、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用しかつ研磨剤懸濁液を供給しながらCMP研磨を行い、(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる。
前記半導体ウェハは、単結晶シリコンウェハであるのが有利である。
前記半導体ウェハは300mm以上の直径を有するのが有利である。
前記半導体ウェハの直径が450mmであるのが有利である。
工程(a)でも工程(b)でも、単結晶シリコンウェハ上にシリコンをエピタキシャル堆積させるのが有利である。その結果、エピタキシャルシリコン層を備えたシリコンウェハが生じる。
しかしながら、ヘテロエピタキシャル層をシリコンウェハに堆積させることも有利である。
シリコンゲルマニウムをシリコンウェハに堆積させることが有利である。
シリコンカーバイドをシリコンウェハに堆積させることが有利である。
窒化ガリウム又は他のIII−V系半導体をシリコンウェハに堆積させることが有利である。
前記方法の工程(a)の第1のエピタキシャル堆積まで従来の製造プロセスを行う。
特に、前記方法は、結晶引き上げのタイプとは無関係であり、特に引き上げが速くか又はゆっくりと実施されることとは無関係である。第1のエピタキシャル堆積までの全ての工程は、先行技術により行われる。典型的な方法工程は、引き上げられた単結晶からのウェハの切断、エッジ丸め操作、研削又はラッピング、エッチング又は洗浄、研磨(例えばDSP及びCMP)を含む。
低減されたエピタキシャル層が、有利に前記方法の工程(a)では堆積され、つまり慣用のエピタキシーの場合に通常の層厚(5μmまで)よりもいくらか薄い層厚を有する層が堆積される。
この堆積された層の厚さは有利に0.5〜4μm、特に有利に1.5〜3.0μmである。
半導体ウェハをパーティクルに暴露することから保護するために、エピタキシャル被覆の前に前記半導体ウェハを親水性に洗浄することが有利である。この親水性の洗浄は、前記半導体ウェハに、極めて薄い(洗浄及び測定の種類に応じて、約0.5〜2nmの)自然酸化膜(natural oxide)を作成する。
この自然酸化膜は、通常では水素雰囲気下でのエピタキシー反応器中での前記半導体ウェハの前処理(「H2ベーク」とも言われる)で除去される。
第2の工程において、通常では前記半導体ウェハの前面の表面粗さを低減し、エッチング媒体を用いたシリコンウェハの前処理を行うことにより前記表面の研磨欠陥を除去する。通常では、エッチング媒体として、ガス状の塩化水素(HCl)が使用され、水素雰囲気に添加される(HCl−エッチング)。
このように前処理された半導体ウェハは、引き続きエピタキシャル層が付与される。
エピタキシャル被覆されたシリコンウェハの場合に、このために、エピタキシャル反応器中で、1つ以上のシリコンウェハを加熱源を用いて、有利に上側及び下側の加熱源を用いて例えばランプ又はランプバンクを用いて加熱し、引き続き、ケイ素化合物を有するソースガス(シラン)、キャリアガス(例えば水素)及び場合によるドーピングガス(例えばジボラン)からなるガス混合物にさらす。
前記エピタキシャル層は、通常ではCVD法(chemical vapor deposition)により堆積され、ソースガスとしてシラン、例えばトリクロロシラン(SiHCl3、TCS)を前記シリコンウェハの表面に供給し、そこで600〜1250℃の温度で元素のケイ素と揮発性副生成物とに分解され、エピタキシャル成長するシリコン層が前記シリコンウェハ上に形成される。
前記エピタキシャル層はドープされていないか又は適当なドーピングガスを用いて、適切にホウ素、リン、ヒ素又はアンチモンを用いてドーピングされ、伝導型及び伝導率を調節することができる。
例えば黒鉛、炭化ケイ素(SiC)又は石英からなり、かつエピタキシャル反応器の堆積室中に含まれるサセプタは、前処理工程の間及びエピタキシャル被覆の間に、前記シリコンウェハの支持体として使用される。均質な加熱を保証しかつ通常では層を堆積させないシリコンウェハの背面をソースガスから保護するために、この場合に前記シリコンウェハは通常では前記サセプタのポケット部中に裁置される。
先行技術によると、前記エピタキシャル反応器の前記プロセス室は1つ以上のシリコンウェハ用に設計されている。比較的大きな直径(150mm以上)を有するシリコンウェハのためには、通常では枚葉型反応器が使用される、それというのも、前記枚葉型反応器は良好なエピタキシャル層厚の均一性のために知られているためである。前記層厚の均一性は多様な手段によって、例えばガス流量(水素、TCS)の変更により、ガス導入装置(インジェクタ)の組み込み又は調整により、堆積室の変更により又はサセプタの改良により調節することができる。
前記方法の工程(b)において、研磨パッド中に固定された砥粒を有する研磨パッドを用いて研磨が行われ、固体を有していない研磨剤溶液が供給される。DSP又はCMPの場合とは異なり、砥粒(例えばコロイド分散性シリカ)を含有する研磨剤懸濁液を使用せず、有利に研磨材料なしのアルカリ性溶液を使用する。
前記工程は、第1のエピタキシャル工程の後に見られる前記半導体ウェハの表面上の成長縞を低減するか又は完全に除去するために用いられる。前記堆積されたエピタキシャル層の全ては取り去られない。
前記第1の研磨後に、前記半導体ウェハの表面又は残留したエピタキシャル層の表面は、固定砥粒研磨パッドを用いた加工により引き起こされる所定の欠陥及び所定の表面粗さを有する。
研磨パッド中に結合された研磨材料を含有する研磨パッド(FAPパッド又はFAパッド)が使用される。
適当な砥粒は、例えばセリウム、アルミニウム、ケイ素、ジルコニウムの元素の酸化物の粒子並びに硬質材料、例えば炭化ケイ素、窒化ホウ素及びダイアモンドの粒子が含まれる。
特に適した研磨パッドは、反復する微細構造が付与された表面トポグラフィーを有する。この微細構造(posts)は、例えば円柱状又は多角形の断面を有する柱状体の形又はピラミッド又は切頭ピラミッドの形を有する。
このような研磨パッドの詳細な記載は、例えばWO 92/13680 A1、US 2005/227590 A1及びUS6602117B1に含まれている。
本発明による方法の工程(b)による前記研磨剤溶液は、最も簡単な場合には、半導体工業において使用するために通常の純度を有する水、有利に脱イオン水(DIW)である。
しかしながら、前記研磨剤溶液は、化合物、例えば炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)又はこれらの任意の混合物を含有することもできる。
炭酸カリウムを使用するのが特に有利である。
前記研磨剤溶液中の上記化合物の割合は、有利に0.01〜10質量%、特に有利に0.01〜0.2質量%である。
前記研磨剤溶液のpH値は、有利に10〜12の範囲内である。
前記研磨剤溶液は、さらに、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして作用する安定剤、保存剤、殺生物剤、アルコール及び金属イオン封鎖剤を含有することができる。
前記方法の工程(c)において、慣用のCMP研磨が行われ、つまり軟質の研磨パッドを用いてかつ砥粒を含有する研磨剤懸濁液を供給しながら研磨する。使用された前記CMP研磨パッドは、前記研磨パッド中に固定された砥粒を含有しない。前記研磨剤懸濁液は有利にアルカリ性である。前記工程により、前記半導体ウェハの表面上の欠陥が除去され、かつ表面粗さは低減される。
有利に典型的なCMP研磨パッドが工程(c)において使用される。
使用された前記CMP研磨パッドは、多孔性マトリックスを備えた研磨パッドである。
有利に、前記研磨パッドは熱可塑性又は熱硬化性ポリマーからなる。多様な物質は、前記材料について、例えばポリウレタン、ポリカーボネート、ポリアミド、ポリアクリラート、ポリエステル等を挙げることができる。
有利に、前記研磨パッドは固体の多孔性ポリウレタンを含む。
発泡プレート又はポリマーで含浸されたフェルトサブストレート又は繊維サブストレートからなる研磨パッドの使用も有利である。
被覆され含浸された研磨パッドは、前記サブストレート中で、前記被覆中とは異なる細孔分布及び孔径を有するように作成されていてもよい。
前記研磨パッドは、十分に平坦であるか又は穿孔されていてもよい。
前記研磨パッドの多孔度を増大させるために、前記研磨パッド中へ充填剤を導入することができる。
市場で入手可能な研磨パッドは、例えばRodel Inc.社のSPM 3100又はRohm & Hass社のDCPシリーズのパッド及び商品名IC1000(登録商標)、Polytex(登録商標)又はSUBA(登録商標)のパッドである。
前記方法の工程(c)による研磨剤懸濁液中の研磨材料の割合は、有利に0.25〜20質量%、特に有利に0.25〜1質量%である。
研磨材料粒子の粒度分布は有利に単峰性を特徴とする。
この平均粒径は5〜300nm、特に有利に5〜50nmである。
前記研磨材料は、基板材料を機械的に除去する材料からなり、有利にアルミニウム、セリウム又はケイ素の元素の酸化物の1種以上からなる。
コロイド分散性シリカ(シリカゾル)を含有する研磨剤懸濁液が特に有利である。
前記研磨剤懸濁液のpH値は、有利に9〜11.5の範囲内にあり、有利に炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)又は前記化合物の任意の混合物のような添加物により調節される。
炭酸カリウムを使用するのが特に有利である。
前記研磨剤懸濁液は、さらに、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして機能する安定剤、保存剤、殺生物剤、アルコール及び金属イオン封鎖剤を含有することができる。
前記工程(c)の後に、2つの先行する研磨により低減されたエピタキシャル層の層厚を再び高めるために、前記半導体ウェハ上に新たにエピタキシャル層を堆積させる。
前記方法の工程(b)及び(c)中の全体の研磨量は、有利に0.5〜2.5μmであるが、何れの場合も工程(a)において堆積されたエピタキシャル層の厚さよりも小さいため、工程(d)における第2の被覆の前で前記半導体ウェハは有利に少なくとも0.2μmの厚さのエピタキシャル層を有し、この厚さは前記方法の工程(d)で再び高められる。
エピタキシャル層のこの新たな堆積は、前記方法の工程(d)で行われる。工程(a)のエピタキシャル層の研磨後に残留する層厚及び付加的に工程(d)において堆積された層の層厚から構成される層厚は、有利に0.5〜5μmである。
最終的に、成長縞を有していないエピタキシャル被覆された半導体ウェハが生じる。
第1のエピタキシャル堆積とFAP研磨との間及びCMP研磨と第2のエピタキシャル堆積との間に、有利に、前記半導体ウェハの表面から場合によるパーティクルを除去する慣用の洗浄工程が行われる。前記洗浄工程は、有利に親水化型であるので、親水性表面を有する半導体ウェハが生じる。前記工程は、半導体工業において慣用の洗浄工程に相当する。
本発明は、従って2つに分けられたエピタキシー工程を特徴とし、その際、前記2つの被覆操作の間に少なくとも2つの研磨工程が行われる。
前記方法の成果のために重要なのは、研磨パッド中に固定された砥粒を含有する研磨パッドを用いる研磨方法(FAP研磨)の使用である。慣用のCMPの場合に選択的除去が観察でき、前記選択的除去は異なるドーパント濃度を有する領域で異なる研磨除去速度を引き起こし、かつ成長縞を実際に明らかにし、前記成長縞は後にエピタキシャル被覆の際にナノトポグラフィーの悪化を引き起こすが、FAP技術の使用の場合にこのナノトポグラフィーの悪化は抑制される。このことは、意外であり、予測できなかった。
これは、慣用の方法に対して次の明らかな利点を生じさせる:
a) 特にエピタキシャル被覆された半導体ウェハに対する短い空間波領域(THA2)での局所的ジオメトリー及び特にナノトポグラフィーの改善。
b) 坩堝引き上げプロセスのタイプ(ゆっくり、速く、極めて速く又は多様なドーパント濃度)とは無関係の、特に短い波長領域(THA2)でのナノトポグラフィーの最適化。
c) 表面上に「成長縞」が現れない、ドーパント濃度変動の特定のプロファイルを有するエピタキシャル被覆された半導体ウェハの作成。
d) 比較可能でかつ最適化された平坦度パラメータ(ナノトポグラフィー)で特別な内因性特性を有する全く特別なエピタキシャル被覆された半導体ウェハの作成。
この試験は、Strasbaugh Inc.社の「nHance 6EG」のタイプの研磨装置で実施した。
Strasbaugh Inc.社のこの研磨装置は、研磨パッドを備えた研磨定盤と、半導体ウェハを完全に自動的に加工する研磨ヘッドとを有する。前記研磨ヘッドは、一般的に取り付けられかつ「バッキングパッド」で被覆されている固定されたベースプレートを有し、かつ可動のリテーナーリングを有する。研磨の間に前記半導体ウェハを浮遊させるエアクッションは、前記ベースプレート中の穿孔を通して、2つの(内側及び外側の)同心の圧力区域中に設定することができる。前記の可動のリテーナーリングは圧縮空気ベローズによって圧力をかけることができるため、前記研磨パッドを前記半導体ウェハとの接触の際にプレテンションがかけられ、前記半導体ウェハを平坦に維持することができる。
それぞれ約2.75μmのエピタキシャル層厚を有するエピタキシャル被覆された複数のシリコンウェハを加工した。
300mmの直径を有する前記ウェハの全ては、その表面に「成長縞」を有していた。
抜き取り検査法を用いて、3枚のウェハを代表的な研磨設定で観察し、評価した。
研磨除去のための範囲は、約0.9〜約2.05μmの範囲内で変動し、このことは、それぞれの観察された設定に対して少なくとも0.7μmの残留エピタキシャル層厚が存在することを意味する。
FA研磨パッドとして、酸化セリウムの切頭ピラミッド型の微細反復構想及び0.5μmの粒子サイズを有する研磨パッドを使用した。このような研磨パッドの詳細な記載は、例えばUS6602117B1になされている。
第1のFA研磨工程の後に、前記表面の平滑化のためにシリカゾル(Glanzox 3900;1質量%)を使用して同じFA研磨パッドで2つの更なる研磨工程を実施した。
「Glanzox 3900」は、フジミインコーポレーテッド社(日本)の、濃縮液として提供される研磨剤懸濁液の商品名である。この希釈されていない溶液はpH10.5を有し、30〜40nmの平均粒径を有する約9質量%のコロイド状SiO2を含有する。
研磨剤懸濁液を供給しながらのこの2つの付加的なFAP研磨の後に既に前記ウェハは成長縞を有しない。
欠陥を有しない表面を達成するための引き続くCMP工程は、存在する欠陥(LLS、マイクロスクラッチ)の除去のために利用され、シリコンの無欠陥の成長を保証する。
シリカゾル(Glanzox 3900;1質量%)を使用する前記2つの平滑化する研磨工程のために次の設定を使用した:
平滑化工程1:
時間=240sec
シリカゾル体積流量=350ml min
ヘッド 盤の回転数の比率=23rpm:43rpm
リテーナーリング圧力(フローティングリテーナーリング)=2psi
前記キャリアの加圧区域中の圧力=内側の加圧区域において2psi、外側の加圧区域において2psi
(両方の同心の内側及び外側の加圧区域に対して)
研磨圧力=4psi
平滑化工程2:
時間=60sec
シリカゾル体積流量=350ml min
ヘッド 盤の回転数の比率=23rpm:24rpm
リテーナーリング圧力(フローティングリテーナーリング)=2psi
前記キャリアの加圧区域中の圧力=内側加圧区域において2psi、外側加圧区域において2psi
研磨圧力=0.5psi
前記方法の工程(b)によるFAP研磨の場合に、3つの成果のあるウェハのために次の設定が選択された:
研磨剤溶液として、それぞれ0.2質量%のK2CO3溶液が使用された。
実施例A
時間=485sec
2CO3溶液(0.2質量%)の体積流量=1500ml min
ヘッド 盤の回転数の比率=23rpm:43rpm
リテーナーリング圧力(フローティングリテーナーリング)=2psi
前記キャリアの加圧区域中の圧力=内側加圧区域において2psi、外側加圧区域において2psi
研磨圧力=4psi
実施例B:
時間=242sec
2CO3溶液(0.2質量%)の体積流量=1500ml min
ヘッド 盤の回転数の比率=23rpm:43rpm
リテーナーリング圧力(フローティングリテーナーリング)=2psi
前記キャリアの加圧区域中の圧力=内側加圧区域において2psi、外側加圧区域において2psi
研磨圧力=4psi
実施例C:
時間=120sec
2CO3溶液(0.2質量%)の体積流量=1500ml min
ヘッド 盤の回転数の比率=23rpm:43rpm
リテーナーリング圧力(フローティングリテーナーリング)=2psi
前記キャリアの加圧区域中の圧力=内側加圧区域において2psi、外側加圧区域において2psi
研磨圧力=4psi
前記研磨後に、新たなエピタキシャル層を堆積させた。前記層厚は、2.5〜2.75μmの範囲内にあった。
3つの全てのウェハは、工程(d)での第2のエピタキシャル被覆の後に成長縞はもはや有していなかった。

Claims (10)

  1. 記載された順序で次の工程:(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程、(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して固体を含まない研磨剤溶液を供給しながら第1の研磨を行う工程、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用して研磨剤懸濁液を供給しながらCMP研磨を行う工程、(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程を有する、エピタキシャル被覆された半導体ウェハを製造する方法。
  2. 工程(a)において堆積された層の厚さは0.5〜4μmである、請求項1記載の方法。
  3. 工程(b)において使用された研磨パッドは、セリウム、アルミニウム、ケイ素及びジルコニウムの元素の酸化物の粒子を有するか又は炭化ケイ素、窒化ホウ素及びダイアモンドからなる硬質材料のグループから選択される粒子を有する固定砥粒を含有する、請求項1又は2記載の方法。
  4. 工程(b)において使用された研磨剤溶液は、炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)のような化合物又はこれらの任意の混合物を含有する、請求項1から3までのいずれか1項記載の方法。
  5. 前記研磨溶液のpH値は10〜12である、請求項1から4までのいずれか1項記載の方法。
  6. 工程(c)による前記研磨剤懸濁液は、アルミニウム、セリウム又はケイ素の元素の酸化物の1種以上を有する研磨材料を有する、請求項1から5までのいずれか1項記載の方法。
  7. 前記研磨剤懸濁液は酸化ケイ素を含有し、これはコロイド分散性シリカゾルである、請求項6記載の方法。
  8. 前記工程(b)及び(c)の全体の研磨量は0.5〜2.5μmであり、前記半導体ウェハは、工程(d)における第2の被覆の前に、少なくとも0.2μmの厚さのエピタキシャル層を有する、請求項1から7までのいずれか1項記載の方法。
  9. 前記半導体ウェハは、工程(d)による第2のエピタキシャル被覆の後で0.5〜5μmの厚さを有する、請求項1から8までのいずれか1項記載の方法。
  10. 前記半導体ウェハは、300mm以上の直径、有利に450の直径を有するシリコンウェハである、請求項1から9までのいずれか1項記載の方法。
JP2010142492A 2009-06-24 2010-06-23 エピタキシャル被覆された半導体ウェハの製造方法 Pending JP2011009746A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030296A DE102009030296B4 (de) 2009-06-24 2009-06-24 Verfahren zur Herstellung einer epitaxierten Siliciumscheibe

Publications (1)

Publication Number Publication Date
JP2011009746A true JP2011009746A (ja) 2011-01-13

Family

ID=43298898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010142492A Pending JP2011009746A (ja) 2009-06-24 2010-06-23 エピタキシャル被覆された半導体ウェハの製造方法

Country Status (6)

Country Link
US (1) US8551870B2 (ja)
JP (1) JP2011009746A (ja)
KR (1) KR101169527B1 (ja)
CN (1) CN101930911B (ja)
DE (1) DE102009030296B4 (ja)
TW (1) TWI430352B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069938A1 (en) * 2011-11-07 2013-05-16 Lg Siltron Inc. Surface treatment method of polishing pad and polishing method of wafer using the same
JP2018160557A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 固形研磨剤及び固形研磨剤を使用した研磨方法
US10208400B2 (en) 2015-02-02 2019-02-19 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
TWI456649B (zh) * 2011-10-27 2014-10-11 Atomic Energy Council 去除提純冶金級矽晶圓表面與內部金屬雜質之製備方法
US8685840B2 (en) * 2011-12-07 2014-04-01 Institute Of Nuclear Energy Research, Atomic Energy Council In-situ gettering method for removing metal impurities from the surface and interior of a upgraded metallurgical grade silicon wafer
DE102013213839A1 (de) 2013-07-15 2015-01-15 Siltronic Ag Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
CN108054111A (zh) * 2017-12-19 2018-05-18 大连鑫鑫创世科技发展有限公司 一种集成电路硅片的分割方法
CN114800220B (zh) * 2022-04-20 2024-01-26 江西耀驰科技有限公司 二氧化硅膜层的抛光方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012547A (ja) * 1996-06-19 1998-01-16 Asahi Chem Ind Co Ltd 半導体基板の製造方法
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2004071833A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2007220974A (ja) * 2006-02-17 2007-08-30 Sumco Corp ウェーハおよびその製造方法
JP2009033159A (ja) * 2007-07-27 2009-02-12 Siltronic Ag 半導体材料から構成された基板を研磨する方法
JP2009124153A (ja) * 2007-11-15 2009-06-04 Siltronic Ag ポリシングされたエッジ部を備えた半導体ウェハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
EP1016129B2 (en) * 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3439402B2 (ja) 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
US6602117B1 (en) * 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE102004004556B4 (de) 2004-01-29 2008-12-24 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2007103747A (ja) * 2005-10-06 2007-04-19 Sumco Corp 半導体基板の製造方法
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
US8242003B1 (en) * 2010-04-14 2012-08-14 Stc.Unm Defect removal in Ge grown on Si

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012547A (ja) * 1996-06-19 1998-01-16 Asahi Chem Ind Co Ltd 半導体基板の製造方法
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2004071833A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2007220974A (ja) * 2006-02-17 2007-08-30 Sumco Corp ウェーハおよびその製造方法
JP2009033159A (ja) * 2007-07-27 2009-02-12 Siltronic Ag 半導体材料から構成された基板を研磨する方法
JP2009124153A (ja) * 2007-11-15 2009-06-04 Siltronic Ag ポリシングされたエッジ部を備えた半導体ウェハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069938A1 (en) * 2011-11-07 2013-05-16 Lg Siltron Inc. Surface treatment method of polishing pad and polishing method of wafer using the same
KR101295921B1 (ko) 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
US10208400B2 (en) 2015-02-02 2019-02-19 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP2018160557A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 固形研磨剤及び固形研磨剤を使用した研磨方法

Also Published As

Publication number Publication date
KR101169527B1 (ko) 2012-07-27
TW201108317A (en) 2011-03-01
US8551870B2 (en) 2013-10-08
US20100330786A1 (en) 2010-12-30
TWI430352B (zh) 2014-03-11
CN101930911B (zh) 2013-03-13
KR20100138747A (ko) 2010-12-31
DE102009030296A1 (de) 2011-01-05
CN101930911A (zh) 2010-12-29
DE102009030296B4 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
JP2011009746A (ja) エピタキシャル被覆された半導体ウェハの製造方法
US7579261B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US8338302B2 (en) Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
JP4723446B2 (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
US8389409B2 (en) Method for producing a semiconductor wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US8728942B2 (en) Method for producing epitaxial silicon wafer
EP2159826A1 (en) Soi wafer manufacturing method
JP2013016841A (ja) エピタキシコーティングされたシリコンウェーハ及びエピタキシコーティングされたシリコンウェーハの製造法
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
JP2008211040A (ja) 単結晶サファイア基板とその製造方法及びそれらを用いた半導体発光素子
JP6856356B2 (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2003197498A (ja) 被覆されたシリコンウェーハ、その製造方法及び使用
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
TW202145309A (zh) 磊晶晶圓、晶圓及其製造方法
KR20210080719A (ko) 탄화규소 에피 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131206

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140228