DE102004004556B4 - Verfahren zur Herstellung einer Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer Halbleiterscheibe Download PDF

Info

Publication number
DE102004004556B4
DE102004004556B4 DE102004004556A DE102004004556A DE102004004556B4 DE 102004004556 B4 DE102004004556 B4 DE 102004004556B4 DE 102004004556 A DE102004004556 A DE 102004004556A DE 102004004556 A DE102004004556 A DE 102004004556A DE 102004004556 B4 DE102004004556 B4 DE 102004004556B4
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
thickness
run
beginning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004004556A
Other languages
English (en)
Other versions
DE102004004556A1 (de
Inventor
Armin Dipl.-Ing. Deser
Gunther Dr. Dipl.-Phys. Kann
Markus Schnappauf
Manfred Thurner
Karl Wajand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102004004556A priority Critical patent/DE102004004556B4/de
Priority to CNB2005100056629A priority patent/CN100468645C/zh
Priority to KR1020050007064A priority patent/KR100640144B1/ko
Priority to JP2005019832A priority patent/JP4277007B2/ja
Priority to TW094102543A priority patent/TWI253689B/zh
Priority to US11/044,595 priority patent/US6997776B2/en
Publication of DE102004004556A1 publication Critical patent/DE102004004556A1/de
Application granted granted Critical
Publication of DE102004004556B4 publication Critical patent/DE102004004556B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe durch gleichzeitiges Polieren der Vorderseite und der Rückseite der Halbleiterscheibe zwischen zwei sich drehenden Poliertellern unter Zuführung eines Poliersols während einer eine Polierzeit dauernden Polierfahrt, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegt und auf einer bestimmten geometrischen Bahn gehalten wird, und die Halbleiterscheibe und die Läuferscheibe bestimmte Dicken (F, G) aufweisen, dadurch gekennzeichnet, dass die Polierzeit einer aktuellen Polierfahrt aus Daten berechnet wird, die die Dicke (F) der Halbleiterscheibe am Anfang der aktuellen Polierfahrt, die Dicke (G) der Läuferscheibe am Anfang der aktuellen Polierfahrt, die Dicke (A) einer Halbleiterscheibe am Anfang einer vorhergehenden Polierfahrt, die Dicke (B) dieser Halbleiterscheibe am Ende der vorhergehenden Polierfahrt, die Dicke (D) der Läuferscheibe am Anfang der vorhergehenden Polierfahrt, die Polierzeit (C) der vorhergehenden Polierfahrt, sowie einen Korrekturfaktor (K) umfassen, dessen Wert von der Ebenheit der Halbleiterscheibe abhängt, die während der vorhergehenden Polierfahrt poliert wurde.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterscheibe nach dem Oberbegriff des Patentanspruchs 1. Sie betrifft insbesondere die Fabrikation von elektronischen Bauelementen mit Linienbreiten von gleich oder kleiner 0,13 μm für die Halbleiterindustrie.
  • Eine Halbleiterscheibe, die insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten von gleich oder kleiner 0,13 μm geeignet sein soll, muss eine Vielzahl besonderer Eigenschaften aufweisen. Eine besonders wichtige Eigenschaft ist die Geometrie der Halbleiterscheibe, wobei damit insbesondere die Ebenheit und die Planparallelität der Seitenflächen der Halbleiterscheibe gemeint sind. Ein Teil der die Ebenheit beschreibenden Spezifikationsparameter lässt sich gemäß der lateralen Ausdehnung des sie betreffenden potenziellen Störeffektes kategorisieren. In diesem Zusammenhang wird im allgemeinen zwischen globaler Ebenheit (laterale Ausdehnung im Bereich des Durchmessers der Halbleiterscheibe/vertikale Abweichung zu einer ideal ebenen Fläche), lokaler Ebenheit (laterale Ausdehnung im cm-Bereich/vertikaler Effekt im 100-nm-Bereich), Nanotopografie (lateral mm-Bereich/vertikal 10-nm-Bereich) und Oberflächenrauhigkeit (lateral μm-Bereich/vertikal Sub-nm-Bereich) unterschieden.
  • Die endgültige Ebenheit einer Halbleiterscheibe wird in der Regel durch einen Polierprozess erzeugt. Zur Verbesserung der Ebenheitswerte einer Halbleiterscheibe wurden Apparate und Verfahren zum gleichzeitigen Polieren von Vorder- und Rückseite der Halbleiterscheibe bereitgestellt und weiterentwickelt. Diese Doppelseitenpolitur ist beispielsweise in der US 3 691 694 A beschrieben. Gemäß einer in der EP 0 208 315 B1 beschriebenen Ausführungsform der Doppelseitenpolitur werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Aussparungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliersols auf einer durch die Maschinen- und Prozessparameter vorbestimmten Bahn bewegt und dadurch poliert (in der englischsprachigen Literatur werden Läuferscheiben als "carrier" oder "templates" bezeichnet). Um die bei der Doppelseitenpolitur angewandten Anpresskräfte bevorzugt auf die zu polierende Halbleiterscheibe und nicht auf die Läuferscheibe wirken zu lassen, ist die Enddicke von nach dem Stand der Technik doppelseitenpolierten Halbleiterscheiben deutlich dicker als die Dicke der eingesetzten Läuferscheiben. In der US 6 458 688 B1 ist ein Verfahren beschrieben, bei dem die Dicke der Läuferscheiben, die Dicke der Halbleiterscheiben und der mit der Politur bewirkte Materialabtrag in eine Beziehung gesetzt werden, um besonders ebene Halbleiterscheiben zu erhalten, deren lokale Geometriewerte unter einem geforderten Schwellenwert liegen und sich in einem Randbereich der Halbleiterscheibe nicht signifikant unterscheiden von denen in einem Zentrumsbereich der Halbleiterscheibe.
  • In der DE 199 56 250 C1 ist ein Verfahren zur Herstellung einer Halbleiterscheibe durch gleichzeitiges Polieren der Vorderseite und der Rückseite der Halbleiterscheibe beschrieben. Die Polierzeit einer aktuellen Polierfahrt wird dort berechnet aus Daten, die die Anfangsdicken der Halbleiterscheibe und der Läuferscheibe umfassen, sowie aus Daten, die die Anfangs- und die Enddicke einer Halbleiterscheibe umfassen, die bei der vorausgegangenen Polierfahrt poliert wurde.
  • Aufgabe der vorliegenden Erfindung ist es, die Doppelseitenpolitur von Halbleiterscheiben zu stabilisieren und damit durch Prozessschwankungen hervorgerufene Ausbeuteverluste zu minimieren.
  • Gelöst wird die Aufgabe durch ein Verfahren nach Patentanspruch 1. Eine vorteilhafte Ausgestaltung des Verfahrens ist Gegenstand des Unteranspruchs.
  • Wesentliches Merkmal der Erfindung ist es, dass sich die Polierzeit einer aktuellen Polierfahrt am Verlauf der vorhergehenden
  • Polierfahrt orientiert, wobei die Dicke der Läuferscheibe am Anfang der vorhergehenden und der aktuellen Polierfahrt, die Anfangs- und Enddicken der in der vorhergehenden Polierfahrt polierten Halbleiterscheiben und deren Geometriewerte nach erfolgter Politur maßgeblich sind. Im Vergleich zu einem gleichartigen Verfahren, bei dem jede Polierfahrt mit derselben vorgegebenen Polierzeit erfolgt, sind die Ausbeuten an Halbleiterscheiben mit vorgegebener Ebenheit bei dem erfindungsgemäßen Verfahren deutlich höher.
  • Ausgangsprodukt des Verfahrens ist eine Halbleiterscheibe, die auf bekannte Weise von einem Kristall abgetrennt wurde, beispielsweise von einem abgelängten und rundgeschliffenen Einkristall aus Silicium, und deren Vorder- und/oder Rückseite mittels eines Läpp- oder Oberflächenschleifschrittes bearbeitet wurde. Ebenso kann die Kante der Halbleiterscheibe an einer geeigneten Stelle in der Prozesskette mittels einer geeignet profilierten Schleifscheibe verrundet und gegebenenfalls poliert werden. Außerdem besteht die Möglichkeit, dass die Oberfläche der Halbleiterscheibe nach dem Schleifschritt geätzt wird.
  • Endprodukt des Verfahrens ist eine doppelseitenpolierte Halbleiterscheibe, die den Anforderungen an Halbleiterscheiben als Ausgangsmaterial für Halbleiterbauelemente-Prozesse mit Linienbreiten von gleich oder kleiner 0,13 μm genügt und aufgrund besserer Ausbeuten den nach dem Stand der Technik hergestellten Halbleiterscheiben bezüglich ihrer Herstellkosten überlegen ist.
  • Prinzipiell können die beim erfindungsgemäßen Verfahren eingesetzten Läuferscheiben aus jedem Material gefertigt werden. Läuferscheiben aus Stahl oder aus faserverstärktem Kunststoff sind bevorzugt; Läuferscheiben aus rostfreiem Chromstahl sind besonders bevorzugt.
  • Die Anfangsdicke der zu polierenden Halbleiterscheiben ist im Fall von Halbleiterscheiben aus Silicium vorzugsweise um 20 bis 200 μm größer als die Dicke der Läuferscheibe, wobei der Bereich von 30 bis 70 μm besonders bevorzugt ist, und die Enddicke der polierten Halbleiterscheiben ist vorzugsweise um 2 bis 20 μm größer ist als die Dicke der Läuferscheibe, wobei der Bereich von 5 bis 15 μm besonders bevorzugt ist. Der Materialabtrag durch den Polierschritt beträgt 5 bis 100 μm, bevorzugt 10 μm bis 60 μm, und besonders bevorzugt 20 bis 50 μm.
  • Die Halbleiterscheiben werden nach Beendigung der Politur gegebenenfalls von anhaftendem Poliersol gereinigt und getrocknet und können anschließend auf einem handelsüblichen, beispielsweise kapazitiv oder optisch arbeitenden Geometriemessgerät hinsichtlich ihrer Ebenheit vermessen werden.
  • Das erfindungsgemäße Verfahren wird vorzugsweise zur Herstellung von Halbleiterscheiben aus Silicium, Silicium/Germanium, Siliciumnitrid, Galliumarsenid und weiteren III-V-Halbleitern eingesetzt. Silicium in einkristalliner Form, beispielsweise kristallisiert durch einen Czochralski- oder einen Zonenziehprozess, ist besonders bevorzugt.
  • Die Halbleiterscheiben haben Durchmesser von vorzugsweise 200 mm, 300 mm, 400 mm und 450 mm und vorzugsweise Dicken von wenigen 100 μm bis einigen cm, bevorzugt von 400 μm bis 1200 μm. Neben der Herstellung von Halbleiterscheiben aus einem homogenen Material kann die Erfindung auch zur Herstellung von mehrschichtig aufgebauten Halbleitersubstraten wie SOI-Scheiben ("silicon-on-insulator") und so genannten "bonded wafers" eingesetzt werden.
  • Die nähere Beschreibung des Verfahrens erfolgt am Beispiel einer durch Doppelseitenpolitur zu polierenden Siliciumscheibe. Die Siliciumscheibe wird zusammen mit anderen Scheiben während einer eine bestimmte Polierzeit dauernden Polierfahrt gemäß dem in der US 6 458 688 B1 beschriebenen Verfahren poliert, wobei die Polierzeit vorzugsweise automatisch berechnet wird. Zur Berechnung werden Daten herangezogen, wie die Dicken der verwendeten Läuferscheiben und die Anfangs- und Enddicken der mit der vorhergehenden Polierfahrt polierten Halbleiterscheiben.
  • Zusätzlich geht noch ein an diesen Halbleiterscheiben gemessener Wert in die Berechnung mit ein, der die Ebenheit der Halbleiterscheiben bezeichnet. Vorzugsweise handelt es sich bei diesem Wert um den dnl35-Wert, der die globale Ebenheit auf eine einfache Weise charakterisiert. Die Polierzeit der ersten Polierfahrt wird ohne eine derartige Berechnung vorgegeben, beispielsweise an Hand der Ergebnisse von Versuchen. Bei der Berechnung der Polierzeit einer nachfolgenden Polierfahrt wird vorzugsweise gemäß dem folgenden, bevorzugten Beispiel vorgegangen.
  • Beispiel:
  • Ein die Polierzeit automatisch vorgebender Leitrechner verwendet folgende Daten A bis G zur Berechnung der Polierzeit, wobei
    • A die Dicke einer Halbleiterscheibe am Anfang einer vorhergehenden Polierfahrt;
    • B die Dicke dieser Halbleiterscheibe am Ende der vorhergehenden Polierfahrt;
    • C die Polierzeit der vorhergehenden Polierfahrt;
    • D die Dicke der Läuferscheibe am Anfang der vorhergehenden Polierfahrt;
    • E den dnl35-Wert, gemessen an der während der vorhergehenden Polierfahrt polierten, Halbleiterscheibe;
    • F die Dicke der Halbleiterscheibe am Anfang der aktuellen Polierfahrt und
    • G die Dicke der Läuferscheibe am Anfang der aktuellen Polierfahrt
    bezeichnen.
  • Im Hinblick auf die in die Berechnung der Polierzeit eingehende Ebenheitsbetrachtung verwendet der Leitrechner einen Korrekturfaktor K, der auf der Grundlage des gemessenen dnl35-Werts (E) folgende Größen annimmt:
    Für dnl35 > 0,7 μm ist K = +1 μm
    Für dnl35 0,5 bis 0,7 ist K = +0,5 μm
    Für dnl35 0,15 bis 0,5 ist K = 0 (optimaler Bereich)
    Für dnl35 0,05 bis 0,15 ist K = –0,5 μm
    Für dnl35 < 0,05 ist K = –1 μm
  • Die Berechnung der Polierzeit der aktuellen Polierfahrt erfolgt nach folgender Formel, wobei die Buchstaben die oben genannten Bedeutungen haben: Polierzeit = [F – G – {(B – D) + K}]/[(A – B)/C]
  • Daraus ergeben sich bei angenommener Konstanz der Dicke der Läuferscheiben und der Anfangsdicke der Halbleiterscheibe insbesondere die folgenden Konsequenzen:
    Wenn der dnl35-Wert im Hinblick auf den optimalen Bereich zu hoch (positiv) ist, dann muss die Polierzeit der Polierfahrt im Vergleich zur Polierzeit der vorhergehenden Polierfahrt verringert werden;
    wenn der dnl35-Wert im Hinblick auf den optimalen Bereich zu klein oder sogar negativ ist, muss die Polierzeit erhöht werden;
    wenn der dnl35-Wert im optimalen Bereich liegt, muss die Polierzeit beibehalten werden.
  • Der dnl35-Wert ist das Ergebnis einer Differenzmessung der Dicke der Halbleiterscheibe an bestimmten ausgewählten Stellen im Randbereich und im Zentrum der Halbleiterscheibe. Sie sind in der Figur durch Bezugszahlen hervorgehoben. Vier Stellen, gekennzeichnet durch die Punkte 2 bis 5, befinden sich um jeweils 90° zum Nachbarpunkt versetzt und über den Umfang verteilt im Randbereich der Halbleiterscheibe. Geradzahlige und ungeradzahlige Punkte liegen sich jeweils gegenüber. Punkt 1 bezeichnet die Stelle im Zentrum der Halbleiterscheibe. Der dnl35-Wert berechnet sich wie folgt: dnl35 = (Dicke3 + Dicke5)/2 – Dicke1
  • Dabei ist mit Dicke und folgender Ziffer die Dicke der Halbleiterscheibe an einer Stelle definiert, die durch den bezeichneten Punkt repräsentiert wird.

Claims (2)

  1. Verfahren zur Herstellung einer Halbleiterscheibe durch gleichzeitiges Polieren der Vorderseite und der Rückseite der Halbleiterscheibe zwischen zwei sich drehenden Poliertellern unter Zuführung eines Poliersols während einer eine Polierzeit dauernden Polierfahrt, wobei die Halbleiterscheibe in einer Aussparung einer Läuferscheibe liegt und auf einer bestimmten geometrischen Bahn gehalten wird, und die Halbleiterscheibe und die Läuferscheibe bestimmte Dicken (F, G) aufweisen, dadurch gekennzeichnet, dass die Polierzeit einer aktuellen Polierfahrt aus Daten berechnet wird, die die Dicke (F) der Halbleiterscheibe am Anfang der aktuellen Polierfahrt, die Dicke (G) der Läuferscheibe am Anfang der aktuellen Polierfahrt, die Dicke (A) einer Halbleiterscheibe am Anfang einer vorhergehenden Polierfahrt, die Dicke (B) dieser Halbleiterscheibe am Ende der vorhergehenden Polierfahrt, die Dicke (D) der Läuferscheibe am Anfang der vorhergehenden Polierfahrt, die Polierzeit (C) der vorhergehenden Polierfahrt, sowie einen Korrekturfaktor (K) umfassen, dessen Wert von der Ebenheit der Halbleiterscheibe abhängt, die während der vorhergehenden Polierfahrt poliert wurde.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ebenheit in Form des dnl35-Werts (E) in die Berechnung eingeht.
DE102004004556A 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe Expired - Lifetime DE102004004556B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102004004556A DE102004004556B4 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe
CNB2005100056629A CN100468645C (zh) 2004-01-29 2005-01-24 半导体晶片的制造方法
KR1020050007064A KR100640144B1 (ko) 2004-01-29 2005-01-26 반도체 웨이퍼의 제조 방법
JP2005019832A JP4277007B2 (ja) 2004-01-29 2005-01-27 半導体ウェハを製造する方法
TW094102543A TWI253689B (en) 2004-01-29 2005-01-27 Process for producing a semiconductor wafer
US11/044,595 US6997776B2 (en) 2004-01-29 2005-01-27 Process for producing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004004556A DE102004004556B4 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102004004556A1 DE102004004556A1 (de) 2005-08-18
DE102004004556B4 true DE102004004556B4 (de) 2008-12-24

Family

ID=34801214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004004556A Expired - Lifetime DE102004004556B4 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe

Country Status (6)

Country Link
US (1) US6997776B2 (de)
JP (1) JP4277007B2 (de)
KR (1) KR100640144B1 (de)
CN (1) CN100468645C (de)
DE (1) DE102004004556B4 (de)
TW (1) TWI253689B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE102009030296B4 (de) 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
CN113246012B (zh) * 2021-05-14 2022-08-09 上海华力集成电路制造有限公司 化学机械研磨的控制方法、设备和存储介质
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) * 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6458688B1 (en) * 1999-02-11 2002-10-01 Wacker Siltronic Gesellschaft für Halbleiter-Materialien AG Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPH07100297B2 (ja) * 1987-01-27 1995-11-01 九州電子金属株式会社 半導体ウエハの研磨制御装置
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3558794B2 (ja) * 1996-09-27 2004-08-25 株式会社荏原製作所 半導体ウエハーの研磨方法及び研磨装置
JPH11267970A (ja) * 1998-03-24 1999-10-05 Okamoto Machine Tool Works Ltd ウエハの座標合せ装置
US6439964B1 (en) * 1999-10-12 2002-08-27 Applied Materials, Inc. Method of controlling a polishing machine
JP4827292B2 (ja) * 2000-11-01 2011-11-30 アプライド マテリアルズ インコーポレイテッド 研磨装置
JP2002343753A (ja) * 2001-05-21 2002-11-29 Nikon Corp シミュレーション方法及び装置、加工装置、加工システム、並びに半導体デバイス製造方法
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
JP3985223B2 (ja) * 2002-06-17 2007-10-03 株式会社Sumco Soi基板の研磨方法およびその装置
JP4311622B2 (ja) * 2003-06-23 2009-08-12 コバレントマテリアル株式会社 拡散ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) * 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US6458688B1 (en) * 1999-02-11 2002-10-01 Wacker Siltronic Gesellschaft für Halbleiter-Materialien AG Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben

Also Published As

Publication number Publication date
TWI253689B (en) 2006-04-21
US6997776B2 (en) 2006-02-14
JP4277007B2 (ja) 2009-06-10
CN100468645C (zh) 2009-03-11
US20050170749A1 (en) 2005-08-04
CN1649103A (zh) 2005-08-03
TW200525625A (en) 2005-08-01
KR20050077753A (ko) 2005-08-03
JP2005217410A (ja) 2005-08-11
KR100640144B1 (ko) 2006-10-31
DE102004004556A1 (de) 2005-08-18

Similar Documents

Publication Publication Date Title
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE69731019T2 (de) Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE102017220416A1 (de) Verfahren und Vorrichtung zur Herstellung eines kontinuierlichen bandförmigen Verbundmaterials
DE102012212095A1 (de) Laserbearbeitungsverfahren für einen Wafer
DE112016005920T5 (de) Verfahren zum beidseitigen Polieren eines Wafers, Verfahren zum Herstellen eines Epitaxialwafers und Verwendung desselben sowie Epitaxialwafer
DE112008000396T5 (de) Endpolierverfahren für Einkristall-Siliziumwafer und Einkristall-Siliziumwafer
DE102013219468A1 (de) Verfahren zum gleichzeitigen Trennen einer Vielzahl von Scheiben von einem Werkstück
EP0522542B1 (de) Verfahren zur Herstellung von nahtlosen Drahtschlaufen
DE10209406A1 (de) Kontinuierliche Beiz- und Kaltwalzanlage und Verfahren zum Betreiben derselben
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE102008051673A1 (de) Verfahren zum gleichzeitigen Auftrennen eines Verbundstabs aus Halbleitermaterial in eine Vielzahl von Scheiben
DE102009037281A1 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE102004004556B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE112017005669T5 (de) Schleifkörner, beurteilungsverfahren dafür und waferherstellungsverfahren
DE112012002597T5 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
DE10237247B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silicium
DE112010004635T5 (de) Wafer-Polierverfahren
DE102010007459A1 (de) Verfahren zum Abtrennen einer Vielzahl von Scheiben von einem Kristall aus Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right