DE102019202027A1 - Verfahren zum Herstellen eines SiC-Substrats - Google Patents

Verfahren zum Herstellen eines SiC-Substrats Download PDF

Info

Publication number
DE102019202027A1
DE102019202027A1 DE102019202027.5A DE102019202027A DE102019202027A1 DE 102019202027 A1 DE102019202027 A1 DE 102019202027A1 DE 102019202027 A DE102019202027 A DE 102019202027A DE 102019202027 A1 DE102019202027 A1 DE 102019202027A1
Authority
DE
Germany
Prior art keywords
sic substrate
scratch
sic
length
represented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019202027.5A
Other languages
English (en)
Other versions
DE102019202027B4 (de
Inventor
Yasuhiro Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019202027A1 publication Critical patent/DE102019202027A1/de
Application granted granted Critical
Publication of DE102019202027B4 publication Critical patent/DE102019202027B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

Ein Verfahren zum Herstellen eines SiC-Substrats umfasst: Durchführen einer CMP-Behandlung auf einem SiC-Substrat; nach der CMP-Behandlung, Aufnehmen eines Bildes einer Oberfläche des SiC-Substrats, um einen Kratzer zu detektieren; Bestimmen des SiC-Substrats als guten Gegenstand, wenn eine Länge L des Kratzers mit einem Kontrastwert, der gleich einem oder größer als ein Schwellenwert ist, nicht mehr als π(D/2)2 / A × F/100 beträgt, wobei der Kratzer mit dem Kontrastwert, der gleich dem oder größer als der Schwellenwert ist, in dem Bild als Ausgangspunkt eines epitaktischen Fehlers dient, ein Durchmesser des SiC-Substrats durch D repräsentiert wird, eine Länge einer langen Seite eines auf dem SiC-Substrat zu bildenden Vorrichtungschips durch A repräsentiert wird und eine durch Kratzer verursachte zulässige Fehlerrate durch F repräsentiert wird.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Siliziumcarbid-(worauf im Folgenden als SiC- verwiesen wird) Substrats.
  • Hintergrund
  • SiC ist eines von Materialien, die man als Leistungs-Halbleitermaterialien der nächsten Generation erwartet. Im Allgemeinen wird die Oberfläche eines SiC-Substrats vor einem epitaktischen Wachstum einem chemisch-mechanischen Polieren (worauf im Folgenden als CMP-Behandlung verwiesen wird) unterzogen. Zu dieser Zeit können aufgrund abrasiver Körner auf der Substratoberfläche Kratzer auftreten. Ein Verfahren zum Reduzieren von Kratzern wurde vorgeschlagen (siehe zum Beispiel die internationale Veröffentlichung Nr. WO2014/091929 ). Es ist jedoch unmöglich, Kratzer aufgrund eines unvorhergesehenen Faktors in der tatsächlichen Produktion vollständig zu verhindern. Wenn ein Kratzer vorliegt, kann unter epitaktischem Wachstum ein epitaktischer Defekt bzw. Fehler wie etwa ein Dreieck-Fehler oder ein Karotten-Fehler (engl.: carrot defect) auftreten, während er von dem als Ausgangspunkt dienenden Kratzer aus beginnt. Aus diesem Grund wird vor einem epitaktischen Wachstum ein maximaler Standard für die Längen von Kratzern für SiC-Substrate festgelegt.
  • Zusammenfassung
  • In einem herkömmlichen Herstellungsverfahren für SiC-Substrate war es unmöglich, nur schädliche, als Ausgangspunkte epitaktischer Fehler dienende Kratzer zu extrahieren. Daher gab es Fälle, in denen SiC-Substrate mit weniger schädlichen Kratzern als defekte bzw. fehlerhafte Gegenstände bestimmt werden, sodass die Ausbeute reduziert wird. Auf der anderen Seite können, wenn die Detektionsempfindlichkeit von Kratzern verringert wird, um die Ausbeute zu erhöhen, SiC-Substrate mit vielen schädlichen Kratzern als gute Gegenstände bestimmt werden, so dass ein Vorrichtungsausfall auftritt.
  • Die vorliegende Erfindung wurde gemacht, um die Probleme wie oben beschrieben zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht darin, ein Herstellungsverfahren für SiC-Substrate vorzusehen, das eine Reduzierung der Ausbeute und einen Vorrichtungsausfall verhindern kann.
  • Ein Verfahren zum Herstellen eines SiC-Substrats gemäß der vorliegenden Erfindung umfasst: Durchführen einer CMP-Behandlung auf einem SiC-Substrat; nach der CMP-Behandlung, Aufnehmen eines Bildes einer Oberfläche des SiC-Substrats, um einen Kratzer zu detektieren; Bestimmen des SiC-Substrats als guten Gegenstand, wenn eine Länge L des Kratzers mit einem Kontrastwert, der gleich einem oder größer als ein Schwellenwert ist, nicht mehr als π (D/2)2 / A × F/100 beträgt, wobei der Kratzer mit dem Kontrastwert, der gleich dem oder größer als der Schwellenwert ist, in dem Bild als Ausgangspunkt eines epitaktischen Fehlers dient, ein Durchmesser des SiC-Substrats durch D repräsentiert wird, eine Länge einer langen Seite eines auf dem SiC-Substrat zu bildenden Vorrichtungschips durch A repräsentiert wird und eine durch Kratzer verursachte zulässige Defekt- bzw. Fehlerrate durch F repräsentiert wird.
  • Der Erfinder hat herausgefunden, dass ein Kratzer mit einem hohen Kontrastwert im Bild der Oberfläche des SiC-Substrats als Ausgangspunkt eines epitaktischen Fehlers dient. Daher ermöglicht eine Extraktion von Kratzern mit hohen Kontrastwerten, nur schädliche, als Ausgangspunkte epitaktischer Fehler dienende Kratzer zu extrahieren. Dementsprechend ist es möglich, zu verhindern, dass SiC-Substrate ohne ein Problem als fehlerhafte Gegenstände bestimmt werden, und somit zu verhindern, dass die Ausbeute reduziert wird. Überdies kann ein Vorrichtungsausfall verhindert werden, indem ein maximaler Standard der Längen schädlicher Kratzer vorgesehen wird.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung vollständiger ersichtlich werden.
  • Figurenliste
    • 1 ist ein Flussdiagramm, das ein Herstellungsverfahren für SiC-Substrate gemäß einer ersten Ausführungsform zeigt.
    • 2 bis 4 sind Querschnittsansichten, die das Herstellungsverfahren für SiC-Substrate gemäß der ersten Ausführungsform zeigen.
    • 5 ist ein Bild, das durch Aufnehmen eines Bildes der Oberfläche des SiC-Substrats unter einem konfokalen differentiellen Interferenzkontrast-Mikroskop mit einer Bildaufnahmevorrichtung wie etwa einem Bildsensor nach der CMP-Behandlung erhalten wird.
    • 6 ist ein Diagramm, das die Helligkeit von Pixeln entlang einer Koordinate A des Bildes in 5 zeigt.
    • 7 ist ein Diagramm, das ein Detektionsergebnis von Kratzern auf der Oberfläche des SiC-Substrats nach der CMP-Behandlung zeigt.
    • 8 ist ein Diagramm, das zulässige Kratzerlängen für die Länge der langen Seite des Vorrichtungschips zeigt.
    • 9 ist ein Flussdiagramm, das ein Herstellungsverfahren für SiC-Substrate gemäß einer zweiten Ausführungsform zeigt.
    • 10 ist ein Flussdiagramm, das eine Modifikation des Herstellungsverfahrens für SiC-Substrate gemäß der zweiten Ausführungsform zeigt.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die Zeichnungen wird ein Verfahren zum Herstellen eines SiC-Substrats gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Die gleichen Komponenten werden durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann unterlassen werden.
  • Erste Ausführungsform
  • 1 ist ein Flussdiagramm, das ein Herstellungsverfahren für SiC-Substrate gemäß einer ersten Ausführungsform zeigt. 2 bis 4 sind Querschnittsansichten, die das Herstellungsverfahren für SiC-Substrate gemäß der ersten Ausführungsform zeigen. Zunächst wird ein durch ein Sublimationsverfahren oder dergleichen hergestellter SiC-Einkristall in einen Substratzustand prozessiert, um ein SiC-Substrat 1 zu bilden. Als Nächstes wird die CMP-Behandlung auf dem SiC-Substrat 1 (Schritt S1) wie in 2 gezeigt durchgeführt. Eine Reinigungsbehandlung wird danach durchgeführt (Schritt S2). Als Nächstes wird, wie in 3 gezeigt ist, mittels eines Detektors 2 ein Bild der Oberfläche des SiC-Substrats 1 aufgenommen, um einen Kratzer zu detektieren (Schritt S3).
  • 5 zeigt ein Bild, das erhalten wird, indem nach der CMP-Behandlung ein Bild der Oberfläche des SiC-Substrats unter einem konfokalen differentiellen Interferenzkontrast-Mikroskop mit einer Bildaufnahmevorrichtung etwa einem Bildsensor aufgenommen wird. 6 ist ein Diagramm, das die Helligkeit von Pixeln entlang einer Koordinate A des Bildes in 5 zeigt. Die Helligkeit der Pixel ist bei einem Kratzerabschnitt höher als diejenige bei einem Abschnitt ohne Fehler. Ein Kontrast wird erhalten, indem die Differenz in der Helligkeit zwischen den Pixeln an den beiden Abschnitten quantisiert wird.
  • 7 ist ein Diagramm, das ein Detektionsergebnis von Kratzern auf der Oberfläche des SiC-Substrats nach der CMP-Behandlung zeigt. Als der Detektor 2 wurde ein SiC-Substratfehler inspizierendes/überprüfendes Gerät SICA88 oder SICA6X von Lasertec Company verwendet. Ein Kontrastwert eines als Kratzer detektierten Fehlerbildes und auch, ob der Kratzer als Ausgangspunkt eines epitaktischen Fehlers dient, wenn epitkatisches Wachstum durchgeführt wurde, wurden untersucht. In 7 repräsentiert • einen schädlichen, als Ausgangspunkt eines epitaktischen Fehlers dienenden Kratzer, und ♦ repräsentiert einen harmlosen Kratzer, der nicht als Ausgangspunkt eines epitaktischen Fehlers diente.
  • Basierend auf der Untersuchung unter Verwendung von SICA wurde herausgefunden, dass ein Kratzer mit einem Kontrastwert von etwa 70 oder mehr als Ausgangspunkt eines epitaktischen Fehlers dient. Wie oben beschrieben wurde, dienen Kratzer mit Kontrastwerten, die gleich einem oder größer als ein Schwellenwert sind, aus den detektierten Kratzern als Ausgangspunkte epitaktischer Fehler, wie etwa eines Dreieck-Fehlers oder Karotten-Fehlers. Der Dreieck-Fehler ist ein Laminierungs- bzw. Beschichtungsfehler eines heterogenen Polytyps. Da jedoch die Auffassung vertreten wird, dass sich der Schwellenwert je nach Ätzbedingung vor einem epitaktischem Wachstum ändert, kann der Schwellenwert des Kontrastwerts für jede epitaktische Bedingung eingestellt werden.
  • Der Einfluss auf die Ausbeute von SiC-Vorrichtungen durch von Kratzern abgeleitete epitaktische Fehler hängt stark von den Chipgrößen der Vorrichtungen ab. Im Fall einer großen Chipgröße nimmt die Vorrichtungsausbeute stark ab, selbst wenn die Anzahl Fehler gering ist. Umgekehrt ist im Fall einer geringen Chipgröße der Einfluss auf Vorrichtungen gering, selbst wenn die Anzahl Fehler groß ist. Im Allgemeinen wird die Fehlerrate zur Fehlerdichte durch 100-F [%] = exp (-DD × S) repräsentiert, wo die Fehlerdichte durch DD repräsentiert wird und die Chipfläche durch S repräsentiert wird. Da die Einheit des Kratzers „Länge“ ist, ist es jedoch unmöglich, die Fehlerrate durch „Fehlerdichte“ auszudrücken.
  • Deshalb wird basierend auf dem oben beschriebenen Kratzertestergebnis bestimmt, ob das SiC-Substrat gut oder nicht ist, wie im Folgenden beschrieben wird (Schritt S4). Hier wird der Durchmesser des SiC-Substrats 1 durch D repräsentiert, wird die Länge der langen Seite eines Vorrichtungschips, der auf dem SiC-Substrat 1 gebildet werden soll, durch A repräsentiert, wird die Länge der kurzen Seite des Vorrichtungschips durch B repräsentiert, und eine zulässige Fehlerrate, die durch Kratzer verursacht wird, wird durch F [%] repräsentiert. In diesem Fall wird die Fläche des SiC-Substrats 1 durch π(D/2)2 repräsentiert. Indem man diesen Wert durch die Chipfläche A × B der Vorrichtung dividiert, wird ein ungefährer Wert der Gesamtzahl von Chips pro Substrat berechnet. Wenn die Gesamtzahl von Chips mit einer zulässigen Fehlerrate F/100 multipliziert wird, wird eine zulässige Anzahl fehlerhafter Chips N erhalten. Wenn ein Kratzer die kurze Seite der Vorrichtung kreuzt, wird die Anzahl durch den Kratzer verursachter fehlerhafter Vorrichtungen ein Maximum, und somit ist N × B eine zulässige Kratzerlänge. Dementsprechend wird, wenn die Länge L eines Kratzers mit einem Kontrastwert, der gleich dem oder größer als der Schwellenwert ist, nicht mehr als π(D/2)2/ A×F/100 beträgt, das SiC-Substrat 1 als ein guter Gegenstand bestimmt. Das als guter Gegenstand bestimmtes SiC-Substrat 1 weist eine von Kratzern verursachte Fehlerrate F [%] oder weniger auf.
  • Als Nächstes wird die Oberfläche des SiC-Substrats 1, das als guter Gegenstand bestimmt wurde, mit einem reduzierenden Gas wie etwa Wasserstoff in einem Epi-Reaktor geätzt (Schritt S5). Als Folge wird eine durch die Prozessierung geschädigte Schicht auf der Oberfläche des SiC-Substrats 1 entfernt, und anhaftende Fremdkörper werden durch Sublimation entfernt. Als Nächstes wird, wie in 4 gezeigt, ein Züchtungs- bzw. Wachstumgsgas wie etwa Silan und Propan in den Epi-Reaktor eingeführt, um einen SiC-Film 3 auf dem SiC-Substrat 1 epitaktisch aufzuwachsen (Schritt S6). Danach wird in dem SiC-Film 3 eine Vorrichtung wie etwa ein Transistor gebildet.
  • Wie oben beschrieben wurde, hat der Erfinder herausgefunden, dass ein Kratzer mit einem hohen Kontrastwert im Bild der Oberfläche des SiC-Substrats als Ausgangspunkt eines epitaktischen Fehlers dient. Daher ermöglicht eine Extraktion von Kratzern mit hohen Kontrastwerten, nur schädliche Kratzer, die als Ausgangspunkte epitaktischer Fehler dienen, zu extrahieren. Dementsprechend ist es möglich, zu verhindern, dass SiC-Substrate ohne Problem als fehlerhafte Gegenstände bestimmt werden, und somit zu verhindern, dass die Ausbeute reduziert wird. Überdies kann ein Vorrichtungsausfall verhindert werden, indem ein maximaler Standard der Längen schädlicher Kratzer vorgesehen wird.
  • Im Übrigen kann in der vorhergehenden Formel zum Bestimmen guter Gegenstände bezüglich SiC-Substraten unter Berücksichtigung der Breite E eines peripheren Ausschlussbereichs, wo auf der äußeren Periphere des Substrats keine Vorrichtung gebildet werden kann, D auf D-2E festgelegt werden. Wenn beispielsweise der Durchmesser des SiC-Substrats auf 100 mm festgelegt ist, die Breite des peripheren Ausschlussbereichs auf 3 mm festgelegt ist, die Länge der langen Seite des Vorrichtungschips auf 10 mm festgelegt ist und die Fehlerrate auf 5 % festgelegt ist, ist die zulässige Kratzerlänge L gleich π((100 - 2×3)/2)2/ 10 × 5/100 = 34,7 mm.
  • 8 ist ein Diagramm, das zulässige Kratzerlängen für die Länge der langen Seite des Vorrichtungschips zeigt. Eine durchgezogene Linie repräsentiert einen Fall eines SiC-Substrats mit 6 Zoll (6 Inch) mit einem Durchmesser von 150 mm ∅, und eine gestrichelte Linie repräsentiert einen Fall eines SiC-Substrats mit 4 Zoll (4 Inch) mit einem Durchmesser von 100 mm ∅. Die Breite des peripheren Ausschlussbereichs E ist auf 3 mm festgelegt, und die zulässige Fehlerrate F ist auf 3 % festgelegt. Es ist offensichtlich, dass die zulässige Kratzerlänge umso länger wird, je kürzer die Länge der langen Seite des Vorrichtungschips ist. Im Fall eines Wafers mit einem Durchmesser von 100 mm beträgt beispielsweise die zulässige Kratzerlänge nicht mehr als 110 mm, wenn die lange Seite A des Vorrichtungschips eine Länge von 2 mm aufweist, und die zulässige Kratzerlänge beträgt nicht mehr als 21 mm, wenn die lange Seite des Vorrichtungschips eine Länge von 10 mm hat. Im Fall eines Wafers mit einem Durchmesser von 150 mm beträgt die zulässige Kratzerlänge nicht mehr als 250 mm, wenn die lange Seite des Vorrichtungschips eine Länge von 2 mm aufweist, und die zulässige Kratzerlänge beträgt nicht mehr als 50 mm, wenn die lange Seite des Vorrichtungschips eine Länge von 10 mm hat.
  • Zweite Ausführungsform
  • 9 ist ein Flussdiagramm, das ein Herstellungsverfahren für SiC-Substrate gemäß einer zweiten Ausführungsform zeigt. In der vorliegenden Ausführungsform wird, wenn die Länge eines schädlichen Kratzers den maximalen Standard überschreitet, eine erneute CMP-Behandlung auf dem SiC-Substrat 1 durchgeführt. Die CMP-Behandlung, die Kratzerdetektion usw. werden wiederholt, bis das SiC-Substrat 1 als guter Gegenstand bestimmt wird. Da eine Dicke eines transportier- bzw. förderbaren Substrats in einer Fertigungsstraße für SiC-Vorrichtungen festgelegt ist, wird jedoch die Substratdicke gemessen, bevor die erneute CMP-Behandlung durchgeführt wird, und ein Substrat, das dünner als der Standard ist, wird als defekter Gegenstand bestimmt (Schritt S7).
  • Die Tiefen von Kratzern, die nach der CMP-Behandlung zurückbleiben, sind bis zu annähernd 10 nm gering. Dementsprechend erfordert die erneute CMP-Behandlung nicht den gleichen Polierumfang wie die anfängliche CMP-Behandlung, und die erneute CMP-Behandlung wird unter solch einer Bedingung durchgeführt, dass ein Auftreten von Kratzern unwahrscheinlich ist, zum Beispiel indem die Polierrate reduziert wird.
  • 10 ist ein Flussdiagramm, das eine Modifikation des Herstellungsverfahrens für SiC-Substrate gemäß der zweiten Ausführungsform zeigt. Man betrachte einen Fall, in dem drei Arten von Vorrichtungen, deren lange Seitenlängen A1, A2 und A3 sind, gebildet werden. Jedoch ist A1 > A2 > A3 erfüllt. Die Fehlerrate, die durch Kratzer verursacht wird, hängt von der Länge der langen Seite des Vorrichtungschips ab, und die zulässige Kratzerlänge ist umso länger, je kürzer die Länge der langen Seite ist. Die Größenbeziehung von Kratzerlängen L1, L2 und L3, welche für die jeweiligen Vorrichtungen zulässig sind, werden durch L1 < L2 < L3 repräsentiert.
  • Wenn die Länge eines Kratzers mit einem hohen Kontrastverhältnis nicht mehr als L1 beträgt, wird daher das SiC-Substrat als ein L1-guter Gegenstand bestimmt (Schritt S8). Der L1-gute Gegenstand kann für Vorrichtungen mit langen Seitenlängen A1 bis A3 verwendet werden. Wenn die Länge des Kratzers nicht mehr als L2 beträgt, wird das SiC-Substrat als ein L2-guter Gegenstand bestimmt (Schritt S9). Der L2-gute Gegenstand kann für Vorrichtungen mit langen Seitenlängen A2 und A3 verwendet werden. Wenn die Länge eines Kratzers nicht mehr als L3 beträgt, wird das SiC-Substrat als ein L3-guter Gegenstand bestimmt (Schritt S10). Der L3-gute Gegenstand kann für eine Vorrichtung mit der langen Seitenlänge A3 verwendet werden. Wie oben beschrieben wurde, werden SiC-Substrate gemäß der Kratzerlänge in Bezug auf eine Verwendung für jede von Vorrichtungen mit verschiedenen Chipgrößen ausgewählt. Die Dicke epitaktischer Filme und die Trägerkonzentration sind unter SiC-Vorrichtungen gemäß Vorrichtungsanwendungen wie etwa Stehspannungsklasse unterschiedlich, so dass die Anwendungen nicht nach dem epitaktischen Wachstum zugeteilt werden können. Daher ist es wichtig, SiC-Substrate vor dem epitaktischen Wachstum auszuwählen.
  • Viele Modifikationen und Variationen der vorliegenden Erfindung sind offensichtlich im Lichte der obigen Lehren möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung auf andere Weise als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 21. Mai 2018 eingereichten japanischen Patentanmeldung Nr. 2018-097208 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist hierin in ihrer Gesamtheit durch Verweis einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/091929 [0002]
    • JP 2018097208 [0024]

Claims (3)

  1. Verfahren zum Herstellen eines SiC-Substrats, umfassend: Durchführen einer CMP-Behandlung auf einem SiC-Substrat (1); nach der CMP-Behandlung, Aufnehmen eines Bildes einer Oberfläche des SiC-Substrats (1), um einen Kratzer zu detektieren, Bestimmen des SiC-Substrats (1) als guten Gegenstand, wenn eine Länge L des Kratzers mit einem Kontrastwert, der gleich einem oder größer als ein Schwellenwert ist, nicht mehr als π(D/2)2/ A × F/100 beträgt, wobei der Kratzer mit dem Kontrastwert, der gleich dem oder größer als der Schwellenwert ist, in dem Bild als Ausgangspunkt eines epitaktischen Fehlers dient, ein Durchmesser des SiC-Substrats (1) durch D repräsentiert wird, eine Länge einer langen Seite eines Vorrichtungschips, der auf dem SiC-Substrat (1) gebildet werden soll, durch A repräsentiert wird, und eine durch Kratzer verursachte zulässige Fehlerrate durch F repräsentiert wird.
  2. Verfahren zum Herstellen eines SiC-Substrats nach Anspruch 1, wobei die CMP-Behandlung und die Kratzerdetektion wiederholt werden, bis das SiC-Substrat (1) als guter Gegenstand bestimmt wird.
  3. Verfahren zum Herstellen eines SiC-Substrats nach Anspruch 1 oder 2, ferner umfassend ein epitaktisches Aufwachsen eines SiC-Films (3) auf dem SiC-Substrat (1), das als guter Gegenstand bestimmt wurde.
DE102019202027.5A 2018-05-21 2019-02-15 Verfahren zum Herstellen eines SiC-Substrats Active DE102019202027B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-097208 2018-05-21
JP2018097208A JP6874737B2 (ja) 2018-05-21 2018-05-21 ＳｉＣ基板の製造方法

Publications (2)

Publication Number Publication Date
DE102019202027A1 true DE102019202027A1 (de) 2019-11-21
DE102019202027B4 DE102019202027B4 (de) 2022-12-29

Family

ID=68419869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202027.5A Active DE102019202027B4 (de) 2018-05-21 2019-02-15 Verfahren zum Herstellen eines SiC-Substrats

Country Status (4)

Country Link
US (1) US10559508B2 (de)
JP (1) JP6874737B2 (de)
CN (1) CN110517946B (de)
DE (1) DE102019202027B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056515B2 (ja) * 2018-10-30 2022-04-19 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2021166161A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク 欠陥検査システム、欠陥検査方法及び教師データの作成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022292A (ko) * 2003-08-27 2005-03-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법
JP2006186124A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 化学的機械的研磨方法および半導体ウエハの処理方法
JP4523935B2 (ja) 2006-12-27 2010-08-11 昭和電工株式会社 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
JP5459585B2 (ja) * 2009-06-29 2014-04-02 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
JP4716148B1 (ja) * 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
US9406115B2 (en) * 2010-07-03 2016-08-02 Rudolph Technologies, Inc. Scratch detection method and apparatus
JP5419293B2 (ja) * 2010-09-27 2014-02-19 レーザーテック株式会社 検査装置
JP5400228B1 (ja) 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板
CN103579035B (zh) * 2012-08-06 2016-06-15 无锡华润上华科技有限公司 缺陷密度计算方法
CN102931118B (zh) * 2012-11-27 2015-09-02 杭州士兰集成电路有限公司 外延缺陷分析结构及制造方法和外延缺陷的分析方法
JP6106419B2 (ja) 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
KR101828536B1 (ko) * 2013-04-11 2018-02-12 한화테크윈 주식회사 패널 검사 방법 및 장치
JP2015076555A (ja) * 2013-10-10 2015-04-20 株式会社ディスコ 加工装置
JP6256413B2 (ja) * 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法
CN108603850B (zh) * 2016-03-16 2020-10-13 株式会社日立高新技术 缺陷检查方法以及缺陷检查装置
CN106783540B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 减少外延片表面划痕的方法

Also Published As

Publication number Publication date
US20190355629A1 (en) 2019-11-21
JP2019202900A (ja) 2019-11-28
DE102019202027B4 (de) 2022-12-29
US10559508B2 (en) 2020-02-11
CN110517946A (zh) 2019-11-29
JP6874737B2 (ja) 2021-05-19
CN110517946B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE202015009496U1 (de) Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE102019127412A1 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
DE112017004904T5 (de) Verfahren zur Bewertung von Siliciumwafern, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, sowie ein Siliciumwafer
DE102013218880A1 (de) Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
DE112007001361B4 (de) Verfahren zur Durchführung einer COP-Evaluierung an einem EinkristallSiliciumwafer
DE112020000710T5 (de) Verfahren zum Messen des spezifischen Widerstands eines Silizium-Einkristalls
DE102018222498B4 (de) Testbedingungen bestimmendes Verfahren
DE112017006630T5 (de) SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
DE102010006725B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
DE102008027192A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist
DE112017000938T5 (de) Verfahren zum Reinigen eines Halbleiterwafers
DE202009019026U1 (de) Siliziumkarbid-Substrat und Epitaxie-Wafer
DE112015006323T5 (de) Verfahren zur Bewertung eines Halbleitersubstrats und Verfahren zur Herstellung eines Halbleitersubstrats
DE102019127578A1 (de) SiC-Substrat, SiC-Epitaxie-Wafer und Verfahren zur Herstellung desselben
DE112018001919T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112008001309T5 (de) Verfahren zum Ziehen eines Silizium-Einkristalls
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE112018004122T5 (de) Verfahren zum Bewerten von Siliziumwafern und Verfahren zum Herstellen von Siliziumwafern
DE112015002612B4 (de) Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
DE112016000260T5 (de) Verfahren zum Verfeinern eines Polierpads und Polierverfahren
DE112018003360T5 (de) SiC-EPITAXIEWAFER UND VERFAHREN ZUR HERSTELLUNG DESSELBEN

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final