DE102005045337B4 - Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben - Google Patents

Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben Download PDF

Info

Publication number
DE102005045337B4
DE102005045337B4 DE102005045337A DE102005045337A DE102005045337B4 DE 102005045337 B4 DE102005045337 B4 DE 102005045337B4 DE 102005045337 A DE102005045337 A DE 102005045337A DE 102005045337 A DE102005045337 A DE 102005045337A DE 102005045337 B4 DE102005045337 B4 DE 102005045337B4
Authority
DE
Germany
Prior art keywords
silicon wafer
susceptor
silicon
polished
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005045337A
Other languages
English (en)
Other versions
DE102005045337A1 (de
Inventor
Reinhard Dipl.-Ing. Schauer (FH)
Thorsten Dr. Schneppensieper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102005045337A priority Critical patent/DE102005045337B4/de
Priority to US11/517,620 priority patent/US7659207B2/en
Priority to TW095134859A priority patent/TWI296133B/zh
Priority to JP2006254947A priority patent/JP4723446B2/ja
Priority to SG201004873-4A priority patent/SG163574A1/en
Priority to KR1020060092332A priority patent/KR100808930B1/ko
Priority to CN2006101543528A priority patent/CN1936111B/zh
Priority to SG200606583-3A priority patent/SG131085A1/en
Publication of DE102005045337A1 publication Critical patent/DE102005045337A1/de
Application granted granted Critical
Publication of DE102005045337B4 publication Critical patent/DE102005045337B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Abstract

Verfahren zur Herstellung von epitaxierten Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird, dadurch gekennzeichnet, dass jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt und nach dieser Ätzbehandlung der Suszeptor hydrophiliert wird.

Description

  • Die Erfindung betrifft eine epitaxierte Siliciumscheibe und ein Verfahren zur Herstellung von epitaxierten Siliciumscheiben.
  • Epitaktisch beschichtete (epitaxierte) Siliciumscheiben eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von hochintegrierten elektronischen Bauelementen wie z. B. Mikroprozessoren oder Speicherchips. Dabei werden hohe Anforderungen an die Ebenheit der Vorderseiten der Siliciumscheiben gestellt, auf der die elektronischen Bauelemente erzeugt werden. Dies ist notwendig, um Probleme beim Belichten der Siliciumscheiben (Lithographie) und bei Zwischenpolierprozessen („Chemical Mechanical Polishing", CMP) während der Fertigung der Bauelemente gering zu halten.
  • Eine kritische Eigenschaft ist dabei die lokale Ebenheit bzw. lokale Geometrie der Siliciumscheibe auf ihrer Vorderseite. Die moderne Steppertechnologie verlangt optimale lokale Ebenheiten in Teilbereichen der Vorderseite der Siliciumscheibe, ausgedrückt beispielsweise als SFQR („site front-surface referenced least squares/range” = Betrag der positiven und negativen Abweichung von einer über Fehlerquadratminimierung definierten Vorderseite für eine Bauelementefläche (Messfenster, „site") definierter Dimension). Der maximale lokale Ebenheitswert SFQRmax gibt den höchsten SFQR-Wert für die berücksichtigten Bauelementeflächen auf einer Siliciumscheibe an.
  • Die Bestimmung des maximalen lokalen Ebenheitswertes erfolgt üblicherweise unter Berücksichtigung eines Randausschlusses von beispielsweise 3 mm. Eine Fläche auf einer Siliciumscheibe innerhalb eines nominalen Randausschlusses wird üblicherweise mit „Fixed Quality Area", abgekürzt FQA, bezeichnet. Jene Sites, die mit einem Teil ihrer Fläche außerhalb der FQA liegen, deren Zentrum jedoch innerhalb der FQA liegen, werden „partial sites" genannt. Bei der Bestimmung der maximalen lokalen Ebenheit werden die „partial sites" oftmals nicht herangezogen, sondern nur die sog. „full sites", also die Bauelementeflächen, die vollständig innerhalb der FQA liegen. Um maximale lokale Ebenheitswerte vergleichen zu können, ist es unverzichtbar, den Randausschluss und damit die Größe der FQA und des Weiteren anzugeben, ob die „partial sites" berücksichtigt wurden oder nicht.
  • Eine allgemein anerkannte Faustregel besagt, dass der SFQRmax-Wert einer Siliciumscheibe gleich oder kleiner der auf dieser Siliciumscheibe möglichen Linienbreite von darauf herzustellenden Halbleiter-Bauelementen sein muss. Eine Überschreitung dieses Wertes führt zu Fokussierungsproblemen des Steppers und damit zum Verlust des betreffenden Bauelementes. Im Hinblick auf eine Kostenoptimierung ist es heute jedoch vielfach üblich, eine Siliciumscheibe nicht wegen beispielsweise nur einer den vom Bauelementehersteller spezifizierten SFQRmax-Wert überschreitenden Bauelementefläche zurückzuweisen, sondern einen definierten Prozentsatz, meist 1%, an Bauelementeflächen mit höheren Werten zuzulassen. Üblicherweise wird der prozentuale Anteil der Sites, die unterhalb eines bestimmten Grenzwerts eines Geometrieparameters liegen dürfen, durch einen PUA („Percent Useable Area")-Wert angegeben, der z. B. im Falle eines SFQRmax von kleiner oder gleich 0,1 μm und eines PUA-Wertes von 99% besagt, dass 99% der Sites einen SFQRmax von gleich oder kleiner 0,1 μm aufweisen, während für 1% der Sites auch höhere SFQR-Werte zugelassen werden („chip yield").
  • Nach dem Stand der Technik lässt sich eine Siliciumscheibe herstellen durch eine Prozessfolge Trennen eines Einkristalls aus Silicium in Scheiben, Verrunden der mechanisch empfindlichen Kanten, Durchführen eines Abrasivschrittes wie Schleifen oder Läppen gefolgt von einer Politur. EP 547894 A1 beschreibt ein Läppverfahren; Schleifverfahren sind in den Anmeldungen EP 272531 A1 und EP 580162 A1 beansprucht.
  • Die endgültige Ebenheit wird in der Regel durch den Polierprozess erzeugt, dem gegebenenfalls ein Ätzschritt zur Entfernung gestörter Kristallschichten und zur Entfernung von Verunreinigungen vorausgehen kann. Ein geeignetes Ätzverfahren ist beispielsweise aus DE 19833257 C1 bekannt. Während die klassischen einseitig arbeitenden Polierverfahren („single-side polishing") in der Regel zu schlechteren Planparallelitäten führen, gelingt es mit beidseitig angreifenden Polierverfahren („double-side polishing"), Siliciumscheiben mit verbesserter Ebenheit herzustellen.
  • Bei polierten Siliciumscheiben wird also die notwendige Ebenheit durch mechanische und chemo-mechanische Bearbeitungsschritte wie Schleifen, Läppen und Polieren erreicht.
  • In DE 19938340 C1 ist beschrieben, monokristalline Siliciumscheiben mit einer monokristallin aufgewachsenen Schicht aus Silicium mit derselben Kristallorientierung, einer so genannten epitaktischen Beschichtung, auf welcher später Halbleiter-Bauelemente aufgebracht werden, zu versehen. Derartige epitaktisch beschichtete bzw. epitaxierte Siliciumscheiben weisen gegenüber Siliciumscheiben aus homogenem Material gewisse Vorteile auf, beispielsweise die Verhinderung einer Ladungsumkehr in bipolaren CMOS-Schaltkreisen gefolgt vom Kurzschluss des Bauelementes („Latch-up”-Problem), niedrigere Defektdichten (beispielsweise reduzierte Anzahl an COPs („crystal-originated particles") sowie die Abwesenheit eines nennenswerten Sauerstoffgehaltes, wodurch ein Kurzschlussrisiko durch Sauerstoffpräzipitate in bauelementerelevanten Bereichen ausgeschlossen werden kann.
  • Nach dem Stand der Technik werden epitaxierte Siliciumscheiben aus geeigneten Vorprodukten üblicherweise durch eine Prozesssequenz Abtragspolieren-Endpolieren-Reinigen-Epitaxie hergestellt.
  • Aus DE 10025871 A1 ist ein Verfahren zur Herstellung einer Siliciumscheibe mit einer auf der Vorderseite abgeschiedenen epitaktischen Schicht bekannt, das folgende Prozessschritte umfasst:
    • (a) als einzigen Polierschritt eine Abtragspolitur;
    • (b) hydrophiles Reinigen und Trocknen der Siliciumscheibe;
    • (c) Vorbehandeln der Vorderseite der Siliciumscheibe bei einer Temperatur von 950 bis 1250 Grad Celsius in einem Epitaxiereaktor; und
    • (d) Abscheiden einer epitaktischen Schicht auf der Vorderseite der vorbehandelten Siliciumscheibe.
  • Es ist üblich, um Siliciumscheiben vor Partikelbelastung zu schützen, die Siliciumscheiben nach dem Polieren einer hydrophilen Reinigung zu unterziehen. Diese hydrophile Reinigung erzeugt ein natives Oxid (natürliches Oxid) auf den Siliciumscheiben, das sehr dünn ist (etwa 0,5–2 nm, je nach Art der Reinigung und der Messung).
  • Das native Oxid wird später bei einer Vorbehandlung der Siliciumscheibe in einem Epitaxiereaktor üblicherweise unter Wasserstoffatmosphäre (auch „H2-Bake" genannt) entfernt.
  • In einem zweiten Schritt werden die Oberflächenrauhigkeit der Vorderseite der Siliciumscheibe reduziert und Polierdefekte von der Oberfläche entfernt, indem eine Vorbehandlung der Siliciumscheibe mit einem Ätzmedium erfolgt. Üblicherweise wird als Ätzmedium gasförmiger Chlorwasserstoff (HCl) verwendet und der Wasserstoffatmosphäre zugegeben („HCl-Ätze").
  • Die derartig vorbehandelte Siliciumscheibe erhält anschließend eine epitaktische Schicht. Epitaxiereaktoren, die insbesondere in der Halbleiterindustrie zum Abscheiden einer epitaktischen Schicht auf einer Siliciumscheibe verwendet werden, sind im Stand der Technik beschrieben. Dazu werden im Epitaxiereaktor eine oder mehrere Siliciumscheiben mittels Heizquellen, vorzugsweise mittels oberen und unteren Heizquellen, beispielsweise Lampen oder Lampenbänken erwärmt und anschließend einem Gasgemisch, bestehend aus einem eine Siliciumverbindung beinhaltenden Quellengas (Silane), einem Trägergas (beispielsweise Wasserstoff) und gegebenenfalls einem Dotiergas (beispielsweise Diboran), ausgesetzt.
  • Die Abscheidung der epitaktischen Schicht erfolgt üblicherweise nach dem CVD-Verfahren („chemical vapor deposition"), indem als Quellengas Silane, beispielsweise Trichlorsilan (SiHCl3, TCS), zur Oberfläche der Siliciumscheibe geführt werden, sich dort bei Temperaturen von 600 bis 1250°C zu elementarem Silicium und flüchtigen Nebenprodukten zersetzen und eine epitaktisch aufgewachsene Siliciumschicht auf der Siliciumscheibe bilden. Die epitaktische Schicht kann undotiert oder mittels geeigneten Dotiergasen gezielt mit Bor, Phosphor, Arsen oder Antimon dotiert sein, um Leitungstyp und Leitfähigkeit einzustellen.
  • Ein Suszeptor, der beispielsweise aus Graphit, Siliciumcarbid (SiC) oder Quarz besteht und sich in der Abscheidekammer des Epitaxiereaktors befindet, dient während der Vorbehandlungschritte und während der epitaktischen Beschichtung als Auflage für die Siliciumscheibe. Die Siliciumscheibe liegt dabei üblicherweise in Ausfräsungen des Suszeptors auf, um eine gleichmäßige Erwärmung zu gewährleisten und die Rückseite der Siliciumscheibe, auf der in der Regel keine Schicht abgeschieden wird, vor dem Quellengas zu schützen.
  • Gemäß dem Stand der Technik sind die Prozesskammern der Epitaxiereaktoren für eine oder mehrere Siliciumscheiben ausgelegt.
  • Bei Siliciumscheiben mit größeren Durchmessern (größer oder gleich 150 mm) werden üblicherweise Einzelscheibenreaktoren verwendet, da diese für ihre gute epitaktische Schichtdickengleichförmigkeit bekannt sind. Die Gleichmäßigkeit der Schichtdicke kann durch verschiedene Maßnahmen eingestellt werden, beispielsweise durch eine Veränderung der Gasflüsse (Wasserstoff, TCS), durch Einbau und Verstellen von Gaseinlassvorrichtungen (Injektoren), durch Änderung der Abscheidetemperatur oder Veränderungen am Suszeptor.
  • In der Epitaxie ist es üblich, nach einigen epitaktischen Abscheidungen auf Siliciumscheiben eine Ätzbehandlung des Suszeptors ohne Substrat durchzuführen, bei der der Suszeptor und auch andere Teile der Prozesskammer von Siliciumablagerungen befreit werden. Diese Ätzbehandlung, die beispielsweise mit Chlorwasserstoff (HCl) erfolgen kann, wird bei Einzelscheibenreaktoren oft schon nach Prozessierung von wenigen Siliciumscheiben (z. B. nach 3–5 epitaktischen Beschichtungen), bei Abscheidung von dünnen epitaktischen Schichten erst nach Prozessierung einer höheren Zahl an Siliciumscheiben (z. B. nach 10–20 epitaktischen Beschichtungen) durchgeführt.
  • Üblicherweise wird nur eine Ätzbehandlung mit HCl oder auch eine Ätzbehandlung mit HCl sowie nachfolgender, kurzer Beschichtung des Suszeptors durchgeführt. Die Suszeptorbeschichtung erfolgt, damit die Siliciumscheibe nicht direkt auf dem Suszeptor aufliegt.
  • Es hat sich gezeigt, dass die im Stand der Technik bekannten Verfahren zu einer schlechten Ausbeute führen, da ein Teil der epitaxierten Siliciumscheiben schlechte lokale Ebenheitswerte insbesondere im Randbereich aufweist. Wird beispielsweise eine Ätzbehandlung des Suszeptors nach jeweils 4 epitaktischen Abscheidungen durchgeführt, weist jeweils mindestens eine dieser epitaxierten Siliciumscheiben deutlich schlechtere lokale Ebenheitswerte im Randbereich auf. Der maximale lokale Ebenheitsparameter SFQRmax liegt für diese epitaxierten Siliciumscheiben üblicherweise im Bereich von 0,05 μm oder höher, weshalb sie für die Abbildung von Strukturen (Steppertechnologie) der zukünftigen Generation elektronischer Bauelemente mit Linienbreiten von kleiner als 45 nm ungeeignet sind.
  • Daher bestand die Aufgabe der Erfindung darin, die Ausbeute an epitaxierten Siliciumscheiben mit guten lokalen Ebenheitswerten zu erhöhen und eine epitaxierte Siliciumscheibe bereitzustellen, die den Anforderungen zukünftiger Technologiegenerationen genügt.
  • Diese Aufgabe wird gelöst durch ein Verfahren zur epitaktischen Beschichtung von Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird, dadurch gekennzeichnet, dass jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt und nach dieser Ätzbehandlung der Suszeptor hydrophiliert wird.
  • Im erfindungsgemäßen Verfahren wird zunächst eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt.
  • Dazu wird ein nach dem Stand der Technik, vorzugsweise durch Tiegelziehen nach Czochralski, hergestellter Einkristall mittels bekannter Trennverfahren, vorzugsweise durch Drahtsägen mit freiem („slurry") oder gebundenem Korn (Diamantdraht) in eine Vielzahl von Siliciumscheiben getrennt.
  • Des Weiteren erfolgen mechanische Bearbeitungsschritte wie sequentielle Einseiten-Schleifverfahren („single-side grinding, SSG), simultane Doppelseiten-Schleifverfahren („double-disk grinding", DDG) oder Läppen. Die Kante der Siliciumscheibe einschließlich von gegebenenfalls vorhanden mechanischen Markierungen wie einer Orientierungskerbe („notch") oder einer im wesentlichen geradlinigen Abflachung des Siliciumscheibenrandes („flat") wird in der Regel auch bearbeitet (Kantenverrunden, „edge-notch-grinding").
  • Außerdem sind chemische Behandlungsschritte vorgesehen, die Reinigungs- und Ätzschritte umfassen.
  • Nach den Schleif-, Reinigungs- und Ätzschritten erfolgt gemäß dem Stand der Technik eine Glättung der Oberfläche der Siliciumscheiben durch Abtragspolitur. Beim Einseitenpolieren („single-side polishing", SSP) werden Siliciumscheiben während der Bearbeitung rückseitig auf einer Trägerplatte mit Kitt, durch Vakuum oder mittels Adhäsion gehalten. Beim Doppelseitenpolieren (DSP) werden Siliciumscheiben lose in eine dünne Zahnscheibe eingelegt und vorder- und rückseitig simultan „frei schwimmend" zwischen einem oberen und einem unteren, mit einem Poliertuch belegten Polierteller poliert.
  • Die bereitgestellten Siliciumscheiben sind wenigstens auf ihren Vorderseiten poliert.
  • Des Weiteren sind die Vorderseiten der bereitgestellten Siliciumscheiben vorzugsweise schleierfrei poliert, beispielsweise mit einem weichen Poliertuch unter Zuhilfenahme eines alkalischen Poliersols; zum Erhalt der bis zu diesem Schritt erzeugten Geometrie der Siliciumscheiben liegen die Materialabträge dabei relativ niedrig, bevorzugt 0,05 bis 1,5 μm. In der Literatur wird dieser Schritt oft als CMP-Politur („chemo-mechanical polishing") bezeichnet.
  • Nach der Politur werden die Siliciumscheiben einer hydrophilen Reinigung und Trocknung nach dem Stand der Technik unterzogen. Die Reinigung kann entweder als Batchverfahren unter gleichzeitiger Reinigung einer Vielzahl von Siliciumscheiben in Bädern oder mit Sprühverfahren oder auch als Einzelscheibenprozess ausgeführt werden.
  • Auf die polierten Vorderseiten der bereitgestellten Siliciumscheiben werden anschließend in einem Einzelscheibenreaktor epitaktische Schichten abgeschieden.
  • Die bereitgestellten Siliciumscheiben sind vorzugsweise Scheiben aus monokristallinem Silicium, SOI („silicon-on-insulator")-Scheiben, Scheiben mit einer verspannten Siliciumschicht („strained silicon") oder sSOI(„strained silicon-on-insulator")-Scheiben.
  • Vor der eigentlichen Abscheidung der epitaktischen Schicht auf die polierte Vorderseite einer Siliciumscheibe erfolgt zunächst jeweils eine Vorbehandlung der Siliciumscheibe unter reiner Wasserstoffatmosphäre, vorzugsweise in einem Temperaturbereich von 950 bis 1200°C, in der Prozesskammer, um das nach dem vorangegangenen Reinigungsschritt gebildete native Oxid von der Vorderseite der Siliciumscheibe abzulösen.
  • Dabei liegt ein Wasserstofffluss in einem Bereich von 1–100 slm (Standard Liter pro Minute), bevorzugt bei 30–60 slm.
  • In einem zweiten Schritt erfolgt eine Zugabe eines Ätzmediums in die Wasserstoffatmosphäre und eine Behandlung der Siliciumscheibe mit diesem Ätzmedium, vorzugsweise bei einer Temperatur von 950–1200°C.
  • Als Ätzmedium wird vorzugsweise gasförmiger Chlorwasserstoff verwendet. Die Konzentration des gasförmigen HCl wird dabei vorzugsweise in einem Bereich von 5–20 Vol.-% gehalten, so dass eine Ätzrate bei 0,01–0,2 μm/min liegt.
  • Vorzugsweise wird neben gasförmigem HCl auch eine Silanquelle, beispielsweise Silan (SiH4), Dichlorsilan (SiH2Cl2), Trichlorsilan (TCS, SiHCl3) oder Tetrachlorsilan (SiCl4), bevorzugt Trichlorsilan, in einer solchen Menge zur Wasserstoffatmosphäre zugegeben, dass Siliciumabscheidung und Siliciumätzabtrag im Gleichgewicht sind. Beide Reaktionen laufen jedoch mit hinreichend hoher Reaktionsrate ab, so dass Silicium auf der Oberfläche mobil ist und es zu einer Glättung der Oberfläche und zum Entfernen von Defekten auf der Oberfläche kommt.
  • Nach den Vorbehandlungsschritten wird eine epitaktische Schicht auf der polierten Vorderseite einer Siliciumscheibe abgeschieden. Dazu wird Wasserstoff als Trägergas eine Silanquelle als Quellengas zugegeben. Die Abscheidung der epitaktischen Schicht erfolgt abhängig von der verwendeten Silanquelle bei einer Temperatur von 900–1200°C.
  • Vorzugsweise wird als Silanquelle Trichlorsilan (TCS) verwendet bei einer Abscheidetemperatur von 1050–1150°C.
  • Die Dicke der abgeschiedenen epitaktischen Schicht beträgt vorzugsweise 0,5–5 μm.
  • Nach einer bestimmten Zahl von epitaktischen Beschichtungen einer Siliciumscheibe erfolgt eine Behandlung des Suszeptors mit einem Ätzmedium, wobei sich auf dem Suszeptor dabei kein Substrat befindet.
  • Vorzugsweise erfolgt die Ätzbehandlung nach 1–5 epitaktischen Beschichtungen in der Prozesskammer des Epitaxiereaktors. Dies bedeutet, dass beispielsweise nach jeder dritten epitaktischen Beschichtung einer Siliciumscheibe die epitaxierte Siliciumscheibe vom Suszeptor bzw. aus dem Epitaxiereaktor entfernt und der Suszeptor anschließend einer Ätzbehandlung unterzogen wird.
  • Die Ätzbehandlung erfolgt vorzugsweise mit HCl.
  • Erfindungsgemäß wird der Suszeptor nach dieser Ätzbehandlung hydrophiliert. Mit dieser Hydrophilierung des Suszeptors wird erreicht, dass die Oberfläche des Suszeptors mit Sauerstoff abgesättigt, die Suszeptoroberfläche also hydrophil ist.
  • Die Hydrophilierung des Suszeptors erfolgt vorzugsweise dadurch, dass eine hydrophile Scheibe kurzzeitig auf den Suszeptor gelegt wird.
  • Bei der hydrophilen Scheibe handelt es sich um eine Scheibe, die wenigstens auf ihrer einen Seite eine hydrophile Schicht beinhaltet und die so auf den Suszeptor gelegt wird, dass diese hydrophile Schicht und die Suszeptoroberfläche in Berührung kommen.
  • Während diese hydrophile Scheibe auf dem Suszeptor aufliegt, beträgt die Temperatur des Suszeptors bzw. in der Prozesskammer vorzugsweise 700–1100°C.
  • Die hydrophile Scheibe wird dabei nicht beschichtet.
  • Die hydrophile Scheibe wird vorzugsweise nach 1–30 Sekunden wieder vom Suszeptor entfernt.
  • Anschließend wird die nächste bereitgestellte Siliciumscheibe epitaxiert.
  • Besonders wirkungsvoll und deshalb besonders bevorzugt ist es, als hydrophile Scheibe eine Scheibe aus Silicium zu verwenden, die eine thermische Oxid- bzw. LTO(„Low Temperature Oxide”)-Schicht beinhaltet.
  • Während die LTO-Scheibe auf dem Suszeptor aufliegt, beträgt die Temperatur des Suszeptors vorzugsweise 700–900°C.
  • Die LTO-Scheibe wird vorzugsweise nach 1–10 Sekunden wieder vom Suszeptor entfernt.
  • Besonders bevorzugt ist es, die Ätzbehandlung des Suszeptors nach jeder epitaktischen Beschichtung durchzuführen.
  • Es hat sich gezeigt, dass im Stand der Technik die unmittelbar nach einer Suszeptorätze epitaxierte Siliciumscheibe besonders schlechte lokale Ebenheitswerte in ihrem Randbereich aufweist. Dies liegt daran, dass es insbesondere am Rand der Siliciumscheibe durch Eindringen von Wasserstoff, Ätz- oder Abscheidegas zwischen Siliciumscheibe und Suszeptor zu deutlichen Veränderungen der lokalen Ebenheit der Siliciumscheibe kommen kann. Nach der Ätzbehandlung ist die Suszeptoroberfläche mit Wasserstoff abgesättigt. Wird nun auf die mit Wasserstoff abgesättigte Suszeptoroberfläche eine Siliciumscheibe gebracht, kann bei der Vorbehandlung in Wasserstoffatmosphäre der Wasserstoff zwischen Suszeptor und Rückseite der Siliciumscheibe hindurch bis weit nach innen Richtung Zentrum der Siliciumscheibe diffundieren und dort natives Oxid ablösen. Während der nachfolgenden epitaktischen Beschichtung dieser Siliciumscheibe kann Silicium an den auf der Rückseite abgeätzten Stellen, insbesondere im Randbereich der Siliciumscheibe, aufwachsen, was zu verschlechterter lokaler Ebenheit im Randbereich der Siliciumscheibe und somit auch zu schlechten maximalen lokalen Ebenheitswerten führt.
  • Im erfindungsgemäßen Verfahren tritt dieses Problem nicht auf, da durch das Auflegen einer hydrophilen Scheibe auf den Suszeptor dieser hydrophiliert wird.
  • Bei Verwendung einer LTO-Scheibe überträgt sich ein Teil des Sauerstoffs von der LTO-Schicht auf den Suszeptor, so dass nach Entfernen der LTO-Scheibe Sauerstoff auf der Suszeptoroberfläche überwiegt. Dies hat den Vorteil, dass bei der Vorbehandlung der nächsten zu epitaxierenden Siliciumscheibe in Wasserstoffatmosphäre das Eindringen von Wasserstoff zwischen Suszeptoroberfläche und zu epitaxierender Siliciumscheibe erschwert ist, da der eindiffundierende Wasserstoff mit Sauerstoff vom mit Sauerstoff abgesättigten Suszeptor reagiert.
  • Dadurch wird das Entfernen von nativem Oxid auf der Rückseite der zu epitaxierenden Siliciumscheibe behindert. Da also kein Ätzabtrag von nativem Oxid auf der Rückseite der Siliciumscheibe in nennenswertem Umfang erfolgt, kommt es auch zu keiner Abscheidung von Silicium an abgeätzten Stellen. Damit wird eine Verschlechterung der lokalen Ebenheit einer unmittelbar nach einer Suszeptorätze epitaxierten Siliciumscheibe verhindert und die Ausbeute an epitaxierten Siliciumscheiben mit definierten maximalen lokalen Ebenheitswerten erhöht.
  • Die hydrophile Scheibe bzw. die LTO-Scheibe, die nach der Ätzbehandlung des Suszeptors auf diesen gelegt wird, wird vorzugsweise mehrmals verwendet.
  • Im Rahmen der Erfindung ist folgender Prozessablauf besonders bevorzugt:
    • (a) Auflegen einer wenigstens auf ihrer Vorderseite polierten Siliciumscheibe auf den Suszeptor;
    • (b) Vorbehandlung der polierten Siliciumscheibe unter Wasserstoffatmosphäre und unter Zugabe von HCl zur Wasserstoffatmosphäre;
    • (c) Epitaktische Beschichtung dieser vorbehandelten Siliciumscheibe;
    • (d) Entfernen der epitaxierten Siliciumscheibe;
    • (e) Ätzbehandlung des Suszeptors mit HCl;
    • (f) Auflegen einer LTO-Scheibe auf den Suszeptor für eine bestimmte Zeit;
    • (g) Entfernen der LTO-Scheibe; und anschließend wieder Schritt (a) bis (g).
  • In diesem Prozessablauf ist vorgesehen, nach jeder epitaktischen Beschichtung eine Ätzbehandlung der Suszeptors durchzuführen, wobei nach jeder Ätzbehandlung des Suszeptors eine LTO-Scheibe auf den Suszeptor gelegt wird, um einen Überschuss an Sauerstoff auf dessen Oberfläche zu erreichen.
  • Es hat sich gezeigt, dass dieser besonders bevorzugte Prozessablauf gemäß (a) bis (g) geeignet ist, eine Siliciumscheibe herzustellen, die eine Vorderseite und eine Rückseite umfasst, wobei wenigstens die Vorderseite poliert ist und auf die Vorderseite eine epitaktische Schicht aufgebracht ist, gekennzeichnet durch einen maximalen lokalen Ebenheitswert SFQRmax von 0,01 μm bis 0,035 μm, bezogen auf wenigstens 99% der Teilbereiche eines Flächenrasters von Messfenstern der Größe 26 × 8 mm2 auf der Vorderseite der beschichteten Siliciumscheibe und einen Randausschluss von 2 mm.
  • Dies wird im besonders bevorzugten Prozessablauf dadurch erreicht, dass die Ätzbehandlung des Suszeptors nach jeder epitaktischen Beschichtung erfolgt. Der Suszeptor wird also vor jeder epitaktischen Beschichtung von Siliciumablagerungen befreit. Um zu verhindern, dass während der Vorbehandlung gemäß (b) Wasserstoff leicht zwischen Suszeptor und Siliciumscheibe eindringen kann, wird nach jeder Ätzbehandlung des Suszeptors eine LTO-Scheibe für eine bestimmte Zeit auf den Suszeptor gelegt und anschließend entfernt. Zum einen führt dieser Prozessablauf dazu, dass die zu epitaxierende Siliciumscheibe auf einer sauberen, von jeglichen Ablagerungen befreiten Suszeptoroberfläche und somit besonders eben aufliegt. Zum anderen wird der im Stand der Technik bereits beobachtete, aber nicht verstandene negative Einfluss der Ätzbehandlung des Suszeptors auf die lokale Ebenheit der epitaxierten Siliciumscheibe durch das kurzzeitige Auflegen einer LTO-Scheibe nach der Ätzbehandlung des Suszeptors verhindert.
  • Bei gemäß dem besonders bevorzugten Prozessablauf epitaxierten Siliciumscheiben ergaben sich folgende maximale lokale Ebenheitswerte: 0,013 μm–0,018 μm–0,024 μm–0,028 μm–0,033 μm. Dabei sind wiederum ein Flächenraster von Messfenstern der Größe 26 × 8 mm2 auf der Vorderseite der epitaxierten Siliciumscheibe und ein Randausschluss von 2 mm zugrunde gelegt.
  • Vorzugsweise weist die epitaxierte Siliciumscheibe einen maximalen lokalen Ebenheitswert SFQRmax von 0,01 μm bis 0,025 μm auf, da sich gezeigt hat, dass das erfindungsgemäße Verfahren bei Siliciumscheiben mit polierter Vorder- und Rückseite besonders gute Ergebnisse zeigt. Dies liegt daran, dass in diesem Fall ein Spalt zwischen Suszeptor und der Rückseite der vom Suszeptor gehaltenen Siliciumscheibe besonders eng ist.
  • Wird im besonders bevorzugten Prozessablauf gemäß (a) eine auch auf der Rückseite polierte und auf der Vorderseite CMP-polierte Siliciumscheibe sowie des Weiteren ein Suszeptor mit einer polierten Auflagefläche verwendet, ist es möglich, epitaxierte Siliciumscheiben mit weiter verbesserten maximalen lokalen Ebenheitswerten SFQRmax herzustellen. Vorzugsweise sind dabei Vorder- und Rückseite der Siliciumscheibe mittels DSP poliert.
  • Daher weist eine Siliciumscheibe, die eine Vorderseite und eine Rückseite umfasst, wobei Vorder- und Rückseite mittels DSP poliert und die Vorderseite CMP-poliert ist und wenigstens auf deren Vorderseite eine epitaktische Schicht aufgebracht ist, vorzugsweise einen maximalen lokalen Ebenheitswert SFQRmax von 0,01–0,02 μm auf, bezogen auf einen Randausschluss von 2 mm.
  • In diesem Fall sind also Vorder- und Rückseite der Siliciumscheibe poliert (Abtragspolitur), die Vorderseite der Siliciumscheibe darüber hinaus schleierfrei bzw. CMP-poliert und die Vorderseite der Siliciumscheibe mit einer epitaktischen Schicht versehen.
  • Bei einer epitaktisch beschichteten Siliciumscheibe mit einem Durchmesser von 300 mm ergeben sich bei einem Randausschluss von 2 mm insgesamt 336 Messfenster (sites) in Form eines Flächenraster von Segmenten der Größe 26 mm × 8 mm, wobei 52 dieser 336 Messfenster „partial sites" sind.
  • Vorzugsweise werden im Rahmen dieser Erfindung auch die „partial sites" bei der Bestimmung des maximalen lokalen Ebenheitswertes, also alle Teilbereiche eines Flächenrasters von Messfenstern der Größe 26 mm × 8 mm auf der Vorderseite der Siliciumscheibe berücksichtigt.
  • Der PUA-Wert („chip yield") beträgt wenigstens 99%, d. h. für wenigstens 99% der Messfenster sind die lokalen Ebenheitswerte gleich oder kleiner als der entsprechende maximale lokale Ebenheitswert.
  • Vorzugsweise wird ein PUA-Wert von 100% angenommen, d. h. die lokalen Ebenheitswerte für die einzelnen Messfenster sind alle gleich oder kleiner als der maximale lokale Ebenheitswert.
  • Durch den extrem niedrigen maximalen lokalen Ebenheitswert von gleich oder kleiner 0,02 μm ist die erfindungsgemäße Siliciumscheibe bereits für die Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich 0,022 μm oder kleiner, nach ITRS („International Technology Roadmap For Semiconductors") auch als hp22-Technologiegeneration bezeichnet, geeignet. Im Stand der Technik sind epitaxierte Siliciumscheiben mit derart hervorragenden lokalen Ebenheitswerten nicht bekannt.
  • Bei der erfindungsgemäßen Siliciumscheibe handelt es sich vorzugsweise um eine Scheibe aus monokristallinem Silicium, eine SOI(„silicon-on-insulator")-Scheibe, eine Scheibe mit einer verspannten Siliciumschicht („strained silicon") oder eine sSOI(„strained silicon-on-insulator")-Scheibe, die jeweils wenigstens auf ihrer Vorderseite mit einer epitaktischen Schicht versehen ist.
  • Die Erfindung wird nachfolgend anhand der 1 bis 7 dargelegt.
  • 1 zeigt lokale Ebenheitswerte für eine auf der Vorderseite CMP-polierte Siliciumscheibe.
  • 2 zeigt lokale Ebenheitswerte für die nach dem Stand der Technik mit einer epitaktische Schicht versehene Siliciumscheibe aus 1.
  • 3 zeigt lokale Ebenheitswerte für eine auf der Vorderseite CMP-polierte Siliciumscheibe.
  • 4 zeigt lokale Ebenheitswerte für die erfindungsgemäß mit einer epitaktische Schicht versehene Siliciumscheibe aus 3.
  • 5 zeigt die Dicke einer auf der Vorderseite CMP-polierten Siliciumscheibe gegen den Radius dieser Siliciumscheibe aufgetragen („Line-Scan").
  • 6 zeigt den Verlauf der Dicke einer erfindungsgemäß mit einer epitaktischen Schicht versehenen, zuvor auf der Vorderseite CMP-polierten Siliciumscheibe über den Radius der Siliciumscheibe als Line-Scan.
  • 7 zeigt eine Differenz zwischen der Dicke einer erfindungsgemäß mit einer epitaktischen Schicht versehenen, zuvor auf der Vorderseite CMP-polierten Siliciumscheibe und der Dicke dieser auf der Vorderseite schleierfrei polierten Siliciumscheibe über ihren Radius (Line-Scan).
  • Vergleichsbeispiel (Stand der Technik)
  • In 1 sind lokale Ebenheitswerte SFQR einer auf Vorder- und Rückseite mittels DSP polierten und auf der Vorderseite CMP-polierten Siliciumscheibe mit einem Durchmesser von 300 mm dargestellt. Die Siliciumscheibe ist in ein Flächenraster von 336 Messfenstern einer Größe von 26 × 8 mm2 eingeteilt, von denen es sich bei 52 Messfenstern um „partial sites" handelt. Der Ermittlung der SFQR-Werte ist ein Randausschluss von 2 mm bzw. 296 mm FQA zugrunde gelegt. Bei Berücksichtigung auch der 52 „partial sites” ergibt sich als Maximum aller SFQR-Werte dieser Siliciumscheibe ein maximaler lokaler Ebenheitswert SFQRmax von 0,055 μm. Es zeigt sich ein starker Anstieg der lokalen Ebenheitswerte zum Rand hin.
  • Auf der Vorderseite dieser CMP-polierten Siliciumscheibe wurde anschließend gemäß dem Stand der Technik eine epitaktische Schicht abgeschieden. Die Abscheidung erfolgte bei einer Temperatur in der Prozesskammer von 1120°C, einem TCS-Fluss von 17 slm, einem Fluss des Trägergases H2 von 50 slm und einer Abscheidedauer von 63 sec.
  • In 2 sind lokale Ebenheitswerte für diese epitaxierte Siliciumscheibe dargestellt. Randausschluss und FQA entsprechen den in der Beschreibung zu 1 genannten Werten. Auch hier zeigt sich weiterhin ein deutlicher Anstieg der lokalen Ebenheitswerte der epitaxierten Siliciumscheibe im Randbereich. Bei Berücksichtigung auch der 52 „partial sites" ergibt sich ein maximaler lokaler Ebenheitswert SFQRmax von 0,051 μm.
  • Bei weiteren, gemäß dem Stand der Technik, also ohne Hydrophilierung des Suszeptors vor der epitaktischen Abscheidung, epitaxierten Siliciumscheiben ergaben sich folgende maximale lokale Ebenheitswerte SFQRmax: 0,042–0,044–0,050–0,057, wobei die beiden letzteren den maximalen lokalen Ebenheitswerten von unmittelbar nach einer Ätzbehandlung des Suszeptors epitaxierten Siliciumscheiben entsprechen.
  • Beispiel
  • In 3 sind lokale Ebenheitswerte einer auf Vorder- und Rückseite mittels DSP polierten und auf der Vorderseite CMP-polierten Siliciumscheibe mit einem Durchmesser von 300 mm dargestellt, wiederum bei einem Randausschluss von 2 mm. Auch hier zeigen sich deutlich schlechtere Werte bezüglich der lokalen Ebenheit am Rand der Siliciumscheibe. Bei Berücksichtigung der 52 „partial sites" ergibt sich ein maximaler lokaler Ebenheitswert SFQRmax von 0,046 μm.
  • Diese CMP-polierte Siliciumscheibe wurde nach einer Ätzbehandlung des Suszeptors und Auflegen einer LTO-Scheibe auf den Suszeptor epitaxiert. Die LTO-Scheibe wurde dabei nach der Ätzbehandlung des Suszeptors für 10 sec bei einer Temperatur von 900°C in der Prozesskammer auf den Suszeptor gelegt. Anschließend erfolgte eine epitaktische Abscheidung auf der Vorderseite der CMP-polierten Siliciumscheibe, bei der folgende Prozessparameter zum Einsatz kamen: TCS-Fluss 17 slm, H2-Fluss 50 slm, Temperatur 1120°C, 63 sec Abscheidedauer.
  • In 4 sind lokale Ebenheitswerte für diese epitaxierte Siliciumscheibe dargestellt. Dabei ergibt sich ein maximaler lokaler Ebenheitswert SFQRmax von 0,019. Dabei sind die 52 „partial sites" berücksichtigt. Dieser hervorragende lokale Ebenheitsparameter ist auf eine deutliche Verbesserung der lokalen Ebenheit im Randbereich der epitaxierten Siliciumscheibe zurückzuführen, die durch das erfindungsgemäße Verfahren, insbesondere durch die zuvor durchgeführte Hydrophilierung des Suszeptors erreicht wird.
  • 5 zeigt den Verlauf der Dicke einer auf der Vorderseite CMP-polierten Siliciumscheibe in Abhängigkeit vom Radius dieser Siliciumscheibe als Line-Scan. Es ist ein Randausschluss von 2 mm zugrunde gelegt. Die Abbildung zeigt an beiden Rändern einen deutlichen Abfall in den Dicken der Siliciumscheibe. Dieser Randabfall ist auf die Polierschritte zurückzuführen. Eine Siliciumscheibe wird üblicherweise konkav poliert, d. h. die Dicke der polierten Siliciumscheibe nimmt vom Zentrum der Siliciumscheibe aus nach außen hin zu, um nur am Rand einen Dickenabfall zu zeigen („Roll-off").
  • 6 zeigt den Verlauf der Dicke der auf der Vorderseite CMP-polierten und mit einer epitaktischen Schicht versehenen Siliciumscheibe in Abhängigkeit vom Radius dieser epitaxierten Siliciumscheibe als Line-Scan. Die Dicke der epitaxierten Siliciumscheibe nimmt von innen nach außen zu. Ein Randabfall bezüglich der Dicke der Siliciumscheibe ist nicht mehr zu erkennen.
  • 7 zeigt schließlich die Differenz der Dicke der epitaxierten Siliciumscheibe aus 6 und der Dicke der CMP-polierten Siliciumscheibe aus 5 in Abhängigkeit vom Radius dieser Siliciumscheibe als Line-Scan. Es wird also gezeigt, wie sich die Dicke der CMP-polierten Siliciumscheibe durch die Vorbehandlungsschritte und die Abscheidung einer epitaktischen Schicht verändert hat.
  • Es ist zu erkennen, dass sich die Dicke der epitaxierten Siliciumscheibe am Rand deutlich erhöht hat, wodurch der bei der CMP-polierten Siliciumscheibe beobachtete Randabfall wenigstens teilweise kompensiert wird. Dies hat auch eine Verbesserung der lokalen Ebenheit der epitaxierten Siliciumscheibe am Rand zur Folge und insgesamt eine deutliche Verbesserung der maximalen lokalen Ebenheit, wie in 4 gezeigt wurde. Dies ist auf die Hydrophilierung des Suszeptors vor der epitaktischen Beschichtung zurückzuführen, die behindert, dass bei der Vorbehandlung Wasserstoff zwischen Suszeptor und Siliciumscheibe eindringt und natives Oxid auf der Rückseite der Siliciumscheibe entfernt wird, was zur Folge hätte, dass Silicium an den auf der Rückseite der Siliciumscheibe vom nativen Oxid befreiten Stellen aufwächst und zu weiterhin schlechten lokalen Ebenheitswerten insbesondere im Randbereich führen würde, wie im Vergleichsbeispiel und in 2 dargelegt.
  • Bei weiteren Messungen zeigten epitaxierte Siliciumscheiben, wobei jeweils vor der epitaktischen Abscheidung eine Ätzbehandlung des Suszeptors durchgeführt und anschließend eine LTO-Scheibe für 10 sec bei einer Temperatur von 900°C in der Prozesskammer auf den Suszeptor gelegt wurde, folgende maximale lokale Ebenheitswerte SFQRmax: 0,012–0,014–0,015–0,018. Die untersuchten Siliciumscheiben waren jeweils mittels DSP auf Vorder- und Rückseite poliert und auf ihrer Vorderseite CMP-poliert. Außerdem wurde ein Suszeptor mit einer polierten Auflagefläche verwendet.

Claims (18)

  1. Verfahren zur Herstellung von epitaxierten Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird, dadurch gekennzeichnet, dass jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt und nach dieser Ätzbehandlung der Suszeptor hydrophiliert wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Hydrophilierung des Suszeptors durch kurzzeitiges Auflegen einer hydrophilen Scheibe mit ihrer wenigstens einen hydrophilen Seite auf den Suszeptor und anschließendes Entfernen dieser Scheibe aus dem Epitaxiereaktor erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach jeder epitaktischen Beschichtung eine Ätzbehandlung des Suszeptors erfolgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach der Ätzbehandlung des Suszeptors eine Siliciumschicht auf dem Suszeptor abgeschieden wird.
  5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die hydrophile Scheibe für 1–30 Sekunden auf den Suszeptor gelegt wird, wobei eine Temperatur dabei 700–1100°C beträgt.
  6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die hydrophile Scheibe eine Siliciumscheibe und die hydrophile Schicht auf der Siliciumscheibe eine thermische Oxidschicht ist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Siliciumscheibe mit ihrer thermischen Oxidschicht für 1–10 Sekunden auf den Suszeptor gelegt wird, wobei die Temperatur dabei 700–900°C beträgt.
  8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die hydrophile Scheibe mehrmals verwendet wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die bereitgestellten Siliciumscheiben jeweils auf Vorder- und Rückseite mittels DSP poliert sind.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die bereitgestellten Siliciumscheiben auf ihrer Vorderseite jeweils mittels CMP poliert sind.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein Suszeptor mit einer polierten Auflagefläche verwendet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass es sich bei den bereitgestellten Siliciumscheiben um Scheiben aus monokristallinem Silicium, SOI-Scheiben, Scheiben mit einer verspannten Siliciumschicht oder sSOI-Scheiben handelt.
  13. Siliciumscheibe mit einer Vorderseite und einer Rückseite, wobei wenigstens ihre Vorderseite poliert und wenigstens auf ihrer Vorderseite eine epitaktische Schicht aufgebracht ist und die einen maximalen lokalen Ebenheitswert SFQRmax von 0,01 μm bis 0,035 μm aufweist, bezogen auf wenigstens 99% der Teilbereiche eines Flächenrasters von Messfenstern der Größe 26 × 8 mm2 auf der Vorderseite der beschichteten Siliciumscheibe und einen Randausschluss von 2 mm.
  14. Siliciumscheibe nach Anspruch 13, mit polierter Vorder- und Rückseite, einer CMP-polierten Vorderseite und einer epitaktischen Schicht auf der Vorderseite, die einen maximalen lokalen Ebenheitswert SFQRmax von 0,01 μm bis 0,025 μm aufweist.
  15. Siliciumscheibe nach Anspruch 14, wobei deren Vorder- und Rückseite mittels DSP poliert ist.
  16. Siliciumscheibe nach einem der Ansprüche 13 bis 15, mit einem maximalen lokalen Ebenheitswert SFQRmax von 0,01 μm bis 0,02 μm, bezogen auf alle Teilbereiche eines Flächenrasters von Messfenstern der Größe 26 × 8 mm2 auf der Vorderseite der beschichteten Siliciumscheibe.
  17. Siliciumscheibe nach einem der Ansprüche 13 bis 16, wobei es sich um eine Scheibe aus monokristallinem Silicium, eine SOI-Scheibe, eine Scheibe mit einer verspannten Siliciumschicht oder eine sSOI-Scheiben handelt, die mit einer epitaktischen Schicht versehen wurde.
  18. Siliciumscheibe nach einem der Ansprüche 13 bis 17, wobei die Dicke der auf ihrer Vorderseite aufgebrachten epitaktischen Schicht 0,5–5 μm beträgt.
DE102005045337A 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben Active DE102005045337B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102005045337A DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US11/517,620 US7659207B2 (en) 2005-09-22 2006-09-08 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
JP2006254947A JP4723446B2 (ja) 2005-09-22 2006-09-20 エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
TW095134859A TWI296133B (en) 2005-09-22 2006-09-20 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
SG201004873-4A SG163574A1 (en) 2005-09-22 2006-09-22 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
KR1020060092332A KR100808930B1 (ko) 2005-09-22 2006-09-22 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법
CN2006101543528A CN1936111B (zh) 2005-09-22 2006-09-22 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
SG200606583-3A SG131085A1 (en) 2005-09-22 2006-09-22 Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045337A DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
DE102005045337A1 DE102005045337A1 (de) 2007-04-05
DE102005045337B4 true DE102005045337B4 (de) 2008-08-21

Family

ID=37852461

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005045337A Active DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Country Status (7)

Country Link
US (1) US7659207B2 (de)
JP (1) JP4723446B2 (de)
KR (1) KR100808930B1 (de)
CN (1) CN1936111B (de)
DE (1) DE102005045337B4 (de)
SG (2) SG163574A1 (de)
TW (1) TWI296133B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933399B2 (ja) * 2007-10-25 2012-05-16 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
JP5207447B2 (ja) 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP6729352B2 (ja) * 2016-12-26 2020-07-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6924593B2 (ja) * 2017-03-21 2021-08-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US20040135208A1 (en) * 2002-12-27 2004-07-15 Fujitsu Limited Semiconductor substrate and manufacturing method thereof

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035087A (en) * 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
JPH0615565A (ja) * 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
TW228549B (en) 1992-01-30 1994-08-21 Sy-Wei Wang A method of cultivating and producing symbiosis photo synthetic bacteria (P. S. B.)
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
KR100588098B1 (ko) * 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
JP2003163216A (ja) 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003100855A (ja) * 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4656788B2 (ja) 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP2003309707A (ja) 2002-04-16 2003-10-31 Canon Inc 画像読取装置
JP2003318109A (ja) 2002-04-22 2003-11-07 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP3885692B2 (ja) * 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4708697B2 (ja) 2002-11-11 2011-06-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP2004335528A (ja) 2003-04-30 2004-11-25 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4215572B2 (ja) 2003-06-17 2009-01-28 富士電機ホールディングス株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
DE10328842B4 (de) * 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
KR101144825B1 (ko) 2003-06-26 2012-05-11 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US20040135208A1 (en) * 2002-12-27 2004-07-15 Fujitsu Limited Semiconductor substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TWI296133B (en) 2008-04-21
KR100808930B1 (ko) 2008-03-07
TW200713448A (en) 2007-04-01
CN1936111B (zh) 2010-06-09
KR20070033937A (ko) 2007-03-27
SG131085A1 (en) 2007-04-26
CN1936111A (zh) 2007-03-28
US20070066082A1 (en) 2007-03-22
JP2007088473A (ja) 2007-04-05
JP4723446B2 (ja) 2011-07-13
US7659207B2 (en) 2010-02-09
SG163574A1 (en) 2010-08-30
DE102005045337A1 (de) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009004557B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009022224B4 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
KR100460308B1 (ko) 에피택셜성장 반도체웨이퍼의 제조방법
DE112011101625B4 (de) Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
DE102006055038B4 (de) Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102015202131B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit &lt;110&gt;-Kristallorientierung und Verfahren zu ihrer Herstellung
DE112014002762B4 (de) Verfahren zur Herstellung epitaktischer Wafer
DE102015225663A1 (de) Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
DE19960823A1 (de) Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE112020006300T5 (de) Gruppe-iii-nitrid-einkristallsubstrat und verfahren zu dessen herstellung
DE112010002747T5 (de) Siliziumepitaxialwafer und Verfahren zur Herstellung desselben
DE10143741A1 (de) Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
DE102015224446A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102018221605A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102007021729B3 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition