JP2001068420A - エピタキシャルシリコンウエハの製造方法 - Google Patents
エピタキシャルシリコンウエハの製造方法Info
- Publication number
- JP2001068420A JP2001068420A JP24409799A JP24409799A JP2001068420A JP 2001068420 A JP2001068420 A JP 2001068420A JP 24409799 A JP24409799 A JP 24409799A JP 24409799 A JP24409799 A JP 24409799A JP 2001068420 A JP2001068420 A JP 2001068420A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- silicon wafer
- wafer
- annealing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 極薄膜で高品質のエピタキシャルシリコンウ
エハを安定的に製造することができる方法及びその方法
によって製造される出荷用エピタキシャルシリコンウエ
ハを提供する。 【解決手段】 下地シリコンウエハをアニールした後に
当該下地シリコンウエハ上にエピタキシャル成長を行う
ことによりエピタキシャルシリコンウエハを製造するに
あたって、下地シリコンウエハの表面付近のＬＳＴＤ密
度に応じてアニール条件を適切に設定することによって
前記下地シリコンウエハ表面に存在するＣＯＰの形状を
十分に平坦化した後、エピタキシャル成長を行うことに
より極薄膜のエピタキシャル層を備えたエピタキシャル
ウエハを製造する。
エハを安定的に製造することができる方法及びその方法
によって製造される出荷用エピタキシャルシリコンウエ
ハを提供する。 【解決手段】 下地シリコンウエハをアニールした後に
当該下地シリコンウエハ上にエピタキシャル成長を行う
ことによりエピタキシャルシリコンウエハを製造するに
あたって、下地シリコンウエハの表面付近のＬＳＴＤ密
度に応じてアニール条件を適切に設定することによって
前記下地シリコンウエハ表面に存在するＣＯＰの形状を
十分に平坦化した後、エピタキシャル成長を行うことに
より極薄膜のエピタキシャル層を備えたエピタキシャル
ウエハを製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、下地シリコンウエ
ハをアニールした後に当該下地シリコンウエハ上にエピ
タキシャル成長を行うことによりエピタキシャルシリコ
ンウエハを製造する方法、並びに、この方法により製造
された出荷用に耐えるエピタキシャルシリコンウエハに
関する。
ハをアニールした後に当該下地シリコンウエハ上にエピ
タキシャル成長を行うことによりエピタキシャルシリコ
ンウエハを製造する方法、並びに、この方法により製造
された出荷用に耐えるエピタキシャルシリコンウエハに
関する。
【０００２】
【従来の技術】ＣＺ法（チョクラルスキー（Ｃｚｏｃｈ
ｒａｌｓｋｉ）法）により作製されたシリコンインゴッ
トから切り出されたシリコンウエハを鏡面研磨し、それ
をアンモニア系洗浄に供した後、これをパーティクルカ
ウンタにかけると、その表面においてＣＯＰ（Ｃｒｙｓ
ｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が
検出される。このＣＯＰは、その発見当初は異物である
かのように考えられたために「パーティクル」と名付け
られたが、現在では、図１（Ａ）に示されるような正八
面体のボイド状欠陥であるとされており、シリコンウエ
ハ１１の表面上には凹状のピット１３として姿を現わす
ものであるということが判っている。
ｒａｌｓｋｉ）法）により作製されたシリコンインゴッ
トから切り出されたシリコンウエハを鏡面研磨し、それ
をアンモニア系洗浄に供した後、これをパーティクルカ
ウンタにかけると、その表面においてＣＯＰ（Ｃｒｙｓ
ｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が
検出される。このＣＯＰは、その発見当初は異物である
かのように考えられたために「パーティクル」と名付け
られたが、現在では、図１（Ａ）に示されるような正八
面体のボイド状欠陥であるとされており、シリコンウエ
ハ１１の表面上には凹状のピット１３として姿を現わす
ものであるということが判っている。
【０００３】そして、このＣＯＰの存在によってシリコ
ンウエハの電気的特性が損なわれ、その結果として、シ
リコンウエハの製造における歩留りが低下するという問
題があるため、一般的には、最初からＣＯＰの発生を低
減させるように条件を設定してシリコンウエハを作製す
るか、或いは、一度発生したＣＯＰを後から消失させる
というような対処がなされる。
ンウエハの電気的特性が損なわれ、その結果として、シ
リコンウエハの製造における歩留りが低下するという問
題があるため、一般的には、最初からＣＯＰの発生を低
減させるように条件を設定してシリコンウエハを作製す
るか、或いは、一度発生したＣＯＰを後から消失させる
というような対処がなされる。
【０００４】ここで、ＣＯＰは、適切な条件の下で所定
のエピタキシャル成長を行うことによって消失させるこ
とができるということが報告されている（Ｓｉエピタキ
シャル成長におけるＣＯＰピットの挙動」、木村雅貴
他、日本結晶成長学会誌、ｖｏｌ．２４、Ｎｏ．５、Ｐ
４４４−４４８（１９９７））。また、エピタキシャル
成長を行うにあたって、水素アニール処理を行うことも
報告されている（前掲の木村雅貴らの論文、並びに、特
開平１０‐２０９０５３号公報〜特開平１０‐２０９０
５７号公報）。水素アニール処理は、シリコンウエハの
表層にＤＺ層を形成するために一般的に行われているも
ので、この処理が施されると、図１に示されるように、
深く角張ったピットが、丸みを帯びた幅広で浅いピット
に変化する（図１（Ａ）→図１（Ｂ）の変化）。
のエピタキシャル成長を行うことによって消失させるこ
とができるということが報告されている（Ｓｉエピタキ
シャル成長におけるＣＯＰピットの挙動」、木村雅貴
他、日本結晶成長学会誌、ｖｏｌ．２４、Ｎｏ．５、Ｐ
４４４−４４８（１９９７））。また、エピタキシャル
成長を行うにあたって、水素アニール処理を行うことも
報告されている（前掲の木村雅貴らの論文、並びに、特
開平１０‐２０９０５３号公報〜特開平１０‐２０９０
５７号公報）。水素アニール処理は、シリコンウエハの
表層にＤＺ層を形成するために一般的に行われているも
ので、この処理が施されると、図１に示されるように、
深く角張ったピットが、丸みを帯びた幅広で浅いピット
に変化する（図１（Ａ）→図１（Ｂ）の変化）。
【０００５】このような背景の下で、前掲の木村雅貴ら
の論文では、水素アニール処理を行っても、ＣＯＰを消
失させることはできず、形を変えて残留すること、並び
に、常圧エピタキシーが異方性で減圧エピタキシーが等
方性であること、を指摘した上で、減圧エピタキシーで
はＣＯＰが残留する一方で常圧エピタキシーではＣＯＰ
が消失するということを報告している。
の論文では、水素アニール処理を行っても、ＣＯＰを消
失させることはできず、形を変えて残留すること、並び
に、常圧エピタキシーが異方性で減圧エピタキシーが等
方性であること、を指摘した上で、減圧エピタキシーで
はＣＯＰが残留する一方で常圧エピタキシーではＣＯＰ
が消失するということを報告している。
【０００６】すなわち、図２に示されるように、エピタ
キシャル成長では、基板であるシリコンウエハ１１の表
面の形状を倣って、エピタキシャル層１４の成長が行な
われる（図２（Ａ）→図２（Ｂ））。このため、シリコ
ンウエハ１１の表面にできた凹１３は、成長条件によっ
ては、エピタキシャル層１４の表面にも転写される（具
体的には、ＣＯＰ１３の転写によりエピタキャル層１４
の表面に欠陥（ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅ
ｆｅｃｔ）１３’が生じる）。
キシャル成長では、基板であるシリコンウエハ１１の表
面の形状を倣って、エピタキシャル層１４の成長が行な
われる（図２（Ａ）→図２（Ｂ））。このため、シリコ
ンウエハ１１の表面にできた凹１３は、成長条件によっ
ては、エピタキシャル層１４の表面にも転写される（具
体的には、ＣＯＰ１３の転写によりエピタキャル層１４
の表面に欠陥（ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅ
ｆｅｃｔ）１３’が生じる）。
【０００７】しかしながら、エピタキャル層に十分な厚
みを付与したり、エピタキシャル成長の条件を適切に設
定したりすることにより、図２（Ａ）→図２（Ｃ）の変
化のように、ＣＯＰの影響を排除してＬＰＤ１３’の発
生を防止することができるということも報告されている
（例えば、特開平１０‐２０９０５３号公報）。
みを付与したり、エピタキシャル成長の条件を適切に設
定したりすることにより、図２（Ａ）→図２（Ｃ）の変
化のように、ＣＯＰの影響を排除してＬＰＤ１３’の発
生を防止することができるということも報告されている
（例えば、特開平１０‐２０９０５３号公報）。
【０００８】これに加えて、特開平１０‐２０９０５３
号公報〜特開平１０‐２０９０５７号公報では、減圧エ
ピタキシャル成長によりＣＯＰを消失させる方法が開示
されているが、そのためには４μｍ以上の膜厚になるま
でエピタキシャル成長を行う必要があるということが述
べられている。また、これら一連の発明では、エピタキ
シャル成長を行う下地シリコンウエハとして、ＣＯＰが
１×１０5個／ｃｍ3以下のものが好適とされ（特開平１
０‐２０９０５６号公報）、この条件を満たす下地シリ
コンウエハに減圧下でエピタキシャル成長を行った場合
に、製品として取り扱うことができるエピタキシャルシ
リコンウエハを作製することができる（具体的には、Ｌ
ＰＤ密度を０．３個／ｃｍ2以下とすることができ
る）。
号公報〜特開平１０‐２０９０５７号公報では、減圧エ
ピタキシャル成長によりＣＯＰを消失させる方法が開示
されているが、そのためには４μｍ以上の膜厚になるま
でエピタキシャル成長を行う必要があるということが述
べられている。また、これら一連の発明では、エピタキ
シャル成長を行う下地シリコンウエハとして、ＣＯＰが
１×１０5個／ｃｍ3以下のものが好適とされ（特開平１
０‐２０９０５６号公報）、この条件を満たす下地シリ
コンウエハに減圧下でエピタキシャル成長を行った場合
に、製品として取り扱うことができるエピタキシャルシ
リコンウエハを作製することができる（具体的には、Ｌ
ＰＤ密度を０．３個／ｃｍ2以下とすることができ
る）。
【０００９】
【発明が解決しようとする課題】ここで、上記従来技術
は、比較的厚くエピタキシャル成長させることによりシ
リコンウエハの表面凹みを消失させることを基本として
いる。より具体的には、シリコンウエハの表面にエピタ
キシャル層を２μｍ以上の厚さで常圧エピタキシャル成
長すると、エピタキシャル層の表面にＣＯＰが残りにく
いという一般的に知られている事項を基本にして発明が
なされている。
は、比較的厚くエピタキシャル成長させることによりシ
リコンウエハの表面凹みを消失させることを基本として
いる。より具体的には、シリコンウエハの表面にエピタ
キシャル層を２μｍ以上の厚さで常圧エピタキシャル成
長すると、エピタキシャル層の表面にＣＯＰが残りにく
いという一般的に知られている事項を基本にして発明が
なされている。
【００１０】そして、上記従来技術の手法によっては、
極薄膜（具体的には、０．４μｍ未満の膜厚）で製品と
して成り立つようなエピタキシャルシリコンウエハを製
造することはできなかった。
極薄膜（具体的には、０．４μｍ未満の膜厚）で製品と
して成り立つようなエピタキシャルシリコンウエハを製
造することはできなかった。
【００１１】また、上記従来技術では、大気圧エピタキ
シャル成長の場合には０．４μｍ以上エピタキシャル成
長させればＣＯＰの影響はなくなるとしているだけで、
Ｈ２ｂａｋｉｎｇの温度や時間については議論が及んで
いないため不充分である。また、下地シリコンウエハの
ＬＳＴＤ密度については、1×１０５個／ｃｍ３以下と
しており、ある限られた現象論から論じているだけで、
酸化膜耐圧の実測値が示されていないなどの発明情報開
示上の問題もある。
シャル成長の場合には０．４μｍ以上エピタキシャル成
長させればＣＯＰの影響はなくなるとしているだけで、
Ｈ２ｂａｋｉｎｇの温度や時間については議論が及んで
いないため不充分である。また、下地シリコンウエハの
ＬＳＴＤ密度については、1×１０５個／ｃｍ３以下と
しており、ある限られた現象論から論じているだけで、
酸化膜耐圧の実測値が示されていないなどの発明情報開
示上の問題もある。
【００１２】加えて、上記従来技術の出願時点において
は０．１３μｍのＣＯＰまでしか計測できなかったが、
現在では０．０８５μｍのＣＯＰやＬＰＤまで計測を行
うことが可能となっており、これによって上記従来技術
の開示範囲では示されなかった問題点も浮かび上がって
きている。
は０．１３μｍのＣＯＰまでしか計測できなかったが、
現在では０．０８５μｍのＣＯＰやＬＰＤまで計測を行
うことが可能となっており、これによって上記従来技術
の開示範囲では示されなかった問題点も浮かび上がって
きている。
【００１３】本発明は以上のような課題に鑑みてなされ
たものであり、その目的は、極薄膜で高品質のエピタキ
シャルシリコンウエハを安定的に製造することができる
方法及びその方法によって製造される出荷用エピタキシ
ャルシリコンウエハを提供することにある。
たものであり、その目的は、極薄膜で高品質のエピタキ
シャルシリコンウエハを安定的に製造することができる
方法及びその方法によって製造される出荷用エピタキシ
ャルシリコンウエハを提供することにある。
【００１４】
【課題を解決するための手段】以上のような目的を達成
するために本発明者らが鋭意研究を重ねた結果、従来技
術による開示内容とは逆に、実際には、エピタキシャル
成長の前にアニール処理を行う場合には、エピタキシャ
ル用の下地シリコンウエハとしては、ＣＯＰサイズの小
さい結晶、例えば高速成長させることによりＬＳＴＤ密
度が大きい結晶が適しているということを見出し、本発
明を完成するに至った。
するために本発明者らが鋭意研究を重ねた結果、従来技
術による開示内容とは逆に、実際には、エピタキシャル
成長の前にアニール処理を行う場合には、エピタキシャ
ル用の下地シリコンウエハとしては、ＣＯＰサイズの小
さい結晶、例えば高速成長させることによりＬＳＴＤ密
度が大きい結晶が適しているということを見出し、本発
明を完成するに至った。
【００１５】より具体的には、本発明は、以下のような
エピタキシャルウエハ製造方法及びエピタキシャルウエ
ハを提供する。
エピタキシャルウエハ製造方法及びエピタキシャルウエ
ハを提供する。
【００１６】（１） 下地シリコンウエハをアニールし
た後に当該下地シリコンウエハ上にエピタキシャル成長
を行うことによりエピタキシャルシリコンウエハを製造
する方法であって、下地シリコンウエハの表面付近のＬ
ＳＴＤ密度に応じてアニール条件を適切に設定すること
によって前記下地シリコンウエハ表面に存在するＣＯＰ
の形状を十分に平坦化した後、エピタキシャル成長を行
うことにより極薄膜のエピタキシャル膜を備えたエピタ
キシャルウエハを製造する方法。
た後に当該下地シリコンウエハ上にエピタキシャル成長
を行うことによりエピタキシャルシリコンウエハを製造
する方法であって、下地シリコンウエハの表面付近のＬ
ＳＴＤ密度に応じてアニール条件を適切に設定すること
によって前記下地シリコンウエハ表面に存在するＣＯＰ
の形状を十分に平坦化した後、エピタキシャル成長を行
うことにより極薄膜のエピタキシャル膜を備えたエピタ
キシャルウエハを製造する方法。
【００１７】前記下地シリコンウエハとして好適なシリ
コンウエハは、表面付近のＬＳＴＤ密度が大きいもの
（即ち、ＣＯＰのサイズの小さいもの）が好ましく、具
体的にはＬＳＴＤ密度が１×１０6個／ｃｍ3以上である
ものが好ましい。即ち、結晶成長法により得られる単結
晶は、一般的には、欠陥の密度が大きくなればなるほ
ど、当該欠陥のサイズが小さくなる。本発明では、欠陥
のサイズが小さいほうが好ましいので、ＬＳＴＤ密度が
大きいほうが好ましいのである。
コンウエハは、表面付近のＬＳＴＤ密度が大きいもの
（即ち、ＣＯＰのサイズの小さいもの）が好ましく、具
体的にはＬＳＴＤ密度が１×１０6個／ｃｍ3以上である
ものが好ましい。即ち、結晶成長法により得られる単結
晶は、一般的には、欠陥の密度が大きくなればなるほ
ど、当該欠陥のサイズが小さくなる。本発明では、欠陥
のサイズが小さいほうが好ましいので、ＬＳＴＤ密度が
大きいほうが好ましいのである。
【００１８】「極薄膜」というのは、半導体デバイス等
製造用のエピタキシャルシリコンウエハとして、出荷用
のものとしても耐えられるような十分な品質を備えつつ
も、従来のエピタキシャル成長法では達成できなかった
極めて薄い膜厚のエピタキシャル膜を意味する。
製造用のエピタキシャルシリコンウエハとして、出荷用
のものとしても耐えられるような十分な品質を備えつつ
も、従来のエピタキシャル成長法では達成できなかった
極めて薄い膜厚のエピタキシャル膜を意味する。
【００１９】（２） 表面付近のＬＳＴＤ密度が１×１
０6個／ｃｍ3以上である、エピタキシャルウエハ製造用
のシリコンウエハ。
０6個／ｃｍ3以上である、エピタキシャルウエハ製造用
のシリコンウエハ。
【００２０】「表面付近」というのは、シリコンウエハ
の表面及びその近傍のエピタキシャル成長に影響する部
分のことを意味する。
の表面及びその近傍のエピタキシャル成長に影響する部
分のことを意味する。
【００２１】（３） 表面のＣＯＰのサイズが１３０ｎ
ｍ以下であるエピタキシャルウエハ製造用のシリコンウ
エハ。
ｍ以下であるエピタキシャルウエハ製造用のシリコンウ
エハ。
【００２２】（４） チョクラルスキー法（ＣＺ法）に
よるシリコンインゴットの製造において高速引上げ、引
上げ単結晶の急速冷却、窒素ドープもしくは完全結晶製
造を行うことにより製造されたシリコンインゴットから
切り出されたシリコンウエハである（２）または（３）
記載のシリコンウエハ。
よるシリコンインゴットの製造において高速引上げ、引
上げ単結晶の急速冷却、窒素ドープもしくは完全結晶製
造を行うことにより製造されたシリコンインゴットから
切り出されたシリコンウエハである（２）または（３）
記載のシリコンウエハ。
【００２３】ここで、「急速冷却」というのは、例えば
ＣＺ炉内にクーラーを備え付け、引き上げ中の単結晶を
強制的に冷却する手法のことを意味し（例えば、特開平
８‐２３９２９１号公報）、この方法によってもＣＯＰ
のサイズを小さくすることができる。「完全結晶」とい
うのは、成長時導入欠陥（ＯＳＦリング、ボイド状欠
陥、転位クラスタ等の一般的なＣＺ法におけるシリコン
単結晶成長時に通常発生する結晶中の欠陥。Ｇｒｏｗｎ
−ｉｎ欠陥）を含まない結晶を意味する（例えば、日本
結晶成長学会誌Ｖｏｌ．２５Ｎｏ．５（１９９８）ｐ２
０７。 特開平８‐３３０３１６号公報）。完全結晶の
場合には、酸素析出核は結晶中に含まれているため、ウ
エハの熱処理によってこれが大径化して最終的にはＣＯ
Ｐとなるが、当該ＣＯＰは通常のものよりもサイズが小
さいために、本発明に係るエピタキシャルウエハ製造用
のシリコンウエハとして好適である。
ＣＺ炉内にクーラーを備え付け、引き上げ中の単結晶を
強制的に冷却する手法のことを意味し（例えば、特開平
８‐２３９２９１号公報）、この方法によってもＣＯＰ
のサイズを小さくすることができる。「完全結晶」とい
うのは、成長時導入欠陥（ＯＳＦリング、ボイド状欠
陥、転位クラスタ等の一般的なＣＺ法におけるシリコン
単結晶成長時に通常発生する結晶中の欠陥。Ｇｒｏｗｎ
−ｉｎ欠陥）を含まない結晶を意味する（例えば、日本
結晶成長学会誌Ｖｏｌ．２５Ｎｏ．５（１９９８）ｐ２
０７。 特開平８‐３３０３１６号公報）。完全結晶の
場合には、酸素析出核は結晶中に含まれているため、ウ
エハの熱処理によってこれが大径化して最終的にはＣＯ
Ｐとなるが、当該ＣＯＰは通常のものよりもサイズが小
さいために、本発明に係るエピタキシャルウエハ製造用
のシリコンウエハとして好適である。
【００２４】（５） 出荷用のものとして耐えられるゲ
ート酸化膜耐圧特性を備える０．３μｍ程度の膜厚の極
薄膜エピタキシャル膜を備え、当該極薄膜エピタキシャ
ル膜上に更にエピタキシャル膜が積層されたエピタキシ
ャルシリコンウエハ。なお、「出荷用のものとして耐え
られるゲート酸化膜耐圧特性」というのは、ＭＯＳ-Ｆ
ＥＴ等の半導体デバイス形成の際の不良品率等を総合的
に考慮した場合に、一般的な取引において製品として受
け入れられる十分な特性を備えているということを意味
し、「出荷用のものとしても耐えられるような品質を備
えている」ということとほぼ同義である。
ート酸化膜耐圧特性を備える０．３μｍ程度の膜厚の極
薄膜エピタキシャル膜を備え、当該極薄膜エピタキシャ
ル膜上に更にエピタキシャル膜が積層されたエピタキシ
ャルシリコンウエハ。なお、「出荷用のものとして耐え
られるゲート酸化膜耐圧特性」というのは、ＭＯＳ-Ｆ
ＥＴ等の半導体デバイス形成の際の不良品率等を総合的
に考慮した場合に、一般的な取引において製品として受
け入れられる十分な特性を備えているということを意味
し、「出荷用のものとしても耐えられるような品質を備
えている」ということとほぼ同義である。
【００２５】（６） 等温・等圧による一連のアニール
−エピタキシャル工程を含むエピタキシャルシリコンウ
エハの製造方法。
−エピタキシャル工程を含むエピタキシャルシリコンウ
エハの製造方法。
【００２６】「等温・等圧」の「等」というのは、全く
同一であるか、或いは、全く同一ではなくても同一に等
しいと認められる範囲にあることを意味する。即ち、こ
の発明は、アニール処理とエピタキシャル成長を、断続
することなく、一連の工程で行うことにポイントがある
ため、アニール処理とエピタキシャル成長とが一連の工
程で行えるような程度のずれであれば、上記「等」の範
囲内にある。
同一であるか、或いは、全く同一ではなくても同一に等
しいと認められる範囲にあることを意味する。即ち、こ
の発明は、アニール処理とエピタキシャル成長を、断続
することなく、一連の工程で行うことにポイントがある
ため、アニール処理とエピタキシャル成長とが一連の工
程で行えるような程度のずれであれば、上記「等」の範
囲内にある。
【００２７】（７） 前記等温は１１００℃以上で、前
記等圧は常圧であることを特徴とする上記（６）記載の
エピタキシャルシリコンウエハの製造方法。なお、エピ
タキシャル成長においては、原料として使用される気体
の種類によって好適な温度が存在することから、１１０
０℃程度に設定したときには、ＳｉＨＣｌ3ガスを使用
してエピタキシャル成長を行うようにするとよい。
記等圧は常圧であることを特徴とする上記（６）記載の
エピタキシャルシリコンウエハの製造方法。なお、エピ
タキシャル成長においては、原料として使用される気体
の種類によって好適な温度が存在することから、１１０
０℃程度に設定したときには、ＳｉＨＣｌ3ガスを使用
してエピタキシャル成長を行うようにするとよい。
【００２８】（８） 前記一連のアニール−エピタキシ
ャル工程のエピタキシャル成長はＳｉＨＣｌ3ガスを使
用して行うことを特徴とする上記（７）記載のエピタキ
シャルシリコンウエハの製造方法。
ャル工程のエピタキシャル成長はＳｉＨＣｌ3ガスを使
用して行うことを特徴とする上記（７）記載のエピタキ
シャルシリコンウエハの製造方法。
【００２９】（９） ＬＳＴＤ密度が１×１０6個／ｃ
ｍ3以上となるようにチョクラルスキー法によるシリコ
ンインゴットの製造において高速引上げもしくは引上げ
単結晶の急速冷却を行うシリコンインゴット高速製造工
程、及び当該高速製造工程で製造されたシリコンインゴ
ットからシリコンウエハの切り出しを行う工程、に続い
て（６）から（８）いずれか記載の「一連のアニール−
エピタキシャル工程」を行うことを特徴とするエピタキ
シャルシリコンウエハの製造方法。
ｍ3以上となるようにチョクラルスキー法によるシリコ
ンインゴットの製造において高速引上げもしくは引上げ
単結晶の急速冷却を行うシリコンインゴット高速製造工
程、及び当該高速製造工程で製造されたシリコンインゴ
ットからシリコンウエハの切り出しを行う工程、に続い
て（６）から（８）いずれか記載の「一連のアニール−
エピタキシャル工程」を行うことを特徴とするエピタキ
シャルシリコンウエハの製造方法。
【００３０】上記（６）から（９）に係るエピタキシャ
ルシリコンウエハの製造方法に関し、これらの方法によ
れば、図３に示されるように、アニール処理温度とエピ
タキシャル成長温度を等しく設定した場合には、アニー
ル処理からエピタキシャル成長への切り換えは、ウエハ
周囲のガスの種類を変更するだけでよくなるので、温度
の昇降に伴う時間の節約ができることとなり、製造工程
全体の時間短縮を図ることができるようになる。
ルシリコンウエハの製造方法に関し、これらの方法によ
れば、図３に示されるように、アニール処理温度とエピ
タキシャル成長温度を等しく設定した場合には、アニー
ル処理からエピタキシャル成長への切り換えは、ウエハ
周囲のガスの種類を変更するだけでよくなるので、温度
の昇降に伴う時間の節約ができることとなり、製造工程
全体の時間短縮を図ることができるようになる。
【００３１】特に、（９）に係るエピタキシャルシリコ
ンウエハの製造方法に関して言えば、この製造方法に係
る発明は、ＬＳＴＤ密度が大きく、ＣＯＰサイズの小さ
い結晶は、窒素ドープなどの製造時間の短縮には直結し
ない方法によっても作成することができるが、単結晶の
高速引上げもしくは急速冷却等の結果的に単結晶の引上
げ時間の短縮が行われる方法によっても製造することが
できるという知見に基づいてなされている。即ち、前述
の「一連のアニール−エピタキシャル工程」は製造工程
の時間短縮に貢献することから、（９）に係る発明のよ
うに、ＬＳＴＤ密度が大きい結晶の製造方法の中でも結
果的に時短につながるものを選び出し、それを前述の
「一連のアニール−エピタキシャル工程」と組み合わせ
ることにより、全体的に見れば多大な時間短縮を図るこ
とができるようになる。
ンウエハの製造方法に関して言えば、この製造方法に係
る発明は、ＬＳＴＤ密度が大きく、ＣＯＰサイズの小さ
い結晶は、窒素ドープなどの製造時間の短縮には直結し
ない方法によっても作成することができるが、単結晶の
高速引上げもしくは急速冷却等の結果的に単結晶の引上
げ時間の短縮が行われる方法によっても製造することが
できるという知見に基づいてなされている。即ち、前述
の「一連のアニール−エピタキシャル工程」は製造工程
の時間短縮に貢献することから、（９）に係る発明のよ
うに、ＬＳＴＤ密度が大きい結晶の製造方法の中でも結
果的に時短につながるものを選び出し、それを前述の
「一連のアニール−エピタキシャル工程」と組み合わせ
ることにより、全体的に見れば多大な時間短縮を図るこ
とができるようになる。
【００３２】［シリコンウエハのＣＯＰと熱処理］エピ
タキシャル用の下地シリコンウエハ表面にある凹状のＣ
ＯＰは、エピタキシャル膜厚が２．４μｍ未満の場合、
エピタキシャル膜表面へその形状を連鎖させてしまう。
そしてこのエピタキシャル用の下地シリコンウエハ表面
にあるＣＯＰ形状のエピタキシャル膜への連鎖は、エピ
タキシャル成長前のＨ２ ｂａｋｉｎｇの条件と下地シ
リコンウエハのＣＯＰサイズが密接に関係している（従
って、１μｍのエピタキシャル成長を行えばＣＯＰ形状
の影響はないとしている従来技術も存在するが、実際に
は、Ｈ２ ｂａｋｉｎｇの条件によってはそうであると
は限らない。）。
タキシャル用の下地シリコンウエハ表面にある凹状のＣ
ＯＰは、エピタキシャル膜厚が２．４μｍ未満の場合、
エピタキシャル膜表面へその形状を連鎖させてしまう。
そしてこのエピタキシャル用の下地シリコンウエハ表面
にあるＣＯＰ形状のエピタキシャル膜への連鎖は、エピ
タキシャル成長前のＨ２ ｂａｋｉｎｇの条件と下地シ
リコンウエハのＣＯＰサイズが密接に関係している（従
って、１μｍのエピタキシャル成長を行えばＣＯＰ形状
の影響はないとしている従来技術も存在するが、実際に
は、Ｈ２ ｂａｋｉｎｇの条件によってはそうであると
は限らない。）。
【００３３】ここで、Ｈ２ ｂａｋｉｎｇ工程では、こ
のＣＯＰは浅く、開口径が広がったなだらかな曲形へと
形状が変化するが、エピタキシャルシリコンウエハ製造
の工程中の短時間Ｈ２ ｂａｋｉｎｇ(Ｈ２処理)におい
ては、ＣＯＰサイズが小さいほど同じ熱処理条件で浅い
形状に変えることができる。また、高温であるほどよ
い。このピットを埋める次のエピタキシャル層成長工程
では、当然のことながらピットが浅い方が有利であり、
ピットの浅いものは高速引上等によって製造することが
できるため、高速引上等によって得られた結晶がエピタ
キシャル用の下地シリコンウエハとして適しているとい
うことになる。
のＣＯＰは浅く、開口径が広がったなだらかな曲形へと
形状が変化するが、エピタキシャルシリコンウエハ製造
の工程中の短時間Ｈ２ ｂａｋｉｎｇ(Ｈ２処理)におい
ては、ＣＯＰサイズが小さいほど同じ熱処理条件で浅い
形状に変えることができる。また、高温であるほどよ
い。このピットを埋める次のエピタキシャル層成長工程
では、当然のことながらピットが浅い方が有利であり、
ピットの浅いものは高速引上等によって製造することが
できるため、高速引上等によって得られた結晶がエピタ
キシャル用の下地シリコンウエハとして適しているとい
うことになる。
【００３４】そして、これは即ち、高速引上等によって
得られた結晶についての概念を逆転するものであり（高
速引上等によって得られた結晶は、ボイド状欠陥の密度
が高く、エピタキシャルウエハ製造用のシリコンウエハ
として不適切と懸念されていた）、当該高速引上結晶等
について新たな用途を提供するものである。
得られた結晶についての概念を逆転するものであり（高
速引上等によって得られた結晶は、ボイド状欠陥の密度
が高く、エピタキシャルウエハ製造用のシリコンウエハ
として不適切と懸念されていた）、当該高速引上結晶等
について新たな用途を提供するものである。
【００３５】［本明細書で使用される数値］本明細書で
使用される数値（例えば、ＣＯＰのサイズ等）について
は、特に断わらない限り平均値を表示するものとする。
使用される数値（例えば、ＣＯＰのサイズ等）について
は、特に断わらない限り平均値を表示するものとする。
【００３６】
【実施例】以下、ＣＺ法により引き上げられたシリコン
インゴットから切り出されたシリコンウエハに鏡面処理
を施したものを下地シリコンウエハとし、これに所定条
件下で水素アニール-エピタキシャル成長をさせた場合
の実施例を示す。
インゴットから切り出されたシリコンウエハに鏡面処理
を施したものを下地シリコンウエハとし、これに所定条
件下で水素アニール-エピタキシャル成長をさせた場合
の実施例を示す。
【００３７】なお、下地シリコンウエハの大きさは、直
径２００ｍｍのものを使用した。エピタキシャル成長
は、ＳｉＨＣｌ3ガスを使用して１１００℃で行った。
下地シリコンウエハとして、中速引上結晶としては、Ｍ
Ｏ−６０１により測定したＬＳＴＤ密度、ＭＯ−４０１
により測定したＬＳＴＤのサイズ等について、ＬＳＴＤ
密度≒２×１０５個／ｃｍ３、ＣＯＰサイズ≒１７０ｎ
ｍのものを使用し、高速引上結晶としては、ＭＯ−６０
１により測定したＬＳＴＤ密度、ＭＯ−４０１により測
定したＬＳＴＤのサイズ等について、ＬＳＴＤ密度≒２
×１０６個／ｃｍ ３(ＣＯＰサイズ≒１３０ｎｍ) のも
のを使用した。
径２００ｍｍのものを使用した。エピタキシャル成長
は、ＳｉＨＣｌ3ガスを使用して１１００℃で行った。
下地シリコンウエハとして、中速引上結晶としては、Ｍ
Ｏ−６０１により測定したＬＳＴＤ密度、ＭＯ−４０１
により測定したＬＳＴＤのサイズ等について、ＬＳＴＤ
密度≒２×１０５個／ｃｍ３、ＣＯＰサイズ≒１７０ｎ
ｍのものを使用し、高速引上結晶としては、ＭＯ−６０
１により測定したＬＳＴＤ密度、ＭＯ−４０１により測
定したＬＳＴＤのサイズ等について、ＬＳＴＤ密度≒２
×１０６個／ｃｍ ３(ＣＯＰサイズ≒１３０ｎｍ) のも
のを使用した。
【００３８】図４は、エピタキシャル膜厚とＬＰＤの消
滅率との関係を示すグラフであり、水素アニール時間が
１０秒と一定の条件下で、水素アニール温度を１０００
℃〜１２００℃の間で変化させ、かつ、引き上げ結晶の
種類を中速（ＭＥＤ）と高速（ＨＳ）とで変えた場合の
結果を示すグラフである。エピタキシャル膜厚は、０．
３μｍ、０．６μｍ、０．９μｍ、及び２．４μｍの場
合（一部には、０μｍの場合（即ち、水素アニール処理
だけを施し、エピタキシャル成長させていない場合））
についてＬＰＤの消滅率をプロットした。測定は、ＫＬ
Ｋテンコール社製ＳＦＳ６２２０により、Ｄ.Ｌを０．
１２μｍ≦に設定して行った。
滅率との関係を示すグラフであり、水素アニール時間が
１０秒と一定の条件下で、水素アニール温度を１０００
℃〜１２００℃の間で変化させ、かつ、引き上げ結晶の
種類を中速（ＭＥＤ）と高速（ＨＳ）とで変えた場合の
結果を示すグラフである。エピタキシャル膜厚は、０．
３μｍ、０．６μｍ、０．９μｍ、及び２．４μｍの場
合（一部には、０μｍの場合（即ち、水素アニール処理
だけを施し、エピタキシャル成長させていない場合））
についてＬＰＤの消滅率をプロットした。測定は、ＫＬ
Ｋテンコール社製ＳＦＳ６２２０により、Ｄ.Ｌを０．
１２μｍ≦に設定して行った。
【００３９】まず図４より、水素アニール時間が一定の
場合には、高速引上結晶（ＨＳ）で、かつ、水素アニー
ル温度が高いほうがＬＰＤの消滅率が大きく、良好なエ
ピタキシャルウエハが得られるということが判る。
場合には、高速引上結晶（ＨＳ）で、かつ、水素アニー
ル温度が高いほうがＬＰＤの消滅率が大きく、良好なエ
ピタキシャルウエハが得られるということが判る。
【００４０】図５は、図４の場合の水素アニール時間を
６０秒にした場合の結果を示すグラフである。この図５
と図４を比較すれば分かるように、水素アニール時間を
６０秒にした場合のほうが、全体的にＬＰＤの消滅率が
大きい。実際に、水素アニール温度を１２００℃で一定
にして、エピタキシャル膜厚とＬＰＤの消滅率との関係
を詳細に示す図６より、高速引上結晶のウエハに水素ア
ニール温度を１２００℃で６０秒間行うことにより、
０．３μｍのエピタキシャル膜厚でも良好なエピタキシ
ャルシリコンウエハが得られることが分かる。また逆
に、０．３μｍ程度の膜厚でも良好な極薄膜エピタキシ
ャル膜を備えるエピタキシャルウエハは、エピタキシャ
ル成長の前に、１２００℃で６０秒間程度の水素アニー
ルを行うことにより製造できるということが分かる。
６０秒にした場合の結果を示すグラフである。この図５
と図４を比較すれば分かるように、水素アニール時間を
６０秒にした場合のほうが、全体的にＬＰＤの消滅率が
大きい。実際に、水素アニール温度を１２００℃で一定
にして、エピタキシャル膜厚とＬＰＤの消滅率との関係
を詳細に示す図６より、高速引上結晶のウエハに水素ア
ニール温度を１２００℃で６０秒間行うことにより、
０．３μｍのエピタキシャル膜厚でも良好なエピタキシ
ャルシリコンウエハが得られることが分かる。また逆
に、０．３μｍ程度の膜厚でも良好な極薄膜エピタキシ
ャル膜を備えるエピタキシャルウエハは、エピタキシャ
ル成長の前に、１２００℃で６０秒間程度の水素アニー
ルを行うことにより製造できるということが分かる。
【００４１】図７〜図１０は、各ウエハのゲート酸化膜
耐圧（ＧＯＩ）の結果を示すグラフであり、グラフの値
が大きいほど結果が良好であることを示す。なお、これ
らの図において、「Ｈ」というのは高速引上げにより製
造されたウエハ（高速引上結晶：引上げ速度＝１．１ｍ
ｍ／ｍｉｎ）を、「Ｃ」というのは中程度の速度の引上
げにより製造されたウエハ（中速引上結晶：引上げ速度
＝０．６５ｍｍ／ｍｉｎ）を意味する。「Ｈ」または
「Ｃ」の後に続く数字は、最初がアニール温度（℃）、
２番目がアニール時間（秒）、最後がエピ膜厚（μｍ）
を意味する。例えば「Ｈ１０００‐６０‐０．９」（図
８）というのは、高速引上げにより製造され、１０００
℃で６０秒間のアニール処理が施された後、０．９μｍ
のエピ膜が積まれたエピタキシャルウエハというものを
表している。
耐圧（ＧＯＩ）の結果を示すグラフであり、グラフの値
が大きいほど結果が良好であることを示す。なお、これ
らの図において、「Ｈ」というのは高速引上げにより製
造されたウエハ（高速引上結晶：引上げ速度＝１．１ｍ
ｍ／ｍｉｎ）を、「Ｃ」というのは中程度の速度の引上
げにより製造されたウエハ（中速引上結晶：引上げ速度
＝０．６５ｍｍ／ｍｉｎ）を意味する。「Ｈ」または
「Ｃ」の後に続く数字は、最初がアニール温度（℃）、
２番目がアニール時間（秒）、最後がエピ膜厚（μｍ）
を意味する。例えば「Ｈ１０００‐６０‐０．９」（図
８）というのは、高速引上げにより製造され、１０００
℃で６０秒間のアニール処理が施された後、０．９μｍ
のエピ膜が積まれたエピタキシャルウエハというものを
表している。
【００４２】また、図７〜図１０において、グラフの左
側に位置する「Reference」は、アニール処理を施して
いないものを対照として掲載したものである。また、ゲ
ート酸化膜耐圧（ＧＯＩ）は、いずれもＴＺＤＢ良品率
（％）で現わしているが、この実験例では次のようにし
てＴＺＤＢ良品率（％）を判定した。
側に位置する「Reference」は、アニール処理を施して
いないものを対照として掲載したものである。また、ゲ
ート酸化膜耐圧（ＧＯＩ）は、いずれもＴＺＤＢ良品率
（％）で現わしているが、この実験例では次のようにし
てＴＺＤＢ良品率（％）を判定した。
【００４３】まず、ウエハ上にＭＯＳ構造を形成し、そ
こにゲート電極として１０ｍｍ2のポリシリコン電極を
取り付け、ステップ電圧印加法で電圧を印加した。ここ
で、酸化膜厚は２５ｎｍで、測定温度は室温（２５℃）
であり、耐圧判定電流は１０μＡである。各グラフ上に
は、このようにして判定され、製品として好適なＣモー
ドを掲載した。従って、各グラフから製品として好適な
ものの割合を見る場合には、Ｃモード良品率が高いほど
良好なウエハであるということになる。
こにゲート電極として１０ｍｍ2のポリシリコン電極を
取り付け、ステップ電圧印加法で電圧を印加した。ここ
で、酸化膜厚は２５ｎｍで、測定温度は室温（２５℃）
であり、耐圧判定電流は１０μＡである。各グラフ上に
は、このようにして判定され、製品として好適なＣモー
ドを掲載した。従って、各グラフから製品として好適な
ものの割合を見る場合には、Ｃモード良品率が高いほど
良好なウエハであるということになる。
【００４４】まず、図７は、エピタキシャル成長を施さ
ずにアニール処理（水素熱処理）のみを施した場合にお
いて、アニール時間と温度を変化させてＧＯＩ評価を行
った場合の結果を示す図である。図７においては、アニ
ール処理時間は１０秒と６０秒、アニール温度は１００
０℃、１１００℃、及び１２００℃に設定して行われた
結果が示されている。
ずにアニール処理（水素熱処理）のみを施した場合にお
いて、アニール時間と温度を変化させてＧＯＩ評価を行
った場合の結果を示す図である。図７においては、アニ
ール処理時間は１０秒と６０秒、アニール温度は１００
０℃、１１００℃、及び１２００℃に設定して行われた
結果が示されている。
【００４５】この図７より、Ｈ2アニール処理（Ｈ2 ｂ
ａｋｉｎｇ）だけでも、耐圧がある程度のところまで改
善できるということがわかる。しかし、良品率を考えた
場合には、充分ではない。
ａｋｉｎｇ）だけでも、耐圧がある程度のところまで改
善できるということがわかる。しかし、良品率を考えた
場合には、充分ではない。
【００４６】ここで、図８、図９及び図１０は、アニー
ル温度（ｂａｋｅ温度）を１０００℃、１１００℃、１
２００℃と変化させた場合の結果を示す図であり、図８
は、図７の場合において、引き上げ結晶の種類を中速引
上結晶から高速引上結晶に変更した場合の結果を示す図
である。
ル温度（ｂａｋｅ温度）を１０００℃、１１００℃、１
２００℃と変化させた場合の結果を示す図であり、図８
は、図７の場合において、引き上げ結晶の種類を中速引
上結晶から高速引上結晶に変更した場合の結果を示す図
である。
【００４７】これらの結果から、アニール処理をした
後、エピを積むことによりＣモード良品率が著しく改善
されるということが判る。また、本発明により得られる
エピタキシャルシリコンウエハは、エピタキシャル膜の
膜厚が０．３μｍであったとしても良好なＧＯＩ値を示
すことが判る。そして、この０．３μｍの膜厚でも良好
なＧＯＩ値を示すエピタキシャルシリコンウエハという
ものは従来では存在しなかったものであることに加え、
更にこの上にエピタキシャル成長が行われてエピタキシ
ャル膜が形成された場合には、良好なＧＯＩ値を示す新
規な０．３μｍのエピタキシャル膜という強固な土台の
上に積み上げが行われることになるので、従来品のエピ
タキシャル膜と同等であることが期待できる。
後、エピを積むことによりＣモード良品率が著しく改善
されるということが判る。また、本発明により得られる
エピタキシャルシリコンウエハは、エピタキシャル膜の
膜厚が０．３μｍであったとしても良好なＧＯＩ値を示
すことが判る。そして、この０．３μｍの膜厚でも良好
なＧＯＩ値を示すエピタキシャルシリコンウエハという
ものは従来では存在しなかったものであることに加え、
更にこの上にエピタキシャル成長が行われてエピタキシ
ャル膜が形成された場合には、良好なＧＯＩ値を示す新
規な０．３μｍのエピタキシャル膜という強固な土台の
上に積み上げが行われることになるので、従来品のエピ
タキシャル膜と同等であることが期待できる。
【００４８】これらの結果を考慮すると、以下のような
ことが判る。
ことが判る。
【００４９】高速引上結晶に係る下地シリコンウエハを
用いて、１２００℃−１０ｓｅｃのＨ２ ｂａｋｉｎｇ
を実施した後、０．３μｍのエピタキシャル成長を行う
と、その表面で検出されるＬＰＤ数は、０．１２μｍ≦
のパーティクルにおいて９０個／ウエハ以下(０．３個
／ｃｍ２以下)となる。そして、パーティクルの消滅率
も約９０％となる。
用いて、１２００℃−１０ｓｅｃのＨ２ ｂａｋｉｎｇ
を実施した後、０．３μｍのエピタキシャル成長を行う
と、その表面で検出されるＬＰＤ数は、０．１２μｍ≦
のパーティクルにおいて９０個／ウエハ以下(０．３個
／ｃｍ２以下)となる。そして、パーティクルの消滅率
も約９０％となる。
【００５０】更に、１２００℃−６０ｓｅｃならば、Ｌ
ＰＤ数は約８０個／ウエハ以下(０．２５個／ｃｍ２以
下)となる。また、０．６μｍのエピタキシャル成長を
行えば、ＬＰＤ数は、１２００℃−１０ｓｅｃ、６０ｓ
ｅｃともに３０個以下(０．１個／ｃｍ２以下)となる。
ＰＤ数は約８０個／ウエハ以下(０．２５個／ｃｍ２以
下)となる。また、０．６μｍのエピタキシャル成長を
行えば、ＬＰＤ数は、１２００℃−１０ｓｅｃ、６０ｓ
ｅｃともに３０個以下(０．１個／ｃｍ２以下)となる。
【００５１】中速引上結晶では、ＬＰＤ数を８０個／ウ
エハ以下にするには、１２００℃−６０ｓｅｃ、ＬＰＤ
数を３０個／ウエハ以下にするには、１２００℃−６０
ｓｅｃで従来技術どおり２μｍのエピ成長が必要であ
る。
エハ以下にするには、１２００℃−６０ｓｅｃ、ＬＰＤ
数を３０個／ウエハ以下にするには、１２００℃−６０
ｓｅｃで従来技術どおり２μｍのエピ成長が必要であ
る。
【００５２】以上の結果より、以下のようなことを導く
ことができる。
ことができる。
【００５３】エピタキシャルウエハ用の基板として、Ｌ
ＳＴＤ（赤外線散乱トポグラフ）密度:1×１０６個／ｃ
ｍ３以上の下地シリコンウエハを採用すると好適であ
り、高速引き上げ単結晶に新たな用途が提供された。
ＳＴＤ（赤外線散乱トポグラフ）密度:1×１０６個／ｃ
ｍ３以上の下地シリコンウエハを採用すると好適であ
り、高速引き上げ単結晶に新たな用途が提供された。
【００５４】下地シリコンウエハの表面に開口している
ＣＯＰの形状をＨ２ ｂａｋｉｎｇのプロセスで充分に
浅くなだらかな曲形にすることで、０．３μｍの膜厚を
有する薄膜エピタキシャル成長を施しても、その影響が
及ばないようになる。
ＣＯＰの形状をＨ２ ｂａｋｉｎｇのプロセスで充分に
浅くなだらかな曲形にすることで、０．３μｍの膜厚を
有する薄膜エピタキシャル成長を施しても、その影響が
及ばないようになる。
【００５５】Ｈ２ ｂａｋｉｎｇの温度は、１２００℃-
１０秒以上が望ましく、１２００℃-６０ｓｅｃ未満で
充分である。
１０秒以上が望ましく、１２００℃-６０ｓｅｃ未満で
充分である。
【００５６】０．３μｍ以上２μｍ以下の薄膜エピにお
いて、ＣＯＰの影響のないエピウエハの製造が可能とな
る。
いて、ＣＯＰの影響のないエピウエハの製造が可能とな
る。
【００５７】酸化膜耐圧については、ＬＳＴＤ密度の大
きな結晶を用いた薄膜エピにおいて、今日まで明確な報
告がなかったが、Ｈ２ ｂａｋｉｎｇ温度にかかわら
ず、０．３μｍのエピ成長を実施すれば、Ｃ モード良
品率が良好になることが確認できた。
きな結晶を用いた薄膜エピにおいて、今日まで明確な報
告がなかったが、Ｈ２ ｂａｋｉｎｇ温度にかかわら
ず、０．３μｍのエピ成長を実施すれば、Ｃ モード良
品率が良好になることが確認できた。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
エピタキシャルウエハ及びその製造方法に関するもの
で、エピタキシャルウエハにおいて、ＣＯＰの凹形形状
の影響のない、半導体デバイスを形成したときに酸化膜
耐圧の優れたエピタキシャルウエハを作製することがで
きる。
エピタキシャルウエハ及びその製造方法に関するもの
で、エピタキシャルウエハにおいて、ＣＯＰの凹形形状
の影響のない、半導体デバイスを形成したときに酸化膜
耐圧の優れたエピタキシャルウエハを作製することがで
きる。
【００５９】本発明に係るエピタキシャルウエハは、特
に活性領域の比較的浅い表層を用いる半導体デバイス
や、ラッチアップ特性の優れた特性を要求されるデバイ
スへ適用するのに好適である。
に活性領域の比較的浅い表層を用いる半導体デバイス
や、ラッチアップ特性の優れた特性を要求されるデバイ
スへ適用するのに好適である。
【００６０】また、本発明に係るエピタキシャルウエハ
の製造方法によれば、製造工程全体の時間の短縮を図る
ことができ、これによって低コストなエピタキシャルウ
エハの製造が可能となる。
の製造方法によれば、製造工程全体の時間の短縮を図る
ことができ、これによって低コストなエピタキシャルウ
エハの製造が可能となる。
【図１】 水素アニールが行われた場合のＣＯＰの挙動
を説明するための図である。
を説明するための図である。
【図２】 エピタキシャル成長が行われた場合のＣＯＰ
の挙動を説明するための図である。
の挙動を説明するための図である。
【図３】 本発明に係る一連のアニール-エピタキシャ
ル工程を説明するための図である。
ル工程を説明するための図である。
【図４】 エピタキシャル成長前の水素アニール処理条
件（但し、処理時間は１０秒で一定）と結晶の違いによ
るＬＰＤの消滅変化を表すグラフを示す図である。
件（但し、処理時間は１０秒で一定）と結晶の違いによ
るＬＰＤの消滅変化を表すグラフを示す図である。
【図５】 エピタキシャル成長前の水素アニール処理条
件（但し、処理時間は６０秒で一定）と結晶の違いによ
るＬＰＤの消滅変化を表すグラフを示す図である。
件（但し、処理時間は６０秒で一定）と結晶の違いによ
るＬＰＤの消滅変化を表すグラフを示す図である。
【図６】 水素処理１２００℃におけるＬＰＤの消滅率
を表すグラフを示す図である。
を表すグラフを示す図である。
【図７】 エピタキシャル成長を施さずにアニール処理
（水素熱処理）のみを施した場合において、アニール時
間と温度を変化させてＧＯＩ評価を行った場合の結果を
示す図である（アニール処理時間は１０秒と６０秒、ア
ニール温度は１０００℃、１１００℃、及び１２００℃
に設定して評価を行った）。
（水素熱処理）のみを施した場合において、アニール時
間と温度を変化させてＧＯＩ評価を行った場合の結果を
示す図である（アニール処理時間は１０秒と６０秒、ア
ニール温度は１０００℃、１１００℃、及び１２００℃
に設定して評価を行った）。
【図８】 アニール温度１０００℃にて、エピタキシャ
ル膜厚とアニール時間を変化させてエピタキシャル膜の
ＧＯＩ評価を行った場合の結果を示す図である。
ル膜厚とアニール時間を変化させてエピタキシャル膜の
ＧＯＩ評価を行った場合の結果を示す図である。
【図９】 アニール温度１１００℃にて、エピタキシャ
ル膜厚とアニール時間を変化させてエピタキシャル膜の
ＧＯＩ評価を行った場合の結果を示す図である。
ル膜厚とアニール時間を変化させてエピタキシャル膜の
ＧＯＩ評価を行った場合の結果を示す図である。
【図１０】 アニール温度１２００℃にて、エピタキシ
ャル膜厚とアニール時間を変化させてエピタキシャル膜
のＧＯＩ評価を行った場合の結果を示す図である。
ャル膜厚とアニール時間を変化させてエピタキシャル膜
のＧＯＩ評価を行った場合の結果を示す図である。
１１ 下地シリコンウエハ １３ ＣＯＰ １３’ ＬＰＤ １４ エピタキシャル層（膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 邦明 神奈川県平塚市四之宮2612番地 コマツ電 子金属株式会社内 (72)発明者 松本 薫 神奈川県平塚市四之宮2612番地 コマツ電 子金属株式会社内 Ｆターム(参考） 4G077 AA02 AA03 AB01 BA04 CF10 DB05 ED06 FE11 GA02 HA06 HA12 5F045 AA03 AB02 AC05 AD15 AD16 AE29 AF03 BB09 BB12 DA52 GB01 HA06
Claims (9)
- 【請求項１】 下地シリコンウエハをアニールした後に
当該下地シリコンウエハ上にエピタキシャル成長を行う
ことによりエピタキシャルシリコンウエハを製造する方
法であって、 下地シリコンウエハの表面付近のＬＳＴＤ密度に応じて
アニール条件を適切に設定することによって前記下地シ
リコンウエハ表面に存在するＣＯＰの形状を十分に平坦
化した後、エピタキシャル成長を行うことにより極薄膜
のエピタキシャル膜を備えたエピタキシャルウエハを製
造する方法。 - 【請求項２】 表面付近のＬＳＴＤ密度が１×１０6個
／ｃｍ3以上である、エピタキシャルウエハ製造用のシ
リコンウエハ。 - 【請求項３】 表面のＣＯＰのサイズが１３０ｎｍ以下
であるエピタキシャルウエハ製造用のシリコンウエハ。 - 【請求項４】 チョクラルスキー法（ＣＺ法）によるシ
リコンインゴットの製造において高速引上げ、引上げ単
結晶の急速冷却、窒素ドープもしくは完全結晶製造を行
うことにより製造されたシリコンインゴットから切り出
されたシリコンウエハである請求項２または３記載のシ
リコンウエハ。 - 【請求項５】 出荷用のものとして耐えられるゲート酸
化膜耐圧特性を備える０．３μｍ程度の膜厚の極薄膜エ
ピタキシャル膜を備え、当該極薄膜エピタキシャル膜上
に更にエピタキシャル膜が積層されたエピタキシャルシ
リコンウエハ。 - 【請求項６】 等温・等圧による一連のアニール−エピ
タキシャル工程を含むエピタキシャルシリコンウエハの
製造方法。 - 【請求項７】 前記等温は１１００℃以上で、前記等圧
は常圧であることを特徴とする請求項６記載のエピタキ
シャルシリコンウエハの製造方法。 - 【請求項８】 前記一連のアニール−エピタキシャル工
程のエピタキシャル成長はＳｉＨＣｌ3ガスを使用して
行うことを特徴とする請求項７記載のエピタキシャルシ
リコンウエハの製造方法。 - 【請求項９】 ＬＳＴＤ密度が１×１０6個／ｃｍ3以上
となるようにチョクラルスキー法によるシリコンインゴ
ットの製造において高速引上げもしくは引上げ単結晶の
急速冷却を行うシリコンインゴット高速製造工程、及び
当該高速製造工程で製造されたシリコンインゴットから
シリコンウエハの切り出しを行う工程、に続いて請求項
６から８いずれか記載の「一連のアニール−エピタキシ
ャル工程」を行うことを特徴とするエピタキシャルシリ
コンウエハの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24409799A JP2001068420A (ja) | 1999-08-30 | 1999-08-30 | エピタキシャルシリコンウエハの製造方法 |
| SG200004830A SG93259A1 (en) | 1999-08-30 | 2000-08-25 | Method of manufacturing epitaxial silicon wafer |
| TW089117601A TW495847B (en) | 1999-08-30 | 2000-08-30 | Method of manufacturing epitaxial silicon wafer |
| US10/298,740 US7147710B2 (en) | 1999-08-30 | 2002-11-18 | Method of manufacturing epitaxial silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24409799A JP2001068420A (ja) | 1999-08-30 | 1999-08-30 | エピタキシャルシリコンウエハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068420A true JP2001068420A (ja) | 2001-03-16 |
Family
ID=17113718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24409799A Pending JP2001068420A (ja) | 1999-08-30 | 1999-08-30 | エピタキシャルシリコンウエハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7147710B2 (ja) |
| JP (1) | JP2001068420A (ja) |
| SG (1) | SG93259A1 (ja) |
| TW (1) | TW495847B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031840A1 (de) * | 2003-09-25 | 2005-04-07 | Infineon Technologies Ag | Verfahren zur beseitigung der auswirkungen von defekten auf wafern |
| WO2006092932A1 (ja) * | 2005-02-28 | 2006-09-08 | Shin-Etsu Handotai Co., Ltd. | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ |
| JP2006310882A (ja) * | 2006-06-26 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010153631A (ja) * | 2008-12-25 | 2010-07-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェーハとその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| US8039341B2 (en) * | 2006-07-06 | 2011-10-18 | Freescale Semiconductor, Inc. | Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit |
| DE112010002935B4 (de) * | 2009-07-16 | 2014-04-10 | Sumco Corporation | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben |
| US10233562B2 (en) * | 2013-04-24 | 2019-03-19 | Sumco Techxiv Corporation | Method for producing single crystal, and method for producing silicon wafer |
| JP5892232B1 (ja) * | 2014-12-24 | 2016-03-23 | 株式会社Sumco | 単結晶の製造方法およびシリコンウェーハの製造方法 |
| CN112382560A (zh) * | 2020-11-12 | 2021-02-19 | 重庆万国半导体科技有限公司 | 一种多层外延减压生长方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07247197A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH07302762A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 半導体単結晶層の形成方法 |
| JPH10208987A (ja) * | 1997-01-27 | 1998-08-07 | Komatsu Electron Metals Co Ltd | 水素熱処理用シリコンウェーハ及びその製造方法 |
| JPH10209053A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | エピタキシャルウェ−ハの製造方法 |
| JPH10209054A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| JPH10209055A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| JPH11186277A (ja) * | 1997-12-17 | 1999-07-09 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ |
| JP2000272998A (ja) * | 1999-03-26 | 2000-10-03 | Mitsubishi Materials Silicon Corp | エピタキシャル層付きシリコンウェーハ及びその製造方法。 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950003782B1 (ko) * | 1992-08-25 | 1995-04-18 | 주식회사금성사 | 투 웨이(Two Way) 가열방식의 전자레인지 |
| DE19503357A1 (de) | 1995-02-02 | 1996-08-08 | Wacker Siltronic Halbleitermat | Vorrichtung zur Herstellung eines Einkristalls |
| JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
| JPH10209170A (ja) * | 1997-01-17 | 1998-08-07 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
| JPH10209057A (ja) | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| JP3763631B2 (ja) | 1997-01-24 | 2006-04-05 | 株式会社Ｓｕｍｃｏ | 薄膜エピタキシャルウェーハの製造方法 |
| JP3714509B2 (ja) * | 1997-09-29 | 2005-11-09 | 株式会社Ｓｕｍｃｏ | 薄膜エピタキシャルウェーハの製造方法 |
| JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
| JP2000277404A (ja) * | 1999-03-26 | 2000-10-06 | Mitsubishi Materials Silicon Corp | シリコンウェーハ |
-
1999
- 1999-08-30 JP JP24409799A patent/JP2001068420A/ja active Pending
-
2000
- 2000-08-25 SG SG200004830A patent/SG93259A1/en unknown
- 2000-08-30 TW TW089117601A patent/TW495847B/zh not_active IP Right Cessation
-
2002
- 2002-11-18 US US10/298,740 patent/US7147710B2/en not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07247197A (ja) * | 1994-03-09 | 1995-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH07302762A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 半導体単結晶層の形成方法 |
| JPH10209053A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | エピタキシャルウェ−ハの製造方法 |
| JPH10209054A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| JPH10209055A (ja) * | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| JPH10208987A (ja) * | 1997-01-27 | 1998-08-07 | Komatsu Electron Metals Co Ltd | 水素熱処理用シリコンウェーハ及びその製造方法 |
| JPH11186277A (ja) * | 1997-12-17 | 1999-07-09 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ |
| JP2000272998A (ja) * | 1999-03-26 | 2000-10-03 | Mitsubishi Materials Silicon Corp | エピタキシャル層付きシリコンウェーハ及びその製造方法。 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031840A1 (de) * | 2003-09-25 | 2005-04-07 | Infineon Technologies Ag | Verfahren zur beseitigung der auswirkungen von defekten auf wafern |
| CN100442453C (zh) * | 2003-09-25 | 2008-12-10 | 英飞凌科技股份公司 | 消除晶片上缺陷的影响的方法 |
| WO2006092932A1 (ja) * | 2005-02-28 | 2006-09-08 | Shin-Etsu Handotai Co., Ltd. | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ |
| JP2006245054A (ja) * | 2005-02-28 | 2006-09-14 | Shin Etsu Handotai Co Ltd | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ |
| JP4600086B2 (ja) * | 2005-02-28 | 2010-12-15 | 信越半導体株式会社 | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ |
| KR101138193B1 (ko) * | 2005-02-28 | 2012-05-10 | 신에쯔 한도타이 가부시키가이샤 | 다층의 에피택셜 실리콘 단결정 웨이퍼의 제조 방법 및다층의 에피택셜 실리콘 단결정 웨이퍼 |
| JP2006310882A (ja) * | 2006-06-26 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010153631A (ja) * | 2008-12-25 | 2010-07-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェーハとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7147710B2 (en) | 2006-12-12 |
| SG93259A1 (en) | 2002-12-17 |
| US20030068502A1 (en) | 2003-04-10 |
| TW495847B (en) | 2002-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750526B2 (ja) | シリコンウエーハの製造方法及びシリコンウエーハ | |
| US7977219B2 (en) | Manufacturing method for silicon wafer | |
| WO2000041227A1 (fr) | Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium | |
| JP2004304095A (ja) | シリコンウェーハおよびその製造方法 | |
| WO2006112053A1 (ja) | シリコン単結晶の育成方法、並びにシリコンウェーハおよびそれを用いたｓｏｉ基板 | |
| JP2001068420A (ja) | エピタキシャルシリコンウエハの製造方法 | |
| JP2016152370A (ja) | シリコンウェーハの製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US6056931A (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| KR20020070338A (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| EP1052313B1 (en) | Silicon wafer and method of manufacture thereof | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| KR20020060244A (ko) | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JP3479001B2 (ja) | シリコンウエハの製造方法 | |
| JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP3452042B2 (ja) | シリコンウェーハの製造方法 | |
| JP3565068B2 (ja) | シリコンウエーハの熱処理方法およびシリコンウエーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090218 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |