JP2004304095A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2004304095A
JP2004304095A JP2003097665A JP2003097665A JP2004304095A JP 2004304095 A JP2004304095 A JP 2004304095A JP 2003097665 A JP2003097665 A JP 2003097665A JP 2003097665 A JP2003097665 A JP 2003097665A JP 2004304095 A JP2004304095 A JP 2004304095A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
cop
defect
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003097665A
Other languages
English (en)
Other versions
JP4670224B2 (ja
Inventor
Hideshi Nishikawa
英志 西川
Nobumitsu Takase
伸光 高瀬
Kazuyuki Egashira
和幸 江頭
Yutaka Hayakawa
裕 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003097665A priority Critical patent/JP4670224B2/ja
Priority to US10/809,712 priority patent/US7273647B2/en
Publication of JP2004304095A publication Critical patent/JP2004304095A/ja
Application granted granted Critical
Publication of JP4670224B2 publication Critical patent/JP4670224B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】均一なBMDと十分な厚さのCOP無欠陥層を持つアニールウェーハまたは欠陥の少ない表層のエピタキシャルウェーハとその製造方法の提供。
【解決手段】窒素濃度が1×1014atoms/cm未満で、COP欠陥の大きさは最頻値が0.1μm以下かつ0.2μmを超えるものがなく、酸素析出物(BMD)密度が1×10個/cm以上でウェーハの径方向におけるBMD密度の最大値/最小値比が3以下であり、表面に厚さ5μm以上のCOP無欠陥層を有するシリコンアニールウェーハ、またはこの母材ウェーハ表面にエピタキシャル層を形成させたエピタキシャルウェーハ。および、育成時1370〜1310℃の範囲では引き上げ軸方向の平均温度勾配の中心部と周辺部との比Gc/Geを1.0〜1.5とし、かつ温度が1200℃から1000℃まで冷却される時間を50分以下、さらに1030から920℃まで冷却される時間を30分以下とする単結晶を用いるウェーハの製造方法。
【選択図】なし。

Description

【0001】
【発明が属する技術分野】
本発明は半導体デバイスに使用されるシリコンウェーハとその製造方法に関する。
【0002】
【従来の技術】
半導体デバイスに用いられるシリコンウェーハは、主としてチョクラルスキー法(CZ法)による単結晶から切り出し加工して製造される。CZ法は石英るつぼ内の溶融したシリコンから種結晶を用い凝固させつつ引き上げ、シリコン単結晶を成長させる方法である。溶融したシリコンには原料や石英るつぼからの酸素が溶け込んでいて、これがシリコンの凝固とともに単結晶中に取り込まれ、冷却すると固溶度が低下するので過飽和な状態で存在し、これがデバイスの製造過程における熱処理中に酸化物として析出してくる。
【0003】
この酸素析出物、あるいは析出に誘発されて生じる欠陥はBMD(Bulk Micro Defect)と呼ばれ、ウェーハ表面のデバイスが形成される部分すなわち活性領域に存在すると、デバイスの特性を劣化させる要因となる。その反面、活性領域でない基板内部に存在する場合、デバイスの製造過程では避けられない金属不純物の浸入によるによる活性化領域の汚染に対し、これら金属不純物を捕獲するゲッタリングサイトとして有効に作用する。
【0004】
BMDのゲッタリング作用を有効に活用するため、DZ−IG(Denuded Zone−Intrinsic gettering)処理が用いられている。これはウェーハを窒素、酸素またはこれらのガスの混合雰囲気中にて1150℃程度で加熱し、その後さらに500〜900℃にて数時間以上加熱するなどの熱サイクル処理を施すもので、高温に曝すことによりウェーハ表面近傍の酸素を外方に拡散させて、表層に酸素析出物やそれに誘起される欠陥が存在しない低酸素濃度のデヌーデッド層(DZ)を形成させ、低温で熱処理することにより、ウェーハ内部にゲッタリング効果を有するBMDを形成させる。
【0005】
このようなDZ−IG処理を施すと特性良好なデバイスの採取率の高い高品質のウェーハが得られるが、処理に長時間要することや、処理効果の変動が大きいことなど、生産コストを増大させてしまう。さらに、ウェーハには多くの場合、単結晶育成時に形成されるグロウンイン(Grown−in)欠陥(as grown欠陥ともいう)の一つであるCOP(Crystal Originated Particle)欠陥(ウェーハ内部にある場合は赤外線散乱体欠陥ともいわれる)が存在しており、これはDZ−IG処理では除去することができない。COP欠陥は大きさが0.1μm前後で、単結晶中に10〜10個/cm程度あり、現状の半導体デバイスの製造工程においては、デバイスの特性不良をもたらす主要因となっている。
【0006】
COP欠陥を低減させるのに、水素やアルゴンなど非酸化性雰囲気中で1200℃程度の高温に加熱する方法がある。この方法は高温に加熱するだけの処理で、ウェーハの表層のCOP欠陥の存在密度を減少させ、前述の酸素の外方拡散も兼ねさせることができるので、ウェーハ表層のデバイス活性領域に酸素析出物やCOP欠陥のない高品質のウェーハを容易に製造できる可能性がある。
【0007】
たとえば、特許文献1には、希ガス、酸素、窒素、酸素/窒素混合物、および水素からなる群から選択される雰囲気ガス中にて、1000℃以上で1時間以上加熱のアニーリング処理をおこなうウェーハの発明が提示されている。この場合、ウェーハ採取用の単結晶は、酸素濃度を4×1017atoms/cm以上とし、単結晶育成時の冷却にて850〜1100℃の温度範囲に保持される時間を80分未満とするか、または窒素のドーピング濃度を少なくとも1×1014atoms/cmとする。この単結晶育成時の上記温度範囲の冷却を早くすることにより、COP欠陥の大きさは小さくなり、アニーリング処理による欠陥の減少が効果的におこなわれるとしている。
【0008】
この方法の場合、ウェーハ表面に無欠陥層が容易に形成できるとしても、内部のゲッタリング効果を有するBMDに関しては、何も記載されていない。しかしながら窒素の添加は、以前よりシリコン結晶を強化する効果が知られているが、グロウンイン欠陥ばかりでなく酸素析出や高温酸化熱処理によって生じる酸化誘起積層欠陥(OSF:Oxidation induced Stacking Fault)などの発生挙動にも影響をおよぼす。非特許文献1には、同じ酸素含有量でも窒素が5×1014atoms/cm添加されると、直径200mmの単結晶の場合リング状のOSF発生潜在領域がウェーハ外周から内側へ50mmまでの領域に発生し、3×1015atoms/cm添加されるとほぼ全面に発生するなど、窒素の濃度により酸素析出が大きく影響を受けることが示されている。
【0009】
また、エピタキシャルウェーハのゲッタリング効果向上を目的とした発明に関する特許文献2によれば、ウェーハのOSF発生潜在領域の上にエピタキシャル層を形成させると、酸素析出物核はエピタキシャル層形成時の高温加熱においても消失せず、これが効果的なゲッタリングサイトとして機能するとしている。そして、通常は単結晶の引き上げ軸を中心にしてリング状に発生するOSF潜在領域の幅を拡大しウェーハ全面に発生させるため、窒素を1×1013atoms/cm以上ドープするのがよいことを提示している。
【0010】
さらに、特許文献3にはドーピングする窒素濃度を1×1013〜1.2×1015atoms/cmとし、結晶育成中の1100〜700℃の温度領域の通過時間を200分以下とすることにより、OSFリングに起因するBMD密度のウェーハ面内における不均一性を解消する製造方法の発明が開示されている。
【0011】
以上のように、ウェーハ表層のデバイス活性領域に酸素析出物やCOPなどの欠陥がなく、かつ内部にはゲッタリングサイトとなるBMDを有するアニール処理したウェーハに関して、窒素をドーピングすることによりCOP欠陥の大きさをアニール処理で容易に消失する小さなものとし、かつ内部のBMDを十分かつ均一に分布させる方法が種々検討されている。しかしながら、窒素のドーピングは、偏析が大きく育成する単結晶全体にわたって含有量を均一にさせることは容易ではないため、とくに高濃度の窒素ドーピングを要するとすれば、この高濃度の結晶領域を満足する部分は僅かしか得ることができず、歩留まりが悪く実用生産への適用は困難である。
【0012】
【特許文献1】
特開平10−98047号公報
【特許文献2】
特開平11−189493号公報
【特許文献3】
特開2001−199795号公報
【特許文献4】
特開2002−187794号公報
【非特許文献1】
K.Nakai : ”Nitrogen and Carbon Effect on the Formation of Grown−in Defects and Oxygen Precipitation Behavior”,第52 回日本結晶成長学会、バルク成長分科会資料(2002年2月8日、P6〜P9
【0013】
【発明が解決しようとする課題】
本発明の目的は、ウェーハ内部には十分多くかつ均一にBMDの分布する、表面に無欠陥層を形成させたアニールウェーハ、または表面に健全なエピタキシャル層が形成されたエピタキシャルウェーハと、その製造方法の提供にある。
【0014】
【課題を解決するための手段】
本発明者らは、水素ガス、アルゴンガスなどの希ガス、またはこれらの混合ガス中で高温加熱するアニール処理をおこなって無欠陥層を表面に形成させるか、あるいは表面にエピタキシャル層を形成させた後においても、ゲッタリング作用を有するBMDが、内部に十分かつ面方向均一に分布しているシリコンウェーハを得るため、種々の検討をおこなった。
【0015】
種々のウェーハにてアニール処理を実施してみると、COP欠陥は、全般にその大きさが小さく、かつとくに大きなものがなければ、表面層においてはその数が多くても消失させ得ることが確認できた。そこでまずCOP欠陥を微細化させる効果のあることから、窒素ドーピングの効果を調査した。その結果、通常の単結晶引き上げ条件で、COP欠陥が微細化する効果が認められた。
【0016】
ところが、リング状OSF発生潜在領域は、窒素ドープ量を増すとともにがウェーハの内側の方へ移行し、その上、幅が広がる傾向を示した。ゲッタリング作用を有するBMDは、OSF発生をもたらす高温で安定な核となる酸素析出物と考えられる。したがってBMDの分布状態は、OSF発生潜在領域の分布の変化に付随して変化するが、アニール処理をおこなうと、その量は変化しても分布は大きくは変化しない。
【0017】
このように、リング状OSF発生潜在領域がウェーハの内側に移行してきた場合、BMD密度のウェーハ面内分布が変化し、その最大値と最小値の差が大きくなり、不均一になってくる。さらに窒素ドープ量を増していくとOSFはその密度が増加し、ウェーハ全面に均一に分布するようになる。このOSFまたはBMD密度の不均一を十分小さくするには、1015atoms/cmを超える窒素ドープが必要であった。しかしこの窒素濃度は、その溶解度から単結晶に含有させ得る限界に近いドープ量であり、単結晶の全長にわたってこの高い窒素濃度を維持することは困難である。
【0018】
ウェーハ上で観察されるリング状OSF発生潜在領域は、通常、単結晶の引き上げ速度を速くすると外周の方へ移行し、引き上げ速度を遅くすると内側に移行する。従来、OSFの影響を避けるため、リング状OSFがウェーハの外周近くにあり、内側がグロウンイン欠陥の一つであるCOP欠陥が主として発生しやすい領域となる条件で、単結晶の育成がおこなわれてきた。これは、COP欠陥はデバイスの特性不良発生におよぼす影響が比較的小さく、さらに単結晶を高速で育成することが可能なためであった。
【0019】
これに対し、集積回路の高密度化および高精細度化に伴い、COP欠陥も極力低減する必要が増してきたことから、リング状OSF発生潜在領域の近傍に現れるグロウンイン欠陥発生のきわめて少ない領域を拡大し、ウェーハ全面がその無欠陥領域となるような単結晶育成方法が種々提案された。
【0020】
その一つに特許文献4に開示された発明の方法がある。これは、CZ法の単結晶の引き上げ育成において、融液から引き上げる単結晶の中心部が融点から1370℃までである温度域で、単結晶引き上げ軸方向の温度勾配が中心部はGc、外周部ではGeとするとき、Gcが2.8以上でかつGc/Geを1以上として引き上げをおこなうものである。
【0021】
このような、凝固直後の温度域で中心部の温度勾配の方が外周部より大きい単結晶内の温度分布は、引き上げ直後の冷却帯の構造(ホットゾーン)の構造、すなわち、るつぼとヒーターの相対的位置、熱遮蔽体の形状、融液面から熱遮蔽体までの距離、熱遮蔽体および冷却部材と単結晶表面との間隔、等の調整により実現できる。そして、内部はCOP欠陥発生域であり、外周部にOSF発生潜在領域が多少残存するような引き上げ速度で育成をおこなえば、全面にわたってグロウンイン欠陥の極めて少ないウェーハができる。
【0022】
ところがこのウェーハは、酸素析出物形成のための熱処理をおこなうと、十分なBMDが形成されるが、アニール処理をおこなったときには、BMDの形成が必ずしも安定しないことがわかってきた。
【0023】
しかし、このような構造の冷却帯を用いた単結晶の育成方法は、ウェーハ面内における酸素濃度分布あるいはCOP欠陥の分布等をより均一化している可能性がある。そこで、この特許文献4に示された引き上げ育成時の温度分布を実現できる構造を有する装置を用い、アニール処理を施すウェーハを主対象に、単結晶の育成製造方法を検討した。
【0024】
一般に引き上げ速度をより速くすれば、COP欠陥の大きさは小さくなる傾向がある。そして、前述のようにアニール処理をおこなう場合、COP欠陥については、全般に大きさが小さくかつとくに大きなものがなければ、その数が多くても消失させることができる。そこで、上記の育成装置を用い、引き上げ速度を速くしてみると、COP欠陥の発生数は増大するが、その大きさは小さくなっていく傾向が認められた。
【0025】
しかしながら、アニール処理にて表面層のCOP欠陥をより確実に消失させるには、必ずしも十分でないと思われたので、さらに窒素ドープについて検討してみると、比較的少ないドープ量でCOP欠陥を消失可能な大きさまで小さくできることが見出された。しかしこの場合、窒素量を増していくとウェーハ面内方向の密度分布の不均一が大きくなる。
【0026】
これは、上述のホットゾーンを改良した育成装置では、リング状OSF発生潜在領域の位置がより外側に発生する傾向にあるが、COP欠陥をより小さくするために引き上げ速度を速くすることと、窒素を添加しそして増加させたこととが重複していることによると思われる。すなわちドープ量が少ない間は、リング状OSF発生潜在領域は外周近傍またはそれより外にあるが、窒素量が多くなるとウェーハの内側に入ってくるようになるので、窒素のドープ量は、多すぎないように限定する必要があると考えられる。
【0027】
ホットゾーンを改良し凝固点から1300℃までの温度域でGc/Geが1.12とした装置を用い、酸素濃度を15×1017〜17×1017atoms/cmとして窒素をドープした単結晶を作製した。得られたウェーハにてOSFを発生させ、その密度を調査してみると、窒素量を増すとともにOSFがウェーハの内側に移行するが、生じたOSF密度の最大値は、図1に示すようにある値を超えると急激に増大する。このOSF密度が増大したウェーハでは、BMD密度の最大値と最小値との差が大きくなっており、面内でのばらつきが大きい。したがって、BMDの密度分布を均一にするには、窒素のドープ量を限定する必要がある。
【0028】
このように、ホットゾーンの温度分布を改良した装置を用い、含有範囲を限定して窒素ドープをおこなえば、COP欠陥の大きさを小さくして、しかもBMDの密度分布を均一にできることがわかった。
【0029】
そこで、引き上げ速度やホットゾーンの温度分布、窒素量など単結晶の育成条件と、COP欠陥の発生状況およびBMDの密度との関係をさらに詳細に調査の結果、1200〜1000℃の温度域の滞在時間および1030〜920℃の温度域の滞在時間も、大きく影響してくることもあきらかになった。
【0030】
1200〜1000℃の温度域の滞在時間を短くすると、COP欠陥を全体として小さくでき、粗大なCOP欠陥の発生を抑止できる。この温度域では、単結晶に取り込まれた空孔が過飽和になることでCOP欠陥の形成がおこなわれるので、滞在時間が短ければ、COP欠陥の成長が抑止されるではないかと思われる。また、1030〜920℃の温度域の滞在時間も短くすると、BMDの分布の均一化が改善される。これは、この温度域ではOSFの核が形成し始めると考えられ、この核の形成を抑止することにより、BMDの均一化が促進されるのではないかと思われた。
【0031】
このようにして、単結晶育成時の引き上げ直後の高温域における温度分布を改善した引き上げ装置を用い、窒素を少量添加し、その上で、さらにより低い温度域の滞在時間を短くすることにより、小さなCOP欠陥が分布し、かつBMDの分布の均一化を図ることができた。
【0032】
上述のようなウェーハは、エピタキシャルウェーハの基板材として用いれば極めて有効であることが予想された。エピタキシャルウェーハは、通常、基板となる素材ウェーハの表面を研磨後、反応炉内で高温に加熱し、SiHClなどSiを含む原料ガスを水素などのキャリヤーガスとともに炉内に導入して、表面で熱分解させて欠陥のない高純度の単結晶薄膜層、すなわちエピタキシャル層を形成させる。このとき、基板表面の欠陥に基づくと考えられる積層欠陥が多発することがある。
【0033】
アニール処理は1100〜1250℃でおこなわれるが、この温度範囲はエピタキシャル層を形成させる温度とほぼ同じであり、この温度での加熱が表面のCOP欠陥を消失させるとすれば、その上に形成されるエピタキシャル層の欠陥発生も抑制されるのではないかと推定される。また、基板内のBMDは、他のウェーハと同様十分かつ均一に存在していることが望まれるが、上述のウェーハではBMDの分布も改善される。
【0034】
そこで、種々育成条件の異なるウェーハにてエピタキシャルウェーハを作製してみた結果、通常条件にて窒素ドープをおこなって得られたウェーハの場合、エピタキシャル層の欠陥は、ウェーハ外周部に多発することが認められた。この領域はエピタキシャル層成長処理を施す前のウェーハにおいてOSFが多発する部位に対応している。この場合、エピタキシャルウェーハ内に形成されるBMD密度の面内バラツキも極めて大きいことがわかった。これに対し上述の好ましいアニールウェーハを得ることのできるウェーハ母材の場合、欠陥が極めて少なくかつBMDが均一に分布したすぐれたエピタキシャルウェーハとなることがわかった。
【0035】
以上のような検討結果に基づき、さらに効果が顕著になる条件の限界を確認して本発明を完成させた。本発明の要旨は次のとおりである。
【0036】
(1) アニール処理により表面に無欠陥層を形成させたアニールウェーハであって、母材ウェーハは、窒素濃度が1×1014atoms/cm未満の単結晶のCOP欠陥発生領域からなり、COP欠陥の大きさは最頻値が0.1μm以下でかつ0.2μmを超えるものがなく、酸素析出評価熱処理を施したときに形成される酸素析出物密度が1×10個/cm以上、ウェーハ径方向における酸素析出物の密度の最大値/最小値比が3以下で、表面にはCOP欠陥が存在しない無欠陥層が深さ5μm以上形成されていることを特徴とするシリコンアニールウェーハ。
【0037】
(2) 表面にエピタキシャル層を形成させたウェーハであって、母材ウェーハは、窒素濃度が1×1014atoms/cm未満の単結晶のCOP欠陥発生領域からなり、COP欠陥の大きさは最頻値が0.1μm以下でかつ0.2μmを超えるものがなく、酸素析出評価熱処理を施したときに形成される酸素析出物密度が1×10個/cm以上、ウェーハ径方向における酸素析出物の密度の最大値/最小値比が3以下で、その表面にエピタキシャル層を形成させたことを特徴とするシリコンエピタキシャルウェーハ。
【0038】
(3) チョクラルスキー法(CZ法)により引き上げ育成するシリコン単結晶の製造方法において、窒素濃度が1×1014atoms/cm未満で、単結晶の温度が1370〜1310℃の範囲である領域にて、引き上げ軸方向の平均温度勾配を単結晶中心部ではGc(℃/mm)外周部ではGe(℃/mm)とするとき、Gc/Geを1.0〜1.5とし、かつ温度が1200℃から1000℃まで冷却される時間を50分以下、さらに1030から920℃まで冷却される時間を30分以下として単結晶を育成し、その単結晶から採取することを特徴とするシリコン単結晶ウェーハの製造方法。
【0039】
(4) 上記(3)のシリコン単結晶より採取したウェーハを水素ガス、アルゴンガスまたはヘリウムガスあるいはこれらの混合ガス中で、1100〜1250℃にて1〜4時間加熱するアニール処理を施すことを特徴とする上記(1)のシリコンアニールウェーハの製造方法。
【0040】
【発明の実施の形態】
本発明のシリコンウェーハは、その素材となる単結晶の育成段階において窒素のドープ量を1×1014atoms/cm未満であることとする。これは、窒素を少量ドープするとCOP欠陥の大きさを小さくし、欠陥の大きさの最頻値を低下させ、最大値を小さくする効果があるからである。さらにアニール処理によるBMD発生量の減少を抑止する効果もある。この効果は、窒素量が少なくても十分に現れ、ドープ量が多少変動しても認められるが、望ましいのは0.1×1014atoms/cm以上含有させることである。しかし1×1014atoms/cm以上になると、図1に示したように、OSFの発生密度が増大し、ウェーハ面内におけるBMDの密度分布の変動が大きくなってくる。
【0041】
酸素濃度はとくには限定しないが、11×1017〜17×1017atoms/cm(ASTM F−121,1979)の範囲にあることが望ましい。これは少なすぎるとゲッタリング作用を有するBMDの数が不十分になってくるからであり、多すぎるとウェーハ面内のBMD密度の不均一が増大し、エピタキシャルウェーハではエピタキシャル層にまで積層欠陥が発生してくるからである。
【0042】
また、ウェーハの大部分、すなわちウェーハ直径の内側80%以上がリング状OSFの内側に相当するCOP欠陥発生領域であることが好ましい。これはCOP欠陥はアニール処理により消滅させることができるが、他の欠陥、たとえば転位クラスター欠陥などは熱処理などでは消失させることができないからである。
【0043】
COP欠陥の大きさは最頻値が0.1μm以下で、かつ0.2μmを超えるものがないものとする。これは最頻値が0.1μmを超える場合、アニール処理で十分消滅させることができず、大きさが0.2μmを超える欠陥は、ボイドのような欠陥として残存してしまうからである。
【0044】
ここで、COP欠陥の計測は、OPP装置(アクセントオプティカルテクノロージーズ社製、Oxygen Precipitate Profiler)を用い、研磨したウェーハ表面にて欠陥の大きさおよび分布密度を測定する。
【0045】
図2に欠陥の大きさと、その大きさの欠陥の存在密度との関係を測定した例を示す。図中、B比較例として示したのは、育成中の凝固直後におけるGc/Geが1.2で、窒素は特にドープしなかったものである。欠陥の大きさの最頻値は0.13μmで、0.2μmを超える欠陥が存在しており、アニール処理をおこなった場合、極表層は無欠陥とすることができたが、表面直下にはCOP欠陥が残存していて、十分な無欠陥層を形成させることができなかった。
【0046】
これに対し、図2のAとして示した例は、窒素量が0.72×1014atoms/cmで、1370〜1310℃間におけるGc/Geを1.12としたもので、欠陥の大きさの最頻値が0.73μmでかつ0.2μmを超える欠陥は存在せず、アニール処理後には、7μmを超えるCOP無欠陥層が得られている。
【0047】
酸素析出物すなわちBMDの密度は、乾燥酸素雰囲気中にて1000℃、16時間の酸素析出評価熱処理を施した後、ウェーハを半分に劈開破壊し、破面でライト液にて2μm厚さのエッチングをおこない、光学顕微鏡にてエッチピットの密度を測定する。この酸素析出評価熱処理を施したときに、ウェーハ内部に形成される酸素析出物密度が1×10個/cm以上(5×10個/cm以上)であり、ウェーハの径方向における酸素析出物の密度の最大値/最小値比が3以下であることとする。
【0048】
ウェーハ内部に形成される酸素析出物密度は、1×10個/cmを下回ると表面の活性域に形成されるデバイスに対する不純物元素のゲッタリング作用が不足する傾向になるが、1×10個/cm以上あればよいと考えられる。そしてウェーハの面方向におけるBMD密度の最大値/最小値の比が3を超える場合、ウェーハ面の場所によるゲッタリング効果のバラツキが大きくなる。また、BMD密度分布の面内不均一が増大してくると、ウェーハ処理工程において反りが発生するおそれがあり、そのためにも最大値/最小値の比が3を超えないようにする必要がある。
【0049】
温度が1370〜1310℃の範囲でGc/Geが1.0である条件にて、窒素ドープ量を変えて育成した単結晶の、ウェーハ面内のBMDすなわち酸素析出物の密度を調査した例を図3に示す。この例では、窒素量が0.12×1014atoms/cmまたは0.78×1014atoms/cmの場合、最大値/最小値の比は3以下であるが、9.4×1014atoms/cmでは5を超えている。窒素量が26×1014atoms/cmと多くなると、ウェーハ面内の均一性は良好であるが、単結晶の一部でしかこのような高窒素は実現できない。
【0050】
ウェーハ表面にCOP欠陥に対する無欠陥層を形成させるアニーリング処理は、通常採用される水素ガス、アルゴンガスまたはヘリウムガスあるいはこれらの混合ガス中で、1100〜1250℃にて1〜4時間加熱するものとするが、上述のようなCOP欠陥状態であるウェーハを用いれば、ウェーハ表面に表面から深さ5μm以上にわたって無欠陥層を形成させることができる。
【0051】
近年の集積回路の微細化から、回路構成要素がCOP欠陥の大きさに近づいているが、ウェーハ表面の活性化領域に形成される集積回路は、深さ5μm以内の範囲である。したがって、ウェーハとしては、COP欠陥の無欠陥層の表面からの深さを5μm以上とすれば、この欠陥の影響を排除できる。
【0052】
また、上記の範囲で窒素を含み、かつ酸素析出評価熱処理にて酸素析出物密度が1×10個/cm以上であるウェーハは、上記温度範囲の処理にて、十分なBMDが形成される。1100〜1250℃は、通常のエピタキシャル成長の処理温度と同じ温度範囲であり、このウェーハを素材として用いれば、健全なエピタキシャル層を有する、均一で効果的なゲッタリング作用を備えた、すぐれたエピタキシャルウェーハとすることができる。このエピタキシャル層を形成させる条件は、通常適用される範囲のものでよく、特に限定はしない。
【0053】
上述のウェーハ、すなわちアニールウェーハ、またはエピタキシャルウェーハを得るための母材単結晶の製造方法は、まず、CZ法によるシリコン単結晶の製造方法において、育成中単結晶の温度が1370〜1310℃の範囲である領域で、引き上げ軸方向の平均温度勾配が単結晶中心部ではGc(℃/mm)、外周部ではGe(℃/mm)とするとき、Gc/Geを1.0〜1.5とし、さらに1200℃から1000℃まで冷却される時間を50分以下とし、かつ1030℃から920℃まで冷却される時間を30分以下とする。
【0054】
1370〜1310℃の温度域で、Gc/Geを1.0〜1.5とするのは、この条件で単結晶の育成をおこなうと、COP欠陥分布およびBMD密度の分布のいずれも、ウェーハ面内における均一性が向上するためである。上記温度範囲においてGc/Geが1.0を下回ると、とくにCOP欠陥の0.2μmを超える大きさのものが生じないようにすること、およびBMD密度の最大値/最小値の比を3以下にすることが実現できなくなる。
【0055】
すなわち、Gc/Geが1.0を下回ると、窒素をドープしなくても結晶の外周部にOSF発生潜在領域が発生しやすくなり、ウェーハ面内のCOP欠陥分布やBMD密度の分布の均一性を悪くする。しかし、Gc/Geを大きくし過ぎて1.5を超えるようになれば、冷却による歪みが増大し結晶破断のおそれが出てくる。
【0056】
上記条件での単結晶育成において、さらに1200℃から1000℃まで冷却される時間を50分以下とし、かつ1030℃から920℃まで冷却される時間を30分以下とする。これは、冷却中の1200℃から1000℃までの滞在時間が50分を超えると、COP欠陥の大きさの最頻値が大きくなってくるからである。また、1030℃から920℃までの滞在時間は30分を超えると、BMD密度分布の均一性が悪くなり、最大値/最小値の比が3を超えてしまうおそれがあるからである。これらの温度域での滞在時間は、短ければ短いほど効果が大きいが、単結晶の引き上げ速度と冷却方法から、自ずから限定される。
【0057】
【実施例】
〔実施例1〕
ホット−ゾーンの冷却条件を変えることのできるCZ炉を用い、育成過程において、窒素ドープ濃度、1370〜1310℃の温度範囲のGc/Ge比、1200〜1000℃の間の滞在時間、および1030〜920℃の滞在時間を変え、直径200mmのp型、比抵抗10Ωcmで、酸素濃度が約14×1017atoms/cmのシリコン単結晶の育成をおこなった。試作した単結晶の育成条件について表1に示す。
【0058】
得られた単結晶から円板状試料を切りだし、窒素ガス中にて650℃,30分の熱処理を施した後ウェーハに加工し、COP欠陥の大きさおよび分布、BMDの密度分布、アルゴン中1200℃1時間加熱のアニール処理後の、無欠陥層の厚さ測定およびBMDの密度の測定等をおこなった。
【0059】
COP欠陥の測定は、OPP装置(アクセントオプティカルテクノロージーズ社製、Oxygen Precipitate Profiler)を用いておこなった。BMDは乾燥酸素雰囲気中にて1000℃、16時間の加熱処理後、ウェーハを中央で半分に劈開し、劈開断面をライト液にて2μmの深さエッチングし、光学顕微鏡にて10mm間隔でエッチピットの密度を測定した。これらの測定結果も合わせて表1に示す。
【0060】
【表1】
Figure 2004304095
【0061】
表1の試験番号1および2は、ホットゾーンの改良により1370〜1310℃の温度範囲のGc/Ge比を1.00としているが、1200〜1000℃の間の滞在時間、および1030〜920℃の滞在時間は、本発明にて定める範囲を超えている。この場合、試験番号1は窒素ドープ量が少ないためと思われるが、最頻値を示すCOP欠陥寸法は0.12μmと大きく、最大の欠陥寸法は0.2μmを超えている。一方、窒素ドープ量の多い試験番号2は、COP欠陥の大きさは小さくなっているが、BMDの最大値と最小値との比は3を超えている。
【0062】
これに対し、上記各条件が本発明の範囲を満足する場合を試験番号3〜6に示すが、COP欠陥の大きさは小さくかつBMD密度の分布も最大値/最小値の比が3以下となっていることがわかる。
【0063】
これらのウェーハ母材を用い、アルゴン中1200℃1時間加熱のアニール処理をおこなってアニールウェーハとした後、COP無欠陥層の深さを評価した。これは、表面から所定深さ研磨後、熱処理して厚さ25nmのゲート酸化膜を形成させ、さらに低圧化学蒸着法にて厚さ400nmのポリシリコン膜を堆積して、リンをドーピングし、その後レジストコート、マスク、現像およびエッチングを施して、電極面積8mmのゲート電極を形成させた。これらの処理をおこなった後、電流注入TDDB(Time dependent Dielectric Breakdown)法による酸化膜耐圧特性の評価をおこなった。そして、電荷注入量0.1C/cmで絶縁破壊を起こさなかったチップを良品とし、95%以上の良品率が確保された、表面からの基板深さ(鏡面研磨量)までをCOP無欠陥層とした。この評価結果を表2に示す。
【0064】
またエピタキシャルウェーハは、試験番号1、4、5、6の母材を用い、SiHClにて水素をキャリヤガスとし、1125℃にて表面に2μmのエピタキシャル層を形成させた。エピタキシャル層の欠陥は表面を表面検査装置(KLAテンコール社製サーフスキャンSP−1)にて検出し、BMD密度については前記と同様に劈開断面を2μmライト液によりエッチングし欠陥を検出した。これらの結果も表2に合わせて示す。
【0065】
【表2】
Figure 2004304095
【0066】
表2の結果から明らかなように、アニール処理後のウェーハは、試験番号1の場合、COP無欠陥層の厚さが十分でなく、試験番号2ではBMD密度の最大値/最小値比が大きく、不均一である。これに対し、試験番号3〜6は、無欠陥層の厚さがいずれも5μmを超え、BMD密度の分布も最大値/最小値比が3を下回っており均一性がすぐれている。
【0067】
また、エピタキシャルウェーハにした場合、試験番号1では、エピタキシャル層に欠陥が多いばかりでなく、BMD密度の分布に偏在を生じるが、試験番号4〜6では、均一性が良好である。
【0068】
【発明の効果】
本発明のアニールウェーハは、表面部に十分な厚さのCOP無欠陥層が形成されており、かつウェーハ内部には十分なBMDが均一に分布している。また、これの母材となるウェーハ上にエピタキシャル層を形成させたエピタキシャルウェーハは、欠陥が少なく内部にBMDが均一に分布している。これらウェーハは、ウェーハ上に形成されるデバイスの動作不良品発生率を大幅に低下し、デバイスの生産性向上に寄与する。
【図面の簡単な説明】
【図1】ドープした窒素濃度と、ウェーハに現れたOSFの密度の最大値との関係を示す図である。
【図2】COP欠陥の大きさと、その欠陥存在密度との関係の相違を示す図である。
【図3】ウェーハ面上の位置によるBMD密度の変化が、窒素量により異なることを示す図である。

Claims (4)

  1. アニール処理により表面に無欠陥層を形成させたアニールウェーハであって、母材ウェーハは、窒素濃度が1×1014atoms/cm未満の単結晶のCOP欠陥発生領域からなり、COP欠陥の大きさは最頻値が0.1μm以下でかつ0.2μmを超えるものがなく、酸素析出評価熱処理を施したときに形成される酸素析出物密度が1×10個/cm以上、ウェーハ径方向におけるBMD(酸素析出物)の密度の最大値/最小値比が3以下で、表面にはCOP欠陥の存在しない無欠陥層が深さ5μm以上形成されていることを特徴とするシリコンアニールウェーハ。
  2. 表面にエピタキシャル層を形成させたウェーハであって、母材ウェーハは、窒素濃度が1×1014atoms/cm未満の単結晶のCOP欠陥発生領域からなり、COP欠陥の大きさは最頻値が0.1μm以下でかつ0.2μmを超えるものがなく、酸素析出評価熱処理を施したときに形成されるBMD密度が1×10個/cm以上、ウェーハ径方向におけるBMDの密度の最大値/最小値比が3以下で、その表面にエピタキシャル層を形成させたことを特徴とするシリコンエピタキシャルウェーハ。
  3. チョクラルスキー法(CZ法)により引き上げ育成するシリコン単結晶の製造方法において、窒素濃度が1×1014atoms/cm未満で、単結晶の温度が1370〜1310℃の範囲である領域にて、引き上げ軸方向の平均温度勾配を単結晶中心部ではGc(℃/mm)外周部ではGe(℃/mm)とするとき、Gc/Geを1.0〜1.5とし、かつ温度が1200℃から1000℃まで冷却される時間を50分以下、さらに1030から920℃まで冷却される時間を30分以下として単結晶を育成し、その単結晶から採取することを特徴とするシリコン単結晶ウェーハの製造方法。
  4. 請求項3に記載のシリコン単結晶より採取したウェーハを水素ガス、アルゴンガスまたはヘリウムガスあるいはこれらの混合ガス中で、1100〜1250℃にて1〜4時間加熱するアニール処理を施すことを特徴とする請求項1に記載のシリコンアニールウェーハの製造方法。
JP2003097665A 2003-04-01 2003-04-01 シリコンウェーハの製造方法 Expired - Lifetime JP4670224B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003097665A JP4670224B2 (ja) 2003-04-01 2003-04-01 シリコンウェーハの製造方法
US10/809,712 US7273647B2 (en) 2003-04-01 2004-03-26 Silicon annealed wafer and silicon epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003097665A JP4670224B2 (ja) 2003-04-01 2003-04-01 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2004304095A true JP2004304095A (ja) 2004-10-28
JP4670224B2 JP4670224B2 (ja) 2011-04-13

Family

ID=33095165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003097665A Expired - Lifetime JP4670224B2 (ja) 2003-04-01 2003-04-01 シリコンウェーハの製造方法

Country Status (2)

Country Link
US (1) US7273647B2 (ja)
JP (1) JP4670224B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007070132A (ja) * 2005-09-05 2007-03-22 Sumco Corp 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2010064953A (ja) * 2008-09-10 2010-03-25 Siltronic Ag 単結晶シリコンからなる半導体ウェハ及びその製造方法
JP2011098883A (ja) * 2009-10-08 2011-05-19 Siltronic Ag エピタキシャルウェハ及びその製造方法
JP2013147407A (ja) * 2012-01-23 2013-08-01 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP2013219300A (ja) * 2012-04-12 2013-10-24 Shin Etsu Handotai Co Ltd エピタキシャルウェーハとその製造方法
JP2017050490A (ja) * 2015-09-04 2017-03-09 株式会社Sumco エピタキシャルシリコンウェーハ
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same
WO2019239762A1 (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005063A (ja) * 2004-06-16 2006-01-05 Sharp Corp 半導体装置、半導体装置の製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
US7344596B2 (en) * 2005-08-25 2008-03-18 Crystal Systems, Inc. System and method for crystal growing
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Sumco シリコンウェーハの表面欠陥評価方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Sumco Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
EP2722423B1 (en) * 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
DE102015226399A1 (de) 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
CN111733455B (zh) * 2019-08-29 2020-12-08 浙江大学 共含锗和氮杂质的单晶硅片、其制备方法以及包含所述硅片的集成电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2001199795A (ja) * 2000-01-18 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴットの製造方法
JP2001240490A (ja) * 2000-02-25 2001-09-04 Sumitomo Metal Ind Ltd 半導体シリコンウエーハの製造方法
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3516200B2 (ja) 1997-12-25 2004-04-05 三菱住友シリコン株式会社 シリコン単結晶およびエピタキシャルウェーハ
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
US6573159B1 (en) * 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH11236293A (ja) * 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2001199795A (ja) * 2000-01-18 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴットの製造方法
JP2001240490A (ja) * 2000-02-25 2001-09-04 Sumitomo Metal Ind Ltd 半導体シリコンウエーハの製造方法
WO2002000969A1 (fr) * 2000-06-26 2002-01-03 Shin-Etsu Handotai Co., Ltd Procede de fabrication d'une tranche de silicium et d'une tranche epitaxiale ;tranche epitaxiale
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715402B2 (ja) * 2005-09-05 2011-07-06 株式会社Sumco 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2007070132A (ja) * 2005-09-05 2007-03-22 Sumco Corp 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2010064953A (ja) * 2008-09-10 2010-03-25 Siltronic Ag 単結晶シリコンからなる半導体ウェハ及びその製造方法
JP2011098883A (ja) * 2009-10-08 2011-05-19 Siltronic Ag エピタキシャルウェハ及びその製造方法
JP2013147407A (ja) * 2012-01-23 2013-08-01 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、その酸素析出量の面内均一性評価方法、シリコン単結晶の製造方法
JP2013219300A (ja) * 2012-04-12 2013-10-24 Shin Etsu Handotai Co Ltd エピタキシャルウェーハとその製造方法
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same
DE112016002091B4 (de) 2015-05-08 2021-08-26 Sumco Corporation Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
JP2017050490A (ja) * 2015-09-04 2017-03-09 株式会社Sumco エピタキシャルシリコンウェーハ
CN106498493A (zh) * 2015-09-04 2017-03-15 胜高股份有限公司 外延硅晶片
WO2019239762A1 (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
JP2019214488A (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
JP7006517B2 (ja) 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法

Also Published As

Publication number Publication date
JP4670224B2 (ja) 2011-04-13
US20040194692A1 (en) 2004-10-07
US7273647B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
JP4670224B2 (ja) シリコンウェーハの製造方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US20100038757A1 (en) Silicon wafer, method for manufacturing the same and method for heat-treating the same
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP4699675B2 (ja) アニールウェーハの製造方法
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
KR20070069040A (ko) 어닐링된 웨이퍼 및 어닐링된 웨이퍼의 제조 방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP3381816B2 (ja) 半導体基板の製造方法
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2012142455A (ja) アニールウエハの製造方法
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

R150 Certificate of patent or registration of utility model

Ref document number: 4670224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term