JP2001240490A - 半導体シリコンウエーハの製造方法 - Google Patents

半導体シリコンウエーハの製造方法

Info

Publication number
JP2001240490A
JP2001240490A JP2000049643A JP2000049643A JP2001240490A JP 2001240490 A JP2001240490 A JP 2001240490A JP 2000049643 A JP2000049643 A JP 2000049643A JP 2000049643 A JP2000049643 A JP 2000049643A JP 2001240490 A JP2001240490 A JP 2001240490A
Authority
JP
Japan
Prior art keywords
heat treatment
wafer
defects
defect
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000049643A
Other languages
English (en)
Other versions
JP3726622B2 (ja
Inventor
Shigeru Umeno
繁 梅野
Masataka Horai
正隆 宝来
Hidekazu Asayama
英一 浅山
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2000049643A priority Critical patent/JP3726622B2/ja
Publication of JP2001240490A publication Critical patent/JP2001240490A/ja
Application granted granted Critical
Publication of JP3726622B2 publication Critical patent/JP3726622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】 【課題】表層のＣＯＰ由来欠陥が少ないシリコンウェー
ハの製造方法を提供する。 【解決手段】欠陥存在領域の直径ｄと、ウェーハの直径
の比が０．８以下のウェーハを、高温熱処理することに
より、欠陥が消滅する。好ましくは、窒素添加引き上
げ、引き上げ時急冷、熱処理を水素あるいはアルゴン中
で行う、さらにその後酸素中で熱処理することによりさ
らに欠陥の消滅が促進される。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体用単結晶シ
リコンウエーハの製造方法に関する。
【０００２】
【従来の技術】高集積度デバイスの基板として用いられ
るシリコンウエーハは、チョクラルスキー法（以下、Ｃ
Ｚ法と記す）によって育成されたシリコン単結晶から加
工される。ＣＺ法は石英坩堝に充填したシリコン多結晶
をヒーターで加熱溶融した後、この融液に種結晶を浸
し、これを回転させつつ上方に引き上げることによって
単結晶を成長させる方法である。
【０００３】ＣＺ法で育成したシリコンウエーハには、
結晶育成中に過剰に導入された点欠陥（空孔）が凝集し
て生じる微小空洞欠陥（以下、単に欠陥と記す）が含ま
れている。この欠陥が、研磨によってウエーハ表面に露
出すると微小なピットになる。このピットはレーザーパ
ーティクルカウンターによって検出されることからＣｒ
ｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ
（ＣＯＰ）と呼ばれている。
【０００４】ＣＯＰはデバイスの歩留まりを低下させる
ことが知られており、ＣＯＰ密度（単位面積当たりのＣ
ＯＰ数）を低減する必要がある。また、ウエーハ表面に
露出していない欠陥であっても、ウエーハ表面近傍のデ
バイス活性領域中に存在すれば、デバイスの特性を劣化
させることが知られている。従って、ＣＯＰだけでな
く、ウエーハ表面近傍のデバイス活性領域に存在する欠
陥の密度も低減する必要がある。
【０００５】従来、ＣＺ法による単結晶育成時に欠陥の
形成温度範囲（１１００℃前後）を徐冷することによっ
て欠陥を低減することが行われてきたが、この方法では
単位体積あたりの欠陥数は減少するが、欠陥のサイズは
肥大する。デバイスの高集積化に伴ってパターンサイズ
の微細化が進み、ＣＯＰや欠陥のサイズが無視できなく
なり、表面及びデバイス活性領域において、ＣＯＰや欠
陥が存在しないウエーハが求められるようになった。そ
の結果、先端デバイス用基板としては、エピタキシャル
ウエーハ（以下、エピウエーハと記す）やＣＯＰを消滅
させた水素アニールウエーハが用いられている。エピ層
にはＣＯＰや欠陥が存在しないため、エピウエーハは理
想的なウエーハであるが、高価である。また、エピウー
ハに比べると安価な水素アニールウエーハでは、表面の
ＣＯＰは消滅しているが表面近傍には欠陥が残留してい
る。
【０００６】アニールウエーハの表面近傍の欠陥密度を
低減するために、結晶育成時の冷却速度を速くするこ
と、または、結晶育成時に窒素を添加することが提案さ
れている（特願平９−２０１７５２）。この方法は、結
晶育成時に形成される欠陥のサイズを小さくすることに
よって、熱処理による欠陥の消滅を起こりやすくするも
のである。しかし、結晶の冷却速度を極端に速くすると
結晶が変形するため、結晶の育成が困難になる。また、
窒素を高濃度に添加すると結晶育成時に転位が発生し、
単結晶の育成が困難になる。単結晶が育成できたとして
もウエーハに加工された後の熱処理で過剰な酸素析出物
が発生し、デバイス特性に悪影響を与える。従って、結
晶の冷却速度の高速化と窒素の添加には上限がある。単
結晶の育成に悪影響を及ぼさず、過剰な酸素析出物の生
成が起きない範囲で、上記の方法を実施しても、表面下
のデバイス活性領域に存在する欠陥を十分に消滅させる
ことは困難であった。
【０００７】また、結晶育成において、ＯＳＦリングを
結晶内の所定位置に定位させ、欠陥をＯＳＦリング内側
の欠陥存在領域みに限定させ低ＣＯＰ密度の結晶を得る
方法があるが、その特性は近年の高精度化したデバイス
製造用としては、十分な特性とは言えないものであっ
た。
【０００８】
【発明が解決しようとする課題】この発明は、表面にＣ
ＯＰが存在せず、かつ表面近傍のデバイス活性領域に欠
陥が存在しないウエーハの製造方法を提供することを目
的としている。
【０００９】
【課題を解決するための手段】本願で開示される発明は
次の通りである。
【００１０】単結晶の直径Ｄに対する、結晶育成時に導
入されたＯＳＦリング内側の欠陥存在領域の直径ｄの比
ｄ／Ｄが０．８以下である単結晶から切り出されたウエ
ーハに、高温熱処理を施す。
【００１１】前記結晶育成時の１２００℃から１０００
℃迄を２００分以内で冷却する。
【００１２】前記単結晶中の窒素濃度が１０１３原子／
ｃｍ３以上になるように、結晶育成時に窒素を添加す
る。
【００１３】前記高温熱処理を、水素あるいはアルゴン
を含む雰囲気中１０００〜１３５０℃で行う。
【００１４】前記水素あるいはアルゴンを含む雰囲気中
での熱処理後、酸素を含む雰囲気中８００〜１３５０℃
で熱処理を行う。
【００１５】
【発明の実施の形態】一般に、デバイス基板用として育
成されるシリコン単結晶では、結晶引上の冷却過程にお
いて過剰に取り込まれた空孔が凝集し欠陥を形成する。
単結晶からウエーハを切り出して研磨すると、この欠陥
が表面に露出してＣＯＰになる。
【００１６】ＣＯＰや欠陥を熱処理によって消滅させる
には、ウエーハ表面でのシリコン原子の再配列や、欠陥
の内壁酸化膜溶解後の格子間シリコン原子の注入によっ
て欠陥がシリコン原子で埋まることが必要である。これ
らの原理でＣＯＰや欠陥を消滅させる場合には、ＣＯＰ
や欠陥のサイズが小さい方が有利であると考えられる。
【００１７】そこで、欠陥のサイズに対する結晶育成条
件の影響を調査した結果、単結晶の直径Ｄに対する結晶
育成時に導入されるＯＳＦリング内側の欠陥が存在する
領域の直径ｄの比の縮小によりウェーハ面内の欠陥密度
が減少すると同時に欠陥サイズが減小し、熱処理工程で
の欠陥消滅が起こりやすいことを見いだした。
【００１８】また、このＯＳＦリング内径縮小結晶育成
時の１２００℃から１０００℃までの冷却時間が２００
分以下の急冷とすると欠陥サイズが著しく縮小し、熱処
理での欠陥消滅が一層起こりやすくなることを見いだし
た。
【００１９】同様の効果は、縮小結晶育成時単結晶中の
窒素濃度が１０１３原子／ｃｍ３以上となるよう窒素を
添加した場合にも認められる。しかし、窒素濃度が、５
×１０１５原子／ｃｍ３を越えると結晶引き上げ時に多
結晶化することが認められた。このため、結晶中の窒素
濃度は、１０１３〜５×１０１５原子／ｃｍ３が好まし
い。窒素添加の場合も急冷と欠陥の消滅が起こりやすく
なる。なお、上記の急冷と窒素添加を併用するとその効
果はいっそう顕著となる。
【００２０】窒素を添加する方法は特に限定されず、原
料の多結晶シリコンあるいはシリコン融液への窒素化合
物粉の混合、窒素を添加したＦＺシリコン結晶や表面に
窒化珪素膜を形成したシリコンウエーハの原料への混
合、引上炉内へ窒素あるいは窒素化合物ガスを流しなが
らの単結晶育成、溶融前の高温においての原料への窒素
あるいは窒素化合物ガスの吹き付け、窒化物製坩堝の使
用等が使用できる。
【００２１】上記の方法で得られた単結晶は、ウェーハ
に加工されるが、このウェーハに以下に述べる高温熱処
理を行うことで、さらに欠陥が縮小、消滅したウェーハ
が得られる。
【００２２】加工されたウェーハは、好ましくはまず水
素またアルゴンを含む雰囲気中１０００℃から１３５０
℃で高温熱処理する。この熱処理ではウェーハ表面のＣ
ＯＰ及び表面近傍欠陥の内壁酸化膜を除去する。熱処理
温度１０００℃以下では、欠陥の内壁酸化膜の溶解速度
が遅く、欠陥を消滅させることが困難である。一方、熱
処理温度が１３５０℃を超えると、熱処理時のスリップ
の発生がさけがたく好ましくない。内壁酸化膜の溶解に
要する時間は、処理温度が高いほど短時間となり、１０
００℃では５０時間程度要するが、１２００℃では１時
間程度となる。この熱処理により、ウェーハ表面部の欠
陥の縮小、消滅が進む。
【００２３】水素またアルゴンを含む雰囲気中で熱処理
されたウェーハは、好ましくは、酸素を含む雰囲気中で
熱処理して、酸化熱処理によって生成した格子間シリコ
ン原子を欠陥に注入し、欠陥を消滅させる。酸化による
格子間シリコン原子の注入は８００℃程度から起こる
が、格子間シリコン注入による欠陥消滅に要する時間は
高温ほど短くなる。具体的には、８００℃では５０時間
程度、１２００℃では数時間で欠陥が消滅する。熱処理
温度が１３５０℃をこえると、欠陥消滅に要する時間は
短くなるが、スリップが発生するため好ましくない。以
下、実施例にもとづき、本発明を具体的に説明する。
【００２４】
【実施例】実施例１ 結晶育成時の１２００℃から１０００℃迄の冷却速度
０．５℃／分で、結晶の直径Ｄに対する欠陥が存在する
領域の直径ｄの比ｄ／Ｄが０．９５から０．５までの結
晶を引き上げ、これらの結晶をスライス後、鏡面研磨仕
上げして得たウエーハを、水素雰囲気中１２００℃で１
時間の熱処理を行った。熱処理を行っていないウエーハ
の表面に存在するＣＯＰ数Ｎ０と、熱処理を行った後ウ
エーハ表面を５μｍ再研磨したウエーハのＣＯＰ数Ｎａ
を測定し、各ウエーハの表面近傍における欠陥残留率
（（Ｎ０／Ｎａ）×１００％）を求めた。その結果を図
１に示す。ｄ／Ｄの０．８以下では、ｄ／Ｄのが小さい
ほど欠陥残留率が小さくなることがわかる。
【００２５】実施例２ 結晶育成時の１２００℃から１０００℃迄の冷却速度
０．５℃／分から５℃／分、ｄ／Ｄが０．９５および
０．５で育成した結晶をスライス後、鏡面研磨仕上げし
て得たウエーハを、アルゴン雰囲気中１２００℃で１時
間の熱処理を行った。このウェーハについて実施例１と
同じ方法で欠陥残留率を求めた結果を図２に示す。ｄ／
Ｄが小さく、結晶育成時の１２００℃から１０００℃ま
での冷却速度が速いほど、欠陥残留率が減少する事がわ
かる。
【００２６】実施例３ 結晶中の濃度が１×１０１２原子／ｃｍ３から１×１０
１４原子／ｃｍ３になるように窒素をドープし、１２０
０℃から１０００℃迄の冷却速度０．５℃／分、ｄ／Ｄ
が０．９５および０．５で育成した結晶をスライス後、
鏡面研磨仕上げして得たウエーハを、水素雰囲気中１２
００℃で1時間の熱処理を行った。実施例１と同様の方
法で欠陥残留率を求めた。その結果を図３に示す。ｄ／
Ｄが小さく、結晶中の窒素濃度が高いほど、欠陥残留率
が減少する事がわかる。
【００２７】実施例４ 結晶中の濃度が１×１０１３原子／ｃｍ３になるように
窒素をドープし、１２００℃から１０００℃迄の冷却速
度０．５℃／分、ｄ／Ｄが０．９５および０．５で育成
した結晶をスライス後、鏡面研磨仕上げして得たウエー
ハを、水素雰囲気中１２００℃で０．５時間の熱処理を
行った場合（ａ）と、その後、酸素雰囲気中１２００℃
で０．５時間の熱処理を追加した場合（ｂ）の両方につ
いて、表面から３、５、１０、１５μｍの再研磨を行
い、ウエーハ表面近傍の欠陥残留率を評価した。図4に
その結果を示す。ｄ／Ｄが小さく、酸素雰囲気中熱処理
を追加した方が、より深い位置まで欠陥が消滅すること
が分かる。
【００２８】
【発明の効果】結晶の直径に対する欠陥が存在する領域
の直径の比ｄ／Ｄが０．８以下の結晶から切り出したウ
エーハに水素またはアルゴン中で熱処理後、さらに好ま
しくは酸素含有雰囲気中で高温熱処理を施すことによっ
て、効果的にＣＯＰ及び欠陥を消滅させることが可能に
なった。
【図面の簡単な説明】
【図1】結晶の直径Ｄに対する欠陥が存在する領域の直
径ｄの比（ｄ／Ｄ）と、深さ５μｍの位置での欠陥残留
率との関係を示すグラフである。
【図2】結晶育成時の１０００℃から１２００℃までの
冷却速度と深さ５μｍの位置での欠陥残留率との関係を
示すグラフである。
【図3】結晶中の窒素濃度と深さ５μｍの位置での欠陥
残留率との関係を示すグラフである。
【図4】水素雰囲気中１２００℃で１時間の熱処理を行
った場合の、表面からの深さと欠陥残留率の関係を示す
グラフである。
【図５】水素雰囲気中１２００℃で１時間の熱処理を行
ったのち、さらに酸素雰囲気中０．５時間の熱処理を行
った場合の欠陥残留率の関係を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅山 英一 佐賀県杵島郡江北町大字上小田2201番地 住友金属工業株式会社シチックス事業本部 内 (72)発明者 足立 尚志 佐賀県杵島郡江北町大字上小田2201番地 住友金属工業株式会社シチックス事業本部 内 Ｆターム(参考） 4G077 AA02 BA04 CF10 EJ10 FE02 FE11 GA02 HA12 5F053 AA12 BB04 BB13 DD01 FF04 GG01 PP03 RR03

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 単結晶の直径Ｄに対する結晶育成時に導
    入された微小空洞欠陥が存在する領域の直径ｄの比ｄ／
    Ｄが０．８以下である単結晶から切り出されたウエーハ
    に、高温熱処理を施すことを特徴とする単結晶シリコン
    ウエーハの製造方法。
  2. 【請求項２】 結晶育成時の１２００℃から１０００℃
    迄の冷却時間を２００分以下とすることを特徴とする請
    求項１項に記載の単結晶シリコンウエーハの製造方法。
  3. 【請求項３】 結晶中の窒素濃度が１０１３原子／ｃｍ
    ３以上になるように、結晶育成時に窒素を添加すること
    を特徴とする請求項１〜２項に記載の単結晶シリコンウ
    エーハの製造方法。
  4. 【請求項４】 ウェーハを水素あるいはアルゴンを含む
    雰囲気中、１０００〜１３５０℃で熱処理することを特
    徴とする、請求項１〜３項に記載の単結晶シリコンウエ
    ーハの製造方法。
  5. 【請求項５】 水素あるいはアルゴンを含む雰囲気中で
    の熱処理後、酸素を含む雰囲気中で８００〜１３５０℃
    で熱処理を行うことを特徴とする、特許請求範囲第４項
    に記載の単結晶シリコンウエーハの製造方法。
JP2000049643A 2000-02-25 2000-02-25 半導体シリコンウエーハの製造方法 Expired - Fee Related JP3726622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000049643A JP3726622B2 (ja) 2000-02-25 2000-02-25 半導体シリコンウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049643A JP3726622B2 (ja) 2000-02-25 2000-02-25 半導体シリコンウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2001240490A true JP2001240490A (ja) 2001-09-04
JP3726622B2 JP3726622B2 (ja) 2005-12-14

Family

ID=18571548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049643A Expired - Fee Related JP3726622B2 (ja) 2000-02-25 2000-02-25 半導体シリコンウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP3726622B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304095A (ja) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP2019214488A (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304095A (ja) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2019214488A (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
WO2019239762A1 (ja) * 2018-06-12 2019-12-19 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
JP7006517B2 (ja) 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法

Also Published As

Publication number Publication date
JP3726622B2 (ja) 2005-12-14

Similar Documents

Publication Publication Date Title
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1909315A1 (en) Silicon wafer and process for producing the same
JP2007329488A (ja) シリコンウェーハの製造方法
JP2000007486A (ja) 単結晶の製造方法
JP2002100632A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP2008028355A (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
US20080292523A1 (en) Silicon single crystal wafer and the production method
EP1391921A1 (en) METHOD FOR PREPARING NITROGEN−DOPED AND ANNEALED WAFER AND NITROGEN−DOPED AND ANNEALED WAFER
JP2016152370A (ja) シリコンウェーハの製造方法
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
US20020127766A1 (en) Semiconductor wafer manufacturing process
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JPH11322490A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP4038910B2 (ja) 半導体シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050919

R150 Certificate of patent or registration of utility model

Ref document number: 3726622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees