JP2000007486A - 単結晶の製造方法 - Google Patents
単結晶の製造方法Info
- Publication number
- JP2000007486A JP2000007486A JP11146668A JP14666899A JP2000007486A JP 2000007486 A JP2000007486 A JP 2000007486A JP 11146668 A JP11146668 A JP 11146668A JP 14666899 A JP14666899 A JP 14666899A JP 2000007486 A JP2000007486 A JP 2000007486A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- nitrogen
- oxygen
- pulled
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
- F21V33/0064—Health, life-saving or fire-fighting equipment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01M—CATCHING, TRAPPING OR SCARING OF ANIMALS; APPARATUS FOR THE DESTRUCTION OF NOXIOUS ANIMALS OR NOXIOUS PLANTS
- A01M13/00—Fumigators; Apparatus for distributing gases
- A01M13/003—Enclosures for fumigation, e.g. containers, bags or housings
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
- F21S6/00—Lighting devices intended to be free-standing
- F21S6/002—Table lamps, e.g. for ambient lighting
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
- F21S9/00—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply
- F21S9/02—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V23/00—Arrangement of electric circuit elements in or on lighting devices
- F21V23/04—Arrangement of electric circuit elements in or on lighting devices the elements being switches
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pest Control & Pesticides (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insects & Arthropods (AREA)
- Wood Science & Technology (AREA)
- Zoology (AREA)
- Environmental Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 欠陥密度を可能な限り小さくでき、かつ満足
されるＧＯＩを含むシリコン半導体ウェーハを製造でき
るプロセスを提供する。 【解決手段】 酸素及び窒素でドーピングされる間にチ
ョクラルスキー法を使って引き上げられるシリコン単結
晶の製造方法において、前記単結晶が引き上げられる間
に６．５×１０17原子／ｃｍ3未満の濃度の酸素、及び
５×１０13原子／ｃｍ3超の濃度の窒素でドーピングさ
れることを特徴とする前記製造方法。
されるＧＯＩを含むシリコン半導体ウェーハを製造でき
るプロセスを提供する。 【解決手段】 酸素及び窒素でドーピングされる間にチ
ョクラルスキー法を使って引き上げられるシリコン単結
晶の製造方法において、前記単結晶が引き上げられる間
に６．５×１０17原子／ｃｍ3未満の濃度の酸素、及び
５×１０13原子／ｃｍ3超の濃度の窒素でドーピングさ
れることを特徴とする前記製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン単結晶の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】公知のように、チョクラルスキー法は、
るつぼの中に入れられている融液から種結晶を用いて単
結晶を引き上げる。この方法で得られる単結晶（チョク
ラルスキー＝Ｃｚ単結晶）は、可能な限り結晶欠陥（成
長した欠陥として）を含んではならない。これは、この
ような欠陥は後続のエレクトロニクス部品の製造で重大
な問題を引き起こすことがあるからである。同じこと
は、フロートゾーン法を使って作られる、特に通常は酸
素が実質的にチョクラルスキー法より低いことからＣｚ
単結晶とは違う単結晶（＝ＦＺ単結晶）についても当て
はまる。
るつぼの中に入れられている融液から種結晶を用いて単
結晶を引き上げる。この方法で得られる単結晶（チョク
ラルスキー＝Ｃｚ単結晶）は、可能な限り結晶欠陥（成
長した欠陥として）を含んではならない。これは、この
ような欠陥は後続のエレクトロニクス部品の製造で重大
な問題を引き起こすことがあるからである。同じこと
は、フロートゾーン法を使って作られる、特に通常は酸
素が実質的にチョクラルスキー法より低いことからＣｚ
単結晶とは違う単結晶（＝ＦＺ単結晶）についても当て
はまる。
【０００３】シリコン単結晶では、欠陥の形成は、特に
引き上げ速度、及び成長中心の単結晶と融液との相間の
温度勾配によって決まることが知られている。結晶が引
き上げられる間、Ｖ／Ｇ（ｒ）比（Ｖは引き上げ速度で
Ｇ（ｒ）は単結晶と融液との相間における軸方向の温度
勾配である）が、臨界定数Ｃcrit、即ちＣcrit＝１．３
×１０-3ｃｍ2ｍｉｎ-1Ｋ-1、より大きい場合、結晶成
長過程で過剰の空孔が生成し、結晶が冷却するときに凝
集して“ミクロホール”又は空乏（約５０−１００ｎ
ｍ）が生成する。このミクロホールが検出される調製方
法にもよるが、このような欠陥はＤ欠陥、即ち結晶起因
型パーティクル（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅ
ｄ ｐａｒｔｉｃｌｅｓ）（ＣＯＰ）又はフローパター
ン（ＦＰ）欠陥と呼ばれる。
引き上げ速度、及び成長中心の単結晶と融液との相間の
温度勾配によって決まることが知られている。結晶が引
き上げられる間、Ｖ／Ｇ（ｒ）比（Ｖは引き上げ速度で
Ｇ（ｒ）は単結晶と融液との相間における軸方向の温度
勾配である）が、臨界定数Ｃcrit、即ちＣcrit＝１．３
×１０-3ｃｍ2ｍｉｎ-1Ｋ-1、より大きい場合、結晶成
長過程で過剰の空孔が生成し、結晶が冷却するときに凝
集して“ミクロホール”又は空乏（約５０−１００ｎ
ｍ）が生成する。このミクロホールが検出される調製方
法にもよるが、このような欠陥はＤ欠陥、即ち結晶起因
型パーティクル（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅ
ｄ ｐａｒｔｉｃｌｅｓ）（ＣＯＰ）又はフローパター
ン（ＦＰ）欠陥と呼ばれる。
【０００４】この欠陥の密度が高ければ高いほど、単結
晶の後続の加工の最終製品であるエレクトロニクス部品
の中のゲート酸化膜完全性（ＧＯＩ）がそれだけ悪くな
る。Ｖ／Ｇ（ｒ）がＣcritより小さい場合、過剰のＳｉ
格子間原子が生成し、凝縮して所謂、Ｌピット（Ｃｚ結
晶）、或いはＡスワール（ＦＺ結晶）を生成する。この
ようなＳｉ格子間凝集は、二次欠陥として部品製造にと
って特に有害な拡張型転位ループ（数μｍ）を発生す
る。更に、Ｌピットはシリコン単結晶の機械的強度を劣
化させ、これは部品製造過程ですべりの発生しやすさの
増加から知ることができる。シリコン単結晶が引き上げ
られる時、Ｖ／Ｇ比とＣcrit定数が等しい場合、前記欠
陥は何も発生しない。単結晶の中心から単結晶の縁部へ
半径方向の距離ｒが大きくなるにつれて軸方向の温度勾
配は単調に大きくなるので、結晶全体にわたって極めて
望ましい引き上げ条件で温度勾配を設定するのは技術的
に極めて難しい課題となる。これにほぼ近い条件のもと
で引き上げられる結晶では、単結晶の中心では空孔欠陥
を含む領域が大抵見られ、更に、この領域はＬピット
（Ａスワール）を含む外側領域と半径方向に対称的でも
ある。Ｃｚ結晶では、酸化誘起積層欠陥（ＯＳＦ）を含
む狭い条が２つの領域間の環状の境界に生成する。ＦＺ
結晶では、ＯＳＦではなく環状の無欠陥領域が見られ
る。
晶の後続の加工の最終製品であるエレクトロニクス部品
の中のゲート酸化膜完全性（ＧＯＩ）がそれだけ悪くな
る。Ｖ／Ｇ（ｒ）がＣcritより小さい場合、過剰のＳｉ
格子間原子が生成し、凝縮して所謂、Ｌピット（Ｃｚ結
晶）、或いはＡスワール（ＦＺ結晶）を生成する。この
ようなＳｉ格子間凝集は、二次欠陥として部品製造にと
って特に有害な拡張型転位ループ（数μｍ）を発生す
る。更に、Ｌピットはシリコン単結晶の機械的強度を劣
化させ、これは部品製造過程ですべりの発生しやすさの
増加から知ることができる。シリコン単結晶が引き上げ
られる時、Ｖ／Ｇ比とＣcrit定数が等しい場合、前記欠
陥は何も発生しない。単結晶の中心から単結晶の縁部へ
半径方向の距離ｒが大きくなるにつれて軸方向の温度勾
配は単調に大きくなるので、結晶全体にわたって極めて
望ましい引き上げ条件で温度勾配を設定するのは技術的
に極めて難しい課題となる。これにほぼ近い条件のもと
で引き上げられる結晶では、単結晶の中心では空孔欠陥
を含む領域が大抵見られ、更に、この領域はＬピット
（Ａスワール）を含む外側領域と半径方向に対称的でも
ある。Ｃｚ結晶では、酸化誘起積層欠陥（ＯＳＦ）を含
む狭い条が２つの領域間の環状の境界に生成する。ＦＺ
結晶では、ＯＳＦではなく環状の無欠陥領域が見られ
る。
【０００５】特に有害なＬピットを発生させないため
に、工業的に使用される全てのＣｚ結晶は過剰の空孔、
即ち結晶半径全体にわたってＶ／Ｇ（ｒ）＞Ｃcrit、に
て今日まで引き上げられてきたが、空孔欠陥密度を可能
な限り低く維持するように努力がなされている。酸素含
量は、欠陥密度、従ってＳＯＩ品質にも極めて僅かしか
影響を及ぼさないことが知られている（Ｃ．Ｈａｓｅｎ
ａｃｋ、等、Ｐｒｏｃ．１７３ｒｄ Ｍｅｅｔｉｎｇ
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，４４７（１９８
８））。
に、工業的に使用される全てのＣｚ結晶は過剰の空孔、
即ち結晶半径全体にわたってＶ／Ｇ（ｒ）＞Ｃcrit、に
て今日まで引き上げられてきたが、空孔欠陥密度を可能
な限り低く維持するように努力がなされている。酸素含
量は、欠陥密度、従ってＳＯＩ品質にも極めて僅かしか
影響を及ぼさないことが知られている（Ｃ．Ｈａｓｅｎ
ａｃｋ、等、Ｐｒｏｃ．１７３ｒｄ Ｍｅｅｔｉｎｇ
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，４４７（１９８
８））。
【０００６】ＦＺ結晶では、空孔もＳｉ格子間欠陥も低
レベルの窒素のドーピング（約１０ 14原子／ｃｍ3）に
よって同時に抑制できることが知られて既に久しい。こ
れによってほぼ完全なＧＯＩ品質が得られる。しかしな
がら、ＧＯＩ品質に関するこのようなプラス効果は、同
様に酸素でドーピングすると失われるが、石英るつぼを
使用するのでＣｚ結晶の場合には止むを得ない（Ｗ．
ｖ．Ａｍｍｏｎ、等、Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓａｔ
ｅｌｌｉｔｅ Ｓｙｍｐ．ｔｏ ＥＳＳＤＥＲＣ９３，
Ｇｒｅｎｏｂｌｅ、Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．
Ｓｏｃ．，Ｖｏｌ．９３−９５，３６（１９９３））。
酸素及び窒素でドーピングされたＦＺ結晶の場合、窒素
ドーピングも電気的ストレス試験での所謂Ｂ＋モード破
壊の改善が確認できることは明らかに確かであるが、部
品製造者にとって重要な固有破壊（Ｃ＋モード）に達す
る容量のパーセンテージは僅かなので、Ｂ＋モード破壊
は重要でない。欠陥密度がＦＺと比較して別の桁の大き
さであるＣｚ結晶（熱履歴が全く違い、純度が実質的に
高く、引き上げ速度が速くそしてプロセス制御が全く異
なるので、ＦＺ結晶はＣｚ結晶と比較できない）は、空
孔欠陥密度を下げて、ＧＯＩ品位を高める目的の窒素ド
ーピング法は、今日まで僅かしか報告されていない（日
本国特許出願公開特開平６−２７１３９９号）。しかし
ながら、欠陥の減少／ＧＯＩの改善に関しては、定量的
報告は１件も見当たらない。
レベルの窒素のドーピング（約１０ 14原子／ｃｍ3）に
よって同時に抑制できることが知られて既に久しい。こ
れによってほぼ完全なＧＯＩ品質が得られる。しかしな
がら、ＧＯＩ品質に関するこのようなプラス効果は、同
様に酸素でドーピングすると失われるが、石英るつぼを
使用するのでＣｚ結晶の場合には止むを得ない（Ｗ．
ｖ．Ａｍｍｏｎ、等、Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓａｔ
ｅｌｌｉｔｅ Ｓｙｍｐ．ｔｏ ＥＳＳＤＥＲＣ９３，
Ｇｒｅｎｏｂｌｅ、Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．
Ｓｏｃ．，Ｖｏｌ．９３−９５，３６（１９９３））。
酸素及び窒素でドーピングされたＦＺ結晶の場合、窒素
ドーピングも電気的ストレス試験での所謂Ｂ＋モード破
壊の改善が確認できることは明らかに確かであるが、部
品製造者にとって重要な固有破壊（Ｃ＋モード）に達す
る容量のパーセンテージは僅かなので、Ｂ＋モード破壊
は重要でない。欠陥密度がＦＺと比較して別の桁の大き
さであるＣｚ結晶（熱履歴が全く違い、純度が実質的に
高く、引き上げ速度が速くそしてプロセス制御が全く異
なるので、ＦＺ結晶はＣｚ結晶と比較できない）は、空
孔欠陥密度を下げて、ＧＯＩ品位を高める目的の窒素ド
ーピング法は、今日まで僅かしか報告されていない（日
本国特許出願公開特開平６−２７１３９９号）。しかし
ながら、欠陥の減少／ＧＯＩの改善に関しては、定量的
報告は１件も見当たらない。
【０００７】窒素でＣｚ結晶をドーピングすると単結晶
の中の酸素の析出が加速される（Ｒ．Ｓ．Ｈｏｃｋｅｔ
ｔ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４８，１９８６．
２２４頁）。引き上げられた単結晶が冷却されている間
に酸素は常温よりかなり高い温度でさえ析出し始める。
このことにより比較的大きい析出種が生成し、この析出
種は、単結晶から得られる半導体ウェーハの次の酸素処
理過程で半導体ウェーハの表面に積層欠陥を発生する。
更に、大きい析出物は、部品製造過程でウェーハの表面
近くの範囲ではさほど充分に速く溶解しないので、部品
製造者により規定される深さの無欠陥領域を得るのは難
しくなる。
の中の酸素の析出が加速される（Ｒ．Ｓ．Ｈｏｃｋｅｔ
ｔ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４８，１９８６．
２２４頁）。引き上げられた単結晶が冷却されている間
に酸素は常温よりかなり高い温度でさえ析出し始める。
このことにより比較的大きい析出種が生成し、この析出
種は、単結晶から得られる半導体ウェーハの次の酸素処
理過程で半導体ウェーハの表面に積層欠陥を発生する。
更に、大きい析出物は、部品製造過程でウェーハの表面
近くの範囲ではさほど充分に速く溶解しないので、部品
製造者により規定される深さの無欠陥領域を得るのは難
しくなる。
【０００８】
【発明が解決しようとする課題】従って、前述の欠点を
決して容認することなく、欠陥密度を可能な限り小さく
でき、かつ満足されるＧＯＩを含むシリコン半導体ウェ
ーハを製造できるプロセスを提供することが必要であ
る。
決して容認することなく、欠陥密度を可能な限り小さく
でき、かつ満足されるＧＯＩを含むシリコン半導体ウェ
ーハを製造できるプロセスを提供することが必要であ
る。
【０００９】
【課題を解決するための手段】本発明は、酸素及び窒素
でドーピングされる間にチョクラルスキー法を使って引
き上げられるシリコン単結晶の製造方法において、前記
単結晶が引き上げられる間に６．５×１０17原子／ｃｍ
3未満の濃度の酸素、及び５×１０13原子／ｃｍ3超の濃
度の窒素でドーピングされる前記製造方法に関する。ま
た、本発明は、単結晶が窒素でドーピングされ、前記単
結晶が速度Ｖで引き上げられ、及び軸方向の温度勾配Ｇ
（ｒ）が前記単結晶と前記融液との相間で設定されるこ
とから成るシリコン融液からの単結晶の製造方法におい
て、半径方向のＶ／Ｇ（ｒ）比が少なくとも一部におい
て１．３×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さいことを
特徴とする前記製造方法に関する。
でドーピングされる間にチョクラルスキー法を使って引
き上げられるシリコン単結晶の製造方法において、前記
単結晶が引き上げられる間に６．５×１０17原子／ｃｍ
3未満の濃度の酸素、及び５×１０13原子／ｃｍ3超の濃
度の窒素でドーピングされる前記製造方法に関する。ま
た、本発明は、単結晶が窒素でドーピングされ、前記単
結晶が速度Ｖで引き上げられ、及び軸方向の温度勾配Ｇ
（ｒ）が前記単結晶と前記融液との相間で設定されるこ
とから成るシリコン融液からの単結晶の製造方法におい
て、半径方向のＶ／Ｇ（ｒ）比が少なくとも一部におい
て１．３×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さいことを
特徴とする前記製造方法に関する。
【００１０】
【発明の実施の形態】以下、本発明に関して詳細に説明
する。前述の引き上げ条件が設定されると、目的が達成
されることを見い出した。本発明に関連する研究による
と、本方法によって作られるＣｚ単結晶から作られる半
導体ウェーハのゲート酸化膜完全性は、この半導体ウェ
ーハエレクトロニクス部品の製造に必要な条件に遭うと
著しく増加する。例えば、ＧＯＩ収率（電気的ストレス
試験後の機能的試験の容量の割合（百分率））は、４Ｍ
ＤＲＡＭメモリーのプロセスシミュレーションを基準と
して＜２５％から９０％超にまで上昇することが判っ
た。４ＭＤＲＡＭ部品の製造方法には、ゲート酸化膜を
作る前に、いろいろな高温処理（＞９５０℃）が含まれ
るが、この過程で本発明による条件によって明らかに減
少された結晶欠陥が回復する。
する。前述の引き上げ条件が設定されると、目的が達成
されることを見い出した。本発明に関連する研究による
と、本方法によって作られるＣｚ単結晶から作られる半
導体ウェーハのゲート酸化膜完全性は、この半導体ウェ
ーハエレクトロニクス部品の製造に必要な条件に遭うと
著しく増加する。例えば、ＧＯＩ収率（電気的ストレス
試験後の機能的試験の容量の割合（百分率））は、４Ｍ
ＤＲＡＭメモリーのプロセスシミュレーションを基準と
して＜２５％から９０％超にまで上昇することが判っ
た。４ＭＤＲＡＭ部品の製造方法には、ゲート酸化膜を
作る前に、いろいろな高温処理（＞９５０℃）が含まれ
るが、この過程で本発明による条件によって明らかに減
少された結晶欠陥が回復する。
【００１１】引き上げ過程で、例えば単結晶を取り囲む
水冷式熱遮蔽体を使って単結晶が効果的に冷却され、か
つ可能な限り迅速に引き上げられ、窒素含量が高ければ
高いほど、そして酸素含量が低ければ低いほど、プロセ
スシミュレーションを基準としたＧＯＩの改善は、特に
顕著である。高温工程のない部品プロセスの場合、１１
５０℃を超える温度での追加の迅速な加熱熱アニール処
理工程により、ゲート酸化膜品質は更に改善される筈で
ある。
水冷式熱遮蔽体を使って単結晶が効果的に冷却され、か
つ可能な限り迅速に引き上げられ、窒素含量が高ければ
高いほど、そして酸素含量が低ければ低いほど、プロセ
スシミュレーションを基準としたＧＯＩの改善は、特に
顕著である。高温工程のない部品プロセスの場合、１１
５０℃を超える温度での追加の迅速な加熱熱アニール処
理工程により、ゲート酸化膜品質は更に改善される筈で
ある。
【００１２】酸素含量が少ないと、窒素誘起型ＯＳＦの
形成が大幅に抑制されることも見い出した。例えば、６
×１０17原子／ｃｍ3の酸素含量では未だ非常に目立っ
たＯＳＦリングが、５×１０17原子／ｃｍ3の酸素含量
ではもはや観察されなくなった。
形成が大幅に抑制されることも見い出した。例えば、６
×１０17原子／ｃｍ3の酸素含量では未だ非常に目立っ
たＯＳＦリングが、５×１０17原子／ｃｍ3の酸素含量
ではもはや観察されなくなった。
【００１３】酸素析出に関しては、６．５×１０17原子
／ｃｍ3未満の酸素含量では、この濃度より低いと明ら
かに窒素誘起のみにより酸素の析出が可能となることか
ら、窒素ドーピングが有効な効果を発揮することが確認
された。従って、半径方向に窒素を均一に導入すること
によって酸素が半径方向に均一に析出することにもな
り、酸化の析出は空孔とＳｉ格子間原子の半径方向の分
布に最早左右されなくなる。しかしながら、就中、窒素
誘起による酸素析出の別の結果はシリコン物質を確実に
充分に捕獲することであり、その捕獲は前記のような低
い酸素含量により弱められるであろう。この場合、窒素
濃度は常に結晶の端部へ向かって増加することから、酸
素含量が結晶の軸方向端部に向かって減少するように選
ばれる場合、偏析係数が小さいので、酸素析出は軸方向
に或る程度一様にすることができ、酸素濃度を低くする
ことによって、窒素の増加によって促進される酸素の析
出は抑えられる。しかしながら、酸素濃度が４．１５×
１０17原子／ｃｍ3の濃度より低いと、たとえ窒素濃度
が比較的高くても最早酸素析出は観察されない。特に酸
素がこの濃度を超えると、部品製造の第１工程のように
早期にゲッター作用が起こることが見い出された。特
に、窒素ドーピングしたエピタキシャルな基板の場合
も、同様なことが当てはまる。
／ｃｍ3未満の酸素含量では、この濃度より低いと明ら
かに窒素誘起のみにより酸素の析出が可能となることか
ら、窒素ドーピングが有効な効果を発揮することが確認
された。従って、半径方向に窒素を均一に導入すること
によって酸素が半径方向に均一に析出することにもな
り、酸化の析出は空孔とＳｉ格子間原子の半径方向の分
布に最早左右されなくなる。しかしながら、就中、窒素
誘起による酸素析出の別の結果はシリコン物質を確実に
充分に捕獲することであり、その捕獲は前記のような低
い酸素含量により弱められるであろう。この場合、窒素
濃度は常に結晶の端部へ向かって増加することから、酸
素含量が結晶の軸方向端部に向かって減少するように選
ばれる場合、偏析係数が小さいので、酸素析出は軸方向
に或る程度一様にすることができ、酸素濃度を低くする
ことによって、窒素の増加によって促進される酸素の析
出は抑えられる。しかしながら、酸素濃度が４．１５×
１０17原子／ｃｍ3の濃度より低いと、たとえ窒素濃度
が比較的高くても最早酸素析出は観察されない。特に酸
素がこの濃度を超えると、部品製造の第１工程のように
早期にゲッター作用が起こることが見い出された。特
に、窒素ドーピングしたエピタキシャルな基板の場合
も、同様なことが当てはまる。
【００１４】更に、本発明により引き上げられる結晶か
ら調製されたウェーハでは、１０μｍを超える無欠陥領
域が７８０℃で３時間、１０００℃で１０時間の熱処理
後、及び４ＭＤＲＡＭプロセスシミュレーション後でも
測定された。酸素含量が減るにつれてこの深さが増加す
るので、特別の要求事項に合わせることができる。
ら調製されたウェーハでは、１０μｍを超える無欠陥領
域が７８０℃で３時間、１０００℃で１０時間の熱処理
後、及び４ＭＤＲＡＭプロセスシミュレーション後でも
測定された。酸素含量が減るにつれてこの深さが増加す
るので、特別の要求事項に合わせることができる。
【００１５】従って、本発明による引き上げ条件によっ
て、部品製造プロセスで得られる実質的に改善されたＧ
ＯＩ品位ばかりでなく、窒素ドーピングの前述の欠点も
解消される。Ｃｚ結晶を引き上げる時に酸素を組み入れ
る制御方法は、例えば、ヨーロッパ特許公報第０５２７
４７７Ｂ１号から知ることができる。窒素でＣｚ単結晶
をドーピングする方法は、例えば日本国特許公報特開平
６−２７１３９９号から知ることができる。
て、部品製造プロセスで得られる実質的に改善されたＧ
ＯＩ品位ばかりでなく、窒素ドーピングの前述の欠点も
解消される。Ｃｚ結晶を引き上げる時に酸素を組み入れ
る制御方法は、例えば、ヨーロッパ特許公報第０５２７
４７７Ｂ１号から知ることができる。窒素でＣｚ単結晶
をドーピングする方法は、例えば日本国特許公報特開平
６−２７１３９９号から知ることができる。
【００１６】本発明は、単結晶が窒素でドーピングさ
れ、前記単結晶が速度Ｖで引き上げられ、及び軸方向の
温度勾配Ｇ（ｒ）が前記単結晶と融液との相間で設定さ
れることから成るシリコン融液からの単結晶の製造方法
において、半径方向のＶ／Ｇ（ｒ）比が少なくとも一部
において１．３×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さい
ことを特徴とする製造方法にも関する。
れ、前記単結晶が速度Ｖで引き上げられ、及び軸方向の
温度勾配Ｇ（ｒ）が前記単結晶と融液との相間で設定さ
れることから成るシリコン融液からの単結晶の製造方法
において、半径方向のＶ／Ｇ（ｒ）比が少なくとも一部
において１．３×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さい
ことを特徴とする製造方法にも関する。
【００１７】製造においてＶ／Ｇ（ｒ）比がこれらの条
件を満たし、そして完全にしろ部分的にしろＳｉ格子間
欠陥を含むＣｚ単結晶を使った研究により、驚くべきこ
とに空孔欠陥密度に及ぼす影響は比較的小さいままであ
るけれども、窒素ドーピングによってこれらのＳｉ格子
間欠陥が大幅に減るか或いは完全に抑制さえできること
が判った。このことは、空孔とＳｉ格子間欠陥の同時抑
制に関して既に認められている知見とは対照的に、酸素
が存在すると窒素はＳｉ格子間欠陥に選択的に作用する
ことを意味する。空孔欠陥とは違って、Ｓｉ格子間欠陥
はエピタキシャル層中に成長し、そこで同様な欠陥を作
るのでＳｉ格子間欠陥の抑制は研磨済みＳｉウェーハだ
けでなくエピタキシャル基板に対しても重要である。
件を満たし、そして完全にしろ部分的にしろＳｉ格子間
欠陥を含むＣｚ単結晶を使った研究により、驚くべきこ
とに空孔欠陥密度に及ぼす影響は比較的小さいままであ
るけれども、窒素ドーピングによってこれらのＳｉ格子
間欠陥が大幅に減るか或いは完全に抑制さえできること
が判った。このことは、空孔とＳｉ格子間欠陥の同時抑
制に関して既に認められている知見とは対照的に、酸素
が存在すると窒素はＳｉ格子間欠陥に選択的に作用する
ことを意味する。空孔欠陥とは違って、Ｓｉ格子間欠陥
はエピタキシャル層中に成長し、そこで同様な欠陥を作
るのでＳｉ格子間欠陥の抑制は研磨済みＳｉウェーハだ
けでなくエピタキシャル基板に対しても重要である。
【００１８】次に、半導体ウェーハの外側領域に有害な
Ｓｉ格子間欠陥の発生の恐れを感じることなく、空孔欠
陥が最早全く起こらないか、又は比較的小さい直径の内
部領域でのみ起こる程度に単結晶を引き上げる時、窒素
ドーピングを行なうことにより引き上げ速度を落とすこ
とができる。従って、本方法によって空孔も格子間欠陥
も含まないＣｚ単結晶及びＦＺ単結晶を引き上げること
ができる。この目的に対しては、Ｖ／Ｇ（ｒ）比がｒ、
但しｒは単結晶の中心からの半径方向の距離である、に
よって殆ど変動しない炉構造物が選ばれるのが好まし
い。
Ｓｉ格子間欠陥の発生の恐れを感じることなく、空孔欠
陥が最早全く起こらないか、又は比較的小さい直径の内
部領域でのみ起こる程度に単結晶を引き上げる時、窒素
ドーピングを行なうことにより引き上げ速度を落とすこ
とができる。従って、本方法によって空孔も格子間欠陥
も含まないＣｚ単結晶及びＦＺ単結晶を引き上げること
ができる。この目的に対しては、Ｖ／Ｇ（ｒ）比がｒ、
但しｒは単結晶の中心からの半径方向の距離である、に
よって殆ど変動しない炉構造物が選ばれるのが好まし
い。
【００１９】全結晶直径にわたってＶ／Ｇ（ｒ）比＜Ｃ
critが満たされるように引き上げ条件が選ばれる場合、
同時にＯＳＦの形成が抑制される。研究によると、単結
晶がＶ／Ｇ（ｒ）比＜Ｃcritの引き上げ条件のもとで引
き上げられる場合、単結晶の機械的強度は、窒素ドーピ
ングによって大幅に改善されることも判った。同様に、
Ｖ／Ｇ（ｒ）比＜Ｃcritで引き上げられる結晶の場合、
窒素誘起による酸素析出だけが起こるほど充分に低い酸
素含量が選ばれるのが好ましい。
critが満たされるように引き上げ条件が選ばれる場合、
同時にＯＳＦの形成が抑制される。研究によると、単結
晶がＶ／Ｇ（ｒ）比＜Ｃcritの引き上げ条件のもとで引
き上げられる場合、単結晶の機械的強度は、窒素ドーピ
ングによって大幅に改善されることも判った。同様に、
Ｖ／Ｇ（ｒ）比＜Ｃcritで引き上げられる結晶の場合、
窒素誘起による酸素析出だけが起こるほど充分に低い酸
素含量が選ばれるのが好ましい。
【００２０】以下に本発明の好ましい実施形態を列記す
る。 （１）酸素及び窒素でドーピングされる間にチョクラル
スキー法を使って引き上げられるシリコン単結晶の製造
方法において、前記単結晶が引き上げられる間に６．５
×１０17原子／ｃｍ3未満の濃度の酸素、及び５×１０
13原子／ｃｍ3超の濃度の窒素でドーピングされること
を特徴とする前記製造方法。 （２）単結晶が窒素でドーピングされ、前記単結晶が速
度Ｖで引き上げられ、及び軸方向の温度勾配Ｇ（ｒ）が
前記単結晶と前記融液との相間で設定されることから成
るシリコン融液からの単結晶の製造方法において、半径
方向のＶ／Ｇ（ｒ）比が少なくとも一部において１．３
×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さいことを特徴とす
る前記製造方法。 （３）前記単結晶が、前記引き上げ過程で前記単結晶を
取り囲む熱遮蔽体により冷却されることを特徴とする、
上記（１）又は（２）に記載の方法。 （４）前記単結晶が、酸素でドーピングされ、前記酸素
ドーピングが窒素ドーピングによってのみ酸素析出物の
生成が起こるように充分低く選択されることを特徴とす
る、上記（１）ないし（３）の何れか１項に記載の方
法。 （５）無欠陥領域の深さが、酸素濃度を変動させること
により調節されることを特徴とする、上記（１）又は
（４）に記載の方法。 （６）前記酸素濃度が、ＯＳＦの形成が起こらないよう
に充分低く選択されることを特徴とする、上記（５）に
記載の方法。 （７）前記単結晶がチョクラルスキー法を使って引き上
げられることを特徴とする、上記（２）ないし（６）の
何れか１項に記載の方法。 （８）前記単結晶が、フロートゾーン法によって作られ
ることを特徴とする、上記（２）ないし（６）の何れか
１項に記載の方法。 （９）無欠陥領域が、窒素濃度を変動させることにより
調節されることを特徴とする、上記（１）ないし（８）
の何れか１項に記載の方法。 （１０）前記単結晶が、空孔も格子間欠陥も含まないよ
うな方法で引き上げられることを特徴とする、上記
（１）ないし（９）の何れか１項に記載の方法。 （１１）前記単結晶が、可能な限り迅速に引き上げら
れ、かつ積極的に冷却されることを特徴とする、上記
（１）ないし（１０）の何れか１項に記載の方法。 （１２）前記酸素濃度が少なくとも４．１５×１０17原
子／ｃｍ3となるような方法で前記単結晶が引き上げら
れることを特徴とする、上記（１）ないし（１１）の何
れか１項に記載の方法。 （１３）前記窒素濃度が増加する間に前記酸素濃度は軸
方向で結晶端部へ向って減少するような方法で、前記単
結晶が引き上げられることを特徴とする、上記（１）な
いし（１２）の何れか１項に記載の方法。 （１４）前記単結晶が、窒素ドーピング型半導体ウェー
ハに分割され、かつこのウェーハがエピタキシャル基板
として使用されることを特徴とする、上記（１）ないし
（１３）の何れか１項に記載の方法。 （１５）前記単結晶が、窒素ドーピング型半導体ウェー
ハに分割され、かつこのウェーハが少なくとも１１５０
℃の急速熱アニール処理工程により更に熱処理されるこ
とを特徴とする、上記（１）ないし（１４）の何れか１
項に記載の方法。 （１６）前記単結晶が、ｒに関して極く僅かだけ変動す
るＶ／Ｇ（ｒ）比（但しｒは前記単結晶の中心からの半
径方向の距離である）で引き上げられることを特徴とす
る、上記（１）ないし（１５）の何れか１項に記載の方
法。
る。 （１）酸素及び窒素でドーピングされる間にチョクラル
スキー法を使って引き上げられるシリコン単結晶の製造
方法において、前記単結晶が引き上げられる間に６．５
×１０17原子／ｃｍ3未満の濃度の酸素、及び５×１０
13原子／ｃｍ3超の濃度の窒素でドーピングされること
を特徴とする前記製造方法。 （２）単結晶が窒素でドーピングされ、前記単結晶が速
度Ｖで引き上げられ、及び軸方向の温度勾配Ｇ（ｒ）が
前記単結晶と前記融液との相間で設定されることから成
るシリコン融液からの単結晶の製造方法において、半径
方向のＶ／Ｇ（ｒ）比が少なくとも一部において１．３
×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さいことを特徴とす
る前記製造方法。 （３）前記単結晶が、前記引き上げ過程で前記単結晶を
取り囲む熱遮蔽体により冷却されることを特徴とする、
上記（１）又は（２）に記載の方法。 （４）前記単結晶が、酸素でドーピングされ、前記酸素
ドーピングが窒素ドーピングによってのみ酸素析出物の
生成が起こるように充分低く選択されることを特徴とす
る、上記（１）ないし（３）の何れか１項に記載の方
法。 （５）無欠陥領域の深さが、酸素濃度を変動させること
により調節されることを特徴とする、上記（１）又は
（４）に記載の方法。 （６）前記酸素濃度が、ＯＳＦの形成が起こらないよう
に充分低く選択されることを特徴とする、上記（５）に
記載の方法。 （７）前記単結晶がチョクラルスキー法を使って引き上
げられることを特徴とする、上記（２）ないし（６）の
何れか１項に記載の方法。 （８）前記単結晶が、フロートゾーン法によって作られ
ることを特徴とする、上記（２）ないし（６）の何れか
１項に記載の方法。 （９）無欠陥領域が、窒素濃度を変動させることにより
調節されることを特徴とする、上記（１）ないし（８）
の何れか１項に記載の方法。 （１０）前記単結晶が、空孔も格子間欠陥も含まないよ
うな方法で引き上げられることを特徴とする、上記
（１）ないし（９）の何れか１項に記載の方法。 （１１）前記単結晶が、可能な限り迅速に引き上げら
れ、かつ積極的に冷却されることを特徴とする、上記
（１）ないし（１０）の何れか１項に記載の方法。 （１２）前記酸素濃度が少なくとも４．１５×１０17原
子／ｃｍ3となるような方法で前記単結晶が引き上げら
れることを特徴とする、上記（１）ないし（１１）の何
れか１項に記載の方法。 （１３）前記窒素濃度が増加する間に前記酸素濃度は軸
方向で結晶端部へ向って減少するような方法で、前記単
結晶が引き上げられることを特徴とする、上記（１）な
いし（１２）の何れか１項に記載の方法。 （１４）前記単結晶が、窒素ドーピング型半導体ウェー
ハに分割され、かつこのウェーハがエピタキシャル基板
として使用されることを特徴とする、上記（１）ないし
（１３）の何れか１項に記載の方法。 （１５）前記単結晶が、窒素ドーピング型半導体ウェー
ハに分割され、かつこのウェーハが少なくとも１１５０
℃の急速熱アニール処理工程により更に熱処理されるこ
とを特徴とする、上記（１）ないし（１４）の何れか１
項に記載の方法。 （１６）前記単結晶が、ｒに関して極く僅かだけ変動す
るＶ／Ｇ（ｒ）比（但しｒは前記単結晶の中心からの半
径方向の距離である）で引き上げられることを特徴とす
る、上記（１）ないし（１５）の何れか１項に記載の方
法。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
欠陥密度を可能な限り小さくでき、かつ満足されるＧＯ
Ｉを含むシリコン半導体ウェーハを製造できるプロセス
を提供される。
欠陥密度を可能な限り小さくでき、かつ満足されるＧＯ
Ｉを含むシリコン半導体ウェーハを製造できるプロセス
を提供される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィルフリート・フォン・アモン オーストリア ホーホブルグ／アハ，ヴァ ングハウゼン 111 (72)発明者 リディガー・シュモルク ドイツ連邦共和国 ブルクハウゼン，ヴィ ントハガー・シュトラーセ 10 (72)発明者 ディーター・グレフ ドイツ連邦共和国 ブルクハウゼン，ピラ シャー・シュトラーセ 109 (72)発明者 ウルリッチ・ランバート ドイツ連邦共和国 エメルツィン，ヘッケ ンベク 22
Claims (2)
- 【請求項１】 酸素及び窒素でドーピングされる間にチ
ョクラルスキー法を使って引き上げられるシリコン単結
晶の製造方法において、前記単結晶が引き上げられる間
に６．５×１０17原子／ｃｍ3未満の濃度の酸素、及び
５×１０13原子／ｃｍ3超の濃度の窒素でドーピングさ
れることを特徴とする前記製造方法。 - 【請求項２】 単結晶が窒素でドーピングされ、前記単
結晶が速度Ｖで引き上げられ、及び軸方向の温度勾配Ｇ
（ｒ）が前記単結晶と前記融液との相間で設定されるこ
とから成るシリコン融液からの単結晶の製造方法におい
て、半径方向のＶ／Ｇ（ｒ）比が少なくとも一部におい
て１．３×１０-3ｃｍ2ｍｉｎ-1Ｋ-1より小さいことを
特徴とする前記製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823962-9 | 1998-05-28 | ||
| DE19823962A DE19823962A1 (de) | 1998-05-28 | 1998-05-28 | Verfahren zur Herstellung eines Einkristalls |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000348271A Division JP2001181090A (ja) | 1998-05-28 | 2000-11-15 | 単結晶の製造方法 |
| JP2004257712A Division JP2005001992A (ja) | 1998-05-28 | 2004-09-03 | 単結晶の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000007486A true JP2000007486A (ja) | 2000-01-11 |
| JP3677169B2 JP3677169B2 (ja) | 2005-07-27 |
Family
ID=7869237
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14666899A Expired - Fee Related JP3677169B2 (ja) | 1998-05-28 | 1999-05-26 | 単結晶の製造方法 |
| JP2000348271A Pending JP2001181090A (ja) | 1998-05-28 | 2000-11-15 | 単結晶の製造方法 |
| JP2004257712A Revoked JP2005001992A (ja) | 1998-05-28 | 2004-09-03 | 単結晶の製造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000348271A Pending JP2001181090A (ja) | 1998-05-28 | 2000-11-15 | 単結晶の製造方法 |
| JP2004257712A Revoked JP2005001992A (ja) | 1998-05-28 | 2004-09-03 | 単結晶の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6228164B1 (ja) |
| EP (1) | EP0962555B1 (ja) |
| JP (3) | JP3677169B2 (ja) |
| KR (1) | KR100313374B1 (ja) |
| DE (2) | DE19823962A1 (ja) |
| TW (1) | TW585938B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| WO2001055485A1 (fr) * | 2000-01-25 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium |
| JP2007254274A (ja) * | 2006-02-21 | 2007-10-04 | Sumco Corp | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| US7629054B2 (en) | 2006-01-19 | 2009-12-08 | Sumco Corporation | Single crystal silicon wafer for insulated gate bipolar transistors |
| US7846252B2 (en) | 2005-06-09 | 2010-12-07 | Sumco Corporation | Silicon wafer for IGBT and method for producing same |
| US8460463B2 (en) | 2008-08-28 | 2013-06-11 | Sumco Corporation | Silicon wafer and method for producing the same |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379642B1 (en) * | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
| WO1998045508A1 (en) * | 1997-04-09 | 1998-10-15 | Memc Electronic Materials, Inc. | Low defect density, vacancy dominated silicon |
| EP1035234A4 (en) * | 1997-08-26 | 2003-05-28 | Sumitomo Mitsubishi Silicon | HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD |
| CN1326518A (zh) | 1998-06-26 | 2001-12-12 | Memc电子材料有限公司 | 任意大直径无缺陷硅晶体的生长方法 |
| US6416836B1 (en) | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| DE69913731T2 (de) | 1998-10-14 | 2004-10-14 | Memc Electronic Materials, Inc. | Im wesentlichen defektfreie epitaktische siliziumscheiben |
| US6312516B2 (en) | 1998-10-14 | 2001-11-06 | Memc Electronic Materials, Inc. | Process for preparing defect free silicon crystals which allows for variability in process conditions |
| JP2000154070A (ja) * | 1998-11-16 | 2000-06-06 | Suminoe Textile Co Ltd | セラミックス三次元構造体及びその製造方法 |
| JP2001118801A (ja) * | 1999-10-18 | 2001-04-27 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハ用基板およびこれを用いた半導体装置 |
| JP3787472B2 (ja) * | 1999-11-12 | 2006-06-21 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 |
| KR100816207B1 (ko) * | 2000-09-19 | 2008-03-21 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘 |
| JP4463957B2 (ja) * | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
| US7105050B2 (en) * | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US6858307B2 (en) | 2000-11-03 | 2005-02-22 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| KR100445187B1 (ko) * | 2000-12-05 | 2004-08-18 | 주식회사 실트론 | 단결정 실리콘 잉곳 및 그 제조방법과 제조 장치 |
| EP1356139B1 (en) * | 2001-01-26 | 2006-08-09 | MEMC Electronic Materials, Inc. | Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core |
| JP2003002785A (ja) * | 2001-06-15 | 2003-01-08 | Shin Etsu Handotai Co Ltd | 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法 |
| JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| KR100445189B1 (ko) * | 2001-10-22 | 2004-08-21 | 주식회사 실트론 | 실리콘 단결정 잉곳 제조시 질소 도핑방법과 실리콘 단결정 잉곳 성장장치 및 질소도핑용 첨가제 |
| US6808781B2 (en) * | 2001-12-21 | 2004-10-26 | Memc Electronic Materials, Inc. | Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same |
| US7201800B2 (en) * | 2001-12-21 | 2007-04-10 | Memc Electronic Materials, Inc. | Process for making silicon wafers with stabilized oxygen precipitate nucleation centers |
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| US6966954B2 (en) * | 2002-10-24 | 2005-11-22 | General Electric Comany | Spall propagation properties of case-hardened M50 and M50NiL bearings |
| CN1327041C (zh) * | 2002-11-12 | 2007-07-18 | Memc电子材料有限公司 | 用于生长单晶锭的拉晶机和方法 |
| KR100766393B1 (ko) * | 2003-02-14 | 2007-10-11 | 주식회사 사무코 | 규소 웨이퍼의 제조방법 |
| JP4854917B2 (ja) * | 2003-03-18 | 2012-01-18 | 信越半導体株式会社 | Ｓｏｉウェーハ及びその製造方法 |
| US7014704B2 (en) * | 2003-06-06 | 2006-03-21 | Sumitomo Mitsubishi Silicon Corporation | Method for growing silicon single crystal |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| KR101385810B1 (ko) | 2006-05-19 | 2014-04-16 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법 |
| DE102006034786B4 (de) | 2006-07-27 | 2011-01-20 | Siltronic Ag | Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe |
| KR100901980B1 (ko) * | 2007-09-04 | 2009-06-08 | 주식회사 실트론 | 플로팅 존 공정을 이용한 웨이퍼 표면 처리방법 및 이를위한 웨이퍼 표면 처리장치 |
| DE102010007460B4 (de) * | 2010-02-10 | 2013-11-28 | Siltronic Ag | Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall |
| JP2020026376A (ja) * | 2018-08-13 | 2020-02-20 | 昭和電工株式会社 | ＳｉＣ単結晶、ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法 |
| JP7190841B2 (ja) | 2018-08-13 | 2022-12-16 | 昭和電工株式会社 | ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法 |
| EP4151782B1 (de) * | 2021-09-16 | 2024-02-21 | Siltronic AG | Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027480B1 (ja) * | 1971-07-28 | 1975-09-08 | ||
| US4591409A (en) * | 1984-05-03 | 1986-05-27 | Texas Instruments Incorporated | Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth |
| US5178720A (en) * | 1991-08-14 | 1993-01-12 | Memc Electronic Materials, Inc. | Method for controlling oxygen content of silicon crystals using a combination of cusp magnetic field and crystal and crucible rotation rates |
| JP2758093B2 (ja) * | 1991-10-07 | 1998-05-25 | 信越半導体株式会社 | 半導体ウェーハの製造方法 |
| JPH06271399A (ja) * | 1993-03-22 | 1994-09-27 | Nippon Steel Corp | 単結晶引上げ方法及びその装置 |
| DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
-
1998
- 1998-05-28 DE DE19823962A patent/DE19823962A1/de not_active Withdrawn
-
1999
- 1999-05-12 DE DE59900525T patent/DE59900525D1/de not_active Expired - Fee Related
- 1999-05-12 EP EP99108645A patent/EP0962555B1/de not_active Expired - Lifetime
- 1999-05-14 KR KR1019990017325A patent/KR100313374B1/ko not_active IP Right Cessation
- 1999-05-25 US US09/318,659 patent/US6228164B1/en not_active Expired - Fee Related
- 1999-05-26 JP JP14666899A patent/JP3677169B2/ja not_active Expired - Fee Related
- 1999-05-27 TW TW088108790A patent/TW585938B/zh not_active IP Right Cessation
-
2000
- 2000-11-15 JP JP2000348271A patent/JP2001181090A/ja active Pending
-
2004
- 2004-09-03 JP JP2004257712A patent/JP2005001992A/ja not_active Revoked
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6843847B1 (en) | 1999-11-12 | 2005-01-18 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer and production method thereof and soi wafer |
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| WO2001055485A1 (fr) * | 2000-01-25 | 2001-08-02 | Shin-Etsu Handotai Co., Ltd. | Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium |
| US6599360B2 (en) | 2000-01-25 | 2003-07-29 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer, method for determining production conditions of silicon single crystal and method for producing silicon wafer |
| KR100781728B1 (ko) * | 2000-01-25 | 2007-12-03 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법 |
| US7846252B2 (en) | 2005-06-09 | 2010-12-07 | Sumco Corporation | Silicon wafer for IGBT and method for producing same |
| US8105436B2 (en) | 2006-01-19 | 2012-01-31 | Sumco Corporation | Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same |
| US7629054B2 (en) | 2006-01-19 | 2009-12-08 | Sumco Corporation | Single crystal silicon wafer for insulated gate bipolar transistors |
| EP1881093A2 (en) | 2006-02-21 | 2008-01-23 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| EP1881093A3 (en) * | 2006-02-21 | 2011-03-23 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| JP2007254274A (ja) * | 2006-02-21 | 2007-10-04 | Sumco Corp | Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法 |
| US8617311B2 (en) | 2006-02-21 | 2013-12-31 | Sumco Corporation | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT |
| US8460463B2 (en) | 2008-08-28 | 2013-06-11 | Sumco Corporation | Silicon wafer and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3677169B2 (ja) | 2005-07-27 |
| JP2001181090A (ja) | 2001-07-03 |
| KR19990088302A (ko) | 1999-12-27 |
| DE59900525D1 (de) | 2002-01-24 |
| KR100313374B1 (ko) | 2001-11-05 |
| US6228164B1 (en) | 2001-05-08 |
| EP0962555A1 (de) | 1999-12-08 |
| TW585938B (en) | 2004-05-01 |
| JP2005001992A (ja) | 2005-01-06 |
| EP0962555B1 (de) | 2001-12-12 |
| DE19823962A1 (de) | 1999-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000007486A (ja) | 単結晶の製造方法 | |
| JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
| US6517632B2 (en) | Method of fabricating a single crystal ingot and method of fabricating a silicon wafer | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| KR101822479B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| JP3846627B2 (ja) | シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法 | |
| JP4764007B2 (ja) | ルツボの回転を利用して温度勾配を制御し単結晶シリコンを製造する方法 | |
| JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
| EP1975990A1 (en) | Method for manufacturing silicon single crystal wafer | |
| JP2016152370A (ja) | シリコンウェーハの製造方法 | |
| KR20080086896A (ko) | 실리콘 단결정 웨이퍼의 제조방법 | |
| WO2004034457A1 (ja) | アニールウェーハおよびアニールウェーハの製造方法 | |
| US7048796B2 (en) | Silicon single crystal wafer fabricating method and silicon single crystal wafer | |
| JP4710603B2 (ja) | アニールウエーハとその製造方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2001284362A (ja) | シリコンウェーハの製造方法 | |
| JP3171308B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3726622B2 (ja) | 半導体シリコンウエーハの製造方法 | |
| US7122082B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP3452042B2 (ja) | シリコンウェーハの製造方法 | |
| JP2009073684A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040707 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040816 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050126 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |