JP4038910B2 - 半導体シリコンウェーハの製造方法 - Google Patents
半導体シリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP4038910B2 JP4038910B2 JP00278599A JP278599A JP4038910B2 JP 4038910 B2 JP4038910 B2 JP 4038910B2 JP 00278599 A JP00278599 A JP 00278599A JP 278599 A JP278599 A JP 278599A JP 4038910 B2 JP4038910 B2 JP 4038910B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- grown
- wafer
- silicon wafer
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、表面COP(Crystal Originated Particle)及びウェーハ表層数μm深さのCOP源となるGrown‐in欠陥を、効果的に消滅させたシリコン単結晶ウェーハの製造方法に係り、窒素をドープしたシリコン単結晶から切り出したシリコンウェーハにおいて、水素及び/又は(and/or)不活性ガスでの熱処理による表面近傍のGrown‐in欠陥の溶け残りを、酸化性雰囲気で熱処理することにより、強制的にウェーハ表面から格子間シリコン原子を注入し、表面近傍のGrown‐in欠陥を効率良く格子間シリコン原子で埋めつくして完全に消滅させ、デバイス特性の向上を図ることを特徴とし、従来の方法と比較してより低温熱処理が可能で、より短時間で深い位置までボイドを消滅させることができ、低コスト化が可能な半導体シリコンウェーハとその製造方法に関する。
【０００２】
【従来の技術】
シリコン単結晶の製造方法には、CZ法とFZ法がある。CZ(Czochralski)法は、石英坩堝に充填したシリコン多結晶をヒーターで加熱溶融した後、この融液に種結晶を浸し、これを回転させながら上方に引き上げることによって単結晶を成長させる方法である。FZ(Floating Zone)法は、多結晶シリコンインゴットの一部を高周波で加熱溶融して溶融帯域を作り、この溶融帯域を移動させながら単結晶を成長させる方法である。
【０００３】
高集積度デバイスの基板としては、CZ法で製造したシリコン単結晶から切り出したウェーハが用いられている。CZ法で製造したシリコンウェーハには、結晶育成中に過剰に導入された点欠陥(空孔、格子間シリコン原子)から生じたgrown‐in欠陥(以降、単に欠陥と記す)が含まれている。空孔起因の欠陥が形成されるか、それとも格子間シリコン原子起因の欠陥が形成されるかは、単結晶の成長速度Vと単結晶成長時の融点から1300℃付近までの温度勾配Gの比V/Gによって決まることが知られている。
【０００４】
すなわち、V/GがOSF‐ringが結晶中心部で消滅する臨界値(以降、単に臨界値と記す)より大きい場合には、空孔が凝集して0.1μm程度の八面体を基本形とした空洞(ボイド)欠陥が形成され、V/Gが臨界値以下である場合には格子間シリコン原子が凝集して転位クラスターが形成される。
【０００５】
一般に、デバイス基板として用いられているウェーハは、ボイドが形成される条件で成長させた単結晶から切り出したウェーハである。このボイドが、研磨によってウェーハ表面に露出すると微小なピットになる。
【０００６】
このピットはレーザーパーティクルカウンターによって検出されたことからCrystal Originated Particle(COP)と呼ばれている。COPはデバイスの歩留まりを低下させることが知られており、COP密度(単位面積当たりのCOP数)を低減する必要がある。
【０００７】
また、ウェーハ表面に露出していないボイドであっても、ウェーハ表面近傍のデバイス活性層中に存在すれば、デバイスの特性を劣化させることが知られている。従って、COPだけでなく、ウェーハ表面近傍に存在するボイドの密度も低減する必要がある。
【０００８】
【発明が解決しようとする課題】
従来、CZ法による単結晶育成時にボイド欠陥の形成温度範囲(1100℃前後)を徐冷することによってボイドを低減することが行われてきたが、この方法では単位体積あたりのボイド数は減少するが、ボイドのサイズは肥大する。
【０００９】
デバイスの高集積化に伴ってパターンサイズの微細化が進み、COPやボイドのサイズが無視できなくなり、表面及びデバイス活性領域において、COPやボイドが存在しないウェーハが求められるようになった。その結果、先端デバイス用基板としては、エピタキシャルウェーハやCOPを消滅させた水素アニールウェーハが用いられている。
【００１０】
しかし、エピタキシャルウェーハはコスト的に高く、また水素・アルゴンアニールウェーハは、表面近傍の酸素が外方拡散し、酸素が未飽和となるために表面近傍のGrown‐in欠陥の内壁酸化膜が溶解し、熱平衡状態によって供給される格子間シリコン原子により、ウェーハ表面のみGrown‐in欠陥の完全な消滅が起こるが、ウェーハ表面深さ1μmの位置においてもGrown‐in欠陥の溶け残りが多数存在し、表面活性領域での完全性は不十分であり、デバイス歩留りに影響する。
【００１１】
また、表面におけるas-grown欠陥を低密度化するため、酸素濃度が4×1017atoms/cm3以上のシリコン単結晶に急速冷却を施し、加工して得られたウェーハに少なくとも1000℃で1時間の熱処理を施すか、あるいは急速冷却の代わりに少なくとも1×1014atoms/cm3以上の窒素ドーピングを行い、同様に熱処理する方法が提案(特開平10-098047)されているが、これも極表層の欠陥は低減されるが、それより深い表面活性領域での完全性は不十分であり、デバイス歩留りに影響することが懸念される。
【００１２】
この発明は、CZ法またはFZ法で成長させたシリコン単結晶からスライスしたウェーハにおいて、ウェーハ表面におけるCOPと表面から数μm深さの表層におけるCOPの発生源であって八面体ボイドからなるGrown‐in欠陥を、効率よく消滅させることが困難であるという問題の解消を目的とし、また、被処理ウェーハの性状に特定の条件を課することなく、水素や不活性ガス雰囲気(ambient)で高温熱処理する従来方法を用いてウェーハ表面とその近傍の該欠陥を完全に消減させることが可能なシリコン単結晶ウェーハとその製造方法の提供を目的としている。
【００１３】
【課題を解決するための手段】
発明者らは、水素ガス及び/または不活性ガス雰囲気で高温熱処理する方法を用い、ウェーハ表面並びにその近傍の八面体ボイドからなるGrown‐in欠陥を効果的に消滅させることが可能な熱処理について種々検討した結果、水素及び/または不活性ガス雰囲気での熱処理により、ウェーハ表面近傍の八面体ボイド(Grown‐in欠陥)の内壁酸化膜が除去され、前記熱処理後に行う酸化熱処理によって格子間シリコン原子の注入が起こり、ウェーハ表面近傍のボイド欠陥が完全消滅した半導体シリコンウェーハが得られ、目的とするGrown‐in欠陥の完全消滅が実現できることを知見した。
【００１４】
また、発明者は、上記の原理でCOPやボイドを消滅させる場合には、COPやボイドのサイズが小さい方が有利であると考え、窒素をドープしたシリコン単結晶から切り出したシリコンウェーハに上記の高温熱処理を施したところ、窒素をドープしていないウェーハよりも短時間でCOPが消滅し、さらに、水素を含む雰囲気中または不活性ガス雰囲気中で熱処理を施すことによって表面から所要深さまでのボイド欠陥の内壁酸化膜を除去した後、酸素を含む雰囲気中で熱処理を行い強制的に格子間シリコン原子を注入することにより、より短時間で深い位置、例えば10μm深さまでボイドを消滅させることが可能であることを知見し、この発明を完成した。
【００１５】
さらに、発明者らは、この発明方法を適用したシリコンウェーハ製造プロセスにおいて、熱処理にアルゴン、ヘリウムなどの不活性ガス雰囲気を採用すると、最初の高温熱処理終了後、次の酸化熱処理のためにその温度を保持するか、昇温あるいは降温しながら酸素雰囲気に置換あるいは酸素と不活性ガスとの混合ガス雰囲気へと移行させることが容易であることを知見した。
【００１６】
また、発明者らは、この発明の熱処理において、使用するウェーハは、最終の鏡面研磨されたウェーハでもよく、あるいはアルゴン雰囲気下で熱処理中にピットを生じるような熱処理炉を使用する場合は、最終研磨前の荒研磨されたウェーハ等を使用し、熱処理後に最終の鏡面研磨を施すことも可能であること、さらにはこの発明の熱処理を施す前に、予め熱酸化膜をわずかに成長させたウェーハを使用してピットが発生する温度域を、この熱酸化膜により保護させる方法も併用できることを知見した。
【００１７】
【発明の実施の形態】
この発明において、窒素をドープするのは、ボイドに対する縮小効果やCOPやボイドの消滅に要する熱処理時間の短縮効果を目的とし、かかる効果を得るには1×1013atoms/cm3以上となるなるように窒素をドープするが、高すぎると結晶引上時に多結晶化するので、5×1015atoms/cm3程度迄とするのが望ましい。
【００１８】
窒素をドープする方法としては、所要濃度の窒素をドープできるのであれば、どのような方法でもよく、原料(多結晶シリコン)中あるいはシリコン融液中への窒素化合物の混合、窒素を添加したFZシリコン結晶や表面に窒化珪素膜を形成したシリコンウェーハの原料への混合、引上炉内へ窒素あるいは窒素化合物ガスを流しながらの単結晶育成、溶融前の高温においての原料への窒素あるいは窒素化合物ガスの吹き付け、窒化物製坩堝の使用等が挙げられる。
【００１９】
この発明は、水素や不活性ガス雰囲気での高温熱処理により、八面体ボイドの内壁酸化膜は除去されたが、溶け残りとして存在しているGrown‐in欠陥を完全に消滅させることを目的とするもので、まずウェーハに水素又は不活性ガスあるいはその混合ガスによる熱処理を施すと、表面近傍のGrown‐in欠陥の消滅が起こるが、表面から深さ1μm程度の領域においても内壁酸化膜が溶解してサイズが縮小したボイドの溶け残りが残る。
【００２０】
そこで、この発明では、当該水素及び/または不活性ガスによる高温熱処理によってGrown‐in欠陥の内壁酸化膜を除去した後、酸素ガス単独または酸素と不活性ガスの混合ガス雰囲気等の熱処理で、強制的に格子間シリコン原子を注入し、表面近傍のGrown‐in欠陥を格子間シリコン原子で埋めることにより完全に消滅させる。
【００２１】
この際、酸素雰囲気の熱処理では、格子間シリコン原子が注入されて酸素析出物が抑制されることが懸念されるが、最初に水素及び/または不活性ガスによる熱処理を施しているため、ウェーハ内部で酸素析出物は充分成長しており、次の酸素雰囲気の熱処理により酸素析出物が消滅しないため、デバイスプロセスでの重金属汚染のIGによるゲッタリング効果が期待できる。また、この酸素析出物密度を制御する方法としては、熱処理炉への投入温度、投入後の保持時間、あるいは昇温速度を変更することにより制御可能である。
【００２２】
この発明による方法は、熱酸化により格子間シリコン原子を意図的に熱平衡より過剰な非平衡状態で注入させるため、得られるウェーハはその表面から10μmまでのGrown‐in欠陥フリー領域が形成される利点がある。また、この発明は、水素及び/又は不活性ガス雰囲気の熱処理によって得られる酸素外方拡散、すなわち酸素雰囲気の熱処理に比べても著しい拡散が起こる酸素外方拡散を利用して、酸素が未飽和になった領域のGrown-in欠陥の内壁酸化膜を溶解させるもので、酸素濃度などに関しても対象とするウェーハに性状的な制限が一切ないという利点がある。
【００２３】
この発明において、最初の水素及び/又は不活性ガス雰囲気の熱処理は、その最低温度が1000℃未満では八面体ボイドの内壁酸化膜が十分に除去できないか、もしくは長時間の熱処理が必要となるため、1000℃以上が好ましく、また最高温度が1350℃を越えるとスリップを防ぐことが非常に困難になり、かつ汚染問題も生じるため1350℃以下が好ましい。さらに好ましい温度範囲は1150℃から1250℃である。
【００２４】
また、水素及び/不活性ガス雰囲気の熱処理時間は、八面体ボイドの内壁酸化膜を溶解させるのに1000℃では50時間程度が必要である。この最初の高温熱処理は、好ましくは1200℃前後の温度範囲で1時間から4時間程度で行うことが望ましい。
【００２５】
次に続く酸化熱処理は、熱酸化により十分な格子間シリコン原子を注入させるためには800℃以上を必要とするが、上限温度は上記のスリップや汚染問題により1350℃以下とする。さらに好ましい温度範囲は1150℃から1250℃である。
【００２６】
また、酸化熱処理時間は、内壁酸化膜の除去されたGrown‐in欠陥を消滅させるのに800℃では50時間程度の時間を要する。望ましくは1200℃前後の温度範囲で1時間から2時間程度が望ましい。
【００２７】
さらにこの発明の応用として、この発明によるウェーハを貼り合わせSOI基板の活性側基板として利用することも可能であり、活性側の基板はこの発明の酸化時に所望の酸化膜厚まで成長させ支持基板と貼り合わせてもよく、またこの発明の熱処理後、酸化膜を除去し、所望の酸化膜厚を成長させた支持基板に貼り合せを行うか、もしくはこの発明の熱処理後に酸化膜除去、再鏡面研磨工程を追加した後、この基板あるいは支持基板に所望の酸化膜成長後、張り合わせてもよい。
【００２８】
また、この発明によるウェーハは、エピタキシャル成長用基板としても利用できる。すなわち、薄いエピタキシャル膜成長を行う場合、従来の基板では表面のCOPがエピタキシャル成長膜にも影響を及ぼすことが問題となるが、この発明による基板はかかる問題を回避することができる。
【００２９】
【実施例】
実施例1
CZ法によって育成した窒素をドープしていないシリコン単結晶と窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で15分間の熱処理を行った。
【００３０】
得られた二種類のウェーハに表面から1、3、5、7、10μmの再研磨を行い、レーザーパーティクルカウンターでCOP数を測定したところ図1の結果が得られた。この結果から、窒素ドープウェーハの方がボイドはより深い位置まで消滅することが分かる。
【００３１】
実施例2
CZ法によって育成した窒素をドープしていないシリコン単結晶と窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で5分から60分間の熱処理を行った。
【００３２】
実施例3
CZ法によって育成した窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行ったサンプルAと、水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で15分の熱処理を行った本発明サンプルBを作製した。
【００３３】
得られた二種類のウェーハに表面から1、3、5、7、10μmの再研磨を行い、レーザーパーティクルカウンターでCOP数を測定したところ図3の結果が得られた。この結果から、上記サンプルAに代表される単一熱処理(特開平10‐98047記載の熱処理)に比べて、この発明ではより深い位置までボイドが消滅することが分かる。
【００３４】
【発明の効果】
この発明によるシリコンウェーハは、窒素をドープしてCOP及びボイドのサイズを縮小し、水素及び/又は不活性ガスでの熱処理における表面近傍のCOP欠陥の溶け残りを、酸素単独または酸素と不活性ガスの混合ガス、あるいは水蒸気などの組み合わせによる酸化性雰囲気での熱処理により、強制的にウェーハ表面から格子間シリコン原子を注入して表面近傍のGrown‐in欠陥を効率良く格子間シリコン原子で埋めつくすことにより、欠陥を完全に消滅させてデバイス特性の向上を図ることが可能で、これまでの水素及びアルゴンに代表される不活性ガス雰囲気での熱処理のみでは完全に消滅させることができなかったGrown‐in欠陥を、表面から10μm程度までほぼ完全に消滅させることができ、エピタキシャルウェーハ並みの良好な特性の半導体シリコンウェーハが低コストで得られる。さらにはこの発明の熱処理を行ったウェーハでは、バルク中に重金属のゲッタリングに十分な酸素析出物が形成されており、IG効果も期待できる。
【図面の簡単な説明】
【図１】シリコンウェーハの表面からの深さとCOP数との関係を示すグラフである。
【図２】水素雰囲気熱処理後の酸素雰囲気中での熱処理時間と深さ10μmにおけるCOP数との関係を示すグラフである。
【図３】シリコンウェーハの表面からの深さとCOP数との関係を示すグラフである。
【発明の属する技術分野】
この発明は、表面COP(Crystal Originated Particle)及びウェーハ表層数μm深さのCOP源となるGrown‐in欠陥を、効果的に消滅させたシリコン単結晶ウェーハの製造方法に係り、窒素をドープしたシリコン単結晶から切り出したシリコンウェーハにおいて、水素及び/又は(and/or)不活性ガスでの熱処理による表面近傍のGrown‐in欠陥の溶け残りを、酸化性雰囲気で熱処理することにより、強制的にウェーハ表面から格子間シリコン原子を注入し、表面近傍のGrown‐in欠陥を効率良く格子間シリコン原子で埋めつくして完全に消滅させ、デバイス特性の向上を図ることを特徴とし、従来の方法と比較してより低温熱処理が可能で、より短時間で深い位置までボイドを消滅させることができ、低コスト化が可能な半導体シリコンウェーハとその製造方法に関する。
【０００２】
【従来の技術】
シリコン単結晶の製造方法には、CZ法とFZ法がある。CZ(Czochralski)法は、石英坩堝に充填したシリコン多結晶をヒーターで加熱溶融した後、この融液に種結晶を浸し、これを回転させながら上方に引き上げることによって単結晶を成長させる方法である。FZ(Floating Zone)法は、多結晶シリコンインゴットの一部を高周波で加熱溶融して溶融帯域を作り、この溶融帯域を移動させながら単結晶を成長させる方法である。
【０００３】
高集積度デバイスの基板としては、CZ法で製造したシリコン単結晶から切り出したウェーハが用いられている。CZ法で製造したシリコンウェーハには、結晶育成中に過剰に導入された点欠陥(空孔、格子間シリコン原子)から生じたgrown‐in欠陥(以降、単に欠陥と記す)が含まれている。空孔起因の欠陥が形成されるか、それとも格子間シリコン原子起因の欠陥が形成されるかは、単結晶の成長速度Vと単結晶成長時の融点から1300℃付近までの温度勾配Gの比V/Gによって決まることが知られている。
【０００４】
すなわち、V/GがOSF‐ringが結晶中心部で消滅する臨界値(以降、単に臨界値と記す)より大きい場合には、空孔が凝集して0.1μm程度の八面体を基本形とした空洞(ボイド)欠陥が形成され、V/Gが臨界値以下である場合には格子間シリコン原子が凝集して転位クラスターが形成される。
【０００５】
一般に、デバイス基板として用いられているウェーハは、ボイドが形成される条件で成長させた単結晶から切り出したウェーハである。このボイドが、研磨によってウェーハ表面に露出すると微小なピットになる。
【０００６】
このピットはレーザーパーティクルカウンターによって検出されたことからCrystal Originated Particle(COP)と呼ばれている。COPはデバイスの歩留まりを低下させることが知られており、COP密度(単位面積当たりのCOP数)を低減する必要がある。
【０００７】
また、ウェーハ表面に露出していないボイドであっても、ウェーハ表面近傍のデバイス活性層中に存在すれば、デバイスの特性を劣化させることが知られている。従って、COPだけでなく、ウェーハ表面近傍に存在するボイドの密度も低減する必要がある。
【０００８】
【発明が解決しようとする課題】
従来、CZ法による単結晶育成時にボイド欠陥の形成温度範囲(1100℃前後)を徐冷することによってボイドを低減することが行われてきたが、この方法では単位体積あたりのボイド数は減少するが、ボイドのサイズは肥大する。
【０００９】
デバイスの高集積化に伴ってパターンサイズの微細化が進み、COPやボイドのサイズが無視できなくなり、表面及びデバイス活性領域において、COPやボイドが存在しないウェーハが求められるようになった。その結果、先端デバイス用基板としては、エピタキシャルウェーハやCOPを消滅させた水素アニールウェーハが用いられている。
【００１０】
しかし、エピタキシャルウェーハはコスト的に高く、また水素・アルゴンアニールウェーハは、表面近傍の酸素が外方拡散し、酸素が未飽和となるために表面近傍のGrown‐in欠陥の内壁酸化膜が溶解し、熱平衡状態によって供給される格子間シリコン原子により、ウェーハ表面のみGrown‐in欠陥の完全な消滅が起こるが、ウェーハ表面深さ1μmの位置においてもGrown‐in欠陥の溶け残りが多数存在し、表面活性領域での完全性は不十分であり、デバイス歩留りに影響する。
【００１１】
また、表面におけるas-grown欠陥を低密度化するため、酸素濃度が4×1017atoms/cm3以上のシリコン単結晶に急速冷却を施し、加工して得られたウェーハに少なくとも1000℃で1時間の熱処理を施すか、あるいは急速冷却の代わりに少なくとも1×1014atoms/cm3以上の窒素ドーピングを行い、同様に熱処理する方法が提案(特開平10-098047)されているが、これも極表層の欠陥は低減されるが、それより深い表面活性領域での完全性は不十分であり、デバイス歩留りに影響することが懸念される。
【００１２】
この発明は、CZ法またはFZ法で成長させたシリコン単結晶からスライスしたウェーハにおいて、ウェーハ表面におけるCOPと表面から数μm深さの表層におけるCOPの発生源であって八面体ボイドからなるGrown‐in欠陥を、効率よく消滅させることが困難であるという問題の解消を目的とし、また、被処理ウェーハの性状に特定の条件を課することなく、水素や不活性ガス雰囲気(ambient)で高温熱処理する従来方法を用いてウェーハ表面とその近傍の該欠陥を完全に消減させることが可能なシリコン単結晶ウェーハとその製造方法の提供を目的としている。
【００１３】
【課題を解決するための手段】
発明者らは、水素ガス及び/または不活性ガス雰囲気で高温熱処理する方法を用い、ウェーハ表面並びにその近傍の八面体ボイドからなるGrown‐in欠陥を効果的に消滅させることが可能な熱処理について種々検討した結果、水素及び/または不活性ガス雰囲気での熱処理により、ウェーハ表面近傍の八面体ボイド(Grown‐in欠陥)の内壁酸化膜が除去され、前記熱処理後に行う酸化熱処理によって格子間シリコン原子の注入が起こり、ウェーハ表面近傍のボイド欠陥が完全消滅した半導体シリコンウェーハが得られ、目的とするGrown‐in欠陥の完全消滅が実現できることを知見した。
【００１４】
また、発明者は、上記の原理でCOPやボイドを消滅させる場合には、COPやボイドのサイズが小さい方が有利であると考え、窒素をドープしたシリコン単結晶から切り出したシリコンウェーハに上記の高温熱処理を施したところ、窒素をドープしていないウェーハよりも短時間でCOPが消滅し、さらに、水素を含む雰囲気中または不活性ガス雰囲気中で熱処理を施すことによって表面から所要深さまでのボイド欠陥の内壁酸化膜を除去した後、酸素を含む雰囲気中で熱処理を行い強制的に格子間シリコン原子を注入することにより、より短時間で深い位置、例えば10μm深さまでボイドを消滅させることが可能であることを知見し、この発明を完成した。
【００１５】
さらに、発明者らは、この発明方法を適用したシリコンウェーハ製造プロセスにおいて、熱処理にアルゴン、ヘリウムなどの不活性ガス雰囲気を採用すると、最初の高温熱処理終了後、次の酸化熱処理のためにその温度を保持するか、昇温あるいは降温しながら酸素雰囲気に置換あるいは酸素と不活性ガスとの混合ガス雰囲気へと移行させることが容易であることを知見した。
【００１６】
また、発明者らは、この発明の熱処理において、使用するウェーハは、最終の鏡面研磨されたウェーハでもよく、あるいはアルゴン雰囲気下で熱処理中にピットを生じるような熱処理炉を使用する場合は、最終研磨前の荒研磨されたウェーハ等を使用し、熱処理後に最終の鏡面研磨を施すことも可能であること、さらにはこの発明の熱処理を施す前に、予め熱酸化膜をわずかに成長させたウェーハを使用してピットが発生する温度域を、この熱酸化膜により保護させる方法も併用できることを知見した。
【００１７】
【発明の実施の形態】
この発明において、窒素をドープするのは、ボイドに対する縮小効果やCOPやボイドの消滅に要する熱処理時間の短縮効果を目的とし、かかる効果を得るには1×1013atoms/cm3以上となるなるように窒素をドープするが、高すぎると結晶引上時に多結晶化するので、5×1015atoms/cm3程度迄とするのが望ましい。
【００１８】
窒素をドープする方法としては、所要濃度の窒素をドープできるのであれば、どのような方法でもよく、原料(多結晶シリコン)中あるいはシリコン融液中への窒素化合物の混合、窒素を添加したFZシリコン結晶や表面に窒化珪素膜を形成したシリコンウェーハの原料への混合、引上炉内へ窒素あるいは窒素化合物ガスを流しながらの単結晶育成、溶融前の高温においての原料への窒素あるいは窒素化合物ガスの吹き付け、窒化物製坩堝の使用等が挙げられる。
【００１９】
この発明は、水素や不活性ガス雰囲気での高温熱処理により、八面体ボイドの内壁酸化膜は除去されたが、溶け残りとして存在しているGrown‐in欠陥を完全に消滅させることを目的とするもので、まずウェーハに水素又は不活性ガスあるいはその混合ガスによる熱処理を施すと、表面近傍のGrown‐in欠陥の消滅が起こるが、表面から深さ1μm程度の領域においても内壁酸化膜が溶解してサイズが縮小したボイドの溶け残りが残る。
【００２０】
そこで、この発明では、当該水素及び/または不活性ガスによる高温熱処理によってGrown‐in欠陥の内壁酸化膜を除去した後、酸素ガス単独または酸素と不活性ガスの混合ガス雰囲気等の熱処理で、強制的に格子間シリコン原子を注入し、表面近傍のGrown‐in欠陥を格子間シリコン原子で埋めることにより完全に消滅させる。
【００２１】
この際、酸素雰囲気の熱処理では、格子間シリコン原子が注入されて酸素析出物が抑制されることが懸念されるが、最初に水素及び/または不活性ガスによる熱処理を施しているため、ウェーハ内部で酸素析出物は充分成長しており、次の酸素雰囲気の熱処理により酸素析出物が消滅しないため、デバイスプロセスでの重金属汚染のIGによるゲッタリング効果が期待できる。また、この酸素析出物密度を制御する方法としては、熱処理炉への投入温度、投入後の保持時間、あるいは昇温速度を変更することにより制御可能である。
【００２２】
この発明による方法は、熱酸化により格子間シリコン原子を意図的に熱平衡より過剰な非平衡状態で注入させるため、得られるウェーハはその表面から10μmまでのGrown‐in欠陥フリー領域が形成される利点がある。また、この発明は、水素及び/又は不活性ガス雰囲気の熱処理によって得られる酸素外方拡散、すなわち酸素雰囲気の熱処理に比べても著しい拡散が起こる酸素外方拡散を利用して、酸素が未飽和になった領域のGrown-in欠陥の内壁酸化膜を溶解させるもので、酸素濃度などに関しても対象とするウェーハに性状的な制限が一切ないという利点がある。
【００２３】
この発明において、最初の水素及び/又は不活性ガス雰囲気の熱処理は、その最低温度が1000℃未満では八面体ボイドの内壁酸化膜が十分に除去できないか、もしくは長時間の熱処理が必要となるため、1000℃以上が好ましく、また最高温度が1350℃を越えるとスリップを防ぐことが非常に困難になり、かつ汚染問題も生じるため1350℃以下が好ましい。さらに好ましい温度範囲は1150℃から1250℃である。
【００２４】
また、水素及び/不活性ガス雰囲気の熱処理時間は、八面体ボイドの内壁酸化膜を溶解させるのに1000℃では50時間程度が必要である。この最初の高温熱処理は、好ましくは1200℃前後の温度範囲で1時間から4時間程度で行うことが望ましい。
【００２５】
次に続く酸化熱処理は、熱酸化により十分な格子間シリコン原子を注入させるためには800℃以上を必要とするが、上限温度は上記のスリップや汚染問題により1350℃以下とする。さらに好ましい温度範囲は1150℃から1250℃である。
【００２６】
また、酸化熱処理時間は、内壁酸化膜の除去されたGrown‐in欠陥を消滅させるのに800℃では50時間程度の時間を要する。望ましくは1200℃前後の温度範囲で1時間から2時間程度が望ましい。
【００２７】
さらにこの発明の応用として、この発明によるウェーハを貼り合わせSOI基板の活性側基板として利用することも可能であり、活性側の基板はこの発明の酸化時に所望の酸化膜厚まで成長させ支持基板と貼り合わせてもよく、またこの発明の熱処理後、酸化膜を除去し、所望の酸化膜厚を成長させた支持基板に貼り合せを行うか、もしくはこの発明の熱処理後に酸化膜除去、再鏡面研磨工程を追加した後、この基板あるいは支持基板に所望の酸化膜成長後、張り合わせてもよい。
【００２８】
また、この発明によるウェーハは、エピタキシャル成長用基板としても利用できる。すなわち、薄いエピタキシャル膜成長を行う場合、従来の基板では表面のCOPがエピタキシャル成長膜にも影響を及ぼすことが問題となるが、この発明による基板はかかる問題を回避することができる。
【００２９】
【実施例】
実施例1
CZ法によって育成した窒素をドープしていないシリコン単結晶と窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で15分間の熱処理を行った。
【００３０】
得られた二種類のウェーハに表面から1、3、5、7、10μmの再研磨を行い、レーザーパーティクルカウンターでCOP数を測定したところ図1の結果が得られた。この結果から、窒素ドープウェーハの方がボイドはより深い位置まで消滅することが分かる。
【００３１】
実施例2
CZ法によって育成した窒素をドープしていないシリコン単結晶と窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で5分から60分間の熱処理を行った。
【００３２】
実施例3
CZ法によって育成した窒素濃度1×1014atoms/cm3のシリコン単結晶から切り出したウェーハに対して水素雰囲気中1200℃で1時間の熱処理を行ったサンプルAと、水素雰囲気中1200℃で1時間の熱処理を行った後、酸素雰囲気中1200℃で15分の熱処理を行った本発明サンプルBを作製した。
【００３３】
得られた二種類のウェーハに表面から1、3、5、7、10μmの再研磨を行い、レーザーパーティクルカウンターでCOP数を測定したところ図3の結果が得られた。この結果から、上記サンプルAに代表される単一熱処理(特開平10‐98047記載の熱処理)に比べて、この発明ではより深い位置までボイドが消滅することが分かる。
【００３４】
【発明の効果】
この発明によるシリコンウェーハは、窒素をドープしてCOP及びボイドのサイズを縮小し、水素及び/又は不活性ガスでの熱処理における表面近傍のCOP欠陥の溶け残りを、酸素単独または酸素と不活性ガスの混合ガス、あるいは水蒸気などの組み合わせによる酸化性雰囲気での熱処理により、強制的にウェーハ表面から格子間シリコン原子を注入して表面近傍のGrown‐in欠陥を効率良く格子間シリコン原子で埋めつくすことにより、欠陥を完全に消滅させてデバイス特性の向上を図ることが可能で、これまでの水素及びアルゴンに代表される不活性ガス雰囲気での熱処理のみでは完全に消滅させることができなかったGrown‐in欠陥を、表面から10μm程度までほぼ完全に消滅させることができ、エピタキシャルウェーハ並みの良好な特性の半導体シリコンウェーハが低コストで得られる。さらにはこの発明の熱処理を行ったウェーハでは、バルク中に重金属のゲッタリングに十分な酸素析出物が形成されており、IG効果も期待できる。
【図面の簡単な説明】
【図１】シリコンウェーハの表面からの深さとCOP数との関係を示すグラフである。
【図２】水素雰囲気熱処理後の酸素雰囲気中での熱処理時間と深さ10μmにおけるCOP数との関係を示すグラフである。
【図３】シリコンウェーハの表面からの深さとCOP数との関係を示すグラフである。
Claims (5)
- 窒素をドープしたシリコン単結晶から切り出したシリコンウェーハに、水素及び／または不活性ガス雰囲気下で１０００℃以上１３５０℃以下の温度で５０時間以下の熱処理を施し、ボイド欠陥(Grown-in欠陥)の内壁酸化膜を除去した後、８００℃以上１３５０℃以下の温度範囲で５０時間以下の酸化熱処理を行い強制的に格子間シリコン原子を注入させることにより、Grown-in欠陥を少なくとも表面から１０μｍまで消滅させる半導体シリコンウェーハの製造方法。
- 請求項１において、シリコン単結晶中の窒素濃度は１×１０１３ａｔｏｍｓ／ｃｍ３以上である半導体シリコンウェーハの製造方法。
- 請求項１において、水素を含む雰囲気中での熱処理後、不活性ガスに置換してから連続して酸素を含む雰囲気中で熱処理を行う半導体シリコンウェーハの製造方法。
- 請求項１において、不活性ガス雰囲気中での熱処理後、その熱処理直後に、連続して酸素を含む雰囲気中で熱処理を行う半導体シリコンウェーハの製造方法。
- 請求項１において、水素を含む雰囲気中または不活性ガス雰囲気中での熱処理を行った後に、ウェーハを一旦熱処理炉の外に取り出し、酸素を含む雰囲気中で熱処理を行う半導体シリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00278599A JP4038910B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体シリコンウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00278599A JP4038910B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体シリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000203999A JP2000203999A (ja) | 2000-07-25 |
| JP4038910B2 true JP4038910B2 (ja) | 2008-01-30 |
Family
ID=11539015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00278599A Expired - Fee Related JP4038910B2 (ja) | 1999-01-08 | 1999-01-08 | 半導体シリコンウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4038910B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601383B2 (ja) | 1999-11-25 | 2004-12-15 | 信越半導体株式会社 | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
| JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
| JP4822582B2 (ja) * | 2000-12-22 | 2011-11-24 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | ボロンドープされたシリコンウエハの熱処理方法 |
| JP2003002785A (ja) * | 2001-06-15 | 2003-01-08 | Shin Etsu Handotai Co Ltd | 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法 |
| DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
-
1999
- 1999-01-08 JP JP00278599A patent/JP4038910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000203999A (ja) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5239155B2 (ja) | シリコンウエーハの製造方法 | |
| JP6210125B2 (ja) | シリコン単結晶ウェーハ | |
| US8476149B2 (en) | Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process | |
| KR101076493B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| TWI553173B (zh) | An annealing wafer, an annealing wafer, and a method of manufacturing the device | |
| CN107210223B (zh) | 硅晶圆的制造方法 | |
| US20060189169A1 (en) | Method for heat treatment of silicon wafers | |
| JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JP5278324B2 (ja) | Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法 | |
| JP2003297839A (ja) | シリコンウエーハの熱処理方法 | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| JP4038910B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| JP4605626B2 (ja) | シリコンウェーハの製造方法 | |
| JP5944643B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP5590644B2 (ja) | シリコンウェーハの熱処理方法 | |
| US7067005B2 (en) | Silicon wafer production process and silicon wafer | |
| KR101472183B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JP5997552B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP5427636B2 (ja) | シリコンウェーハの熱処理方法 | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| JP3903655B2 (ja) | シリコンウェーハのｉｇ処理法 | |
| WO2005053010A1 (ja) | アニールウエーハ及びアニールウエーハの製造方法 | |
| JP2016195211A (ja) | シリコンウェーハの製造方法 | |
| JP3726622B2 (ja) | 半導体シリコンウエーハの製造方法 | |
| ITMI20011120A1 (it) | Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040721 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |