CN107210223B - 硅晶圆的制造方法 - Google Patents

硅晶圆的制造方法 Download PDF

Info

Publication number
CN107210223B
CN107210223B CN201680006293.1A CN201680006293A CN107210223B CN 107210223 B CN107210223 B CN 107210223B CN 201680006293 A CN201680006293 A CN 201680006293A CN 107210223 B CN107210223 B CN 107210223B
Authority
CN
China
Prior art keywords
silicon wafer
temperature
processed
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680006293.1A
Other languages
English (en)
Other versions
CN107210223A (zh
Inventor
铃木克佳
竹野博
江原幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN107210223A publication Critical patent/CN107210223A/zh
Application granted granted Critical
Publication of CN107210223B publication Critical patent/CN107210223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种硅晶圆的制造方法，透过施加热处理于一被处理硅晶圆，而制造于表层具有无缺陷区域的硅晶圆，制造方法包含：步骤A，透过自上方加热被处理硅晶圆的第一热源，而仅对被处理硅晶圆的上侧的表层以1300℃以上且硅的熔点以下的温度，进行0.01msec以上且100msec以下的第一急速热处理；以及步骤B，透过加热被处理硅晶圆的第二热源所进行的第二急速热处理，而对被处理硅晶圆以1100℃以上且不超过1300℃的温度维持1秒以上且100秒以下，并以30℃/sec以上且150℃/sec以下的降温速度降温。由此，能够于块体能够形成高密度的BMD，TDDB特性良好的单晶硅晶圆。

Description

硅晶圆的制造方法
技术领域
本发明涉及一种单晶硅晶圆的制造方法，其中该硅晶圆的氧化层耐压较高，且晶圆内部能够形成高密度的氧析出物。
背景技术
作为半导体装置的材料的单晶硅晶圆(以下亦称作硅晶圆)，一般能够透过以柴可斯基法(Czochralski Method：以下亦称作CZ法)以使单晶硅成长，将所得到的单晶硅进行切断、研磨等的加工步骤以制作。
如此以CZ法所育成的单晶硅，在受到热氧化处理(例如1100℃×2小时)有可能产生以环状产生的氧化感生堆积缺陷(Oxidation induced Stacking Fault,OSF)。OSF以外亦逐渐发现有于育成结晶时所形成的，对装置性能有不良影响的细微缺陷(以下亦称作原生缺陷)。
在此，近年揭露有一种单晶的制造方法，用以得到尽可能减少此些缺陷的晶圆(例如请参照专利文献1)。
图4是显示以专利文献1中所揭露的方法中单晶育成时的提拉速率为V(mm/min)，且自硅的熔点至1350℃的温度范围中提拉轴方向的结晶内温度分配的平均值为G(℃/mm)时，使V/G变化而育成单晶时的提拉速率与缺陷产生分布的关系。
一般而言，众所周知，单晶内的温度分布G是依存于CZ炉内的构造(以下称作热区)，即使改变提拉速率其分布亦几乎不变。因此，在同一构造的CZ炉的情况中，V/G仅对应于提拉速率的变化。即V与V/G为接近成正比的关系。因此图4的纵轴使用提拉速率V。
于V为相对高速的区域中，于结晶径全区域存在有集合了被称为晶格空位(Vacancy：以下称为Va)的空孔型点缺陷的结晶原生缺陷(crystal originated particle：COP)及被称为流动图案缺陷(Flow pattern defect：FPD)的空孔型原生缺陷，被称为V-Rich区域。
并且，若是V稍微变得较慢，则OSF自结晶周边呈环状而产生，随着V的降低OSF向着中心收缩，OSF进而在结晶中心消灭。
若是V进一步变慢，则存在有Va及被称为缺陷硅(interstitial silicon：以下称为I)的间隙型的点缺陷的过剩或不足的状况较少的中性(Netrual：以下称为N)区域。已经发现，此N区域虽然有Va及I的偏差，但由于在饱和浓度以下，因此作为缺陷者并不存在，或是以现有的缺陷检测方法不能确认缺陷的存在。此N区域分为Va为多数的Nv区域及I为多数的Ni区域。
若是V更进一步变慢，则I将变得过饱和，结果被认为是集合了I的差排环的L/D(Large Dislocation：间隙间差排环的略称，亦写作LSEPD、LEPD等)的缺陷为低密度存在，被称为I-rich区域。
当存在于V-rich区域、OSF区域及I-rich区域的原生缺陷出现于晶圆表面，则在形成装置的金属氧化物半导体(Metal oxide semiconductor：MOS)结构时会使氧化膜的耐压降低等，给予装置特性不良的影响，因此期望晶圆表层不存在有如此缺陷。
另外，硅晶圆通常在过饱和状态含有约7至10×1017atoms/cm3(使用日本电子情报技术产业协会(JEITA)的换算系数)的氧分子。因此，硅晶圆中存在有多量的原生氧析出核，当装置制程等施以热处理，则硅晶圆内的过饱和氧分子将作为氧析出物而析出，或是原生的氧析出核成长而表面化。如此的氧析出物被称做块体微缺陷(Bulk micro defect：BMD)。
已知此BMD若是存在于装置活性区域以外的块体，则虽然能够发挥作为捕捉混入装置制程中的金属杂质的去疵点的功能，但若发生在装置活性区域的硅晶圆表面，则会带给接面漏电流等的装置特性不良影响。因此，于硅晶圆的制造中，追求在晶圆的块体中形成BMD的同时，在装置活性区域的晶圆表面附近具有不存在有BMD及原生缺陷的无缺陷区域(Denuded zone：以下亦称DZ层)的晶圆。
近年来对于此些要求，在专利文献1中提出：自不存在有Va及I的凝聚体的N区域的单结晶切出，全表面由N区域所构成的硅晶圆进行RTA处理(Rapid thermal annealing：急速加热、急速冷却处理)的方法。另外，RTA处理亦称为RTP处理(Rapid thermal process)。此RTA处理将硅晶圆于N2或是NH3等的氮化物形成氛围，或是此些气体与Ar、H2等非氮化物形成氛围的混合气体氛围中，以例如50℃/sec的升温速度自室温急速升温，在1200℃的温度维持约数十秒的加热后，以例如50℃/sec的降温速度急速冷却为特征的热处理方法。
关于透过于RTA处理后进行氧析出热处理形成BMD的机制，详细记述于专利文献1及专利文献2。
此处简单说明关于BMD的形成机制。
首先，于RTA处理中，例如在N2氛围中于1200℃的高温保持中自晶圆表面发生Va的注入，自1200℃至700℃的温度范围以例如5℃/sec的降温速度冷却之间发生由于Va的扩散所致的再分布及与I的消灭。结果，在块体中成为Va不均匀分布的状态。
如此状态的晶圆以例如800℃进行热处理，则虽然于高Va浓度的区域中氧分子急速群集化，但在低Va浓度的区域则不发生氧分子的群集化。
此状态下，接着以例如1000℃进行一定时间的热处理，则群集化的氧分子成长而形成BMD。如此于RTA处理后的硅晶圆施加氧析出热处理，则会依据以RTA处理所形成的浓度分布，形成于晶圆的深度的方向具有分布的BMD。
因此，通过控制RTA处理的氛围及最高温度，维持时间等的条件而进行处理，于硅晶圆形成期望的Va浓度分布，于之后所得的硅晶圆进行氧析出热处理，以制造具有期望的深度方向的BMD分布的硅晶圆。
又专利文献3中，揭露有若于氧气氛围中进行RTA处理则于表面形成氧化膜，而由于I自氧化膜界面注入而BMD的形成受到抑制。如此，RTA处理通过氛围气体、最高维持温度等条件，能够促进BMD形成，亦能反过来抑制BMD形成。如此的RTA处理由于为在极短时间内退火，因此几乎不发生氧的向外扩散，几乎能无视表层的氧浓度降低。
专利文献1中，虽然认为由于作为材料的硅晶圆中不存在有原生缺陷，即使进行RTA处理也没有问题，但准备全平面为N区域的硅晶圆而进行RTA处理后，若测定表示氧化膜的长期信赖性的时依性介电层崩溃(Time dependent dielectric breakdown：TDDB)，则会有虽然为硅晶圆的Nv区域中氧化膜信赖性的一零时介电层崩溃(time zero dielectricbreakdown：TZDB)几乎不降低，但TDDB特性却可能降低的异常。
又于专利文献4提出有于以全平面N区域所构成的硅晶圆施加1300℃以上的高温RTA处理的方法。此方法中，由于为高温度而能够使成为TDDB特性劣化的原因的大体积的氧析出物溶解，而能够得到良好的TDDB特性。又能够制造具有伴随Va的扩散的BMD分布的硅晶圆。但是，由于用以支承RTA处理装置内的晶圆的接脚与硅晶圆的温差大而在接脚周围产生强大应力，而可能发生滑移的异常。
又专利文献5中，揭露有于表层形成DZ层的其他方法。此透过将光脉冲自晶圆表面照射约1至5秒而将表面加热至约1000℃，晶圆的内面固定于散热片而维持未满900℃的温度，以使温度分布自晶圆表面向内面减少，而在表面附近形成DZ层的方法。但是，如此的方法，由于有必要将晶圆的内面接触散热片，因此接触部分容易发生伤痕或污损，具有可能受到来自散热片构件的污染的问题。
〔现有技术文献〕
专利文献1：日本特开2001-203210号公报
专利文献2：日本特表2001-503009号公报
专利文献3：日本特开2003-297839号公报
专利文献4：日本特开2012-175023号公报
专利文献5：日本特表2001-517871号公报
发明内容
本发明鉴于前述问题，提供一种硅晶圆的制造方法，透过以氧析出热处理等而于晶圆的块体区域形成BMD而赋予高去疵特性的同时，仅于晶圆表层使于育成单晶阶段所形成的原生缺陷及氧析出核消灭，而能够制造TDDB特性良好的单晶硅晶圆。
为了达成前述目的，本发明提供一种硅晶圆的制造方法，透过施加热处理于一被处理硅晶圆，而制造于表层具有无缺陷区域的硅晶圆，该制造方法包含：步骤A，透过自上方加热该被处理硅晶圆的第一热源，而仅对该被处理硅晶圆的上侧的表层以1300℃以上且硅的熔点以下的温度，进行0.01msec以上且100msec以下的第一急速热处理；以及步骤B，透过加热该被处理硅晶圆的第二热源所进行的第二急速热处理，而对该被处理硅晶圆以1100℃以上且不超过1300℃的温度维持1秒以上且100秒以下，并以30℃/sec以上且150℃/sec以下的降温速度降温。
依据如此的制造方法，透过由第一热源所进行的步骤A仅使表层的原生缺陷及氧析出核溶解而实现良好的TDDB特性的同时，能够透过由第二热源所进行的步骤B使块体中的空孔冻结。因此，能够透过氧析出热处理等，于块体区域形成高密度的BMD。
又能够于进行该步骤B中进行该步骤A，且于该步骤B中透过该第二热源而将该被处理硅晶圆自下方加热。
依据如此的制造方法，能够将使用于晶圆的急速热处理的装置合一而为简便。又由于步骤A在晶圆透过步骤B而维持于加热中进行，因此能够以该步骤A将表层更确实地加热至1300℃以上。
另一方面，该步骤A及该步骤B亦能够分别进行。
依据如此的制造方法，能够以步骤A及步骤B改变加热氛围。
又做为该第一热源以使用氙气灯为佳。
透过使用如此的热源作为第一热源，能够更简单而快速地加热到1300℃以上的高温，又能够将晶圆的表层的面内方向均匀地加热。
又作为该第二热源以使用卤素灯为佳。
透过使用如此的热源作为第二热源，能够更简单地进行第二急速热处理。
又以该被处理硅晶圆为自透过柴可斯基法所育成的氧浓度在7ppma以上20ppma以下的单晶硅铸块所切出为佳。
若为如此的被处理硅晶圆，则将不会有氧析出核的量过多，或体积过大，而能更确实地使表层的氧析出核消灭。又通过第一急速热处理及第二急速热处理形成DZ层后，氧以装置制程的热处理而简单地再析出，有效率地防止于先形成的DZ层产生新的BMD。另一方面，于块体区域，能够充分使氧析出核成长而形成具有去疵能力的BMD。
又以该被处理硅晶圆为自透过柴可思基法所育成的氮浓度在1×1011至1×1015atoms/cm3的单晶硅铸块所切出为佳。
若为如此的被处理硅晶圆，则能够使原生缺陷的体积缩小，因此能够较不进行氮参杂时更确实地使表层区域的缺陷消灭而得到高氧化膜耐压。又透过含有氮，能够增加晶圆的强度，适当的防止热处理时的滑移。进一步由于促进BMD的形成，能够增加BMD的控制范围。
又以该被处理硅晶圆为自透过柴可思基法所育成的碳浓度在1×1016至1×1017atoms/cm3的单晶硅铸块所切出为佳。
若为如此的被处理硅晶圆，则较容易在仅于表层的热处理的第一急速热处理、及第二急速热处理后，以于装置制程的热处理，于块体区域形成BMD，而能够形成去疵能力更高的装置。进一步能够有效抑制滑移的发生。
又以该被处理硅晶圆为自透过柴可思基法所育成的半径方向全平面为N区域的单晶硅铸块所切出为佳。
如此的硅晶圆中，由于不存在有诸如COP及OSF核的原生缺陷，仅存在有能够使其以较该原生缺陷低温/短时间而消灭的氧析出核，而能够得到良好的TDDB特性。
依据本发明的硅晶圆的制造方法。能够制造氧化膜耐压高，且透过氧析出热处理等，能够于块体中形成高密度BMD的单晶硅晶圆。又本发明中，不需要如同例如前述的已知方法，在加热时使内面接触散热片，能提供污染及伤痕较少，装置特性更高的硅晶圆。
附图说明
图1是显示本发明的硅晶圆的制造方法的顺序的一例的流程图。
图2是显示能够使用于本发明的硅晶圆的制造方法的单晶提拉装置的一例的概略图。
图3是显示能够使用于本发明的硅晶圆的制造方法的热处理装置的一例的概略图。
图4是说明相对于提拉速率的结晶缺陷的变化状况的说明图。
图5是显示实施例及比较例1、2中TDDB的测定结果，(a)为实施例、(b)为比较例1、(c)为比较例2的测定结果。
具体实施方式
以下更详细的说明本发明。
如同前述，硅晶圆的制造中，伴随着晶圆的块体区域形成成为去疵部位的BMD，有提高氧化膜耐压的必要。
为了得到氧化膜耐压良好，具有高BMD密度的硅晶圆，作为已知方法，列举有例如通过高温RTA处理的方法。例如透过专利文献4所揭露的方法，可知施加1300℃以上的高温RTA处理的方法。此方法中，由于能够使成为使氧化膜耐压劣化的原因的大体积的氧析出物溶解，而能得到良好的氧化膜耐压。又能够透过Va的注入形成更高密度的BMD。
但是，本申请的发明人经过精心研讨，发现专利文献4所揭露的方法，由于RTA处理的温度高而有可能发生滑移。经过进一步精心研讨，发现1200℃以下的RTA处理虽不会发生滑移，但得不到高氧化膜耐压。
本申请的发明人经反复研讨前述问题，认为进行二种类的急速热处理，特别是透过将表层及块体以相异的温度加热，能够解决此些问题，而完成了本发明。
以下虽参照图式说明关于本发明的硅晶圆的制造方法，但本发明并非限定于此。
图1是显示本发明的硅晶圆的制造方法的顺序的一例的流程图。
首先说明实施顺序的整体流程。首先，进行被处理硅晶圆的准备。此处所准备的硅晶圆虽无特别限定，但能够预先决定处理的硅晶圆的质量以透过本发明的制造方法而容易得到预期质量的硅晶圆。
如同前述，作为将被处理硅晶圆成为预期的质量(BMD及原生缺陷等)的方法，例如可列举于透过柴可斯基法提拉作为被处理硅晶圆的基础的单晶硅铸块时调节各条件。
接着，如图1所示，透过对此得到的被处理硅晶圆施加热处理，制造表面具有无缺陷区域且能够赋予去疵能力的硅晶圆。本发明的硅晶圆的制造方法中，至少进行以下所示的步骤A及步骤B。步骤A是将被处理硅晶圆透过自上方加热的第一热源，仅将被处理硅晶圆的上侧表层以1300℃以上、硅的熔点以下的温度进行0.01msec以上、100msec以下的第一急速热处理。步骤B是为透过通过将被处理硅晶圆加热的第二热源所进行的第二急速热处理，将被处理硅晶圆以1100℃以上、未满1300℃的温度维持1秒以上、100秒以下，并以30℃/sec以上、150℃/sec以下的降温速度降温的步骤。透过进行如此的步骤A及步骤B，能够将被处理硅晶圆的表层无缺陷化。因此，依据本发明，能够制造高氧化膜耐压，块体中能够形成高密度BMD的硅晶圆。
前述的步骤A能够在步骤B进行中进行。例如步骤A能够在步骤B中的该温度维持中进行。若如此，则能够更加确实地以步骤A将表层加温至1300℃。此状况下，步骤B中透过第二热源将被处理硅晶圆自下方加热。
又此些步骤A及步骤B亦能够分别进行，此状况下，步骤A及步骤B的顺序并无特别限定。
在此，分别举例说明能够制造切出被处理硅晶圆的单晶硅的装置及能够对被处理硅晶圆施加热处理的装置。
图2是显示能够使用于本发明的硅晶圆的制造方法的单晶提拉装置的一例的概略图。透过柴可斯基法拉起单晶硅时，能够使用例如图2的单晶提拉装置。如图2所示，此单晶提拉装置1，具有提拉室2、设置于提拉室2中的坩埚3、配置于坩埚3周围的加热器4、用以使坩埚3旋转的坩埚支承轴5及其旋转机构(图中未显示)、用以支承硅晶种6的晶种夹7、用以拉起晶种夹7的钢线8及用以旋转或卷取钢线8的卷取机构(图未示)而构成。又加热器4的外侧周围配置有隔热材9。单晶硅10通过钢线8自原料的熔融硅11中拉起。
接着叙述用以对通过如前述的单晶提拉装置所提拉的单晶10所切出的硅晶圆施加热处理的装置。图3是显示能够使用于本发明的硅晶圆的制造方法的热处理装置的一例的概略图。图3所示的热处理装置(以下亦称为FLA装置)设成具有由石英所构成的腔部12，并于此腔部12内对硅晶圆19热处理。
又图3所示的FLA装置中，第一急速热处理是通过配置于腔部上部的氙闪光灯(氙气灯)13以进行。第二急速热处理是通过配置于腔部下部的卤素灯14以进行。此状况下，第一急速热处理为极短时间的闪光灯退火(Flash lamp annealing：FLA，急速升降温热处理)。因此，依据显示于图3的FLA装置，于第二急速热处理中(特别是RTA的高温维持中)能够进行为第一急速热处理的FLA。另外，第一热源、第二热源、第一急速热处理及第二急速热处理并不限定于此，亦能够分别进行。
于自动挡门15设置有构成为通过闸阀而能够开关的图中未显示的晶圆插入口。并且，硅晶圆19配置于形成于石英托盘16的支承部17上。又腔部12设置有图中未显示的温度测定用特殊窗口，透过设置于腔部12的外部的高温计18，而能够经过该特殊窗口测定硅晶圆19的温度。如此，前述的单晶提拉装置、热处理装置任一皆可为与已知相同之物，特别是，其构造并不予限制。
以下进一步详述关于图1的流程图的各步骤。如同前述，首先准备被处理硅晶圆。本发明的制造方法中的第一急速热处理中，为了如同后述，仅将此被处理硅晶圆的上侧的表层加热而消去原生缺陷，可以在被处理硅晶圆的准备阶段便决定其质量以能够在低温、短时间内消去缺陷。
例如使用图2所示的单晶提拉装置1提拉单晶硅时，能够透过使提拉速率V变化以调整V/G(亦可透过通过改变热区而改变G以调整V/G)，使提拉的单晶成为半径方向全表面为N区域的单晶。当然，能够使自其切出的硅晶圆成为半径方向全表面为N区域，且不存在有原生缺陷之物。
此N区域的硅晶圆成为仅存在有氧析出核，由于氧析出核能够以相对低温的热处理使其消灭，因此能够进一步减低形成DZ层所需的成本及处理时间。此亦有减低污染及抑制滑移发生的效果。
此处，以此单晶硅中的氧浓度在7ppma以上20ppma以下为佳。如此，若氧浓度在7ppma以上，则单晶及自其切出的硅晶圆中适度存在有长入型的氧析出核，因此氧析出核能够于装置制程中的热处理成长而形成BMD，而具备去疵能力。
并且，氧浓度在20ppma以下，因此长晶时形成的原生缺陷及氧析出核的体积不会变得大于所须，能够更确实地使氧析出核消灭。又由于原本的氧的过饱和度不会过大，因此若透过第一急速热处理使表层的氧析出核消灭，则即使于装置制程施加热处理，亦能够有效防止氧再析出而于表面出现BMD的状况。
如此，氧浓度以于通常的装置热处理中不形成新的氧析出核的前述范围为佳。较佳为15ppma以下。
又以氮浓度在1×1011至1×1015atoms/cm3的单晶硅为佳。如此，由于透过含有前述的浓度的氮，能够使原生缺陷的体积为小，因此能够较未参杂氮的状况更确实地使表层的缺陷消灭而为有效。又已知透过使其含有氮，BMD的形成会被促进及晶圆的机械强度会被增强，亦具有伴随着能够抑制热处理时的滑移发生而能够增加块体中的BMD的控制范围的优点。
并且，以碳浓度在1×1016至1×1017atoms/cm3的单晶硅为佳。如此，已知若使单晶硅含有前述浓度的炭，则有利于在装置制程的热处理使BMD变得较容易形成。又氧能够在滑移等差排固定时作为碳的催化剂发挥功效，抑制滑移。
另外，此些的浓度调整能够利用与已知相同的方法以进行。例如若是氮浓度，则能够于柴可斯基法中将参杂氮的硅晶圆等投入坩埚内的原料而调整其浓度。
又如同前述，以半径方向全平面为N区域的单晶硅为佳。自如此的N区域单晶铸块切出的硅晶圆中，不存在有诸如COP及OSF核的原生缺陷，仅存在有能够以较该原生缺陷低温消灭的氧析出核。因此，于使表层无缺陷化的本发明中，有效地减低热处理的成本。又由于能够以较低温进行处理因此也有利于减低污染及滑移。
将如此调整原生缺陷及氧浓度等而被提拉的单晶硅切割，而能够将此作为被处理硅晶圆使用。
接着，对如此而得到的被处理硅晶圆施加包含步骤A及步骤B的热处理。步骤A、B为急速热处理。步骤A及步骤B中的急速热处理条件虽系如同前述，以下进一步详细说明。通过进行步骤A，能够使成为TDDB特性劣化原因的大体积的氧析出物溶解。此时，由于为1300℃以上的加热时间极短，因此内面侧(晶圆的下侧)的温度上升少，而能够抑止滑移的发生。透过以上述的条件进行步骤B，能够在晶圆的块体中冻结空孔，结果能够得到高BMD密度。
此时，透过分别准备具有第一热源的装置及具有第二热源的装置，能够分别进行步骤A及步骤B。此状况下，能够在步骤A及步骤B改变加热氛围。又透过准备具有第一热源及第二热源的装置，例如图3所示的FLA装置，能够在步骤B进行中进行步骤A。此状况下，能够将使用于晶圆的制造的装置合为一个。
此时作为第一热源，虽能使用激光退火装置等，但以使用封入氙气等稀有气体的闪光灯，特别是使用氙闪光灯为佳。此状况下，能够通过如同后述的1300℃以上的温度简单地加热，并能够对晶圆的面内全方向均匀地加热。
又作为以第二热源，能够使用卤素灯，由此能够简单地进行第二急速热处理。
此处，第一热源的加热温度(特别是加热中的最高温度)，设定为1300℃以上，硅的熔点以下(1412℃)。在第一热源的加热温度为未满1300℃的状况下，无法使表层的原生缺陷及氧析出核被充分溶解。第一热源的加热温度若是超过硅的熔点，则被处理硅晶圆有变形的可能。
又以第一热源加热的时间(闪光灯退火的步骤A中的全照射时间)设定为0.01msec以上、100msec以下。第一热源的加热时间未满0.01msec的状况下，无法使晶圆上侧(表侧)的表层的原生缺陷及氧析出核充分溶解。又第一热源的加热时间若超过100msec，则有发生滑移的可能。另外，第一热源的加热时间，为了避免晶圆内面的升温，特别以为20msec以下为佳。
又以第二热源加热的温度，设定为1100℃以上、未满1300℃。以第二热源加热的温度若未满1100℃，则无法注入Va而变得无法使BMD密度较热处理前更高。又以第二热源加热的温度若在1300℃以上，则于晶圆将发生滑移。另外第二热源的加热温度，为了以高密度形成BMD，特别以1150℃以上为佳。
以第二热源加热的时间，设定为1秒以上、100秒以下。第二热源的加热时间未满1秒的状况下，无法使于提拉铸块的阶段所形成的氧析出核成长。第二热源的加热时间若超过100秒则生产性将降低。
第二急速热处理中的降温速度，设定为30℃/sec以上、150℃/sec以下。在进行急速降温时的降温速度未满30℃/sec的状况下，无法使晶圆中的空孔冻结，而无法以高密度形成BMD。又降温速度快于150℃/sec的状况下，有由于急速冷却而发生滑移的状况。
另外，第二急速热处理中的升温速度，能够为例如30℃/sec以上、70℃/sec以下。
透过以前述条件进行热处理，能够得到TDDB的良率在例如90％以上，且以装置热处理等形成得到高密度BMD的晶圆。
又，能够将第一急速热处理及第二急速热处理，于氩、氢、氦或者彼等的混合气体的非氧化性氛围中进行。如此将第一急速热处理(表层区域的热处理)及第二急速热处理于非氧化性氛围中进行的状况下，由于表面的氧的平衡浓度较氧化性氛围低，因此氧的向外扩散将变得有效率。结果，能够降低表面周边的氧浓度而较早成为固溶限以下，因此氧析出核及原生缺陷变得更容易消灭，故能够追求特别是在极表层的质量的提升。又第一急速热处理及第二急速热处理中热处理氛围为氢的状况下，由于透过还原作用进一步使氧析出物所致的缺陷容易溶解，故能够进一步追求表面质量的提升。
又，能够将第一急速热处理及第二急速热处理，于包含氮、氨的氮化膜形成氛围中进行。如此将第一急速热处理及第二急速热处理于氮化膜形成氛围中进行的状况下，已知如专利文献2所记载，空孔会效率良好地注入于晶圆内部，而注入的空孔会促进氧析出。如此透过注入空孔而促进氧析出的同时，进一步抑制加热中原生氧析出核的消灭。即，相较于非以如此的氮化膜形成氛围，而是不伴随有空孔注入的氛围加热的状况，能够防止DZ层的宽度扩大至必须的宽度以上，使其狭窄。若是DZ层狭窄，具有BMD的块体接近装置区域，则装置过程中混入的金属杂质到达系为去疵部分的BMD为止的扩散距离变短，而能够有效率地将金属杂质去疵。
另一方面，能够将第一急速热处理及第二急速热处理，于含有氧的氧化氛围中进行。如此将第一急速热处理及第二急速热处理于氧化氛围中进行的状况下，由于间隙Si(I)被注入，氧析出核变得更容易溶解，因此变得能够扩大DZ层的宽度。或者，变得能够以更低温/短时间得热处理形成DZ层。
如同以上所述，透过本发明的硅晶圆的制造方法，能够得到以已知方法所不能得到的硅晶圆，即TDDB特性良好，块体中的BMD密度高的硅晶圆。
【实施例】
以下虽显示实施例及比较例而更具体说明本发明，但本发明并非限定于此实施例。
准备混合存在有Nv区域及Ni区域的被处理硅晶圆，进行以下所示的实施例及比较例1、2。
硅晶圆的导电型、电阻率、氧浓度、直径、结晶轴方向如同以下所示。
导电型：P型
电阻率：17至20Ω·cm
氧浓度：13至14ppma(JEITA)
直径：300mm
结晶轴方向：＜100＞
未进行氮与碳的参杂。
(实施例)
使用图3所示的FLA装置进行本发明的制造方法。另外，于步骤B进行中进行步骤A。具体而言，将经准备的晶圆使用图3所示的FLA装置在NH3为3％、Ar为97％的混合氛围，透过卤素灯以50℃/sec的升温速度自室温急速升温至1175℃(步骤B中的急速升温)，维持10秒而将晶圆以经预加热的状态(步骤B中的维持)，照射2msec的氙闪光灯，而仅将被处理硅晶圆的上侧的表层加热至1350℃(步骤A)，以自预加热温度降至700℃以下的降温速度为50℃/sec而急速冷却(步骤B中的急速降温)。
(比较例1)
与实施例同样准备晶圆，使用市售的急速加热急速冷却装置(RTA装置)在NH3为3％、Ar为97％的混合氛围，以50℃/sec的升温速度自室温急速升温至1175℃，维持10秒后，以50℃/sec的降温速度急速冷却。
(比较例2)
与实施例同样准备晶圆，使用图3所示的FLA装置以Ar为100％的氛围，透过卤素灯以30℃/sec的升温速度急速升温至1000℃，维持20秒而将晶圆以经预加热的状态，照射40msec的氙闪光灯，仅将被处理硅晶圆的表层加热至1300℃，以自预加热温度降至700℃以下的降温速度为30℃/sec而急速冷却。
于实施例及比较例1、2的晶圆形成厚度为25nm的闸氧化膜后，评估TDDB特性。
图5是显示实施例及比较例1、2中TDDB的测定结果。图5中，(a)为实施例、(b)为比较例1、(c)为比较例2的测定结果。实施例及比较例2中虽得到99％的γ-mode的良率，但比较例1的良率为69％。这是由于比较例1的状况下晶圆表层的温度低，无法使让TDDB特性劣化的体积的氧析出物溶解，而实施例、比较例2中由于晶圆表层经过充分高温加热，能够溶解氧析出物，表层变得无缺陷。
将实施例及比较例1、2中的滑移透过X光拓扑评估的结果，由于各个状况下里面的温度皆为低，因此无法确认滑移的发生。
又将实施例及比较例1、2的晶圆于N2氛围中，以800℃进行4小时的热处理。之后，在同一热处理炉内以10℃/min的升温速度升温至1000℃，施加1000℃16小时的热处理后，降温至700℃，取出晶圆。之后贴于角度约22°的治具进行倾斜研磨。之后进行选择性刻蚀，利用显微镜测定BMD的密度。结果，虽在实施例、比较例1中BMD以5×109个/cm3的密度充分形成，但比较例2中BMD密度则为5×108个/cm3，较实施例、比较例1为小。这被认为是由于比较例2的预加热温度为低到1000℃之故。
如此的实施例中，得以制作出无滑移，能够形成高密度的BMD，并且具有良好的TDDB特性的晶圆。
另外，本发明并不为前述实施例所限制。前述实施例为例示，具有与本发明的申请专利范围所记载的技术思想为实质相同的构成，且达成同样作用效果者，皆包含于本发明的技术范围。

Claims (7)

1.一种硅晶圆的制造方法，透过施加热处理于一被处理硅晶圆，而制造于表层具有无缺陷区域的硅晶圆，该制造方法包含：
步骤A，透过自上方加热该被处理硅晶圆的第一热源，而仅对该被处理硅晶圆的上侧的表层以1300℃以上且硅的熔点以下的温度，进行0.01msec以上且100msec以下的第一急速热处理；以及
步骤B，透过加热该被处理硅晶圆的第二热源所进行的第二急速热处理，而对该被处理硅晶圆以1100℃以上且不超过1300℃的温度维持1秒以上且100秒以下，并以30℃/sec以上且150℃/sec以下的降温速度降温；
其中于该步骤B进行中进行该步骤A，且该步骤B中透过该第二热源自下方加热该被处理硅晶圆。
2.如权利要求1所述的硅晶圆的制造方法，其中使用氙气灯作为该第一热源。
3.如权利要求1所述的硅晶圆的制造方法，其中使用卤素灯作为该第二热源。
4.如权利要求1所述的硅晶圆的制造方法，其中该被处理硅晶圆为自透过柴可斯基法所育成的氧浓度在7ppma以上20ppma以下的单晶硅铸锭所切出。
5.如权利要求1所述的硅晶圆的制造方法，其中该被处理硅晶圆为自透过柴可斯基法所育成的氮浓度为1×1011至1×1015atoms/cm3的单晶硅铸锭所切出。
6.如权利要求1所述的硅晶圆的制造方法，其中该被处理硅晶圆为自透过柴可斯基法所育成的碳浓度为1×1016至1×1017atoms/cm3的单晶硅铸锭所切出。
7.如权利要求1所述的硅晶圆的制造方法，其中该被处理硅晶圆为自透过柴可斯基法所育成的半径方向的全表面为N区域的单晶硅铸锭所切出。
CN201680006293.1A 2015-02-19 2016-01-07 硅晶圆的制造方法 Active CN107210223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015030213A JP6044660B2 (ja) 2015-02-19 2015-02-19 シリコンウェーハの製造方法
JP2015-030213 2015-02-19
PCT/JP2016/000050 WO2016132661A1 (ja) 2015-02-19 2016-01-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107210223A CN107210223A (zh) 2017-09-26
CN107210223B true CN107210223B (zh) 2020-08-21

Family

ID=56689388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680006293.1A Active CN107210223B (zh) 2015-02-19 2016-01-07 硅晶圆的制造方法

Country Status (7)

Country Link
US (1) US10297463B2 (zh)
JP (1) JP6044660B2 (zh)
KR (1) KR102317547B1 (zh)
CN (1) CN107210223B (zh)
DE (1) DE112016000465B4 (zh)
TW (1) TWI625789B (zh)
WO (1) WO2016132661A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2710371C2 (ru) * 2015-09-29 2019-12-26 Кимберли-Кларк Ворлдвайд, Инк. Материалы, которые стягиваются в одном направлении и расширяются в другом направлении
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法
US20090242843A1 (en) * 2006-06-20 2009-10-01 Shin-Etsu Handotai Co., Ltd Method for Manufacturing Silicon Wafer and Silicon Wafer Manufactured by this Method
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
CN102396055A (zh) * 2009-04-13 2012-03-28 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
CN103003927A (zh) * 2010-07-14 2013-03-27 信越半导体股份有限公司 硅基板的制造方法及硅基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (zh) 1968-12-19 1975-01-30
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
KR101422713B1 (ko) * 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242843A1 (en) * 2006-06-20 2009-10-01 Shin-Etsu Handotai Co., Ltd Method for Manufacturing Silicon Wafer and Silicon Wafer Manufactured by this Method
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法
CN102396055A (zh) * 2009-04-13 2012-03-28 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
CN103003927A (zh) * 2010-07-14 2013-03-27 信越半导体股份有限公司 硅基板的制造方法及硅基板

Also Published As

Publication number Publication date
WO2016132661A1 (ja) 2016-08-25
TWI625789B (zh) 2018-06-01
KR102317547B1 (ko) 2021-10-27
US10297463B2 (en) 2019-05-21
TW201639036A (zh) 2016-11-01
JP2016152370A (ja) 2016-08-22
CN107210223A (zh) 2017-09-26
DE112016000465B4 (de) 2022-01-27
JP6044660B2 (ja) 2016-12-14
US20180247830A1 (en) 2018-08-30
DE112016000465T5 (de) 2017-09-28
KR20170117418A (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
CN107210223B (zh) 硅晶圆的制造方法
JP5239155B2 (ja) シリコンウエーハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US8231852B2 (en) Silicon wafer and method for producing the same
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR20090116748A (ko) 실리콘 단결정 웨이퍼의 제조방법
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
US20210320177A1 (en) Silicon wafer and manufacturing method of the same
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
US20130078588A1 (en) Method for heat-treating silicon wafer
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2013074139A (ja) シリコンウェーハの熱処理方法
JP2016195211A (ja) シリコンウェーハの製造方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant