WO2016132661A1 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
WO2016132661A1
WO2016132661A1 PCT/JP2016/000050 JP2016000050W WO2016132661A1 WO 2016132661 A1 WO2016132661 A1 WO 2016132661A1 JP 2016000050 W JP2016000050 W JP 2016000050W WO 2016132661 A1 WO2016132661 A1 WO 2016132661A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
processed
temperature
silicon
wafer
Prior art date
Application number
PCT/JP2016/000050
Other languages
English (en)
French (fr)
Inventor
克佳 鈴木
博 竹野
幸治 江原
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to DE112016000465.6T priority Critical patent/DE112016000465B4/de
Priority to CN201680006293.1A priority patent/CN107210223B/zh
Priority to KR1020177022568A priority patent/KR102317547B1/ko
Priority to US15/544,359 priority patent/US10297463B2/en
Publication of WO2016132661A1 publication Critical patent/WO2016132661A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method for producing a silicon single crystal wafer having a high oxide film withstand voltage and capable of forming oxygen precipitates at a high density inside the wafer.
  • a silicon single crystal wafer (hereinafter also referred to as a silicon wafer) used as a material for a semiconductor device is generally obtained by growing a silicon single crystal by a Czochralski method (hereinafter also referred to as a CZ method) and obtaining the obtained silicon single crystal. Can be produced by performing processing steps such as cutting and polishing.
  • the silicon single crystal grown by the CZ method generates an oxidation-induced stacking fault called OSF (Oxidation Induced Stacking Fault) that occurs in a ring shape when subjected to thermal oxidation treatment (for example, 1100 ° C. ⁇ 2 hours).
  • OSF Oxidation Induced Stacking Fault
  • thermal oxidation treatment for example, 1100 ° C. ⁇ 2 hours.
  • Grown-in defects fine defects
  • Patent Document 1 a method for producing a single crystal for obtaining a wafer in which these defects are reduced as much as possible has been disclosed (for example, see Patent Document 1).
  • FIG. 4 shows the average value of the temperature gradient in the crystal in the pulling axis direction in the temperature range from the silicon melting point to 1350 ° C., with the pulling rate during single crystal growth being V (mm / min) by the method disclosed in Patent Document 1. Is the relationship between the pulling rate and the defect generation distribution when a single crystal is grown by changing V / G, where G is (C / mm).
  • the temperature distribution G in the single crystal depends on the structure in the CZ furnace (hereinafter referred to as hot zone), and the distribution hardly changes even if the pulling rate is changed. For this reason, in the case of a CZ furnace having the same structure, V / G corresponds only to a change in pulling speed. That is, V and V / G are approximately directly proportional. Therefore, the pulling speed V is used on the vertical axis of FIG.
  • COP Crystal Originated Particle
  • FPD Flow Pattern Defect
  • N region where there is little excess or deficiency of interstitial point defects called Va or interstitial silicon (hereinafter I). It has been found that the N region does not exist as a defect because there is a deviation in Va and I but is less than the saturation concentration, or the existence of a defect is not recognized by the current defect detection method.
  • This N region is divided into an Nv region where Va is dominant and an Ni region where I is dominant.
  • L / D Large Dislocation: abbreviations for interstitial dislocation loops, LSEPD, LEPD, etc.
  • LSEPD interstitial dislocation loops
  • LEPD LEPD
  • Device characteristics such as reducing the breakdown voltage of the oxide film when a device MOS (Metal Oxide Semiconductor) structure is formed when a grown-in defect present in the V-Rich region, OSF region, or I-Rich region appears on the wafer surface. Therefore, it is desired that such defects do not exist on the wafer surface layer.
  • MOS Metal Oxide Semiconductor
  • a silicon wafer usually contains oxygen in a supersaturated state of about 7 to 10 ⁇ 10 17 atoms / cm 3 (JEITA: using a conversion factor by the Japan Electronics and Information Technology Industries Association). Therefore, a large amount of grown-in oxygen precipitation nuclei are present in the silicon wafer.
  • supersaturated oxygen in the silicon wafer is precipitated as an oxygen precipitate, or grown.
  • -Oxygen precipitation nuclei grow and become apparent.
  • Such oxygen precipitates are called BMD (Bulk Micro Defect).
  • BMD When this BMD exists in a bulk other than the device active region, it is effective because it functions as a gettering site for capturing metal impurities mixed in the device process. It is known to adversely affect device characteristics such as. For this reason, in the manufacture of silicon wafers, BMD is formed in the bulk of the wafer, and the vicinity of the wafer surface, which is the device active region, is a defect-free region (hereinafter referred to as a DZ layer) where no BMD or Grown-in defect exists. ) Is desired.
  • a DZ layer defect-free region
  • RTA process is also referred to as RTP process (Rapid Thermal Process).
  • This RTA treatment is, for example, 50 ° C./sec in a nitride-forming atmosphere such as N 2 or NH 3 on a silicon wafer or in a mixed gas atmosphere of these gases and a non-nitride-forming atmosphere such as Ar or H 2.
  • the heat treatment method is characterized in that the temperature is rapidly raised from room temperature at such a temperature rise rate, heated and held at a temperature of about 1200 ° C. for several tens of seconds, and then rapidly cooled at a temperature drop rate of, for example, 50 ° C./sec.
  • Va is injected from the wafer surface during holding at a high temperature of 1200 ° C., for example, in an N 2 atmosphere, and the temperature range of 1200 ° C. to 700 ° C. is cooled at a cooling rate of 5 ° C./sec, for example. Redistribution due to diffusion of Va and disappearance of I occur. As a result, Va is unevenly distributed in the bulk.
  • a desired Va concentration profile is formed on the silicon wafer, and then the resulting silicon wafer is subjected to an oxygen precipitation heat treatment, A silicon wafer having a BMD profile in a desired depth direction is manufactured.
  • Patent Document 3 discloses that when RTA treatment is performed in an oxygen gas atmosphere, an oxide film is formed on the surface, and I is injected from the oxide film interface, so that BMD formation is suppressed.
  • the RTA treatment can promote or suppress the formation of BMD depending on the conditions such as the atmospheric gas and the maximum holding temperature. Since such an RTA process is an extremely short time annealing, oxygen outdiffusion hardly occurs and a decrease in oxygen concentration in the surface layer is negligible.
  • Patent Document 1 there is no grown-in defect in the silicon wafer as a material, so it seems that there is no problem even if the RTA process is performed.
  • a silicon wafer having the entire N region is prepared and the RTA process is performed.
  • the TDDB (Time Dependent Dielectric Breakdown) characteristic which indicates the long-term reliability of the oxide film
  • the TZDB (Time Zero Dielectric Breakdown) characteristic which is one of the oxide film reliability in the Nv region of the silicon wafer.
  • the TDDB characteristics sometimes deteriorated.
  • Patent Document 4 proposes a method of performing a high temperature RTA treatment of 1300 ° C. or higher on a silicon wafer composed of the entire N region.
  • this method since the temperature is high, it is possible to dissolve large-size oxygen precipitates that cause deterioration of TDDB characteristics, and good TDDB characteristics can be obtained.
  • a silicon wafer having a BMD profile accompanying the diffusion of Va can be manufactured.
  • the temperature difference between the pins for supporting the wafer in the RTA processing apparatus and the silicon wafer is large, there is a problem in that strong stress is generated around the pin portion and slip may occur.
  • Patent Document 5 discloses another method for forming a DZ layer on the surface layer. This is because light pulses are irradiated from the wafer surface for about 1-5 seconds to heat the surface to about 1000 ° C., and the wafer back surface is fixed to a heat sink and maintained at a temperature of less than 900 ° C. In this method, the temperature distribution is reduced toward the surface to form a DZ layer near the surface.
  • the back surface of the wafer needs to be in contact with the heat sink, there is a problem that scratches and dirt are likely to occur at the contact portion, and contamination from the heat sink member may occur.
  • JP 2001-203210 A JP-T-2001-503209 JP 2003-297839 A JP 2012-175023 A JP 2001-517871 A
  • the present invention has been made in view of the above-mentioned problems, and at the same time, a single crystal is formed only on the wafer surface layer by forming BMD with high density in the bulk region of the wafer by oxygen precipitation heat treatment or the like and imparting high gettering characteristics.
  • An object of the present invention is to provide a silicon wafer manufacturing method capable of manufacturing a silicon single crystal wafer having good TDDB characteristics by eliminating Grown-in defects and oxygen precipitation nuclei formed in the growth stage.
  • the present invention is a method for producing a silicon wafer having a defect-free region on a surface layer by subjecting a silicon wafer to be treated to a heat treatment,
  • a first heat source that heats the silicon wafer to be processed from above
  • only the upper surface layer of the silicon wafer to be processed has a first rapid temperature of 0.01 msec or more and 100 msec or less at a temperature of 1300 ° C. or higher and a silicon melting point or lower.
  • the silicon wafer to be processed is heated at a temperature of 1100 ° C. or higher and lower than 1300 ° C.
  • step A for 1 second or longer and 100 seconds or shorter by the step A of performing heat treatment and the second rapid heat treatment by the second heat source for heating the silicon wafer to be processed.
  • step B of lowering the temperature at a temperature lowering rate of 30 ° C./sec or more and 150 ° C./sec or less.
  • the Grown-in defects and oxygen precipitation nuclei only on the surface layer are dissolved by the step A by the first heat source to realize good TDDB characteristics, and at the same time, in the bulk by the step B by the second heat source.
  • the holes can be frozen.
  • BMD can be formed with high density in the bulk region by oxygen precipitation heat treatment or the like.
  • process A can be performed during the process B, and the silicon wafer to be processed can be heated from below by the second heat source in the process B.
  • Such a manufacturing method is simple because one apparatus can be used for rapid heat treatment of the wafer. Further, since the process A is performed while the wafer is heated and held in the process B, the surface layer can be more reliably heated to 1300 ° C. or more in the process A.
  • step A and the step B can be performed separately.
  • the heating atmosphere can be changed between the process A and the process B.
  • a xenon lamp as the first heat source.
  • Such a heat source as the first heat source, it can be more easily and rapidly heated to a high temperature of 1300 ° C. or more, and the in-plane direction of the wafer surface layer can be uniformly heated.
  • a halogen lamp as the second heat source.
  • the second rapid heat treatment can be easily performed.
  • the silicon wafer to be processed is cut out from a silicon single crystal ingot having an oxygen concentration of 7 ppma or more and 20 ppma or less grown by the Czochralski method.
  • the oxygen precipitation nuclei on the surface layer can be more reliably eliminated without the amount of oxygen precipitation nuclei being too large or the size being too large.
  • oxygen is easily reprecipitated by the heat treatment in the device process, and BMD is newly generated in the previously formed DZ layer. Can be effectively prevented.
  • the bulk region it is possible to sufficiently grow oxygen precipitation nuclei and form a BMD having a gettering function.
  • the silicon wafer to be treated is preferably cut out from a silicon single crystal ingot grown by the Czochralski method and having a nitrogen concentration of 1 ⁇ 10 11 to 1 ⁇ 10 15 atoms / cm 3 .
  • the size of the grown-in defect can be reduced, so that defects in the surface layer region can be eliminated more reliably and higher oxide breakdown voltage can be obtained than in the case where nitrogen is not doped. Is possible. Further, the inclusion of nitrogen can increase the wafer strength and can suitably prevent the occurrence of slip during heat treatment. Furthermore, since BMD formation is promoted, the control range of BMD can be increased.
  • the silicon wafer to be treated is preferably cut out from a silicon single crystal ingot grown by the Czochralski method and having a carbon concentration of 1 ⁇ 10 16 to 1 ⁇ 10 17 atoms / cm 3 .
  • BMD is more easily formed in the bulk region by heat treatment in the device process after the first rapid heat treatment and second rapid heat treatment, which are heat treatments only on the surface layer, It is possible to form a device with a higher ring capacity. Furthermore, the occurrence of slip can be effectively suppressed.
  • the silicon wafer to be processed is cut from a silicon single crystal ingot whose entire radial direction is grown by the Czochralski method and has an N region.
  • a silicon single crystal wafer having a high oxide film withstand voltage and capable of forming a high-density BMD in the bulk can be produced by oxygen precipitation heat treatment or the like.
  • oxygen precipitation heat treatment or the like for example, it is not necessary to bring the back surface into contact with the heat sink at the time of heating, and it is possible to provide a device with less contamination and scratches and higher device characteristics.
  • a conventional method includes, for example, a method using a high temperature RTA process.
  • a method of performing a high temperature RTA treatment at 1300 ° C. or higher by the method disclosed in Patent Document 4 is conceivable.
  • this method it is possible to dissolve large-sized oxygen precipitates that cause the oxide film breakdown voltage to deteriorate, so that a favorable oxide film breakdown voltage can be obtained.
  • BMD can be formed at a high density by injection of Va.
  • Patent Document 4 has found that slip may occur due to the high temperature of the RTA treatment. Furthermore, as a result of intensive studies, it has been found that a high oxide film breakdown voltage cannot be obtained although slip does not occur in the RTA treatment at 1200 ° C. or lower.
  • FIG. 1 is a flowchart showing an example of an execution procedure of the method for manufacturing a silicon wafer of the present invention.
  • a silicon wafer to be processed is prepared.
  • the silicon wafer prepared here is not particularly limited, but the quality of the silicon wafer to be processed can be determined in advance so that a silicon wafer of a desired quality can be easily obtained by the manufacturing method of the present invention. .
  • a silicon single crystal ingot that is a base of the silicon wafer to be processed is converted to a Czochralski method. By adjusting each condition when pulling up.
  • a silicon wafer having a defect-free region on the surface layer and capable of providing gettering capability is obtained.
  • a silicon wafer having a defect-free region on the surface layer and capable of providing gettering capability is obtained.
  • Step A and Step B shown below are performed.
  • a first heat source that heats the silicon wafer to be processed from above, a first layer of 0.01 msec or more and 100 msec or less at a temperature of 1300 ° C. or higher and a silicon melting point or lower only on the upper surface of the silicon wafer to be processed. This is a step of performing a rapid heat treatment.
  • the silicon wafer to be processed is held at a temperature of 1100 ° C. or more and less than 1300 ° C. for 1 second or more and 100 seconds or less by a second rapid heat treatment by a second heat source for heating the silicon wafer to be processed.
  • This is a step of lowering the temperature at a rate of temperature decrease of not less than / sec and not more than 150 ° C./sec.
  • step A can be performed during the step B.
  • step A can be performed during the holding at the above temperature in step B. If it does in this way, a surface layer can be heated more than 1300 ° C by process A more certainly.
  • the silicon wafer to be processed is heated from below by the second heat source.
  • these process A and process B can also be performed separately.
  • the order of the process A and the process B is not particularly limited.
  • FIG. 2 is a schematic view showing an example of a single crystal pulling apparatus that can be used in the method for producing a silicon wafer of the present invention.
  • a single crystal pulling apparatus as shown in FIG. 2 can be used.
  • the single crystal pulling apparatus 1 includes a pulling chamber 2, a crucible 3 provided in the pulling chamber 2, a heater 4 disposed around the crucible 3, and a crucible for rotating the crucible 3.
  • a heat insulating material 9 is disposed around the outside of the heater 4.
  • the silicon single crystal 10 is pulled up by a wire 8 from a raw material silicon melt 11.
  • FIG. 3 is a schematic view showing an example of a heat treatment apparatus that can be used in the method for producing a silicon wafer of the present invention.
  • the heat treatment apparatus (hereinafter also referred to as FLA apparatus) shown in FIG. 3 has a chamber 12 made of quartz, and heats the silicon wafer 19 in the chamber 12.
  • the first rapid thermal processing is performed by a Xe flash lamp (xenon lamp) 13 disposed at the upper part of the chamber.
  • the second rapid thermal treatment is performed by a halogen lamp 14 disposed at the lower part of the chamber.
  • the first rapid thermal treatment is an extremely short flash lamp annealing (FLA: rapid heating / cooling thermal treatment). Therefore, the FLA apparatus shown in FIG. 3 can perform the first rapid thermal processing FLA during the second rapid thermal processing (particularly during the high temperature holding of the RTA).
  • FLA rapid heating / cooling thermal treatment
  • the auto shutter 15 is provided with a wafer insertion port (not shown) that can be opened and closed by a gate valve.
  • the silicon wafer 19 is disposed on the support portion 17 formed on the quartz tray 16.
  • the chamber 12 is provided with a temperature measurement special window (not shown).
  • the pyrometer 18 installed outside the chamber 12 can measure the temperature of the silicon wafer 19 through the special window.
  • both the single crystal pulling apparatus and the heat treatment apparatus can be the same as the conventional one, and the configuration is not particularly limited.
  • a silicon wafer to be processed is prepared.
  • the first rapid thermal processing in the manufacturing method of the present invention as will be described later, only the upper surface layer of the silicon wafer to be processed is heated to erase the grown-in defects, so that the defects can be erased at a low temperature and in a short time.
  • the quality of the silicon wafer to be processed should be determined in the preparation stage.
  • V / G is adjusted by changing the pulling speed V (V by changing G by changing the hot zone).
  • V may be adjusted
  • the single crystal to be pulled up can be a single crystal whose entire surface in the radial direction is an N region.
  • the silicon wafer cut out from this can be assumed to have no N-region in the entire radial direction and no grown-in defects.
  • the oxygen concentration in the silicon single crystal is preferably 7 ppma or more and 20 ppma or less. As described above, when the oxygen concentration is 7 ppma or more, there are moderately grown-in oxygen precipitation nuclei in the single crystal and the silicon wafer cut out from the single crystal. Thus, a BMD is formed and a gettering function can be provided.
  • the oxygen concentration is 20 ppma or less, the grown-in defects formed during crystal growth and the size of oxygen precipitation nuclei do not increase more than necessary, and the oxygen precipitation nuclei on the surface layer can be more reliably eliminated. it can.
  • the degree of supersaturation of the original oxygen is not too high, if the oxygen precipitation nuclei on the surface layer are eliminated by the first rapid heat treatment, even if the heat treatment is performed in the device process, oxygen re-deposits on the surface. The occurrence of BMD can be effectively prevented.
  • the oxygen concentration is preferably within the above range so that new oxygen precipitation nuclei are not formed by normal device heat treatment. More preferably, it is good to be 15 ppma or less.
  • a silicon single crystal having a nitrogen concentration of 1 ⁇ 10 11 to 1 ⁇ 10 15 atoms / cm 3 is preferable.
  • nitrogen at the above-mentioned concentration, the size of the grown-in defect can be reduced, so that the defects on the surface layer can be eliminated more reliably than in the case of nitrogen non-doping, which is effective.
  • the inclusion of nitrogen enhances the BMD formation and the mechanical strength of the wafer, which can suppress the occurrence of slip during heat treatment and increase the control range of BMD in the bulk. There is also an advantage of being able to.
  • a silicon single crystal having a carbon concentration of 1 ⁇ 10 16 to 1 ⁇ 10 17 atoms / cm 3 is preferable.
  • carbon is contained at the above-mentioned concentration, BMD is more easily formed by heat treatment in the device process.
  • oxygen fixes dislocations such as slip carbon acts as a catalyst, and slip can be suppressed.
  • concentration adjustments can be performed using the same method as in the prior art.
  • a silicon wafer or the like doped with nitrogen in the Czochralski method can be introduced into the raw material in the crucible to adjust the concentration.
  • the entire surface in the radial direction is a silicon single crystal having an N region.
  • a silicon wafer cut out from such an N region single crystal ingot has no grown-in defects such as COPs and OSF nuclei, and only oxygen precipitated nuclei that can be eliminated at a lower temperature than the grown-in defects. .
  • this invention which makes a surface layer defect-free, it is effective in reducing the cost of heat processing. Further, since it can be processed at a lower temperature, it is advantageous in terms of contamination reduction and slip.
  • the silicon single crystal pulled up by adjusting the Grown-in defect and the oxygen concentration can be cut out and used as a silicon wafer to be processed.
  • Steps A and B are rapid heat treatments.
  • the rapid thermal processing conditions in the process A and the process B are as described above, and will be described in detail below.
  • the process A it is possible to dissolve large-size oxygen precipitates that cause deterioration of the TDDB characteristics.
  • the heating time of 1300 ° C. or higher is extremely short, the temperature increase on the back side (the lower side of the wafer) is small, and the occurrence of slip can be suppressed.
  • vacancies can be frozen in the bulk of the wafer, and as a result, a high BMD density can be obtained.
  • Step A and Step B can be performed separately by preparing a device having the first heat source and a device having the second heat source, respectively.
  • the heating atmosphere can be changed between step A and step B.
  • the step A can be performed during the step B.
  • one apparatus can be used for manufacturing the wafer.
  • a laser annealing apparatus or the like can be used as the first heat source, but it is preferable to use a flash lamp in which a rare gas such as xenon is sealed, in particular, an Xe flash lamp. In this case, it can be easily heated at a temperature of 1300 ° C. or higher as described later, and the entire in-plane direction of the wafer can be heated uniformly.
  • a halogen lamp can be used as the second heat source. Thereby, the second rapid heat treatment can be easily performed.
  • the heating temperature by the first heat source (in particular, the highest temperature in heating) is set to 1300 ° C. or higher and the melting point of silicon (1412 ° C.) or lower.
  • the heating temperature of the first heat source is lower than 1300 ° C., the grown-in defects and oxygen precipitation nuclei on the surface layer cannot be sufficiently dissolved. If the heating temperature of the first heat source exceeds the melting point of silicon, the silicon wafer to be processed may be deformed.
  • the heating time by the first heat source (total irradiation time in the flash lamp annealing step A) is set to 0.01 msec or more and 100 msec or less.
  • the heating time of the first heat source is less than 0.01 msec, the grown-in defects and oxygen precipitation nuclei on the surface layer on the upper side (front side) of the wafer cannot be sufficiently dissolved.
  • the heating time of the first heat source exceeds 100 msec, there is a possibility that slip occurs.
  • the heating time of the first heat source is particularly preferably 20 msec or less in order to avoid the temperature rise on the back surface of the wafer.
  • the heating temperature by the second heat source is set to 1100 ° C. or higher and lower than 1300 ° C. If the heating temperature by the second heat source is lower than 1100 ° C., Va cannot be injected, and the BMD density cannot be made higher than before the heat treatment. Further, if the heating temperature by the second heat source is 1300 ° C. or higher, the wafer slips.
  • the heating temperature of the second heat source is particularly preferably 1150 ° C. or higher in order to form BMD with high density.
  • the heating time by the second heat source is set to 1 second or more and 100 seconds or less.
  • the heating time of the second heat source is less than 1 second, the oxygen precipitation nuclei formed in the ingot pulling stage cannot be grown.
  • productivity is lowered.
  • the temperature drop rate in the second rapid heat treatment is set to 30 ° C./sec or more and 150 ° C./sec or less.
  • the temperature lowering rate at the time of rapid temperature lowering is less than 30 ° C./sec, vacancies cannot be frozen in the wafer, and BMD cannot be formed at a high density. Further, when the temperature decreasing rate is faster than 150 ° C./sec, slip may occur due to rapid cooling.
  • the temperature increase rate in 2nd rapid thermal processing can be 30 degrees C / sec or more and 70 degrees C / sec or less, for example.
  • a wafer having a TDDB non-defective product ratio of 90% or more and capable of forming a high-density BMD by device heat treatment or the like can be obtained.
  • the first rapid thermal treatment and the second rapid thermal treatment can be performed in a non-oxidizing atmosphere of argon, hydrogen, helium, or a mixed gas thereof.
  • the equilibrium concentration of oxygen on the surface is lower than that in the oxidizing atmosphere.
  • the oxygen concentration in the vicinity of the surface can be lowered, and the oxygen precipitation nuclei and the grown-in defects are more easily eliminated because the oxygen concentration becomes lower than the solid solubility limit earlier, so that the quality is improved particularly in the extreme surface layer. be able to.
  • the heat treatment atmosphere in the first rapid heat treatment and the second rapid heat treatment is hydrogen, defects due to oxygen precipitates are easily dissolved by the reduction action, so that the surface quality can be further improved. Can do.
  • the first rapid thermal treatment and the second rapid thermal treatment can be performed in a nitride film forming atmosphere containing nitrogen and ammonia.
  • a nitride film forming atmosphere containing nitrogen and ammonia As described above, when the first rapid thermal treatment and the second rapid thermal treatment are performed in the nitride film formation atmosphere, as described in Patent Document 2, vacancies are efficiently injected and injected into the wafer. It is known that vacancies promote oxygen precipitation. In this way, oxygen precipitation is promoted by vacancy injection, and at the same time, the disappearance of the grown-in oxygen precipitation nuclei during heating is suppressed.
  • the width of the DZ layer can be prevented from being unnecessarily widened and narrowed as compared with the case where heating is performed in an atmosphere without vacancy injection instead of such a nitride film forming atmosphere.
  • the DZ layer is narrow and the bulk having BMD is close to the device region, the diffusion distance until the metal impurity mixed in the device process reaches the gettering site BMD is shortened, and the metal impurity is efficiently gettered. be able to.
  • the first rapid thermal treatment and the second rapid thermal treatment can be performed in an oxidizing atmosphere containing oxygen.
  • an oxidizing atmosphere containing oxygen As described above, when the first rapid thermal treatment and the second rapid thermal treatment are performed in an oxidizing atmosphere, interstitial Si (I) is implanted and oxygen precipitation nuclei are more easily dissolved. It can be expanded.
  • the DZ layer can be formed by a heat treatment at a lower temperature / short time.
  • a silicon wafer that cannot be obtained by the conventional method that is, a silicon wafer having good TDDB characteristics and high BMD density in the bulk can be obtained.
  • the silicon wafer to be processed in which the Nv region and the Ni region were mixed was prepared, and the following examples and comparative examples 1 and 2 were performed.
  • the conductivity type, resistivity, oxygen concentration, diameter, and crystal axis orientation of the silicon wafer are as follows. Conductive type: P-type resistivity: 17-20 ⁇ ⁇ cm Oxygen concentration: 13-14 ppma (JEITA) Diameter: 300mm Crystal axis orientation: ⁇ 100> Nitrogen and carbon are not doped.
  • the manufacturing method of the present invention was performed using the FLA apparatus shown in FIG.
  • the process A was performed during the process B.
  • the prepared wafer is heated from room temperature to 1175 ° C. at a heating rate of 50 ° C./sec with a halogen lamp in a mixed atmosphere of 3% NH 3 and 97% Ar using the FLA apparatus shown in FIG. Rapid heating (rapid heating in process B), holding for 10 seconds and preheating the wafer (holding in process B), irradiating the Xe flash lamp for 2 msec and only the upper surface layer of the silicon wafer to be processed It was heated to 1350 ° C. (step A), and rapidly cooled (rapid temperature drop in step B) at a rate of temperature decrease from the preheating temperature to 700 ° C. or less at 50 ° C./sec.
  • a wafer was prepared in the same manner as in the example, and a commercially available rapid heating / rapid cooling device (RTA device) was used at room temperature at a heating rate of 50 ° C./sec in a mixed atmosphere of 3% NH 3 and 97% Ar. The temperature was rapidly increased to 1175 ° C., held for 10 seconds, and then rapidly cooled at a temperature decrease rate of 50 ° C./sec.
  • RTA device rapid heating / rapid cooling device
  • Comparative Example 2 A wafer was prepared in the same manner as in the example, and rapidly heated from room temperature to 1000 ° C. at a rate of 30 ° C./sec with a halogen lamp in an atmosphere of 100% Ar using the FLA apparatus shown in FIG. While maintaining the wafer for 2 seconds and preheating the wafer, the Xe flash lamp is irradiated for 40 msec to heat only the upper surface layer of the silicon wafer to be processed to 1300 ° C., and the temperature decreasing rate from the preheating temperature to 700 ° C. or less is 30 ° C. Cooled rapidly as / sec.
  • FIG. 5 shows the TDDB measurement results of Example and Comparative Examples 1 and 2.
  • (a) shows the measurement results of the example
  • (b) shows the measurement results of Comparative Example 1
  • (c) shows the measurement results of Comparative Example 2.
  • Example and Comparative Example 2 a non-defective product ratio of 99% was obtained, whereas the non-defective product ratio of Comparative Example 1 was 69%.
  • the heating temperature of the wafer surface layer was low, so that a large-sized oxygen precipitate that deteriorates the TDDB characteristics could not be dissolved.
  • Example and Comparative Example 2 the wafer surface layer was not dissolved. This is because the oxygen precipitates could be dissolved and the surface layer became defect-free because it could be heated to a sufficiently high temperature.
  • the wafers of Examples and Comparative Examples 1 and 2 were heat-treated at 800 ° C. for 4 hours in an N 2 atmosphere. Thereafter, the temperature was raised to 1000 ° C. at a rate of 10 ° C./min in the same heat treatment furnace, heat treatment was performed at 1000 ° C. for 16 hours, the temperature was lowered to 700 ° C., and the wafer was taken out. Then, it affixed on the jig of the angle of about 22 degrees, and performed diagonal grinding
  • BMD was sufficiently formed at a density of 5 ⁇ 10 9 pieces / cm 3 in Example and Comparative Example 1, but 5 ⁇ 10 8 pieces / cm 3 in Comparative Example 2 and the BMD density was Example. It was smaller than Comparative Example 1. This is presumably because the preheating temperature of Comparative Example 2 was low at 1000 ° C.
  • a wafer having good TDDB characteristics can be produced.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　本発明は、被処理シリコンウェーハに熱処理を施すことにより、表層に無欠陥領域を有するシリコンウェーハを製造する方法であって、前記被処理シリコンウェーハを上方から加熱する第１の熱源により、前記被処理シリコンウェーハの上側の表層のみに１３００℃以上、シリコン融点以下の温度で、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下の第１の急速熱処理を行う工程Ａと、前記被処理シリコンウェーハを加熱する第２の熱源による第２の急速熱処理により、前記被処理シリコンウェーハを１１００℃以上、１３００℃未満の温度で１秒以上、１００秒以下保持し、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下の降温速度で降温する工程Ｂとを有することを特徴とするシリコンウェーハの製造方法である。これにより、バルクに高密度のＢＭＤを形成することができ、ＴＤＤＢ特性の良好なシリコン単結晶ウェーハを製造することができるシリコンウェーハの製造方法が提供される。

Description

シリコンウェーハの製造方法
　本発明は、酸化膜耐圧が高く、かつウェーハ内部には高密度に酸素析出物を形成することができるシリコン単結晶ウェーハの製造方法に関する。
　半導体デバイスの材料となるシリコン単結晶ウェーハ（以下シリコンウェーハともいう）は、一般的にチョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ　Ｍｅｔｈｏｄ：以下ＣＺ法ともいう）によりシリコン単結晶を成長させ、得られたシリコン単結晶を切断、研磨等の加工工程を施すことにより作製することができる。
　このようにＣＺ法で育成されたシリコン単結晶は、熱酸化処理（例えば１１００℃×２時間）を受けた時にリング状に発生するＯＳＦ（Ｏｘｉｄａｔｉｏｎ　ｉｎｄｕｃｅｄ　Ｓｔａｃｋｉｎｇ　Ｆａｕｌｔ）と呼ばれる酸化誘起積層欠陥を生じることがある。ＯＳＦ以外にも結晶育成時に形成され、デバイス性能に悪影響を及ぼす微細欠陥（以下Ｇｒｏｗｎ－ｉｎ欠陥という）が存在することが明らかになってきた。
　そこで、近年これらの欠陥をできるだけ少なくしたウェーハを得るための単結晶の製造方法が開示されている（例えば、特許文献１参照）。
　図４は特許文献１に開示されている方法により単結晶育成時の引上げ速度をＶ（ｍｍ／ｍｉｎ）とし、シリコン融点から１３５０℃までの温度範囲における引上げ軸方向の結晶内温度勾配の平均値をＧ（℃／ｍｍ）とするとき、Ｖ／Ｇを変化させて単結晶を育成した場合の引上げ速度と欠陥発生分布の関係を示している。
　一般に、単結晶内の温度分布ＧはＣＺ炉内の構造（以下ホットゾーンという）に依存しており、引上げ速度を変えてもその分布は殆ど変わらないことが知られている。このため、同一構造のＣＺ炉の場合はＶ／Ｇは引上げ速度の変化にのみに対応することになる。すなわちＶとＶ／Ｇは近似的には正比例の関係がある。従って、図４の縦軸には引上げ速度Ｖを用いている。
　Ｖが比較的高速な領域ではベーカンシー（Ｖａｃａｎｃｙ：以下Ｖａという）と呼ばれる空孔型点欠陥が集合したＣＯＰ（Ｃｒｙｓｔａｌ　Ｏｒｉｇｉｎａｔｅｄ　Ｐａｒｔｉｃｌｅ）やＦＰＤ（Ｆｌｏｗ　Ｐａｔｔｅｒｎ　Ｄｅｆｅｃｔ）と呼ばれる空孔型のＧｒｏｗｎ－ｉｎ欠陥が結晶径全域に存在し、Ｖ－Ｒｉｃｈ領域と呼ばれている。
　そして、少しＶが遅くなると、結晶の周辺からＯＳＦがリング状に発生し、Ｖが低下するにしたがってＯＳＦは中心に向かってシュリンクしていき、ついには結晶中心でＯＳＦは消滅する。
　さらにＶを遅くすると、Ｖａやインタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ　Ｓｉｌｉｃｏｎ：以下Ｉという）と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎという）領域が存在する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、欠陥としては存在しない、あるいは現在の欠陥検出方法では欠陥の存在が認められないことが判明してきた。このＮ領域はＶａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
　更にＶを遅くするとＩが過飽和となり、その結果Ｉが集合した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ　Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に存在し、Ｉ－Ｒｉｃｈ領域と呼ばれている。
　Ｖ－Ｒｉｃｈ領域、ＯＳＦ領域、Ｉ－Ｒｉｃｈ領域に存在するＧｒｏｗｎ－ｉｎ欠陥がウェーハ表面に出現するとデバイスのＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成した場合に酸化膜の耐圧を低下させるなど、デバイス特性に悪影響を及ぼすためウェーハ表層にはこのような欠陥が存在しないことが望まれている。
　ところで、シリコンウェーハには通常７～１０×１０１７ａｔｏｍｓ／ｃｍ３（ＪＥＩＴＡ：電子情報技術産業協会による換算係数を使用）程度の酸素が過飽和状態で含まれている。そのため、シリコンウェーハ中にはＧｒｏｗｎ－ｉｎの酸素析出核が多量に存在しており、デバイスプロセス等で熱処理が施されると、シリコンウェーハ内の過飽和な酸素が酸素析出物として析出したり、Ｇｒｏｗｎ－ｉｎの酸素析出核が成長したりして顕在化する。この様な酸素析出物はＢＭＤ（Ｂｕｌｋ　Ｍｉｃｒｏ　Ｄｅｆｅｃｔ）と呼ばれる。
　このＢＭＤはデバイス活性領域以外のバルクに存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効であるが、デバイス活性領域であるシリコンウェーハ表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼすことが知られている。そのため、シリコンウェーハの製造においては、ウェーハのバルク中にＢＭＤを形成するとともに、デバイス活性領域であるウェーハ表面近傍はＢＭＤやＧｒｏｗｎ－ｉｎ欠陥が存在しない無欠陥領域（Ｄｅｎｕｄｅｄ　Ｚｏｎｅ；以下ＤＺ層ともいう）を有するウェーハが求められている。
　近年これらの要求に対して、ＶａやＩの凝集体が存在しないＮ領域の単結晶から切り出して、全面Ｎ領域からなるシリコンウェーハをＲＴＡ処理（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ：急速加熱・急速冷却熱処理）する方法が特許文献１では提案されている。なお、ＲＴＡ処理はＲＴＰ処理（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓ）ともいう。このＲＴＡ処理とは、シリコンウェーハにＮ２またはＮＨ３等の窒化物形成雰囲気、あるいはこれらのガスとＡｒ、Ｈ２等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば５０℃／ｓｅｃといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／ｓｅｃといった降温速度で急速に冷却することを特徴とする熱処理方法である。
　ＲＴＡ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。
　ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
　まず、ＲＴＡ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にウェーハ表面よりＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５℃／ｓｅｃという降温速度で冷却する間にＶａの拡散による再分布とＩとの消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。
　このような状態のウェーハを例えば８００℃で熱処理すると高いＶａ濃度の領域では酸素が急速にクラスター化するが、低いＶａ濃度の領域では酸素のクラスター化が発生しない。
　この状態で、次いで例えば１０００℃で一定時間熱処理すると、クラスター化した酸素が成長してＢＭＤが形成される。このようにＲＴＡ処理後のシリコンウェーハに酸素析出熱処理が施されると、ＲＴＡ処理で形成されたＶａの濃度プロファイルに従って、ウェーハ深さ方向に分布を有するＢＭＤを形成することになる。
　従って、ＲＴＡ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、シリコンウェーハに所望のＶａ濃度プロファイルを形成し、その後得られたシリコンウェーハに酸素析出熱処理を行うことで、所望の深さ方向のＢＭＤプロファイルを有するシリコンウェーハを製造する。
　また、特許文献３には、酸素ガス雰囲気中でＲＴＡ処理すると表面に酸化膜が形成され、酸化膜界面からＩが注入されるためＢＭＤ形成が抑制されることが開示されている。このように、ＲＴＡ処理は雰囲気ガス、最高保持温度等の条件により、ＢＭＤ形成を促進することも、逆に抑制することも可能である。このようなＲＴＡ処理は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できるほどである。
　特許文献１の場合は、材料となるシリコンウェーハ中にＧｒｏｗｎ－ｉｎ欠陥が存在しないため、ＲＴＡ処理しても問題ないように考えられるが、全面がＮ領域のシリコンウェーハを準備しＲＴＡ処理を行った後、酸化膜の長期信頼性を示す経時破壊特性であるＴＤＤＢ（Ｔｉｍｅ　Ｄｅｐｅｎｄｅｎｔ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ）特性を測定すると、シリコンウェーハのＮｖ領域において酸化膜信頼性のひとつであるＴＺＤＢ（Ｔｉｍｅ　Ｚｅｒｏ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒｅａｋｄｏｗｎ）特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合があるという不具合があった。
　また、全面Ｎ領域からなるシリコンウェーハに１３００℃以上の高温ＲＴＡ処理を施す方法が特許文献４に提案されている。この方法では、温度が高いためＴＤＤＢ特性の劣化要因となる大きなサイズの酸素析出物を溶解させることができ、良好なＴＤＤＢ特性を得ることができる。また、Ｖａの拡散にともなったＢＭＤプロファイルを有するシリコンウェーハを製造することができる。しかし、ＲＴＡ処理装置内のウェーハを支持するためのピンとシリコンウェーハの温度差が大きいためピン部の周囲に強い応力が発生し、スリップが発生する場合があるという不具合があった。
　また、特許文献５には、表層にＤＺ層を形成する他の方法が開示されている。これは、光パルスをウェーハ表面から１－５秒程度照射して表面を１０００℃程度に加熱し、ウェーハ裏面はヒートシンクに固定して９００℃未満の温度に維持することにより、ウェーハ表面から裏面に向かって温度分布を減少させ、表面付近にＤＺ層を形成する方法である。しかし、このような方法では、ウェーハの裏面をヒートシンクと接触させる必要があるため、接触部分で傷や汚れが発生しやすく、ヒートシンクの部材からの汚染を受ける可能性があるという問題があった。
特開２００１－２０３２１０号公報 特表２００１－５０３００９号公報 特開２００３－２９７８３９号公報 特開２０１２－１７５０２３号公報 特表２００１－５１７８７１号公報
　本発明は、上記問題点に鑑みてなされたものであって、酸素析出熱処理等によってウェーハのバルク領域には高密度にＢＭＤを形成し高いゲッタリング特性を付与すると同時に、ウェーハ表層においてのみ単結晶育成段階で形成されたＧｒｏｗｎ－ｉｎ欠陥や酸素析出核を消滅させることによって、ＴＤＤＢ特性の良好なシリコン単結晶ウェーハを製造することができるシリコンウェーハの製造方法を提供することを目的とする。
　上記目的を達成するために、本発明では、被処理シリコンウェーハに熱処理を施すことにより、表層に無欠陥領域を有するシリコンウェーハを製造する方法であって、
　前記被処理シリコンウェーハを上方から加熱する第１の熱源により、前記被処理シリコンウェーハの上側の表層のみに１３００℃以上、シリコン融点以下の温度で、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下の第１の急速熱処理を行う工程Ａと、前記被処理シリコンウェーハを加熱する第２の熱源による第２の急速熱処理により、前記被処理シリコンウェーハを１１００℃以上、１３００℃未満の温度で１秒以上、１００秒以下保持し、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下の降温速度で降温する工程Ｂとを有することを特徴とするシリコンウェーハの製造方法を提供する。
　このような製造方法であれば、第１の熱源による工程Ａにより表層のみのＧｒｏｗｎ－ｉｎ欠陥及び酸素析出核を溶解させ良好なＴＤＤＢ特性を実現すると同時に、第２の熱源による工程Ｂによりバルク中に空孔を凍結させることができる。このため、酸素析出熱処理等により、バルク領域に高密度にＢＭＤを形成することができる。
　また、前記工程Ｂの最中に前記工程Ａを行い、かつ、前記工程Ｂにおいては前記第２の熱源により前記被処理シリコンウェーハを下方から加熱することができる。
　このような製造方法であれば、ウェーハの急速熱処理に使用する装置を１つにすることができ簡便である。また、工程Ｂによりウェーハが加熱保持されている中、工程Ａを行うので、該工程Ａで表層をより確実に１３００℃以上に加熱することができる。
　一方、前記工程Ａ及び前記工程Ｂを別々に行うこともできる。
　このような製造方法であれば、工程Ａと工程Ｂで加熱雰囲気を変えることができる。
　また、前記第１の熱源としてキセノンランプを用いることが好ましい。
　第１の熱源としてこのような熱源を用いることによって、１３００℃以上の高温に、より容易に急速に加熱することができ、また、ウェーハ表層の面内方向を均一に加熱することができる。
　また、前記第２の熱源としてハロゲンランプを用いることが好ましい。
　第２の熱源としてこのような熱源を用いることによって、第２の急速熱処理を容易に行うことができる。
　また、前記被処理シリコンウェーハを、チョクラルスキー法により育成された酸素濃度が７ｐｐｍａ以上２０ｐｐｍａ以下のシリコン単結晶インゴットから切り出したものとすることが好ましい。
　このような被処理シリコンウェーハであれば、酸素析出核の量が多すぎたり、サイズが大きすぎたりすることなく、より確実に表層の酸素析出核を消滅させることができる。また、第１の急速熱処理及び第２の急速熱処理によってＤＺ層が形成された後、デバイス工程の熱処理で酸素が容易に再析出し、先に形成したＤＺ層に新たにＢＭＤが発生してしまうのを効果的に防ぐことができる。一方で、バルク領域において、十分に酸素析出核を成長させてゲッタリング機能を有するＢＭＤを形成することが可能である。
　また、前記被処理シリコンウェーハを、チョクラルスキー法により育成された窒素濃度が１×１０１１～１×１０１５ａｔｏｍｓ／ｃｍ３のシリコン単結晶インゴットから切り出したものとすることが好ましい。
　このような被処理シリコンウェーハであれば、Ｇｒｏｗｎ－ｉｎ欠陥のサイズを小さくすることができ、そのため窒素ドープしない場合よりもより確実に表層領域の欠陥を消滅させて高い酸化膜耐圧を得ることが可能である。また、窒素の含有により、ウェーハ強度を増すことができ、熱処理時のスリップ発生を好適に防止することができる。さらには、ＢＭＤ形成が促進されることから、ＢＭＤの制御範囲を増やすことができる。
　また、前記被処理シリコンウェーハを、チョクラルスキー法により育成された炭素濃度が１×１０１６～１×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶インゴットから切り出したものとすることが好ましい。
　このような被処理シリコンウェーハであれば、表層のみの熱処理である第１の急速熱処理、及び第２の急速熱処理の後、デバイス工程での熱処理で、よりバルク領域でＢＭＤが形成されやすく、ゲッタリング能力がより高いデバイスを形成することが可能である。さらにはスリップの発生を効果的に抑止することができる。
　また、前記被処理シリコンウェーハを、チョクラルスキー法により育成された半径方向全面がＮ領域のシリコン単結晶インゴットから切り出したものとすることが好ましい。
　このようなシリコンウェーハには、ＣＯＰやＯＳＦ核といったＧｒｏｗｎ－ｉｎ欠陥は存在せず、そのＧｒｏｗｎ－ｉｎ欠陥より低温／短時間で消滅させることができる酸素析出核のみが存在するため、良好なＴＤＤＢ特性を得ることができる。
　本発明のシリコンウェーハの製造方法であれば、酸化膜耐圧が高いものであり、かつ、酸素析出熱処理等によって、バルク中に高密度のＢＭＤを形成し得るシリコン単結晶ウェーハを製造することができる。また、本発明では、例えば前述した従来法のように、加熱時に裏面をヒートシンクに接触させる必要はなく、汚染や傷が少なく、デバイス特性がより高いものを提供することが可能となる。
本発明のシリコンウェーハの製造方法の手順の一例を示すフローチャートである。 本発明のシリコンウェーハの製造方法に使用できる単結晶引上げ装置の一例を示す概略図である。 本発明のシリコンウェーハの製造方法に使用できる熱処理装置の一例を示す概略図である。 引上げ速度に対する結晶欠陥の変化の様子を説明する説明図である。 実施例と比較例１、２におけるＴＤＤＢの測定結果であり、（ａ）は実施例、（ｂ）は比較例１、（ｃ）は比較例２の測定結果である。
　以下、本発明をより詳細に説明する。
　上記のように、シリコンウェーハの製造においては、ウェーハのバルク領域にゲッタリングサイトとなるＢＭＤを形成するとともに、酸化膜耐圧を高くする必要がある。
　酸化膜耐圧が良く、高いＢＭＤ密度を有するシリコンウェーハを得るため、従来の方法として、例えば高温ＲＴＡ処理による方法が挙げられる。例えば特許文献４に開示されている方法により、１３００℃以上の高温ＲＴＡ処理を施す方法が考えられる。この方法の場合は、酸化膜耐圧を劣化させる要因となる大きなサイズの酸素析出物を溶解させることができるため、良好な酸化膜耐圧を得ることができる。また、Ｖａの注入により高い密度でＢＭＤを形成することができる。
　しかしながら、本発明者らが鋭意検討した結果、特許文献４に開示されている方法では、ＲＴＡ処理の温度が高いためスリップが発生する場合があることを見出した。さらに鋭意検討の結果、１２００℃以下のＲＴＡ処理ではスリップは発生しないものの高い酸化膜耐圧は得られないことを見出した。
　本発明者らは、以上のような問題について検討を重ねた結果、異なる二種類の急速熱処理を行う、特に、表層とバルクを異なる温度で加熱することにより、これらの問題を解決できると考え、本発明を完成させた。
　以下、本発明のシリコンウェーハの製造方法について、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
　図１に、本発明のシリコンウェーハの製造方法の実施手順の一例をフローチャートにして示す。
　まず、実施手順の全体の流れについて述べる。最初に、被処理シリコンウェーハの準備を行う。ここで準備するシリコンウェーハは特に限定されるものではないが、本発明の製造方法によって所望の品質のシリコンウェーハが得られやすいように、予め処理するシリコンウェーハの品質を決定しておくことができる。
　上記のように、被処理シリコンウェーハを所望の品質（ＢＭＤやＧｒｏｗｎ－ｉｎ欠陥等）となるようにする方法としては、例えば、被処理シリコンウェーハの基となるシリコン単結晶インゴットをチョクラルスキー法によって引上げるときの各条件を調節することが挙げられる。
　次に、図１に示すように、この得られた被処理シリコンウェーハに対し、熱処理を施すことにより、表層に無欠陥領域を有し、かつ、ゲッタリング能力を付与することができるシリコンウェーハを製造する。本発明のシリコンウェーハの製造方法では、少なくとも、以下に示す工程Ａ及び工程Ｂを行う。工程Ａは、被処理シリコンウェーハを上方から加熱する第１の熱源により、被処理シリコンウェーハの上側の表層のみに１３００℃以上、シリコン融点以下の温度で、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下の第１の急速熱処理を行う工程である。工程Ｂは、被処理シリコンウェーハを加熱する第２の熱源による第２の急速熱処理により、被処理シリコンウェーハを１１００℃以上、１３００℃未満の温度で１秒以上、１００秒以下保持し、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下の降温速度で降温する工程である。このような工程Ａ及び工程Ｂを行うことにより、被処理シリコンウェーハの表層を無欠陥化することができる。従って、本発明であれば、酸化膜耐圧が高く、バルク中に高密度のＢＭＤを形成し得るシリコンウェーハを製造することができる。
　上記の工程Ａは工程Ｂの最中に行うことができる。例えば、工程Ａは工程Ｂにおける上記温度での保持中に行うことができる。このようにすれば、より確実に工程Ａで１３００℃以上に表層を加熱できる。この場合、工程Ｂにおいては第２の熱源により被処理シリコンウェーハを下方から加熱する。
　また、これら工程Ａ及び工程Ｂは別々に行うこともできる。この場合、工程Ａと工程Ｂの順番は特に限定されない。
　ここで、被処理シリコンウェーハを切り出すシリコン単結晶を製造することができる装置及び被処理シリコンウェーハに熱処理を施すことができる装置について、それぞれ例を挙げて説明する。
　図２は本発明のシリコンウェーハの製造方法に使用できる単結晶引上げ装置の一例を示す概略図である。チョクラルスキー法によりシリコン単結晶を引上げるにあたっては、例えば図２のような単結晶引上げ装置を使用することができる。図２に示すように、この単結晶引上げ装置１は、引上げ室２と、引上げ室２中に設けられたルツボ３と、ルツボ３の周囲に配置されたヒータ４と、ルツボ３を回転させるルツボ保持軸５及びその回転機構（図示せず）と、シリコンの種結晶６を保持するシードチャック７と、シードチャック７を引上げるワイヤ８と、ワイヤ８を回転又は巻き取る巻取機構（図示せず）を備えて構成されている。また、ヒータ４の外側周囲には断熱材９が配置されている。シリコン単結晶１０は、原料のシリコン融液１１からワイヤ８によって引上げられている。
　次に、上記のような単結晶引上げ装置１によって引上げられたシリコン単結晶１０を切り出したシリコンウェーハに熱処理を施すための装置について述べる。図３は本発明のシリコンウェーハの製造方法に使用できる熱処理装置の一例を示す概略図である。図３に示す熱処理装置（以下ＦＬＡ装置ともいう）は、石英からなるチャンバー１２を有し、このチャンバー１２内でシリコンウェーハ１９を熱処理するようになっている。
　また、図３に示すＦＬＡ装置において、第１の急速熱処理は、チャンバー上部に配置されるＸｅフラッシュランプ（キセノンランプ）１３によって行う。第２の急速熱処理は、チャンバー下部に配置されるハロゲンランプ１４によって行う。この場合、第１の急速熱処理は極めて短時間のフラッシュランプアニール（ＦＬＡ：急速昇降温熱処理）である。従って、図３に示すＦＬＡ装置であれば、第２の急速熱処理中（特に、ＲＴＡの高温保持中）に第１の急速熱処理であるＦＬＡを行うことができる。なお、第１の熱源、第２の熱源、第１の急速熱処理及び第２の急速熱処理はこれらに限定されず、別々に行うこともできる。
　オートシャッター１５には、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。そして、シリコンウェーハ１９は石英トレイ１６に形成された支持部１７の上に配置される。また、チャンバー１２には不図示の温度測定用特殊窓が設けられており、チャンバー１２の外部に設置されたパイロメータ１８により、その特殊窓を通してシリコンウェーハ１９の温度を測定することができる。このように、上記の単結晶引上げ装置、熱処理装置はいずれも従来と同様のものとすることができ、特にその構成は限定されるものではない。
　以下、図１のフローチャートの各工程についてさらに詳述する。前述したように、まず、被処理シリコンウェーハの準備をする。本発明の製造方法における第１の急速熱処理では、後述のように、この被処理シリコンウェーハの上側の表層のみを加熱してＧｒｏｗｎ－ｉｎ欠陥を消去するため、低温、短時間で欠陥を消去できるように、被処理シリコンウェーハの準備段階において、その品質を決定しておくと良い。
　例えば、図２に示す単結晶引上げ装置１を用いてシリコン単結晶を引上げるとき、引上げ速度Ｖを変化させることによりＶ／Ｇを調整して（ホットゾーンの変更によってＧを変更することによりＶ／Ｇを調整しても良い）、引上げる単結晶を半径方向全面がＮ領域の単結晶とすることが可能である。当然、これから切り出したシリコンウェーハは、半径方向全面がＮ領域となり、Ｇｒｏｗｎ－ｉｎ欠陥が存在しないものとすることができる。
　このＮ領域のシリコンウェーハには酸素析出核のみが存在することになり、これは比較的低温の熱処理で消滅させることができるため、ＤＺ層の形成に要するコストや処理時間を一層低減することができる。これは、汚染の低減やスリップ発生の抑制にも効果的である。
　ここで、このシリコン単結晶中の酸素濃度を７ｐｐｍａ以上２０ｐｐｍａ以下とすることが好ましい。このように、酸素濃度が７ｐｐｍａ以上であれば、単結晶及びこれから切り出したシリコンウェーハ中にＧｒｏｗｎ－ｉｎの酸素析出核が適度に存在しているため、デバイス工程における熱処理で酸素析出核が成長してＢＭＤが形成され、ゲッタリング機能を備えることができる。
　そして、酸素濃度が２０ｐｐｍａ以下であるので、結晶育成時に形成されたＧｒｏｗｎ－ｉｎ欠陥や酸素析出核のサイズが必要以上に大きくなることもなく、より確実に表層の酸素析出核を消滅させることができる。また、もともとの酸素の過飽和度が大きすぎることもないため、第１の急速熱処理によって表層の酸素析出核を消滅させれば、デバイス工程で熱処理を施しても、酸素が再析出して表面にＢＭＤが出現してしまうのを効果的に防ぐことができる。
　このように、酸素濃度は通常のデバイス熱処理では新たな酸素析出核が形成しないような上記範囲が好ましい。より好ましくは１５ｐｐｍａ以下であると良い。
　また、窒素濃度が１×１０１１～１×１０１５ａｔｏｍｓ／ｃｍ３のシリコン単結晶とすることが好ましい。このように、窒素を上記の濃度で含有させることにより、Ｇｒｏｗｎ－ｉｎ欠陥のサイズを小さくできるため、窒素ノンドープの場合よりもより確実に表層の欠陥を消滅させることができるため有効である。また、窒素を含有させることにより、ＢＭＤ形成が促進される点やウェーハの機械的強度が強くなることも知られており、熱処理時のスリップ発生を抑制できるとともにバルク中のＢＭＤの制御範囲を増やすことができるという利点もある。
　そして、炭素濃度が１×１０１６～１×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶とすることが好ましい。このように、炭素を上記の濃度で含有させれば、デバイス工程の熱処理でよりＢＭＤが形成されやすくなることが知られており有利である。また酸素がスリップなどの転位を固着する際に炭素が触媒として働き、スリップを抑制することができる。
　なお、これらの濃度の調整は従来と同様の方法を用いて行うことができる。例えば窒素濃度であれば、チョクラルスキー法において窒素ドープされたシリコンウェーハ等をルツボ内の原料に投入してその濃度を調整することができる。
　また、前述したように、半径方向全面がＮ領域のシリコン単結晶とすることが好ましい。このようなＮ領域単結晶インゴットから切り出したシリコンウェーハには、ＣＯＰやＯＳＦ核といったＧｒｏｗｎ－ｉｎ欠陥は存在せず、そのＧｒｏｗｎ－ｉｎ欠陥より低温で消滅させることができる酸素析出核のみが存在する。このため、表層を無欠陥化させる本発明において、熱処理のコストを低減するのに効果的である。また、より低温で処理できるため汚染の低減やスリップの面でも有利である。
　このようにしてＧｒｏｗｎ－ｉｎ欠陥や酸素濃度等を調整して引上げられたシリコン単結晶を切り出し、これを被処理シリコンウェーハとして用いることができる。
　次に、このようにして得られた被処理シリコンウェーハに工程Ａ及び工程Ｂを含む熱処理を施す。工程Ａ、Ｂは急速熱処理である。工程Ａ及び工程Ｂにおける急速熱処理条件は上述した通りであるが、以下、さらに詳述する。工程Ａを行うことで、ＴＤＤＢ特性の劣化要因となる大きなサイズの酸素析出物を溶解させることができる。このとき、１３００℃以上となる加熱時間が極めて短いため、裏面側（ウェーハの下側）の温度上昇が少なく、スリップの発生を抑制することができる。上述した条件で工程Ｂを行うことにより、ウェーハのバルク中に空孔を凍結でき、その結果高いＢＭＤ密度を得ることができる。
　この際、第１の熱源を有する装置と第２の熱源を有する装置をそれぞれ用意することにより、工程Ａ及び工程Ｂを別々に行うことができる。この場合、工程Ａと工程Ｂで加熱雰囲気を変えることができる。また、第１の熱源及び第２の熱源を有する装置、例えば図３に示すＦＬＡ装置を用意することにより、工程Ｂの最中に工程Ａを行うことができる。この場合、ウェーハの製造に使用する装置を１つにすることができる。
　このとき第１の熱源としては、レーザーアニール装置などを用いることもできるが、キセノン等の希ガスを封入したフラッシュランプ、特にはＸｅフラッシュランプを用いることが好ましい。この場合、後述するような１３００℃以上の温度により容易に加熱できるし、ウェーハの面内方向の全体を均一に加熱することができる。
　また、第２の熱源としては、ハロゲンランプを用いることができる。これにより、第２の急速熱処理を容易に行うことができる。
　ここで、第１の熱源による加熱温度（特に、加熱における最高温度）は、１３００℃以上、シリコンの融点（１４１２℃）以下に設定する。第１の熱源の加熱温度が１３００℃未満の場合、表層のＧｒｏｗｎ－ｉｎ欠陥及び酸素析出核を十分に溶解させることができない。第１の熱源の加熱温度がシリコンの融点を超えると、被処理シリコンウェーハが変形する恐れがある。
　また、第１の熱源による加熱時間（フラッシュランプアニールの工程Ａにおける全照射時間）は、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下に設定する。第１の熱源の加熱時間が０．０１ｍｓｅｃ未満の場合、ウェーハ上側（表側）の表層のＧｒｏｗｎ－ｉｎ欠陥及び酸素析出核を十分に溶解させることができない。また、第１の熱源の加熱時間が１００ｍｓｅｃを超えると、スリップが発生する恐れがある。なお、第１の熱源の加熱時間は、ウェーハ裏面の昇温を避けるために、特には２０ｍｓｅｃ以下とすることが好ましい。
　また、第２の熱源による加熱温度は、１１００℃以上、１３００℃未満に設定する。第２の熱源による加熱温度が１１００℃未満であると、Ｖａを注入できずＢＭＤ密度を熱処理前よりも高くすることができなくなってしまう。また、第２の熱源による加熱温度が１３００℃以上であると、ウェーハにスリップが入ってしまう。なお、第２の熱源の加熱温度は、ＢＭＤを高密度で形成するために、特には１１５０℃以上とすることが好ましい。
　第２の熱源による加熱時間は、１秒以上、１００秒以下に設定する。第２の熱源の加熱時間が１秒未満の場合、インゴットの引き上げ段階で形成された酸素析出核を成長させることができない。第２の熱源の加熱時間が１００秒を超えると生産性が低下する。
　第２の急速熱処理における降温速度は、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下に設定する。急速降温を行う際の降温速度が３０℃／ｓｅｃ未満の場合、ウェーハ中に空孔を凍結させることができず、高い密度でＢＭＤを形成することができない。また、降温速度が１５０℃／ｓｅｃより速い場合には、急速冷却によりスリップが発生する場合がある。
　なお、第２の急速熱処理における昇温速度は、例えば、３０℃／ｓｅｃ以上、７０℃／ｓｅｃ以下とすることができる。
　上記の条件で熱処理を行うことにより、ＴＤＤＢ良品率が例えば９０％以上で、かつデバイス熱処理等で高密度のＢＭＤを形成し得るウェーハを得ることができる。
　また、第１の急速熱処理及び第２の急速熱処理を、アルゴン、水素、ヘリウムあるいはこれらの混合ガスの非酸化性雰囲気中で行うことができる。このように第１の急速熱処理（表層領域の熱処理）及び第２の急速熱処理を非酸化性雰囲気中で行う場合、表面の酸素の平衡濃度が酸化性雰囲気より低いため、酸素の外方拡散が効率的になる。この結果、表面近傍の酸素濃度を低くすることができ、より早く固溶限以下となるため酸素析出核やＧｒｏｗｎ－ｉｎ欠陥がさらに消滅しやすくなるので、特に極表層での品質の向上を図ることができる。また、第１の急速熱処理及び第２の急速熱処理における熱処理雰囲気が水素の場合は、その還元作用により、さらに酸素析出物に起因する欠陥を溶解しやすくなるため、より表面の品質向上を図ることができる。
　また、第１の急速熱処理及び第２の急速熱処理を、窒素、アンモニアを含む窒化膜形成雰囲気中で行うことができる。このように、第１の急速熱処理及び第２の急速熱処理を窒化膜形成雰囲気中で行う場合、特許文献２に記載されているように、ウェーハ内部に空孔が効率よく注入され、注入された空孔が酸素析出を促進することが知られている。このように空孔注入により酸素析出が促進すると同時に、さらには加熱中のＧｒｏｗｎ－ｉｎ酸素析出核の消滅が抑制される。すなわち、このような窒化膜形成雰囲気ではなく、空孔注入を伴わない雰囲気で加熱した場合と比較して、ＤＺ層の幅が必要以上に拡くなるのを防ぎ、狭くすることができる。ＤＺ層が狭く、ＢＭＤを有するバルクがデバイス領域に近くなると、デバイスプロセス中に混入した金属不純物がゲッタリングサイトであるＢＭＤに到達するまでの拡散距離が短くなり、効率良く金属不純物をゲッタリングすることができる。
　一方、第１の急速熱処理及び第２の急速熱処理を、酸素を含む酸化雰囲気中で行うことができる。このように、第１の急速熱処理及び第２の急速熱処理を酸化雰囲気中で行う場合、インタースティシャルＳｉ（Ｉ）が注入され、酸素析出核はより溶解しやすくなるので、ＤＺ層の幅を拡げることが可能となる。あるいは、より低温／短時間の熱処理でＤＺ層を形成することが可能となる。
　以上のように、本発明のシリコンウェーハの製造方法によって、従来法では得ることができなかったシリコンウェーハ、すなわちＴＤＤＢ特性が良く、バルク中のＢＭＤ密度が高いシリコンウェーハを得ることができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
　Ｎｖ領域とＮｉ領域が混在した被処理シリコンウェーハを準備し、以下に示す実施例及び比較例１，２を行った。
シリコンウェーハの導電型、抵抗率、酸素濃度、直径、結晶軸方位は、以下の通りである。
導電型　　　　　：Ｐ型
抵抗率　　　　　：１７～２０Ω・ｃｍ
酸素濃度　　　　：１３～１４ｐｐｍａ（ＪＥＩＴＡ）
直径　　　　　　：３００ｍｍ
結晶軸方位　　　：＜１００＞
窒素と炭素のドープは行っていない。
（実施例）
　図３に示すＦＬＡ装置を用いて本発明の製造方法を行った。なお、工程Ｂの最中に工程Ａを行った。具体的には、準備したウェーハを、図３に示すＦＬＡ装置を用いてＮＨ３が３％、Ａｒが９７％の混合雰囲気でハロゲンランプにより５０℃／ｓｅｃの昇温速度で室温より１１７５℃まで急速昇温（工程Ｂにおける急速昇温）し、１０秒間保持してウェーハを予備加熱した状態（工程Ｂにおける保持）で、２ｍｓｅｃ間Ｘｅフラッシュランプを照射し被処理シリコンウェーハの上側の表層のみを１３５０℃に加熱し（工程Ａ）、予備加熱温度から７００℃以下までの降温速度を５０℃／ｓｅｃとして急速に冷却（工程Ｂにおける急速降温）した。
（比較例１）
　実施例と同様にしてウェーハを準備し、市販の急速加熱・急速冷却装置（ＲＴＡ装置）を用いてＮＨ３が３％、Ａｒが９７％の混合雰囲気で５０℃／ｓｅｃの昇温速度で室温より１１７５℃まで急速昇温し、１０秒間保持後、５０℃／ｓｅｃの降温速度で急速に冷却した。
（比較例２）
　実施例と同様にしてウェーハを準備し、図３に示すＦＬＡ装置を用いてＡｒが１００％の雰囲気でハロゲンランプにより３０℃／ｓｅｃの昇温速度で室温より１０００℃まで急速昇温し、２０秒間保持してウェーハを予備加熱した状態で、４０ｍｓｅｃ間Ｘｅフラッシュランプを照射し被処理シリコンウェーハの上側の表層のみを１３００℃に加熱し、予備加熱温度から７００℃以下までの降温速度を３０℃／ｓｅｃとして急速に冷却した。
　実施例と比較例１、２のウェーハに厚さ２５ｎｍのゲート酸化膜を形成後、ＴＤＤＢ特性を評価した。
　図５に実施例と比較例１、２のＴＤＤＢ測定結果を示す。図５において、（ａ）は実施例、（ｂ）は比較例１、（ｃ）は比較例２の測定結果である。実施例、比較例２では９９％のγ－ｍｏｄｅの良品率が得られているが、比較例１の良品率は６９％となっている。これは、比較例１の場合にはウェーハ表層の加熱温度が低いため、ＴＤＤＢ特性を劣化させるサイズの大きな酸素析出物を溶解させることができなかったが、実施例、比較例２ではウェーハ表層を十分高温に加熱できたため、酸素析出物を溶解でき、表層が無欠陥になったためである。
　実施例と比較例１、２におけるスリップをＸ線トポグラフィにより評価した結果、いずれの場合も裏面の温度が低いため、スリップの発生は確認できなかった。
　また、実施例と比較例１、２のウェーハをＮ２雰囲気中で、８００℃で４時間熱処理を行った。その後、同一熱処理炉内で１０００℃まで１０℃／ｍｉｎの昇温速度で昇温させ、１０００℃１６時間の熱処理を施した後、７００℃まで降温し、ウェーハを取り出した。その後、約２２°の角度の冶具に貼り付けて斜め研磨を行った。その後選択エッチングを行い、顕微鏡を用いてＢＭＤ密度を測定した。その結果、実施例、比較例１では５×１０９個／ｃｍ３の密度でＢＭＤが十分に形成されていたが、比較例２では５×１０８個／ｃｍ３となり、ＢＭＤ密度は実施例、比較例１に比べて小さかった。これは比較例２の予備加熱温度が１０００℃で低かったためと考えられる。
　このように実施例では、スリップがなく、高密度なＢＭＤが形成できることに加えて、良好なＴＤＤＢ特性を有するウェーハが作製できている。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (9)

  1. 　被処理シリコンウェーハに熱処理を施すことにより、表層に無欠陥領域を有するシリコンウェーハを製造する方法であって、
    　前記被処理シリコンウェーハを上方から加熱する第１の熱源により、前記被処理シリコンウェーハの上側の表層のみに１３００℃以上、シリコン融点以下の温度で、０．０１ｍｓｅｃ以上、１００ｍｓｅｃ以下の第１の急速熱処理を行う工程Ａと、前記被処理シリコンウェーハを加熱する第２の熱源による第２の急速熱処理により、前記被処理シリコンウェーハを１１００℃以上、１３００℃未満の温度で１秒以上、１００秒以下保持し、３０℃／ｓｅｃ以上、１５０℃／ｓｅｃ以下の降温速度で降温する工程Ｂとを有することを特徴とするシリコンウェーハの製造方法。
  2. 　前記工程Ｂの最中に前記工程Ａを行い、かつ、前記工程Ｂにおいては前記第２の熱源により前記被処理シリコンウェーハを下方から加熱することを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  3. 　前記工程Ａ及び前記工程Ｂを別々に行うことを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  4. 　前記第１の熱源としてキセノンランプを用いることを特徴とする請求項１から請求項３のいずれか１項に記載のシリコンウェーハの製造方法。
  5. 　前記第２の熱源としてハロゲンランプを用いることを特徴とする請求項１から請求項４のいずれか１項に記載のシリコンウェーハの製造方法。
  6. 　前記被処理シリコンウェーハを、チョクラルスキー法により育成された酸素濃度が７ｐｐｍａ以上２０ｐｐｍａ以下のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項１から請求項５のいずれか１項に記載のシリコンウェーハの製造方法。
  7. 　前記被処理シリコンウェーハを、チョクラルスキー法により育成された窒素濃度が１×１０１１～１×１０１５ａｔｏｍｓ／ｃｍ３のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項１から請求項６のいずれか１項に記載のシリコンウェーハの製造方法。
  8. 　前記被処理シリコンウェーハを、チョクラルスキー法により育成された炭素濃度が１×１０１６～１×１０１７ａｔｏｍｓ／ｃｍ３のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項１から請求項７のいずれか１項に記載のシリコンウェーハの製造方法。
  9. 　前記被処理シリコンウェーハを、チョクラルスキー法により育成された半径方向全面がＮ領域のシリコン単結晶インゴットから切り出したものとすることを特徴とする請求項１から請求項８のいずれか１項に記載のシリコンウェーハの製造方法。
PCT/JP2016/000050 2015-02-19 2016-01-07 シリコンウェーハの製造方法 WO2016132661A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112016000465.6T DE112016000465B4 (de) 2015-02-19 2016-01-07 Verfahren zur Fertigung von Silicium-Wafern
CN201680006293.1A CN107210223B (zh) 2015-02-19 2016-01-07 硅晶圆的制造方法
KR1020177022568A KR102317547B1 (ko) 2015-02-19 2016-01-07 실리콘 웨이퍼의 제조방법
US15/544,359 US10297463B2 (en) 2015-02-19 2016-01-07 Method for manufacturing silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015030213A JP6044660B2 (ja) 2015-02-19 2015-02-19 シリコンウェーハの製造方法
JP2015-030213 2015-02-19

Publications (1)

Publication Number Publication Date
WO2016132661A1 true WO2016132661A1 (ja) 2016-08-25

Family

ID=56689388

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/000050 WO2016132661A1 (ja) 2015-02-19 2016-01-07 シリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US10297463B2 (ja)
JP (1) JP6044660B2 (ja)
KR (1) KR102317547B1 (ja)
CN (1) CN107210223B (ja)
DE (1) DE112016000465B4 (ja)
TW (1) TWI625789B (ja)
WO (1) WO2016132661A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063085A (ko) * 2015-09-29 2018-06-11 킴벌리-클라크 월드와이드, 인크. 한 차원으로 수축하고 다른 차원으로 팽창하는 재료

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法
JP2010251471A (ja) * 2009-04-14 2010-11-04 Sumco Corp シリコンウェーハおよびその製造方法
JP2012023182A (ja) * 2010-07-14 2012-02-02 Shin Etsu Handotai Co Ltd シリコン基板の製造方法及びシリコン基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (ja) 1968-12-19 1975-01-30
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
KR101422713B1 (ko) * 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
US20120001301A1 (en) 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法
JP2010251471A (ja) * 2009-04-14 2010-11-04 Sumco Corp シリコンウェーハおよびその製造方法
JP2012023182A (ja) * 2010-07-14 2012-02-02 Shin Etsu Handotai Co Ltd シリコン基板の製造方法及びシリコン基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063085A (ko) * 2015-09-29 2018-06-11 킴벌리-클라크 월드와이드, 인크. 한 차원으로 수축하고 다른 차원으로 팽창하는 재료
KR102429963B1 (ko) 2015-09-29 2022-08-08 킴벌리-클라크 월드와이드, 인크. 한 차원으로 수축하고 다른 차원으로 팽창하는 재료

Also Published As

Publication number Publication date
TWI625789B (zh) 2018-06-01
KR102317547B1 (ko) 2021-10-27
US10297463B2 (en) 2019-05-21
TW201639036A (zh) 2016-11-01
CN107210223B (zh) 2020-08-21
JP2016152370A (ja) 2016-08-22
CN107210223A (zh) 2017-09-26
DE112016000465B4 (de) 2022-01-27
JP6044660B2 (ja) 2016-12-14
US20180247830A1 (en) 2018-08-30
DE112016000465T5 (de) 2017-09-28
KR20170117418A (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5239155B2 (ja) シリコンウエーハの製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5439305B2 (ja) シリコン基板の製造方法及びシリコン基板
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
US20130078588A1 (en) Method for heat-treating silicon wafer
JP6317700B2 (ja) シリコンウェーハの製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
CN107154353B (zh) 晶圆热处理的方法
JP2019192831A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16752054

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15544359

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177022568

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016000465

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16752054

Country of ref document: EP

Kind code of ref document: A1