JP5167654B2 - シリコン単結晶ウエーハの製造方法 - Google Patents
シリコン単結晶ウエーハの製造方法 Download PDFInfo
- Publication number
- JP5167654B2 JP5167654B2 JP2007045956A JP2007045956A JP5167654B2 JP 5167654 B2 JP5167654 B2 JP 5167654B2 JP 2007045956 A JP2007045956 A JP 2007045956A JP 2007045956 A JP2007045956 A JP 2007045956A JP 5167654 B2 JP5167654 B2 JP 5167654B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- region
- silicon single
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 95
- 229910052710 silicon Inorganic materials 0.000 title claims description 95
- 239000010703 silicon Substances 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000012298 atmosphere Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 46
- 238000012545 processing Methods 0.000 claims description 23
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 238000005121 nitriding Methods 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 description 128
- 238000010438 heat treatment Methods 0.000 description 69
- 230000000052 comparative effect Effects 0.000 description 37
- 230000007547 defect Effects 0.000 description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 34
- 229910052760 oxygen Inorganic materials 0.000 description 34
- 239000001301 oxygen Substances 0.000 description 34
- 230000008569 process Effects 0.000 description 28
- 238000004151 rapid thermal annealing Methods 0.000 description 14
- 238000001556 precipitation Methods 0.000 description 13
- 238000011156 evaluation Methods 0.000 description 12
- 238000005247 gettering Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000007689 inspection Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000002244 precipitate Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 208000012696 congenital leptin deficiency Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/005—Oxydation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Description
本発明は、ウエーハ表面からデバイス活性領域となる一定の深さまで、結晶欠陥の発生がないＤＺ層が形成され、かつウエーハ内部にはゲッタリングサイトとなる酸素析出物を形成することのできるシリコン単結晶ウエーハの製造方法に関するものである。
半導体デバイスの材料となるシリコン単結晶ウエーハは、一般的にチョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下ＣＺ法ともいう）によりシリコン単結晶を成長させ、得られたシリコン単結晶を切断、研磨等の工程を施すことにより作製することができる。
このようにＣＺ法で育成されたシリコン単結晶は、熱酸化処理（例えば１１００℃×２時間）を受けた時にリング状に発生するＯＳＦと呼ばれる酸化誘起積層欠陥を生じることがある。ＯＳＦ以外にも結晶育成時に形成され、デバイス性能に悪影響を及ぼす微細欠陥（以下Ｇｒｏｗｎ−ｉｎ欠陥ともいう）が存在することが明らかになってきた。
そこで、近年これらの欠陥をできるだけ少なくしたウエーハを得るための単結晶製造方法が例えば特許文献１や特許文献２で開示されている。
図８は、単結晶を育成した場合の引き上げ速度と欠陥分布の関係の一例を示している。単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のものである。
図８は、単結晶を育成した場合の引き上げ速度と欠陥分布の関係の一例を示している。単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のものである。
一般に、単結晶内の温度分布はＣＺ炉内の構造（以下ホットゾーンともいう）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらないことが知られている。このため、同一構造のＣＺ炉の場合はＶ／Ｇは引き上げ速度の変化にのみ対応することになる。すなわち引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって図８の縦軸には引き上げ速度Ｖを用いている。
引き上げ速度Ｖが比較的高速な領域ではベーカンシー（Ｖａｃａｎｃｙ：以下Ｖａともいう）と呼ばれる点欠陥である空孔が凝集したボイドと考えられているＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）やＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）とよばれる空孔型のＧｒｏｗｎ−ｉｎ欠陥が結晶径全域に存在し、Ｖ−Ｒｉｃｈ領域と呼ばれている。
引き上げ速度Ｖが比較的高速な領域ではベーカンシー（Ｖａｃａｎｃｙ：以下Ｖａともいう）と呼ばれる点欠陥である空孔が凝集したボイドと考えられているＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）やＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）とよばれる空孔型のＧｒｏｗｎ−ｉｎ欠陥が結晶径全域に存在し、Ｖ−Ｒｉｃｈ領域と呼ばれている。
これより引き上げ速度Ｖが少し遅くなると、結晶の周辺からＯＳＦがリング状に発生し、引き上げ速度Ｖが低下するにしたがってＯＳＦは中心に向かってシュリンクしていき、ついには結晶中心でＯＳＦは消滅する。
さらに引き上げ速度Ｖを遅くすると、Ｖａやインタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉｌｉｃｏｎ：以下Ｉともいう）と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎともいう）領域が存在する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、前記ＣＯＰやＦＰＤのように凝集した欠陥としては存在しないか、あるいは現在の欠陥検出方法では欠陥の存在が検出できないことが判明してきた。
このＮ領域はＶａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
さらに引き上げ速度Ｖを遅くすると、Ｖａやインタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉｌｉｃｏｎ：以下Ｉともいう）と呼ばれる格子間型の点欠陥の過不足が少ないニュートラル（Ｎｅｕｔｒａｌ：以下Ｎともいう）領域が存在する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、前記ＣＯＰやＦＰＤのように凝集した欠陥としては存在しないか、あるいは現在の欠陥検出方法では欠陥の存在が検出できないことが判明してきた。
このＮ領域はＶａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
引き上げ速度Ｖを更に遅くするとＩが過飽和となり、その結果Ｉが凝集した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に発生し、この領域はＩ−Ｒｉｃｈ領域と呼ばれている。
これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲にＶ／Ｇを制御しながら引上げた単結晶をウエーハに切り出し、研磨することにより径方向の全面がＮ領域になる極めて欠陥の少ないウエーハを得ることができる。
これらのことから、結晶の中心から径方向全域に渡ってＮ領域となるような範囲にＶ／Ｇを制御しながら引上げた単結晶をウエーハに切り出し、研磨することにより径方向の全面がＮ領域になる極めて欠陥の少ないウエーハを得ることができる。
例として、図８のＡ−Ａの位置から切り出したウエーハは図９（ａ）に示すように全面Ｎｖ領域のウエーハとなる。図９（ｂ）は図８のＢ−Ｂの位置から切り出したウエーハを示し、ウエーハ中心部にＮｖ領域があり、その外周部にＮｉ領域が存在する。
図９（ｃ）は図８のＣ−Ｃから切り出したウエーハを示し、ウエーハ全面がＮｉ領域からなるウエーハを得ることができる。
なお、これらは一例であり、ホットゾーン等によっては、例えば上記の図９（ｂ）の例とは逆に、ウエーハ中心部にＮｉ領域があり、その外周部にＮｖ領域が存在する場合もある。
ウエーハ表面にＶ−Ｒｉｃｈ領域またはＩ−Ｒｉｃｈ領域に存在するＧｒｏｗｎ−ｉｎ欠陥が出現すると、デバイスのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成した場合に酸化膜の耐圧を低下させるなどデバイス特性に悪影響を及ぼすために、ウエーハ表層にはこのような欠陥が存在しないことが望まれている。
図９（ｃ）は図８のＣ−Ｃから切り出したウエーハを示し、ウエーハ全面がＮｉ領域からなるウエーハを得ることができる。
なお、これらは一例であり、ホットゾーン等によっては、例えば上記の図９（ｂ）の例とは逆に、ウエーハ中心部にＮｉ領域があり、その外周部にＮｖ領域が存在する場合もある。
ウエーハ表面にＶ−Ｒｉｃｈ領域またはＩ−Ｒｉｃｈ領域に存在するＧｒｏｗｎ−ｉｎ欠陥が出現すると、デバイスのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成した場合に酸化膜の耐圧を低下させるなどデバイス特性に悪影響を及ぼすために、ウエーハ表層にはこのような欠陥が存在しないことが望まれている。
図１０はＶ／ＧとＶａ濃度及びＩ濃度の関係を模式的に表現したもので、この関係はボロンコフ理論と呼ばれており、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを示している。
より詳細には、Ｖ／Ｇが臨界点（Ｖ／Ｇ）ｃ以上ではＶａが優勢な領域が形成され、臨界点以下ではＩが優勢な領域が形成される。すなわち、（Ｖ／Ｇ）ｃは、ＶａとＩが同濃度となるＶ／Ｇ値を示している。
より詳細には、Ｖ／Ｇが臨界点（Ｖ／Ｇ）ｃ以上ではＶａが優勢な領域が形成され、臨界点以下ではＩが優勢な領域が形成される。すなわち、（Ｖ／Ｇ）ｃは、ＶａとＩが同濃度となるＶ／Ｇ値を示している。
図１０中のＩ−Ｒｉｃｈ領域は、Ｖ／Ｇが（Ｖ／Ｇ）ｉ以下であり、格子間シリコン型点欠陥Ｉが飽和濃度Ｃｉ以上であるため格子間型シリコン点欠陥の凝集体すなわちＬ／ＤのＧｒｏｗｎ−ｉｎ欠陥が発生している領域である。
Ｖ−Ｒｉｃｈ領域は、Ｖ／Ｇが（Ｖ／Ｇ）ｖ以上であり、空孔Ｖａが飽和濃度Ｃｖ以上であるため空孔の凝集体すなわちＣＯＰ等のＧｒｏｗｎ−ｉｎ欠陥が発生している領域である。
Ｎ領域とは空孔の凝集体あるいは格子間シリコン型点欠陥の凝集体が存在しないニュートラル領域（（Ｖ／Ｇ）ｉ〜（Ｖ／Ｇ）ｏｓｆ）を示す。
そして、通常このＮ領域に隣接してＯＳＦ領域（（Ｖ／Ｇ）ｏｓｆ〜（Ｖ／Ｇ）ｖ）が存在する。
Ｖ−Ｒｉｃｈ領域は、Ｖ／Ｇが（Ｖ／Ｇ）ｖ以上であり、空孔Ｖａが飽和濃度Ｃｖ以上であるため空孔の凝集体すなわちＣＯＰ等のＧｒｏｗｎ−ｉｎ欠陥が発生している領域である。
Ｎ領域とは空孔の凝集体あるいは格子間シリコン型点欠陥の凝集体が存在しないニュートラル領域（（Ｖ／Ｇ）ｉ〜（Ｖ／Ｇ）ｏｓｆ）を示す。
そして、通常このＮ領域に隣接してＯＳＦ領域（（Ｖ／Ｇ）ｏｓｆ〜（Ｖ／Ｇ）ｖ）が存在する。
ところで、シリコンウエーハには通常７〜１０×１０１７ａｔｏｍｓ／ｃｍ３（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が過飽和状態で含まれている。
そのため、このようなシリコンウエーハにデバイスプロセス等で熱処理が施されるとシリコンウエーハ内の過飽和な酸素が酸素析出物として析出する。この様な酸素析出物はＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれる。
このＢＭＤはウエーハ内のデバイス活性領域で発生すると、接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
そのため、このようなシリコンウエーハにデバイスプロセス等で熱処理が施されるとシリコンウエーハ内の過飽和な酸素が酸素析出物として析出する。この様な酸素析出物はＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれる。
このＢＭＤはウエーハ内のデバイス活性領域で発生すると、接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
そのため、シリコンウエーハの製造においては、ウエーハのバルク中にＢＭＤを形成するとともに、デバイス活性領域であるウエーハ表面近傍はＢＭＤやＧｒｏｗｎ−ｉｎ欠陥等が存在しない無欠陥領域（Ｄｅｎｕｔｅｄ Ｚｏｎｅ；以下ＤＺ層という）を維持しなければならない。
近年、シリコンウエーハの出荷段階ではウエーハ内部にＢＭＤは発生していないが、その後のデバイスプロセス等の熱処理を行うことによって、デバイス活性領域であるウエーハ表面近傍にはＢＭＤのないＤＺ層を維持したまま、デバイス活性領域より深いバルク中にはＢＭＤが形成されてゲッタリング能力を有するように設計されたシリコンウエーハの製造方法として、シリコンウエーハをＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する方法（急速熱処理）が提案されている（例えば特許文献３、特許文献４、特許文献５参照）。
このＲＴＰ処理とは、シリコンウエーハをＮ２またはＮＨ３等の窒化物形成雰囲気、あるいはこれらのガスとＡｒ、Ｈ２等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば５０℃／ｓといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／ｓといった降温速度で急速に冷却することを特徴とする熱処理方法である。
このＲＴＰ処理とは、シリコンウエーハをＮ２またはＮＨ３等の窒化物形成雰囲気、あるいはこれらのガスとＡｒ、Ｈ２等の窒化物非形成雰囲気との混合ガス雰囲気中で、例えば５０℃／ｓといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／ｓといった降温速度で急速に冷却することを特徴とする熱処理方法である。
ここで、ＲＴＰ処理後に酸素析出熱処理を行うことによってＢＭＤが形成されるメカニズムについて簡単に説明する。
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にウエーハ表面からＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５０℃／ｓという降温速度で冷却する間にＶａの拡散による再分布とＩとの再結合による消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にウエーハ表面からＶａの注入が起こり、１２００℃から７００℃の温度範囲を例えば５０℃／ｓという降温速度で冷却する間にＶａの拡散による再分布とＩとの再結合による消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。
このような状態のウエーハに対して例えば酸素析出熱処理を施すことにより、高いＶａ濃度の領域では酸素析出物がクラスター化し、クラスター化した酸素析出物が成長してＢＭＤが形成される。このように、ＲＴＰ処理後のシリコンウエーハに酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、ウエーハ深さ方向に分布を有するＢＭＤを形成することになる。
以上のように、デバイス性能に悪影響を及ぼすＣＯＰやＯＳＦ等の結晶欠陥をなくすことを目的として、Ｎ領域からなるシリコン単結晶を作りこむ技術が開発されたり、また、表層にＤＺ層を有し、バルク領域にはＢＭＤを有するシリコン単結晶ウエーハを製造するにあたってＲＴＰ処理を用いた製造方法が行われている。
しかしながら、まず、Ｎ領域からなるシリコン単結晶ウエーハにおいては、初期酸素濃度が比較的低いため、ゲッタリングに必要な酸素析出が十分に得られない場合があった。さらに、径方向の全面がＮ領域といっても、通常はＮｖ、Ｎｉ領域が混在しており、Ｉが比較的多いＮｉ領域では酸素析出が起き難く、ＢＭＤ密度の面内分布において顕著なむらが発生する場合があった。
しかしながら、まず、Ｎ領域からなるシリコン単結晶ウエーハにおいては、初期酸素濃度が比較的低いため、ゲッタリングに必要な酸素析出が十分に得られない場合があった。さらに、径方向の全面がＮ領域といっても、通常はＮｖ、Ｎｉ領域が混在しており、Ｉが比較的多いＮｉ領域では酸素析出が起き難く、ＢＭＤ密度の面内分布において顕著なむらが発生する場合があった。
これらのようなＮ領域における酸素析出の問題を解決する手段として、高温のＲＴＰによりウエーハに空孔を注入し、この空孔により酸素析出を促進させる方法がある。
しかしながら、ＮｖおよびＮｉ領域が混在したＮ領域のシリコン単結晶ウエーハにＲＴＰを施すと、Ｎｖ領域、あるいは通常の検査ではＯＳＦが検出されない領域であっても、１０００℃で３ｈと１１５０℃で１００ｍｉｎの２段の熱処理を施す高感度のＯＳＦ検査を行った場合には欠陥が検出される領域では、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性が低下してしまう。この傾向は２００ｍｍよりも大口径の３００ｍｍウエーハにて、より顕著である。
また、例えば、径方向の全面がＮｉ領域のシリコン単結晶ウエーハを使用する方法も考えられるが、シリコン単結晶の製造マージンが狭くて生産性が低く、製造コストも著しく高くなってしまう。
しかしながら、ＮｖおよびＮｉ領域が混在したＮ領域のシリコン単結晶ウエーハにＲＴＰを施すと、Ｎｖ領域、あるいは通常の検査ではＯＳＦが検出されない領域であっても、１０００℃で３ｈと１１５０℃で１００ｍｉｎの２段の熱処理を施す高感度のＯＳＦ検査を行った場合には欠陥が検出される領域では、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性が低下してしまう。この傾向は２００ｍｍよりも大口径の３００ｍｍウエーハにて、より顕著である。
また、例えば、径方向の全面がＮｉ領域のシリコン単結晶ウエーハを使用する方法も考えられるが、シリコン単結晶の製造マージンが狭くて生産性が低く、製造コストも著しく高くなってしまう。
本発明は、このような問題点に鑑みてなされたものであり、ウエーハ表層にＤＺ層が形成されてデバイス特性が優れていると同時に、ゲッタリングサイトとして機能する酸素析出物をバルク領域内に十分に形成できるシリコン単結晶ウエーハを安価に製造することが可能な製造方法を提供することを目的とする。
上記課題を解決するため、本発明は、シリコン単結晶ウエーハの製造方法であって、チョクラルスキー法により作製した径方向の全面がＮ領域のシリコン単結晶ウエーハを酸化性雰囲気下で急速熱処理し、該酸化性雰囲気下の急速熱処理で形成された酸化膜を除去してから、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理することを特徴とするシリコン単結晶ウエーハの製造方法を提供する。
このように、本発明のシリコン単結晶ウエーハの製造方法では、まず、チョクラルスキー法により作製した径方向の全面がＮ領域のシリコン単結晶ウエーハを酸化性雰囲気下で急速熱処理する。この酸化性雰囲気下の急速熱処理を施すことでウエーハに格子間シリコンを注入することができ、それによってＯＳＦ核を消滅あるいは不活性化させることができる。そして、次に、上記酸化性雰囲気下の急速熱処理によって形成された酸化膜を除去し、それから窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理して製造することで、ウエーハに空孔を効率良く注入することができる。また、急速熱処理のため、熱処理に費やす時間が短時間で済む。このため、表層にＤＺ層を有してＴＤＤＢ特性が優れ、かつ、酸素析出熱処理等によってバルク領域内に十分なＢＭＤを形成することが可能なシリコン単結晶ウエーハを効率的にコストをかけずに製造することが可能である。
このとき、特に、前記径方向の全面がＮ領域のシリコン単結晶ウエーハを、Ｎｉ領域およびＮｖ領域が混在したものとすることができる。
このように、本発明ではＮｉ領域およびＮｖ領域が混在したシリコン単結晶ウエーハであっても、ウエーハ全面においてＴＤＤＢ特性が優れ、バルク領域に十分なＢＭＤを発生させ、高いゲッタリング能力を有し得るシリコン単結晶ウエーハを製造することができる。しかも、例えばＮｉ領域のみの場合に比べて製造マージンが広く、生産性高く、一層安価に製造することが可能である。
このように、本発明ではＮｉ領域およびＮｖ領域が混在したシリコン単結晶ウエーハであっても、ウエーハ全面においてＴＤＤＢ特性が優れ、バルク領域に十分なＢＭＤを発生させ、高いゲッタリング能力を有し得るシリコン単結晶ウエーハを製造することができる。しかも、例えばＮｉ領域のみの場合に比べて製造マージンが広く、生産性高く、一層安価に製造することが可能である。
このような本発明のシリコン単結晶ウエーハの製造方法であれば、表層にＤＺ層を有し、かつバルク中にＢＭＤを十分に形成できるシリコン単結晶ウエーハをコストをかけずに製造することができる。
以下では、本発明の実施の形態を図面を参照して説明するが、本発明はこれに限定されるものではない。
図１に、本発明のシリコン単結晶ウエーハの製造方法の手順の一例を示す。
図１に示すように、手順の全体の流れとしては、まずＮ領域シリコン単結晶ウエーハを準備し（工程１）、これに酸化性雰囲気下で急速熱処理を施す（工程２）。この後、工程２で形成されたウエーハ表面の酸化膜を除去する（工程３）。その後、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理を再度施す（工程４）。
図１に、本発明のシリコン単結晶ウエーハの製造方法の手順の一例を示す。
図１に示すように、手順の全体の流れとしては、まずＮ領域シリコン単結晶ウエーハを準備し（工程１）、これに酸化性雰囲気下で急速熱処理を施す（工程２）。この後、工程２で形成されたウエーハ表面の酸化膜を除去する（工程３）。その後、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理を再度施す（工程４）。
ここで、上記工程に用いることのできる装置について説明する。
Ｎ領域シリコン単結晶ウエーハの準備でチョクラルスキー法によりシリコン単結晶を引き上げるにあたっては、例えば図２のような単結晶引き上げ装置を使用することができる。
図２に示すように、この単結晶引き上げ装置１には、引き上げ室２内に、シリコン単結晶インゴット１０の原料となるシリコン融液１１を収容するルツボ３が設けられている。そして、このルツボ３にはルツボ保持軸５及びその回転機構（図示せず）が備えられており、単結晶の育成中にルツボ３を回転できるようになっている。さらに、このルツボ３の周囲には、加熱のためのヒータ４が配設されており、さらにヒータ４の外側周囲には断熱材９が配置されている。そして、ルツボ３内のシリコン融液１１の上方には、シリコンの種結晶６を保持するシードチャック７、シードチャック７を引上げるワイヤ８、ワイヤ８を回転又は巻き取る巻取機構（図示せず）が備えられている。このように、本発明の製造方法では従来と同様の単結晶引き上げ装置を用いることができる。
このような装置１により、シリコン単結晶インゴット１０は、原料のシリコン融液１１から、引き上げ速度等を調整してワイヤ８によって引上げられる。
Ｎ領域シリコン単結晶ウエーハの準備でチョクラルスキー法によりシリコン単結晶を引き上げるにあたっては、例えば図２のような単結晶引き上げ装置を使用することができる。
図２に示すように、この単結晶引き上げ装置１には、引き上げ室２内に、シリコン単結晶インゴット１０の原料となるシリコン融液１１を収容するルツボ３が設けられている。そして、このルツボ３にはルツボ保持軸５及びその回転機構（図示せず）が備えられており、単結晶の育成中にルツボ３を回転できるようになっている。さらに、このルツボ３の周囲には、加熱のためのヒータ４が配設されており、さらにヒータ４の外側周囲には断熱材９が配置されている。そして、ルツボ３内のシリコン融液１１の上方には、シリコンの種結晶６を保持するシードチャック７、シードチャック７を引上げるワイヤ８、ワイヤ８を回転又は巻き取る巻取機構（図示せず）が備えられている。このように、本発明の製造方法では従来と同様の単結晶引き上げ装置を用いることができる。
このような装置１により、シリコン単結晶インゴット１０は、原料のシリコン融液１１から、引き上げ速度等を調整してワイヤ８によって引上げられる。
次に、上記のような単結晶引き上げ装置１によって引き上げられたシリコン単結晶インゴット１０を切り出したシリコン単結晶ウエーハに各急速熱処理を施すための装置について述べる。
図３に示す急速熱処理装置１２は、石英からなるチャンバー１３を有し、このチャンバー１３内でシリコン単結晶ウエーハ２１を急速熱処理できるようになっている。加熱は、チャンバー１３を上下左右から囲繞するように配置される加熱ランプ１４（例えばハロゲンランプ）によって行う。この加熱ランプ１４はそれぞれ独立に供給される電力を制御できるようになっている。
図３に示す急速熱処理装置１２は、石英からなるチャンバー１３を有し、このチャンバー１３内でシリコン単結晶ウエーハ２１を急速熱処理できるようになっている。加熱は、チャンバー１３を上下左右から囲繞するように配置される加熱ランプ１４（例えばハロゲンランプ）によって行う。この加熱ランプ１４はそれぞれ独立に供給される電力を制御できるようになっている。
ガスの排気側は、オートシャッター１５が装備され、外気を封鎖している。オートシャッター１５は、ゲートバルブによって開閉可能に構成される不図示のウエーハ挿入口が設けられている。また、オートシャッター１５にはガス排気口２０が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン単結晶ウエーハ２１は石英トレイ１６に形成された３点支持部１７の上に配置される。トレイ１６のガス導入口側には、石英製のバッファ１８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスがシリコン単結晶ウエーハ２１に直接当たるのを防ぐことができる。
また、チャンバー１３には不図示の温度測定用特殊窓が設けられており、チャンバー１３の外部に設置されたパイロメータ１９により、その特殊窓を通してシリコン単結晶ウエーハ２１の温度を測定することができる。
急速熱処理装置１２もまた、従来と同様のものを用いることができる。
そして、シリコン単結晶ウエーハ２１は石英トレイ１６に形成された３点支持部１７の上に配置される。トレイ１６のガス導入口側には、石英製のバッファ１８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスがシリコン単結晶ウエーハ２１に直接当たるのを防ぐことができる。
また、チャンバー１３には不図示の温度測定用特殊窓が設けられており、チャンバー１３の外部に設置されたパイロメータ１９により、その特殊窓を通してシリコン単結晶ウエーハ２１の温度を測定することができる。
急速熱処理装置１２もまた、従来と同様のものを用いることができる。
以下、図２、３の各装置を用いて行う本発明の製造方法における各工程について説明する。
（工程１：Ｎ領域シリコン単結晶ウエーハの準備）
工程１では、後に二段階の急速熱処理（酸化性雰囲気下の急速熱処理（初段のＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）処理）、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理（二段目のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理））を施す、径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を準備する。
すなわち、まず、図２の単結晶引き上げ装置１を用い、チョクラルスキー法によってシリコン単結晶インゴット１０を引き上げる。このとき、この引き上げたシリコン単結晶インゴット１０から径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を切り出せるように、例えば引き上げ速度を適当に調整してＶ／Ｇを制御し、シリコン単結晶インゴット１０の内部の欠陥領域が目的に沿った分布となるように引き上げを行う。このＶ／Ｇ等の制御方法は特に限定されるものではない。上述したように、引き上げ速度を調整したり、あるいは炉内構造を変化させたりすることにより制御すれば良い。
このようにしてシリコン単結晶インゴット１０を引き上げた後、ワイヤソーを用いてウエーハ状に切り出し、径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を得る。
（工程１：Ｎ領域シリコン単結晶ウエーハの準備）
工程１では、後に二段階の急速熱処理（酸化性雰囲気下の急速熱処理（初段のＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）処理）、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理（二段目のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理））を施す、径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を準備する。
すなわち、まず、図２の単結晶引き上げ装置１を用い、チョクラルスキー法によってシリコン単結晶インゴット１０を引き上げる。このとき、この引き上げたシリコン単結晶インゴット１０から径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を切り出せるように、例えば引き上げ速度を適当に調整してＶ／Ｇを制御し、シリコン単結晶インゴット１０の内部の欠陥領域が目的に沿った分布となるように引き上げを行う。このＶ／Ｇ等の制御方法は特に限定されるものではない。上述したように、引き上げ速度を調整したり、あるいは炉内構造を変化させたりすることにより制御すれば良い。
このようにしてシリコン単結晶インゴット１０を引き上げた後、ワイヤソーを用いてウエーハ状に切り出し、径方向の全面がＮ領域のシリコン単結晶ウエーハ２１を得る。
なお、本発明は、Ｎｉ領域およびＮｖ領域が混在するようなシリコン単結晶ウエーハ２１に対して特に有効である。すなわち、Ｎｉ領域およびＮｖ領域が混在したものであれば、シリコン単結晶インゴット１０の引き上げにおいて、例えば全面がＮｉ領域の場合に比べて製造マージンを広くとることができるので、より簡単かつ低コストでシリコン単結晶インゴット１０を引き上げることができ、生産性の向上を図ることができる。また、Ｎｖ領域が存在していても、ＴＤＤＢ特性が優れたシリコン単結晶ウエーハにできる。
以下の工程２〜４においては、Ｎｉ領域およびＮｖ領域が混在するＮ領域シリコン単結晶ウエーハを用いた場合について説明する。
以下の工程２〜４においては、Ｎｉ領域およびＮｖ領域が混在するＮ領域シリコン単結晶ウエーハを用いた場合について説明する。
（工程２：酸化性雰囲気下の急速熱処理）
次に、工程２として、準備したＮ領域シリコン単結晶ウエーハ２１に対し、図３の急速熱処理装置１２を用いて急速熱処理を施す。このときのチャンバー１３内の雰囲気は酸化性雰囲気であれば良く、例えば乾燥酸素雰囲気とすることもできるし、あるいはｗｅｔ酸素雰囲気とすることもできる。なお、この酸化性雰囲気下の急速熱処理によって、シリコン単結晶ウエーハ２１の表面には熱酸化膜が形成される。
次に、工程２として、準備したＮ領域シリコン単結晶ウエーハ２１に対し、図３の急速熱処理装置１２を用いて急速熱処理を施す。このときのチャンバー１３内の雰囲気は酸化性雰囲気であれば良く、例えば乾燥酸素雰囲気とすることもできるし、あるいはｗｅｔ酸素雰囲気とすることもできる。なお、この酸化性雰囲気下の急速熱処理によって、シリコン単結晶ウエーハ２１の表面には熱酸化膜が形成される。
このときの熱処理条件としては、例えば、５０℃／ｓの昇温速度で昇温し、９００〜１２５０℃程度で１０〜３０秒間保持した後、５０℃／ｓの降温速度で降温することができる。本発明者がこの酸化性雰囲気下での急速熱処理について実験を繰り返して研究を行ったところ、基本的には、最高温度が高いほど、また、急速熱処理としてその最高温度での保持時間が長いほど、後述するような、Ｎｖ領域あるいは２段の熱処理（１０００℃で３ｈと１１５０℃で１００ｍｉｎ）を施すＯＳＦ検査で欠陥が検出されるような領域でのＴＤＤＢ特性等の改善がより顕著に得られることが判った。ただし、これらの最高温度、保持時間等の条件は特に限定されるものではなく、切り出し後のシリコン単結晶ウエーハ２１におけるＯＳＦ核のサイズの大きさ等によって、その都度、適切に調整することができる。例えば、ＯＳＦ核のサイズが元々比較的大きければ、最高温度を比較的高く、保持時間を長く設定すれば良い。
このように、予め、工程２として酸化性雰囲気下での急速熱処理を施しておくことによりＴＤＤＢ特性が改善されるメカニズムとしては、まず、シリコン単結晶ウエーハ２１に格子間シリコンを注入し、ウエーハ内部に存在するＯＳＦ核を消滅あるいは不活性化することができるためと考えられる。したがって、後の工程４で、酸素析出を促進するために空孔をウエーハに注入するべく、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理を施し、そしてその後にＢＭＤ形成のための酸素析出熱処理やデバイス工程での熱処理を行ったとしても、ＯＳＦ核は既に消滅あるいは不活性化しているので、ＯＳＦ核が結晶欠陥に成長するのを防止することができ、その結果、デバイス特性の悪化防止、改善を得ることができると考えられる。
一方、上記工程２を予め行っておく本発明に対し、この工程２（および後述する工程３）を行わずに工程４の窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理を施してしまう従来のシリコン単結晶ウエーハの製造方法では、工程４の前にＯＳＦ核の消滅や不活性化が行われていないため、酸素析出熱処理やデバイス工程での熱処理等が施されると、Ｎｖ領域あるいは高感度のＯＳＦ検査で欠陥が検出されるような領域において核が成長して結晶欠陥が発生し易く、ＴＤＤＢ特性が悪化する。
（工程３：酸化膜の除去）
工程２により、シリコン単結晶ウエーハ２１の表面には酸化膜が形成されており、この状態のまま、次の工程４である窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理を行うと、この熱酸化膜がマスクとして働いてしまうため、シリコン単結晶ウエーハ２１中に空孔を効率良く注入することができない。
したがって、そもそもウエーハ全面において十分には空孔が注入されず、そのため、酸素析出熱処理が行われてもバルク領域でのＢＭＤの形成が不十分となり、ゲッタリング能力を満足に得ることができなくなる。
工程２により、シリコン単結晶ウエーハ２１の表面には酸化膜が形成されており、この状態のまま、次の工程４である窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理を行うと、この熱酸化膜がマスクとして働いてしまうため、シリコン単結晶ウエーハ２１中に空孔を効率良く注入することができない。
したがって、そもそもウエーハ全面において十分には空孔が注入されず、そのため、酸素析出熱処理が行われてもバルク領域でのＢＭＤの形成が不十分となり、ゲッタリング能力を満足に得ることができなくなる。
しかしながら、本発明では、工程２で形成された酸化膜を工程３で除去してから工程４を行うので、工程４において空孔の注入が酸化膜により邪魔されることもなく、効率良く空孔を注入することができる。したがって、ウエーハの全面において空孔が十分に注入され、酸素析出が促進されるものとなり、バルク領域にＢＭＤを十分に形成することが可能なものであり、高いゲッタリング能力を有し得るものに製造することができる。
なお、工程３における酸化膜の除去について、その方法は特に限定されないが、例えば、シリコン酸化膜の除去の際によく行われているようにフッ酸を用いて除去することができる。
なお、工程３における酸化膜の除去について、その方法は特に限定されないが、例えば、シリコン酸化膜の除去の際によく行われているようにフッ酸を用いて除去することができる。
（工程４：窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下での急速熱処理）
上記のように、工程３で酸化膜を除去した後に、図３の急速熱処理装置１２を用い、再度急速熱処理をシリコン単結晶ウエーハ２１に施す。ただし、このときのチャンバー１３内の雰囲気は、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気とする。窒化性雰囲気としては、例えばＮＨ３、Ｎ２等が挙げられる
上述したように、この急速熱処理により、シリコン単結晶ウエーハ２１中に空孔が注入され、バルク中にＢＭＤ、ひいてはゲッタリング能力を有し得るものとすることができる。
上記のように、工程３で酸化膜を除去した後に、図３の急速熱処理装置１２を用い、再度急速熱処理をシリコン単結晶ウエーハ２１に施す。ただし、このときのチャンバー１３内の雰囲気は、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気とする。窒化性雰囲気としては、例えばＮＨ３、Ｎ２等が挙げられる
上述したように、この急速熱処理により、シリコン単結晶ウエーハ２１中に空孔が注入され、バルク中にＢＭＤ、ひいてはゲッタリング能力を有し得るものとすることができる。
なお、熱処理条件としては、例えば、５０℃／ｓの昇温速度で昇温し、９００〜１２５０℃程度で１０〜３０ｓ保持した後、５０℃／ｓの降温速度で降温することができる。この急速熱処理の条件は特に限定されず、例えば従来と同様の急速熱処理条件で行うことが可能である。
（実施例１、比較例１）
抵抗率９．２Ωｃｍ、初期酸素濃度１１．０ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に１０２ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを図２に示す単結晶引き上げ装置１を用いて育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例１および比較例１用にそれぞれ用意した。
抵抗率９．２Ωｃｍ、初期酸素濃度１１．０ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に１０２ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを図２に示す単結晶引き上げ装置１を用いて育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例１および比較例１用にそれぞれ用意した。
本発明の製造方法にあたる実施例１として、まず、図３に示すような急速熱処理装置１２を用い、上記ＣＷウエーハに、乾燥酸素雰囲気中で５０℃／ｓの昇温速度で昇温し、１０５０〜１２５０℃、１０ｓまたは３０ｓの急速酸化熱処理を施した後、５０℃／ｓの降温速度でウエーハを冷却した（初段のＲＴＯ処理）。このとき、ウエーハには少なくとも３．５ｎｍ以上の熱酸化膜が形成されたが、ＨＦ洗浄によりこの熱酸化膜を全て除去した。
その後、ＮＨ３ ０．７５Ｌ／ｍｉｎ＋Ａｒ １４．２５Ｌ／ｍｉｎの混合雰囲気で１１７５℃、１０ｓの急速熱処理（二段目のＲＴＡ処理）を施し、５０℃／ｓの降温速度でウエーハを冷却した。その後、両面研磨と片面研磨を行なった（ＰＷウエーハ）。
このＰＷウエーハにデバイス製造工程を模擬した熱シミュレーションとして、（９００℃、３０ｍｉｎ）＋（１０００℃、３０ｍｉｎ）＋（８００℃、１８０ｍｉｎ）＋（９００℃、６０ｍｉｎ）の熱処理を施し、その後２５ｎｍの熱酸化膜を形成し、酸化膜耐圧を測定した。
尚、急速熱処理装置としては、市販のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製３００ｍｍ ＲＴＰ装置 Ｖａｎｔａｇｅ Ｒａｄｉａｎｃｅを用いた。
その後、ＮＨ３ ０．７５Ｌ／ｍｉｎ＋Ａｒ １４．２５Ｌ／ｍｉｎの混合雰囲気で１１７５℃、１０ｓの急速熱処理（二段目のＲＴＡ処理）を施し、５０℃／ｓの降温速度でウエーハを冷却した。その後、両面研磨と片面研磨を行なった（ＰＷウエーハ）。
このＰＷウエーハにデバイス製造工程を模擬した熱シミュレーションとして、（９００℃、３０ｍｉｎ）＋（１０００℃、３０ｍｉｎ）＋（８００℃、１８０ｍｉｎ）＋（９００℃、６０ｍｉｎ）の熱処理を施し、その後２５ｎｍの熱酸化膜を形成し、酸化膜耐圧を測定した。
尚、急速熱処理装置としては、市販のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製３００ｍｍ ＲＴＰ装置 Ｖａｎｔａｇｅ Ｒａｄｉａｎｃｅを用いた。
また、従来の製造方法にあたる比較例１としては、初段のＲＴＯ処理やその後のＨＦ洗浄を行わないこと以外は実施例１と同様にして、二段目のＲＴＡ処理、デバイス製造工程を模擬した熱シミュレーション、酸化膜耐圧特性の測定を行った。
実施例１および比較例１のＴＤＤＢ評価結果を図４に示す。グラフの横軸は初段のＲＴＯ処理における最高温度、縦軸は定電流ＴＤＤＢを評価した際の５Ｃ／ｃｍ２以上となったウエーハのセルの割合を良品率として表したものである（すなわち、５Ｃ／ｃｍ２までチャージをかけても破壊しなかったセルの割合）。
比較例１のように、今回使用したＣＷウエーハでは、初段のＲＴＯ処理を行わなかった場合には、事前の高感度のＯＳＦ検査でＯＳＦが検出されたウエーハ外周部の領域でＴＤＤＢ特性が低下し、良品率は９２．３％にとどまった。
比較例１のように、今回使用したＣＷウエーハでは、初段のＲＴＯ処理を行わなかった場合には、事前の高感度のＯＳＦ検査でＯＳＦが検出されたウエーハ外周部の領域でＴＤＤＢ特性が低下し、良品率は９２．３％にとどまった。
一方、実施例１のように、初段にＲＴＯ処理を行った場合は、不良セル数は減少し、ほぼ９５％以上の高い値を得ることができ、比較例１に比べて改善されたことが判る。なお、データのばらつきがあるが、基本的にはＲＴＯ温度が高いほど、最高温度でのホールド時間が長いほうが、ＴＤＤＢ良品率が向上する傾向が見られた。上述したように、急速熱処理として、より高温、より長時間の条件とすることで、より多くのＯＳＦ核を消滅あるいは不活性化させることができ、結晶欠陥に成長するのを抑制できたためと考えられる。
（実施例２、比較例２）
抵抗率１０．２Ωｃｍ、初期酸素濃度１０．９ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に７６ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例２および比較例２用にそれぞれ用意した。
抵抗率１０．２Ωｃｍ、初期酸素濃度１０．９ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に７６ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例２および比較例２用にそれぞれ用意した。
実施例２として、実施例１とほぼ同様にして上記ＣＷウエーハの処理およびＴＤＤＢ評価を行った（初段のＲＴＯ処理として、乾燥酸素雰囲気中で５０℃／ｓの昇温速度で昇温し、９００〜１２００℃、３０ｓの急速酸化熱処理を施した後、５０℃／ｓの降温速度でウエーハを冷却した。）。
比較例２として、初段のＲＴＯ処理やその後のＨＦ洗浄を行わないこと以外は実施例１と同様にして、上記ＣＷウエーハの処理およびＴＤＤＢ評価を行った。
比較例２として、初段のＲＴＯ処理やその後のＨＦ洗浄を行わないこと以外は実施例１と同様にして、上記ＣＷウエーハの処理およびＴＤＤＢ評価を行った。
実施例２および比較例２の評価結果を図５に示す。
比較例２のように、今回使用したＣＷウエーハでは、初段のＲＴＯ処理を行わなかった場合のＴＤＤＢ特性良品率は８５．７％にとどまった。
一方、実施例２のように、初段のＲＴＯ処理を行った場合、１１７５℃以下ではＴＤＤＢ特性の改善の度合いは少なかったものの、１２００℃、３０ｓの場合は９５％以上となり、比較例２に比べて著しい改善効果が見られた。
このＴＤＤＢ特性の改善効果についての実施例１と実施例２の違いは、実施例２のウエーハの結晶引き上げ時に形成されたＯＳＦ核のサイズが実施例１のサンプルに比べて大きく、ＴＤＤＢ特性が回復するＲＴＯ温度が高温側にシフトしたためと考えられる。
比較例２のように、今回使用したＣＷウエーハでは、初段のＲＴＯ処理を行わなかった場合のＴＤＤＢ特性良品率は８５．７％にとどまった。
一方、実施例２のように、初段のＲＴＯ処理を行った場合、１１７５℃以下ではＴＤＤＢ特性の改善の度合いは少なかったものの、１２００℃、３０ｓの場合は９５％以上となり、比較例２に比べて著しい改善効果が見られた。
このＴＤＤＢ特性の改善効果についての実施例１と実施例２の違いは、実施例２のウエーハの結晶引き上げ時に形成されたＯＳＦ核のサイズが実施例１のサンプルに比べて大きく、ＴＤＤＢ特性が回復するＲＴＯ温度が高温側にシフトしたためと考えられる。
（比較例３、４）
実施例１と同じシリコン単結晶インゴットから作ったＣＷウエーハに対し、初段のＲＴＯ処理の替わりに、急速熱処理ではなく、乾燥酸素雰囲気での１１５０℃、１ｈ（比較例３）とＡｒ雰囲気での１２００℃、１ｈの熱処理（比較例４）を別々のウエーハに行った。この場合の熱処理は、従来から用いられているバッチ式の縦型熱処理炉（抵抗加熱タイプ）を用いた。昇温速度は、１０００℃までは５℃／ｍｉｎ、１１００℃までは３℃／ｍｉｎ、１１００℃以上は１℃／ｍｉｎとした。
そして、バッチ炉での熱処理以降は、ＨＦ洗浄で熱酸化膜を除去し、その後のサンプル処理、ＴＤＤＢ評価は実施例１と同じとした。
実施例１と同じシリコン単結晶インゴットから作ったＣＷウエーハに対し、初段のＲＴＯ処理の替わりに、急速熱処理ではなく、乾燥酸素雰囲気での１１５０℃、１ｈ（比較例３）とＡｒ雰囲気での１２００℃、１ｈの熱処理（比較例４）を別々のウエーハに行った。この場合の熱処理は、従来から用いられているバッチ式の縦型熱処理炉（抵抗加熱タイプ）を用いた。昇温速度は、１０００℃までは５℃／ｍｉｎ、１１００℃までは３℃／ｍｉｎ、１１００℃以上は１℃／ｍｉｎとした。
そして、バッチ炉での熱処理以降は、ＨＦ洗浄で熱酸化膜を除去し、その後のサンプル処理、ＴＤＤＢ評価は実施例１と同じとした。
その結果、比較例３のように、乾燥酸素雰囲気での１１５０℃、１ｈの熱処理の場合、ＴＤＤＢ良品率は７９．７％と悪く、特にウエーハ外周部に不良セルが多発した。実施例１のＲＴＯ処理時と同様に格子間シリコンは注入されているが、昇温速度が遅いため、昇温中に結晶欠陥が成長したと考えられる。このため、初段のＲＴＯ処理では、本発明を実施した実施例１や実施例２のように急速加熱することが重要であることが判る。
一方、比較例４のように、非酸化性のＡｒ雰囲気で１２００℃、１ｈの熱処理を行った場合、ＴＤＤＢ良品率は９９．７％と良好であった。これはＡｒ雰囲気中での高温熱処理中にウエーハ表層の格子間酸素が外方拡散し、結晶欠陥が消滅したものと考えられる。この高温ＡｒアニールによるＧＯＩ特性の改善は公知であるが、長時間を必要とし、特にコストの面から実施は現実的ではない。
（比較例５、６）
比較例４にて、Ａｒ雰囲気での１２００℃、１ｈの熱処理がＧＯＩ特性の改善に効果が見られたため、実施例１における初段のＲＴＯの替わりにＡｒ雰囲気でのＲＴＡ処理を検討した。
抵抗率９．２Ωｃｍ、初期酸素濃度１１．１ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に１０２ヶ／ｃｍ ２ 検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を、比較例５、６用にそれぞれ用意した。
比較例４にて、Ａｒ雰囲気での１２００℃、１ｈの熱処理がＧＯＩ特性の改善に効果が見られたため、実施例１における初段のＲＴＯの替わりにＡｒ雰囲気でのＲＴＡ処理を検討した。
抵抗率９．２Ωｃｍ、初期酸素濃度１１．１ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に１０２ヶ／ｃｍ ２ 検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を、比較例５、６用にそれぞれ用意した。
比較例５として、このＣＷウエーハをＡｒ雰囲気中で５０℃／ｓの昇温速度で昇温し、１２００−１２５０℃、１０ｓの急速熱処理を施し、５０℃／ｓの降温速度でウエーハを冷却した。ＨＦ洗浄により自然酸化膜を除去した後、ＮＨ３ ０．７５Ｌ／ｍｉｎ＋Ａｒ １４．２５Ｌ／ｍｉｎの雰囲気で１１７５℃ １０ｓの急速熱処理を施し、５０℃／ｓの降温速度でウエーハを冷却した。その後、実施例１と同様の処理およびＴＤＤＢ評価を行った。
また、比較例６としては、Ａｒ雰囲気でのＲＴＡ処理やその後のＨＦ洗浄を行わないこと以外は比較例５と同様にして、サンプルの処理および評価を行った。
比較例５および比較例６の評価結果を図６に示す。
比較例６のように、Ａｒ雰囲気でのＲＴＡ処理を行わなかった場合のＴＤＤＢ特性良品率は８４．７％であった。
また、比較例５のように、最初にＡｒ雰囲気でのＲＴＡ処理を行った場合もＴＤＤＢ特性良品率は９０％未満となり、良品率が９０％以上、さらには９５％以上のデータを得られた実施例１や実施例２に比べ、顕著な効果は見られなかった。これは、そもそもＡｒ雰囲気の熱処理での欠陥消滅作用は、格子間酸素の外方拡散が主であるので、ＲＴＡ処理のように熱処理時間が短いと外方拡散が不十分になり、その結果、結晶欠陥を消滅できなかったためと考えられる。
以上のように、本発明を実施した実施例１、２のように、予めＲＴＯ処理を行う方法が最も効率よくＧＯＩ特性を改善することが出来ることが判る。
比較例６のように、Ａｒ雰囲気でのＲＴＡ処理を行わなかった場合のＴＤＤＢ特性良品率は８４．７％であった。
また、比較例５のように、最初にＡｒ雰囲気でのＲＴＡ処理を行った場合もＴＤＤＢ特性良品率は９０％未満となり、良品率が９０％以上、さらには９５％以上のデータを得られた実施例１や実施例２に比べ、顕著な効果は見られなかった。これは、そもそもＡｒ雰囲気の熱処理での欠陥消滅作用は、格子間酸素の外方拡散が主であるので、ＲＴＡ処理のように熱処理時間が短いと外方拡散が不十分になり、その結果、結晶欠陥を消滅できなかったためと考えられる。
以上のように、本発明を実施した実施例１、２のように、予めＲＴＯ処理を行う方法が最も効率よくＧＯＩ特性を改善することが出来ることが判る。
（実施例３、比較例７）
次に、本発明の製造方法における、初段のＲＴＯ処理と二段目のＲＴＡ処理との間に実施する熱酸化膜の除去の効果について検討を行った。
抵抗率２６．８Ωｃｍ、初期酸素濃度１１．５ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に４８ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例３および比較例７用にそれぞれ用意した。
次に、本発明の製造方法における、初段のＲＴＯ処理と二段目のＲＴＡ処理との間に実施する熱酸化膜の除去の効果について検討を行った。
抵抗率２６．８Ωｃｍ、初期酸素濃度１１．５ｐｐｍａ（ＪＥＩＤＡ）、全面Ｎ領域（中心部がＮｉ領域、外周部がＮｖ領域）、高感度のＯＳＦ検査によりＯＳＦが外周部に４８ヶ／ｃｍ２検出される直径３００ｍｍでｐ型のシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットから切り出したウエーハ（ＣＷウエーハ）を実施例３および比較例７用にそれぞれ用意した。
実施例３として、まず、ＣＷウエーハに、乾燥酸素雰囲気中で５０℃／ｓの昇温速度で昇温し、１１７５℃ １０ｓの急速酸化熱処理を施した後、５０℃／ｓの降温速度でウエーハを冷却した（初段のＲＴＯ処理）。このとき、ウエーハには７．９ｎｍの熱酸化膜が形成されたが、ＨＦ洗浄によりこの熱酸化膜を全て除去した。
その後、ＮＨ３ ０．７５Ｌ／ｍｉｎ＋Ａｒ １４．２５Ｌ／ｍｉｎの混合雰囲気で１１７５℃、１０ｓの急速熱処理（二段目のＲＴＡ処理）を施し、５０℃／ｓの降温速度でウエーハを冷却した。その後、両面研磨と片面研磨を行なった（ＰＷウエーハ）。
このＰＷウエーハにデバイス製造工程を模擬した熱シミュレーションとして、（９００℃、３０ｍｉｎ）＋（１０００℃、３０ｍｉｎ）＋（８００℃、１８０ｍｉｎ）＋（９００℃、６０ｍｉｎ）の熱処理を施し、三井金属社製内部欠陥測定装置ＭＯ−４４１でＢＭＤ密度の面内分布を評価した。
その後、ＮＨ３ ０．７５Ｌ／ｍｉｎ＋Ａｒ １４．２５Ｌ／ｍｉｎの混合雰囲気で１１７５℃、１０ｓの急速熱処理（二段目のＲＴＡ処理）を施し、５０℃／ｓの降温速度でウエーハを冷却した。その後、両面研磨と片面研磨を行なった（ＰＷウエーハ）。
このＰＷウエーハにデバイス製造工程を模擬した熱シミュレーションとして、（９００℃、３０ｍｉｎ）＋（１０００℃、３０ｍｉｎ）＋（８００℃、１８０ｍｉｎ）＋（９００℃、６０ｍｉｎ）の熱処理を施し、三井金属社製内部欠陥測定装置ＭＯ−４４１でＢＭＤ密度の面内分布を評価した。
比較例７としては、初段のＲＴＯ処理後、熱酸化膜を除去せず、その後はそのまま熱酸化膜のついた状態で実施例３と同様のサンプル処理および評価を行った。
実施例３および比較例７の結果を図７に示す。
本発明の製造方法を行った実施例３のように、初段のＲＴＯ処理の後、熱酸化膜を除去してから二段目のＲＴＡ処理を行なった場合は、ウエーハ全面において、１Ｅ９／ｃｍ ３ 以上のＢＭＤが検出され、十分なゲッタリング能力が期待できる。
一方、比較例７は、特開２００１−４４１９３公報に開示された製造方法に相当するものであるが、熱酸化膜の付いた状態で二段目のＲＴＡ処理を行なったウエーハのＢＭＤ密度は１Ｅ８／ｃｍ ３ 未満となり、ゲッタリング効果はほとんど期待できない。また、面内分布に著しいむらが発生している。
本発明の製造方法を行った実施例３のように、初段のＲＴＯ処理の後、熱酸化膜を除去してから二段目のＲＴＡ処理を行なった場合は、ウエーハ全面において、１Ｅ９／ｃｍ ３ 以上のＢＭＤが検出され、十分なゲッタリング能力が期待できる。
一方、比較例７は、特開２００１−４４１９３公報に開示された製造方法に相当するものであるが、熱酸化膜の付いた状態で二段目のＲＴＡ処理を行なったウエーハのＢＭＤ密度は１Ｅ８／ｃｍ ３ 未満となり、ゲッタリング効果はほとんど期待できない。また、面内分布に著しいむらが発生している。
すなわち、実施例３のように初段のＲＴＯ処理によって形成され、取り除かないと空孔注入時にマスクの役割を果たすことになる熱酸化膜を除去してから、二段目のＲＴＡ処理を施して空孔の注入を行うことによって、空孔を効率良く十分にウエーハ全面に注入することができ、その結果、ウエーハ全面において高いＢＭＤ密度、ゲッタリング能力を有し得るシリコン単結晶ウエーハを製造できることが判る。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…単結晶引き上げ装置、 ２…引上げ室、 ３…ルツボ、 ４…ヒータ、
５…ルツボ保持軸、 ６…種結晶、 ７…シードチャック、
８…ワイヤ、 ９…断熱材、 １０…シリコン単結晶インゴット、
１１…シリコン融液、 １２…急速熱処理装置、 １３…チャンバー、
１４…加熱ランプ １５…オートシャッター、 １６…石英トレイ、
１７…３点支持部、 １８…バッファ、 １９…パイロメータ、
２０…ガス排気口、 ２１…シリコン単結晶ウエーハ。
５…ルツボ保持軸、 ６…種結晶、 ７…シードチャック、
８…ワイヤ、 ９…断熱材、 １０…シリコン単結晶インゴット、
１１…シリコン融液、 １２…急速熱処理装置、 １３…チャンバー、
１４…加熱ランプ １５…オートシャッター、 １６…石英トレイ、
１７…３点支持部、 １８…バッファ、 １９…パイロメータ、
２０…ガス排気口、 ２１…シリコン単結晶ウエーハ。
Claims (1)
- シリコン単結晶ウエーハの製造方法であって、
チョクラルスキー法により作製した径方向の全面がＮｉ領域およびＮｖ領域が混在するＮ領域のシリコン単結晶ウエーハを９００−１２５０℃で１０−３０秒間、酸化性雰囲気下で急速熱処理し、該酸化性雰囲気下の急速熱処理で形成された酸化膜を除去してから、９００−１２５０℃で１０−３０秒間、窒化性雰囲気、Ａｒ雰囲気、またはこれらの混合雰囲気下で急速熱処理することを特徴とするシリコン単結晶ウエーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007045956A JP5167654B2 (ja) | 2007-02-26 | 2007-02-26 | シリコン単結晶ウエーハの製造方法 |
| KR1020097017325A KR101416094B1 (ko) | 2007-02-26 | 2008-01-24 | 실리콘 단결정 웨이퍼의 제조방법 |
| US12/449,200 US8187954B2 (en) | 2007-02-26 | 2008-01-24 | Method for manufacturing silicon single crystal wafer |
| DE112008000486.2T DE112008000486B4 (de) | 2007-02-26 | 2008-01-24 | Verfahren zur Herstellung eines Einkristall-Siliziumwafers |
| CN200880006135A CN101622381A (zh) | 2007-02-26 | 2008-01-24 | 单晶硅芯片的制造方法 |
| PCT/JP2008/000070 WO2008105136A1 (ja) | 2007-02-26 | 2008-01-24 | シリコン単結晶ウエーハの製造方法 |
| TW097104268A TWI402919B (zh) | 2007-02-26 | 2008-02-04 | Single crystal silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007045956A JP5167654B2 (ja) | 2007-02-26 | 2007-02-26 | シリコン単結晶ウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008207991A JP2008207991A (ja) | 2008-09-11 |
| JP5167654B2 true JP5167654B2 (ja) | 2013-03-21 |
Family
ID=39720979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007045956A Active JP5167654B2 (ja) | 2007-02-26 | 2007-02-26 | シリコン単結晶ウエーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8187954B2 (ja) |
| JP (1) | JP5167654B2 (ja) |
| KR (1) | KR101416094B1 (ja) |
| CN (1) | CN101622381A (ja) |
| DE (1) | DE112008000486B4 (ja) |
| TW (1) | TWI402919B (ja) |
| WO (1) | WO2008105136A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5251137B2 (ja) * | 2008-01-16 | 2013-07-31 | 株式会社Ｓｕｍｃｏ | 単結晶シリコンウェーハおよびその製造方法 |
| JP5512137B2 (ja) * | 2009-01-30 | 2014-06-04 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5515406B2 (ja) * | 2009-05-15 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| JP5997552B2 (ja) * | 2011-09-27 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| KR101472349B1 (ko) * | 2013-05-21 | 2014-12-12 | 주식회사 엘지실트론 | 반도체용 실리콘 단결정 잉곳 및 웨이퍼 |
| US10177008B2 (en) | 2014-01-14 | 2019-01-08 | Sumco Corporation | Silicon wafer and method for manufacturing the same |
| JP6118765B2 (ja) * | 2014-07-03 | 2017-04-19 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6100226B2 (ja) * | 2014-11-26 | 2017-03-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱処理方法 |
| JP6044660B2 (ja) * | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP6317700B2 (ja) * | 2015-04-01 | 2018-04-25 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP6471710B2 (ja) * | 2016-02-24 | 2019-02-20 | 信越半導体株式会社 | 単結晶ウェーハの評価方法 |
| DE102016225138A1 (de) | 2016-12-15 | 2018-06-21 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium |
| EP3653761B1 (en) * | 2016-12-28 | 2024-02-28 | Sunedison Semiconductor Limited | Silicon wafers with intrinsic gettering and gate oxide integrity yield |
| DE102017219255A1 (de) * | 2017-10-26 | 2019-05-02 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium |
| WO2019209492A1 (en) | 2018-04-27 | 2019-10-31 | Globalwafers Co., Ltd. | Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate |
| JP6988737B2 (ja) * | 2018-08-21 | 2022-01-05 | 株式会社Sumco | シリコンウェーハの製造方法及びシリコンウェーハ |
| WO2020213230A1 (ja) * | 2019-04-16 | 2020-10-22 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ |
| JP7090295B2 (ja) * | 2020-06-24 | 2022-06-24 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ、及び、シリコンウェーハの製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS541669A (en) | 1977-06-06 | 1979-01-08 | Kobe Steel Ltd | Electronic integrating wattmeter |
| JPS62293727A (ja) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2758226B2 (ja) | 1989-08-29 | 1998-05-28 | 株式会社東芝 | 超音波診断装置 |
| JPH06163531A (ja) * | 1992-11-27 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体装置における素子分離領域の形成方法 |
| US5401669A (en) | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| US5543343A (en) | 1993-12-22 | 1996-08-06 | Sgs-Thomson Microelectronics, Inc. | Method fabricating an integrated circuit |
| US5811865A (en) | 1993-12-22 | 1998-09-22 | Stmicroelectronics, Inc. | Dielectric in an integrated circuit |
| US5927992A (en) * | 1993-12-22 | 1999-07-27 | Stmicroelectronics, Inc. | Method of forming a dielectric in an integrated circuit |
| JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
| SG105513A1 (en) | 1997-04-09 | 2004-08-27 | Memc Electronics Materials Inc | Low defect density, ideal oxygen precipitating silicon |
| JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
| JPH11150112A (ja) * | 1997-11-19 | 1999-06-02 | Sony Corp | 半導体製造装置および半導体装置の製造方法 |
| JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
| JP3911901B2 (ja) | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| JP2001007217A (ja) * | 1999-06-17 | 2001-01-12 | Nec Corp | 半導体装置の製造方法 |
| JP3534001B2 (ja) | 1999-07-30 | 2004-06-07 | 信越半導体株式会社 | シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ |
| KR100378184B1 (ko) | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP3731417B2 (ja) * | 1999-11-26 | 2006-01-05 | 株式会社Ｓｕｍｃｏ | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 |
| JP2001308101A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
| WO2002086960A1 (en) * | 2001-04-20 | 2002-10-31 | Memc Electronic Materials, Inc. | Method for the preparation of a silicon wafer having stabilized oxygen precipitates |
| JP4207577B2 (ja) * | 2003-01-17 | 2009-01-14 | 信越半導体株式会社 | Ｐドープシリコン単結晶の製造方法 |
| KR100398505B1 (ko) * | 2003-02-05 | 2003-09-19 | 코닉 시스템 주식회사 | 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법 |
| JP4806975B2 (ja) * | 2005-06-20 | 2011-11-02 | 株式会社Ｓｕｍｃｏ | シリコン単結晶の育成方法 |
| FR2899380B1 (fr) * | 2006-03-31 | 2008-08-29 | Soitec Sa | Procede de revelation de defauts cristallins dans un substrat massif. |
-
2007
- 2007-02-26 JP JP2007045956A patent/JP5167654B2/ja active Active
-
2008
- 2008-01-24 DE DE112008000486.2T patent/DE112008000486B4/de active Active
- 2008-01-24 CN CN200880006135A patent/CN101622381A/zh active Pending
- 2008-01-24 KR KR1020097017325A patent/KR101416094B1/ko active IP Right Grant
- 2008-01-24 WO PCT/JP2008/000070 patent/WO2008105136A1/ja active Application Filing
- 2008-01-24 US US12/449,200 patent/US8187954B2/en active Active
- 2008-02-04 TW TW097104268A patent/TWI402919B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101622381A (zh) | 2010-01-06 |
| US20100105191A1 (en) | 2010-04-29 |
| US8187954B2 (en) | 2012-05-29 |
| DE112008000486B4 (de) | 2017-03-16 |
| TW200845223A (en) | 2008-11-16 |
| DE112008000486T5 (de) | 2010-01-21 |
| KR20090116748A (ko) | 2009-11-11 |
| JP2008207991A (ja) | 2008-09-11 |
| TWI402919B (zh) | 2013-07-21 |
| WO2008105136A1 (ja) | 2008-09-04 |
| KR101416094B1 (ko) | 2014-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5167654B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP5578172B2 (ja) | アニールウエーハの製造方法およびデバイスの製造方法 | |
| JP5239155B2 (ja) | シリコンウエーハの製造方法 | |
| JP3994602B2 (ja) | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ | |
| TWI471940B (zh) | Silicon substrate manufacturing method and silicon substrate | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| JP4853027B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| TWI534310B (zh) | Silicon substrate manufacturing method and silicon substrate | |
| JP2007194232A (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP6118765B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| WO2005053010A1 (ja) | アニールウエーハ及びアニールウエーハの製造方法 | |
| JP2004172391A (ja) | シリコンウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5167654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |