JP2001007217A

JP2001007217A - 半導体装置の製造方法

Info

Publication number: JP2001007217A
Application number: JP11171250A
Authority: JP
Inventors: Makoto Sasaki; 誠佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-06-17
Filing date: 1999-06-17
Publication date: 2001-01-12

Abstract

(57)【要約】【課題】半導体装置に多種類のゲート絶縁膜を簡便な方
法で形成できるようにする。【解決手段】シリコン基板表面に選択的に酸化バリア性
の高いシリコン窒化膜をシリコン基板の直接熱窒化等で
形成する。そして、このシリコン窒化膜の選択的に形成
されたシリコン基板表面を熱酸化する。このシリコン基
板の熱酸化により、シリコン窒化膜の形成されている領
域に組成が異なり薄い膜厚のゲート絶縁膜を形成し、同
時に、上記シリコン窒化膜の形成されないシリコン基板
表面に膜厚の厚いゲート絶縁膜を形成する。このように
して、複数種のゲート絶縁膜を有する半導体装置を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に多種類のゲート絶縁膜を有する半導体装
置の形成方法に関する。

【０００２】

【従来の技術】半導体装置は、依然として高密度化ある
いは高集積化、高速化および多機能化の方向にある。そ
して、絶縁ゲート電界効果トランジスタ（ＭＯＳトラン
ジスタという）のゲート酸化膜は、薄膜化されゲート長
が０．２５μｍでは５ｎｍ程度に、ゲート長が０．１μ
ｍでは２ｎｍ程度に薄膜化される。

【０００３】一方、半導体装置では、低消費電力化ある
いは動作電圧の低電圧化が進んでくる。例えば、設計寸
法が０．１μｍ程度になると半導体装置は１．５Ｖ程度
の電源電圧で動作するようになる。このようになると、
半導体装置を構成するＭＯＳトランジスタに複数種類の
ゲート絶縁膜が使用されるようになる。例えば、半導体
装置の内部回路を構成するＭＯＳトランジスタでは、そ
のゲート絶縁膜を構成するシリコン酸化膜の膜厚が薄く
形成されるのに対して、半導体装置の外部回路あるいは
インターフェース回路を構成するＭＯＳトランジスタで
は、ゲート絶縁膜であるシリコン酸化膜厚が厚くなるよ
うに形成される。

【０００４】また、ＥＥＰＲＯＭ型のフラッシュメモリ
ーなどの不揮発性メモリーを有する半導体装置では、通
常のＭＯＳトランジスタと共に浮遊ゲートのＭＯＳトラ
ンジスタが使用される。この場合には、通常のＭＯＳト
ランジスタのゲート絶縁膜と浮遊ゲートのＭＯＳトラン
ジスタのトンネル酸化膜とは別種のゲート絶縁膜として
形成される。そして、このような不揮発性メモリーとロ
ジック回路の混載する半導体装置では、半導体装置内に
３種類以上のゲート絶縁膜の形成が必須になる。

【０００５】半導体装置を構成するＭＯＳトランジスタ
に複数種類のゲート絶縁膜を形成する方法には種々のも
のが提案されている。そして、現在、ロジック回路の半
導体装置では、２種類のゲート酸化膜が形成されてい
る。この形成方法としては、通常、量産性を考慮して特
開昭５８−１００４５０号公報に記載されているような
手法がとられている。

【０００６】以下、上記公開公報に示されている２種類
のゲート酸化膜の形成方法について、図８と図９に従っ
て説明する。図８（ａ）に示すように、シリコン半導体
基板１０１表面に選択的にフィールド酸化膜１０２を形
成する。そして、シリコン半導体基板１０１の熱酸化で
犠牲酸化膜１０３を形成し、不純物イオン１０４の注入
と熱処理とでウェル層１０５を形成すると共に、ＭＯＳ
トランジスタのしきい値電圧を制御する。

【０００７】そして、図８（ｂ）に示すように、犠牲酸
化膜１０３を除去し、シリコン半導体基板１０１の活性
領域を露出させる。次に、図８（ｃ）に示すように、熱
酸化を行い活性領域のシリコン半導体基板１０１表面に
第１ゲート酸化膜１０６を形成する。このようにした
後、図８（ｄ）に示すように、公知のフォトリソグラフ
ィ技術で形成したレジストマスク１０７をエッチングマ
スクにして、上記第１ゲート酸化膜１０６を化学薬液で
選択的にエッチングする。

【０００８】次に、レジストマスク１０７を除去し、洗
浄した後、再度熱酸化を施す。図９（ａ）に示すよう
に、この熱酸化でシリコン半導体基板１０１の表面に第
２ゲート酸化膜１０８および第３ゲート酸化膜１０９を
形成する。ここで、第３ゲート酸化膜１０９は、上述の
第１ゲート酸化膜１０６が追加酸化されて形成されるも
のであり、第２ゲート酸化膜１０８の膜厚より厚く形成
される。このようにして、２種類の膜厚のゲート酸化膜
が形成されるようになる。

【０００９】以後は、公知のフォトリソグラフィ技術と
ドライエッチング技術とで、図９（ｂ）に示すように、
第２ゲート酸化膜１０８および第３ゲート酸化膜１０９
上にゲート電極１１０を形成する。そして、図９（ｃ）
に示すように、ＭＯＳトランジスタのソース・ドレイン
領域となる拡散層１１１を形成する。以上のようにし
て、異なる膜厚のゲート酸化膜を有するＭＯＳトランジ
スタがシリコン半導体基板１０１上に形成されることに
なる。

【００１０】

【発明が解決しようとする課題】しかし、以上に説明し
たような従来の技術では、薄膜となる第２ゲート酸化膜
１０８の膜厚均一性が悪くなる。これは、図８（ｄ）で
説明した化学薬液による一度のエッチングの工程で、露
出するシリコン半導体基板１０１面に大きな凹凸が生じ
るためである。すなわち、シリコン半導体基板表面のマ
イクロラフネスが大きくなるためである。

【００１１】また、この従来の技術では、第１ゲート酸
化膜１０６表面にレジストマスク１０７を形成するた
め、この第１ゲート酸化膜１０６に重金属汚染が生じ、
再酸化で形成する第３ゲート酸化膜１０９の絶縁破壊強
度あるいは信頼性が低下するようになる。

【００１２】また、レジストマスク１０７の除去工程で
第１ゲート酸化膜１０６表面がエッチングされる。そし
て、第３ゲート酸化膜１０９は２度の熱酸化で形成され
る。このために、最終的に出来上がった第３ゲート酸化
膜１０９の膜厚制御性が低下する。すなわち、シリコン
半導体基板である半導体ウェーハ内での第３ゲート酸化
膜の膜厚バラツキが大きくなる。

【００１３】このために、半導体装置の製造歩留まりが
低減してしまい、半導体装置の製造コストが増大するよ
うになる。

【００１４】本発明の目的は、上記のような問題を解決
すると共に、多種類のゲート絶縁膜を簡便な方法で形成
できる半導体装置の製造方法を提供することにある。

【００１５】

【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、シリコン基板表面に選択的にシリ
コン窒化膜を形成する工程と、前記シリコン窒化膜を有
するシリコン基板を熱酸化し絶縁ゲート電界効果トラン
ジスタ用の複数種のゲート絶縁膜を形成する工程とを含
む。

【００１６】あるいは、シリコン基板表面にシリコン窒
化膜を形成する工程と、前記シリコン基板表面の所定の
領域のシリコン窒化膜を酸化バリア性のないシリコン窒
化膜に改質する工程と、前記シリコン基板を熱酸化し絶
縁ゲート電界効果トランジスタ用の複数種のゲート絶縁
膜を形成する工程とを含む。ここで、前記シリコン窒化
膜の改質はシリコン窒化膜へのイオン注入で行われ、前
記イオン注入のドーズ量は１０¹⁴／ｃｍ² 以上に設定さ
れる。

【００１７】そして、前記シリコン窒化膜の形成はシリ
コン基板表面の直接熱窒化で行われる。また、膜厚の異
なる２種類以上のシリコン窒化膜がシリコン基板表面に
形成される。ここで、前記膜厚の異なる２種類以上のシ
リコン窒化膜は、厚いシリコン窒化膜から順に形成され
る。この膜厚の異なる２種類以上のシリコン窒化膜は、
シリコン基板表面の直接熱窒化温度の高い順に形成され
る。また、前記熱酸化は亜酸化窒素中で行われる。

【００１８】本発明では、シリコン基板表面の選択的領
域にシリコン窒化膜を形成する。このシリコン窒化膜は
熱酸化に対して酸化バリア性が高い。このために、シリ
コン基板の熱酸化工程では、シリコン窒化膜の熱酸化で
形成されるゲート絶縁膜は薄い膜厚であり、シリコン酸
化物とシリコン窒化物との混合する膜となる。これに対
して、上記シリコン窒化膜が形成されないシリコン基板
表面の熱酸化は進行し易く、形成されるゲート絶縁膜は
厚いものとなる。このようにして、１度の熱酸化で組成
あるいは膜厚の異なる複数種のゲート絶縁膜がシリコン
基板表面に形成できるようになる。そして、形成された
複数種のゲート絶縁膜の半導体ウェーハ上での膜厚バラ
ツキは小さく、その電気的特性は大幅に向上し、半導体
装置の製造歩留まりが大幅に向上するようになる。

【００１９】

【発明の実施の形態】次に、本発明の第１の実施の形態
を図１と図２に基づいて説明する。図１と図２は、本発
明の特徴を説明するための製造工程順の断面図である。

【００２０】図１（ａ）に示すように、従来の技術で説
明したのと同様にして、シリコン基板１表面に選択的に
素子分離絶縁膜２を形成する。ここで、素子分離絶縁膜
２は、通常のＬＯＣＯＳ酸化技術あるいは溝内に絶縁膜
を充填するトレンチ素子分離技術等で形成される。そし
て、シリコン基板１の熱酸化で犠牲酸化膜３を形成し、
不純物イオンの注入と熱処理とでウェル層４を形成する
と共に、ＭＯＳトランジスタのしきい値電圧を制御す
る。ここで、ウェル層４の導電型はＭＯＳトランジスタ
のチャネル型によりｐ型あるいはｎ型に設定される。

【００２１】次に、図１（ｂ）に示すように、犠牲酸化
膜３を除去し、ウェル層４の表面を露出させる。ここ
で、犠牲酸化膜３は希釈したフッ化水素酸溶液でエッチ
ング除去される。

【００２２】次に、図１（ｃ）に示すように、ウェル層
４の表面にシリコン窒化膜５を形成する。ここで、シリ
コン窒化膜５は、シリコンの直接熱窒化の方法で形成さ
れる。例えば、ＲＴＮ（急速熱窒化）技術を用い、ＮＨ
₃ あるいはＮＨ₃ とＮ₂ の混合ガス中で８５０℃の熱処
理が６０秒間間施される。このような熱窒化で１．４ｎ
ｍの膜厚のシリコン窒化膜５を形成する。

【００２３】次に、図１（ｄ）に示すように、レジスト
マスク６をエッチングマスクにして、上記シリコン窒化
膜６を選択的にエッチング除去する。そして、所定の領
域のウェル層４の表面を露出させる。ここで、シリコン
窒化膜５のエッチング除去は、プラズマエッチングで行
う。この場合、シリコン基板１表面に損傷および汚染を
与えないために、等方性のプラズマエッチングの方法を
用いる。ここで、エッチングガスとしてはＮＦ₃ とＯ₂
の混合ガスが使用される。

【００２４】次に、レジストマスク６を硫酸、過酸化水
素水および純水の混合溶液で除去する。このような混合
溶液では、従来の技術で説明したようなレジストマスク
６によるシリコン窒化膜５の汚染重金属は完全に除去さ
れる。また、この混合溶液での処理で、シリコン窒化膜
５の表面がエッチングされることも無い。このようにし
て、図２（ａ）に示すように、シリコン基板１表面部の
ウェル層４表面にシリコン窒化膜５が形成され、ウェル
層４の所定の領域の表面が露出される。

【００２５】次に、８５０℃の温度、Ｎ₂ 希釈のパイロ
ジェニック酸化（水素の燃焼：Ｈ₂−Ｏ₂ 酸化という）
でシリコン基板１に１０分間の熱酸化を施す。この熱酸
化により、図２（ｂ）に示すように、ウェル層４表面に
第１ゲート絶縁膜７と第２ゲート絶縁膜８が形成され
る。ここで、第１ゲート絶縁膜７は、図２（ａ）で説明
したシリコン窒化膜５が熱酸化処理されて形成されるも
のであり、シリコン窒化物とシリコン酸化物の混合する
絶縁膜である。この第１ゲート絶縁膜７のシリコン酸化
膜換算膜厚は２ｎｍ程度である。これに対して、第２ゲ
ート絶縁膜８はシリコンの熱酸化で形成される膜厚６ｎ
ｍ程度のシリコン酸化膜である。

【００２６】次に、図２（ｃ）に示すように、ゲート電
極９を第１ゲート絶縁膜７および第２ゲート絶縁膜８上
に形成する。そして、不純物のイオン注入および熱処理
で拡散層１０を形成する。この拡散層１０がＭＯＳトラ
ンジスタのソース・ドレイン領域となり、上述したよう
に組成および膜厚をことにする異種のゲート絶縁膜を有
する２種類のＭＯＳトランジスタが形成されるようにな
る。ここで、不純物の選択により異なるチャネル型のＭ
ＯＳトランジスタを形成する。また、ゲート電極９ある
いは拡散層１０表面にシリサイド層を形成してもよい。

【００２７】本発明では、１度の熱酸化処理で２種類の
ゲート絶縁膜を形成する。このために、ゲート絶縁膜の
膜厚制御が格段に向上すると共に、シリコンウェーハ内
での膜厚バラツキが大幅に低減する。また、本発明で
は、膜厚の小さいゲート絶縁膜すなわち上記の実施の形
態では第１ゲート絶縁膜７を、シリコン窒化膜の酸化処
理で形成するために、２ｎｍ程度の極薄膜化が容易にで
きるようになる。そして、従来の技術で説明した薄膜ゲ
ート酸化膜の形成領域に生じたようなマイクロラフネス
の発生は抑制される。

【００２８】次に、本発明の第２の実施の形態を図３に
基づいて説明する。図３は、本発明の別の実施の形態を
説明するための製造工程順の断面図である。

【００２９】第１の実施の形態で説明した図１（ｃ）に
示すように、シリコン基板１上のウェル層４の表面にシ
リコン窒化膜５を形成した後、レジストマスク６を形成
し、図３（ａ）に示すように、イオン１１を全面に注入
する。ここで、イオン１１としては、Ｐ、Ａｓ、ＢＦ
₂ 、Ｓｉ等が用いられる。そして、そのドーズ量は１０
¹⁴／ｃｍ² 程度であり、注入エネルギーは１０ｋｅＶで
ある。このイオン注入により、シリコン窒化膜５は改質
され、酸化され易い絶縁膜、すなわち、酸化バリア性の
ない窒化膜１２が形成される。

【００３０】次に、レジストマスク６を硫酸、過酸化水
素水および純水の混合溶液で除去する。このようにし
て、図３（ｂ）に示すように、ウェル層４表面にシリコ
ン窒化膜５が形成され、ウェル層４の別の領域に酸化バ
リア性のない窒化膜１２が形成されるようになる。

【００３１】次に、第１の実施の形態で説明した酸化条
件でシリコン基板１に熱酸化を施す。この熱酸化によ
り、図３（ｃ）に示すように、ウェル層４表面に第１ゲ
ート絶縁膜７と第２ゲート絶縁膜１３とが形成される。
ここで、第１ゲート絶縁膜７は、第１の実施の形態で説
明した絶縁膜である。そして、この場合の第２ゲート絶
縁膜１３は、シリコン酸化物とシリコン窒化物の混合し
た絶縁膜であり、熱酸化で形成されるシリコン酸化膜換
算で４ｎｍ程度のものである。

【００３２】この第２の実施の形態では、第１の実施の
形態で説明したシリコン窒化膜５の選択的なプラズマエ
ッチングでシリコン基板表面を露出させる工程は無い。
通常、このプラズマエッチングでは、シリコン基板表面
に損傷が生じやすく、高度なエッチング制御技術が必要
になる。このために、第２の実施の形態では、第１の実
施の形態の場合より製造がより容易になり、半導体装置
の製造コストが低減するようになる。

【００３３】次に、本発明の第３の実施の形態を図４と
図５に基づいて説明する。この第３の実施の形態は、３
種類以上のゲート絶縁膜を１度の熱酸化で形成するもの
である。ここで、図４と図５は、本発明の別の製造工程
を説明するための製造工程順の断面図である。

【００３４】図４（ａ）に示すように、第１の実施の形
態で説明したのと同様にして、シリコン基板１表面に選
択的に素子分離絶縁膜２を形成する。そして、シリコン
基板１の熱酸化で犠牲酸化膜３を形成し、不純物イオン
の注入と熱処理とでウェル層４を形成する。そして、図
４（ｂ）に示すように、犠牲酸化膜３を除去し、ウェル
層４の表面を露出させる。

【００３５】次に、図４（ｃ）に示すように、ウェル層
４の表面に第１シリコン窒化膜１４を形成する。この第
１シリコン窒化膜１４は、シリコンの直接熱窒化の方法
で形成される。ここで、直接熱窒化はＮＨ₃ あるいはＮ
Ｈ₃ とＮ₂ の混合ガス中で９００℃、４０秒間の熱処理
で行われる。この熱窒化で１．６ｎｍの膜厚のシリコン
窒化膜が形成される。

【００３６】次に、第１の実施の形態で説明したよう
に、レジストマスクをエッチングマスクにして、上記第
１シリコン窒化膜１４を選択的にエッチング除去する。
そして、所定の領域のウェル層４の表面を露出させる。

【００３７】そして、再びシリコン基板の直接熱窒化を
行う。この再度の直接熱窒化は、ＮＨ₃ あるいはＮＨ₃
とＮ₂ の混合ガス中、７００℃、６０秒間の熱処理で行
われる。このようにして、図４（ｄ）に示すように、上
記表面の露出したウェル層４表面に、膜厚１．１ｎｍの
第２シリコン窒化膜１５が形成される。この再度の直接
熱窒化工程では、その窒化温度が低くなるために、第１
シリコン窒化膜１４の膜厚はほとんど増加しない。

【００３８】次に、再度、レジストマスクをエッチング
マスクにして、上記第２シリコン窒化膜１５を選択的に
エッチング除去する。そして、所定の領域のウェル層４
の表面を露出させる。このようにして、図４（ｄ）に示
すように、ウェル層４表面に、第１シリコン窒化膜１４
および第２シリコン窒化膜１５が形成され、ウェル層４
の所定の領域の表面が露出される。

【００３９】次に、８５０℃の温度、Ｈ₂ −Ｏ₂ 酸化で
シリコン基板１に１０分間の熱酸化を施す。この熱酸化
により、図５（ａ）に示すように、ウェル層４表面に第
１ゲート絶縁膜１６、第２ゲート絶縁膜１７および第３
ゲート絶縁膜１８が形成される。ここで、第１ゲート絶
縁膜１６は、第１シリコン窒化膜１４が熱酸化処理され
て形成されるものであり、シリコン窒化物とシリコン酸
化物の混合する絶縁膜である。この第１ゲート絶縁膜１
６のシリコン酸化膜換算膜厚は１．９ｎｍである。ま
た、第２ゲート絶縁膜１７は、第２シリコン窒化膜１５
が熱酸化処理されて形成されるものであり、シリコン窒
化物とシリコン酸化物の混合する絶縁膜である。この第
１ゲート絶縁膜１６のシリコン酸化膜換算膜厚は４ｎｍ
である。そして、第３ゲート絶縁膜１８はシリコンの熱
酸化で形成される膜厚６ｎｍ程度のシリコン酸化膜であ
る。

【００４０】次に、図５（ｂ）に示すように、ゲート電
極９を第１ゲート絶縁膜１６、第２ゲート絶縁膜１７お
よび第３ゲート絶縁膜１８上に形成する。そして、不純
物のイオン注入および熱処理で拡散層１０を形成する。
この拡散層１０がＭＯＳトランジスタのソース・ドレイ
ン領域となり、その組成および膜厚を異にする３種類の
ゲート絶縁膜を有する３種類のＭＯＳトランジスタが形
成される。

【００４１】以上に説明したように、第３の実施の形態
の特徴は、シリコン基板の表面に膜厚の異なる複数のシ
リコン窒化膜を形成し、１度の熱酸化で複数種のゲート
絶縁膜を形成する点にある。そこで、膜厚の異なる複数
のシリコン窒化膜の形成について、図６に基づいて説明
する。また、この膜厚の異なるシリコン窒化膜の熱酸化
について、図７に基づいて説明する。ここで、図６は、
シリコン基板のＮＨ₃雰囲気での直接熱窒化の特性を示
すグラフであり、熱窒化温度をパラメータにしてシリコ
ン窒化膜厚と直接熱窒化時間との関係を示す。また、図
７は、酸化雰囲気をパラメータにして、熱酸化で形成さ
れるゲート絶縁膜の膜厚と熱酸化前のシリコン窒化膜の
膜厚との関係を示す。

【００４２】図６で判るように、シリコン基板の直接熱
窒化では、形成されるシリコン窒化膜の膜厚は、窒化温
度に大きく依存し、窒化時間が３０秒以上ではほぼこの
温度で決定される。このようにシリコン窒化膜の膜厚は
窒化温度で簡便に制御できる。第３の実施の形態では、
初めの熱窒化を９００℃で、そして再度の熱窒化を７０
０℃で行っている。このために、第１シリコン窒化膜１
４の膜厚は１．６ｎｍのままに制御されることになる。

【００４３】ここで、図６を参照すると、高い窒化温度
から順にシリコン基板の直接熱窒化を行うと、例えば９
００℃、８００℃、７００℃の順に熱窒化をしそして窒
化膜除去を繰り返して行うと、３種類以上の膜厚のシリ
コン窒化膜を容易に形成することができる。

【００４４】また、図７で判るように、シリコン基板の
熱酸化では、形成されるゲート絶縁膜の膜厚（シリコン
酸化膜厚換算値）は、熱酸化前のシリコン窒化膜厚に大
きく依存する。すなわち、熱酸化前のシリコン窒化膜厚
が大きくなると、熱酸化後のゲート絶縁膜厚は低減する
ようになる。そして、このゲート絶縁膜厚の低減は熱酸
化雰囲気に大きく依存している。図７から判るように、
熱酸化をＨ₂ −Ｏ₂ に代えて亜酸化窒素（Ｎ₂ Ｏ）ガス
あるいはＮＯガスで行うと上記の低減が緩やかとなる。
そして、ゲート絶縁膜の膜厚制御が容易になる。ここ
で、希釈Ｈ₂ −Ｏ ₂ 酸化およびＮ₂ Ｏ酸化ともに、熱酸
化温度は８５０℃であり、酸化時間はそれぞれ１０分、
４０分である。

【００４５】このように、図７から、ゲート絶縁膜の膜
厚は、シリコン窒化膜厚および酸化雰囲気で容易に制御
できることが判る。図７を考慮すると、３種類以上のゲ
ート絶縁膜を形成する場合には、上述したように２種類
以上のシリコン窒化膜を形成し、Ｎ₂ Ｏガスでの熱酸化
を行えばその制御性は大幅に向上するようになる。

【００４６】この第３の実施の形態では、１度の熱酸化
処理で３種類のゲート絶縁膜を形成することができる。
フラッシュメモリーとロジック回路とを混載する半導体
装置では、内部回路で２ｎｍのゲート絶縁膜、インター
フェース回路で６ｎｍのゲート絶縁膜、浮遊ゲートトラ
ンジスタで１０ｎｍのシリコン酸化膜が必要とされる
が、この実施の形態で説明した方法は、このような混載
の半導体装置に容易に適用できる。

【００４７】以上に説明したように、本発明のゲート絶
縁膜の形成方法では、形成されるゲート絶縁膜の膜厚が
薄くなるほど、ゲート絶縁膜中に含まれるシリコン窒化
物の量が増加する。このシリコン窒化物はゲート絶縁膜
の比誘電率を増加させる。このために、実効的なゲート
絶縁膜厚が更に小さくなり、ＭＯＳトランジスタの性能
がより向上するようになる。

【００４８】

【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法では、シリコン基板表面の領域に選択的
に酸化バリア性の高いシリコン窒化膜を形成する。そし
て、このシリコン窒化膜の選択的に形成されたシリコン
基板表面を熱酸化する。

【００４９】このシリコン基板の熱酸化工程では、シリ
コン窒化膜の熱酸化で形成されるゲート絶縁膜は薄い膜
厚になり、シリコン酸化物とシリコン窒化物との混合す
る膜となる。これに対して、上記シリコン窒化膜が形成
されないシリコン基板表面の熱酸化は進行し易く、形成
されるゲート絶縁膜は厚いものとなる。このようにし
て、１度の熱酸化で複数種のゲート絶縁膜がシリコン基
板表面に形成される。

【００５０】このために、薄いゲート絶縁膜下すなわち
シリコン窒化膜の熱酸化されたゲート絶縁膜下のシリコ
ン基板表面のマイクロラフネスは非常に小さくなる。そ
して、この領域に形成されるゲート絶縁膜の電気的特性
すなわち絶縁破壊強度、電気的ストレス耐性は非常に向
上する。

【００５１】また、半導体ウェーハ内でのゲート絶縁膜
の膜厚バラツキが大幅に低減するようになる。そして、
半導体装置の製造歩留まりが向上し、半導体装置の製造
コストが低減する。また、メモリー回路、ロジック回
路、アナログ回路等が混載する多機能の半導体装置の開
発が大幅に促進されるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。

【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。

【図３】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。

【図４】本発明の第３の実施の形態を説明するための製
造工程順の断面図である。

【図５】本発明の第３の実施の形態を説明するための製
造工程順の断面図である。

【図６】本発明に適用する直接熱窒化の特性を説明する
ためのグラフである。

【図７】本発明に適用する熱酸化の特性を説明するため
のグラフである。

【図８】従来の技術を説明するための製造工程順の断面
図である。

【図９】従来の技術を説明するための製造工程順の断面
図である。

【符号の説明】

１シリコン基板２素子分離絶縁膜３犠牲酸化膜４ウェル層５シリコン窒化膜６レジストマスク７，１６第１ゲート絶縁膜８，１３，１７第２ゲート絶縁膜９ゲート電極１０拡散層１１イオン１２酸化バリア性のない窒化膜１４第１シリコン窒化膜１５第２シリコン窒化膜１８第３ゲート絶縁膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/8247 29/788 29/792 Ｆターム(参考） 5F001 AA13 AA14 AA18 AD12 AD62 AF05 AF10 AG02 AG10 AG12 AG23 5F048 AA05 AA07 AA09 AB01 AB03 AC01 BA01 BB05 BB08 BB11 BB12 BB16 BB17 BF06 BG12 BG14 5F058 BA01 BA06 BD01 BD03 BD10 BE07 BF29 BF30 BF55 BF63 BF64 BH15 BJ01 BJ10 5F083 EP17 EP18 EP49 EP50 JA02 JA05 JA19 JA32 JA35 JA53 PR03 PR12 PR16 PR36 ZA12

Claims

【特許請求の範囲】

【請求項１】シリコン基板表面に選択的にシリコン窒
化膜を形成する工程と、前記シリコン窒化膜を有するシ
リコン基板を熱酸化し絶縁ゲート電界効果トランジスタ
用の複数種のゲート絶縁膜を形成する工程と、を含むこ
とを特徴とする半導体装置の製造方法。
【請求項２】シリコン基板表面にシリコン窒化膜を形
成する工程と、前記シリコン基板表面の所定の領域のシ
リコン窒化膜を酸化バリア性のないシリコン窒化膜に改
質する工程と、前記シリコン基板を熱酸化し絶縁ゲート
電界効果トランジスタ用の複数種のゲート絶縁膜を形成
する工程と、を含むことを特徴とする半導体装置の製造
方法。
【請求項３】前記シリコン窒化膜の改質をシリコン窒
化膜へのイオン注入で行うことを特徴とする請求項２記
載の半導体装置の製造方法。
【請求項４】前記イオン注入のドーズ量が１０¹⁴／ｃ
ｍ² 以上であることを特徴とする請求項３記載に半導体
装置の製造方法。
【請求項５】前記シリコン窒化膜の形成がシリコン基
板表面の直接熱窒化で行われることを特徴とする請求項
１から請求項４のうち１つの請求項に記載の半導体装置
の製造方法。
【請求項６】膜厚の異なる２種類以上のシリコン窒化
膜がシリコン基板表面に形成されることを特徴とする請
求項１から請求項５のうち１つの請求項に記載の半導体
装置の製造方法。
【請求項７】前記膜厚の異なる２種類以上のシリコン
窒化膜は、厚いシリコン窒化膜から順に形成されること
を特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】前記膜厚の異なる２種類以上のシリコン
窒化膜は、シリコン基板表面の直接熱窒化温度の高い順
に形成されることを特徴とする請求項７記載の半導体装
置の製造方法。
【請求項９】前記熱酸化が亜酸化窒素中で行われるこ
とを特徴とする請求項１から請求項８のうち１つの請求
項に記載の半導体装置の製造方法。